JP4226115B2 - 半導体素子のマスク製造方法 - Google Patents
半導体素子のマスク製造方法 Download PDFInfo
- Publication number
- JP4226115B2 JP4226115B2 JP24826098A JP24826098A JP4226115B2 JP 4226115 B2 JP4226115 B2 JP 4226115B2 JP 24826098 A JP24826098 A JP 24826098A JP 24826098 A JP24826098 A JP 24826098A JP 4226115 B2 JP4226115 B2 JP 4226115B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film pattern
- photosensitive film
- photosensitive
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子のマスク製造方法に係るもので、詳しくは、リフトオフ方式を利用して電子ビーム／Ｘ線マスクを製造する方法に関するものである。
【０００２】
【従来の技術】
従来、半導体素子のＸ線マスクを製造する方法においては、先ず、図２（Ａ）に示したように、シリコンウエハ１の上面にＳｉ、ＳｉＣ及びＳｉＮのうちの何れか１つにて薄膜を形成し、該薄膜を有するウエハ１の上面にＷ、Ａｕ及びＰｔのうちの何れか１つを用いてメタルの吸光膜２を蒸着する。
【０００３】
次いで、図２（Ｂ）に示したように、該吸光膜２の上面に感光膜３を例えば塗布により付着し、図３（Ａ）に示したように、該感光膜３を写真食刻して感光膜パターン３ａを形成し、図３（Ｂ）に示したように、該感光膜パターン３ａをマスクとして前記吸光膜２をエッチングし、ウエハ１の上面に吸光膜パターン２ａを形成する。
【０００４】
次いで、図４に示したように、前記感光膜パターン３ａを除去して従来半導体素子のマスクの製造を終了するか、又は、バックサイド・シリコンエッチング（を施してＸ線マスクの製造を終了していた。
【０００５】
そして、従来半導体素子のリフトオフ方式のマスクを製造する方法においては、先ず、図５（Ａ）に示したように、ウエハ１の上面に感光膜３を例えば塗布により付着し、図５（Ｂ）に示したように、該感光膜３に写真食刻を施して感光膜パターン３ａを形成する。
【０００６】
次いで、図６（Ａ）に示したように、該感光膜パターン３ａを有するウエハ１の上面にスパッタリング、蒸着及びイオン・クラスタリングのうちの何れか１つの方法を施してメタル層２を形成し、図６（Ｂ）に示したように、前記感光膜パターン３ａと該感光膜パターン３ａ上面のメタル層２とを除去して、リフトオフ方式のマスクを形成していた。
【０００７】
【発明が解決しようとする課題】
然るに、このような従来半導体素子のマスク製造方法においては、Ｘ線マスクを製造する場合、メタル層を形成すべきであるが、該メタル層を厚く形成する場合は、エッチングが難しく、特にＰｔ（白金）はドライエッチングが極めて難しいという不都合な点があった。且つ、リフトオフ方式のマスクを製造する場合は、感光膜の側面にメタル層が蒸着されることがあって、このようなときは感光膜を除去する食刻液を用いて該感光膜上のメタルを除去することが非常に難しくなるという不都合な点があった。
【０００８】
【課題を解決するための手段】
本発明の目的は、メタルのエッチングを必要としない半導体素子のマスク製造方法を提供しようとするものである。
【０００９】
また、本発明の他の目的は、感光膜の側面にメタルの蒸着されない部分を形成して、該感光膜の上面に形成されたメタル層とウエハ上面のメタル層とを完全に隔離させ、該感光膜上面のメタル層をリフトオフ方式で除去し得る半導体素子のマスク製造方法を提供しようとするものである。
【００１０】
このような目的を達成するため本発明に係る半導体素子のマスク製造方法においては、シリコンウエハの上面に第１感光膜を例えば塗布によって付着する工程と、該第１感光膜の上面に第１絶縁膜、第２絶縁膜及び第２感光膜を順次形成する工程と、前記第２感光膜をエッチングして第２感光膜パターンを形成する工程と、該第２感光膜パターンをマスクとして前記第１絶縁膜及び第２絶縁膜をエッチングし第１絶縁膜パターン及び第２絶縁膜パターンを形成する工程と、それら第２感光膜パターン、第１絶縁膜パターン及び第２絶縁膜パターンをマスクとし前記第１感光膜をエッチングして第１感光膜パターンを形成する工程と、前記第２感光膜パターン除去する工程と、前記第１絶縁膜パターンの外周縁のみをエッチングする工程と、それら第１感光膜パターン、第１絶縁膜パターン及び第２絶縁膜パターンを有する前記ウエハの上面にメタル層を蒸着する工程と、前記第１感光膜パターン、第１絶縁膜パターン、第２絶縁膜パターン及び該第２絶縁膜パターン上面のメタル層を全て除去し、前記ウエハの上面のみにメタル層を残して形成する工程と、を順次行うようになっている。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態に対し、図面を用いて説明する。
【００１２】
本発明に係る半導体素子のマスク製造方法においては、先ず、図１（Ａ）に示したように、例えばシリコンのウエハ１０の上面にフォトレジストを例えば塗布することによって付着して第１感光膜１１を形成するが、このとき、該第１感光膜１１をシリコン窒化膜１２（第３絶縁膜）に代替することもできる。
【００１３】
次いで、図１（Ｂ）に示したように、該第１感光膜１１の上面に第１絶縁膜１３、第２絶縁膜１４及び第２感光膜１５を順次形成するが、このとき、前記第１絶縁膜はシリコン酸化物ＳｉＯ2又はＳＯＧ（Spin On Glass）を蒸着して形成し、前記第２絶縁膜１４はシリコン窒化物Ｓｉ3Ｎ4を蒸着して形成し、前記第２感光膜１５はフォトレジストを例えば塗布することによって付着してそれぞれ形成する。
【００１４】
次いで、図１（Ｃ）に示したように、前記第２感光膜１５を写真食刻して第２感光膜パターン１５ａを形成し、該第２感光膜パターン１５ａをマスクとし前記第１絶縁膜１３及び第２絶縁膜１４を異方性エッチングして第１絶縁膜パターン１３ａ及び第２絶縁膜パターン１４ａをそれぞれ形成する。このとき、それら第１及び第２絶縁膜１３、１４はＢＯＥ（Buffer Oxide Etch）溶液を用いてエッチング比を異ならせてエッチングする。
【００１５】
次いで、図１（Ｄ）に示したように、それら第２感光膜パターン１５ａ、第１絶縁膜パターン１３ａ及び第２絶縁膜パターン１４ａをそれぞれマスクとして、前記第１感光膜１１をドライエッチングし第１感光膜パターン１１ａを形成すると、前記ウエハ１０の上面の一部が露出され、前記第２感光膜パターン１５ａは除去される。
【００１６】
なお、前記第２感光膜パターン１５ａは、前述の前記第１感光膜１１をパターニングするためのマスクとして利用されてエッチングされる前記第１感光膜１１の所定部分と一緒に除去されるが、前記第２絶縁膜パターン１４ａが前記第１感光膜１１をパターニングするためのマスクとして利用されてもよい。
もし、第２感光膜パターン１５ａがメタル１６の蒸着前に除去されない場合は、該メタル１６は、前記第１感光膜パターン１１ａの露出された表面を保護するように、前記第２感光膜パターンの表面に蒸着されてもよい。
【００１７】
次いで、図１（Ｅ）に示したように、前記第１絶縁膜パターン１３ａに等方性湿式エッチングを施して該第１絶縁膜パターン１３ａの１／２径ほど内方向に食刻させて第２絶縁膜パターン１４ａと第１感光膜パターン１１ａ間が開放された第１絶縁膜パターン１３ｂを形成する。
次いで、図１（Ｆ）に示したように、それら第１感光膜パターン１１ａ、第１絶縁膜パターン１３ａ及び第２絶縁膜パターン１４ａを有するウエハ１０の上面にスパッタリング、蒸着及びイオンクラスタリングのうちの何れか１つを施して、タングステン（Ｗ）、金（Ａｕ）及び白金（Ｐｔ）のうちの何れか１つのメタル層１６を形成する。
【００１８】
次いで、図１（Ｇ）に示したように、前記ウエハ１０の上面に形成されたメタル１６を除いた全ての構成物を感光膜エッチング溶液を用いてリフトオフ方式にて同時に除去し、本発明に係る半導体素子の電子ビーム及びＸ線マスクの製造を終了する。
【００１９】
【発明の効果】
以上説明したように、本発明に係る半導体素子のマスク製造方法においては、感光膜上面のメタル層を該感光膜の側面に蒸着することなく、ウエハ上面のメタル層と完全に隔離して形成し、感光膜をエッチングする際、該感光膜上の金属層も完全に除去するようになっているため、ウエハの上面に綺麗で垂直な側面のメタル層を形成し得るという効果がある。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｇ）は、本発明に係る半導体素子のリフトオフ方式のマスク製造方法を示した工程縦断面図である。
【図２】（Ａ）、（Ｂ）は、従来半導体素子のＸ線マスク製造方法を示した工程縦断面図である。
【図３】（Ａ）、（Ｂ）は、従来半導体素子のＸ線マスク製造方法を示した工程縦断面図である。
【図４】従来半導体素子のＸ線マスク製造方法を示した工程縦断面図である。
【図５】（Ａ）、（Ｂ）は、従来半導体素子のリフトオフ方式のマスク製造方法を示した工程縦断面図である。
【図６】（Ａ）、（Ｂ）は、従来半導体素子のリフトオフ方式のマスク製造方法を示した工程縦断面図である。
【符号の説明】
１０ ：ウエハ
１１ ：第１感光膜（第３絶縁膜）
１１ａ：第１感光膜パターン
１３ ：第１絶縁膜
１３ａ：第１絶縁膜パターン
１３ｂ：外周縁が食刻された第１絶縁膜パターン
１４ ：第２絶縁膜
１４ａ：第２絶縁膜パターン
１５ ：第２感光膜
１５ａ：第２感光膜パターン
１６ ：金属層
【発明の属する技術分野】
本発明は、半導体素子のマスク製造方法に係るもので、詳しくは、リフトオフ方式を利用して電子ビーム／Ｘ線マスクを製造する方法に関するものである。
【０００２】
【従来の技術】
従来、半導体素子のＸ線マスクを製造する方法においては、先ず、図２（Ａ）に示したように、シリコンウエハ１の上面にＳｉ、ＳｉＣ及びＳｉＮのうちの何れか１つにて薄膜を形成し、該薄膜を有するウエハ１の上面にＷ、Ａｕ及びＰｔのうちの何れか１つを用いてメタルの吸光膜２を蒸着する。
【０００３】
次いで、図２（Ｂ）に示したように、該吸光膜２の上面に感光膜３を例えば塗布により付着し、図３（Ａ）に示したように、該感光膜３を写真食刻して感光膜パターン３ａを形成し、図３（Ｂ）に示したように、該感光膜パターン３ａをマスクとして前記吸光膜２をエッチングし、ウエハ１の上面に吸光膜パターン２ａを形成する。
【０００４】
次いで、図４に示したように、前記感光膜パターン３ａを除去して従来半導体素子のマスクの製造を終了するか、又は、バックサイド・シリコンエッチング（を施してＸ線マスクの製造を終了していた。
【０００５】
そして、従来半導体素子のリフトオフ方式のマスクを製造する方法においては、先ず、図５（Ａ）に示したように、ウエハ１の上面に感光膜３を例えば塗布により付着し、図５（Ｂ）に示したように、該感光膜３に写真食刻を施して感光膜パターン３ａを形成する。
【０００６】
次いで、図６（Ａ）に示したように、該感光膜パターン３ａを有するウエハ１の上面にスパッタリング、蒸着及びイオン・クラスタリングのうちの何れか１つの方法を施してメタル層２を形成し、図６（Ｂ）に示したように、前記感光膜パターン３ａと該感光膜パターン３ａ上面のメタル層２とを除去して、リフトオフ方式のマスクを形成していた。
【０００７】
【発明が解決しようとする課題】
然るに、このような従来半導体素子のマスク製造方法においては、Ｘ線マスクを製造する場合、メタル層を形成すべきであるが、該メタル層を厚く形成する場合は、エッチングが難しく、特にＰｔ（白金）はドライエッチングが極めて難しいという不都合な点があった。且つ、リフトオフ方式のマスクを製造する場合は、感光膜の側面にメタル層が蒸着されることがあって、このようなときは感光膜を除去する食刻液を用いて該感光膜上のメタルを除去することが非常に難しくなるという不都合な点があった。
【０００８】
【課題を解決するための手段】
本発明の目的は、メタルのエッチングを必要としない半導体素子のマスク製造方法を提供しようとするものである。
【０００９】
また、本発明の他の目的は、感光膜の側面にメタルの蒸着されない部分を形成して、該感光膜の上面に形成されたメタル層とウエハ上面のメタル層とを完全に隔離させ、該感光膜上面のメタル層をリフトオフ方式で除去し得る半導体素子のマスク製造方法を提供しようとするものである。
【００１０】
このような目的を達成するため本発明に係る半導体素子のマスク製造方法においては、シリコンウエハの上面に第１感光膜を例えば塗布によって付着する工程と、該第１感光膜の上面に第１絶縁膜、第２絶縁膜及び第２感光膜を順次形成する工程と、前記第２感光膜をエッチングして第２感光膜パターンを形成する工程と、該第２感光膜パターンをマスクとして前記第１絶縁膜及び第２絶縁膜をエッチングし第１絶縁膜パターン及び第２絶縁膜パターンを形成する工程と、それら第２感光膜パターン、第１絶縁膜パターン及び第２絶縁膜パターンをマスクとし前記第１感光膜をエッチングして第１感光膜パターンを形成する工程と、前記第２感光膜パターン除去する工程と、前記第１絶縁膜パターンの外周縁のみをエッチングする工程と、それら第１感光膜パターン、第１絶縁膜パターン及び第２絶縁膜パターンを有する前記ウエハの上面にメタル層を蒸着する工程と、前記第１感光膜パターン、第１絶縁膜パターン、第２絶縁膜パターン及び該第２絶縁膜パターン上面のメタル層を全て除去し、前記ウエハの上面のみにメタル層を残して形成する工程と、を順次行うようになっている。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態に対し、図面を用いて説明する。
【００１２】
本発明に係る半導体素子のマスク製造方法においては、先ず、図１（Ａ）に示したように、例えばシリコンのウエハ１０の上面にフォトレジストを例えば塗布することによって付着して第１感光膜１１を形成するが、このとき、該第１感光膜１１をシリコン窒化膜１２（第３絶縁膜）に代替することもできる。
【００１３】
次いで、図１（Ｂ）に示したように、該第１感光膜１１の上面に第１絶縁膜１３、第２絶縁膜１４及び第２感光膜１５を順次形成するが、このとき、前記第１絶縁膜はシリコン酸化物ＳｉＯ2又はＳＯＧ（Spin On Glass）を蒸着して形成し、前記第２絶縁膜１４はシリコン窒化物Ｓｉ3Ｎ4を蒸着して形成し、前記第２感光膜１５はフォトレジストを例えば塗布することによって付着してそれぞれ形成する。
【００１４】
次いで、図１（Ｃ）に示したように、前記第２感光膜１５を写真食刻して第２感光膜パターン１５ａを形成し、該第２感光膜パターン１５ａをマスクとし前記第１絶縁膜１３及び第２絶縁膜１４を異方性エッチングして第１絶縁膜パターン１３ａ及び第２絶縁膜パターン１４ａをそれぞれ形成する。このとき、それら第１及び第２絶縁膜１３、１４はＢＯＥ（Buffer Oxide Etch）溶液を用いてエッチング比を異ならせてエッチングする。
【００１５】
次いで、図１（Ｄ）に示したように、それら第２感光膜パターン１５ａ、第１絶縁膜パターン１３ａ及び第２絶縁膜パターン１４ａをそれぞれマスクとして、前記第１感光膜１１をドライエッチングし第１感光膜パターン１１ａを形成すると、前記ウエハ１０の上面の一部が露出され、前記第２感光膜パターン１５ａは除去される。
【００１６】
なお、前記第２感光膜パターン１５ａは、前述の前記第１感光膜１１をパターニングするためのマスクとして利用されてエッチングされる前記第１感光膜１１の所定部分と一緒に除去されるが、前記第２絶縁膜パターン１４ａが前記第１感光膜１１をパターニングするためのマスクとして利用されてもよい。
もし、第２感光膜パターン１５ａがメタル１６の蒸着前に除去されない場合は、該メタル１６は、前記第１感光膜パターン１１ａの露出された表面を保護するように、前記第２感光膜パターンの表面に蒸着されてもよい。
【００１７】
次いで、図１（Ｅ）に示したように、前記第１絶縁膜パターン１３ａに等方性湿式エッチングを施して該第１絶縁膜パターン１３ａの１／２径ほど内方向に食刻させて第２絶縁膜パターン１４ａと第１感光膜パターン１１ａ間が開放された第１絶縁膜パターン１３ｂを形成する。
次いで、図１（Ｆ）に示したように、それら第１感光膜パターン１１ａ、第１絶縁膜パターン１３ａ及び第２絶縁膜パターン１４ａを有するウエハ１０の上面にスパッタリング、蒸着及びイオンクラスタリングのうちの何れか１つを施して、タングステン（Ｗ）、金（Ａｕ）及び白金（Ｐｔ）のうちの何れか１つのメタル層１６を形成する。
【００１８】
次いで、図１（Ｇ）に示したように、前記ウエハ１０の上面に形成されたメタル１６を除いた全ての構成物を感光膜エッチング溶液を用いてリフトオフ方式にて同時に除去し、本発明に係る半導体素子の電子ビーム及びＸ線マスクの製造を終了する。
【００１９】
【発明の効果】
以上説明したように、本発明に係る半導体素子のマスク製造方法においては、感光膜上面のメタル層を該感光膜の側面に蒸着することなく、ウエハ上面のメタル層と完全に隔離して形成し、感光膜をエッチングする際、該感光膜上の金属層も完全に除去するようになっているため、ウエハの上面に綺麗で垂直な側面のメタル層を形成し得るという効果がある。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｇ）は、本発明に係る半導体素子のリフトオフ方式のマスク製造方法を示した工程縦断面図である。
【図２】（Ａ）、（Ｂ）は、従来半導体素子のＸ線マスク製造方法を示した工程縦断面図である。
【図３】（Ａ）、（Ｂ）は、従来半導体素子のＸ線マスク製造方法を示した工程縦断面図である。
【図４】従来半導体素子のＸ線マスク製造方法を示した工程縦断面図である。
【図５】（Ａ）、（Ｂ）は、従来半導体素子のリフトオフ方式のマスク製造方法を示した工程縦断面図である。
【図６】（Ａ）、（Ｂ）は、従来半導体素子のリフトオフ方式のマスク製造方法を示した工程縦断面図である。
【符号の説明】
１０ ：ウエハ
１１ ：第１感光膜（第３絶縁膜）
１１ａ：第１感光膜パターン
１３ ：第１絶縁膜
１３ａ：第１絶縁膜パターン
１３ｂ：外周縁が食刻された第１絶縁膜パターン
１４ ：第２絶縁膜
１４ａ：第２絶縁膜パターン
１５ ：第２感光膜
１５ａ：第２感光膜パターン
１６ ：金属層
Claims (5)
- ウエハの上面に第１感光膜を付着する工程と、
前記第１感光膜の上面に第１絶縁膜、第２絶縁膜及び第２感光膜を順次形成する工程と、
該第２感光膜をエッチングして第２感光膜パターンを形成する工程と、
該第２感光膜パターンをマスクとして前記第１絶縁膜及び第２絶縁膜をエッチングし第１絶縁膜パターン及び第２絶縁膜パターンを形成する工程と、
それら第２感光膜パターン、第１絶縁膜パターン及び第２絶縁膜パターンをマスクとし前記第１感光膜をエッチングして第１感光膜パターンを形成する工程と、
前記第２感光膜パターン除去する工程と、
前記第１絶縁膜パターンの外周縁のみをエッチングする工程と、
それら第１感光膜パターン、第１絶縁膜パターン及び第２絶縁膜パターンを有する前記ウエハの上面にメタル層を蒸着する工程と、
前記第１感光膜パターン、第１絶縁膜パターン、第２絶縁膜パターン及び該第２絶縁膜パターン上面のメタル層を、第１感光膜をエッチングすることにより全て除去し、前記ウエハの上面のみにメタル層を残して形成する工程と、を順次行うことを特徴とする半導体素子のマスク製造方法。 - 前記第１感光膜は、該第１感光膜の代わりに第３絶縁膜を形成することを特徴とする請求項１記載の半導体素子のマスク製造方法。
- 前記第２絶縁膜及び第３絶縁膜は、シリコン窒化膜であることを特徴とする請求項１又は２記載の半導体素子のマスク製造方法。
- 前記第１絶縁膜及び第２絶縁膜は、ＢＯＥ溶液を用いて異なるエッチング比でそれぞれエッチングを施すことを特徴とする請求項１記載の半導体素子のマスク製造方法。
- 前記第１絶縁膜は、等方性エッチングを施して外周縁から内方向に前記第１絶縁膜パターン幅の１／２ほど食刻することを特徴とする請求項１記載の半導体素子のマスク製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970058667A KR100253345B1 (ko) | 1997-11-07 | 1997-11-07 | 반도체 소자의 마스크 제조방법 |
| KR58667/1997 | 1997-11-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11162845A JPH11162845A (ja) | 1999-06-18 |
| JP4226115B2 true JP4226115B2 (ja) | 2009-02-18 |
Family
ID=19524335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24826098A Expired - Fee Related JP4226115B2 (ja) | 1997-11-07 | 1998-09-02 | 半導体素子のマスク製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6080514A (ja) |
| JP (1) | JP4226115B2 (ja) |
| KR (1) | KR100253345B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6875544B1 (en) * | 2002-10-03 | 2005-04-05 | Sandia Corporation | Method for the fabrication of three-dimensional microstructures by deep X-ray lithography |
| US7378225B2 (en) * | 2004-04-06 | 2008-05-27 | Kyle Baldwin | Method of forming a metal pattern on a substrate |
| US11086215B2 (en) * | 2017-11-15 | 2021-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Extreme ultraviolet mask with reduced mask shadowing effect and method of manufacturing the same |
| CN110739212A (zh) * | 2019-10-30 | 2020-01-31 | 上海华力微电子有限公司 | 硬掩膜的制备方法及半导体器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3036085B2 (ja) * | 1990-12-28 | 2000-04-24 | 富士通株式会社 | 光学マスクとその欠陥修正方法 |
| US5567550A (en) * | 1993-03-25 | 1996-10-22 | Texas Instruments Incorporated | Method of making a mask for making integrated circuits |
-
1997
- 1997-11-07 KR KR1019970058667A patent/KR100253345B1/ko not_active IP Right Cessation
-
1998
- 1998-09-02 JP JP24826098A patent/JP4226115B2/ja not_active Expired - Fee Related
- 1998-10-06 US US09/166,968 patent/US6080514A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990038804A (ko) | 1999-06-05 |
| JPH11162845A (ja) | 1999-06-18 |
| KR100253345B1 (ko) | 2000-06-01 |
| US6080514A (en) | 2000-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0170949B1 (ko) | 메탈층 형성 방법 | |
| JP2606900B2 (ja) | パターン形成方法 | |
| JP4226115B2 (ja) | 半導体素子のマスク製造方法 | |
| JP2001093888A (ja) | 半導体装置の製造方法 | |
| JP3030550B2 (ja) | アナログ半導体装置の製造方法 | |
| US20020028394A1 (en) | Method for manufacturing a membrane mask | |
| KR0159398B1 (ko) | 메탈층 형성 방법 | |
| JPS5827335A (ja) | 半導体装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| JPS5816545A (ja) | 半導体装置の製造方法 | |
| JPH08107112A (ja) | 半導体装置の配線形成方法 | |
| JPH07240421A (ja) | 半導体装置の配線形成方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| KR0171142B1 (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| KR0174945B1 (ko) | 메탈층 패턴 형성 방법 | |
| JPS6386453A (ja) | 半導体装置の製造方法 | |
| KR100249150B1 (ko) | 필드산화막 형성방법 | |
| JPS61276324A (ja) | 半導体装置の製造方法 | |
| JPH1197440A (ja) | 半導体装置の製造方法 | |
| JPH1187322A (ja) | 半導体装置の製造方法 | |
| JPH02156633A (ja) | 半導体装置の製造方法 | |
| JP2000049294A (ja) | 半導体装置の製造方法 | |
| JPH01298740A (ja) | 半導体装置 | |
| KR20000028090A (ko) | 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080325 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080825 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |