JP4221697B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4221697B2 JP4221697B2 JP2002175243A JP2002175243A JP4221697B2 JP 4221697 B2 JP4221697 B2 JP 4221697B2 JP 2002175243 A JP2002175243 A JP 2002175243A JP 2002175243 A JP2002175243 A JP 2002175243A JP 4221697 B2 JP4221697 B2 JP 4221697B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- semiconductor
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 95
- 229910052751 metal Inorganic materials 0.000 claims description 119
- 239000002184 metal Substances 0.000 claims description 119
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 51
- 229910002704 AlGaN Inorganic materials 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 229910052759 nickel Inorganic materials 0.000 claims description 14
- 229910052697 platinum Inorganic materials 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 229910052594 sapphire Inorganic materials 0.000 claims description 9
- 239000010980 sapphire Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 description 46
- 230000000694 effects Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 10
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 10
- 230000005533 two-dimensional electron gas Effects 0.000 description 8
- 229910005883 NiSi Inorganic materials 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明はＧａＮを主材料として含む、マイクロ波帯で使用される高出力半導体装置に関し、特に、耐熱性、パワー性能に優れた半導体装置に用いるショットキー接合電極に関するものである。
【０００２】
【従来の技術】
図８は、この種の従来の半導体装置の断面図である。このような半導体装置は、例えば、ミシュラ（Ｕ．Ｋ．Ｍｉｓｈｒａ）らにより、文献アイ・イー・イー・イー・トランザクションズ・オン・マイクロウェーブ・セオリー・アンド・テクニクス( ＩＥＥＥ Ｔｒａｎｓ． Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ Ｔｅｃｈ．) 、第４６巻、第６号、７５６頁、１９９８年に報告されている。
図８に示すように、半導体装置は、例えば、ヘテロ接合電界効果トランジスタであり、サファイア基板上に積層された半導体層を有している。サファイア基板６１には、窒化アルミニウム（ＡｌＮ）からなるバッファ層６２、窒化ガリウム（ＧａＮ）チャネル層６３、窒化アルミニウム・ガリウム（ＡｌＧａＮ）電子供給層６４が順次形成されて半導体層の積層体を構成している。
そして、ＡｌＧａＮ電子供給層６４に接してソース電極６Ｓおよびドレイン電極６Ｄが形成され、これらはオーム性接触がとられている。さらに、ＡｌＧａＮ電子供給層６４に接してゲート電極６７が形成され、これはショットキー性接触がとられている。ここでゲート電極６７は、Ｎｉ層６７１とＡｕ層６７２の積層構造からなる。
【０００３】
【発明が解決しようとする課題】
ＧａＮ、ＡｌＧａＮ等のＧａＮ系半導体のショットキー界面においては、フェルミレベルのピニングの影響が小さいため、障壁高さ（φＢ）が金属の仕事関数（Ｗｍ）と半導体の電子親和力（χｓ）の差で決定される。
φＢ＝Ｗｍ−χｓ ・・・（１）
このため、従来技術による半導体装置のショットキー接合電極６７においては、ＡｌＧａＮ層６４に接して、仕事関数が大きい金属、例えば、Ｎｉ、Ｐｔ、Ｐｄ等からなる金属層（６７１）を形成していた。また、この金属層（６７１）上に形成されるＡｕ層６７２は、電極抵抗を低減するために用いられている。
ショットキー接合電極６７を構成するＮｉ、Ｐｔ、Ｐｄでは高いショットキー障壁が得られる反面、例えば、Ｎｉは転移点が約３５３℃と低いなど、熱的に不安定であるという問題がある。ＧａＮを主たる材料とする半導体装置では、高電流密度（〜１Ａ／ｍｍ）、高耐圧（〜１００Ｖ）が得られるため、高電力密度（１〜１０Ｗ／ｍｍ）での動作が可能になる。そのような動作状態では、自己発熱に伴いゲート電極近傍の温度が４００℃以上まで上昇するため、Ｎｉ、Ｐｔ、Ｐｄの熱拡散および金属層６７２を構成するＡｕとの合金化反応が顕著であった。
【０００４】
このことを確かめるために、図８に示す従来の半導体装置に熱処理（５００℃１５分）を施した。このときの熱処理前、熱処理後の半導体装置の逆方向ゲート電流−電圧特性を図９に示す。図９は、縦軸がゲート電流（Ａ／ｍｍ）であり、横軸がゲート−ドレイン電圧（Ｖ）である。図９によると、従来の半導体装置では熱処理により逆方向ゲート電流が１桁程度上昇した。
さらに、オージェ分光分析を用いて、熱処理前、熱処理後におけるこの半導体装置の構成元素の深さ方向分布を調べた。図１０は、熱処理前のオージェ・プロファイル、図１１は、熱処理後のオージェ・プロファイルである。図１０および図１１は、縦軸がオージェ強度（ａ．ｕ．）であり、横軸がスパッタ時間（分）である。従来の半導体装置では５００℃の熱処理によりＮｉとＡｕの相互拡散が生じることが確かめられた。したがって、熱処理により逆方向ゲート電流が増加したのは、ＮｉとＡｕの合金化が促進され、ＮｉＡｕ合金の仕事関数がＮｉの仕事関数より小さいためにＡｌＧａＮ電子供給層６４との界面のショットキー障壁が低下したものと考えられる。また、高温ではショットキー接合電極（６７１）を構成するＮｉのＡｌＧａＮ電子供給層６４への熱拡散が生じ、深い準位が形成されて、素子特性が不安定になるという問題があった。
本発明は、上述した従来技術の問題点に鑑みてなされたものであって、その目的は、ショットキー接合電極の耐熱性を向上させ、電力性能、信頼性に優れたＧａＮを主材料とする半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は、このような課題を解決するために、ＧａｖＡｌ１−ｖ（但し、０≦ｖ≦１）をIII族側元素の主成分としＮをＶ族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第１金属層、第２金属層、第３金属層が順次積層された積層構造からなり、前記第１金属層は、Ｎｉ、Ｐｔ、Ｐｄ、ＮｉｚＳｉ１−ｚ、ＮｉｚＮ１−ｚ、ＰｄｚＮ１−ｚ（但し、０＜ｚ＜１）のいずれかから選択された材料からなり、前記第２金属層は、Ｍｏ、Ｐｔ、Ｗ、Ｔａ、ＭｏｘＳｉ１−ｘ、ＰｔｘＳｉ１−ｘ、ＷｘＳｉ１−ｘ、ＴｉｘＳｉ１−ｘ、ＴａｘＳｉ１−ｘ、ＭｏｘＮ１−ｘ、ＷｘＮ１−ｘ、ＴｉｘＮ１−ｘ、ＴａｘＮ１−ｘ（但し、０＜ｘ＜１；第１金属層と同一材料である場合を除く）のいずれかから選択された材料からなり、前記第３金属層は、Ａｕ、Ｃｕ、Ａｌ、Ｐｔのいずれかから選択された材料からなることを特徴としている。
【０００６】
また、本発明は、ＧａｖＡｌ１−ｖ（但し、０≦ｖ≦１）をIII族側元素の主成分としＮをＶ族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第１金属層、第２金属層が順次積層された積層構造からなり、前記第１金属層は、ＮｉｙＳｉ１−ｙ、ＮｉｙＮ１−ｙ、ＰｄｙＮ１−ｙ（但し、０＜ｙ＜１）のいずれかから選択された材料からなり、前記第２金属層は、Ａｕ、Ｃｕ、Ａｌ、Ｐｔのいずれかから選択された材料からなることを特徴としている。
ここで、好ましくは、半導体層は、ＡｌｕＧａ１−ｕＮ（但し、０≦ｕ≦１）で表される。
【０００７】
[作用]
第１金属層から第３金属層までの積層構造において、第２金属層が第１金属と第３金属の相互拡散を抑制し信頼性が向上する。また、第１金属が仕事関数が大きいため、ショットキー障壁が高く、良好なショットキー接触を有する半導体装置が得られる。また、第１金属層および第２金属層からなる積層構造では、第１金属のＧａＮ系半導体への熱拡散が抑制され、信頼性が向上する。このため、半導体装置の高温特性、電力性能に寄与するところ大となる。
【０００８】
【発明の実施の形態】
以下、図面を参照しながら実施例に即くして発明の実施の形態を説明する。
（第１の実施例）
図１、図２および図３を参照して本発明の第１の実施例を説明する。
図１は、この実施例によるＡｌＧａＮ／ＧａＮ系ヘテロ接合電界効果トランジスタ（Hetero-Junction Field Effect Transistor ；ＨＪＦＥＴ）の断面構造を示す図である。このトランジスタは、サファイア基板１１上に形成される。図１において、サファイア基板１１上に、アンドープのＡｌＮバッファ層１２、アンドープのＧａＮチャネル層１３、アンドープのＡｌＧａＮ電子供給層１４の半導体層が順次形成されている。そして、ＡｌＧａＮ電子供給層１４に接してソース電極６Ｓ、ドレイン電極６Ｄが形成され、オーム性接触がとられている。さらに、ＡｌＧａＮ電子供給層１４と接してＮｉ層１７１、Ｍｏ層１７２、Ａｕ層１７３の積層構造からなるゲート電極１７が形成され、このゲート電極は、ショットキー性接触がとられている。ＧａＮとＡｌＧａＮの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、ＧａＮチャネル層１３のＡｌＧａＮ電子供給層１４との界面近傍には２次元電子ガスが形成される。ＨＪＦＥＴは、ゲート電極１７の電位で２次元電子ガス濃度を変調することにより、トランジスタとして動作させることができる。
この実施例の半導体装置は、以下のようにして作製される。( ０００１) サファイア基板１１上に、例えば分子線エピタキシャル成長（Molecular Beam Epitaxy；ＭＢＥと略する）法により、次に示す順および膜厚で順次成長させる。
アンドープＡｌＮ層（１２） ・・・２０ｎｍ
アンドープＧａＮ層（１３） ・・・２μｍ
アンドープＡｌ０．３Ｇａ０．７ Ｎ電子供給層（１４）・・・３０ｎｍ
【０００９】
ここで、ＡｌＧａＮとＧａＮは格子定数が異なるが、アンドープＡｌ０．３Ｇａ０．７Ｎ層１４の膜厚３０ｎｍは、転位発生の臨界膜厚以下である。
次に、ＡｌＧａＮ層１４上には、例えば、Ｔｉ／Ａｌなどの金属を蒸着、アロイ処理することにより、ソース電極６Ｓ、ドレイン電極６Ｄをそれぞれ形成し、これら電極は、オーム性接触をとる。最後に、ＡｌＧａＮ層１４上に、例えば、蒸着・リフトオフ法により、次に示す順および層厚で金属層を順次形成し、ショットキー接触するゲート電極１７を形成する。
【００１０】
Ｎｉ第１金属層（１７１） ・・・１５ｎｍ
Ｍｏ第２金属層（１７２） ・・・１５ｎｍ
Ａｕ第３金属層（１７３） ・・・２００ｎｍ
【００１１】
このようにして、図１に示す半導体装置が作製される。
この実施例の特徴は、ゲート電極１７がＮｉ層１７１、Ｍｏ層１７２、Ａｕ層１７３の積層構造からなることである。Ｍｏは融点が約２６３０℃と高いため、ＮｉとＡｕの相互拡散に対するバリヤとして働く。このため、高温においてもゲートリーク電流が抑制され、素子信頼性が向上した。また、ＡｌＧａＮ電子供給層１４に接する第１金属Ｎｉは、仕事関数が約４．６ｅＶと大きいため、ショットキー障壁が高く、良好なショットキー接触が得られる。
このような半導体装置に対して熱処理（５００℃、１５分）を施した。この時の熱処理前、熱処理後の半導体装置の逆方向ゲート電流−電圧特性を図２に示す。図２は、縦軸がゲート電流（Ａ／ｍｍ）であり、横軸がゲート−ドレイン電圧（Ｖ）である。図２に示すように、熱処理前後で逆方向ゲート電流の変化は殆ど見られず、Ｍｏ層挿入による耐熱性向上の効果が確認された。
図３は、従来技術の特性と比較した、この実施例の半導体装置における飽和出力密度のゲート幅依存性を示す特性図である。図３の縦軸は、飽和電力（Ｗ／ｍｍ）、横軸は半導体装置のゲート幅（ｍｍ）である。図中には従来技術による半導体装置における測定結果も示されている。従来技術において、ゲート幅が３２ｍｍ以上の大型素子では、自己発熱による飽和出力密度の大幅な低下が観測された。一方、この実施例では出力密度の低下は小さく、ゲート電極の耐熱性向上によるパワー性能の改善が確認された。
【００１２】
この実施例では、第２金属層をＭｏ層１７２により構成したがこれを他の高融点金属層で置き換えても同様な効果が得られる。例えば、第２金属層（１７２）をＰｔ層、Ｗ層、Ｔａ層のいずれかで置き換えてもよい。
また、第２金属層（１７２）を高融点であり且つ熱的に安定な珪化金属層または窒化金属層で置き換えても同様な効果が得られる。例えば、第２金属層１７２をＭｏｘＳｉ１−ｘ層、ＰｔｘＳｉ１−ｘ層、ＷｘＳｉ１−ｘ層、ＴｉｘＳｉ１−ｘ層、ＴａｘＳｉ１−ｘ層、ＭｏｘＮ１−ｘ層、ＷｘＮ１−ｘ層、ＴｉｘＮ１−ｘ層、ＴａｘＮ１−ｘ層（但し、０＜ｘ＜１）のいずれかで置き換えてもよい。
この実施例では、第１金属層をＮｉ層１７１により構成したが、これを仕事関数が大きい他の金属層で置き換えても同様な効果が得られる。例えば、第１金属層１７１をＰｔ層またはＰｄ層で置き換えてもよい。
また、この実施例では、第３金属層をＡｕ層１７３により構成したが、これをを抵抗率が小さい他の金属層で置き換えても同様な効果が得られる。例えば、第３金属層（１７３）をＣｕ層、Ａｌ層、Ｐｔ層のいずれかで置き換えてもよい。
【００１３】
（第２の実施例）
次に、図４を参照して本発明の第２の実施例を説明する。
図４は、この実施例によるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴの断面構造を示す図である。このＨＪＦＥＴは、サファイア基板２１上に形成された半導体層から構成されている。サファイア基板２１上には、アンドープのＡｌＮバッファ層２２（２０ｎｍ）、アンドープのＧａＮチャネル層２３（膜厚２μｍ）、アンドープＡｌ０．３Ｇａ０．７ＮからなるＡｌＧａＮ電子供給層２４（膜厚３０ｎｍ）の積層された半導体層が形成されている。
ＡｌＧａＮ電子供給層２４上には、これに接してソース電極６Ｓ、ドレイン電極６Ｄが形成され、これらはオーム性接触がとられている。さらにＡｌＧａＮ電子供給層２４に接して第１金属層としてＮｉ０．７ Ｓｉ０．３からなるＮｉＳｉ層２７１（１５ｎｍ）、第２金属層となるＡｕ層２７２（２００ｎｍ）の積層構造からなるゲート電極２７が形成され、これはショットキー性接触がとられている。ＧａＮとＡｌＧａＮの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、ＧａＮチャネル層２３のＡｌＧａＮ電子供給層２４との界面近傍には、２次元電子ガスが形成される。ＨＪＦＥＴは、ゲート電極２７の電位で２次元電子ガス濃度を変調することにより、トランジスタとして動作させることができる。
【００１４】
この実施例の特徴は、ゲート電極２７がＮｉ０．７ Ｓｉ０．３ 第１金属層２７１、Ａｕ第２金属層層２７２の積層構造からなることにある。ＮｉｙＳｉ１−ｙ（但し、０＜ｙ＜１）はＮｉ−Ｓｉ間の結合力が強いため、Ｎｉ単体よりも高温で安定である。好ましくは、０．４≦ｙ≦０．７５である。特に、０．６５≦ｙ≦０．７５の場合には、融点が約１２００℃以上と非常に高く、また、Ｎｉと比較して抵抗率増加も小さくより好ましい。このため、高温においても第１金属のＡｌＧａＮ電子供給層２４への熱拡散が抑制され、素子信頼性が向上した。
この実施例では、第１金属層をＮｉＳｉ層２７１により構成したが、第１金属層（２７１）を他の熱的に安定で仕事関数が大きい窒化金属、例えばＮｉＮ、ＰｄＮで置き換えても同様な効果が得られる。ここで、第１金属層（２７１）をＮｉｙＮ１−ｙ（但し、０．５≦ｙ≦０．８５）、ＰｄｙＮ１−ｙ （但し、０．５≦ｙ≦０．８５）のいずれかで構成することがより好ましい。
また、この実施例では、第２金属層をＡｕ層２７２により構成したが、これを抵抗率が小さい他の金属層で置き換えても同様な効果が得られる。例えば、第２金属層（２７２）をＣｕ層、Ａｌ層、Ｐｔ層のいずれかで置き換えてもよい。
【００１５】
（第３の実施例）
次に、図５を参照して本発明の第３の実施例を説明する。
図５は、この実施例によるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴの断面構造を示す図である。このＨＪＦＥＴは、ＳｉＣ基板３１上に形成された半導体層から構成されている。ＳｉＣ基板３１上には、アンドープのＡｌＮバッファ層３２、アンドープのＧａＮバッファ層３３（膜厚２μｍ）、アンドープＩｎ０．１Ｇａ０．９ ＮからなるＩｎＧａＮチャネル層３４（膜厚１５ｎｍ）およびアンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層３５（膜厚４０ｎｍ）の積層された半導体層が形成されている。
ＡｌＧａＮ電子供給層３５に接してオーム性接触をとるソース電極６Ｓおよびドレイン電極６Ｄが形成されている。さらに、ＡｌＧａＮ電子供給層３５に接して第１金属層としてＮｉ０．７ Ｓｉ０．３からなるＮｉＳｉ層３７１、第２金属層としてＭｏ層３７２、第３金属層としてＡｕ層３７３の積層構造からなるゲート電極３７が形成され、この電極はショットキー性接触がとられている。ＩｎＧａＮとＡｌＧａＮの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、ＩｎＧａＮチャネル層３４のＡｌＧａＮ層３５との界面近傍には２次元電子ガスが形成される。ＨＪＦＥＴは、ゲート電極３７の電位で２次元電子ガス濃度を変調することにより、トランジスタとして動作させることができる。
【００１６】
この実施例の特徴は、ゲート電極３７がＮｉＳｉ層３７１、Ｍｏ層３７２、Ａｕ層３７３の積層構造から構成されていることである。Ｍｏは、融点が約２６３０℃と高いため、ＮｉとＡｕの相互拡散に対するバリヤとして働く。このため、高温においてもゲートリーク電流が抑制される。また、ＡｌＧａＮ電子供給層３５に接する第１金属は、ＮｉｙＳｉ１−ｙ（但し、０＜ｙ＜１、より好ましくは０．４≦ｙ≦０．７５）のＮｉ−Ｓｉ間の結合力が強いためＮｉ単体よりも高温で安定である。とくに、０．６５≦ｙ≦０．７５の場合には、融点が約１２００℃以上と非常に高く、また、Ｎｉと比較して抵抗率増加も小さい。このため、高温においても第１金属のＡｌＧａＮ電子供給層３４への熱拡散が抑制されて素子信頼性が向上した。
この実施例においても、第１および第２の実施例と同様に、ゲート電極の耐熱性の向上が確認された。また、ゲート電極の耐熱性向上によるパワー性能の改善も確認された。
この実施例では、第１金属層（３７１）をＮｉｙＳｉ１−ｙにより構成したが、これを他の熱的に安定で且つ仕事関数が大きい窒化金属、例えばＮｉＮ、ＰｄＮで置き換えても同様な効果が得られる。ここで、さらに、望ましくは、ＮｉｙＮ１−ｙ（但し、０．５≦ｙ≦０．８５）、ＰｄｙＮ１−ｙ（但し、０．５≦ｙ≦０．８５）のいずれかで置き換えることである。
【００１７】
この実施例では、第２金属層をＭｏ層３７２により構成したが、これを他の高融点金属層で置き換えても同様な効果が得られる。例えば、第２金属層（３７２）をＰｔ層、Ｗ層、Ｔａ層のいずれかで置き換えてもよい。また、第２金属層（３７２）を高融点でかつ熱的に安定な珪化金属層または窒化金属層で置き換えても同様な効果が得られる。例えば、第２金属層（３７２）をＭｏｘＳｉ１−ｘ層、ＰｔｘＳｉ１−ｘ層、ＷｘＳｉ１−ｘ層、ＴｉｘＳｉ１−ｘ層、ＴａｘＳｉ１−ｘ層、ＭｏｘＮ１−ｘ層、ＷｘＮ１−ｘ層、ＴｉｘＮ１−ｘ層、ＴａｘＮ１−ｘ層（但し、０＜ｘ＜１）のいずれかで置き換えてもよい。
また、この実施例では、第３金属層をＡｕ層３７３により構成したが、第３金属層（３７３）を抵抗率が小さい他の金属層で置き換えても同様な効果が得られる。例えば、第２金属層（３７３）をＣｕ層、Ａｌ層、Ｐｔ層のいずれかで置き換えることができる。
【００１８】
（第４の実施例）
次に、図６を参照して本発明の第４の実施例を説明する。
図６は、この実施例によるＧａＮ系金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の断面構造を示す図である。このＭＥＳＦＥＴは、ＳｉＣ基板４１上に形成された半導体層から構成されている。ＳｉＣ基板４１上には、アンドープのＡｌＮバッファ層４２、アンドープのＧａＮバッファ層４３（膜厚１μｍ）、ｎ型ＧａＮチャネル層４４（不純物濃度２×１０１７／ｃｍ３ 、膜厚１５０ｎｍ）の積層された半導体層が形成されている。
ｎ型ＧａＮチャネル層４４上にこれに接してオーム性接触がとられるソース電極６Ｓおよびドレイン電極６Ｄが形成されている。さらに、ＧａＮチャネル層４４上にこれに接して第１金属層としてＮｉ層４７１、第２金属層としてＭｏ層４７２、第３金属層としてＡｕ層４７３の積層構造からなるゲート電極４７が形成され、この電極は、ショットキー性接触がとられている。ｎ型ＧａＮチャネル層４４のゲート電極４７との界面近傍には、空乏層が形成される。ＭＥＳＦＥＴは、ゲート電極４７の電位で空乏層厚を変調することにより、トランジスタとして動作させることができる。この実施例では、チャネル層をｎ型ＧａＮにより構成したが、これをｎ型ＩｎＧａＮに置き換えてもよい。
【００１９】
この実施例は、図１に示したゲート電極構造１７をＧａＮ系ＭＥＳＦＥＴに適用したものである。したがって、第１の実施例と同様に、高温においても第１金属層と第３金属層の相互拡散が抑制され、素子信頼性が向上する。また、ショットキー障壁が高く、良好なショットキー接触が得られる。また、ゲート電極４７を、図４に示したゲート電極構造２７で置き換えてもよい。この場合には、第２の実施例と同様に、高温においても、ＮｉのＧａＮチャネル層４４への熱拡散が抑制され、素子信頼性が向上する。さらに、ゲート電極４７を、図５に示したゲート電極構造３７で置き換えてもよい。この場合には、第３の実施例と同様に、第１金属層と第３金属層の相互拡散が抑制されると共に、第１金属層のＧａＮチャネル層４４への熱拡散が抑制され、素子信頼性が向上する。
【００２０】
（第５の実施例）
次に、図７を参照して本発明の第５の実施例を説明する。
図７は、この実施例によるＧａＮ／ＡｌＧａＮ系ＨＪＦＥＴの断面構造を示す図である。このＨＪＦＥＴは、ＧａＮ基板５１上に形成された半導体層から構成されている。ＧａＮ基板５１上には、アンドープのＡｌＮバッファ層５２、アンドープのＧａＮチャネル層５３（膜厚１μｍ）、ｎ型Ａｌ０．２Ｇａ０．８ Ｎ（不純物濃度２×１０１８／ｃｍ３ 、膜厚３０ｎｍ）からなるｎ型ＡｌＧａＮ電子供給層５４、アンドープのＧａＮチャネル層５５の積層された半導体層が形成されている。
ＧａＮチャネル層５５上にこれに接してオーム性接触がとられたソース電極６Ｓおよびドレイン電極６Ｄが形成されている。さらに、ＧａＮチャネル層５５上にこれに接して第１金属層としてＮｉ０．５Ｓｉ０．５ からなるＮｉＳｉ層５７１、第２金属層としてＡｕ層５７２の積層構造からなるゲート電極５７が形成され、この電極は、ショットキー性接触がとられている。ＧａＮチャネル層５５のＡｌＧａＮ電子供給層５４との界面近傍には、２次元電子ガスが形成される。ＨＪＦＥＴは、ゲート電極５７の電位で２次元電子ガス濃度を変調することにより、トランジスタとして動作させることができる。この実施例では、チャネル層をＧａＮにより構成したが、これをＩｎＧａＮに置き換えてもよい。
【００２１】
この実施例は、図４に示したゲート電極構造２７をＧａＮ／ＡｌＧａＮ系のＨＪＦＥＴ構造に適用したものである。したがって、第２の実施例と同様に、高温においても、第１金属層のＧａＮチャネル層５５への熱拡散が抑制され、素子信頼性が向上する。
また、ゲート電極５７を、図１に示したゲート電極構造１７で置き換えてもよい。この場合には、第１の実施例と同様に、高温においても第１金属層と第３金属層の相互拡散が抑制され、素子信頼性が向上する。また、ショットキー障壁が高く、良好なショットキー接触が得られる。
さらに、ゲート電極５７を、図５に示したゲート電極構造３７で置き換えてもよい。この場合には、第３の実施例と同様に、第１金属層と第３金属層の相互拡散が抑制されると共に、第１金属層のＧａＮチャネル層５５への熱拡散が抑制され、素子信頼性が向上する。
【００２２】
以上、本発明を上記実施例に即して説明したが、本発明は、このような実施例のみ限定されず、本発明の原理に準ずる各種態様を含むことは勿論である。例えば、上記実施例においてはショットキー接合電極が接触する半導体層としてＧａＮ層またはＡｌＧａＮ層を用いたが、ＩｎＡｌＮ層、ＩｎＧａＮ層、ＩｎＡｌＧａＮ層、ＡｌＮ層を用いてもよい。また、ＧａＮ層、ＡｌＧａＮ層、ＩｎＡｌＮ層、ＩｎＧａＮ層、ＩｎＡｌＧａＮ層、ＡｌＮ層の内の少なくとも１層を含む超格子層としてもよい。
更に、上記実施例においてはソース電極、ゲート電極、ドレイン電極が同一半導体層上に形成されたプレーナ構造をとっていたが、ソース電極およびドレイン電極の下に選択的にＮ形半導体からなるキャップ層が形成されたリセス構造であってもよい。また、ゲート電極がＧａＮ、ＡｌＧａＮ等の半導体層内に埋め込まれた埋め込みゲート構造をとってもよい。
【００２３】
【発明の効果】
以上、本発明によれば、ＧａＮ系半導体装置において、ショットキー接合電極をＮｉ、Ｐｔ、Ｐｄのいずれかにより形成される第１金属層、Ｍｏ、Ｐｔ、Ｗ、Ｔａ、ＭｏｘＳｉ１−ｘ、ＰｔｘＳｉ１−ｘ、ＷｘＳｉ１−ｘ、ＴｉｘＳｉ１−ｘ、ＴａｘＳｉ１−ｘ、ＭｏｘＮ１−ｘ、ＷｘＮ１−ｘ、ＴｉｘＮ１−ｘ、ＴａｘＮ１−ｘ（但し、０＜ｘ＜１）の内のいずれかにより形成される第２金属層、Ａｕ、Ｃｕ、Ａｌ、Ｐｔの内のいずれかにより形成される第３金属層の積層構造により構成する。これにより、第１金属と第３金属の相互拡散が抑制され、信頼性が向上する。また、第１金属は仕事関数が大きいため、ショットキー障壁が高く、良好なショットキー接触が得られる。
更に、ショットキー接合電極をＮｉｙＳｉ１−ｙ、ＮｉｙＮ１−ｙ、ＰｄｙＮ１−ｙ（但し、０＜ｙ＜１）のいずれかにより形成される第１金属層、Ａｕ、Ｃｕ、Ａｌ、Ｐｔの内のいずれかにより形成される第２金属層の積層構造により構成すれば、第１金属のＧａＮ系半導体への熱拡散が抑制され、信頼性が向上する。このため、半導体装置の高温特性、電力性能に寄与するところ大である。
【図面の簡単な説明】
【図１】 本発明の第１の実施例であるＨＪＦＥＴの断面構造を示す図である。
【図２】 図１の半導体装置に対する熱処理前、熱処理後の逆方向ゲート電流−電圧特性を示す特性図である。
【図３】 従来技術と比較した図１の半導体装置における飽和出力密度のゲート幅依存性を示す特性図である。
【図４】 本発明の第２の実施例であるＨＪＦＥＴの断面構造を示す図である。
【図５】 本発明の第３の実施例であるＨＪＦＥＴの断面構造を示す図である。
【図６】 本発明の第４の実施例であるＭＥＳＦＥＴの断面構造を示す図である。
【図７】 本発明の第５の実施例であるＨＪＦＥＴの断面構造を示す図である。
【図８】 従来技術による半導体装置の断面構造を示す図である。
【図９】 従来の半導体装置の熱処理前、熱処理後の逆方向ゲート電流−電圧特性を示す特性図である。
【図１０】 従来の半導体装置の熱処理前のオージェ・プロファイルを示す図である。
【図１１】 従来の半導体装置の熱処理後のオージェ・プロファイル示す図である。
【符号の説明】
６Ｄ ドレイン電極
６Ｓ ソース電極
１１、２１、６１ サファイア基板
１２、２２、３２、４２、５２、６２ ＡｌＮバッファ層
１３、２３、５５、６３ ＧａＮチャネル層
１４、２４、３５、６４ ＡｌＧａＮ電子供給層
１７、２７、３７、４７、５７、６７ ゲート電極
１７１、４７１、６７１ Ｎｉ層
１７２、３７２、４７２ Ｍｏ層
１７３、２７２、３７３、４７３、５７２、６７２ Ａｕ層
２７１、３７１、５７１ ＮｉＳｉ層
３１、４１ ＳｉＣ基板
３３、４３ ＧａＮバッファ層
３４ ＩｎＧａＮチャネル層
４４ ｎ型ＧａＮチャネル層
５１ ＧａＮ基板
５３ ＡｌＧａＮバッファ層
５４ ｎ型ＡｌＧａＮ電子供給層
【産業上の利用分野】
本発明はＧａＮを主材料として含む、マイクロ波帯で使用される高出力半導体装置に関し、特に、耐熱性、パワー性能に優れた半導体装置に用いるショットキー接合電極に関するものである。
【０００２】
【従来の技術】
図８は、この種の従来の半導体装置の断面図である。このような半導体装置は、例えば、ミシュラ（Ｕ．Ｋ．Ｍｉｓｈｒａ）らにより、文献アイ・イー・イー・イー・トランザクションズ・オン・マイクロウェーブ・セオリー・アンド・テクニクス( ＩＥＥＥ Ｔｒａｎｓ． Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ Ｔｅｃｈ．) 、第４６巻、第６号、７５６頁、１９９８年に報告されている。
図８に示すように、半導体装置は、例えば、ヘテロ接合電界効果トランジスタであり、サファイア基板上に積層された半導体層を有している。サファイア基板６１には、窒化アルミニウム（ＡｌＮ）からなるバッファ層６２、窒化ガリウム（ＧａＮ）チャネル層６３、窒化アルミニウム・ガリウム（ＡｌＧａＮ）電子供給層６４が順次形成されて半導体層の積層体を構成している。
そして、ＡｌＧａＮ電子供給層６４に接してソース電極６Ｓおよびドレイン電極６Ｄが形成され、これらはオーム性接触がとられている。さらに、ＡｌＧａＮ電子供給層６４に接してゲート電極６７が形成され、これはショットキー性接触がとられている。ここでゲート電極６７は、Ｎｉ層６７１とＡｕ層６７２の積層構造からなる。
【０００３】
【発明が解決しようとする課題】
ＧａＮ、ＡｌＧａＮ等のＧａＮ系半導体のショットキー界面においては、フェルミレベルのピニングの影響が小さいため、障壁高さ（φＢ）が金属の仕事関数（Ｗｍ）と半導体の電子親和力（χｓ）の差で決定される。
φＢ＝Ｗｍ−χｓ ・・・（１）
このため、従来技術による半導体装置のショットキー接合電極６７においては、ＡｌＧａＮ層６４に接して、仕事関数が大きい金属、例えば、Ｎｉ、Ｐｔ、Ｐｄ等からなる金属層（６７１）を形成していた。また、この金属層（６７１）上に形成されるＡｕ層６７２は、電極抵抗を低減するために用いられている。
ショットキー接合電極６７を構成するＮｉ、Ｐｔ、Ｐｄでは高いショットキー障壁が得られる反面、例えば、Ｎｉは転移点が約３５３℃と低いなど、熱的に不安定であるという問題がある。ＧａＮを主たる材料とする半導体装置では、高電流密度（〜１Ａ／ｍｍ）、高耐圧（〜１００Ｖ）が得られるため、高電力密度（１〜１０Ｗ／ｍｍ）での動作が可能になる。そのような動作状態では、自己発熱に伴いゲート電極近傍の温度が４００℃以上まで上昇するため、Ｎｉ、Ｐｔ、Ｐｄの熱拡散および金属層６７２を構成するＡｕとの合金化反応が顕著であった。
【０００４】
このことを確かめるために、図８に示す従来の半導体装置に熱処理（５００℃１５分）を施した。このときの熱処理前、熱処理後の半導体装置の逆方向ゲート電流−電圧特性を図９に示す。図９は、縦軸がゲート電流（Ａ／ｍｍ）であり、横軸がゲート−ドレイン電圧（Ｖ）である。図９によると、従来の半導体装置では熱処理により逆方向ゲート電流が１桁程度上昇した。
さらに、オージェ分光分析を用いて、熱処理前、熱処理後におけるこの半導体装置の構成元素の深さ方向分布を調べた。図１０は、熱処理前のオージェ・プロファイル、図１１は、熱処理後のオージェ・プロファイルである。図１０および図１１は、縦軸がオージェ強度（ａ．ｕ．）であり、横軸がスパッタ時間（分）である。従来の半導体装置では５００℃の熱処理によりＮｉとＡｕの相互拡散が生じることが確かめられた。したがって、熱処理により逆方向ゲート電流が増加したのは、ＮｉとＡｕの合金化が促進され、ＮｉＡｕ合金の仕事関数がＮｉの仕事関数より小さいためにＡｌＧａＮ電子供給層６４との界面のショットキー障壁が低下したものと考えられる。また、高温ではショットキー接合電極（６７１）を構成するＮｉのＡｌＧａＮ電子供給層６４への熱拡散が生じ、深い準位が形成されて、素子特性が不安定になるという問題があった。
本発明は、上述した従来技術の問題点に鑑みてなされたものであって、その目的は、ショットキー接合電極の耐熱性を向上させ、電力性能、信頼性に優れたＧａＮを主材料とする半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は、このような課題を解決するために、ＧａｖＡｌ１−ｖ（但し、０≦ｖ≦１）をIII族側元素の主成分としＮをＶ族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第１金属層、第２金属層、第３金属層が順次積層された積層構造からなり、前記第１金属層は、Ｎｉ、Ｐｔ、Ｐｄ、ＮｉｚＳｉ１−ｚ、ＮｉｚＮ１−ｚ、ＰｄｚＮ１−ｚ（但し、０＜ｚ＜１）のいずれかから選択された材料からなり、前記第２金属層は、Ｍｏ、Ｐｔ、Ｗ、Ｔａ、ＭｏｘＳｉ１−ｘ、ＰｔｘＳｉ１−ｘ、ＷｘＳｉ１−ｘ、ＴｉｘＳｉ１−ｘ、ＴａｘＳｉ１−ｘ、ＭｏｘＮ１−ｘ、ＷｘＮ１−ｘ、ＴｉｘＮ１−ｘ、ＴａｘＮ１−ｘ（但し、０＜ｘ＜１；第１金属層と同一材料である場合を除く）のいずれかから選択された材料からなり、前記第３金属層は、Ａｕ、Ｃｕ、Ａｌ、Ｐｔのいずれかから選択された材料からなることを特徴としている。
【０００６】
また、本発明は、ＧａｖＡｌ１−ｖ（但し、０≦ｖ≦１）をIII族側元素の主成分としＮをＶ族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第１金属層、第２金属層が順次積層された積層構造からなり、前記第１金属層は、ＮｉｙＳｉ１−ｙ、ＮｉｙＮ１−ｙ、ＰｄｙＮ１−ｙ（但し、０＜ｙ＜１）のいずれかから選択された材料からなり、前記第２金属層は、Ａｕ、Ｃｕ、Ａｌ、Ｐｔのいずれかから選択された材料からなることを特徴としている。
ここで、好ましくは、半導体層は、ＡｌｕＧａ１−ｕＮ（但し、０≦ｕ≦１）で表される。
【０００７】
[作用]
第１金属層から第３金属層までの積層構造において、第２金属層が第１金属と第３金属の相互拡散を抑制し信頼性が向上する。また、第１金属が仕事関数が大きいため、ショットキー障壁が高く、良好なショットキー接触を有する半導体装置が得られる。また、第１金属層および第２金属層からなる積層構造では、第１金属のＧａＮ系半導体への熱拡散が抑制され、信頼性が向上する。このため、半導体装置の高温特性、電力性能に寄与するところ大となる。
【０００８】
【発明の実施の形態】
以下、図面を参照しながら実施例に即くして発明の実施の形態を説明する。
（第１の実施例）
図１、図２および図３を参照して本発明の第１の実施例を説明する。
図１は、この実施例によるＡｌＧａＮ／ＧａＮ系ヘテロ接合電界効果トランジスタ（Hetero-Junction Field Effect Transistor ；ＨＪＦＥＴ）の断面構造を示す図である。このトランジスタは、サファイア基板１１上に形成される。図１において、サファイア基板１１上に、アンドープのＡｌＮバッファ層１２、アンドープのＧａＮチャネル層１３、アンドープのＡｌＧａＮ電子供給層１４の半導体層が順次形成されている。そして、ＡｌＧａＮ電子供給層１４に接してソース電極６Ｓ、ドレイン電極６Ｄが形成され、オーム性接触がとられている。さらに、ＡｌＧａＮ電子供給層１４と接してＮｉ層１７１、Ｍｏ層１７２、Ａｕ層１７３の積層構造からなるゲート電極１７が形成され、このゲート電極は、ショットキー性接触がとられている。ＧａＮとＡｌＧａＮの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、ＧａＮチャネル層１３のＡｌＧａＮ電子供給層１４との界面近傍には２次元電子ガスが形成される。ＨＪＦＥＴは、ゲート電極１７の電位で２次元電子ガス濃度を変調することにより、トランジスタとして動作させることができる。
この実施例の半導体装置は、以下のようにして作製される。( ０００１) サファイア基板１１上に、例えば分子線エピタキシャル成長（Molecular Beam Epitaxy；ＭＢＥと略する）法により、次に示す順および膜厚で順次成長させる。
アンドープＡｌＮ層（１２） ・・・２０ｎｍ
アンドープＧａＮ層（１３） ・・・２μｍ
アンドープＡｌ０．３Ｇａ０．７ Ｎ電子供給層（１４）・・・３０ｎｍ
【０００９】
ここで、ＡｌＧａＮとＧａＮは格子定数が異なるが、アンドープＡｌ０．３Ｇａ０．７Ｎ層１４の膜厚３０ｎｍは、転位発生の臨界膜厚以下である。
次に、ＡｌＧａＮ層１４上には、例えば、Ｔｉ／Ａｌなどの金属を蒸着、アロイ処理することにより、ソース電極６Ｓ、ドレイン電極６Ｄをそれぞれ形成し、これら電極は、オーム性接触をとる。最後に、ＡｌＧａＮ層１４上に、例えば、蒸着・リフトオフ法により、次に示す順および層厚で金属層を順次形成し、ショットキー接触するゲート電極１７を形成する。
【００１０】
Ｎｉ第１金属層（１７１） ・・・１５ｎｍ
Ｍｏ第２金属層（１７２） ・・・１５ｎｍ
Ａｕ第３金属層（１７３） ・・・２００ｎｍ
【００１１】
このようにして、図１に示す半導体装置が作製される。
この実施例の特徴は、ゲート電極１７がＮｉ層１７１、Ｍｏ層１７２、Ａｕ層１７３の積層構造からなることである。Ｍｏは融点が約２６３０℃と高いため、ＮｉとＡｕの相互拡散に対するバリヤとして働く。このため、高温においてもゲートリーク電流が抑制され、素子信頼性が向上した。また、ＡｌＧａＮ電子供給層１４に接する第１金属Ｎｉは、仕事関数が約４．６ｅＶと大きいため、ショットキー障壁が高く、良好なショットキー接触が得られる。
このような半導体装置に対して熱処理（５００℃、１５分）を施した。この時の熱処理前、熱処理後の半導体装置の逆方向ゲート電流−電圧特性を図２に示す。図２は、縦軸がゲート電流（Ａ／ｍｍ）であり、横軸がゲート−ドレイン電圧（Ｖ）である。図２に示すように、熱処理前後で逆方向ゲート電流の変化は殆ど見られず、Ｍｏ層挿入による耐熱性向上の効果が確認された。
図３は、従来技術の特性と比較した、この実施例の半導体装置における飽和出力密度のゲート幅依存性を示す特性図である。図３の縦軸は、飽和電力（Ｗ／ｍｍ）、横軸は半導体装置のゲート幅（ｍｍ）である。図中には従来技術による半導体装置における測定結果も示されている。従来技術において、ゲート幅が３２ｍｍ以上の大型素子では、自己発熱による飽和出力密度の大幅な低下が観測された。一方、この実施例では出力密度の低下は小さく、ゲート電極の耐熱性向上によるパワー性能の改善が確認された。
【００１２】
この実施例では、第２金属層をＭｏ層１７２により構成したがこれを他の高融点金属層で置き換えても同様な効果が得られる。例えば、第２金属層（１７２）をＰｔ層、Ｗ層、Ｔａ層のいずれかで置き換えてもよい。
また、第２金属層（１７２）を高融点であり且つ熱的に安定な珪化金属層または窒化金属層で置き換えても同様な効果が得られる。例えば、第２金属層１７２をＭｏｘＳｉ１−ｘ層、ＰｔｘＳｉ１−ｘ層、ＷｘＳｉ１−ｘ層、ＴｉｘＳｉ１−ｘ層、ＴａｘＳｉ１−ｘ層、ＭｏｘＮ１−ｘ層、ＷｘＮ１−ｘ層、ＴｉｘＮ１−ｘ層、ＴａｘＮ１−ｘ層（但し、０＜ｘ＜１）のいずれかで置き換えてもよい。
この実施例では、第１金属層をＮｉ層１７１により構成したが、これを仕事関数が大きい他の金属層で置き換えても同様な効果が得られる。例えば、第１金属層１７１をＰｔ層またはＰｄ層で置き換えてもよい。
また、この実施例では、第３金属層をＡｕ層１７３により構成したが、これをを抵抗率が小さい他の金属層で置き換えても同様な効果が得られる。例えば、第３金属層（１７３）をＣｕ層、Ａｌ層、Ｐｔ層のいずれかで置き換えてもよい。
【００１３】
（第２の実施例）
次に、図４を参照して本発明の第２の実施例を説明する。
図４は、この実施例によるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴの断面構造を示す図である。このＨＪＦＥＴは、サファイア基板２１上に形成された半導体層から構成されている。サファイア基板２１上には、アンドープのＡｌＮバッファ層２２（２０ｎｍ）、アンドープのＧａＮチャネル層２３（膜厚２μｍ）、アンドープＡｌ０．３Ｇａ０．７ＮからなるＡｌＧａＮ電子供給層２４（膜厚３０ｎｍ）の積層された半導体層が形成されている。
ＡｌＧａＮ電子供給層２４上には、これに接してソース電極６Ｓ、ドレイン電極６Ｄが形成され、これらはオーム性接触がとられている。さらにＡｌＧａＮ電子供給層２４に接して第１金属層としてＮｉ０．７ Ｓｉ０．３からなるＮｉＳｉ層２７１（１５ｎｍ）、第２金属層となるＡｕ層２７２（２００ｎｍ）の積層構造からなるゲート電極２７が形成され、これはショットキー性接触がとられている。ＧａＮとＡｌＧａＮの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、ＧａＮチャネル層２３のＡｌＧａＮ電子供給層２４との界面近傍には、２次元電子ガスが形成される。ＨＪＦＥＴは、ゲート電極２７の電位で２次元電子ガス濃度を変調することにより、トランジスタとして動作させることができる。
【００１４】
この実施例の特徴は、ゲート電極２７がＮｉ０．７ Ｓｉ０．３ 第１金属層２７１、Ａｕ第２金属層層２７２の積層構造からなることにある。ＮｉｙＳｉ１−ｙ（但し、０＜ｙ＜１）はＮｉ−Ｓｉ間の結合力が強いため、Ｎｉ単体よりも高温で安定である。好ましくは、０．４≦ｙ≦０．７５である。特に、０．６５≦ｙ≦０．７５の場合には、融点が約１２００℃以上と非常に高く、また、Ｎｉと比較して抵抗率増加も小さくより好ましい。このため、高温においても第１金属のＡｌＧａＮ電子供給層２４への熱拡散が抑制され、素子信頼性が向上した。
この実施例では、第１金属層をＮｉＳｉ層２７１により構成したが、第１金属層（２７１）を他の熱的に安定で仕事関数が大きい窒化金属、例えばＮｉＮ、ＰｄＮで置き換えても同様な効果が得られる。ここで、第１金属層（２７１）をＮｉｙＮ１−ｙ（但し、０．５≦ｙ≦０．８５）、ＰｄｙＮ１−ｙ （但し、０．５≦ｙ≦０．８５）のいずれかで構成することがより好ましい。
また、この実施例では、第２金属層をＡｕ層２７２により構成したが、これを抵抗率が小さい他の金属層で置き換えても同様な効果が得られる。例えば、第２金属層（２７２）をＣｕ層、Ａｌ層、Ｐｔ層のいずれかで置き換えてもよい。
【００１５】
（第３の実施例）
次に、図５を参照して本発明の第３の実施例を説明する。
図５は、この実施例によるＡｌＧａＮ／ＧａＮ系ＨＪＦＥＴの断面構造を示す図である。このＨＪＦＥＴは、ＳｉＣ基板３１上に形成された半導体層から構成されている。ＳｉＣ基板３１上には、アンドープのＡｌＮバッファ層３２、アンドープのＧａＮバッファ層３３（膜厚２μｍ）、アンドープＩｎ０．１Ｇａ０．９ ＮからなるＩｎＧａＮチャネル層３４（膜厚１５ｎｍ）およびアンドープＡｌ０．２Ｇａ０．８ＮからなるＡｌＧａＮ電子供給層３５（膜厚４０ｎｍ）の積層された半導体層が形成されている。
ＡｌＧａＮ電子供給層３５に接してオーム性接触をとるソース電極６Ｓおよびドレイン電極６Ｄが形成されている。さらに、ＡｌＧａＮ電子供給層３５に接して第１金属層としてＮｉ０．７ Ｓｉ０．３からなるＮｉＳｉ層３７１、第２金属層としてＭｏ層３７２、第３金属層としてＡｕ層３７３の積層構造からなるゲート電極３７が形成され、この電極はショットキー性接触がとられている。ＩｎＧａＮとＡｌＧａＮの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、ＩｎＧａＮチャネル層３４のＡｌＧａＮ層３５との界面近傍には２次元電子ガスが形成される。ＨＪＦＥＴは、ゲート電極３７の電位で２次元電子ガス濃度を変調することにより、トランジスタとして動作させることができる。
【００１６】
この実施例の特徴は、ゲート電極３７がＮｉＳｉ層３７１、Ｍｏ層３７２、Ａｕ層３７３の積層構造から構成されていることである。Ｍｏは、融点が約２６３０℃と高いため、ＮｉとＡｕの相互拡散に対するバリヤとして働く。このため、高温においてもゲートリーク電流が抑制される。また、ＡｌＧａＮ電子供給層３５に接する第１金属は、ＮｉｙＳｉ１−ｙ（但し、０＜ｙ＜１、より好ましくは０．４≦ｙ≦０．７５）のＮｉ−Ｓｉ間の結合力が強いためＮｉ単体よりも高温で安定である。とくに、０．６５≦ｙ≦０．７５の場合には、融点が約１２００℃以上と非常に高く、また、Ｎｉと比較して抵抗率増加も小さい。このため、高温においても第１金属のＡｌＧａＮ電子供給層３４への熱拡散が抑制されて素子信頼性が向上した。
この実施例においても、第１および第２の実施例と同様に、ゲート電極の耐熱性の向上が確認された。また、ゲート電極の耐熱性向上によるパワー性能の改善も確認された。
この実施例では、第１金属層（３７１）をＮｉｙＳｉ１−ｙにより構成したが、これを他の熱的に安定で且つ仕事関数が大きい窒化金属、例えばＮｉＮ、ＰｄＮで置き換えても同様な効果が得られる。ここで、さらに、望ましくは、ＮｉｙＮ１−ｙ（但し、０．５≦ｙ≦０．８５）、ＰｄｙＮ１−ｙ（但し、０．５≦ｙ≦０．８５）のいずれかで置き換えることである。
【００１７】
この実施例では、第２金属層をＭｏ層３７２により構成したが、これを他の高融点金属層で置き換えても同様な効果が得られる。例えば、第２金属層（３７２）をＰｔ層、Ｗ層、Ｔａ層のいずれかで置き換えてもよい。また、第２金属層（３７２）を高融点でかつ熱的に安定な珪化金属層または窒化金属層で置き換えても同様な効果が得られる。例えば、第２金属層（３７２）をＭｏｘＳｉ１−ｘ層、ＰｔｘＳｉ１−ｘ層、ＷｘＳｉ１−ｘ層、ＴｉｘＳｉ１−ｘ層、ＴａｘＳｉ１−ｘ層、ＭｏｘＮ１−ｘ層、ＷｘＮ１−ｘ層、ＴｉｘＮ１−ｘ層、ＴａｘＮ１−ｘ層（但し、０＜ｘ＜１）のいずれかで置き換えてもよい。
また、この実施例では、第３金属層をＡｕ層３７３により構成したが、第３金属層（３７３）を抵抗率が小さい他の金属層で置き換えても同様な効果が得られる。例えば、第２金属層（３７３）をＣｕ層、Ａｌ層、Ｐｔ層のいずれかで置き換えることができる。
【００１８】
（第４の実施例）
次に、図６を参照して本発明の第４の実施例を説明する。
図６は、この実施例によるＧａＮ系金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の断面構造を示す図である。このＭＥＳＦＥＴは、ＳｉＣ基板４１上に形成された半導体層から構成されている。ＳｉＣ基板４１上には、アンドープのＡｌＮバッファ層４２、アンドープのＧａＮバッファ層４３（膜厚１μｍ）、ｎ型ＧａＮチャネル層４４（不純物濃度２×１０１７／ｃｍ３ 、膜厚１５０ｎｍ）の積層された半導体層が形成されている。
ｎ型ＧａＮチャネル層４４上にこれに接してオーム性接触がとられるソース電極６Ｓおよびドレイン電極６Ｄが形成されている。さらに、ＧａＮチャネル層４４上にこれに接して第１金属層としてＮｉ層４７１、第２金属層としてＭｏ層４７２、第３金属層としてＡｕ層４７３の積層構造からなるゲート電極４７が形成され、この電極は、ショットキー性接触がとられている。ｎ型ＧａＮチャネル層４４のゲート電極４７との界面近傍には、空乏層が形成される。ＭＥＳＦＥＴは、ゲート電極４７の電位で空乏層厚を変調することにより、トランジスタとして動作させることができる。この実施例では、チャネル層をｎ型ＧａＮにより構成したが、これをｎ型ＩｎＧａＮに置き換えてもよい。
【００１９】
この実施例は、図１に示したゲート電極構造１７をＧａＮ系ＭＥＳＦＥＴに適用したものである。したがって、第１の実施例と同様に、高温においても第１金属層と第３金属層の相互拡散が抑制され、素子信頼性が向上する。また、ショットキー障壁が高く、良好なショットキー接触が得られる。また、ゲート電極４７を、図４に示したゲート電極構造２７で置き換えてもよい。この場合には、第２の実施例と同様に、高温においても、ＮｉのＧａＮチャネル層４４への熱拡散が抑制され、素子信頼性が向上する。さらに、ゲート電極４７を、図５に示したゲート電極構造３７で置き換えてもよい。この場合には、第３の実施例と同様に、第１金属層と第３金属層の相互拡散が抑制されると共に、第１金属層のＧａＮチャネル層４４への熱拡散が抑制され、素子信頼性が向上する。
【００２０】
（第５の実施例）
次に、図７を参照して本発明の第５の実施例を説明する。
図７は、この実施例によるＧａＮ／ＡｌＧａＮ系ＨＪＦＥＴの断面構造を示す図である。このＨＪＦＥＴは、ＧａＮ基板５１上に形成された半導体層から構成されている。ＧａＮ基板５１上には、アンドープのＡｌＮバッファ層５２、アンドープのＧａＮチャネル層５３（膜厚１μｍ）、ｎ型Ａｌ０．２Ｇａ０．８ Ｎ（不純物濃度２×１０１８／ｃｍ３ 、膜厚３０ｎｍ）からなるｎ型ＡｌＧａＮ電子供給層５４、アンドープのＧａＮチャネル層５５の積層された半導体層が形成されている。
ＧａＮチャネル層５５上にこれに接してオーム性接触がとられたソース電極６Ｓおよびドレイン電極６Ｄが形成されている。さらに、ＧａＮチャネル層５５上にこれに接して第１金属層としてＮｉ０．５Ｓｉ０．５ からなるＮｉＳｉ層５７１、第２金属層としてＡｕ層５７２の積層構造からなるゲート電極５７が形成され、この電極は、ショットキー性接触がとられている。ＧａＮチャネル層５５のＡｌＧａＮ電子供給層５４との界面近傍には、２次元電子ガスが形成される。ＨＪＦＥＴは、ゲート電極５７の電位で２次元電子ガス濃度を変調することにより、トランジスタとして動作させることができる。この実施例では、チャネル層をＧａＮにより構成したが、これをＩｎＧａＮに置き換えてもよい。
【００２１】
この実施例は、図４に示したゲート電極構造２７をＧａＮ／ＡｌＧａＮ系のＨＪＦＥＴ構造に適用したものである。したがって、第２の実施例と同様に、高温においても、第１金属層のＧａＮチャネル層５５への熱拡散が抑制され、素子信頼性が向上する。
また、ゲート電極５７を、図１に示したゲート電極構造１７で置き換えてもよい。この場合には、第１の実施例と同様に、高温においても第１金属層と第３金属層の相互拡散が抑制され、素子信頼性が向上する。また、ショットキー障壁が高く、良好なショットキー接触が得られる。
さらに、ゲート電極５７を、図５に示したゲート電極構造３７で置き換えてもよい。この場合には、第３の実施例と同様に、第１金属層と第３金属層の相互拡散が抑制されると共に、第１金属層のＧａＮチャネル層５５への熱拡散が抑制され、素子信頼性が向上する。
【００２２】
以上、本発明を上記実施例に即して説明したが、本発明は、このような実施例のみ限定されず、本発明の原理に準ずる各種態様を含むことは勿論である。例えば、上記実施例においてはショットキー接合電極が接触する半導体層としてＧａＮ層またはＡｌＧａＮ層を用いたが、ＩｎＡｌＮ層、ＩｎＧａＮ層、ＩｎＡｌＧａＮ層、ＡｌＮ層を用いてもよい。また、ＧａＮ層、ＡｌＧａＮ層、ＩｎＡｌＮ層、ＩｎＧａＮ層、ＩｎＡｌＧａＮ層、ＡｌＮ層の内の少なくとも１層を含む超格子層としてもよい。
更に、上記実施例においてはソース電極、ゲート電極、ドレイン電極が同一半導体層上に形成されたプレーナ構造をとっていたが、ソース電極およびドレイン電極の下に選択的にＮ形半導体からなるキャップ層が形成されたリセス構造であってもよい。また、ゲート電極がＧａＮ、ＡｌＧａＮ等の半導体層内に埋め込まれた埋め込みゲート構造をとってもよい。
【００２３】
【発明の効果】
以上、本発明によれば、ＧａＮ系半導体装置において、ショットキー接合電極をＮｉ、Ｐｔ、Ｐｄのいずれかにより形成される第１金属層、Ｍｏ、Ｐｔ、Ｗ、Ｔａ、ＭｏｘＳｉ１−ｘ、ＰｔｘＳｉ１−ｘ、ＷｘＳｉ１−ｘ、ＴｉｘＳｉ１−ｘ、ＴａｘＳｉ１−ｘ、ＭｏｘＮ１−ｘ、ＷｘＮ１−ｘ、ＴｉｘＮ１−ｘ、ＴａｘＮ１−ｘ（但し、０＜ｘ＜１）の内のいずれかにより形成される第２金属層、Ａｕ、Ｃｕ、Ａｌ、Ｐｔの内のいずれかにより形成される第３金属層の積層構造により構成する。これにより、第１金属と第３金属の相互拡散が抑制され、信頼性が向上する。また、第１金属は仕事関数が大きいため、ショットキー障壁が高く、良好なショットキー接触が得られる。
更に、ショットキー接合電極をＮｉｙＳｉ１−ｙ、ＮｉｙＮ１−ｙ、ＰｄｙＮ１−ｙ（但し、０＜ｙ＜１）のいずれかにより形成される第１金属層、Ａｕ、Ｃｕ、Ａｌ、Ｐｔの内のいずれかにより形成される第２金属層の積層構造により構成すれば、第１金属のＧａＮ系半導体への熱拡散が抑制され、信頼性が向上する。このため、半導体装置の高温特性、電力性能に寄与するところ大である。
【図面の簡単な説明】
【図１】 本発明の第１の実施例であるＨＪＦＥＴの断面構造を示す図である。
【図２】 図１の半導体装置に対する熱処理前、熱処理後の逆方向ゲート電流−電圧特性を示す特性図である。
【図３】 従来技術と比較した図１の半導体装置における飽和出力密度のゲート幅依存性を示す特性図である。
【図４】 本発明の第２の実施例であるＨＪＦＥＴの断面構造を示す図である。
【図５】 本発明の第３の実施例であるＨＪＦＥＴの断面構造を示す図である。
【図６】 本発明の第４の実施例であるＭＥＳＦＥＴの断面構造を示す図である。
【図７】 本発明の第５の実施例であるＨＪＦＥＴの断面構造を示す図である。
【図８】 従来技術による半導体装置の断面構造を示す図である。
【図９】 従来の半導体装置の熱処理前、熱処理後の逆方向ゲート電流−電圧特性を示す特性図である。
【図１０】 従来の半導体装置の熱処理前のオージェ・プロファイルを示す図である。
【図１１】 従来の半導体装置の熱処理後のオージェ・プロファイル示す図である。
【符号の説明】
６Ｄ ドレイン電極
６Ｓ ソース電極
１１、２１、６１ サファイア基板
１２、２２、３２、４２、５２、６２ ＡｌＮバッファ層
１３、２３、５５、６３ ＧａＮチャネル層
１４、２４、３５、６４ ＡｌＧａＮ電子供給層
１７、２７、３７、４７、５７、６７ ゲート電極
１７１、４７１、６７１ Ｎｉ層
１７２、３７２、４７２ Ｍｏ層
１７３、２７２、３７３、４７３、５７２、６７２ Ａｕ層
２７１、３７１、５７１ ＮｉＳｉ層
３１、４１ ＳｉＣ基板
３３、４３ ＧａＮバッファ層
３４ ＩｎＧａＮチャネル層
４４ ｎ型ＧａＮチャネル層
５１ ＧａＮ基板
５３ ＡｌＧａＮバッファ層
５４ ｎ型ＡｌＧａＮ電子供給層
Claims (9)
- ＧａｖＡｌ１−ｖ（但し、０≦ｖ≦１）をIII族側元素の主成分としＮをＶ族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第１金属層、第２金属層、第３金属層が順次積層された積層構造からなり、前記第１金属層は、Ｎｉ、Ｐｔ、Ｐｄ、ＮｉｚＳｉ１−ｚ、ＮｉｚＮ１−ｚ、ＰｄｚＮ１−ｚ（但し、０＜ｚ＜１）のいずれかから選択された材料からなり、前記第２金属層は、Ｍｏ、Ｐｔ、Ｗ、Ｔａ、ＭｏｘＳｉ１−ｘ、ＰｔｘＳｉ１−ｘ、ＷｘＳｉ１−ｘ、ＴｉｘＳｉ１−ｘ、ＴａｘＳｉ１−ｘ、ＭｏｘＮ１−ｘ、ＷｘＮ１−ｘ、ＴｉｘＮ１−ｘ、ＴａｘＮ１−ｘ（但し、０＜ｘ＜１；第１金属層と同一材料である場合を除く）のいずれかから選択された材料からなり、前記第３金属層は、Ａｕ、Ｃｕ、Ａｌ、Ｐｔのいずれかから選択された材料からなることを特徴とする半導体装置。
- ＧａｖＡｌ１−ｖ（但し、０≦ｖ≦１）をIII族側元素の主成分としＮをＶ族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第１金属層、第２金属層が順次積層された積層構造からなり、前記第１金属層は、ＮｉｙＳｉ１−ｙ、ＮｉｙＮ１−ｙ、ＰｄｙＮ１−ｙ（但し、０＜ｙ＜１）のいずれかから選択された材料からなり、前記第２金属層は、Ａｕ、Ｃｕ、Ａｌ、Ｐｔのいずれかから選択された材料からなることを特徴とする半導体装置。
- ＧａｖＡｌ１−ｖ（但し、０≦ｖ≦１）をIII族側元素の主成分としＮをＶ族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第１金属層、第２金属層、第３金属層が順次積層された積層構造からなり、前記第１金属層は、Ｎｉｚ１Ｓｉ１−ｚ１（但し、０．４≦ｚ１≦０．７５） 、Ｎｉｚ４Ｎ１−ｚ４（但し、０．５≦ｚ４≦０．８５） 、Ｐｄｚ５Ｎ１−ｚ５（但し、０．５≦ｚ５≦０．８５）のいずれかから選択された材料からなり、前記第２金属層は、Ｍｏ、Ｐｔ、Ｗ、Ｔａ、ＭｏｘＳｉ１−ｘ、ＰｔｘＳｉ１−ｘ、ＷｘＳｉ１−ｘ、ＴｉｘＳｉ１−ｘ、ＴａｘＳｉ１−ｘ、ＭｏｘＮ１−ｘ、ＷｘＮ１−ｘ、ＴｉｘＮ１−ｘ、ＴａｘＮ１−ｘ（但し、０＜ｘ＜１；第１金属層と同一材料である場合を除く）のいずれかから選択された材料からなり、前記第３金属層は、Ａｕ、Ｃｕ、Ａｌ、Ｐｔのいずれかから選択された材料からなることを特徴とする半導体装置。
- ＧａｖＡｌ１−ｖ（但し、０≦ｖ≦１）をIII族側元素の主成分としＮをＶ族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において、前記ショットキー接合電極は、前記半導体層と接触する側から第１金属層、第２金属層が順次積層された積層構造からなり、前記第１金属層は、Ｎｉｙ１Ｓｉ１−ｙ１（但し、０．４≦ｙ１≦０．７５）、Ｎｉｙ４Ｎ１−ｙ４（但し、０．５≦ｙ４≦０．８５） 、Ｐｄｙ５Ｎ１−ｙ５（但し、０．５≦ｙ５≦０．８５）のいずれかから選択された材料からなり、前記第２金属層は、Ａｕ、Ｃｕ、Ａｌ、Ｐｔのいずれかから選択された材料からなることを特徴とする半導体装置。
- 前記半導体層は、サファイヤ基板、ＳｉＣ基板、ＧａＮ基板のいずれかの基板上に形成された複数の化合物半導体層上に形成されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
- 前記半導体層が、ＡｌｕＧａ１−ｕＮ層（但し、０≦ｕ≦１）であることを特徴とする請求項１から５のいずれかに記載の半導体装置。
- 前記半導体層が、ＧａＮチャネル層またはＩｎＧａＮチャネル層上に形成されたＡｌＧａＮ電子供給層であることを特徴とする請求項１から５のいずれかに記載の半導体装置。
- 前記半導体層が、ＡｌＧａＮ電子供給層上に形成されたＧａＮチャネル層またはＩｎＧａＮチャネル層であることを特徴とする請求項１から５のいずれかに記載の半導体装置。
- 前記半導体層が、ｎ型ＧａＮチャネル層であることを特徴とする請求項１から５のいずれかに記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002175243A JP4221697B2 (ja) | 2002-06-17 | 2002-06-17 | 半導体装置 |
| CNB038195194A CN100380678C (zh) | 2002-06-17 | 2003-06-17 | 具有肖特基结电极的半导体装置 |
| US10/518,602 US7071526B2 (en) | 2002-06-17 | 2003-06-17 | Semiconductor device having Schottky junction electrode |
| PCT/JP2003/007676 WO2003107431A1 (ja) | 2002-06-17 | 2003-06-17 | ショットキー接合電極を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002175243A JP4221697B2 (ja) | 2002-06-17 | 2002-06-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022773A JP2004022773A (ja) | 2004-01-22 |
| JP4221697B2 true JP4221697B2 (ja) | 2009-02-12 |
Family
ID=29728025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002175243A Expired - Fee Related JP4221697B2 (ja) | 2002-06-17 | 2002-06-17 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7071526B2 (ja) |
| JP (1) | JP4221697B2 (ja) |
| CN (1) | CN100380678C (ja) |
| WO (1) | WO2003107431A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12142677B2 (en) | 2021-07-27 | 2024-11-12 | Nuvoton Technology Corporation Japan | Semiconductor device |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7400112B2 (en) * | 2001-06-20 | 2008-07-15 | Helen Of Troy Limited | Autoilluminating rechargeable lamp system |
| EP2267783B1 (en) | 2001-07-24 | 2017-06-21 | Cree, Inc. | Insulating gate algan/gan hemt |
| US7166867B2 (en) * | 2003-12-05 | 2007-01-23 | International Rectifier Corporation | III-nitride device with improved layout geometry |
| WO2005081304A1 (ja) * | 2004-02-20 | 2005-09-01 | Nec Corporation | 電界効果トランジスタ |
| US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
| KR100848379B1 (ko) * | 2004-06-11 | 2008-07-25 | 암모노 에스피. 제트오. 오. | Ⅹⅲ족 원소 질화물의 층으로 이루어진 고 전자이동도트랜지스터 및 그 제조 방법 |
| JP4345626B2 (ja) * | 2004-09-27 | 2009-10-14 | 豊田合成株式会社 | 半導体素子及びその製造方法。 |
| US7288803B2 (en) * | 2004-10-01 | 2007-10-30 | International Rectifier Corporation | III-nitride power semiconductor device with a current sense electrode |
| US7236053B2 (en) | 2004-12-31 | 2007-06-26 | Cree, Inc. | High efficiency switch-mode power amplifier |
| JP4866007B2 (ja) * | 2005-01-14 | 2012-02-01 | 富士通株式会社 | 化合物半導体装置 |
| JP2006310769A (ja) * | 2005-02-02 | 2006-11-09 | Internatl Rectifier Corp | Ｉｉｉ族窒化物一体化ショットキおよび電力素子 |
| JP2006223016A (ja) * | 2005-02-08 | 2006-08-24 | Renesas Technology Corp | 電源システム、マルチチップモジュール、システムインパッケージ、および非絶縁型ｄｃ／ｄｃコンバータ |
| US7737522B2 (en) * | 2005-02-11 | 2010-06-15 | Alpha & Omega Semiconductor, Ltd. | Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction |
| WO2007007589A1 (ja) * | 2005-07-08 | 2007-01-18 | Nec Corporation | 電界効果トランジスタおよびその製造方法 |
| JP2007048878A (ja) | 2005-08-09 | 2007-02-22 | Mitsubishi Electric Corp | 半導体装置 |
| CN100381609C (zh) * | 2005-11-03 | 2008-04-16 | 上海交通大学 | 铜互连阻挡层材料TaWN薄膜 |
| US8026568B2 (en) * | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
| KR100662850B1 (ko) * | 2006-02-02 | 2007-01-02 | 삼성전자주식회사 | 복수 개의 금속층을 적층한 반도체 소자 |
| EP1883141B1 (de) * | 2006-07-27 | 2017-05-24 | OSRAM Opto Semiconductors GmbH | LD oder LED mit Übergitter-Mantelschicht |
| PL1883119T3 (pl) * | 2006-07-27 | 2016-04-29 | Osram Opto Semiconductors Gmbh | Półprzewodnikowa struktura warstwowa z supersiecią |
| EP1883140B1 (de) * | 2006-07-27 | 2013-02-27 | OSRAM Opto Semiconductors GmbH | LD oder LED mit Übergitter-Mantelschicht und Dotierungsgradienten |
| US7692263B2 (en) | 2006-11-21 | 2010-04-06 | Cree, Inc. | High voltage GaN transistors |
| DE102007003541A1 (de) * | 2007-01-24 | 2008-07-31 | Robert Bosch Gmbh | Elektronisches Bauteil |
| US8212290B2 (en) * | 2007-03-23 | 2012-07-03 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| JP2010219130A (ja) * | 2009-03-13 | 2010-09-30 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| CN101527174B (zh) * | 2009-04-10 | 2012-01-25 | 中国科学院苏州纳米技术与纳米仿生研究所 | 肖特基型核电池及其制备方法 |
| JP5144585B2 (ja) * | 2009-05-08 | 2013-02-13 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| KR101774933B1 (ko) * | 2010-03-02 | 2017-09-06 | 삼성전자 주식회사 | 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법 |
| US9142631B2 (en) * | 2010-03-17 | 2015-09-22 | Cree, Inc. | Multilayer diffusion barriers for wide bandgap Schottky barrier devices |
| JP5343910B2 (ja) * | 2010-04-09 | 2013-11-13 | 富士通株式会社 | 化合物半導体装置の製造方法 |
| US8896122B2 (en) | 2010-05-12 | 2014-11-25 | Cree, Inc. | Semiconductor devices having gates including oxidized nickel |
| JP2012227228A (ja) * | 2011-04-15 | 2012-11-15 | Advanced Power Device Research Association | 半導体デバイスおよび半導体デバイスの製造方法 |
| US9111904B2 (en) | 2011-11-29 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate breakdown voltage improvement for group III-nitride on a silicon substrate |
| US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| US9640627B2 (en) * | 2012-03-07 | 2017-05-02 | Cree, Inc. | Schottky contact |
| JP5995309B2 (ja) * | 2012-03-28 | 2016-09-21 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及びその製造方法 |
| CN102664197B (zh) * | 2012-06-05 | 2014-08-06 | 长安大学 | Jfet及其制造方法以及使用该jfet的微型逆变器 |
| JP5777586B2 (ja) * | 2012-09-20 | 2015-09-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US9202703B2 (en) | 2012-11-05 | 2015-12-01 | Cree, Inc. | Ni-rich Schottky contact |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| CN103219239B (zh) * | 2013-03-27 | 2015-05-27 | 中国电子科技集团公司第五十五研究所 | AlGaN/GaN HEMT制造法 |
| JP6156038B2 (ja) * | 2013-10-03 | 2017-07-05 | 富士通株式会社 | 半導体装置の製造方法 |
| CN103745922A (zh) * | 2013-12-09 | 2014-04-23 | 中国电子科技集团公司第五十五研究所 | GaN高电子迁移率晶体管复合介质绝缘栅的制造方法 |
| JP2015167220A (ja) * | 2014-02-12 | 2015-09-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US20150364330A1 (en) | 2014-06-11 | 2015-12-17 | Hrl Laboratories Llc | Ta based au-free ohmic contacts in advanced aigan/gan based hfets and/or moshfets for power switch applications |
| JP6237553B2 (ja) * | 2014-09-24 | 2017-11-29 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| CN105097910B (zh) * | 2015-07-14 | 2018-11-13 | 工业和信息化部电子第五研究所 | 氮化镓基高电子迁移率晶体管的栅电极 |
| JP6398909B2 (ja) * | 2015-08-20 | 2018-10-03 | 豊田合成株式会社 | ショットキーバリアダイオード及びその製造方法 |
| JP2017163050A (ja) * | 2016-03-10 | 2017-09-14 | 株式会社東芝 | 半導体装置 |
| JP6724685B2 (ja) * | 2016-09-23 | 2020-07-15 | 住友電気工業株式会社 | 半導体装置 |
| US10026823B1 (en) * | 2017-03-08 | 2018-07-17 | Raytheon Company | Schottky contact structure for semiconductor devices and method for forming such schottky contact structure |
| CN109659361B (zh) | 2017-10-12 | 2022-03-04 | 电力集成公司 | 用于异质结器件的栅极堆叠体 |
| US20190148498A1 (en) * | 2017-11-13 | 2019-05-16 | Win Semiconductors Corp. | Passivation Structure For GaN Field Effect Transistor |
| JP6997002B2 (ja) | 2018-02-19 | 2022-01-17 | 住友電気工業株式会社 | 半導体装置及びその製造方法 |
| CN108550622A (zh) * | 2018-03-16 | 2018-09-18 | 扬州科讯威半导体有限公司 | 一种氮化镓肖特基势垒二极管及其制造方法 |
| JP7047615B2 (ja) | 2018-06-13 | 2022-04-05 | 住友電工デバイス・イノベーション株式会社 | 半導体デバイスの製造方法 |
| CN111293179A (zh) * | 2018-12-10 | 2020-06-16 | 黄山学院 | 一种硅基氮化镓肖特基二极管及其制备方法 |
| IT201800011065A1 (it) * | 2018-12-13 | 2020-06-13 | St Microelectronics Srl | Transistore hemt includente una regione di porta perfezionata e relativo procedimento di fabbricazione |
| CN113257893A (zh) * | 2021-04-30 | 2021-08-13 | 北海惠科半导体科技有限公司 | 一种肖特基二极管及其制作方法和芯片 |
| CN118318308A (zh) * | 2021-11-25 | 2024-07-09 | 华为技术有限公司 | 一种高电子迁移率晶体管、射频晶体管、功率放大器和高电子迁移率晶体管的制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117868A (ja) * | 1984-11-14 | 1986-06-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4043600B2 (ja) | 1998-06-03 | 2008-02-06 | 古河電気工業株式会社 | ショットキー障壁形成用電極 |
| JP3512659B2 (ja) * | 1998-12-28 | 2004-03-31 | シャープ株式会社 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 |
| JP2000277724A (ja) * | 1999-03-26 | 2000-10-06 | Nagoya Kogyo Univ | 電界効果トランジスタとそれを備えた半導体装置及びその製造方法 |
| US6380552B2 (en) * | 1999-05-28 | 2002-04-30 | Hrl Laboratories, Llc | Low turn-on voltage InP Schottky device and method |
| US6774449B1 (en) * | 1999-09-16 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP3344416B2 (ja) | 1999-09-16 | 2002-11-11 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JP2003209124A (ja) * | 2001-11-06 | 2003-07-25 | Sony Corp | 電界効果半導体素子の製造方法及び電界効果半導体素子 |
-
2002
- 2002-06-17 JP JP2002175243A patent/JP4221697B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-17 WO PCT/JP2003/007676 patent/WO2003107431A1/ja active Application Filing
- 2003-06-17 CN CNB038195194A patent/CN100380678C/zh not_active Expired - Fee Related
- 2003-06-17 US US10/518,602 patent/US7071526B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12142677B2 (en) | 2021-07-27 | 2024-11-12 | Nuvoton Technology Corporation Japan | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022773A (ja) | 2004-01-22 |
| US7071526B2 (en) | 2006-07-04 |
| US20050151255A1 (en) | 2005-07-14 |
| CN100380678C (zh) | 2008-04-09 |
| CN1675775A (zh) | 2005-09-28 |
| WO2003107431A1 (ja) | 2003-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4221697B2 (ja) | 半導体装置 | |
| JP5580602B2 (ja) | デプレッションモードＧａＮベースＦＥＴを使用したカスコード回路 | |
| JP4705481B2 (ja) | 窒化物半導体装置 | |
| US9171945B2 (en) | Switching element utilizing recombination | |
| US8183597B2 (en) | GaN semiconductor device having a high withstand voltage | |
| US11462635B2 (en) | Nitride semiconductor device and method of manufacturing the same | |
| JP4134575B2 (ja) | 半導体装置およびその製造方法 | |
| US9680001B2 (en) | Nitride semiconductor device | |
| JP2001196575A (ja) | 半導体装置 | |
| JP5202897B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP6119215B2 (ja) | 電界効果トランジスタ | |
| JP5691138B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP6225584B2 (ja) | 半導体装置の評価方法、並びに半導体装置およびその製造方法 | |
| JP5415668B2 (ja) | 半導体素子 | |
| JP2011108712A (ja) | 窒化物半導体装置 | |
| WO2016151704A1 (ja) | 窒化物半導体素子及び電力変換装置 | |
| JP2016207890A (ja) | ヘテロ接合半導体装置 | |
| JP5113375B2 (ja) | 窒化物半導体装置 | |
| JP4327114B2 (ja) | 窒化物半導体装置 | |
| JP2015056413A (ja) | 窒化物半導体装置 | |
| JP2006286698A (ja) | 電子デバイス及び電力変換装置 | |
| JP2009060065A (ja) | 窒化物半導体装置 | |
| JP4444188B2 (ja) | ＧａＮ系半導体装置 | |
| JP2013074128A (ja) | スイッチング素子 | |
| JP2007059448A (ja) | ヘテロ接合電界効果型トランジスタおよび、ヘテロ接合電界効果型トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081024 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |