Nothing Special   »   [go: up one dir, main page]

JP4272796B2 - Substrate processing method - Google Patents

Substrate processing method Download PDF

Info

Publication number
JP4272796B2
JP4272796B2 JP2000087263A JP2000087263A JP4272796B2 JP 4272796 B2 JP4272796 B2 JP 4272796B2 JP 2000087263 A JP2000087263 A JP 2000087263A JP 2000087263 A JP2000087263 A JP 2000087263A JP 4272796 B2 JP4272796 B2 JP 4272796B2
Authority
JP
Japan
Prior art keywords
substrate
layer
porous
electrolyte solution
anodizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000087263A
Other languages
Japanese (ja)
Other versions
JP2000336499A5 (en
JP2000336499A (en
Inventor
清文 坂口
憲二 山方
聡 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000087263A priority Critical patent/JP4272796B2/en
Publication of JP2000336499A publication Critical patent/JP2000336499A/en
Publication of JP2000336499A5 publication Critical patent/JP2000336499A5/ja
Application granted granted Critical
Publication of JP4272796B2 publication Critical patent/JP4272796B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板の処理方法に関する。
【0002】
【従来の技術】
絶縁層上に単結晶Si層を有する基板として、SOI(silicon on insulator)構造を有する基板(SOI基板)が知られている。このSOI基板を採用したデバイスは、通常のSi基板では到達し得ない数々の優位点を有する。この優位点としては、例えば、以下のものが挙げられる。
(1)誘電体分離が容易で高集積化に適している。
(2)放射線耐性に優れている。
(3)浮遊容量が小さく、素子の動作速度の高速化が可能である。
(4)ウェル工程が不要である。
(5)ラッチアップを防止できる。
(6)薄膜化による完全な空乏型電界効果トランジスタの形成が可能である。
【0003】
SOI構造は、上記のような様々な優位点を有するため、ここ数十年、その形成方法に関する研究が進められている。
【0004】
SOI技術としては、古くは、単結晶サファイア基板上にSiをCVD(化学気相成長)法でヘテロエピタキシ成長させて形成するSOS(silicon on sapphire)技術が知られている。このSOS技術は、最も成熟したSOI技術として一応の評価を得たものの、Si層と下地のサファイア基板との界面における格子不整合による大量の結晶欠陥の発生、サファイア基板を構成するアルミニュームのSi層への混入、基板の価格、大面積化への遅れ等により実用化が進んでいない。
【0005】
比較的近年には、サファイア基板を使用せずにSOI構造を実現しようという試みがなされている。この試みは、次の2つに方法に大別される。
【0006】
第1の方法は、Si単結晶基板の表面を酸化した後に、その酸化膜(SiO層)に窓を形成することによりSi基板を部分的に表出させ、その部分をシードとして横方向へ単結晶Siをエピタキシャル成長させて、これによりSiO上にSi単結晶層を形成する方法である(この方法では、SiO層上にSi層を堆積させる)。
【0007】
第2の方法は、Si単結晶基板そのものを活性層として使用し、その下部にSiO層を形成する方法である(この方法では、Si層を堆積させない)。
【0008】
上記の第1の方法を実現する手段として、CVD法により直接的に単結晶Si層から横方向に単結晶Siをエピタキシャル成長させる方法(CVD法)、非晶質Siを堆積して熱処理により固相横方向エピタキシャル成長させる方法(固相成長法)、非晶質或いは多結晶Si層に電子線やレーザー光等のエネルギービームを収束させて照射して溶融再結晶によりSiO層上に単結晶Si層を成長させる方法(ビームアニ−ル法)、棒状ヒータにより帯状に溶融領域を走査する方法(Zone Melting Recrystallization法)が知られている。
【0009】
これらの方法にはそれぞれ一長一短があるが、その制御性、生産性、均一性、品質に多大の問題を残しており、未だに、工業的に実用化されたものはない。例えば、CVD法では、平坦化・薄膜化するために犠牲酸化が必要となり、固相成長法では結晶性が悪い。また、ビームアニール法では、収束ビームを走査するのに要する処理時間、ビームの重なり具合や焦点調整などの制御性に問題がある。このうち、Zone Melting Recrystallization法が最も成熟しており、比較的大規模な集積回路が試作されてはいるが、亜粒界等の結晶欠陥が多数残留するという問題があり、少数キャリヤデバイスを作成するまでに至っていない。
【0010】
上記の第2の方法、すなわち、Si基板をエピタキシャル成長のシードとして用いない方法としては、次の4つの方法が挙げられる。
【0011】
第1に、異方性エッチングによりV型の溝が表面に形成された単結晶Si基板に酸化膜を形成し、該酸化膜上に単結晶Si基板の厚さと同程度の厚さの多結晶Si層を堆積させた後に、単結晶Si基板の裏面から単結晶Siを研磨することによって、厚い多結晶Si層上にV溝に囲まれて誘電分離されたSi単結晶領域を有する基板を形成する方法がある。この方法では、結晶性が良好な基板を形成することができるが、多結晶Siを数百ミクロンも厚く堆積する工程や、単結晶Si基板を裏面から研磨して分離されたSi活性層を残す工程に関して、制御性や生産性の問題がある。
【0012】
第2に、SIMOX(Separation by Ion Implanted Oxygen)法がある。この方法は、単結晶Si基板中に酸素イオンを注入することによりSiO層を形成する方法である。この方法では、 基板の内部にSiO層を形成するために、1018(ions/cm)以上の酸素イオンを注入する必要があり、その注入時間が長大であるため生産性が低い。また、製造コストが高い。更に、多数の結晶欠陥が生じるため、少数キャリヤデバイスを作製するための充分な品質に至っていない。
【0013】
第3に、多孔質Siの酸化による誘電体分離によりSOI構造を形成する方法がある。この方法は、プロトンイオン注入(イマイ他,J.Crystal Growth,vol 63,547(1983))により、若しくは、エピタキシャル成長工程及びパターニング工程により、P型単結晶Si基板の表面にN型Si層を島状に形成し、この基板をHF溶液中で陽極化成することにより、このN型Si島を囲むようにP型Si基板のみを多孔質化した後に、増速酸化によりN型Si島を誘電体分離する方法である。この方法では、分離すべきSi領域をデバイス工程の前に決定する必要があるため、デバイス設計の自由度を制限する点において問題がある。
【0014】
第4に、単結晶Si基板を、熱酸化した別の単結晶Si基板に、熱処理又は接着剤により貼り合わせて、SOI構造を形成する方法がある。この方法では、デバイスを形成するための活性層を均一に薄膜化する必要がある。すなわち、数百ミクロンもの厚さを有する単結晶Si基板をミクロンオーダー或いはそれ以下に薄膜化する必要がある。
【0015】
薄膜化の方法としては、研磨による方法と、選択エッチングによる方法とがある。
【0016】
研磨による方法では、単結晶Siを均一に薄膜化することが困難である。特にサブミクロンオーダーへの薄膜化では、ばらつきが数十%になる。ウェハの大口径化が進めば、その困難性は増す一方である。
【0017】
選択エッチングによる方法は、均一な薄膜化という点では有効であるが、選択比が10程度しか得られない点、エッチング後の表面性が悪い点、SOI層の結晶性が悪い点で問題がある。
【0018】
ところで、ガラスに代表される光透過性基板は、受光素子であるコンタクトセンサや投影型液晶表示装置を構成する上で重要である。そして、センサや表示装置の画素(絵素)をより一層、高密度化、高解像度化、高精細化するには、高性能の駆動素子が必要となる。そこで、光透過性基板上に優れた結晶性を有する単結晶Si層を形成する技術が求められている。
【0019】
しかしながら、ガラスに代表される光透過性基板上にSi層を堆積した場合、そのSi層は、非晶質若しくは多結晶にしかならない。これは、光透過性基板の結晶構造が非晶質であり、その上に形成されるSi層が、光透過性基板の結晶構造の無秩序性を反映するためである。
【0020】
本出願人は、特開平5−21338号において、新たなSOI技術を開示した。この技術は、単結晶Si基板に多孔質層を形成し、その上に非多孔質層単結晶層を形成した第1の基板を、絶縁層を介して第2の基板に貼り合わせ、その後、貼り合わせ基板を多孔質層で2枚に分離することにより、第2の基板に非多孔質単結晶層を移し取るものである。この技術は、SOI層の膜厚均一性が優れていること、SOI層の結晶欠陥密度を低減し得ること、SOI層の表面平坦性が良好であること、高価な特殊仕様の製造装置が不要であること、数100Å〜10μm程度の範囲のSOI膜を有するSOI基板を同一の製造装置で製造可能なこと等の点で優れている。
【0021】
更に、本出願人は、特開平7−302889号において、第1の基板と第2の基板とを貼り合わせた後に、第1の基板を破壊することなく第2の基板から分離し、その後、分離した第1の基板の表面を平滑化して再度多孔質層を形成し、これを再利用する技術を開示した。この技術は、第1の基板を無駄なく使用できるため、製造コストを大幅に低減することができ、製造工程も単純であるという優れた利点を有する。
【0022】
貼り合わせた基板を第1及び第2の基板の双方を破壊することなく2枚に分離する方法としては、例えば、貼り合わせ面に対して垂直な方向に力が加わるようにして両基板を互いに反対方向に引っ張る方法、貼り合わせ面に対して平行に剪断応力を加える方法(例えば、貼り合わせ面に平行な面内で両基板を互いに反対方向に移動させる方法や、円周方向に力が加わるようにして両基板を反対方向に回転させる方法など)、貼り合わせ面に対して垂直な方向に加圧する方法、分離領域に超音波などの波動エネルギーを印加する方法、分離領域に対して貼り合わせ基板の側面側から貼り合わせ面に平行に剥離用部材(例えばナイフのような鋭利なブレード)を挿入する方法、分離領域として機能する多孔質層に染み込ませた物質の膨張エネルギーを利用する方法、分離領域として機能する多孔質層を貼り合わせ基板の側面から熱酸化させることにより、該多孔質層を体積膨張させて分離する方法、分離領域として機能する多孔質層を貼り合わせ基板の側面から選択的にエッチングして分離する方法などがある。
【0023】
多孔質Siは、Uhlir等によって1956年に半導体の電解研磨の研究過程において発見された(A.Uhlir, Bell Syst.Tech.J., vol.35, 333(1956))。多孔質Siは、Si基板をHF溶液中で陽極化成(Anodization)することにより形成することができる。
【0024】
ウナガミ等は、陽極化成におけるSiの溶解反応を研究し、HF溶液中のSiの陽極反応には正孔が必要であり、その反応は、次の通りであると報告している(T.ウナガミ、J.Electrochem.Soc., vol.127, 476(1980))。 Si+2HF+(2-n)e+ → SiF2+2H++ne-
SiF2+2HF → SiF4+H2
SiF4+2HF → H2SiF6
または、
Si+4HF+(4-λ)e+ → SiF4+4H++λe-
SiF4+2HF → H2SiF6
ここで、e+およびe-は、それぞれ正孔と電子を表している。また、nおよびλは、それぞれSiの1原子が溶解するために必要な正孔の数であり、n>2又はλ>4なる条件が満たされた場合に多孔質Siが形成されるとしている。
【0025】
以上のことから、正孔の存在するP型Siは多孔質化されるが、N型Siは多孔質化されないと考えることができる。この多孔質化における選択性は長野等及び今井によって報告されている(長野、中島、安野、大中、梶原、電子通信学会技術研究報告、vol.79, SSD79-9549(1979))、(K. Imai, Solid-State Electronics, vol.24,159(1981))。
【0026】
しかしながら、高濃度のN型Siであれば多孔質化されるとの報告もある(R. P. Holmstrom and J. Y. Chi, Appl. Phys. Lett., vol. 42, 386(1983))。したがって、P型、N型の別にこだわらず、多孔質化が可能な基板を選択することが重要である。
【0027】
Si基板に多孔質層を形成するには、HF溶液を満たした処理槽内に一対の電極を支持すると共に該電極間にSi基板を保持して、該電極間に電流を流せばよい。この場合、問題になるのは、陽電極を構成する金属元素がHF溶液中に溶け出すことによりSi基板が汚染されることである。
【0028】
本出願人は、特開平6−275598号において、この問題を解決するための陽極化成装置を開示している。特開平6−275598号に開示された陽極化成装置では、Si基板と陽電極との間にSi材料からなる導電性隔壁を配置し、陽電極を構成する金属元素によるSi基板の汚染を該導電性電極により遮断する。
【0029】
【発明が解決しようとする課題】
特開平6−275598号に係る陽極化成装置のように、処理対象のSi基板と陽電極との間にSi材料からなる導電性隔壁を配置して該Si基板に陽極化成処理を施すと、陽極化成の条件によっては、処理対象のSi基板の表面のみならず、導電性隔壁の表面も多孔質化されることがある。
【0030】
製造を効率的に行うためには、導電性隔壁は、多数回の陽極化成処理に耐えられることが好ましい。しかしながら、導電性隔壁が多孔質化される条件の下で、導電性隔壁を多数回の陽極化成処理において使用すると、導電性隔壁の表面の多孔質化が進み、最終的には、導電性隔壁の表面付近が崩壊し、Siのパーティクルが導電性隔壁から脱落する。このパーティクルにより、処理対象のSi基板や陽極化成槽が汚染される。
【0031】
本発明は、上記の背景に鑑みてなされたものであり、例えば、導電性隔壁からのパーティクルの発生を防止することを目的とする。
【0032】
【課題を解決するための手段】
本発明の1つの側面に係る基板の処理方法は、陰電極と陽電極との間に前記陽電極と電気的に接続された導電性隔壁が配置された陽極化成装置を利用し、前記陰電極と前記導電性隔壁との間に処理対象の基板を配置して、陽極化成反応によって前記基板に多孔質層を形成するための処理方法であって、前記陰電極と前記基板とを第1の電解質溶液を介して電気的に接触させると共に前記導電性隔壁と該基板とを第2の電解質溶液を介して電気的に接触させる準備工程と、前記陰電極と前記陽電極との間に電流を流すことにより前記基板の前記陰電極側の面に多孔質層を形成する陽極化成工程とを含み、前記第1の電解質溶液として、前記基板を多孔質化する能力を有する電解質溶液を使用し、前記第2の電解質溶液として、実質的に前記導電性隔壁を多孔質化する能力を有しない電解質溶液を使用し、前記第1の電解質溶液及び前記第2の電解質溶液は共に弗化水素を含有する溶液であり、前記第1の電解質溶液は前記第2の電解質溶液よりも弗化水素の濃度が高く、前記導電性隔壁が前記基板と同質の材料で構成されていることを特徴とする。
【0033】
前記処理方法において、例えば、前記第2の電解質溶液として、前記導電性隔壁を電解エッチングする能力を有する電解質溶液を使用することが好ましい。
【0035】
前記処理方法において、例えば、前記導電性隔壁は、Si材料で構成されていることが好ましい。
【0039】
前記処理方法において、例えば、前記第1の電解質溶液は、弗化水素の濃度が10〜50%であることが好ましい。
【0040】
前記処理方法において、例えば、前記第2の電解質溶液は、弗化水素の濃度が10%以下であることが好ましい。
【0041】
前記処理方法において、例えば、前記第2の電解質溶液は、弗化水素の濃度が2%以下であることが好ましい。
【0042】
前記処理方法において、例えば、前記陽電極から前記基板に供給される電流は、全て前記導電性隔壁を介して供給されることが好ましい。
【0043】
前記処理方法において、例えば、前記陽極化成工程では、前記基板に、互いに多孔度が異なる2以上の層からなる多層構造の多孔質層を形成することが好ましい。
【0044】
前記処理方法において、例えば、前記陽極化成工程では、前記陰電極と前記陽電極との間に流す電流の大きさを変更することにより多層構造の多孔質層を形成することが好ましい。
【0045】
前記処理方法において、例えば、前記陽極化成工程は、前記第1の電解質溶液を他の電解質溶液に交換することにより多層構造の多孔質層を形成することが好ましい。
【0046】
前記処理方法において、例えば、前記準備工程は、前記陰電極と前記陽電極との間に処理対象の基板を基板ホルダによって保持する工程と、前記陰電極と前記基板との間に前記第1の電解質溶液を満たすと共に前記導電性隔壁と前記基板との間に前記第2の電解質溶液を満たす工程とを含むことが好ましい。
【0047】
前記処理方法において、例えば、処理対象の基板に多孔質層が形成された後に、前記第1及び第2の電解質溶液を排出する工程と、前記基板を前記基板ホルダから取り外す工程とを更に含むことが好ましい。
【0048】
前記処理方法において、例えば、前記陽極化成工程では、基板の表面から数えて2番目以降の層の全部又は一部の層の多孔度が基板の表面から数えて1番目の層の多孔度よりも高くなるように多層構造の多孔質層を形成することが好ましい。
【0049】
前記処理方法において、例えば、前記陽極化成工程では、前記1番目の層の多孔度を30%以下とし、前記2番目以降の層の全部又は一部の層の多孔度を30%以上とすることが好ましい。
【0050】
前記処理方法において、例えば、前記陽極化成工程では、前記2番目の層の厚さを5μm以下とすることが好ましい。
【0051】
前記処理方法において、例えば、処理対象の基板に多孔質層が形成された後に、該基板を洗浄する洗浄工程を更に含むことが好ましい。
【0052】
前記処理方法において、例えば、前記洗浄工程において洗浄された基板を乾燥させる乾燥工程を更に含むことが好ましい。
【0053】
その他、明細書に記載された発明の第2の側面に係る基板の処理方法は、陰電極と陽電極とを有し、処理対象の基板によって前記陰電極側と前記陽電極側とに分離される陽極化成槽の前記陰電極と前記陽電極との間に基板を配置し、陽極化成反応によって該基板に多孔質層を形成するための処理方法であって、前記陽極化成槽の前記陰電極側に第1の電解質溶液を満たすと共に前記陽電極側に第2の電解質溶液を満たす工程と、前記陰電極と前記陽電極との間に電流を流すことにより前記基板の前記陰電極側の面に多孔質層を形成する陽極化成工程とを含み、前記第1の電解質溶液と前記第2の電解質溶液とは、陽極化成反応の観点において、異なる性質を有する電解質溶液であることを特徴とする。
【0054】
前記第2の側面に係る基板の処理方法において、例えば、前記陽極化成槽は、前記陽電極と処理対象の基板とを隔離するための導電性隔壁を有することが好ましい。
【0055】
その他、明細書に記載された発明の第3の側面に係る陽極化成装置は、陽極化成反応により基板に多孔質層を形成するための陽極化成装置であって、陰電極と、陽電極と、前記陰電極と前記陽電極との間で処理対象の基板を保持する基板ホルダと、前記陽電極と前記基板とを隔離すると共に前記陽電極と電気的に接続される導電性隔壁と、前記陰電極と前記基板との間に第1の電解質溶液を供給する第1の供給手段と、前記導電性隔壁と前記基板との間に第2の電解質溶液を供給する第2の供給手段と、前記陰電極と前記基板との間の前記第1の電解質溶液を排出する第1の排出手段と、前記導電性隔壁と前記基板との間の前記第2の電解質溶液を排出する第2の排出手段と、前記第1の電解質溶液と前記第2の電解質溶液とが混合しないような手順に従って前記第1及び第2の供給手段並びに前記第1及び第2の排出手段を制御する制御手段とを備えることを特徴とする。
【0056】
その他、明細書に記載された発明の第4の側面に係る基板の製造方法は、上記のいずれかの基板の処理方法に従って基板の表面に多孔質層を形成する第1の形成工程と、前記多孔質層上に非多孔質層を形成する第2の形成工程と、前記第2の形成工程によって得られる基板を第1の基板として、該第1の基板と別途用意した第2の基板とを前記非多孔質層を挟むようにして貼り合わせて貼り合わせ基板を作成する貼り合わせ工程と、前記貼り合わせ基板より、前記第1の基板の裏面から前記多孔質層までの部分を除去する除去工程とを含むことを特徴とする。
【0057】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法は、上記のいずれかの基板の処理方法に従って基板の表面に多孔質層を形成する第1の形成工程と、前記多孔質層上に非多孔質層を形成する第2の形成工程と、前記第2の形成工程によって得られる基板を第1の基板として、該第1の基板と別途用意した第2の基板とを前記非多孔質層を挟むようにして貼り合わせて貼り合わせ基板を作成する貼り合わせ工程と、前記貼り合わせ基板を前記多孔質層の部分で分離する分離工程と、分離後の第2の基板上に残留する多孔質層を除去する除去工程とを含むことを特徴とする。
【0058】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記分離工程では、前記多孔質層に向けて流体を打ち込むことにより前記貼り合わせ基板を2枚の基板に分離することが好ましい。
【0059】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記分離工程では、前記貼り合わせ基板に対して、該貼り合わせ基板の面に実質的に垂直な方向に、力を印加することにより、該貼り合わせ基板を2枚の基板に分離することが好ましい。
【0060】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記分離工程では、前記貼り合わせ基板に対して、面方向にせん断応力を印加することにより、該貼り合わせ基板を2枚の基板に分離することが好ましい。
【0061】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記分離工程では、前記貼り合わせ基板の前記多孔質層の周辺部分を酸化させて体積膨張させることにより、該貼り合わせ基板を2枚の基板に分離することが好ましい。
【0062】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記流体として液体を利用することが好ましい。
【0063】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記流体として気体を利用することが好ましい。
【0064】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、分離後の第1の基板の表面に残留する多孔質層を除去して該基板を再利用可能にする工程を更に含むことが好ましい。
【0065】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記第1の形成工程では、互いに多孔度が異なる多層構造の多孔質層を形成することが好ましい。
【0066】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記分離工程では、前記多層構造の多孔質層のうち内側の層を分離用の層として利用することが好ましい。
【0067】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記第1の形成工程では、Si基板の表面に多孔質層を形成することが好ましい。
【0068】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記非多孔質層は、半導体層を含むことが好ましい。
【0069】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記非多孔質層は、単結晶Si層を含むことが好ましい。
【0070】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記非多孔質層は、内側から順に、単結晶Si層及び絶縁層を含むことが好ましい。
【0071】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記絶縁層は、SiO層であることが好ましい。
【0072】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、記非多孔質層は、化合物半導体層を含むことが好ましい。
【0073】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記第2の基板は、Si基板であることが好ましい。
【0074】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記第2の基板は、表面に酸化膜を有するSi基板であることが好ましい。
【0075】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記第2の基板は、光透過性の基板であることが好ましい。
【0076】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記第2の基板は、絶縁性の基板であることが好ましい。
【0077】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記第2の基板は、石英基板であることが好ましい。
【0078】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記除去工程に次いで、分離後の第2の基板を平坦化する平坦化工程を更に含むことが好ましい。
【0079】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記平坦化工程は、水素を含む雰囲気中での熱処理を含むことが好ましい。
【0080】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記除去工程では、a)弗酸、b)弗酸にアルコール及び過酸化水素水の少なくとも一方を添加した混合液、c)バッファード弗酸、d)バッファード弗酸に弗酸にアルコール及び過酸化水素水の少なくとも一方を添加した混合液、のいずれかをエッチング液として多孔質層を選択的にエッチングすることが好ましい。
【0081】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記除去工程では、化合物半導体をエッチングする速度よりも多孔質層をエッチングする速度が速いエッチング液により多孔質層を選択的にエッチングすることが好ましい。
【0082】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記除去工程では、前記非多孔質層をストッパとして多孔質層を選択的に研磨することが好ましい。
【0083】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記貼り合わせ工程は、前記非多孔質層が形成された第1の基板を前記第2の基板に密着させる工程であることが好ましい。
【0084】
その他、明細書に記載された発明の第5の側面に係る基板の製造方法において、例えば、前記貼り合わせ工程は、前記非多孔質層が形成された第1の基板を前記第2の基板に密着させた後に、陽極接合、加圧若しくは熱処理又はこれらの組み合わせの中から選ばれる処理を施す工程であることが好ましい。
【0085】
その他、明細書に記載された発明の第6の側面に係る半導体薄膜の製造方法は、上記のいずれかの基板の処理方法に従って基板の表面に多孔質層を形成する第1の形成工程と、前記多孔質層上に半導体薄膜を形成する第2の形成工程と、前記第2の形成工程によって得られる基板を前記多孔質層の部分で分離する分離工程とを含むことを特徴とする。
【0086】
その他、明細書に記載された発明の第6の側面に係る半導体薄膜の製造方法において、例えば、前記分離工程では、前記第2の形成工程によって得られる基板の前記半導体薄膜にフィルムを貼り付けて該フィルムを引き剥がすことにより、該基板を前記多孔質層の部分で分離することが好ましい。
【0087】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を説明する。
【0088】
まず、本発明の第1の実施の形態に係る半導体基板の製造工程を説明する。図1は、本発明の第1の実施の形態に係る半導体基板の製造工程を示す図である。
【0089】
まず、図1(a)に示す工程では、単結晶Si基板11を用意して、その表面側に1層の多孔質層12を形成する。
【0090】
次いで、図1(b)に示す工程では、多孔質層12上に少なくとも1層の非多孔質層を形成し、これを第1の基板10とする。図示の例では、2層の非多孔質層13,14を形成したものである。下側の非多孔質層13としては、例えば単結晶Si層が好適である。この単結晶Si層は、例えばSOI基板における活性層として使用され得る。また、表面側の非多孔質層14としては、例えばSiO(絶縁層)層が好適である。このSiO層は、活性層を貼り合わせ界面から離すために好適である。
【0091】
なお、非多孔質層としては、上記の他、多結晶Si層、非晶質Si層、金属層、化合物半導体層、超伝導層等も好適である。また、非多孔質層に、この時点でMOSFET等の素子を形成してもよい。
【0092】
図1(c)に示す工程では、第1の基板10と別途用意した第2の基板20とを非多孔質層13,14を挟むようにして室温で密着させる。その後、陽極接合、加圧若しくは熱処理又はこれらを組み合わせた処理により第1の基板10と第2の基板20とを貼り合せて貼り合わせ基板30を作成する。
【0093】
ここで、非多孔質層13として単結晶Si層を形成した場合には、該単結晶Si層の表面に、前述のように、熱酸化等の方法でSiO層を形成した後に、第1の基板10と第2の基板20とを貼り合せることが好ましい。
【0094】
また、第2の基板20としては、Si基板の他、例えば、Si基板上にSiO層を形成した基板、石英等の光透過性基板や絶縁性基板、サファイア基板等が好適である。ただし、第2の基板の材料は、これらに限定されず、貼り合わせ面が十分に平坦な基板である限り、他の種類の基板を採用することもできる。更に、第2の基板20の代わりに、例えばフレキシブルなフィルム等を採用することもできる。
【0095】
なお、非多孔質層13をSiで構成しない場合、或いは、第2の基板20としてSi基板を採用しない場合には、絶縁層としての非多孔質層14を形成する必要はない。
【0096】
また、貼り合わせに際して、第1の基板10と第2の基板20との間に別途絶縁性の薄板を挟んで3枚重ねにすることも可能である。
【0097】
図1(d)に示す工程では、貼り合わせ基板30を多孔質層12の部分で2枚に分離する。分離の方法としては、例えば、流体を多孔質層12に打ち込む方法、貼り合わせ基板30に対して、その面に垂直な方向に力(例えば、押圧力、引張り力)を印加する方法、貼り合わせ基板30に対して面方向にせん断力等の外圧を印加する方法、多孔質Si層12を周辺部から酸化させて膨張させ、多孔質Si層12内に内圧を発生させる方法、貼り合わせ基板30にパルス状に変化する熱を印加して多孔質層12に熱応力を加える方法、多孔質層12を軟化させる方法、或いは、貼り合わせ基板30を構成する2枚の基板間に楔を挿入する方法等があるが、他の方法を採用することもできる。ここで、多孔質層12に流体を打ち込む方法において、流体としては、例えば純水等の液体、窒素ガス、空気ガス、酸素ガス、水素ガス、炭酸ガス、不活性ガス等の気体等が好適である。
【0098】
なお、貼り合わせ基板30を2枚の基板に分離する代わりに、貼り合わせ基板30における第1の基板10の裏面から多孔質層12までを研削、研磨等により除去してもよい。
【0099】
この分離工程により、貼り合わせ基板30は、単結晶Si基板11上に多孔質層12’を有する基板10’と、第2の基板20上に非多孔質層(例えば、絶縁層)14、非多孔質層(例えば、単結晶Si層)13、多孔質層12”を順に有する基板(20+10”)とに分離される。
【0100】
図1(e)に示す工程では、第2の基板20上の多孔質層12”を除去する。非多孔質層13が単結晶Si層である場合には、例えば、Siをエッチングするための通常のエッチング液、或いは、多孔質Siを選択的にエッチングするためのエッチング液である弗酸若しくは弗酸にアルコール及び過酸化水素水の少なくとも一方を添加した混合液、或いは、バッファード弗酸若しくはバッファード弗酸にアルコール及び過酸化水素水の少なくとも一方を添加した混合液の中から選択される少なくとも1種類のエッチング液を使用して多孔質Si層12”のみを無電解湿式化学エッチングすることにより、第2の基板20上に非多孔質層14,13を残すことができる。多孔質Siは膨大な表面積を有するため、上記のように、通常のSiのエッチング液を用いても選択的に多孔質Siのみをエッチングすることが可能である。
【0101】
非多孔質層13を研磨ストッパーとして、多孔質Si層12”を研磨により選択的に除去する方法もある。
【0102】
非多孔質層13として化合物半導体層を形成した場合は、例えば、化合物半導体をエッチングする速度よりもSiをエッチングする速度が速いエッチング液を用いることにより、多孔質Si層12”のみを選択的に化学エッチングして第2の基板20上に薄膜化した単結晶化合物半導体層(非多孔質層13)を残すことができる。また、単結晶化合物半導体層(非多孔質層13)を研磨ストッパーとして多孔質Si層12”を研磨により選択的に除去する方法もある。
【0103】
図1(e)は、上記の工程で製造される半導体基板を示している。上記の工程によれば、第2の基板20上の全域に、平坦かつ均一な膜厚を有する非多孔質薄膜(例えば、単結晶Si薄膜)を形成することができる。
【0104】
例えば、表面側の非多孔質層13として単結晶Si層、内部の非多孔質層14としてSiO層を形成した半導体基板は、SOI基板として使用され得る。また、第2の基板20として絶縁性基板を採用すると、絶縁分離された電子素子を作製する上で好適な半導体基板を作成することができる。
【0105】
図1(f)に示す工程では、単結晶Si基板11上に残った多孔質層12’を除去する。そして、表面平坦性が許容できないほど荒れている場合には単結晶Si基板11の表面を平坦化することにより、この基板を第1の基板10の形成するための単結晶Si基板11、或いは、第2の基体20として利用することができる。
【0106】
次いで、本発明の第2の実施の形態に係る半導体基板の製造工程を説明する。図2は、本発明の第2の実施の形態に係る半導体基板の製造工程を示す図である。
【0107】
まず、図2(a)に示す工程では、単結晶Si基板11を用意して、その表面側に、多孔度の異なる2層の多孔質層12a,12bを形成する。なお、3層以上の多孔質層を形成してもよい。
【0108】
最表面層の多孔質層12aは、その上に高品質のエピタキシャル層を形成するために、例えば30%以下の多孔度にすることが好ましい。一方、2層目の多孔質層12bは、分離を容易にするために、例えば30%以上の多孔度にすることが好ましい。
【0109】
図2(b)に示す工程では、最表面層の多孔質層12a上に少なくとも1層の非多孔質層を形成し、これを第1の基板10とする。図示の例では、2層の非多孔質層13,14を形成したものである。下側の非多孔質層13としては、例えば単結晶Si層が好適である。この単結晶Si層は、例えばSOI基板における活性層として使用され得る。また、表面側の非多孔質層14としては、例えばSiO(絶縁層)層が好適である。このSiO層は、活性層を貼り合わせ界面から離すために好適である。
【0110】
なお、非多孔質層としては、上記の他、多結晶Si層、非晶質Si層、金属層、化合物半導体層、超伝導層等も好適である。また、非多孔質層に、この時点でMOSFET等の素子を形成してもよい。
【0111】
図2(c)に示す工程では、第1の基板10と別途用意した第2の基板20と非多孔質層を挟むようにしてを室温で密着させる。その後、陽極接合、加圧若しくは熱処理又はこれらを組み合わせた処理により第1の基板10を第2の基板20とを貼り合せて貼り合わせ基板30を作成する。
【0112】
ここで、非多孔質層13として単結晶Si層を形成した場合には、該単結晶Siの表面に、前述のように、熱酸化等の方法でSiO層を形成した後に、第1の基板10と第2の基板20とを貼り合せることが好ましい。
【0113】
また、第2の基板20としては、Si基板の他、例えば、Si基板上にSiO層を形成した基板、石英等の光透過性基板や絶縁性基板、サファイア基板等が好適である。ただし、第2の基板の材料は、これらに限定されず、貼り合わせ面が十分に平坦な基板である限り、他の種類の基板を採用することもできる。更に、第2の基板20の代わりに、例えばフレキシブルなフィルム等を採用することもできる。
【0114】
なお、非多孔質層13をSiで構成しない場合、或いは、第2の基板20としてSi基板を採用しない場合には、絶縁層としての非多孔質層14を形成する必要はない。
【0115】
また、貼り合わせに際して、第1の基板10と第2の基板20との間に別途絶縁性の薄板を挟んで3枚重ねにすることも可能である。
【0116】
図2(d)に示す工程では、貼り合わせ基板30を多孔質層12a及び12bの部分、特に下層の多孔質層12bの部分で2枚に分離する。分離の方法としては、例えば、流体を多孔質層12a及び12bに打ち込む方法、貼り合わせ基板30に対して、その面に垂直な方向に力(例えば、押圧力、引張り力)を印加する方法、貼り合わせ基板30に対して面方向にせん断力等の外圧を印加する方法、多孔質Si層12a及び12bを周辺部から酸化させて膨張させ、多孔質Si層12a及び12b内に内圧を発生させる方法、貼り合わせ基板30にパルス状に変化する熱を印加して多孔質層12a及び12bに熱応力を加える方法、多孔質層12a及び12bを軟化させる方法、或いは、貼り合わせ基板30を構成する2枚の基板間に楔を挿入する方法等があるが、他の方法を採用することもできる。ここで、多孔質層12a及び12bに流体を打ち込む方法において、流体としては、例えば純水等の液体、窒素ガス、空気ガス、酸素ガス、水素ガス、炭酸ガス、不活性ガス等の気体等が好適である。
【0117】
なお、貼り合わせ基板30を2枚の基板に分離する代わりに、貼り合わせ基板30における第1の基板10の裏面から多孔質層12a及び12bまでを研削、研磨等により除去してもよい。
【0118】
この分離工程により、貼り合わせ基板30は、単結晶Si基板11上に多孔質層12b’を有する基板10’と、第2の基板20上に非多孔質層(例えば、絶縁層)14、非多孔質層(例えば、単結晶Si層)13、多孔質層12a、多孔質層12b”を順に有する基板(20+10”)とに分離される。
【0119】
図2(e)に示す工程では、第2の基板20上の多孔質層12a及び12b”を除去する。非多孔質層13が単結晶Si層である場合には、例えば、Siをエッチングするための通常のエッチング液、或いは、多孔質Siを選択的にエッチングするためのエッチング液である弗酸若しくは弗酸にアルコール及び過酸化水素水の少なくとも一方を添加した混合液、或いは、バッファード弗酸若しくはバッファード弗酸にアルコール及び過酸化水素水の少なくとも一方を添加した混合液の中から選択される少なくとも1種類のエッチング液を使用して多孔質Si層12a及び12b”のみを無電解湿式化学エッチングすることにより、第2の基板20上に非多孔質層14,13を残すことができる。多孔質Siは膨大な表面積を有するため、上記のように、通常のSiのエッチング液を用いても選択的に多孔質Siのみをエッチングすることが可能である。
【0120】
非多孔質層13を研磨ストッパーとして、多孔質Si層12a及び12b”を研磨により選択的に除去する方法もある。
【0121】
非多孔質層13として化合物半導体層を形成した場合は、例えば、化合物半導体をエッチングする速度よりもSiをエッチングする速度が速いエッチング液を用いることにより、多孔質Si層12a及び12b”のみを選択的に化学エッチングして第2の基板20上に薄膜化した単結晶化合物半導体層(非多孔質層13)を残すことができる。また、単結晶化合物半導体層(非多孔質層13)を研磨ストッパーとして多孔質Si層12a及び12b”を研磨により選択的に除去する方法もある。
【0122】
図2(e)は、上記の工程で製造される半導体基板を示している。上記の工程によれば、第2の基板20上の全域に、平坦かつ均一な膜厚を有する非多孔質薄膜(例えば、単結晶Si薄膜)を形成することができる。
【0123】
例えば、表面側の非多孔質層13として単結晶Si層、内部の非多孔質層14としてSiO層を形成した半導体基板は、SOI基板として使用され得る。また、第2の基板20として絶縁性基板を採用すると、絶縁分離された電子素子を作製する上で好適な半導体基板を作成することができる。
【0124】
図2(f)に示す工程では、単結晶Si基板11上に残った多孔質層12b’を除去する。そして、表面平坦性が許容できないほど荒れている場合には単結晶Si基板11の表面を平坦化することにより、この基板を第1の基板10の形成するための単結晶Si基板11、或いは、第2の基体20として利用することができる。
【0125】
以下、図1(a)又は図2(a)に示す工程、即ち、単結晶Si基板の表面に多孔質Si層を形成するための本発明の好適な実施の形態に係る陽極化成装置について説明する。。
【0126】
図3は、本発明の好適な実施の形態に係る陽極化成装置の概略構成を示す図である。
【0127】
この陽極化成装置100は、陰電極104と陽電極106との間に、該陽電極106による処理対象のSi基板101や電解質溶液の汚染を防止するための導電性隔壁108を有する。この導電性隔壁108は、例えばSi基板、特に、処理対象のSi基板101と同程度の比抵抗を有するSi基板で構成することが好ましい。このように、導電性隔壁108を処理対象のSi基板101と同質の材料で構成することにより、処理対象のSi基板101が汚染されることを防止することができる。
【0128】
この導電性隔壁108は、着脱可能であることが好ましい。図3に示す例では、例えば、導電性隔壁108を着脱するための機構として、陽電極106の表面或いは陽電極ホルダ107に真空吸着機構を設けることが好ましい。なお、導電性隔壁108と陽電極106とは、電気的に接続する必要がある。したがって、導電性隔壁108と陽電極106との間に隙間がある場合には、その隙間に導電性の溶液や導電性の材料等を満たすことが必要である。
【0129】
陰電極104は、陰電極ホルダ105によって保持されている。
【0130】
この陽極化成装置100では、陽極化成槽102は、処理対象のSi基板101によって、陰電極104側の槽と導電性隔壁108(陽電極106)側の槽との2槽に分離される。従って、処理対象のSi基板101の表面側に供給する第1の電解質溶液131と、該Si基板101の裏面側に供給する第2の電解質溶液141とを互いに異なる性質を有する電解質溶液とすることができる。
【0131】
ここで、互いに異なる性質を有する電解質溶液とは、例えば、含有するイオンの種類が互いに異なる電解質溶液や、含有するイオンの濃度が互いに異なる電解質溶液等をいう。
【0132】
この陽極化成装置100では、陽極化成槽102の陰電極104側、即ち、陰電極104と処理対象のSi基板101の表面側(多孔質Si層を形成すべき面)との間には、第1の電解質溶液131として、該Si基板101を多孔質化する能力を有する電解質溶液を満たす。
【0133】
一方、陽極化成槽102の陽電極106側、即ち、導電性隔壁108と処理対象のSi基板101の裏面側(多孔質Si層を形成しない面)との間には、第2の電解質溶液141として、例えば、実質的に導電性隔壁108を多孔質化する能力を有しない電解質溶液を満たすことが好ましい。ここで、実質的に導電性隔壁108と多孔質化する能力を有しない電解質溶液には、導電性隔壁108を多孔質化する能力が低く、実用上、導電性隔壁108を多孔質化する能力がないと看做すことができる電解質溶液も含まれる。
【0134】
このような第2の電解質溶液141の一例として、例えば、導電性隔壁108を電解エッチング(或いは電解研磨)し得る電解質溶液が挙げられる。導電性隔壁108を電解エッチングし得る電解質溶液を用いた場合、導電性隔壁108は、その表面が多孔質化されることなく、その表面が全体的にエッチングされる。また、このような第2の電解質溶液141の他の例として、例えば、導電性隔壁108の構成材料と反応しないイオンのみを含む電解質溶液が挙げられる。
【0135】
具体的には、第1の電解質溶液131としては、例えば、濃度が10〜50%のHF溶液が好適である。また、第2の電解質溶液141としては、例えば、濃度が10%以下のHF溶液が好適であり、濃度が2%以下のHF溶液が更に好適である。
【0136】
以上のように、導電性隔壁108とSi基板101との間には、第2の電解質溶液141として、実質的に導電性隔壁108を多孔質化する能力を有しない電解質溶液を満たすことにより、Si基板101の多孔質化(陽極化成)の際に導電性隔壁108が多孔質化されることを防止し、更に導電性隔壁108からパーティクルが発生する可能性を低減することができる。
【0137】
これに対して、従来のように、Si材料からなる導電性隔壁(108)と処理対象のSi基板(101)との間に、陰電極(104)とSi基板(101)との間に満たす電解質溶液と同一の電解質溶液、或いは、導電性隔壁(108)が処理対象のSi基板(101)と同様に多孔質化され得る電解質溶液を満たす場合は、当然に、導電性隔壁(108)がその表面から多孔質化される。従って、1つの導電性隔壁(108)を陽極化成槽(102)に取り付けて、多数枚のSi基板(101)について陽極化成処理を実施すると、その処理枚数に応じて分厚い多孔質層が導電性隔壁に形成される。
【0138】
分厚い多孔質層が形成された導電性隔壁を使用し続けると、最終的には、多孔質層が物理的に崩壊し、導電性隔壁の構成材料又はその反応物からなるパーティクルが発生する。このパーティクルは、処理対象のSi基板や陽極化成槽を汚染すると共に電解質溶液を汚染する。
【0139】
導電性隔壁(108)が多孔質化される条件の下では、特に、処理対象のSi基板(101)に多孔度の異なる多層構造の多孔質層を形成する場合において、導電性隔壁の崩壊(パーティクルの発生)が顕著に起こる。この原因は、次の2点にあると考えられる。
【0140】
1)導電性隔壁に多孔度が異なる多孔質層が層状に形成されるために、孔壁が応力に耐えられなくなる。
【0141】
2)多孔度が低い多孔質層の下に多孔度が高い多孔質層が形成される際に、該多孔度の高い多孔質層の多孔度は、導電性隔壁の表面から当該層までの深さ(多孔質層の全体の厚さ)の深さが深いほど高くなる。したがって、Si基板の処理枚数が多くなると、導電性隔壁の最深部に形成される多孔質層の多孔度が限界値まで達して、孔壁の崩壊が起こる。
【0142】
以下、本発明の好適な実施の形態に係る陽極化成装置100を使用してSi基板に多孔質Si層を形成する場合の好適な処理手順を説明する。
【0143】
まず、陽極化成槽102内の電解質溶液が空の状態で、搬送ロボット等により、処理対象のSi基板101を基板ホルダ103の吸着部(例えば、吸着パッド)に当接させ、基板ホルダ103に吸着させる。この基板ホルダ103は、Si基板101を保持するための吸着部として、真空吸着機構を有する。
【0144】
次いで、ポンプ112により第1のタンク114から第1の電解質溶液131を汲み上げ、フィルタ111を通して陽極化成槽102の陰電極104とSi基板101との間に供給する。また、これと並行して、ポンプ122により第2のタンク124から第2の電解質溶液141を汲み上げ、フィルタ121を通して陽極化成槽102の導電性隔壁108とSi基板101との間に供給する。
【0145】
なお、前述のように、第1の電解質溶液131は、処理対象のSi基板101の表面を多孔質化する能力を有する電解質溶液であり、第2の電解質溶液141は、実質的に導電性隔壁108を多孔質化する能力を有しない電解質溶液である。
【0146】
第1の電解質溶液131、第2の電解質溶液141が夫々陽極化成槽102の陰電極104側、陽電極106側に満たされたら、陰電極104と陽電極106との間に所定の大きさの電流を流して、処理対象のSi基板101の表面に所定の多孔度を有する多孔質層を形成する。この時、導電性隔壁108は、その表面が多孔質化されることなく、その表面が全体的に電解エッチングされる。
【0147】
次いで、ポンプ113により、陽極化成槽102の陰電極104側の下部から第1の電解質溶液131を引き抜いて第1のタンク114に排出する。また、これと並行してポンプ123により、陽極化成槽101の陽電極106側の下部から第2の電解質溶液141を引き抜いて第2のタンク124に排出する。
【0148】
次いで、搬送ロボット等により処理済みのSi基板101を基板ホルダ103から取り外し所定の位置(例えば、キャリア)に搬送する。
【0149】
以上の処理は、図1に示すように、Si基板11(101)の表面に1層の多孔質層12を形成する処理である。
【0150】
次いで、図2に示すように、Si基板11(101)に2層の多孔質層12a及び12bを形成するための方法、或いは、3層以上の多孔質層を形成するための方法として、好適な2つの方法を挙げる。
【0151】
第1の方法は、陰電極105と陽電極106との間に第1の電流値の電流を流して第1層(上層)の多孔質層12aを形成した後に、陰電極105と陽電極106との間に第2の電流値の電流を流して第2層(下層)の多孔質層12bを形成する方法である。3層以上の多孔質層を形成する場合には、陰電極105と陽電極106との間に流す電流の大きさを更に変更して処理を繰り返せばよい。
【0152】
第2の方法は、Si基板101に第1層(上層)の多孔質層12aを形成した後に、陰電極104側の第1の電解質溶液131を第3の電解質溶液に交換し、該第3の電解質溶液によってSi基板101に第2層(下層)の多孔質層12bを形成する方法である。3層以上の多孔質層を形成する場合には、該第3の電解質溶液を更に他の電解質溶液に変更して処理を繰り返せばよい。
【0153】
図4は、図3に示す陽極化成装置100の変形例に係る陽極化成装置の概略構成を示す図である。なお、図3に示す陽極化成装置100と実質的に同一の構成要素には同一の符号を付している。
【0154】
この陽極化成装置200の陽極化成槽201には、導電性隔壁108を固定するための専用のホルダである導電性隔壁ホルダ103aが設けられている。この陽極化成槽201は、導電性隔壁108と陽電極106との間に導電性溶液151を満たした状態で使用される。なお、この導電性溶液151は、単に導電性隔壁108と陽電極106とを電気的に接続するために使用される。
【0155】
この陽極化成装置200によるSi基板101の処理は、図3に示す陽極化成装置100による処理と同様である。
【0156】
図5は、図4に示す陽極化成装置100の変形例に係る陽極化成装置の概略構成を示す図である。この陽極化成装置300は、多数枚のSi基板を一括して処理する能力を有する。具体的には、この陽極化成装置300では、陽極化成槽301に、多数の基板ホルダ103が取り付けられている。
【0157】
この陽極化成装置300によるSi基板101の処理は、図4に示す陽極化成装置100による処理と同様である。
【0158】
更に、図3に示す陽極化成装置を、多数の基板ホルダ103を備えることにより多数枚の基板を一括して処理し得るように変更した変形例も好適である。
【0159】
図6は、図3に示す陽極化成装置100を組み込んだ自動処理ラインの概略構成を示す図である。なお、図6では、陽極化成層102の外部の構成要素である第1タンク131や第2のタンク141等は省略されている。
【0160】
図3に示す陽極化成装置100に代えて、図4に示す陽極化成装置200又は図5に示す陽極化成装置300を採用してもよい。
【0161】
以下、この自動製造ライン700における処理手順を説明する。この自動製造ライン700は、操作パネル等の入力部をを有するコンピュータ750によって制御される。
【0162】
この自動製造ライン700では、処理対象のSi基板101を収容したウェハキャリア702がローダ701上に載置され、コンピュータ750の操作パネルを介してオペレ−タから処理の開始が指示されることにより、以下の一連の処理を開始する。なお、処理の開始前の状態においては、陽極化成槽102内には、電解質溶液が満たされてない。
【0163】
まず、第1搬送ロボット721が、コンピュータ750の制御の下、その吸着部によりウェハキャリア702内のSi基板101の裏面を吸着して取り出して、陽極化成槽102内の陰電極104側に移動させる。そして、コンピュータ750の制御の下、第2搬送ロボット722が、基板ホルダ103の開口部を通して吸着部をSi基板101の裏面に当接させ、該吸着部によりSi基板101を吸着して第1搬送ロボット721から受け取り、Si基板101を基板ホルダ103の吸着部に接触する位置まで移動させる。この状態で、コンピュータ750の制御の下、基板ホルダ103の真空吸着機構により、その吸着部にSi基板102が吸着される。
【0164】
次いで、コンピュータ750の制御の下、陽極化成槽102の陰電極104とSi基板101との間に第1の電解質溶液131が満たされる共に導電性隔壁108とSi基板101との間に第2の電解質溶液141が満たされる。
【0165】
次いで、コンピュータ750の制御の下、陽極化成装置100の陰電極104と陽電極106との間に所定の大きさの電流が流され、Si基板101の表面に多孔質層が形成される。ここで、前述のように、Si基板101の表面に多層構造の多孔質層を形成してもよい。
【0166】
次いで、コンピュータ750の制御の下、陰電極104とSi基板101との間の第1の電解質溶液131が排出されると共に導電性隔壁108とSi基板101との間の第2の電解質溶液141が排出される。
【0167】
次いで、コンピュータ750の制御の下、第2搬送ロボット722が陽極化成槽102内のSi基板101の裏面を吸着し、基板ホルダ103による真空吸着が解除された後に、第2搬送ロボット722が基板ホルダ103からSi基板101を引き離す。そして、コンピュータ750の制御の下、第2搬送ロボット722が第1搬送ロボット721にSi基板101を引き渡す。
【0168】
次いで、コンピュータ750の制御の下、第1搬送ロボット721が、Si基板101を水洗槽703内に予め浸漬されたウェハキャリア702に収容する。
【0169】
以上の処理を繰り返して、ローダー701上のウェハキャリア702内の全てのSi基板101が処理され、水洗槽703内のウェハキャリア702内に収容されると、コンピュータ750の制御の下、Si基板101が洗浄される。
【0170】
次いで、コンピュータ750の制御の下、第3搬送ロボット731が、水洗槽703内のSi基板101をウェハキャリア702に収容したまま取り出して、スピンドライヤ704に搬送する。そして、コンピュータ750の制御の下、スピンドライヤ704によりSi基板101を乾燥させる。
【0171】
次いで。コンピュータ750の制御の下、Si基板をウェハキャリア702に収容したまま、第3搬送ロボット731が、アンローダ705上に搬送する。
【0172】
次に、上記の陽極化成装置による陽極化成処理の実施例を挙げる。
【0173】
[実施例1]
上記のいずれかの陽極化成装置に単結晶Si基板をセットし、1層の多孔質Si層を形成した。この時の陽極化成条件等は、次の通りである。なお、電流密度は、陰電極104と陽電極106との間に流す電流の電流密度、第1の電解質溶液は、陰電極104と処理対象の単結晶Si基板との間に満たす電解質溶液131、第2の電解質溶液は、導電性隔壁108と処理対象の単結晶Si基板との間に満たす電解質溶液141を意味する(他の実施例において同じ)。
【0174】
電流密度 :7(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :11(min)
多孔質Si厚(目標):12(μm)
導電性隔壁の材料 :Si
この陽極化成条件の下で、導電性隔壁108を交換することなく、100枚のSi基板を処理した。導電性隔壁108には、多孔質層は形成されず、その表面が電解エッチング(電解研磨)された。従って、導電性隔壁からのパティクルの発生はなかった。100枚のSi基板を処理することにより、導電性隔壁108は、電解エッチングによって、厚さが145μm程度減少した。
【0175】
[実施例2]
上記のいずれかの陽極化成装置に単結晶Si基板をセットし、電流密度を変更することにより3層構造の多孔質層を形成した。第1〜3層の各多孔質層を形成する際の陽極化成条件等は、次の通りである。
【0176】
<第1層の多孔質層の形成のための陽極化成条件等>
電流密度 :7(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :11(min)
多孔質Si厚(目標) :12(μm)
導電性隔壁の材料 :Si
<第2層の多孔質層の形成のための陽極化成条件等>
電流密度 :20(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :3(min)
多孔質Si厚(目標) :3(μm)
導電性隔壁の材料 :Si
<第3層の多孔質層の形成のための陽極化成条件等>
電流密度 :7(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :1(min)
多孔質Si厚(目標) :1.1μm)
導電性隔壁の材料 :Si
この陽極化成条件の下で、導電性隔壁108を交換することなく、100枚のSi基板を処理した。導電性隔壁108には、多孔質層は形成されず、その表面が電解エッチング(電解研磨)された。従って、導電性隔壁からのパティクルの発生はなかった。100枚のSi基板を処理することにより、導電性隔壁108は、電解エッチングによって、厚さが271μm程度減少した。
【0177】
なお、以上の結果は、各Si基板に第1層〜第3層の多孔質層を連続的に形成しながら100枚のSi基板に多孔質層を形成した場合においても、100枚のSi基板に第1層の多孔質層を形成し、次いで、その100枚のSi基板に第2層の多孔質層を形成し、次いで、そのSi基板に第3層の多孔質層を形成した場合においても同様であった。
【0178】
[実施例3]
上記のいずれかの陽極化成装置に単結晶Si基板をセットし、電流密度を変更することにより2層構造の多孔質層を形成した。第1層及び第2層の多孔質層を形成する際の陽極化成条件等は、次の通りである。
【0179】
<第1層の多孔質層の形成のための陽極化成条件等>
電流密度 :7(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :5(min)
多孔質Si厚(目標) :6(μm)
導電性隔壁の材料 :Si
<第2層の多孔質層の形成のための陽極化成条件等>
電流密度 :30(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :110(sec)
多孔質Si厚(目標) :3(μm)
導電性隔壁の材料 :Si
この陽極化成条件の下で、導電性隔壁108を交換することなく、100枚のSi基板を処理した。導電性隔壁108には、多孔質層は形成されず、その表面が電解エッチング(電解研磨)された。従って、導電性隔壁からのパティクルの発生はなかった。100枚のSi基板を処理することにより、導電性隔壁108は、電解エッチングによって、厚さが169μm程度減少した。
【0180】
なお、以上の結果は、各Si基板に第1層、第2層の多孔質層を連続的に形成しながら100枚のSi基板に多孔質層を形成した場合においても、100枚のSi基板に第1層の多孔質層を形成し、次いで、その100枚のSi基板に第2層の多孔質層を形成た場合においても同様であった。
【0181】
[実施例4]
上記のいずれかの陽極化成装置に単結晶Si基板をセットし、電流密度を変更することにより2層構造の多孔質層12a及び12bを形成した(図2(a))。第1層及び第2層の多孔質層を形成する際の陽極化成条件等は、次の通りである。
【0182】
<第1層の多孔質層の形成のための陽極化成条件等>
電流密度 :7(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :11(min)
多孔質Si厚(目標) :12(μm)
導電性隔壁の材料 :Si
<第2層の多孔質層の形成のための陽極化成条件等>
電流密度 :20(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :3(min)
多孔質Si厚(目標) :3(μm)
導電性隔壁の材料 :Si
この陽極化成条件の下で、導電性隔壁108を交換することなく、100枚のSi基板を処理した。導電性隔壁108には、多孔質層は形成されず、その表面が電解エッチング(電解研磨)された。従って、導電性隔壁からのパーティクルの発生はなかった。100枚のSi基板を処理することにより、導電性隔壁108は、電解エッチングによって、厚さが145μm程度減少した。
【0183】
なお、以上の結果は、各Si基板に第1層、第2層の多孔質層を連続的に形成しながら100枚のSi基板に多孔質層を形成した場合においても、100枚のSi基板に第1層の多孔質層を形成し、次いで、その100枚のSi基板に第2層の多孔質層を形成た場合においても同様であった。
【0184】
次いで、このようにして多孔質化された基板を酸素雰囲気中において400℃で1時間酸化した。この酸化により多孔質Si層12a及び12bの孔の内壁は熱酸化膜で覆われた。
【0185】
次いで、多孔質Si層上にCVD(Chemical Vapor Deposition)法により0.3μm厚の単結晶Si層13をエピタキシャル成長させた(図2(b))。この成長条件は以下の通りである。なお、エピタキシャル成長の前段では、H2中に多孔質Si層の表面が晒されるため、表面の孔が埋まり、表面が平坦になる。
【0186】
<エピタキシャル成長条件>
ソ−スガス:SiH2Cl2/H2
ガス流量 :0.5/180(l/min)
ガス圧力 :80(Torr)
温度 :950(℃)
成長速度 :0.3(μm/min)
次いで、エピタキシャル成長させた単結晶Si層13の表面に熱酸化により200nm厚のSiO2層14を形成した(図2(b))。
【0187】
次いで、このSiO2層の表面と別に用意したSi基板(第2の基板)20の表面とを密着させた後に、1000℃で1時間の熱処理を行って貼り合わせて、貼り合わせ基板30を作成した(図2(c))。この熱処理は、N2或いは不活性ガス中で行ってもよいし、酸化雰囲気中で行ってもよいし、或いは、それらを組み合わせて行ってもよい。
【0188】
次いで、貼り合わせ基板30を第1の基板10の裏面側から多孔質Si層12bが表出するまで、研削、研磨又はエッチングによって除去した(図2(d))。
【0189】
次いで、貼り合わせ基板30に残った多孔質Si層12a及び12b”を49%弗酸と30%過酸化水素水と水との混合液でエッチングした(図2(e))。この際、単結晶Si層13はエッチストップとして機能し、多孔質Si層が選択的にエッチングされる。
【0190】
該エッチング液による非多孔質の単結晶Siのエッチング速度は極めて低いため、多孔質の単結晶Siと非多孔質の単結晶Siとのエッチングの選択比は10以上にも達し、非多孔質層におけるエッチング量(数十オングストローム程度)は、実用上無視することができる。
【0191】
以上の工程により、Si酸化膜14上に0.2μmの厚みを持った単結晶Si層13を有するSOI基板(図2(e))が得られる。このSOI基板の単結晶Si層の膜厚を面内全面にわたって100点について測定したところ、膜厚の均一性は201nm±4nmであった。
【0192】
さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したところ、50μm角の領域での平均2乗粗さは、およそ0.2nmであり、通常市販されているSiウエハと同等であった。
【0193】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0194】
なお、エピタキシャル成長させた単結晶Si層の表面に酸化膜を形成しない場合においても同様の結果が得られた。
【0195】
[実施例5]
この実施例は、上記の実施例4の変形例である。具体的には、実施例4における製造条件を以下のように変更した。
1)エピタキシャルSi層の厚さ:2μm
2)エピタキシャルSi層の表面の熱酸化膜の厚さ:0.1μm
3)第2の基板:1.9μmのSiO2層を形成したSi基板
4)貼り合わせ工程:第1及び第2の基板の表面を窒素プラズマに曝した後に両基板を密着させ、400℃で10時間アニールする。
【0196】
[実施例6]
この実施例は、上記の実施例4の変形例である。具体的には、実施例4における製造条件を以下のように変更した。
1)第2の基板:石英基板
2)貼り合わせ工程:第1及び第2の基板の表面を窒素プラズマに曝した後に両基板を密着させ、200℃で24時間アニールする。
3)水素中の熱処理:さらに水素中で970℃で熱処理を2時間施す(表面粗さを原子間力顕微鏡で評価したところ、50μm角の領域での平均2乗粗さはおよそ0.2nmであり、通常市販されているSiウエハと同等であった)。
【0197】
[実施例6]
上記のいずれかの陽極化成装置に単結晶Si基板11をセットし、1層の多孔質層12を形成した(図1(a))。この時の陽極化成条件等は、次の通りである。
【0198】
電流密度 :7(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :5(min)
多孔質Si厚(目標) :6(μm)
導電性隔壁の材料 :Si
この陽極化成条件の下で、導電性隔壁108を交換することなく、100枚のSi基板を処理した。導電性隔壁108には、多孔質層は形成されず、その表面が電解エッチング(電解研磨)された。従って、導電性隔壁からのパーティクルの発生はなかった。100枚のSi基板を処理することにより、導電性隔壁108は、電解エッチングによって、66μm程度減少した。
【0199】
次いで、このようにして多孔質化された基板を酸素雰囲気中において400℃で1時間酸化した。この酸化により多孔質Si層12の孔の内壁は熱酸化膜で覆われた。
【0200】
次いで、多孔質Si層12上にMOCVD(Metal Organic Chemical Vapor Deposition)法により1μm厚の単結晶GaAs層13をエピタキシャル成長させた(図1(b))。この成長条件は以下の通りである。
【0201】
<エピタキシャル成長条件>
ソ−スガス:TMG/AsH3/H2
ガス圧力 :80(Torr)
温度 :700(℃)
次いで、GaAs層13の表面と別に用意したSi基板(第2の基板)20の表面とを密着させて、貼り合わせ基板30を作成した(図1(c))。
【0202】
次いで、貼り合わせ基板30を第1の基板10の裏面側から多孔質Si層12が表出するまで、研削、研磨又はエッチングによって除去した(図1(d))。
【0203】
次いで、貼り合わせ基板30に残った多孔質Si層12”を、エチレンジアミン/ピロカテコール/水(17ml:3g:8mlの比率)の混合液(エッチング液)により110℃でエッチングした。単結晶GaAs層13はエッチ・ストップとして機能し、多孔質Siが選択的にエッチングされた。
【0204】
該エッチング液によるGaAs単結晶のエッチング速度は、極めて低く、 GaAs単結晶におけるエッチング量(数十オングストローム程度)は、実用上無視することができる。
【0205】
以上の工程により、単結晶Si基板20上に1μmの厚みを持った単結晶GaAs層13を有する基板が得られる。この基板の単結晶GaAs層の膜厚を面内全面にわたって100点について測定したところ、膜厚の均一性は1μm±29.8nmであった。
【0206】
透過電子顕微鏡による断面観察の結果、GaAs層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0207】
支持基板として酸化膜付きのSi基板を用いることにより、絶縁膜上にGaAs層を有する基板を形成することもできた。
【0208】
[実施例8]
上記のいずれかの陽極化成装置に単結晶Si基板をセットし、1層の多孔質層12を形成した(図1(a))。この時の陽極化成条件等は、次の通りである。
【0209】
電流密度 :7(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :11(min)
多孔質Si厚(目標):12(μm)
導電性隔壁の材料 :Si
この陽極化成条件の下で、導電性隔壁108を交換することなく、100枚のSi基板を処理した。導電性隔壁108には、多孔質層は形成されず、その表面が電解エッチング(電解研磨)された。従って、導電性隔壁からのパティクルの発生はなかった。100枚のSi基板を処理することにより、導電性隔壁108は、電解エッチングによって、145μm程度減少した。
【0210】
次いで、このようにして多孔質化された基板を酸素雰囲気中において400℃で1時間酸化した。この酸化により多孔質Si層12の孔の内壁は熱酸化膜で覆われた。
【0211】
次いで、多孔質Si層12上にMOCVD(Metal Organic Chemical Vapor Deposition)法により1μm厚の単結晶InP層13をエピタキシャル成長させた(図1(b))。
【0212】
次いで、このInP層13の表面と別に用意した石英基板(第2の基板)20の表面とを夫々窒素プラズマに曝した後に密着させ、200℃で10時間アニールすることにより貼り合わせ基板30を作成した(図1(c))。
【0213】
次いで、貼り合わせ基板30のベベリングの隙間に向けて0.2mm径のウォータージェットを噴射して、これにより貼り合わせ基板30を多孔質Si層12の部分で2枚に分離した(図1(d))。
【0214】
次いで、第2の基板側に残った多孔質Si層12”を49%弗酸と30%過酸化水素水と水とのの混合液で撹拌しながら選択的にエッチングした(図1(e))。この際、単結晶InP層13はエッチ・ストップとして機能し、多孔質Si層12”が選択エッチングされる。
【0215】
該エッチング液によるInP単結晶のエッチング速度は、極めて低く、 単結晶InP層13におけるエッチング量(数十オングストローム程度)は、実用上無視することができる。
【0216】
以上の工程により、石英基板20上に1μmの厚みを持った単結晶InP層13を有する基板(図1(e)))が得られる。この基板の単結晶InP層の膜厚を面内全面にわたって100点について測定したところ、膜厚の均一性は1μm±29.0nmであった。
【0217】
透過電子顕微鏡による断面観察の結果、InP層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0218】
[実施例9]
この実施例は、実施例4乃至実施例8において、第1の基板を構成する単結晶Si基板の両面に対して、夫々の実施例に記載した処理を施す。
【0219】
[実施例10]
上記のいずれかの陽極化成装置に単結晶Si基板11をセットし、電流密度を変更することにより2層構造の多孔質層12a及び12bを形成した(図2(a))。第1層及び第2層の各多孔質層を形成する際の陽極化成条件等は、次の通りである。
【0220】
<第1層の多孔質層を形成するための陽極化成条件等>
電流密度 :7(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :11(min)
多孔質Si厚(目標) :12(μm)
導電性隔壁の材料 :Si
<第2層の多孔質層の形成のための陽極化成条件等>
電流密度 :20(mA・cm-2
第1の陽極化成溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :3(min)
多孔質Si厚(目標) :3(μm)
導電性隔壁の材料 :Si
この陽極化成条件の下で、導電性隔壁108を交換することなく、100枚のSi基板を処理した。導電性隔壁108には、多孔質層は形成されず、その表面が電解エッチング(電解研磨)された。従って、導電性隔壁からのパティクルの発生はなかった。100枚のSi基板を処理することにより、導電性隔壁108は、電解エッチングによって、厚さが258μm程度減少した。
【0221】
なお、以上の結果は、各Si基板に第1層、第2層の多孔質層を連続的に形成しながら100枚のSi基板に多孔質層を形成した場合においても、100枚のSi基板に第1層の多孔質層を形成し、次いで、その100枚のSi基板に第2層の多孔質層を形成た場合においても同様であった。
【0222】
次いで、このようにして多孔質化された基板を酸素雰囲気中において400℃で1時間酸化した。この酸化により多孔質Si層12a及び12bの孔の内壁は熱酸化膜で覆われた。
【0223】
次いで、多孔質Si層12a上にCVD(Chemical Vapor Deposition)法により0.3μm厚の単結晶Si層13をエピタキシャル成長させた(図2(b))。この成長条件は以下の通りである。なお、エピタキシャル成長の前段では、H2中に多孔質Si層の表面が晒されるため、表面の孔が埋まり、表面が平坦になる。
【0224】
<エピタキシャル成長条件>
ソ−スガス:SiH2Cl2/H2
ガス流量 :0.5/180(l/min)
ガス圧力 :80(Torr)
温度 :950(℃)
成長速度 :0.3(μm/min)
次いで、エピタキシャル成長させた単結晶Si層13の表面に熱酸化により200nm厚のSiO2層14を形成した(図2(b))。
【0225】
次いで、このSiO2層14の表面と別に用意したSi基板(第2の基板)20の表面とを密着させた後に、1000℃で1時間の熱処理を行って貼り合わせて、貼り合わせ基板30を作成した(図2(c))。
【0226】
次いで、貼り合わせ基板30のベベリングの隙間に向けて0.2mm径のウォータージェットを噴射して、これにより貼り合わせ基板30を第2層のの多孔質Si層12bの部分で2枚の基板に分離した(図2(d))。
【0227】
次いで、第2の基板側に残った多孔質Si層12a及び12b”を49%弗酸と30%過酸化水素水と水との混合液でエッチングした(図2(e))。この際、単結晶Si層13はエッチストップとして機能し、多孔質Si層12a及び12b”が選択的にエッチングされる。
【0228】
該エッチング液による非多孔質の単結晶Siのエッチング速度は極めて低いため、多孔質の単結晶Siと非多孔質の単結晶Siとのエッチングの選択比は10以上にも達し、非多孔質層におけるエッチング量(数十オングストローム程度)は、実用上無視することができる。
【0229】
以上の工程により、Si酸化膜14上に0.2μmの厚みを持った単結晶Si層13を有するSOI基板(図2(e))が得られる。このSOI基板の単結晶Si層の膜厚を面内全面にわたって100点について測定したところ、膜厚の均一性は201nm±4nmであった。
【0230】
さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したところ、50μm角の領域での平均2乗粗さは、およそ0.2nmであり、通常市販されているSiウエハと同等であった。
【0231】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0232】
なお、エピタキシャル成長させた単結晶Si層の表面に酸化膜を形成しない場合においても同様の結果が得られた。
【0233】
更に、第1の基板側に残った多孔質Siに関しても、49%弗酸と30%過酸化水素水と水との混合液で選択的にエッチングした。この際、単結晶Siはエッチ・ストップとして機能し、多孔質Siが選択的にエッチングされる。この基板は、再び第1の基板を形成するための基板として陽極化成工程に投入、或いは第2の基板として貼り合わせ工程に投入することができる。
【0234】
第1の基板の形成用として上記基板を再利用する前に、水素中において1100℃で熱処理を1時間施して微小孔に起因する表面荒れ(マイクロラフネス)を回復してもよい。ただし、第1の基板の形成用として上記の基板を再利用する場合には、エピタキシャル成長工程の前段における水素中でのプリベーク中に多孔質Si層の表面の孔のシールと同時に表面平坦化が行われるため、マイクロラフネスの平坦化は必ずしも必要ではない。
【0235】
ここで、水素中での熱処理の代わりに、表面タッチポリシュで微小孔に起因するマイクロラフネスを平坦化してもよい。
【0236】
[実施例11]
この実施例は、上記の実施例10の変形例である。具体的には、第1層及び第2層の各多孔質層を形成する際の陽極化成条件等を次のように変更した。
【0237】
<第1層の多孔質層の形成のための陽極化成条件等>
電流密度 :7(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :11(min)
多孔質Si厚(目標) :12(μm)
導電性隔壁の材料 :Si
<第2層の多孔質層の形成のための陽極化成条件等>
電流密度 :30(mA・cm-2
第1の陽極化成溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :3(min)
多孔質Si厚(目標) :3(μm)
導電性隔壁の材料 :Si
この陽極化成条件の下で、導電性隔壁108を交換することなく、100枚のSi基板を処理した。導電性隔壁108には、多孔質層は形成されず、その表面が電解エッチング(電解研磨)された。従って、導電性隔壁からのパティクルの発生はなかった。100枚のSi基板を処理することにより、導電性隔壁108は、電解エッチングによって、厚さが169μm程度減少した。
【0238】
[実施例12]
この実施例は、上記の実施例10の変形例である。具体的には、実施例4における製造条件を以下のように変更した。
1)エピタキシャルSi層の厚さ:2μm
2)エピタキシャルSi層の表面の熱酸化膜の厚さ:0.1μm
3)第2の基板:1.9μmのSiO2層を形成したSi基板
4)貼り合わせ工程:第1及び第2の基板の表面を窒素プラズマに曝した後に両基板を密着させ、400℃で10時間アニールする。
【0239】
[実施例13]
この実施例は、上記の実施例10の変形例である。具体的には、実施例4における製造条件を以下のように変更した。
1)第2の基板:石英基板
2)貼り合わせ工程:第1及び第2の基板の表面を窒素プラズマに曝した後に両基板を密着させ、200℃で24時間アニールする。
3)水素中の熱処理:さらに水素中で970℃で熱処理を2時間施す(表面粗さを原子間力顕微鏡で評価したところ、50μm角の領域での平均2乗粗さはおよそ0.2nmであり、通常市販されているSiウエハと同等であった)。
4)再利用:分離した後の第1基板側を、第1の基板の形成用として陽極化成工程に投入する。
【0240】
[実施例14]
上記のいずれかの陽極化成装置に単結晶Si基板11をセットし、電流密度を変更することにより2層構造の多孔質層12a及び12bを形成した。第1層及び第2層の各多孔質層を形成する際の陽極化成条件等は、次の通りである。
【0241】
<第1層の多孔質層の形成のための陽極化成条件等>
電流密度 :7(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :5(min)
多孔質Si厚(目標) :6(μm)
導電性隔壁の材料 :Si
<第2層の多孔質層の形成のための陽極化成条件等>
電流密度 :30(mA・cm-2
第1の陽極化成溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :110(sec)
多孔質Si厚(目標) :3(μm)
導電性隔壁の材料 :Si
この陽極化成条件の下で、導電性隔壁108を交換することなく、100枚のSi基板を処理した。導電性隔壁108には、多孔質層は形成されず、その表面が電解エッチング(電解研磨)された。従って、導電性隔壁からのパティクルの発生はなかった。100枚のSi基板を処理することにより、導電性隔壁108は、電解エッチングによって、厚さが169μm程度減少した。
【0242】
次いで、このようにして多孔質化された基板を酸素雰囲気中において400℃で1時間酸化した。この酸化により多孔質Siの孔の内壁は熱酸化膜で覆われた。
【0243】
次いで、多孔質Si層12a上にMOCVD(Metal Organic Chemical Vapor Deposition)法により1μm厚の単結晶GaAs層13をエピタキシャル成長させた(図2(b))。この成長条件は以下の通りである。
【0244】
<エピタキシャル成長条件>
ソ−スガス:TMG/AsH3/H2
ガス圧力 :80(Torr)
温度 :700(℃)
次いで、GaAs層13の表面と別に用意したSi基板(第2の基板)20の表面とを密着させて貼り合わせ基板30を作成した(図2(c))。
【0245】
次いで、貼り合わせ基板30のベベリングの隙間に向けて0.2mm径のウォータージェットを噴射して、これにより貼り合わせ基板20を第2層の多孔質層12bの部分で2枚に分離した(図2(d))。
【0246】
次いで、第2の基板側に残った多孔質Si層12b”を、エチレンジアミン/ピロカテコール/水(17ml:3g:8mlの比率)の混合液(エッチング液)により110℃でエッチングした。単結晶GaAs層13はエッチ・ストップとして機能し、多孔質Si層12a及び12b”が選択的にエッチングされた。
【0247】
該エッチング液によるGaAs単結晶のエッチング速度は、極めて低く、 GaAs単結晶13におけるエッチング量(数十オングストローム程度)は、実用上無視することができる。
【0248】
以上の工程により、単結晶Si基板20上に1μmの厚みを持った単結晶GaAs層13を有する基板が得られる。この基板の単結晶GaAs層の膜厚を面内全面にわたって100点について測定したところ、膜厚の均一性は1μm±29.8nmであった。
【0249】
透過電子顕微鏡による断面観察の結果、GaAs層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0250】
支持基板20として酸化膜付きのSi基板を用いることにより、絶縁膜上にGaAs層を有する基板を形成することもできた。
【0251】
更に、第1の基板側に残った多孔質Siに関しても、49%弗酸と30%過酸化水素水と水との混合液で撹拌しながら選択的にエッチングした。この際、単結晶Siはエッチ・ストップとして機能し、多孔質Siが選択的にエッチングされる。この基板は、再び第1の基板を形成するための基板として陽極化成工程に投入、或いは第2の基板として貼り合わせ工程に投入することができる。
【0252】
第1の基板の形成用として上記基板を再利用する前に、水素中において1100℃で熱処理を1時間施して微小孔に起因する表面荒れ(マイクロラフネス)を回復してもよい。ただし、第1の基板の形成用として上記の基板を再利用する場合には、エピタキシャル成長工程の前段における水素中でのプリベーク中に多孔質Si層の表面の孔のシールと同時に表面平坦化が行われるため、マイクロラフネスの平坦化は必ずしも必要ではない。
【0253】
ここで、水素中での熱処理の代わりに、表面タッチポリシュで微小孔に起因するマイクロラフネスを平坦化してもよい。
【0254】
[実施例15]
上記のいずれかの陽極化成装置に単結晶Si基板11をセットし、電流密度を変更することにより2層構造の多孔質層12a及び12bを形成した(図2(a))。第1層及び第2層の各多孔質層を形成する際の陽極化成条件等は、次の通りである。
【0255】
<第1層の多孔質層を形成するための陽極化成条件等>
電流密度 :7(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :11(min)
多孔質Si厚(目標) :12(μm)
導電性隔壁の材料 :Si
<第2層の多孔質層の形成のための陽極化成条件等>
電流密度 :20(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :3(min)
多孔質Si厚(目標) :3(μm)
導電性隔壁の材料 :Si
この陽極化成条件の下で、導電性隔壁108を交換することなく、100枚のSi基板を処理した。導電性隔壁108には、多孔質層は形成されず、その表面が電解エッチング(電解研磨)された。従って、導電性隔壁からのパティクルの発生はなかった。100枚のSi基板を処理することにより、導電性隔壁108は、電解エッチングによって、厚さが258μm程度減少した。
【0256】
なお、以上の結果は、各Si基板に第1層、第2層の多孔質層を連続的に形成しながら100枚のSi基板に多孔質層を形成した場合においても、100枚のSi基板に第1層の多孔質層を形成し、次いで、その100枚のSi基板に第2層の多孔質層を形成た場合においても同様であった。
【0257】
次いで、このようにして多孔質化された基板を酸素雰囲気中において400℃で1時間酸化した。この酸化により多孔質Si層の孔の内壁は熱酸化膜で覆われた。
【0258】
次いで、多孔質Si層上にMOCVD(Metal Organic Chemical Vapor Deposition)法により1μm厚の単結晶InP層13をエピタキシャル成長させた(図2(b))。
【0259】
次いで、このInP層13の表面と別に用意した石英基板(第2の基板)20の表面とを夫々窒素プラズマに曝した後に密着させ、200℃で10時間アニールすることにより貼り合わせ基板30を作成した(図2(c))。
【0260】
次いで、貼り合わせ基板30のベベリングの隙間に向けて0.2mm径のウォータージェットを噴射して、これにより貼り合わせ基板20を第2層の多孔質層12bの部分で2枚に分離した(図2(d))。
【0261】
次いで、第2の基板側に残った多孔質Si層を49%弗酸と30%過酸化水素水と水との混合液で撹拌しながら選択的にエッチングした(図2(e))。この際、単結晶InP層13はエッチ・ストップとして機能し、多孔質Si層12a及び12b”が選択エッチングされる。
【0262】
該エッチング液による単結晶InPのエッチング速度は、極めて低く、 単結晶InP層13におけるエッチング量(数十オングストローム程度)は、実用上無視することができる。
【0263】
以上の工程により、石英基板20上に1μmの厚みを持った単結晶InP層13を有する基板が得られる。この基板の単結晶InP層の膜厚を面内全面にわたって100点について測定したところ、膜厚の均一性は1μm±29.0nmであった。
【0264】
透過電子顕微鏡による断面観察の結果、InP層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0265】
更に、第1の基板側に残った多孔質Siに関しても、49%弗酸と30%過酸化水素水と水との混合液で撹拌しながら選択的にエッチングした。この際、単結晶Siはエッチ・ストップとして機能し、多孔質Siは選択的にエッチングされる。この基板は、再び第1の基板を形成するための基板として陽極化成工程に投入することができる。
【0266】
第1基板の形成用として上記基板を再利用する前に、水素中において1100℃で熱処理を1時間施して微小孔に起因する表面荒れ(マイクロラフネス)を回復してもよい。ただし、第1の基板の形成用として上記の基板を再利用する場合には、エピタキシャル成長工程の前段における水素中でのプリベーク中に多孔質Si層の表面の孔のシールと同時に表面平坦化が行われるため、マイクロラフネスの平坦化は必ずしも必要ではない。
【0267】
ここで、水素中での熱処理の代わりに、表面タッチポリシュで微小孔に起因するマイクロラフネスを平坦化してもよい。
【0268】
[実施例16]
この実施例では、実施例10乃至実施例15における貼り合わせ基板の分離方法を変更するものである。具体的には、ウォータジェット法を用いる代わりに、この実施例では、貼り合わせ基板のベベリングの隙間へ樹脂性の薄い楔を挿入することにより、貼り合わせ基板30を第2層(下層)の多孔質Si層12bで2枚に分離する。
【0269】
[実施例17]
この実施例は、実施例10乃至実施例15において、第1の基板を構成する単結晶Si基板の両面に対して、夫々の実施例に記載した処理を施す。
【0270】
[実施例18]
上記のいずれかの陽極化成装置に単結晶Si基板をセットし、第1の電解質溶液及び電流密度を変更することにより4層構造の多孔質層を形成した。第1層〜第4層の各多孔質層を形成する際の陽極化成条件等は、次の通りである。
【0271】
<第1層の多孔質層の形成のための陽極化成条件等>
電流密度 :7(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :5(min)
多孔質Si厚(目標) :6(μm)
導電性隔壁の材料 :Si
<第2層の多孔質層の形成のための陽極化成条件等>
電流密度 :10(mA・cm-2
第1の陽極化成溶液 :HF:H2O:C2H5OH=1:2:2
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :3(min)
多孔質Si厚(目標) :3(μm)
導電性隔壁の材料 :Si
<第3層の多孔質層の形成のための陽極化成条件等>
電流密度 :7(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:1
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :5(min)
多孔質Si厚(目標) :6(μm)
導電性隔壁の材料 :Si
<第4層の多孔質層の形成のための陽極化成条件等>
電流密度 :20(mA・cm-2
第1の陽極化成溶液 :HF:H2O:C2H5OH=1:2:2
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :80(sec)
多孔質Si厚(目標) :1(μm)
導電性隔壁の材料 :Si
この陽極化成条件の下で、導電性隔壁108を交換することなく、100枚のSi基板を処理した。導電性隔壁108には、多孔質層は形成されず、その表面が電解エッチング(電解研磨)された。従って、導電性隔壁からのパティクルの発生はなかった。100枚のSi基板を処理することにより、導電性隔壁108は、電解エッチングによって、208μm程度減少した。
【0272】
なお、以上の結果は、各Si基板に第1層〜第4層の多孔質層を連続的に形成しながら100枚のSi基板に多孔質層を形成した場合においても、100枚のSi基板に第1層の多孔質層を形成し、次いで、その100枚のSi基板に第2層の多孔質層を形成し、次いで、そのSi基板に第3層の多孔質層を形成し、次いで、そのSi基板に第4層の多孔質層を形成した場合においても同様であった。
【0273】
第1の電解質溶液131を変更しながら単結晶Si基板に対する多層構造の多孔質層の形成する方法としては、例えば、1つの陽極化成装置を使用し、陰電極104と処理対象の単結晶Siとの間に満たす第1の電解質溶液131を必要に応じて交換する方法や、複数の陽極化成装置を使用し、処理対象のSi基板を該当する陽極化成槽に移す方法等がある。
【0274】
[実施例19]
上記のいずれかの陽極化成装置に単結晶Si基板をセットし、電流密度を変更しながら3段階の陽極化成処理を実施することにより4層構造の多孔質層を形成した。第1段階〜第3段階の各多孔質層を形成する際の陽極化成条件等は、次の通りである。
【0275】
<第1段階の陽極化成条件等>
電流密度 :1(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:2
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :8(min)
多孔質Si厚(目標) :10(μm)
導電性隔壁の材料 :Si
<第2段階の陽極化成条件等>
電流密度 :7(mA・cm-2
第1の陽極化成溶液 :HF:H2O:C2H5OH=1:1:2
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :8(min)
多孔質Si厚(目標) :10(μm)
導電性隔壁の材料 :Si
<第3段階の陽極化成条件等>
電流密度 :100(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=1:1:2
第2の電解質溶液 :HF:H2O:C2H5OH=0.5:67:33
処理時間 :4(sec)
導電性隔壁の材料 :Si
以上の処理によれば、第1及び第2段階の陽極化成処理によって共に約10μm厚の第1層(上層)及び第2層(下層)からなる2層構造の多孔質層が形成され、第3段階の陽極化成処理により第2層中に1μm以下の厚さの新たな層が形成され、全体で4層構造の多孔質層が単結晶Si基板に形成される。
[実施例20]
上記のいずれかの陽極化成装置に単結晶Si基板をセットし、電流密度を変更することにより2層構造の多孔質層12a及び12bを形成した(図2A)。第1層及び第2層の多孔質層を形成する際の陽極化成条件等は、次の通りである。
【0276】
<第1層の多孔質層の形成のための陽極化成条件等>
電流密度 :8.15(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=17:21:13
(HF=35.6wt%,C2H5OH=18.6wt%)
第2の電解質溶液 :HF(1wt%、1.5wt%又は2.0wt%)
処理時間 :5(min)
多孔質Si厚(目標) :6(μm)
導電性隔壁の材料 :Si(比抵抗=0.01Ω〜0.02Ω)
<第2層の多孔質層の形成のための陽極化成条件等>
電流密度 :30.6(mA・cm-2
第1の電解質溶液 :HF:H2O:C2H5OH=17:21:13
(HF=35.6wt%,C2H5OH=18.6wt%)
第2の電解質溶液 :HF(1wt%、1.5wt%又は2.0wt%)
処理時間 :80(sec)
多孔質Si厚(目標) :3(μm)
導電性隔壁の材料 :Si(比抵抗=0.01Ω〜0.02Ω)
この3つの陽極化成条件(HF=1wt%、1.5wt%又は2.0wt%)の下で、導電性隔壁108を交換することなくSi基板を処理した。
【0277】
第2の電解質溶液のHF濃度を1wt%及び1.5wt%とした場合には、導電性隔壁108には多孔質層は形成されず、その表面が電解エッチング(電解研磨)されていることが電子顕微鏡を用いて観察することによって確認された。従って、導電性隔壁からのパーティクルの発生はなかった。5枚のSi基板を処理することにより、導電性隔壁108は、電解エッチングによって、厚さが1μm程度減少した。これらの陽極化成条件を採用することにより、導電性隔壁108の崩壊を防止しつつ、処理時間を短縮することによりスループットを向上させることができる。
【0278】
一方、第2の電解質溶液のHF濃度を2wt%とした場合には、Si基板に第1層の多孔質層を形成する際に導電性隔壁108に多孔質層が形成され、Si基板に第2層の多孔質層を形成する際に導電性隔壁108が崩壊する現象が観察された。
【0279】
なお、以上の結果は、各Si基板に第1層、第2層の多孔質層を連続的に形成しながら5枚のSi基板に多孔質層を形成した場合においても、5枚のSi基板に第1層の多孔質層を形成し、次いで、その5枚のSi基板に第2層の多孔質層を形成た場合においても同様であった。
【0280】
次いで、このようにして多孔質化された基板を酸素雰囲気中において400℃で1時間酸化した。この酸化により多孔質Si層12a及び12bの孔の内壁は熱酸化膜で覆われた。
【0281】
次いで、多孔質Si層上にCVD(Chemical Vapor Deposition)法により0.3μm厚の単結晶Si層13をエピタキシャル成長させた(図2B)。この成長条件は以下の通りである。なお、エピタキシャル成長の前段では、H2中に多孔質Si層の表面が晒されるため、表面の孔が埋まり、表面が平坦になる。
【0282】
<エピタキシャル成長条件>
ソ−スガス:SiH2Cl2/H2
ガス流量 :0.5/180(l/min)
ガス圧力 :80(Torr)
温度 :950(℃)
成長速度 :0.3(μm/min)
次いで、エピタキシャル成長させた単結晶Si層13の表面に熱酸化により200nm厚のSiO2層14を形成した(図2B)。
【0283】
次いで、このSiO2層の表面と別に用意したSi基板(第2の基板)20の表面とを密着させた後に、1100℃で1時間の熱処理を行って貼り合わせて、貼り合わせ基板30を作成した(図2C)。この熱処理は、N2或いは不活性ガス中で行ってもよいし、酸化雰囲気中で行ってもよいし、或いは、それらを組み合わせて行ってもよい。
【0284】
次いで、貼り合わせ基板30を第1の基板10の裏面側から多孔質Si層12bが表出するまで、研削、研磨又はエッチングによって除去した(図2D)。
【0285】
次いで、貼り合わせ基板30に残った多孔質Si層12a及び12b”を49%弗化水素酸と30%過酸化水素水と水との混合液でエッチングした(図2E)。この際、単結晶Si層13はエッチストップとして機能し、多孔質Si層が選択的にエッチングされる。
【0286】
該エッチング液による非多孔質の単結晶Siのエッチング速度は極めて低いため、多孔質の単結晶Siと非多孔質の単結晶Siとのエッチングの選択比は10以上にも達し、非多孔質層におけるエッチング量(数十オングストローム程度)は、実用上無視することができる。
【0287】
以上の工程により、Si酸化膜14上に0.2μmの厚みを持った単結晶Si層13を有するSOI基板(図2E)が得られる。このSOI基板の単結晶Si層の膜厚を面内全面にわたって100点について測定したところ、膜厚の均一性は201nm±4nmであった。
【0288】
さらに水素中で1100℃で熱処理を1時間施した。表面粗さを原子間力顕微鏡で評価したところ、50μm角の領域での平均2乗粗さは、およそ0.2nmであり、通常市販されているSiウエハと同等であった。
【0289】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【0290】
なお、エピタキシャル成長させた単結晶Si層の表面に酸化膜を形成しない場合においても同様の結果が得られた。
【0291】
[その他]
上記の実施例において、多孔質Si層上に単結晶Si層等の非多孔質層をエピタキシャル成長させる工程では、CVD法の他、例えば、MBE法、スパッタ法、液相成長法等を採用することもできる。
【0292】
また、多孔質Si層を選択的にエッチングするためのエッチング液は、49%弗酸と30%過酸化水素水と水との混合液に限らず、例えば、
1)弗酸と水との混合液、
2)弗酸と水との混合液に、アルコール若しくは過酸化水素水の少なくとも一方を添加した混合液、
3)バッファード弗酸、
4)バッファード弗酸にアルコール若しくは過酸化水素水の少なくとも一方を添加した混合液、
5)弗酸、硝酸及び酢酸の混合液、
等を採用することができる。多孔質Siは、膨大な表面積を有するため、上記のように、種々のエッチング液により選択的にエッチングすることができる。
【0293】
また、貼り合わせ基板の分離工程には、ウォータージェット法を適用した流体による分離方法の他、種々の方法を採用することができる。例えば、貼り合わせ基板の面に垂直な方向に該貼り合わせ基板に対して力(例えば、押圧力、引張り力)を印加する方法、貼り合わせ基板に対して面方向にせん断力等の外圧を印加する方法、多孔質Si層を周辺部から酸化させて膨張させ、多孔質Si層内に内圧を発生させる方法、貼り合わせ基板にパルス状に変化する熱を印加して多孔質層に熱応力を加える方法、多孔質層を軟化させる方法、或いは、貼り合わせ基板を構成する2枚の基板間に楔を挿入する方法等があるが、他の方法を採用することもできる。
【0294】
また、陰電極104と処理対象の基板との間に満たす第1の電解質溶液としては、上記の各実施例に限定されず、含有するイオンやその濃度が異なる他の電解質溶液を採用することもできる。また、導電性隔壁108と処理対象の基板との間に満たす第2の電解質溶液141として、上記の各実施例では、HF、HO、COHを0.5:67:33の比率で混合した電解質溶液を利用しているが、この比率は、例えば、1:67:33、0.3:67:33、1:100:0、0.5:50:50等に変更することもできる。また、第2の電解質溶液141としては、例えば、KOH溶液も好適である。
【0295】
他の工程に関しても、上記の実施例に限定されず、種々の方法を採用することができる。
【0296】
上記のような思想、即ち、第1の電解質溶液と第2の電解質溶液として、陽極化成反応の観点において、互いに性質の異なる電解質溶液を使用するという思想は、導電性隔壁を備えない陽極化成装置を利用する場合にも適用され得る。例えば、第1の溶液として、処理対象の基板の表面を多孔質化し得る電解質溶液を使用し、第2の電解質溶液として、陽電極から汚染物質を溶出させない電解質溶液或いは陽電極からパーティクルを発生させない電解質溶液等を使用することができる。
【0297】
【発明の効果】
本発明によれば、例えば、導電性隔壁からのパーティクルの発生を防止することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体基板の製造工程を示す図である。
【図2】本発明の第2の実施の形態に係る半導体基板の製造工程を示す図である。
【図3】本発明の好適な実施の形態に係る陽極化成装置の概略構成を示す図である。
【図4】図3に示す陽極化成装置の変形例に係る陽極化成装置の概略構成を示す図である。
【図5】図3に示す陽極化成装置の他の変形例に係る陽極化成装置の概略構成を示す図である。
【図6】図3に示す陽極化成装置100を組み込んだ自動処理ラインの概略構成を示す図である。
【符号の説明】
10 第1の基板
11 単結晶Si基板
12,12a,12b 多孔質層
14,15 非多孔質層
20 第2の基板
30 貼り合わせ基板
100,200,300 陽極化成装置
101 Si基板
102 陽極化成槽
103 基板ホルダ
103a 導電性隔壁ホルダ
104 陰電極
105 陰電極ホルダ
106 陽電極
107 陽電極ホルダ
108 導電性隔壁
111,121 フィルタ
112,122 ポンプ
113,123 ポンプ
114 第1のタンク
124 第2のタンク
131 第1の電解質溶液
141 第2の電解質溶液
201,301 陽極化成槽
701 ローダー
702 ウェハキャリア
703 水洗槽
704 スピンドライヤ
705 アンローダー
710 駆動軸
721 第1搬送ロボット
722 第2搬送ロボット
731 第3搬送ロボット
[0001]
BACKGROUND OF THE INVENTION
  The present invention provides a substrate processingMethodAbout.
[0002]
[Prior art]
As a substrate having a single crystal Si layer on an insulating layer, a substrate (SOI substrate) having an SOI (silicon on insulator) structure is known. A device employing this SOI substrate has many advantages that cannot be achieved with a normal Si substrate. As this advantage, the following are mentioned, for example.
(1) Dielectric separation is easy and suitable for high integration.
(2) Excellent radiation resistance.
(3) The stray capacitance is small, and the operation speed of the element can be increased.
(4) No well process is required.
(5) Latch-up can be prevented.
(6) A completely depleted field effect transistor can be formed by thinning.
[0003]
Since the SOI structure has various advantages as described above, research on its formation method has been advanced for several decades.
[0004]
As an SOI technology, an SOS (silicon on sapphire) technology for forming Si on a single crystal sapphire substrate by heteroepitaxial growth using a CVD (chemical vapor deposition) method has been known. Although this SOS technology has been evaluated as the most mature SOI technology, a large amount of crystal defects are generated due to lattice mismatch at the interface between the Si layer and the underlying sapphire substrate, and the aluminum Si that constitutes the sapphire substrate. Practical use has not progressed due to contamination in the layers, the price of the substrate, the delay in increasing the area, and the like.
[0005]
In relatively recent years, attempts have been made to realize an SOI structure without using a sapphire substrate. This attempt is roughly divided into the following two methods.
[0006]
In the first method, after oxidizing the surface of the Si single crystal substrate, the oxide film (SiO2The Si substrate is partially exposed by forming a window in the layer), and single crystal Si is epitaxially grown in the lateral direction using the portion as a seed, thereby forming SiO.2This is a method for forming a Si single crystal layer on this (in this method, SiO 22A Si layer is deposited on the layer).
[0007]
The second method uses a Si single crystal substrate itself as an active layer, and a SiO 2 layer below it.2This is a method of forming a layer (this method does not deposit a Si layer).
[0008]
As means for realizing the first method, a method of epitaxially growing single crystal Si laterally from a single crystal Si layer by a CVD method (CVD method), a solid phase by depositing amorphous Si and heat treatment. A method of lateral epitaxial growth (solid phase growth method), an amorphous or polycrystalline Si layer is irradiated with an energy beam such as an electron beam or a laser beam focused and melted and recrystallized to produce SiO.2A method of growing a single crystal Si layer on the layer (beam annealing method) and a method of scanning a molten region in a strip shape with a rod heater (Zone Melting Recrystallization method) are known.
[0009]
Each of these methods has their merits and demerits, but there are still many problems in controllability, productivity, uniformity and quality, and none of them have been put into practical use yet. For example, the CVD method requires sacrificial oxidation for flattening and thinning, and the solid phase growth method has poor crystallinity. In addition, the beam annealing method has problems in processing time required for scanning the convergent beam, controllability such as beam overlap and focus adjustment. Among them, the Zone Melting Recrystallization method is the most mature and a relatively large scale integrated circuit has been prototyped. However, there are problems that many crystal defects such as subgrain boundaries remain, and a minority carrier device is created. It hasn't been done yet.
[0010]
The following four methods may be mentioned as the second method described above, that is, a method in which the Si substrate is not used as a seed for epitaxial growth.
[0011]
First, an oxide film is formed on a single crystal Si substrate having a V-shaped groove formed on the surface by anisotropic etching, and a polycrystal having a thickness similar to that of the single crystal Si substrate is formed on the oxide film. After depositing the Si layer, the single crystal Si is polished from the back surface of the single crystal Si substrate to form a substrate having a Si single crystal region that is dielectrically separated by being surrounded by a V-groove on the thick polycrystalline Si layer. There is a way to do it. Although this method can form a substrate with good crystallinity, a process of depositing polycrystalline Si as thick as several hundred microns or a single crystal Si substrate is polished from the back surface to leave a separated Si active layer. There is a problem of controllability and productivity regarding the process.
[0012]
Second, there is a SIMOX (Separation by Ion Implanted Oxygen) method. This method uses SiO ions by implanting oxygen ions into a single crystal Si substrate.2A method of forming a layer. In this method, the SiO inside the substrate2To form a layer, 1018(Ions / cm2) The above oxygen ions need to be implanted, and the implantation time is long, so the productivity is low. Moreover, the manufacturing cost is high. Furthermore, since a large number of crystal defects occur, the quality is not sufficient for manufacturing a minority carrier device.
[0013]
Thirdly, there is a method of forming an SOI structure by dielectric separation by oxidation of porous Si. In this method, an N-type Si layer is formed on the surface of a P-type single crystal Si substrate by proton ion implantation (Imai et al., J. Crystal Growth, vol 63, 547 (1983)) or by an epitaxial growth process and a patterning process. The substrate is anodized in an HF solution, and only the P-type Si substrate is made porous so as to surround the N-type Si island. It is a method of separation. In this method, since it is necessary to determine the Si region to be separated before the device process, there is a problem in limiting the degree of freedom in device design.
[0014]
Fourth, there is a method in which an SOI structure is formed by bonding a single crystal Si substrate to another thermally oxidized single crystal Si substrate by heat treatment or an adhesive. In this method, an active layer for forming a device needs to be thinned uniformly. That is, it is necessary to reduce the thickness of a single crystal Si substrate having a thickness of several hundred microns to a micron order or less.
[0015]
As a method for thinning, there are a polishing method and a selective etching method.
[0016]
With the method using polishing, it is difficult to uniformly thin single crystal Si. In particular, when the film thickness is reduced to the submicron order, the variation becomes several tens of percent. As the wafer diameter increases, the difficulty is increasing.
[0017]
The selective etching method is effective in terms of uniform thinning, but the selectivity is 102There are problems in that it can only be obtained to a certain extent, the surface property after etching is poor, and the crystallinity of the SOI layer is poor.
[0018]
By the way, a light-transmitting substrate typified by glass is important for constituting a contact sensor or a projection type liquid crystal display device which is a light receiving element. In order to further increase the density, resolution, and definition of pixels (picture elements) of sensors and display devices, high-performance drive elements are required. Therefore, there is a need for a technique for forming a single crystal Si layer having excellent crystallinity on a light transmissive substrate.
[0019]
However, when a Si layer is deposited on a light-transmitting substrate typified by glass, the Si layer is only amorphous or polycrystalline. This is because the crystal structure of the light transmissive substrate is amorphous and the Si layer formed thereon reflects the disorder of the crystal structure of the light transmissive substrate.
[0020]
The present applicant has disclosed a new SOI technology in Japanese Patent Laid-Open No. 5-21338. In this technique, a porous layer is formed on a single crystal Si substrate, and a first substrate on which a non-porous layer single crystal layer is formed is bonded to a second substrate through an insulating layer, and then The non-porous single crystal layer is transferred to the second substrate by separating the bonded substrate into two by the porous layer. This technology has excellent film thickness uniformity of the SOI layer, can reduce the crystal defect density of the SOI layer, has good surface flatness of the SOI layer, and does not require expensive special specification manufacturing equipment It is excellent in that an SOI substrate having an SOI film in the range of several hundreds of μm to 10 μm can be manufactured with the same manufacturing apparatus.
[0021]
Furthermore, the present applicant, in JP-A-7-302889, after laminating the first substrate and the second substrate, the first substrate is separated from the second substrate without breaking, and then A technique has been disclosed in which the surface of the separated first substrate is smoothed to form a porous layer again and reused. This technique has the excellent advantage that the first substrate can be used without waste, so that the manufacturing cost can be greatly reduced and the manufacturing process is simple.
[0022]
As a method of separating the bonded substrates into two without destroying both the first and second substrates, for example, the two substrates are mutually connected by applying a force in a direction perpendicular to the bonding surface. A method of pulling in the opposite direction, a method of applying a shear stress parallel to the bonding surface (for example, a method of moving both substrates in directions opposite to each other in a plane parallel to the bonding surface, or a force in the circumferential direction) In this way, both substrates are rotated in opposite directions), a method of applying pressure in a direction perpendicular to the bonding surface, a method of applying wave energy such as ultrasonic waves to the separation region, and bonding to the separation region A method of inserting a peeling member (for example, a sharp blade such as a knife) from the side surface of the substrate in parallel to the bonding surface, and the expansion energy of the substance soaked into the porous layer functioning as a separation region , A method in which a porous layer that functions as a separation region is thermally oxidized from the side surface of a bonded substrate, and the porous layer is expanded by volume, and a porous layer that functions as a separation region is bonded. There is a method of selectively etching and separating from the side surface of the substrate.
[0023]
Porous Si was discovered by Uhlir et al. In 1956 in the research process of electropolishing of semiconductors (A. Uhlir, Bell Syst. Tech. J., vol. 35, 333 (1956)). Porous Si can be formed by anodizing a Si substrate in HF solution.
[0024]
Unagami et al. Studied the dissolution reaction of Si in anodization, and reported that holes were necessary for the anodic reaction of Si in HF solution, and the reaction was as follows (T. Unagami) J. Electrochem. Soc., Vol. 127, 476 (1980)). Si + 2HF + (2-n) e+ → SiF2+ 2H++ ne-
SiF2+ 2HF → SiFFour+ H2
SiFFour+ 2HF → H2SiF6
Or
Si + 4HF + (4-λ) e + → SiFFour+ 4H++ λe-
SiFFour+ 2HF → H2SiF6
Where e+And e-Represents holes and electrons, respectively. Also, n and λ are the number of holes necessary for each Si atom to dissolve, and porous Si is formed when the condition of n> 2 or λ> 4 is satisfied. .
[0025]
From the above, it can be considered that P-type Si having holes is made porous, but N-type Si is not made porous. The selectivity in this porosification has been reported by Nagano et al. And Imai (Nagano, Nakajima, Anno, Onaka, Sugawara, IEICE Technical Report, vol. 79, SSD 79-9549 (1979)), (K Imai, Solid-State Electronics, vol.24,159 (1981)).
[0026]
However, there is a report that a high concentration of N-type Si can be made porous (R. P. Holmstrom and J. Y. Chi, Appl. Phys. Lett., Vol. 42, 386 (1983)). Therefore, it is important to select a substrate that can be made porous regardless of whether it is P-type or N-type.
[0027]
In order to form a porous layer on a Si substrate, a pair of electrodes is supported in a treatment tank filled with an HF solution, and the Si substrate is held between the electrodes, and a current is passed between the electrodes. In this case, the problem is that the Si element is contaminated by the metal element constituting the positive electrode being dissolved into the HF solution.
[0028]
The present applicant discloses an anodizing apparatus for solving this problem in Japanese Patent Application Laid-Open No. 6-275598. In the anodizing apparatus disclosed in Japanese Patent Application Laid-Open No. 6-275598, a conductive partition made of a Si material is disposed between a Si substrate and a positive electrode, and contamination of the Si substrate with a metal element constituting the positive electrode is prevented. Cut off by a conductive electrode.
[0029]
[Problems to be solved by the invention]
As in the anodizing apparatus according to JP-A-6-275598, when a conductive partition made of Si material is disposed between the Si substrate to be processed and the positive electrode and the Si substrate is subjected to anodizing treatment, the anode Depending on the chemical conversion conditions, not only the surface of the Si substrate to be processed but also the surface of the conductive partition walls may be made porous.
[0030]
In order to perform the production efficiently, it is preferable that the conductive partition wall can withstand many anodizing treatments. However, if the conductive partition wall is used in many anodizing treatments under the condition that the conductive partition wall becomes porous, the surface of the conductive partition wall becomes porous, and finally the conductive partition wall The vicinity of the surface of the material collapses, and Si particles fall off the conductive partition. The particles contaminate the Si substrate and the anodizing tank to be processed.
[0031]
The present invention has been made in view of the above-described background, and an object thereof is to prevent, for example, generation of particles from a conductive partition.
[0032]
[Means for Solving the Problems]
  The substrate processing method according to one aspect of the present invention uses an anodizing apparatus in which a conductive partition wall electrically connected to the positive electrode is disposed between the negative electrode and the positive electrode. A substrate to be processed between the conductive partition and the conductive partition, and forming a porous layer on the substrate by anodization reaction, wherein the negative electrode and the substrate are connected to the first electrode A preparatory step in which the conductive partition and the substrate are in electrical contact with each other through the electrolyte solution, and an electric current is applied between the negative electrode and the positive electrode. An anodizing step of forming a porous layer on the negative electrode side surface of the substrate by flowing, and using the electrolyte solution having the ability to make the substrate porous as the first electrolyte solution, As the second electrolyte solution, substantially the conductive Use electrolyte solution having no ability to porous partition walls,Both the first electrolyte solution and the second electrolyte solution are solutions containing hydrogen fluoride, and the first electrolyte solution has a higher concentration of hydrogen fluoride than the second electrolyte solution,The conductive partition is made of the same material as the substrate.
[0033]
  AboveIn the treatment method, for example, it is preferable to use, as the second electrolyte solution, an electrolyte solution having an ability to electrolytically etch the conductive partition.
[0035]
  AboveIn the processing method, for example, the conductive partition is preferably made of a Si material.
[0039]
  AboveIn the treatment method, for example, the first electrolyte solution preferably has a hydrogen fluoride concentration of 10 to 50%.
[0040]
  AboveIn the treatment method, for example, the second electrolyte solution preferably has a hydrogen fluoride concentration of 10% or less.
[0041]
  AboveIn the treatment method, for example, the second electrolyte solution preferably has a hydrogen fluoride concentration of 2% or less.
[0042]
  AboveIn the processing method, for example, it is preferable that all of the current supplied from the positive electrode to the substrate is supplied through the conductive partition.
[0043]
  AboveIn the treatment method, for example, in the anodizing step, a porous layer having a multilayer structure composed of two or more layers having different porosities is preferably formed on the substrate.
[0044]
  AboveIn the treatment method, for example, in the anodizing step, it is preferable to form a porous layer having a multilayer structure by changing the magnitude of a current flowing between the negative electrode and the positive electrode.
[0045]
  AboveIn the treatment method, for example, in the anodizing step, it is preferable to form a porous layer having a multilayer structure by exchanging the first electrolyte solution with another electrolyte solution.
[0046]
  AboveIn the processing method, for example, the preparation step includes a step of holding a substrate to be processed between the negative electrode and the positive electrode by a substrate holder, and the first electrolyte between the negative electrode and the substrate. It is preferable to include a step of filling the solution and filling the second electrolyte solution between the conductive partition and the substrate.
[0047]
  AboveThe processing method may further include, for example, a step of discharging the first and second electrolyte solutions after a porous layer is formed on the substrate to be processed, and a step of removing the substrate from the substrate holder. preferable.
[0048]
  AboveIn the treatment method, for example, in the anodizing step, the porosity of all or a part of the second and subsequent layers counted from the surface of the substrate is higher than the porosity of the first layer counted from the surface of the substrate. It is preferable to form a porous layer having a multilayer structure.
[0049]
  AboveIn the treatment method, for example, in the anodizing step, the porosity of the first layer may be 30% or less, and the porosity of all or a part of the second and subsequent layers may be 30% or more. preferable.
[0050]
  AboveIn the treatment method, for example, in the anodizing step, the thickness of the second layer is preferably 5 μm or less.
[0051]
  AboveThe processing method preferably further includes, for example, a cleaning step of cleaning the substrate after the porous layer is formed on the substrate to be processed.
[0052]
  AbovePreferably, the processing method further includes, for example, a drying step of drying the substrate cleaned in the cleaning step.
[0053]
  Others described in the specificationThe substrate processing method according to the second aspect of the present invention includes a negative electrode and a positive electrode, and the negative electrode of the anodizing tank is separated into the negative electrode side and the positive electrode side by the substrate to be processed. A substrate is disposed between the anode and the positive electrode, and a porous layer is formed on the substrate by anodizing reaction, wherein the first electrolyte solution is placed on the negative electrode side of the anodizing tank. Filling the second electrolyte solution on the positive electrode side and filling the anode and forming a porous layer on the negative electrode side surface of the substrate by passing a current between the negative electrode and the positive electrode A chemical conversion step, wherein the first electrolyte solution and the second electrolyte solution are electrolyte solutions having different properties in terms of anodization reaction.
[0054]
  AboveIn the substrate processing method according to the second aspect, for example, the anodizing tank preferably includes a conductive partition for isolating the positive electrode and the substrate to be processed.
[0055]
  Other than the invention described in the specificationAn anodizing apparatus according to a third aspect is an anodizing apparatus for forming a porous layer on a substrate by an anodizing reaction, and includes a negative electrode, a positive electrode, and the negative electrode and the positive electrode. A substrate holder that holds the substrate to be processed, a conductive partition that separates the positive electrode and the substrate and is electrically connected to the positive electrode, and a first between the negative electrode and the substrate. First supply means for supplying the electrolyte solution, second supply means for supplying a second electrolyte solution between the conductive partition and the substrate, and the gap between the negative electrode and the substrate. A first discharge means for discharging the first electrolyte solution; a second discharge means for discharging the second electrolyte solution between the conductive partition and the substrate; the first electrolyte solution; The first and second in accordance with a procedure that does not mix with the second electrolyte solution. Further comprising a supply means and control means for controlling said first and second discharge means and said.
[0056]
  Other than the invention described in the specificationAccording to a fourth aspect of the present invention, there is provided a substrate manufacturing method comprising: a first forming step of forming a porous layer on a surface of a substrate according to any one of the substrate processing methods described above; and a non-porous layer on the porous layer. A second forming step to be formed and a substrate obtained by the second forming step as a first substrate, and the first substrate and a separately prepared second substrate are bonded with the non-porous layer interposed therebetween. A bonding step of forming a bonded substrate together, and a removing step of removing a portion from the back surface of the first substrate to the porous layer from the bonded substrate.
[0057]
  Other than the invention described in the specificationThe substrate manufacturing method according to the fifth aspect includes a first forming step of forming a porous layer on the surface of the substrate according to any one of the above-described substrate processing methods, and a non-porous layer on the porous layer. A second forming step to be formed and a substrate obtained by the second forming step as a first substrate, and the first substrate and a separately prepared second substrate are bonded with the non-porous layer interposed therebetween. A bonding step of forming a bonded substrate together, a separation step of separating the bonded substrate at the portion of the porous layer, and a removing step of removing the porous layer remaining on the second substrate after separation It is characterized by including.
[0058]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, in the separation step, the bonded substrate is preferably separated into two substrates by driving a fluid toward the porous layer.
[0059]
  Other than the invention described in the specificationIn the method for manufacturing a substrate according to the fifth aspect, for example, in the separation step, a force is applied to the bonded substrate in a direction substantially perpendicular to the surface of the bonded substrate. It is preferable to separate the bonded substrate into two substrates.
[0060]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, in the separation step, the bonded substrate is separated into two substrates by applying shear stress to the bonded substrate in the surface direction. It is preferable.
[0061]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, in the separation step, the peripheral portion of the porous layer of the bonded substrate is oxidized and volume-expanded so that the bonded substrate is divided into two substrates. It is preferable to separate them.
[0062]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, a liquid is preferably used as the fluid.
[0063]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, a gas is preferably used as the fluid.
[0064]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, it is preferable that the method further includes, for example, a step of removing the porous layer remaining on the surface of the first substrate after separation so that the substrate can be reused.
[0065]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, in the first forming step, it is preferable to form a porous layer having a multilayer structure having different porosities.
[0066]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, in the separation step, it is preferable to use an inner layer of the multi-layered porous layer as a separation layer.
[0067]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, in the first formation step, it is preferable to form a porous layer on the surface of the Si substrate.
[0068]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, the non-porous layer preferably includes a semiconductor layer.
[0069]
  Other than the invention described in the specificationIn the method for manufacturing a substrate according to the fifth aspect, for example, the non-porous layer preferably includes a single crystal Si layer.
[0070]
  Other than the invention described in the specificationIn the method for manufacturing a substrate according to the fifth aspect, for example, the non-porous layer preferably includes a single crystal Si layer and an insulating layer in order from the inside.
[0071]
  Other than the invention described in the specificationIn the method for manufacturing a substrate according to the fifth aspect, for example, the insulating layer is made of SiO.2A layer is preferred.
[0072]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, the non-porous layer preferably includes a compound semiconductor layer.
[0073]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, the second substrate is preferably a Si substrate.
[0074]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, the second substrate is preferably a Si substrate having an oxide film on the surface.
[0075]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, the second substrate is preferably a light-transmitting substrate.
[0076]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, the second substrate is preferably an insulating substrate.
[0077]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, the second substrate is preferably a quartz substrate.
[0078]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, it is preferable to further include a flattening step of flattening the separated second substrate after the removing step.
[0079]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, the planarization step preferably includes a heat treatment in an atmosphere containing hydrogen.
[0080]
  Other than the invention described in the specificationIn the method for manufacturing a substrate according to the fifth aspect, for example, in the removing step, a) hydrofluoric acid, b) a mixed solution obtained by adding at least one of alcohol and hydrogen peroxide to hydrofluoric acid, c) buffered hydrofluoric acid D) It is preferable that the porous layer is selectively etched using any one of buffered hydrofluoric acid and a mixed liquid obtained by adding at least one of alcohol and hydrogen peroxide to hydrofluoric acid as an etchant.
[0081]
  Other than the invention described in the specificationIn the method for manufacturing a substrate according to the fifth aspect, for example, in the removing step, the porous layer may be selectively etched with an etchant that etches the porous layer faster than the compound semiconductor is etched. preferable.
[0082]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, in the removing step, the porous layer is preferably selectively polished using the non-porous layer as a stopper.
[0083]
  Other than the invention described in the specificationIn the substrate manufacturing method according to the fifth aspect, for example, the bonding step is preferably a step of bringing the first substrate on which the non-porous layer is formed into close contact with the second substrate.
[0084]
  Other than the invention described in the specificationIn the method for manufacturing a substrate according to the fifth aspect, for example, the bonding step includes an anode bonding and pressurization after the first substrate on which the non-porous layer is formed is brought into close contact with the second substrate. Or it is preferable that it is the process of performing the process chosen from heat processing or these combination.
[0085]
  Other than the invention described in the specificationA method for manufacturing a semiconductor thin film according to a sixth aspect includes a first forming step of forming a porous layer on a surface of a substrate according to any one of the above-described substrate processing methods, and forming the semiconductor thin film on the porous layer And a separation step of separating the substrate obtained by the second formation step at the portion of the porous layer.
[0086]
  Other than the invention described in the specificationIn the method for manufacturing a semiconductor thin film according to the sixth aspect, for example, in the separation step, the substrate is obtained by attaching a film to the semiconductor thin film of the substrate obtained by the second formation step and peeling the film. Is preferably separated at the porous layer portion.
[0087]
DETAILED DESCRIPTION OF THE INVENTION
Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.
[0088]
First, the manufacturing process of the semiconductor substrate according to the first embodiment of the present invention will be described. FIG. 1 is a diagram showing a manufacturing process of a semiconductor substrate according to the first embodiment of the present invention.
[0089]
First, in the step shown in FIG. 1A, a single crystal Si substrate 11 is prepared, and one porous layer 12 is formed on the surface side.
[0090]
Next, in the process shown in FIG. 1B, at least one non-porous layer is formed on the porous layer 12, and this is used as the first substrate 10. In the illustrated example, two non-porous layers 13 and 14 are formed. As the lower non-porous layer 13, for example, a single crystal Si layer is suitable. This single crystal Si layer can be used, for example, as an active layer in an SOI substrate. Further, as the non-porous layer 14 on the surface side, for example, SiO2An (insulating layer) layer is preferred. This SiO2The layer is suitable for separating the active layer from the bonding interface.
[0091]
As the non-porous layer, in addition to the above, a polycrystalline Si layer, an amorphous Si layer, a metal layer, a compound semiconductor layer, a superconducting layer, and the like are also suitable. Further, an element such as a MOSFET may be formed in the non-porous layer at this time.
[0092]
In the step shown in FIG. 1C, the first substrate 10 and the separately prepared second substrate 20 are brought into close contact with each other with the non-porous layers 13 and 14 interposed therebetween. Then, the 1st board | substrate 10 and the 2nd board | substrate 20 are bonded together by the process which combined anodic bonding, pressurization or heat processing, or these, and the bonded substrate 30 is created.
[0093]
Here, when a single crystal Si layer is formed as the non-porous layer 13, the surface of the single crystal Si layer is SiO 2 by a method such as thermal oxidation as described above.2It is preferable to bond the first substrate 10 and the second substrate 20 after forming the layer.
[0094]
Further, as the second substrate 20, in addition to the Si substrate, for example, a Si substrate with SiO 22A substrate on which a layer is formed, a light-transmitting substrate such as quartz, an insulating substrate, a sapphire substrate, and the like are suitable. However, the material of the second substrate is not limited to these, and other types of substrates can be used as long as the bonding surface is a sufficiently flat substrate. Furthermore, instead of the second substrate 20, for example, a flexible film or the like can be adopted.
[0095]
Note that when the non-porous layer 13 is not composed of Si or when the Si substrate is not used as the second substrate 20, it is not necessary to form the non-porous layer 14 as an insulating layer.
[0096]
Further, at the time of bonding, it is also possible to stack three sheets with a separate insulating thin plate sandwiched between the first substrate 10 and the second substrate 20.
[0097]
In the step shown in FIG. 1D, the bonded substrate stack 30 is separated into two at the porous layer 12 portion. As a separation method, for example, a method of driving a fluid into the porous layer 12, a method of applying a force (for example, pressing force or tensile force) to the bonded substrate 30 in a direction perpendicular to the surface, and bonding A method of applying an external pressure such as a shearing force in a plane direction to the substrate 30, a method of oxidizing the porous Si layer 12 from the peripheral portion to expand it, and generating an internal pressure in the porous Si layer 12, and a bonded substrate 30 A method of applying thermal stress to the porous layer 12 by applying heat that changes in a pulsed manner, a method of softening the porous layer 12, or inserting a wedge between the two substrates constituting the bonded substrate 30 There are other methods, but other methods can also be adopted. Here, in the method of injecting a fluid into the porous layer 12, as the fluid, for example, a liquid such as pure water, a gas such as nitrogen gas, air gas, oxygen gas, hydrogen gas, carbon dioxide gas, or inert gas is preferable. is there.
[0098]
Instead of separating the bonded substrate 30 into two substrates, the portion from the back surface of the first substrate 10 to the porous layer 12 in the bonded substrate 30 may be removed by grinding, polishing, or the like.
[0099]
By this separation process, the bonded substrate 30 is obtained by combining the substrate 10 ′ having the porous layer 12 ′ on the single crystal Si substrate 11, the non-porous layer (for example, the insulating layer) 14, the non-porous layer 14, The substrate is separated into a porous layer (for example, a single crystal Si layer) 13 and a substrate (20 + 10 ″) having a porous layer 12 ″ in this order.
[0100]
In the step shown in FIG. 1E, the porous layer 12 ″ on the second substrate 20 is removed. When the non-porous layer 13 is a single crystal Si layer, for example, for etching Si. Ordinary etching solution, or a mixed solution obtained by adding at least one of alcohol and hydrogen peroxide to hydrofluoric acid or hydrofluoric acid, which is an etching solution for selectively etching porous Si, or buffered hydrofluoric acid or Electroless wet chemical etching of only the porous Si layer 12 ″ using at least one kind of etching solution selected from a mixed solution obtained by adding at least one of alcohol and hydrogen peroxide to buffered hydrofluoric acid. Thus, the non-porous layers 14 and 13 can be left on the second substrate 20. Since porous Si has an enormous surface area, as described above, it is possible to selectively etch only porous Si even using a normal Si etchant.
[0101]
There is also a method of selectively removing the porous Si layer 12 ″ by polishing using the non-porous layer 13 as a polishing stopper.
[0102]
When the compound semiconductor layer is formed as the non-porous layer 13, for example, by using an etchant having a faster etching rate of Si than the etching rate of the compound semiconductor, only the porous Si layer 12 ″ is selectively selected. The single crystal compound semiconductor layer (non-porous layer 13) thinned by chemical etching can be left on the second substrate 20. The single crystal compound semiconductor layer (non-porous layer 13) can be used as a polishing stopper. There is also a method of selectively removing the porous Si layer 12 ″ by polishing.
[0103]
FIG. 1E shows the semiconductor substrate manufactured by the above process. According to the above process, a non-porous thin film (for example, a single crystal Si thin film) having a flat and uniform film thickness can be formed over the entire area of the second substrate 20.
[0104]
For example, as the non-porous layer 13 on the surface side, a single-crystal Si layer, and as the non-porous layer 14 inside, SiO2The semiconductor substrate on which the layer is formed can be used as an SOI substrate. In addition, when an insulating substrate is employed as the second substrate 20, a semiconductor substrate suitable for manufacturing an insulated electronic device can be formed.
[0105]
In the step shown in FIG. 1F, the porous layer 12 'remaining on the single crystal Si substrate 11 is removed. Then, when the surface flatness is unacceptably rough, the surface of the single crystal Si substrate 11 is flattened, whereby the single crystal Si substrate 11 for forming this substrate as the first substrate 10, or It can be used as the second substrate 20.
[0106]
Next, a manufacturing process of the semiconductor substrate according to the second embodiment of the present invention will be described. FIG. 2 is a diagram showing a manufacturing process of a semiconductor substrate according to the second embodiment of the present invention.
[0107]
First, in the step shown in FIG. 2A, a single crystal Si substrate 11 is prepared, and two porous layers 12a and 12b having different porosities are formed on the surface side. Three or more porous layers may be formed.
[0108]
The porous layer 12a as the outermost surface layer preferably has a porosity of 30% or less, for example, in order to form a high quality epitaxial layer thereon. On the other hand, the second porous layer 12b preferably has a porosity of 30% or more, for example, in order to facilitate separation.
[0109]
In the step shown in FIG. 2B, at least one non-porous layer is formed on the outermost porous layer 12 a, and this is used as the first substrate 10. In the illustrated example, two non-porous layers 13 and 14 are formed. As the lower non-porous layer 13, for example, a single crystal Si layer is suitable. This single crystal Si layer can be used, for example, as an active layer in an SOI substrate. Further, as the non-porous layer 14 on the surface side, for example, SiO2An (insulating layer) layer is preferred. This SiO2The layer is suitable for separating the active layer from the bonding interface.
[0110]
As the non-porous layer, in addition to the above, a polycrystalline Si layer, an amorphous Si layer, a metal layer, a compound semiconductor layer, a superconducting layer, and the like are also suitable. Further, an element such as a MOSFET may be formed in the non-porous layer at this time.
[0111]
In the step shown in FIG. 2C, the first substrate 10 and the separately prepared second substrate 20 and the non-porous layer are sandwiched at room temperature. Thereafter, the first substrate 10 and the second substrate 20 are bonded to each other by anodic bonding, pressurization, heat treatment, or a combination of these to form a bonded substrate 30.
[0112]
Here, when a single crystal Si layer is formed as the non-porous layer 13, the surface of the single crystal Si is SiO 2 by a method such as thermal oxidation as described above.2It is preferable to bond the first substrate 10 and the second substrate 20 after forming the layer.
[0113]
Further, as the second substrate 20, in addition to the Si substrate, for example, a Si substrate with SiO 22A substrate on which a layer is formed, a light-transmitting substrate such as quartz, an insulating substrate, a sapphire substrate, and the like are suitable. However, the material of the second substrate is not limited to these, and other types of substrates can be used as long as the bonding surface is a sufficiently flat substrate. Furthermore, instead of the second substrate 20, for example, a flexible film or the like can be adopted.
[0114]
Note that when the non-porous layer 13 is not composed of Si or when the Si substrate is not used as the second substrate 20, it is not necessary to form the non-porous layer 14 as an insulating layer.
[0115]
Further, at the time of bonding, it is also possible to stack three sheets with a separate insulating thin plate sandwiched between the first substrate 10 and the second substrate 20.
[0116]
In the step shown in FIG. 2D, the bonded substrate stack 30 is separated into two at the porous layers 12a and 12b, particularly at the lower porous layer 12b. As a separation method, for example, a method of driving a fluid into the porous layers 12a and 12b, a method of applying a force (for example, pressing force, tensile force) to the bonded substrate 30 in a direction perpendicular to the surface thereof, A method of applying an external pressure such as a shearing force to the bonded substrate 30 in a plane direction, and oxidizing and expanding the porous Si layers 12a and 12b from the peripheral portion to generate an internal pressure in the porous Si layers 12a and 12b. A method for applying heat stress to the porous layers 12a and 12b by applying a pulse-like heat to the bonded substrate 30; a method for softening the porous layers 12a and 12b; Although there is a method of inserting a wedge between two substrates, other methods can also be adopted. Here, in the method of driving the fluid into the porous layers 12a and 12b, examples of the fluid include liquids such as pure water, gases such as nitrogen gas, air gas, oxygen gas, hydrogen gas, carbon dioxide gas, and inert gas. Is preferred.
[0117]
Instead of separating the bonded substrate 30 into two substrates, the layers from the back surface of the first substrate 10 to the porous layers 12a and 12b in the bonded substrate 30 may be removed by grinding, polishing, or the like.
[0118]
By this separation process, the bonded substrate 30 is obtained by combining the substrate 10 ′ having the porous layer 12 b ′ on the single crystal Si substrate 11, the non-porous layer (for example, insulating layer) 14 on the second substrate 20, The substrate is separated into a porous layer (for example, a single crystal Si layer) 13, a porous layer 12a, and a substrate (20 + 10 ″) having a porous layer 12b ″ in this order.
[0119]
2E, the porous layers 12a and 12b ″ on the second substrate 20 are removed. When the nonporous layer 13 is a single crystal Si layer, for example, Si is etched. Or a mixed solution obtained by adding at least one of alcohol and hydrogen peroxide to hydrofluoric acid or hydrofluoric acid, which is an etching solution for selectively etching porous Si, or buffered fluorine. Only the porous Si layers 12a and 12b "are electrolessly wetted using at least one etching solution selected from a mixed solution obtained by adding at least one of alcohol and hydrogen peroxide to acid or buffered hydrofluoric acid. By performing chemical etching, the nonporous layers 14 and 13 can be left on the second substrate 20. Since porous Si has an enormous surface area, as described above, it is possible to selectively etch only porous Si even using a normal Si etchant.
[0120]
There is also a method of selectively removing the porous Si layers 12a and 12b ″ by polishing using the non-porous layer 13 as a polishing stopper.
[0121]
When the compound semiconductor layer is formed as the non-porous layer 13, for example, only the porous Si layers 12a and 12b ″ are selected by using an etchant that etches Si faster than the compound semiconductor is etched. The single crystal compound semiconductor layer (non-porous layer 13) thinned on the second substrate 20 by chemical etching can be left, and the single crystal compound semiconductor layer (non-porous layer 13) is polished. There is also a method of selectively removing the porous Si layers 12a and 12b ″ as a stopper by polishing.
[0122]
FIG. 2E shows the semiconductor substrate manufactured by the above process. According to the above process, a non-porous thin film (for example, a single crystal Si thin film) having a flat and uniform film thickness can be formed over the entire area of the second substrate 20.
[0123]
For example, as the non-porous layer 13 on the surface side, a single-crystal Si layer, and as the non-porous layer 14 inside, SiO2The semiconductor substrate on which the layer is formed can be used as an SOI substrate. In addition, when an insulating substrate is employed as the second substrate 20, a semiconductor substrate suitable for manufacturing an insulated electronic device can be formed.
[0124]
In the step shown in FIG. 2F, the porous layer 12b 'remaining on the single crystal Si substrate 11 is removed. Then, when the surface flatness is unacceptably rough, the surface of the single crystal Si substrate 11 is flattened, whereby the single crystal Si substrate 11 for forming this substrate as the first substrate 10, or It can be used as the second substrate 20.
[0125]
Hereinafter, the step shown in FIG. 1A or FIG. 2A, that is, an anodizing apparatus according to a preferred embodiment of the present invention for forming a porous Si layer on the surface of a single crystal Si substrate will be described. To do. .
[0126]
FIG. 3 is a diagram showing a schematic configuration of an anodizing apparatus according to a preferred embodiment of the present invention.
[0127]
The anodizing apparatus 100 has a conductive partition wall 108 between the negative electrode 104 and the positive electrode 106 for preventing contamination of the Si substrate 101 to be processed by the positive electrode 106 and the electrolyte solution. The conductive partition 108 is preferably composed of, for example, a Si substrate, particularly a Si substrate having a specific resistance comparable to that of the Si substrate 101 to be processed. As described above, the conductive partition 108 is made of the same material as the Si substrate 101 to be processed, so that the Si substrate 101 to be processed can be prevented from being contaminated.
[0128]
The conductive partition 108 is preferably detachable. In the example shown in FIG. 3, for example, it is preferable to provide a vacuum suction mechanism on the surface of the positive electrode 106 or the positive electrode holder 107 as a mechanism for attaching and detaching the conductive partition wall 108. Note that the conductive partition wall 108 and the positive electrode 106 need to be electrically connected. Therefore, when there is a gap between the conductive partition wall 108 and the positive electrode 106, it is necessary to fill the gap with a conductive solution, a conductive material, or the like.
[0129]
The negative electrode 104 is held by a negative electrode holder 105.
[0130]
In this anodizing apparatus 100, the anodizing tank 102 is separated into two tanks, a tank on the negative electrode 104 side and a tank on the conductive partition wall 108 (positive electrode 106) side, by the Si substrate 101 to be processed. Therefore, the first electrolyte solution 131 supplied to the front surface side of the Si substrate 101 to be processed and the second electrolyte solution 141 supplied to the back surface side of the Si substrate 101 are made into electrolyte solutions having different properties. Can do.
[0131]
Here, the electrolyte solutions having different properties refer to, for example, electrolyte solutions having different types of ions contained therein, electrolyte solutions having different concentrations of ions contained therein, and the like.
[0132]
In this anodizing apparatus 100, the negative electrode 104 side of the anodizing tank 102, that is, between the negative electrode 104 and the surface side of the Si substrate 101 to be processed (surface on which the porous Si layer is to be formed) As an electrolyte solution 131, an electrolyte solution having an ability to make the Si substrate 101 porous is filled.
[0133]
On the other hand, between the positive electrode 106 side of the anodizing tank 102, that is, between the conductive partition wall 108 and the back side of the Si substrate 101 to be processed (the surface on which the porous Si layer is not formed), the second electrolyte solution 141. For example, it is preferable to fill an electrolyte solution that does not substantially have the ability to make the conductive partition wall 108 porous. Here, the electrolyte solution that does not substantially have the ability to be porous with the conductive partition 108 has a low ability to make the conductive partition 108 porous, and practically the ability to make the conductive partition 108 porous. Also included are electrolyte solutions that can be regarded as lacking.
[0134]
As an example of such a second electrolyte solution 141, for example, an electrolyte solution capable of electrolytic etching (or electrolytic polishing) of the conductive partition wall 108 can be given. When an electrolyte solution that can electrolytically etch the conductive partition 108 is used, the surface of the conductive partition 108 is entirely etched without making the surface porous. Another example of the second electrolyte solution 141 is an electrolyte solution containing only ions that do not react with the constituent material of the conductive partition wall 108, for example.
[0135]
Specifically, as the first electrolyte solution 131, for example, an HF solution having a concentration of 10 to 50% is suitable. Further, as the second electrolyte solution 141, for example, an HF solution having a concentration of 10% or less is preferable, and an HF solution having a concentration of 2% or less is more preferable.
[0136]
As described above, between the conductive partition wall 108 and the Si substrate 101, the second electrolyte solution 141 is filled with an electrolyte solution that does not substantially have the ability to make the conductive partition wall 108 porous. When the Si substrate 101 is made porous (anodized), the conductive partition 108 can be prevented from being made porous, and the possibility of particles being generated from the conductive partition 108 can be reduced.
[0137]
On the other hand, as in the prior art, the space between the negative electrode (104) and the Si substrate (101) is filled between the conductive partition (108) made of Si material and the Si substrate (101) to be processed. If the electrolyte solution is the same as the electrolyte solution or the electrolyte partition that fills the electrolyte solution that can be made porous like the Si substrate (101) to be treated, the conductive partition (108) is naturally provided. It is made porous from its surface. Therefore, when one conductive partition wall (108) is attached to the anodizing tank (102) and the anodizing process is performed on a large number of Si substrates (101), a thick porous layer becomes conductive according to the number of processed sheets. It is formed on the partition wall.
[0138]
If the conductive partition wall in which the thick porous layer is formed is continuously used, finally, the porous layer is physically collapsed, and particles composed of the constituent material of the conductive partition wall or the reaction product thereof are generated. The particles contaminate the Si substrate and the anodizing tank to be treated and the electrolyte solution.
[0139]
Under the condition that the conductive partition wall (108) is made porous, particularly when a porous layer having a multilayer structure with different porosities is formed on the Si substrate (101) to be processed, the collapse of the conductive partition wall ( Particle generation) occurs remarkably. The cause is considered to be the following two points.
[0140]
1) Since porous layers having different porosities are formed in layers on the conductive partition walls, the pore walls cannot withstand stress.
[0141]
2) When a porous layer having a high porosity is formed under a porous layer having a low porosity, the porosity of the porous layer having a high porosity is determined by the depth from the surface of the conductive partition wall to the layer. The depth of the thickness (the total thickness of the porous layer) increases as the depth increases. Therefore, when the number of processed Si substrates increases, the porosity of the porous layer formed at the deepest portion of the conductive partition reaches the limit value, and the pore wall collapses.
[0142]
Hereinafter, a preferred procedure for forming a porous Si layer on a Si substrate using the anodizing apparatus 100 according to a preferred embodiment of the present invention will be described.
[0143]
First, in a state where the electrolyte solution in the anodizing tank 102 is empty, the Si substrate 101 to be processed is brought into contact with a suction portion (for example, a suction pad) of the substrate holder 103 by a transfer robot or the like and sucked by the substrate holder 103. Let The substrate holder 103 has a vacuum suction mechanism as a suction portion for holding the Si substrate 101.
[0144]
Next, the first electrolyte solution 131 is pumped from the first tank 114 by the pump 112 and supplied between the negative electrode 104 of the anodizing tank 102 and the Si substrate 101 through the filter 111. In parallel with this, the second electrolyte solution 141 is pumped from the second tank 124 by the pump 122 and supplied between the conductive partition wall 108 of the anodizing tank 102 and the Si substrate 101 through the filter 121.
[0145]
As described above, the first electrolyte solution 131 is an electrolyte solution having the ability to make the surface of the Si substrate 101 to be processed porous, and the second electrolyte solution 141 is substantially a conductive partition wall. It is an electrolyte solution that does not have the ability to make 108 porous.
[0146]
When the first electrolyte solution 131 and the second electrolyte solution 141 are filled on the negative electrode 104 side and the positive electrode 106 side of the anodizing tank 102, respectively, a predetermined size is provided between the negative electrode 104 and the positive electrode 106. A current is passed to form a porous layer having a predetermined porosity on the surface of the Si substrate 101 to be processed. At this time, the entire surface of the conductive partition wall 108 is electrolytically etched without being made porous.
[0147]
Next, the first electrolyte solution 131 is extracted from the lower part of the anodizing tank 102 on the negative electrode 104 side by the pump 113 and discharged to the first tank 114. In parallel with this, the pump 123 extracts the second electrolyte solution 141 from the lower part of the anodizing tank 101 on the positive electrode 106 side and discharges it to the second tank 124.
[0148]
Next, the processed Si substrate 101 is removed from the substrate holder 103 by a transfer robot or the like and transferred to a predetermined position (for example, a carrier).
[0149]
The above process is a process of forming one porous layer 12 on the surface of the Si substrate 11 (101) as shown in FIG.
[0150]
Next, as shown in FIG. 2, as a method for forming two porous layers 12a and 12b on the Si substrate 11 (101) or a method for forming three or more porous layers, There are two methods.
[0151]
In the first method, the first layer (upper layer) porous layer 12 a is formed by flowing a current having a first current value between the negative electrode 105 and the positive electrode 106, and then the negative electrode 105 and the positive electrode 106. The second layer (lower layer) porous layer 12b is formed by passing a current having a second current value therebetween. When three or more porous layers are formed, the process may be repeated by further changing the magnitude of the current flowing between the negative electrode 105 and the positive electrode 106.
[0152]
In the second method, after the first (upper) porous layer 12a is formed on the Si substrate 101, the first electrolyte solution 131 on the negative electrode 104 side is replaced with a third electrolyte solution, and the third electrolyte solution is replaced. The second layer (lower layer) porous layer 12b is formed on the Si substrate 101 with the electrolyte solution. When three or more porous layers are formed, the third electrolyte solution may be changed to another electrolyte solution and the treatment repeated.
[0153]
FIG. 4 is a diagram showing a schematic configuration of an anodizing apparatus according to a modification of the anodizing apparatus 100 shown in FIG. In addition, the same code | symbol is attached | subjected to the component substantially the same as the anodizing apparatus 100 shown in FIG.
[0154]
The anodizing tank 201 of the anodizing apparatus 200 is provided with a conductive partition holder 103a which is a dedicated holder for fixing the conductive partition 108. This anodizing tank 201 is used in a state where a conductive solution 151 is filled between the conductive partition wall 108 and the positive electrode 106. The conductive solution 151 is used simply to electrically connect the conductive partition wall 108 and the positive electrode 106.
[0155]
The processing of the Si substrate 101 by the anodizing apparatus 200 is the same as the processing by the anodizing apparatus 100 shown in FIG.
[0156]
FIG. 5 is a diagram showing a schematic configuration of an anodizing apparatus according to a modification of the anodizing apparatus 100 shown in FIG. This anodizing apparatus 300 has the ability to process a large number of Si substrates at once. Specifically, in this anodizing apparatus 300, a large number of substrate holders 103 are attached to the anodizing tank 301.
[0157]
The processing of the Si substrate 101 by the anodizing apparatus 300 is the same as the processing by the anodizing apparatus 100 shown in FIG.
[0158]
Furthermore, a modified example in which the anodizing apparatus shown in FIG. 3 is modified so that a large number of substrates can be collectively processed by including a large number of substrate holders 103 is also suitable.
[0159]
FIG. 6 is a diagram showing a schematic configuration of an automatic processing line in which the anodizing apparatus 100 shown in FIG. 3 is incorporated. In FIG. 6, the first tank 131, the second tank 141, and the like, which are components outside the anodized layer 102, are omitted.
[0160]
Instead of the anodizing apparatus 100 shown in FIG. 3, the anodizing apparatus 200 shown in FIG. 4 or the anodizing apparatus 300 shown in FIG. 5 may be adopted.
[0161]
Hereinafter, a processing procedure in the automatic manufacturing line 700 will be described. The automatic manufacturing line 700 is controlled by a computer 750 having an input unit such as an operation panel.
[0162]
In this automatic production line 700, a wafer carrier 702 containing a Si substrate 101 to be processed is placed on a loader 701, and an instruction to start processing is given from the operator via the operation panel of the computer 750. The following series of processes is started. In the state before the start of the treatment, the anodizing tank 102 is not filled with the electrolyte solution.
[0163]
First, under the control of the computer 750, the first transfer robot 721 sucks and takes out the back surface of the Si substrate 101 in the wafer carrier 702 by the suction unit and moves it to the negative electrode 104 side in the anodizing tank 102. . Then, under the control of the computer 750, the second transfer robot 722 causes the suction portion to contact the back surface of the Si substrate 101 through the opening of the substrate holder 103, and sucks the Si substrate 101 by the suction portion to perform the first transfer. Receiving from the robot 721, the Si substrate 101 is moved to a position where the Si substrate 101 contacts the suction part of the substrate holder 103. In this state, under the control of the computer 750, the vacuum adsorption mechanism of the substrate holder 103 attracts the Si substrate 102 to the adsorption portion.
[0164]
Next, under the control of the computer 750, the first electrolyte solution 131 is filled between the negative electrode 104 of the anodizing tank 102 and the Si substrate 101, and the second electrode is interposed between the conductive partition wall 108 and the Si substrate 101. The electrolyte solution 141 is filled.
[0165]
Next, under the control of the computer 750, a current having a predetermined magnitude is passed between the negative electrode 104 and the positive electrode 106 of the anodizing apparatus 100 to form a porous layer on the surface of the Si substrate 101. Here, as described above, a porous layer having a multilayer structure may be formed on the surface of the Si substrate 101.
[0166]
Next, under the control of the computer 750, the first electrolyte solution 131 between the negative electrode 104 and the Si substrate 101 is discharged, and the second electrolyte solution 141 between the conductive partition wall 108 and the Si substrate 101 is discharged. Discharged.
[0167]
Next, under the control of the computer 750, the second transfer robot 722 sucks the back surface of the Si substrate 101 in the anodizing tank 102, and after the vacuum suction by the substrate holder 103 is released, the second transfer robot 722 moves to the substrate holder. The Si substrate 101 is pulled away from 103. Then, the second transfer robot 722 delivers the Si substrate 101 to the first transfer robot 721 under the control of the computer 750.
[0168]
Next, under the control of the computer 750, the first transfer robot 721 accommodates the Si substrate 101 in a wafer carrier 702 that is pre-immersed in the water washing tank 703.
[0169]
By repeating the above processing, all the Si substrates 101 in the wafer carrier 702 on the loader 701 are processed and accommodated in the wafer carrier 702 in the water washing tank 703. Under the control of the computer 750, the Si substrate 101 Is washed.
[0170]
Next, under the control of the computer 750, the third transfer robot 731 takes out the Si substrate 101 in the washing tank 703 while being accommodated in the wafer carrier 702 and transfers it to the spin dryer 704. Then, the Si substrate 101 is dried by the spin dryer 704 under the control of the computer 750.
[0171]
Then. Under the control of the computer 750, the third transport robot 731 transports the Si substrate onto the unloader 705 while being accommodated in the wafer carrier 702.
[0172]
Next, examples of anodizing treatment by the anodizing apparatus described above will be given.
[0173]
[Example 1]
A single-crystal Si substrate was set in any one of the above anodizing apparatuses to form one porous Si layer. The anodizing conditions at this time are as follows. Note that the current density is the current density of the current flowing between the negative electrode 104 and the positive electrode 106, and the first electrolyte solution is an electrolyte solution 131 filled between the negative electrode 104 and the single crystal Si substrate to be processed, The second electrolyte solution means an electrolyte solution 141 filled between the conductive partition wall 108 and the single crystal Si substrate to be processed (the same applies to other examples).
[0174]
Current density: 7 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 11 (min)
Porous Si thickness (target): 12 (μm)
Conductive partition material: Si
Under this anodizing condition, 100 Si substrates were processed without replacing the conductive partition 108. A porous layer was not formed on the conductive partition wall 108, and the surface was subjected to electrolytic etching (electropolishing). Therefore, no particles were generated from the conductive partition. By processing 100 Si substrates, the thickness of the conductive partition wall 108 was reduced by about 145 μm by electrolytic etching.
[0175]
[Example 2]
A single-crystal Si substrate was set in any of the anodizing apparatuses described above, and a porous layer having a three-layer structure was formed by changing the current density. The anodizing conditions for forming the first to third porous layers are as follows.
[0176]
<Anodizing conditions for forming porous layer of first layer>
Current density: 7 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 11 (min)
Porous Si thickness (target): 12 (μm)
Conductive partition material: Si
<Anodizing conditions for forming the porous layer of the second layer>
Current density: 20 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 3 (min)
Porous Si thickness (target): 3 (μm)
Conductive partition material: Si
<Anodizing conditions for the formation of the third porous layer>
Current density: 7 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 1 (min)
Porous Si thickness (target): 1.1μm)
Conductive partition material: Si
Under this anodizing condition, 100 Si substrates were processed without replacing the conductive partition 108. A porous layer was not formed on the conductive partition wall 108, and the surface was subjected to electrolytic etching (electropolishing). Therefore, no particles were generated from the conductive partition. By processing 100 Si substrates, the thickness of the conductive partition wall 108 was reduced by about 271 μm by electrolytic etching.
[0177]
In addition, the above results show that even when the porous layers of the first layer to the third layer are continuously formed on each Si substrate and the porous layer is formed on 100 Si substrates, In the case where the first porous layer is formed, the second porous layer is formed on the 100 Si substrates, and then the third porous layer is formed on the Si substrate. Was the same.
[0178]
[Example 3]
A single-crystal Si substrate was set in any of the above anodizing apparatuses, and a porous layer having a two-layer structure was formed by changing the current density. The anodizing conditions for forming the first and second porous layers are as follows.
[0179]
<Anodizing conditions for forming porous layer of first layer>
Current density: 7 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 5 (min)
Porous Si thickness (target): 6 (μm)
Conductive partition material: Si
<Anodizing conditions for forming the porous layer of the second layer>
Current density: 30 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 110 (sec)
Porous Si thickness (target): 3 (μm)
Conductive partition material: Si
Under this anodizing condition, 100 Si substrates were processed without replacing the conductive partition 108. A porous layer was not formed on the conductive partition wall 108, and the surface was subjected to electrolytic etching (electropolishing). Therefore, no particles were generated from the conductive partition. By processing 100 Si substrates, the thickness of the conductive partition wall 108 was reduced by about 169 μm by electrolytic etching.
[0180]
In addition, the above results show that even when the porous layer is formed on 100 Si substrates while the first and second porous layers are continuously formed on each Si substrate, 100 Si substrates are formed. The same applies to the case where the first porous layer was formed on the first Si layer and the second porous layer was then formed on the 100 Si substrates.
[0181]
[Example 4]
A single-crystal Si substrate was set in any one of the above anodizing apparatuses, and the porous layers 12a and 12b having a two-layer structure were formed by changing the current density (FIG. 2 (a)). The anodizing conditions for forming the first and second porous layers are as follows.
[0182]
<Anodizing conditions for forming porous layer of first layer>
Current density: 7 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 11 (min)
Porous Si thickness (target): 12 (μm)
Conductive partition material: Si
<Anodizing conditions for forming the porous layer of the second layer>
Current density: 20 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 3 (min)
Porous Si thickness (target): 3 (μm)
Conductive partition material: Si
Under this anodizing condition, 100 Si substrates were processed without replacing the conductive partition 108. A porous layer was not formed on the conductive partition wall 108, and the surface was subjected to electrolytic etching (electropolishing). Therefore, no particles were generated from the conductive partition. By processing 100 Si substrates, the thickness of the conductive partition wall 108 was reduced by about 145 μm by electrolytic etching.
[0183]
In addition, the above results show that even when the porous layer is formed on 100 Si substrates while the first and second porous layers are continuously formed on each Si substrate, 100 Si substrates are formed. The same applies to the case where the first porous layer was formed on the first Si layer and the second porous layer was then formed on the 100 Si substrates.
[0184]
Next, the substrate thus made porous was oxidized in an oxygen atmosphere at 400 ° C. for 1 hour. Due to this oxidation, the inner walls of the pores of the porous Si layers 12a and 12b were covered with a thermal oxide film.
[0185]
Next, a single crystal Si layer 13 having a thickness of 0.3 μm was epitaxially grown on the porous Si layer by a CVD (Chemical Vapor Deposition) method (FIG. 2B). The growth conditions are as follows. In the previous stage of epitaxial growth, H2Since the surface of the porous Si layer is exposed inside, the pores on the surface are filled and the surface becomes flat.
[0186]
<Epitaxial growth conditions>
Source gas: SiH2Cl2/ H2
Gas flow rate: 0.5 / 180 (l / min)
Gas pressure: 80 (Torr)
Temperature: 950 (℃)
Growth rate: 0.3 (μm / min)
Next, 200 nm thick SiO2 is formed on the surface of the epitaxially grown single crystal Si layer 13 by thermal oxidation.2Layer 14 was formed (FIG. 2B).
[0187]
Then this SiO2After the surface of the layer and the surface of a separately prepared Si substrate (second substrate) 20 were brought into close contact with each other, heat treatment was performed at 1000 ° C. for 1 hour to form a bonded substrate 30 (FIG. 2 ( c)). This heat treatment is N2Alternatively, it may be performed in an inert gas, in an oxidizing atmosphere, or a combination thereof.
[0188]
Next, the bonded substrate 30 was removed by grinding, polishing, or etching until the porous Si layer 12b was exposed from the back surface side of the first substrate 10 (FIG. 2D).
[0189]
Next, the porous Si layers 12a and 12b ″ remaining on the bonded substrate 30 were etched with a mixed solution of 49% hydrofluoric acid, 30% hydrogen peroxide, and water (FIG. 2 (e)). The crystalline Si layer 13 functions as an etch stop, and the porous Si layer is selectively etched.
[0190]
Since the etching rate of non-porous single-crystal Si by the etching solution is extremely low, the etching selectivity between porous single-crystal Si and non-porous single-crystal Si is 105As a result, the etching amount in the non-porous layer (about several tens of angstroms) can be ignored in practice.
[0191]
Through the above steps, an SOI substrate (FIG. 2E) having the single crystal Si layer 13 having a thickness of 0.2 μm on the Si oxide film 14 is obtained. When the film thickness of the single crystal Si layer of this SOI substrate was measured at 100 points over the entire surface, the uniformity of the film thickness was 201 nm ± 4 nm.
[0192]
Further, heat treatment was performed at 1100 ° C. in hydrogen for 1 hour. When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square region was about 0.2 nm, which was equivalent to a commercially available Si wafer.
[0193]
As a result of cross-sectional observation with a transmission electron microscope, it was confirmed that no new crystal defects were introduced into the Si layer and that good crystallinity was maintained.
[0194]
Similar results were obtained when no oxide film was formed on the surface of the epitaxially grown single crystal Si layer.
[0195]
[Example 5]
This embodiment is a modification of the above-described fourth embodiment. Specifically, the production conditions in Example 4 were changed as follows.
1) Epitaxial Si layer thickness: 2μm
2) The thickness of the thermal oxide film on the surface of the epitaxial Si layer: 0.1 μm
3) Second substrate: 1.9μm SiO2Si substrate with layers
4) Bonding step: After the surfaces of the first and second substrates are exposed to nitrogen plasma, the substrates are brought into close contact with each other and annealed at 400 ° C. for 10 hours.
[0196]
[Example 6]
This embodiment is a modification of the above-described fourth embodiment. Specifically, the production conditions in Example 4 were changed as follows.
1) Second substrate: quartz substrate
2) Bonding step: After the surfaces of the first and second substrates are exposed to nitrogen plasma, both substrates are brought into close contact and annealed at 200 ° C. for 24 hours.
3) Heat treatment in hydrogen: Further heat treatment in hydrogen at 970 ° C. for 2 hours (Evaluation of surface roughness with an atomic force microscope reveals that the mean square roughness in a 50 μm square region is approximately 0.2 nm. It was equivalent to a commercially available Si wafer).
[0197]
[Example 6]
The single crystal Si substrate 11 was set in any one of the anodizing apparatuses described above to form a single porous layer 12 (FIG. 1 (a)). The anodizing conditions at this time are as follows.
[0198]
Current density: 7 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 5 (min)
Porous Si thickness (target): 6 (μm)
Conductive partition material: Si
Under this anodizing condition, 100 Si substrates were processed without replacing the conductive partition 108. A porous layer was not formed on the conductive partition wall 108, and the surface was subjected to electrolytic etching (electropolishing). Therefore, no particles were generated from the conductive partition. By processing 100 Si substrates, the conductive partition 108 was reduced by about 66 μm by electrolytic etching.
[0199]
Next, the substrate thus made porous was oxidized in an oxygen atmosphere at 400 ° C. for 1 hour. Due to this oxidation, the inner walls of the pores of the porous Si layer 12 were covered with a thermal oxide film.
[0200]
Next, a single crystal GaAs layer 13 having a thickness of 1 μm was epitaxially grown on the porous Si layer 12 by MOCVD (Metal Organic Chemical Vapor Deposition) method (FIG. 1B). The growth conditions are as follows.
[0201]
<Epitaxial growth conditions>
Source gas: TMG / AsHThree/ H2
Gas pressure: 80 (Torr)
Temperature: 700 (℃)
Next, the surface of the GaAs layer 13 and the surface of a separately prepared Si substrate (second substrate) 20 were brought into close contact with each other to form a bonded substrate 30 (FIG. 1C).
[0202]
Next, the bonded substrate 30 was removed by grinding, polishing, or etching until the porous Si layer 12 was exposed from the back surface side of the first substrate 10 (FIG. 1D).
[0203]
Next, the porous Si layer 12 ″ remaining on the bonded substrate 30 was etched at 110 ° C. with a mixed solution (etching solution) of ethylenediamine / pyrocatechol / water (ratio of 17 ml: 3 g: 8 ml). Single crystal GaAs layer 13 functioned as an etch stop, and porous Si was selectively etched.
[0204]
The etching rate of the GaAs single crystal by the etching solution is extremely low, and the etching amount (about several tens of angstroms) in the GaAs single crystal can be ignored in practice.
[0205]
Through the above steps, a substrate having the single crystal GaAs layer 13 having a thickness of 1 μm on the single crystal Si substrate 20 is obtained. When the film thickness of the single crystal GaAs layer of this substrate was measured at 100 points over the entire surface, the film thickness uniformity was 1 μm ± 29.8 nm.
[0206]
As a result of cross-sectional observation with a transmission electron microscope, it was confirmed that no new crystal defects were introduced into the GaAs layer and that good crystallinity was maintained.
[0207]
By using a Si substrate with an oxide film as a support substrate, it was possible to form a substrate having a GaAs layer on an insulating film.
[0208]
[Example 8]
A single-crystal Si substrate was set in any one of the above anodizing apparatuses to form one porous layer 12 (FIG. 1A). The anodizing conditions at this time are as follows.
[0209]
Current density: 7 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 11 (min)
Porous Si thickness (target): 12 (μm)
Conductive partition material: Si
Under this anodizing condition, 100 Si substrates were processed without replacing the conductive partition 108. A porous layer was not formed on the conductive partition wall 108, and the surface was subjected to electrolytic etching (electropolishing). Therefore, no particles were generated from the conductive partition. By processing 100 Si substrates, the conductive partition 108 was reduced by about 145 μm by electrolytic etching.
[0210]
Next, the substrate thus made porous was oxidized in an oxygen atmosphere at 400 ° C. for 1 hour. Due to this oxidation, the inner walls of the pores of the porous Si layer 12 were covered with a thermal oxide film.
[0211]
Next, a single crystal InP layer 13 having a thickness of 1 μm was epitaxially grown on the porous Si layer 12 by MOCVD (Metal Organic Chemical Vapor Deposition) method (FIG. 1B).
[0212]
Next, the surface of this InP layer 13 and the surface of a separately prepared quartz substrate (second substrate) 20 are exposed to nitrogen plasma and then brought into close contact with each other and annealed at 200 ° C. for 10 hours to form a bonded substrate 30. (FIG. 1 (c)).
[0213]
Next, a 0.2 mm diameter water jet was sprayed toward the gap in the beveling of the bonded substrate 30 to separate the bonded substrate 30 into two at the porous Si layer 12 (FIG. 1D). ).
[0214]
Next, the porous Si layer 12 ″ remaining on the second substrate side was selectively etched while stirring with a mixed solution of 49% hydrofluoric acid, 30% hydrogen peroxide and water (FIG. 1 (e)). At this time, the single crystal InP layer 13 functions as an etch stop, and the porous Si layer 12 ″ is selectively etched.
[0215]
The etching rate of the InP single crystal by the etching solution is extremely low, and the etching amount (about several tens of angstroms) in the single crystal InP layer 13 can be ignored in practice.
[0216]
Through the above steps, a substrate (FIG. 1E) having the single crystal InP layer 13 having a thickness of 1 μm on the quartz substrate 20 is obtained. When the film thickness of the single crystal InP layer of this substrate was measured at 100 points over the entire surface, the film thickness uniformity was 1 μm ± 29.0 nm.
[0217]
As a result of cross-sectional observation with a transmission electron microscope, it was confirmed that no new crystal defects were introduced into the InP layer, and good crystallinity was maintained.
[0218]
[Example 9]
In this embodiment, the processes described in the respective embodiments are performed on both surfaces of the single crystal Si substrate constituting the first substrate in the fourth to eighth embodiments.
[0219]
[Example 10]
The single crystal Si substrate 11 was set in any one of the above anodizing apparatuses, and the porous layers 12a and 12b having a two-layer structure were formed by changing the current density (FIG. 2A). The anodizing conditions for forming the porous layers of the first layer and the second layer are as follows.
[0220]
<Anodizing conditions for forming the first porous layer>
Current density: 7 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 11 (min)
Porous Si thickness (target): 12 (μm)
Conductive partition material: Si
<Anodizing conditions for forming the porous layer of the second layer>
Current density: 20 (mA · cm-2)
First anodizing solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 3 (min)
Porous Si thickness (target): 3 (μm)
Conductive partition material: Si
Under this anodizing condition, 100 Si substrates were processed without replacing the conductive partition 108. A porous layer was not formed on the conductive partition wall 108, and the surface was subjected to electrolytic etching (electropolishing). Therefore, no particles were generated from the conductive partition. By processing 100 Si substrates, the thickness of the conductive partition wall 108 was reduced by about 258 μm by electrolytic etching.
[0221]
In addition, the above results show that even when the porous layer is formed on 100 Si substrates while the first and second porous layers are continuously formed on each Si substrate, 100 Si substrates are formed. The same applies to the case where the first porous layer was formed on the first Si layer and the second porous layer was then formed on the 100 Si substrates.
[0222]
Next, the substrate thus made porous was oxidized in an oxygen atmosphere at 400 ° C. for 1 hour. Due to this oxidation, the inner walls of the pores of the porous Si layers 12a and 12b were covered with a thermal oxide film.
[0223]
Next, a single crystal Si layer 13 having a thickness of 0.3 μm was epitaxially grown on the porous Si layer 12a by a CVD (Chemical Vapor Deposition) method (FIG. 2B). The growth conditions are as follows. In the previous stage of epitaxial growth, H2Since the surface of the porous Si layer is exposed inside, the pores on the surface are filled and the surface becomes flat.
[0224]
<Epitaxial growth conditions>
Source gas: SiH2Cl2/ H2
Gas flow rate: 0.5 / 180 (l / min)
Gas pressure: 80 (Torr)
Temperature: 950 (℃)
Growth rate: 0.3 (μm / min)
Next, 200 nm thick SiO2 is formed on the surface of the epitaxially grown single crystal Si layer 13 by thermal oxidation.2Layer 14 was formed (FIG. 2 (b)).
[0225]
Then this SiO2After the surface of the layer 14 and the surface of a separately prepared Si substrate (second substrate) 20 were brought into close contact with each other, heat treatment was performed at 1000 ° C. for 1 hour to form a bonded substrate 30 (FIG. 2). (C)).
[0226]
Next, a 0.2 mm diameter water jet is sprayed toward the gap between the beveling of the bonded substrate 30 to separate the bonded substrate 30 into two substrates at the porous Si layer 12b of the second layer. (FIG. 2D).
[0227]
Next, the porous Si layers 12a and 12b ″ remaining on the second substrate side were etched with a mixed solution of 49% hydrofluoric acid, 30% hydrogen peroxide water, and water (FIG. 2 (e)). The single crystal Si layer 13 functions as an etch stop, and the porous Si layers 12a and 12b ″ are selectively etched.
[0228]
Since the etching rate of non-porous single-crystal Si by the etching solution is extremely low, the etching selectivity between porous single-crystal Si and non-porous single-crystal Si is 105As a result, the etching amount in the non-porous layer (about several tens of angstroms) can be ignored in practice.
[0229]
Through the above steps, an SOI substrate (FIG. 2E) having the single crystal Si layer 13 having a thickness of 0.2 μm on the Si oxide film 14 is obtained. When the film thickness of the single crystal Si layer of this SOI substrate was measured at 100 points over the entire surface, the uniformity of the film thickness was 201 nm ± 4 nm.
[0230]
Further, heat treatment was performed at 1100 ° C. in hydrogen for 1 hour. When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square region was about 0.2 nm, which was equivalent to a commercially available Si wafer.
[0231]
As a result of cross-sectional observation with a transmission electron microscope, it was confirmed that no new crystal defects were introduced into the Si layer and that good crystallinity was maintained.
[0232]
Similar results were obtained when no oxide film was formed on the surface of the epitaxially grown single crystal Si layer.
[0233]
Further, the porous Si remaining on the first substrate side was also selectively etched with a mixed solution of 49% hydrofluoric acid, 30% hydrogen peroxide, and water. At this time, the single crystal Si functions as an etch stop, and the porous Si is selectively etched. This substrate can be again input to the anodizing step as a substrate for forming the first substrate, or can be input to the bonding step as the second substrate.
[0234]
Before reusing the substrate for forming the first substrate, heat treatment may be performed in hydrogen at 1100 ° C. for 1 hour to recover the surface roughness (microroughness) caused by the micropores. However, when the above substrate is reused for forming the first substrate, the surface flattening is performed simultaneously with the sealing of the pores on the surface of the porous Si layer during the pre-baking in hydrogen before the epitaxial growth process. Therefore, it is not always necessary to flatten the microroughness.
[0235]
Here, instead of the heat treatment in hydrogen, the microroughness caused by the micropores may be flattened by the surface touch polish.
[0236]
[Example 11]
This embodiment is a modification of the tenth embodiment. Specifically, the anodizing conditions for forming the porous layers of the first layer and the second layer were changed as follows.
[0237]
<Anodizing conditions for forming porous layer of first layer>
Current density: 7 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 11 (min)
Porous Si thickness (target): 12 (μm)
Conductive partition material: Si
<Anodizing conditions for forming the porous layer of the second layer>
Current density: 30 (mA · cm-2)
First anodizing solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 3 (min)
Porous Si thickness (target): 3 (μm)
Conductive partition material: Si
Under this anodizing condition, 100 Si substrates were processed without replacing the conductive partition 108. A porous layer was not formed on the conductive partition wall 108, and the surface was subjected to electrolytic etching (electropolishing). Therefore, no particles were generated from the conductive partition. By processing 100 Si substrates, the thickness of the conductive partition wall 108 was reduced by about 169 μm by electrolytic etching.
[0238]
[Example 12]
This embodiment is a modification of the tenth embodiment. Specifically, the production conditions in Example 4 were changed as follows.
1) Epitaxial Si layer thickness: 2μm
2) The thickness of the thermal oxide film on the surface of the epitaxial Si layer: 0.1 μm
3) Second substrate: 1.9μm SiO2Si substrate with layers
4) Bonding step: After the surfaces of the first and second substrates are exposed to nitrogen plasma, the substrates are brought into close contact with each other and annealed at 400 ° C. for 10 hours.
[0239]
[Example 13]
This embodiment is a modification of the tenth embodiment. Specifically, the production conditions in Example 4 were changed as follows.
1) Second substrate: quartz substrate
2) Bonding step: After the surfaces of the first and second substrates are exposed to nitrogen plasma, both substrates are brought into close contact and annealed at 200 ° C. for 24 hours.
3) Heat treatment in hydrogen: Further heat treatment in hydrogen at 970 ° C. for 2 hours (Evaluation of surface roughness with an atomic force microscope reveals that the mean square roughness in a 50 μm square region is approximately 0.2 nm. It was equivalent to a commercially available Si wafer).
4) Reuse: The first substrate side after separation is put into the anodizing process for forming the first substrate.
[0240]
[Example 14]
The single crystal Si substrate 11 was set in any one of the anodizing apparatuses described above, and the porous layers 12a and 12b having a two-layer structure were formed by changing the current density. The anodizing conditions for forming the porous layers of the first layer and the second layer are as follows.
[0241]
<Anodizing conditions for forming porous layer of first layer>
Current density: 7 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 5 (min)
Porous Si thickness (target): 6 (μm)
Conductive partition material: Si
<Anodizing conditions for forming the porous layer of the second layer>
Current density: 30 (mA · cm-2)
First anodizing solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 110 (sec)
Porous Si thickness (target): 3 (μm)
Conductive partition material: Si
Under this anodizing condition, 100 Si substrates were processed without replacing the conductive partition 108. A porous layer was not formed on the conductive partition wall 108, and the surface was subjected to electrolytic etching (electropolishing). Therefore, no particles were generated from the conductive partition. By processing 100 Si substrates, the thickness of the conductive partition wall 108 was reduced by about 169 μm by electrolytic etching.
[0242]
Next, the substrate thus made porous was oxidized in an oxygen atmosphere at 400 ° C. for 1 hour. Due to this oxidation, the inner walls of the porous Si holes were covered with a thermal oxide film.
[0243]
Next, a single crystal GaAs layer 13 having a thickness of 1 μm was epitaxially grown on the porous Si layer 12a by MOCVD (Metal Organic Chemical Vapor Deposition) method (FIG. 2B). The growth conditions are as follows.
[0244]
<Epitaxial growth conditions>
Source gas: TMG / AsHThree/ H2
Gas pressure: 80 (Torr)
Temperature: 700 (℃)
Subsequently, the surface of the GaAs layer 13 and the surface of a separately prepared Si substrate (second substrate) 20 were adhered to form a bonded substrate 30 (FIG. 2C).
[0245]
Next, a 0.2 mm diameter water jet is sprayed toward the beveling gap of the bonded substrate 30, thereby separating the bonded substrate 20 into two at the portion of the second porous layer 12 b (FIG. 2). (D)).
[0246]
Next, the porous Si layer 12b ″ remaining on the second substrate side was etched at 110 ° C. with a mixed solution (etching solution) of ethylenediamine / pyrocatechol / water (ratio of 17 ml: 3 g: 8 ml). Single crystal GaAs Layer 13 served as an etch stop, and porous Si layers 12a and 12b ″ were selectively etched.
[0247]
The etching rate of the GaAs single crystal by the etching solution is extremely low, and the etching amount (about several tens of angstroms) in the GaAs single crystal 13 can be ignored in practice.
[0248]
Through the above steps, a substrate having the single crystal GaAs layer 13 having a thickness of 1 μm on the single crystal Si substrate 20 is obtained. When the film thickness of the single crystal GaAs layer of this substrate was measured at 100 points over the entire surface, the film thickness uniformity was 1 μm ± 29.8 nm.
[0249]
As a result of cross-sectional observation with a transmission electron microscope, it was confirmed that no new crystal defects were introduced into the GaAs layer and that good crystallinity was maintained.
[0250]
By using a Si substrate with an oxide film as the support substrate 20, it was possible to form a substrate having a GaAs layer on the insulating film.
[0251]
Furthermore, the porous Si remaining on the first substrate side was also selectively etched while stirring with a mixed solution of 49% hydrofluoric acid, 30% hydrogen peroxide water, and water. At this time, the single crystal Si functions as an etch stop, and the porous Si is selectively etched. This substrate can be again input to the anodizing step as a substrate for forming the first substrate, or can be input to the bonding step as the second substrate.
[0252]
Before reusing the substrate for forming the first substrate, heat treatment may be performed in hydrogen at 1100 ° C. for 1 hour to recover the surface roughness (microroughness) caused by the micropores. However, when the above substrate is reused for forming the first substrate, the surface flattening is performed simultaneously with the sealing of the pores on the surface of the porous Si layer during the pre-baking in hydrogen before the epitaxial growth process. Therefore, it is not always necessary to flatten the microroughness.
[0253]
Here, instead of the heat treatment in hydrogen, the microroughness caused by the micropores may be flattened by the surface touch polish.
[0254]
[Example 15]
The single crystal Si substrate 11 was set in any one of the above anodizing apparatuses, and the porous layers 12a and 12b having a two-layer structure were formed by changing the current density (FIG. 2A). The anodizing conditions for forming the porous layers of the first layer and the second layer are as follows.
[0255]
<Anodizing conditions for forming the first porous layer>
Current density: 7 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 11 (min)
Porous Si thickness (target): 12 (μm)
Conductive partition material: Si
<Anodizing conditions for forming the porous layer of the second layer>
Current density: 20 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 3 (min)
Porous Si thickness (target): 3 (μm)
Conductive partition material: Si
Under this anodizing condition, 100 Si substrates were processed without replacing the conductive partition 108. A porous layer was not formed on the conductive partition wall 108, and the surface was subjected to electrolytic etching (electropolishing). Therefore, no particles were generated from the conductive partition. By processing 100 Si substrates, the thickness of the conductive partition wall 108 was reduced by about 258 μm by electrolytic etching.
[0256]
In addition, the above results show that even when the porous layer is formed on 100 Si substrates while the first and second porous layers are continuously formed on each Si substrate, 100 Si substrates are formed. The same applies to the case where the first porous layer was formed on the first Si layer and the second porous layer was then formed on the 100 Si substrates.
[0257]
Next, the substrate thus made porous was oxidized in an oxygen atmosphere at 400 ° C. for 1 hour. By this oxidation, the inner walls of the pores of the porous Si layer were covered with a thermal oxide film.
[0258]
Next, a single crystal InP layer 13 having a thickness of 1 μm was epitaxially grown on the porous Si layer by MOCVD (Metal Organic Chemical Vapor Deposition) method (FIG. 2B).
[0259]
Next, the surface of this InP layer 13 and the surface of a separately prepared quartz substrate (second substrate) 20 are exposed to nitrogen plasma and then brought into close contact with each other and annealed at 200 ° C. for 10 hours to produce a bonded substrate 30. (FIG. 2 (c)).
[0260]
Next, a 0.2 mm diameter water jet is sprayed toward the beveling gap of the bonded substrate 30, thereby separating the bonded substrate 20 into two at the portion of the second porous layer 12 b (FIG. 2). (D)).
[0261]
Next, the porous Si layer remaining on the second substrate side was selectively etched while stirring with a mixed solution of 49% hydrofluoric acid, 30% hydrogen peroxide and water (FIG. 2E). At this time, the single crystal InP layer 13 functions as an etch stop, and the porous Si layers 12a and 12b ″ are selectively etched.
[0262]
The etching rate of single crystal InP by the etching solution is extremely low, and the etching amount (about several tens of angstroms) in the single crystal InP layer 13 can be ignored in practice.
[0263]
Through the above steps, a substrate having the single crystal InP layer 13 having a thickness of 1 μm on the quartz substrate 20 is obtained. When the film thickness of the single crystal InP layer of this substrate was measured at 100 points over the entire surface, the film thickness uniformity was 1 μm ± 29.0 nm.
[0264]
As a result of cross-sectional observation with a transmission electron microscope, it was confirmed that no new crystal defects were introduced into the InP layer, and good crystallinity was maintained.
[0265]
Furthermore, the porous Si remaining on the first substrate side was also selectively etched while stirring with a mixed solution of 49% hydrofluoric acid, 30% hydrogen peroxide water, and water. At this time, the single crystal Si functions as an etch stop, and the porous Si is selectively etched. This substrate can be put into the anodizing step again as a substrate for forming the first substrate.
[0266]
Before reusing the substrate for forming the first substrate, heat treatment may be performed in hydrogen at 1100 ° C. for 1 hour to recover the surface roughness (microroughness) caused by the micropores. However, when the above substrate is reused for forming the first substrate, the surface flattening is performed simultaneously with the sealing of the pores on the surface of the porous Si layer during the pre-baking in hydrogen before the epitaxial growth process. Therefore, it is not always necessary to flatten the microroughness.
[0267]
Here, instead of the heat treatment in hydrogen, the microroughness caused by the micropores may be flattened by the surface touch polish.
[0268]
[Example 16]
In this embodiment, the method for separating the bonded substrates in Embodiments 10 to 15 is changed. Specifically, in this embodiment, instead of using the water jet method, a thin wedge of resin is inserted into the gap of the beveling of the bonded substrate, so that the bonded substrate 30 is made into a second layer (lower layer) porous. It separates into two by the quality Si layer 12b.
[0269]
[Example 17]
In this embodiment, the processes described in the respective embodiments are performed on both surfaces of the single crystal Si substrate constituting the first substrate in the embodiments 10 to 15.
[0270]
[Example 18]
A single-crystal Si substrate was set in any one of the above anodizing apparatuses, and a porous layer having a four-layer structure was formed by changing the first electrolyte solution and the current density. The anodizing conditions for forming the first to fourth porous layers are as follows.
[0271]
<Anodizing conditions for forming porous layer of first layer>
Current density: 7 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 5 (min)
Porous Si thickness (target): 6 (μm)
Conductive partition material: Si
<Anodizing conditions for forming the porous layer of the second layer>
Current density: 10 (mA · cm-2)
First anodizing solution: HF: H2O: C2HFiveOH = 1: 2: 2
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 3 (min)
Porous Si thickness (target): 3 (μm)
Conductive partition material: Si
<Anodizing conditions for the formation of the third porous layer>
Current density: 7 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 1
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 5 (min)
Porous Si thickness (target): 6 (μm)
Conductive partition material: Si
<Anodizing conditions for the formation of the fourth porous layer>
Current density: 20 (mA · cm-2)
First anodizing solution: HF: H2O: C2HFiveOH = 1: 2: 2
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 80 (sec)
Porous Si thickness (target): 1 (μm)
Conductive partition material: Si
Under this anodizing condition, 100 Si substrates were processed without replacing the conductive partition 108. A porous layer was not formed on the conductive partition wall 108, and the surface was subjected to electrolytic etching (electropolishing). Therefore, no particles were generated from the conductive partition. By processing 100 Si substrates, the conductive partition 108 was reduced by about 208 μm by electrolytic etching.
[0272]
In addition, the above results show that even when the porous layer is formed on 100 Si substrates while the first to fourth porous layers are continuously formed on each Si substrate, 100 Si substrates are formed. Forming a first porous layer, then forming a second porous layer on the 100 Si substrates, then forming a third porous layer on the Si substrate, The same was true when the fourth porous layer was formed on the Si substrate.
[0273]
As a method of forming a porous layer having a multilayer structure on a single crystal Si substrate while changing the first electrolyte solution 131, for example, a single anodizing device is used, and the negative electrode 104, the single crystal Si to be processed, There are a method of exchanging the first electrolyte solution 131 filled between the two as necessary, a method of using a plurality of anodizing apparatuses, and transferring a Si substrate to be processed to a corresponding anodizing tank.
[0274]
[Example 19]
A single-crystal Si substrate was set in any one of the anodizing apparatuses described above, and a porous layer having a four-layer structure was formed by performing three-step anodizing treatment while changing the current density. The anodizing conditions for forming the porous layers in the first stage to the third stage are as follows.
[0275]
<First stage anodization conditions, etc.>
Current density: 1 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 2
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 8 (min)
Porous Si thickness (target): 10 (μm)
Conductive partition material: Si
<Second stage anodization conditions, etc.>
Current density: 7 (mA · cm-2)
First anodizing solution: HF: H2O: C2HFiveOH = 1: 1: 2
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 8 (min)
Porous Si thickness (target): 10 (μm)
Conductive partition material: Si
<Third stage anodization conditions, etc.>
Current density: 100 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 1: 1: 2
Second electrolyte solution: HF: H2O: C2HFiveOH = 0.5: 67: 33
Processing time: 4 (sec)
Conductive partition material: Si
According to the above treatment, a porous layer having a two-layer structure consisting of a first layer (upper layer) and a second layer (lower layer) both having a thickness of about 10 μm is formed by the first and second stage anodizing treatments. A new layer having a thickness of 1 μm or less is formed in the second layer by the three-step anodizing treatment, and a porous layer having a total of four layers is formed on the single crystal Si substrate.
[Example 20]
A single crystal Si substrate was set in any one of the above anodizing apparatuses, and the porous layers 12a and 12b having a two-layer structure were formed by changing the current density (FIG. 2A). The anodizing conditions for forming the first and second porous layers are as follows.
[0276]
<Anodizing conditions for forming porous layer of first layer>
Current density: 8.15 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 17: 21: 13
(HF = 35.6wt%, C2HFive(OH = 18.6wt%)
Second electrolyte solution: HF (1 wt%, 1.5 wt% or 2.0 wt%)
Processing time: 5 (min)
Porous Si thickness (target): 6 (μm)
Conductive partition material: Si (specific resistance = 0.01Ω to 0.02Ω)
<Anodizing conditions for forming the porous layer of the second layer>
Current density: 30.6 (mA · cm-2)
First electrolyte solution: HF: H2O: C2HFiveOH = 17: 21: 13
(HF = 35.6wt%, C2HFive(OH = 18.6wt%)
Second electrolyte solution: HF (1 wt%, 1.5 wt% or 2.0 wt%)
Processing time: 80 (sec)
Porous Si thickness (target): 3 (μm)
Conductive partition material: Si (specific resistance = 0.01Ω to 0.02Ω)
Under these three anodizing conditions (HF = 1 wt%, 1.5 wt%, or 2.0 wt%), the Si substrate was processed without replacing the conductive partition wall 108.
[0277]
When the HF concentration of the second electrolyte solution is 1 wt% and 1.5 wt%, no porous layer is formed on the conductive partition wall 108, and the surface is subjected to electrolytic etching (electropolishing). This was confirmed by observation with a microscope. Therefore, no particles were generated from the conductive partition. By processing five Si substrates, the thickness of the conductive partition wall 108 was reduced by about 1 μm by electrolytic etching. By employing these anodizing conditions, the throughput can be improved by reducing the processing time while preventing the conductive partition wall 108 from collapsing.
[0278]
On the other hand, when the HF concentration of the second electrolyte solution is 2 wt%, the porous layer is formed on the conductive partition wall 108 when the first porous layer is formed on the Si substrate, and the first substrate is formed on the Si substrate. It was observed that the conductive partition wall 108 collapsed when the two porous layers were formed.
[0279]
Note that the above results show that even when the porous layers are formed on the five Si substrates while the porous layers of the first layer and the second layer are continuously formed on each Si substrate, The same applies to the case where the first porous layer is formed on the first Si layer and then the second porous layer is formed on the five Si substrates.
[0280]
Next, the substrate thus made porous was oxidized in an oxygen atmosphere at 400 ° C. for 1 hour. Due to this oxidation, the inner walls of the pores of the porous Si layers 12a and 12b were covered with a thermal oxide film.
[0281]
Next, a single crystal Si layer 13 having a thickness of 0.3 μm was epitaxially grown on the porous Si layer by a CVD (Chemical Vapor Deposition) method (FIG. 2B). The growth conditions are as follows. In the previous stage of epitaxial growth, H2Since the surface of the porous Si layer is exposed inside, the pores on the surface are filled and the surface becomes flat.
[0282]
<Epitaxial growth conditions>
Source gas: SiH2Cl2/ H2
Gas flow rate: 0.5 / 180 (l / min)
Gas pressure: 80 (Torr)
Temperature: 950 (℃)
Growth rate: 0.3 (μm / min)
Next, 200 nm thick SiO2 is formed on the surface of the epitaxially grown single crystal Si layer 13 by thermal oxidation.2Layer 14 was formed (FIG. 2B).
[0283]
Then this SiO2After the surface of the layer and the surface of the Si substrate (second substrate) 20 prepared separately were adhered, heat treatment was performed at 1100 ° C. for 1 hour to bond them together to create a bonded substrate 30 (FIG. 2C). . This heat treatment is N2Alternatively, it may be performed in an inert gas, in an oxidizing atmosphere, or a combination thereof.
[0284]
Next, the bonded substrate 30 was removed by grinding, polishing, or etching until the porous Si layer 12b was exposed from the back surface side of the first substrate 10 (FIG. 2D).
[0285]
Next, the porous Si layers 12a and 12b ″ remaining on the bonded substrate 30 were etched with a mixture of 49% hydrofluoric acid, 30% hydrogen peroxide, and water (FIG. 2E). The Si layer 13 functions as an etch stop, and the porous Si layer is selectively etched.
[0286]
Since the etching rate of non-porous single-crystal Si by the etching solution is extremely low, the etching selectivity between porous single-crystal Si and non-porous single-crystal Si is 105As a result, the etching amount in the non-porous layer (about several tens of angstroms) can be ignored in practice.
[0287]
Through the above steps, an SOI substrate (FIG. 2E) having the single crystal Si layer 13 having a thickness of 0.2 μm on the Si oxide film 14 is obtained. When the film thickness of the single crystal Si layer of this SOI substrate was measured at 100 points over the entire surface, the uniformity of the film thickness was 201 nm ± 4 nm.
[0288]
Further, heat treatment was performed at 1100 ° C. in hydrogen for 1 hour. When the surface roughness was evaluated with an atomic force microscope, the mean square roughness in a 50 μm square region was about 0.2 nm, which was equivalent to a commercially available Si wafer.
[0289]
As a result of cross-sectional observation with a transmission electron microscope, it was confirmed that no new crystal defects were introduced into the Si layer and that good crystallinity was maintained.
[0290]
Similar results were obtained when no oxide film was formed on the surface of the epitaxially grown single crystal Si layer.
[0291]
[Others]
In the above embodiment, in the step of epitaxially growing a non-porous layer such as a single crystal Si layer on the porous Si layer, in addition to the CVD method, for example, an MBE method, a sputtering method, a liquid phase growth method, etc. may be adopted. You can also.
[0292]
The etching solution for selectively etching the porous Si layer is not limited to a mixed solution of 49% hydrofluoric acid, 30% hydrogen peroxide water, and water, for example,
1) liquid mixture of hydrofluoric acid and water,
2) A mixed solution obtained by adding at least one of alcohol or hydrogen peroxide to a mixed solution of hydrofluoric acid and water,
3) Buffered hydrofluoric acid,
4) A mixed solution obtained by adding at least one of alcohol or hydrogen peroxide to buffered hydrofluoric acid,
5) A mixture of hydrofluoric acid, nitric acid and acetic acid,
Etc. can be adopted. Since porous Si has a huge surface area, it can be selectively etched with various etching solutions as described above.
[0293]
In addition to the separation method using a fluid to which the water jet method is applied, various methods can be adopted for the separation process of the bonded substrate. For example, a method of applying a force (for example, pressing force or tensile force) to the bonded substrate in a direction perpendicular to the surface of the bonded substrate, an external pressure such as a shearing force is applied to the bonded substrate in the surface direction. A method in which the porous Si layer is oxidized and expanded from the peripheral portion to generate an internal pressure in the porous Si layer, and heat applied in a pulsed manner is applied to the bonded substrate to apply thermal stress to the porous layer. There are a method of adding, a method of softening the porous layer, a method of inserting a wedge between two substrates constituting the bonded substrate, etc., but other methods can also be adopted.
[0294]
In addition, the first electrolyte solution filled between the negative electrode 104 and the substrate to be processed is not limited to the above-described embodiments, and other electrolyte solutions containing different ions or different concentrations may be employed. it can. Further, as the second electrolyte solution 141 filled between the conductive partition wall 108 and the substrate to be processed, in each of the above embodiments, HF, H2O, C2H5An electrolyte solution in which OH is mixed at a ratio of 0.5: 67: 33 is used. For example, this ratio is 1:67:33, 0.3: 67: 33, 1: 100: 0, 0. .5: 50: 50 or the like. In addition, as the second electrolyte solution 141, for example, a KOH solution is also suitable.
[0295]
The other steps are not limited to the above-described embodiments, and various methods can be adopted.
[0296]
The idea as described above, that is, the idea of using electrolyte solutions having different properties from the viewpoint of anodizing reaction as the first electrolyte solution and the second electrolyte solution, is an anodizing apparatus that does not have a conductive partition. It can also be applied when using. For example, an electrolyte solution capable of making the surface of the substrate to be processed porous is used as the first solution, and no particles are generated from the electrolyte solution or positive electrode that does not elute contaminants from the positive electrode as the second electrolyte solution. An electrolyte solution or the like can be used.
[0297]
【The invention's effect】
According to the present invention, for example, generation of particles from the conductive partition can be prevented.
[Brief description of the drawings]
FIG. 1 is a diagram showing a manufacturing process of a semiconductor substrate according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a manufacturing process of a semiconductor substrate according to a second embodiment of the present invention.
FIG. 3 is a diagram showing a schematic configuration of an anodizing apparatus according to a preferred embodiment of the present invention.
4 is a diagram showing a schematic configuration of an anodizing apparatus according to a modification of the anodizing apparatus shown in FIG.
5 is a diagram showing a schematic configuration of an anodizing apparatus according to another modification of the anodizing apparatus shown in FIG.
6 is a diagram showing a schematic configuration of an automatic processing line in which the anodizing apparatus 100 shown in FIG. 3 is incorporated.
[Explanation of symbols]
10 First substrate
11 Single crystal Si substrate
12, 12a, 12b porous layer
14,15 Non-porous layer
20 Second substrate
30 bonded substrates
100, 200, 300 Anodizing equipment
101 Si substrate
102 Anodizing tank
103 Substrate holder
103a Conductive partition wall holder
104 Negative electrode
105 Negative electrode holder
106 positive electrode
107 Positive electrode holder
108 conductive barrier
111,121 filters
112,122 pump
113,123 pump
114 First tank
124 Second tank
131 First electrolyte solution
141 Second electrolyte solution
201,301 Anodizing tank
701 Loader
702 Wafer carrier
703 Flush tank
704 Spin dryer
705 Unloader
710 Drive shaft
721 First transfer robot
722 Second transfer robot
731 Third transfer robot

Claims (3)

陰電極と陽電極との間に前記陽電極と電気的に接続された導電性隔壁が配置された陽極化成装置を利用し、前記陰電極と前記導電性隔壁との間に処理対象の基板を配置して、陽極化成反応によって前記基板に多孔質層を形成するための処理方法であって、
前記陰電極と前記基板とを第1の電解質溶液を介して電気的に接触させると共に前記導電性隔壁と該基板とを第2の電解質溶液を介して電気的に接触させる準備工程と、
前記陰電極と前記陽電極との間に電流を流すことにより前記基板の前記陰電極側の面に多孔質層を形成する陽極化成工程とを含み、
前記第1の電解質溶液として、前記基板を多孔質化する能力を有する電解質溶液を使用し、前記第2の電解質溶液として、実質的に前記導電性隔壁を多孔質化する能力を有しない電解質溶液を使用し、前記第1の電解質溶液及び前記第2の電解質溶液は共に弗化水素を含有する溶液であり、前記第1の電解質溶液は前記第2の電解質溶液よりも弗化水素の濃度が高く、
前記導電性隔壁は、前記基板と同質の材料で構成されている、
ことを特徴とする処理方法。
Using an anodizing device in which a conductive partition electrically connected to the positive electrode is disposed between the negative electrode and the positive electrode, a substrate to be processed is disposed between the negative electrode and the conductive partition. A processing method for disposing and forming a porous layer on the substrate by anodization reaction,
A preparatory step in which the negative electrode and the substrate are brought into electrical contact with each other through a first electrolyte solution and the conductive partition and the substrate are brought into electrical contact with each other through a second electrolyte solution;
An anodizing step of forming a porous layer on the surface of the negative electrode side of the substrate by passing a current between the negative electrode and the positive electrode,
As the first electrolyte solution, an electrolyte solution having an ability to make the substrate porous is used, and as the second electrolyte solution, an electrolyte solution having substantially no ability to make the conductive partition porous. The first electrolyte solution and the second electrolyte solution are both solutions containing hydrogen fluoride, and the first electrolyte solution has a hydrogen fluoride concentration higher than that of the second electrolyte solution. high,
The conductive partition is made of the same material as the substrate,
A processing method characterized by the above.
前記導電性隔壁は、Si材料で構成されていることを特徴とする請求項1に記載の処理方法。  The processing method according to claim 1, wherein the conductive partition is made of a Si material. 前記陽極化成工程では、前記基板に、互いに多孔度が異なる2以上の層からなる多層構造の多孔質層を形成することを特徴とする請求項1又は2に記載の処理方法。The anodization step, the substrate processing method according to claim 1 or 2, characterized in that to form a porous layer of a multilayer structure composed of two or more layers porosity are different from each other.
JP2000087263A 1999-03-25 2000-03-27 Substrate processing method Expired - Fee Related JP4272796B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000087263A JP4272796B2 (en) 1999-03-25 2000-03-27 Substrate processing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8234999 1999-03-25
JP11-82349 1999-03-25
JP2000087263A JP4272796B2 (en) 1999-03-25 2000-03-27 Substrate processing method

Publications (3)

Publication Number Publication Date
JP2000336499A JP2000336499A (en) 2000-12-05
JP2000336499A5 JP2000336499A5 (en) 2006-06-15
JP4272796B2 true JP4272796B2 (en) 2009-06-03

Family

ID=26423388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000087263A Expired - Fee Related JP4272796B2 (en) 1999-03-25 2000-03-27 Substrate processing method

Country Status (1)

Country Link
JP (1) JP4272796B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102204732B1 (en) * 2019-11-11 2021-01-19 (주)더숨 Producing method of silicon on insulator substrate
TWI723519B (en) 2018-10-25 2021-04-01 日商日立環球生活方案股份有限公司 washing machine
WO2021096114A1 (en) * 2019-11-11 2021-05-20 (주)더숨 Method of manufacturing soi substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102201710B1 (en) * 2019-04-09 2021-01-12 한국생산기술연구원 Plating bath containing heterogeneous electrolytic solutions and cation exchange membrane and lithium metal plating method using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723519B (en) 2018-10-25 2021-04-01 日商日立環球生活方案股份有限公司 washing machine
KR102204732B1 (en) * 2019-11-11 2021-01-19 (주)더숨 Producing method of silicon on insulator substrate
WO2021096114A1 (en) * 2019-11-11 2021-05-20 (주)더숨 Method of manufacturing soi substrate

Also Published As

Publication number Publication date
JP2000336499A (en) 2000-12-05

Similar Documents

Publication Publication Date Title
KR100415513B1 (en) Anodizing method and apparatus and semiconductor substrate manufacturing method
JP4313874B2 (en) Substrate manufacturing method
US6376332B1 (en) Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method
KR100351024B1 (en) Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3261685B2 (en) Semiconductor element substrate and method of manufacturing the same
KR100304161B1 (en) Manufacturing method of semiconductor member
US5856229A (en) Process for production of semiconductor substrate
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
US7148119B1 (en) Process for production of semiconductor substrate
JP3352340B2 (en) Semiconductor substrate and method of manufacturing the same
US20030087503A1 (en) Process for production of semiconductor substrate
CA2233132C (en) Semiconductor substrate and process for producing same
US6417069B1 (en) Substrate processing method and manufacturing method, and anodizing apparatus
JP2002075917A (en) Device and method for separating sample
JP2002075915A (en) Device and method for separating sample
JP3697052B2 (en) Substrate manufacturing method and semiconductor film manufacturing method
JP3031904B2 (en) Composite member, method of separating the same, and method of manufacturing semiconductor substrate using the same
JP4272796B2 (en) Substrate processing method
JPH10326884A (en) Semiconductor substrate, its manufacture and its composite member
JP3754818B2 (en) Method for manufacturing semiconductor substrate
JP3013932B2 (en) Semiconductor member manufacturing method and semiconductor member
JP2004103600A (en) Substrate and its manufacturing method
JP2000188269A (en) Method for separating members, separation device and manufacture of substrate
JP2005347301A (en) Forming method of substrate
JP3755857B2 (en) Method for manufacturing semiconductor substrate and method for separating semiconductor layer from substrate

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060425

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20060425

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080304

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees