JP4124173B2 - 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器 - Google Patents
応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器 Download PDFInfo
- Publication number
- JP4124173B2 JP4124173B2 JP2004192446A JP2004192446A JP4124173B2 JP 4124173 B2 JP4124173 B2 JP 4124173B2 JP 2004192446 A JP2004192446 A JP 2004192446A JP 2004192446 A JP2004192446 A JP 2004192446A JP 4124173 B2 JP4124173 B2 JP 4124173B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- stress relaxation
- wiring
- relaxation structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
先ず、本発明の応力緩和構造ついて詳しく説明する。
本発明の半導体装置は、図1に示すように、半導体素子6が形成されているチップ5上に応力緩和シート2を半田付けにより接続したもの(図1(A)を参照)、又は、半導体素子6が形成されているチップ5上に前記の応力緩和構造が直接形成されたもの(図1(B)を参照)の上に、半田ボール等で実装基板7を接続した構成からなるものである。こうした構成の半導体装置1は、本発明の応力緩和構造を有するので、半導体素子と実装基板との間の接続部での応力が緩和され、例えば、フリップチップ(FC)又はボール・グリッド・アレイ(BGA)用のランド部の破壊、半田ボールの破壊、基板内部の金属配線の切断等を生じさせず、熱応力によって半導体素子機能を阻害され難い、信頼性の高い半導体装置となる。
絶縁材料としてフェノール系感光性樹脂(JSR社製、製品名;WPR S110)を用い、基板として表面に試験用のデイジーチェイン配線の片側が形成された8インチのウエハを用いた。この基板上に、絶縁層用の絶縁材料を20μm厚となるようにスピンコートにより塗布・乾燥した後、所定のパターンを有するマスクを通して、高圧水銀ランプを光源とする露光機にて、g線、h線及びi線の混合光を200mJ/cm2照射し、次いで、100℃で3分間のPEBを行った。マスクには、配線が形成される位置に波形形状を形成するためのくぼみを形成できるものを使用した。その後、2.38wt%のTMAH水溶液で現像した。現像後の絶縁層を、顕微鏡で観察すると、明確な矩形パターンが形成されていた。
工程基板として0.25mm厚の銅板を用い、実施例1と同様の絶縁材料を用いて、実施例1と同様の手順で、絶縁層、配線、パッド及びソルダーレジスト層を形成した。その後、この工程基板に、めっきレジストを塗布し、チップ側の電極となる位置に開口部を形成し、銅、ニッケル、金、ニッケル、銅の順でチップ側のパッドを形成し、それぞれのエッチング液を用いて、下層の銅板と、下層パッドのニッケルを除去することにより、チップ側及び基板側に対応したパッドを有する応力緩和シートが得られた。この応力緩和シートのチップ側のパッドに、印刷で半田バンプを形成し、実装基板側に半田ボールを搭載した。この応力緩和シートのそれぞれの面を、デイジーチェイン用の配線が形成されたチップと実装基板に接続して実施例2の半導体装置を得た。
基板として、実施例1と同様、表面に試験用のデイジーチェイン配線の片側が形成された8インチのウエハを用いた。この基板上に、実施例1と同様の絶縁材料を20μm厚となるようにスピンコートにより塗布・乾燥した後、ヴィア部のみ開口するパターンを有するマスクを通して、実施例1と同様に露光、現像した後、窒素雰囲気中で190℃、30分間加熱して1層目の絶縁層の硬化を完了させた。
基板として、実施例1と同様に、表面に試験用のデイジーチェイン配線の片側が形成された8インチのウエハを用いた。この基板上に、スパッタを用いてチタン、銅の順に電気めっき用のシード層を形成し、このシード層上にめっきレジストを塗布した。めっきレジストの厚さは30μmであった。配線部の絶縁層のみを貫通孔とするためのマスクを使用し、そのマスクを通して露光、現像し、所定のパターンに対応した開口部(貫通孔)を形成した。電気銅めっきにより銅めっきパターンをその開口部(貫通孔)に堆積させて銅のめっきパターンを形成した後、めっきレジストを剥離した。
基板として、実施例1と同様に、表面に試験用のデイジーチェイン配線の片側が形成された8インチのウエハを用いた。この基板上に、ポジ型感光性樹脂をスピンコートにより塗布・乾燥して絶縁層を形成した。次に、ヴィア部のみを露光するためのマスクを通して第1の露光を行った後、ヴィア部と配線凹部を露光するためのマスクを通して第2の露光を行った。この第2の露光は、第1の露光と同じ光量とする等光量露光で行った。その後に現像を行い、ヴィア部のみ開口し、配線凹部がおよそ半分の深さまで開いたパターンが得られた。窒素雰囲気中で190℃、30分間加熱して感光性樹脂の絶縁層の硬化を完了させた。
基板として、実施例1と同様に、表面に試験用のデイジーチェイン配線の片側が形成された8インチのウエハを用いた。この基板上に、実施例3と同様の絶縁材料を20μm厚となるようにスピンコートにより塗布・乾燥し、硬化させた。
2 応力緩和シート(応力緩和構造)
3、21、31、42、51、63、65 配線
4、41、52、60、61、62、91、121、131、141、151 絶縁層
5、53、64、101 チップ
6、68 半導体素子
7、102 実装基板
8、67、103 半田ボール
9、66 他の絶縁層
22、93、123、127、128、129、133、134、158、159、160、161 くぼみ
23 配線接続部
24 パッド
43 波形頂部
44 波形底部
92、122、132、142、152 工程基板等
94 波形形状を有する絶縁層
95、125 頂部エッヂ
96、126 底部エッヂ
111 半導体装置
114 半導体素子電極部
136、137、156、157 マスク
145 金属パターン
Claims (25)
- 半導体素子が形成されたチップと実装基板との間に存在する波形形状を有した絶縁層と、当該絶縁層上に形成された配線とを含む応力緩和構造であって、前記配線が、厚さ方向に変位する正弦波形状又は略正弦波形状と面内方向に変位する正弦波形状又は略正弦波形状とを重ね合わせ、前記面内方向に変位する正弦波形状又は略正弦波形状の隣り合う変曲点が前記厚さ方向に変位する正弦波形状又は略正弦波形状の隣り合う波形頂部と波形底部に交互に一致するように形成された螺旋形状を有することを特徴とする応力緩和構造。
- 前記配線の幅が、配線接続部及びパッドの大きさより小さいことを特徴とする請求項1に記載の応力緩和構造。
- 前記配線の延長方向が、前記チップの中央から放射方向に延びる仮想線と平行又は略平行であることを特徴とする請求項1又は2に記載の応力緩和構造。
- 前記配線の延長方向が、前記チップの中央を対称点として4回対称に配置された各象限内で一定であって、当該延長方向が、各象限内の対角軸のうち前記対称点を通過する対角軸と平行又は略平行であることを特徴とする請求項1〜3のいずれか1項に記載の応力緩和構造。
- 前記配線が金属配線であり、当該金属配線の前記チップ側表面に、当該金属配線を構成する主要金属成分とは異なる金属からなる薄層が設けられていることを特徴とする請求項1〜4のいずれか1項に記載の応力緩和構造。
- 前記絶縁層の引張弾性率が、1GPa以下であることを特徴とする請求項1〜5のいずれか1項に記載の応力緩和構造。
- 前記絶縁層の引張破断伸び率が、10%以上であることを特徴とする請求項1〜6のいずれか1項に記載の応力緩和構造。
- 前記絶縁層が、2層以上の絶縁層からなり、上層の絶縁層部には前記配線が形成され、下層の絶縁層部には配線接続用のヴィア部が形成されていることを特徴とする請求項1〜7のいずれか1項に記載の応力緩和構造。
- 前記絶縁層の波形形状が、2種以上の深さのくぼみを含むことを特徴とする請求項1〜8のいずれか1項に記載の応力緩和構造。
- 前記絶縁層が、前記チップ上に隣接して形成されていることを特徴とする請求項1〜9のいずれか1項に記載の応力緩和構造。
- 半導体素子が形成されたチップと実装基板との間の応力を緩和するために用いられる応力緩和シートが、請求項1〜10のいずれか1項に記載の応力緩和構造を有することを特徴とする応力緩和シート。
- 請求項1〜10のいずれか1項に記載の応力緩和構造又は請求項11に記載の応力緩和シートを有することを特徴とする半導体装置。
- 請求項12に記載の半導体装置を組み込んだことを特徴とする電子機器。
- 半導体素子が形成されたチップと実装基板との間に存在する波形形状を有した絶縁層と、当該絶縁層上に形成された配線とを含む応力緩和構造の形成方法であって、工程基板上又は半導体素子を有するウエハ上に厚さ方向に変位する正弦波形状又は略正弦波形状の波形形状を有する絶縁層を形成し、当該絶縁層の上に、平面視で面内方向に変位する正弦波状又は略正弦波状の波形形状であって、前記絶縁層の厚さ方向の隣り合う波形頂部と波形底部に交互に、前記面内方向に変位する正弦波形状又は略正弦波形状の隣り合う変曲点を有する螺旋形状である配線を形成することを特徴とする応力緩和構造の形成方法。
- 前記波形形状を有した絶縁層は、工程基板上又は半導体素子を有するウエハ上に絶縁層を形成し、当該絶縁層に矩形形状のくぼみを形成した後に加熱処理又はプラズマ処理して形成されることを特徴とする請求項14に記載の応力緩和構造の形成方法。
- 前記波形形状を有した絶縁層は、工程基板上又は半導体素子を有するウエハ上に絶縁層を形成し、当該絶縁層に矩形形状のくぼみを形成した後に溶媒雰囲気下に置くことにより形成されることを特徴とする請求項14に記載の応力緩和構造の形成方法。
- 前記絶縁層の材料が感光性樹脂であり、前記絶縁層の矩形形状のくぼみが当該絶縁層を露光・現像することにより形成されることを特徴とする請求項14〜16のいずれか1項に記載の応力緩和構造の形成方法。
- 前記波形形状を有した絶縁層は、工程基板上又は半導体素子を有するウエハ上にネガ型感光性樹脂からなる絶縁層を形成し、矩形形状パターンが形成されたマスクを浮かせた状態で前記絶縁層を露光・現像することにより形成されることを特徴とする請求項14に記載の応力緩和構造の形成方法。
- 前記波形形状を有した絶縁層が2種以上の深さのくぼみを含むものであって、当該絶縁層は、工程基板上又は半導体素子を有するウエハ上にポジ型感光性樹脂からなる絶縁層を形成し、場所毎に異なる量の光を照射した後に、当該絶縁層を現像することにより形成されることを特徴とする請求項14に記載の応力緩和構造の形成方法。
- 前記絶縁層が2層以上の層からなり、当該絶縁層に、一度の露光により2種以上の深さのくぼみを形成することを特徴とする請求項17〜19のいずれか1項に記載の応力緩和構造の形成方法。
- 前記波形形状を有した絶縁層は、非感光性樹脂を加工することにより形成されることを特徴とする請求項14〜16のいずれか1項に記載の応力緩和構造の形成方法。
- 前記波形形状を有した絶縁層は、非感光性樹脂に感光性樹脂又は金属からなるマスクを形成した後、当該非感光性樹脂をドライエッチング加工又はウエットエッチング加工することにより形成されることを特徴とする請求項14〜16のいずれか1項に記載の応力緩和構造の形成方法。
- 前記波形形状を有した絶縁層が2種以上の深さのくぼみを含むものであって、当該絶縁層は、工程基板上又は半導体素子を有するウエハ上に非感光性樹脂からなる絶縁層を形成し、当該絶縁層上に2層以上のマスク層を形成した後に、当該絶縁層をエッチングすることにより形成されることを特徴とする請求項14〜16のいずれか1項に記載の応力緩和構造の形成方法。
- 前記波形形状を有した絶縁層は、工程基板上又は半導体素子を有するウエハ上にめっきのパターンを形成した後に非感光性樹脂を塗布し、その後、前記めっきのパターンをエッチング除去することにより形成されることを特徴とする請求項14〜16のいずれか1項に記載の応力緩和構造の形成方法。
- 前記工程基板上に、請求項14〜24のいずれか1項に記載の方法で応力緩和構造を形成し、その後、当該工程基板を剥離又は除去することを特徴とする応力緩和シートの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004192446A JP4124173B2 (ja) | 2003-07-01 | 2004-06-30 | 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003270204 | 2003-07-01 | ||
JP2004192446A JP4124173B2 (ja) | 2003-07-01 | 2004-06-30 | 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005039260A JP2005039260A (ja) | 2005-02-10 |
JP4124173B2 true JP4124173B2 (ja) | 2008-07-23 |
Family
ID=34220655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004192446A Expired - Fee Related JP4124173B2 (ja) | 2003-07-01 | 2004-06-30 | 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4124173B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2444775B (en) | 2006-12-13 | 2011-06-08 | Cambridge Silicon Radio Ltd | Chip mounting |
WO2009013826A1 (ja) * | 2007-07-25 | 2009-01-29 | Fujitsu Microelectronics Limited | 半導体装置 |
JP2015232579A (ja) * | 2015-09-14 | 2015-12-24 | セイコーエプソン株式会社 | センサーデバイス、モーションセンサー、電子機器 |
JP7310360B2 (ja) | 2019-06-27 | 2023-07-19 | コニカミノルタ株式会社 | 薄膜の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3398319B2 (ja) * | 1997-12-16 | 2003-04-21 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP3281591B2 (ja) * | 1997-12-26 | 2002-05-13 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP3313058B2 (ja) * | 1997-12-26 | 2002-08-12 | 松下電器産業株式会社 | 半導体装置とその製造方法 |
JP2000124350A (ja) * | 1998-10-16 | 2000-04-28 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2001007252A (ja) * | 1999-06-25 | 2001-01-12 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
JP2001144217A (ja) * | 1999-11-17 | 2001-05-25 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2002033412A (ja) * | 2000-07-13 | 2002-01-31 | Sharp Corp | 半導体装置 |
JP3945415B2 (ja) * | 2003-02-14 | 2007-07-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-06-30 JP JP2004192446A patent/JP4124173B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005039260A (ja) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5644242B2 (ja) | 貫通電極基板及びその製造方法 | |
US6953999B2 (en) | High density chip level package for the packaging of integrated circuits and method to manufacture same | |
TWI761852B (zh) | 貫通電極基板及其製造方法、以及安裝基板 | |
TWI662657B (zh) | 半導體元件的堆疊結構 | |
TWI405309B (zh) | 散熱基板及其製造方法 | |
US20030197285A1 (en) | High density substrate for the packaging of integrated circuits | |
JP2010171377A (ja) | 貫通電極基板及びその製造方法 | |
JP4176961B2 (ja) | 半導体装置 | |
JP2009135162A (ja) | 配線基板及び電子部品装置 | |
US20170018521A1 (en) | Protrusion Bump Pads for Bond-on-Trace Processing | |
US9425066B2 (en) | Circuit substrate | |
TWI720145B (zh) | 製造扇出板級封裝的方法和用於其的載帶膜 | |
JP6418757B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
JP7573220B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007208209A (ja) | 半導体装置及びその製造方法 | |
TW201535599A (zh) | 封裝基板、封裝半導體裝置與其之封裝方法 | |
JP4124173B2 (ja) | 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器 | |
JP4900508B2 (ja) | 貫通電極基板及びその製造方法 | |
JP2005243850A (ja) | 多層プリント配線基板及びその製造方法 | |
JP2020077696A (ja) | 配線基板、及びそれを用いた半導体装置 | |
CN211957619U (zh) | 一种芯片封装结构及芯片模组 | |
US20070145587A1 (en) | Substrate with multi-layer interconnection structure and method of manufacturing the same | |
US8051557B2 (en) | Substrate with multi-layer interconnection structure and method of manufacturing the same | |
JP2001021587A (ja) | 検査プローブとその製造方法 | |
Souriau et al. | Electrical conductive film for flip-chip interconnection based on Z-axis conductors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071019 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070920 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |