Nothing Special   »   [go: up one dir, main page]

JP4124173B2 - 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器 - Google Patents

応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器 Download PDF

Info

Publication number
JP4124173B2
JP4124173B2 JP2004192446A JP2004192446A JP4124173B2 JP 4124173 B2 JP4124173 B2 JP 4124173B2 JP 2004192446 A JP2004192446 A JP 2004192446A JP 2004192446 A JP2004192446 A JP 2004192446A JP 4124173 B2 JP4124173 B2 JP 4124173B2
Authority
JP
Japan
Prior art keywords
insulating layer
stress relaxation
wiring
relaxation structure
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004192446A
Other languages
English (en)
Other versions
JP2005039260A (ja
Inventor
秀哉 村井
克 菊池
直典 下戸
和宏 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004192446A priority Critical patent/JP4124173B2/ja
Publication of JP2005039260A publication Critical patent/JP2005039260A/ja
Application granted granted Critical
Publication of JP4124173B2 publication Critical patent/JP4124173B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び応力緩和シートを有する半導体装置並びにその半導体装置を有する電子機器に関し、特に熱応力に対する応力緩和構造に着目して半導体装置の信頼性を向上させる技術分野に関する。
半導体パッケージ等の実装基板は、従来、絶縁材料としてセラミックス材料を使用したものが主流であった。しかし、高温処理が不要で容易に加工ができること、軽量化できること、コストダウンが図れること等の理由から、近年、有機材料を絶縁材料に用いた実装基板が使用されるようになってきた。また、マザーボード等のボード系の実装基板の場合は、そのサイズが大きいことから、やはり絶縁材料として有機材料が使用されている。
LSI、VLSI等の半導体素子は、シリコン等のチップ又はウエハの表面に形成される。しかし、シリコンの熱膨張係数は4ppm/℃と小さいのに対して、有機材料の線膨張係数は十ppm/℃以上、通常は数十ppm/℃から百ppm/℃以上とシリコンの熱膨張係数よりもかなり大きい。このため、半導体素子が形成されたシリコンチップ又はウエハ(切り出し後のチップも含む。)と有機材料を主材料とする実装基板とを接続すると、使用される異種材料の熱膨張係数の違いに起因する応力、すなわち熱応力が発生する。
このような熱応力を発生させる熱因子としては、半田付けのための加熱、熱サイクル試験(TC)による加熱、半導体素子からの発熱等が挙げられる。また、自動車搭載用の半導体等、使用環境により熱応力が発生する場合もある。
前記の熱因子は、チップ表面に平行な方向に熱応力を発生させる。図10は、半導体チップ101と実装基板102との間に生じる熱応力を説明するための模式図である。ここでは、フリップチップ接続により半導体チップ101が実装基板102上に搭載された場合を示している。半導体チップ101と実装基板102は、260℃前後に加熱された状態で半田ボール103等により接続される。実装基板102の熱膨張係数は、シリコン等からなる半導体チップ101の熱膨張係数よりもかなり大きいので、室温まで冷却されたとき、半導体チップ101側にはチップ端からチップ中心に向かう圧縮応力P1が発生し、実装基板102側には外向きの引張応力P2が発生する。なお、拘束条件下においては、この面内方向の圧縮・引張応力を開放するために、垂直方向の応力も発生する。
この熱応力は、半導体チップと実装基板との接続部に集中する。そのため、フリップチップ(FC)又はボール・グリッド・アレイ(BGA)用のランド部の破壊、半田ボールの破壊、基板内部の金属配線の切断等が生じるおそれがあり、実装基板に接続した半導体素子が正常に機能しないというおそれがある。また、拘束条件下において発生した垂直方向の応力により、半導体チップ等にそりが生じるというおそれもある。特に近年、半導体の高密度化に伴うシグナル線の増加に伴い、半導体素子と実装基板との間の接続がワイヤーボンディング接続からフリップチップ接続に移行する流れがあり、熱応力による問題は顕著になっている。
こうした熱応力を緩和する方法として、半導体装置に熱応力を緩和させる構造を設けることが有効であり、その方法として、従来より絶縁層に応力緩和機能を持たせることが考えられている。
図11は、従来の応力緩和機能を有する半導体装置の一例を示す断面図である(例えば、特許文献1を参照。)。この半導体装置111おいては、半導体素子電極部114の直上にパッケージ電極116を設けずに、半導体素子112上に所定の弾性率及び厚さを有する応力緩和樹脂層113を設け、応力緩和樹脂層113上に半導体素子電極部114から配線115を伸ばし、その配線115をパッケージ電極116に接続することによって熱応力を緩和している。また、この応力緩和樹脂層113を形成する樹脂としては、通常の弾性率を有する樹脂(約2.8GPa)が使用されている。
また、下記特許文献2には、絶縁基板と半導体チップとの間に設けられる銅パターンに溝を設けることにより、銅パターンと絶縁基板との接合界面に生ずる応力集中を緩和し、その接合界面での剥離の発生を防いでいる。
特開2000−323628号公報(図1、段落番号0041〜00 43) 特開2002−299495号公報(段落番号0009,0010, 図1)
しかしながら、チップ表面に平行な方向に発生した熱応力は、チップの中心からの距離に比例して大きくなるので、チップが大型になると、チップの端部においては計算上数十μmから百μm程度の大きな変位を生じることがある。しかし、前述した特許文献1に記載のように、絶縁層に応力緩和機能を持たせるだけでは、大きな変位を吸収することができなかった。特に近年は、半導体の高性能化、多ピン化に伴って半導体チップやそれを搭載する半導体パッケージが大型化する傾向にあるため、この問題が顕著になっている。
また、一般的な半導体装置において、配線を形成する銅等の金属の弾性率は、通常100GPa前後であり、応力緩和樹脂層を形成する樹脂よりも2桁近く大きい。このため、応力緩和樹脂層上に高弾性率材料からなる金属配線を設けた従来技術の構造では、前記特許文献2に記載のように銅パターンに溝を形成したとしても、チップ表面に平行な方向に発生した熱応力が、配線を通して半導体素子や半田接続部に伝達されてしまう。従って、こうした構造をとっても、熱応力による問題、例えばFC又はBGA用のランド部の破壊、半田ボールの破壊、基板内部の金属配線の切断等は解決しきれず、信頼性のある半導体装置を得ることはできなかった。
さらに、半導体の高性能化に向け、半導体素子内部の絶縁層に誘電率の低いLow−K材料が使用される傾向にある。しかし、Low−K材料は従来使用されてきた有機材料より機械的強度が小さいため、従来技術の構造をもつ半導体装置では、配線を通して伝達された応力が、そのまま半導体素子のLow−K材料に加わり、半導体素子の破壊等の問題が生じるおそれがある。
本発明は、前記の問題を解決するためになされたものであって、その目的は、熱応力に対する応力緩和効果に優れ、半導体装置の信頼性を向上させる応力緩和構造とその形成方法、応力緩和シートとその製造方法、応力緩和シートを有する半導体装置及びその半導体装置を有する電子機器を提供することにある。
前記課題を解決するための本発明の応力緩和構造は、半導体素子が形成されたチップと実装基板との間に存在する波形形状を有した絶縁層と、当該絶縁層上に形成された配線とを含む応力緩和構造であって、前記配線が、厚さ方向に変位する正弦波形状又は略正弦波形状と面内方向に変位する正弦波形状又は略正弦波形状とを重ね合わせ、前記面内方向に変位する正弦波形状又は略正弦波形状の隣り合う変曲点が前記厚さ方向に変位する正弦波形状又は略正弦波形状の隣り合う波形頂部と波形底部に交互に一致するように形成された螺旋形状を有することを特徴とする。

この発明によれば、厚さ方向に変位する正弦波形状又は略正弦波形状と面内方向に変位する正弦波形状又は略正弦波形状とを重ね合わせ、前記面内方向に変位する正弦波形状又は略正弦波形状の隣り合う変曲点が前記厚さ方向に変位する正弦波形状又は略正弦波形状の隣り合う波形頂部と波形底部に交互に一致するように形成された螺旋形状を有する配線がばね構造としての効果を持つので、その配線を有する応力緩和構造により、発生した熱応力が効率よく吸収される。また、応力発生方向と配線の応力吸収方向に僅かにずれが生じる場合があっても、この螺旋形状を有する配線は、僅かなずれに伴う応力を効率よく吸収できるというメリットがある。その結果、本発明の応力緩和構造が半導体装置に適用された場合に、半導体素子と実装基板との間の接続部での応力を緩和することができ、例えば、FC又はBGA用のランド部の破壊、半田ボールの破壊、Low−K材料の破壊、基板内部の金属配線の切断等を生じさせず、熱応力に対する信頼性の高い半導体装置を実現することができる。

本発明の応力緩和構造においては、(A)前記配線の幅が、配線接続部及びパッドの大きさより小さいこと、又は、(B)前記配線が金属配線であり、当該金属配線の前記チップ側表面に、当該金属配線を構成する主要金属成分とは異なる金属からなる薄層が設けられていること、が好ましい。

これらの発明によれば、発生した熱応力をより効率的に吸収することができる。
また、本発明の応力緩和構造においては、(C)前記配線の延長方向が、前記チップの中央から放射方向に延びる仮想線と平行又は略平行であること、又は、(D)前記配線の延長方向が、前記チップの中央を対称点として4回対称に配置された各象限内で一定であって、当該延長方向が、各象限内の対角軸のうち前記対称点を通過する対角軸と平行又は略平行であること、が好ましい。

これらの発明によれば、応力緩和構造は、前述の配線の延長方向が、発生した熱応力の方向とほぼ同じなので、発生した熱応力をより効率的に吸収することができる。
本発明の応力緩和構造においては、(E)前記絶縁層の引張弾性率が1GPa以下であること、(F)前記絶縁層の引張破断伸び率が10%以上であること、(G)前記絶縁層が2層以上の絶縁層からなり、上層の絶縁層部には前記配線が形成され、下層の絶縁層部には配線接続用のヴィア部が形成されていること、(H)前記絶縁層の波形形状が2種以上の深さのくぼみを含むこと、又は、(I)前記絶縁層が前記チップ上に隣接して形成されていること、が好ましい。

これらの発明によれば、絶縁層上に形成された波形形状を有する配線の応力緩和機能を担保することができる。
前記課題を解決するための本発明の応力緩和シートは、半導体素子が形成されたチップと実装基板との間の応力を緩和するために用いられる応力緩和シートであって、前述した応力緩和構造を有することを特徴とする。
この発明によれば、応力緩和シートが、前述の応力緩和構造を有するので、これを用いた半導体装置の熱応力による問題を解決することができる。
前記課題を解決するための本発明の半導体装置は、前述した応力緩和構造又は応力緩和シートを有することを特徴とする。
この発明によれば、半導体装置が、前述した応力緩和構造又は応力緩和構造を持つ応力緩和シートを有するので、熱応力による問題が生じ難く信頼性の高い半導体装置を得ることができる。
前記課題を解決するための本発明の電子機器は、前述した半導体装置を組み込んだことを特徴とする。
前記課題を解決するための本発明の応力緩和構造の形成方法は、半導体素子が形成されたチップと実装基板との間に存在する波形形状を有した絶縁層と、当該絶縁層上に形成された配線とを含む応力緩和構造の形成方法であって、工程基板上又は半導体素子を有するウエハ上に厚さ方向に変位する正弦波形状又は略正弦波形状の波形形状を有する絶縁層を形成し、当該絶縁層の上に、平面視で面内方向に変位する正弦波状又は略正弦波状の波形形状であって、前記絶縁層の厚さ方向の隣り合う波形頂部と波形底部に交互に、前記面内方向に変位する正弦波形状又は略正弦波形状の隣り合う変曲点を有する螺旋形状である配線を形成することを特徴とする。
この発明によれば、波形形状を有する絶縁層の上に螺旋形状を有する配線を形成するので、応力を効率よく吸収できる螺旋形状を有する配線を簡易な方法で形成することができる。

本発明の応力緩和構造の形成方法においては、(イ)前記波形形状を有した絶縁層は、工程基板上又は半導体素子を有するウエハ上に絶縁層を形成し、当該絶縁層に矩形形状のくぼみを形成した後に加熱処理又はプラズマ処理することにより、又は溶媒雰囲気下に置くことにより形成されること、(ロ)前記波形形状を有した絶縁層は、工程基板上又は半導体素子を有するウエハ上にネガ型感光性樹脂からなる絶縁層を形成し、矩形形状パターンが形成されたマスクを浮かせた状態で前記絶縁層を露光・現像することにより形成されること、又は、(ハ)前記波形形状を有した絶縁層が2種以上の深さのくぼみを含むものであって、当該絶縁層は、工程基板上又は半導体素子を有するウエハ上にポジ型感光性樹脂からなる絶縁層を形成し、場所毎に異なる量の光を照射した後に、当該絶縁層を現像することにより形成されること、が好ましい。

これらの発明によれば、絶縁層の波形形状の形成を加熱処理等により行うので、簡易な方法で波形形状の絶縁層を形成することができる。
また、(イ)の応力緩和構造の形成方法においては、前記絶縁層の材料が感光性樹脂であり、前記絶縁層の矩形形状のくぼみが当該絶縁層を露光・現像することにより形成されることが好ましい。このとき、前記絶縁層が2層以上の層からなり、当該絶縁層に一度の露光により2種以上の深さのくぼみを形成することが好ましい。また、(ロ)の応力緩和構造の形成方法においても、前記絶縁層が2層以上の絶縁層からなり、一度の露光により、開口部を含む2種以上の深さのくぼみを形成することが好ましい。

なお、本願において、「くぼみ」とは、絶縁層の表面から低くなった部分をいい、絶縁層を貫通しているヴィア等の貫通孔構造、及び、絶縁層を貫通せずに凹状に形成された構造を含む意味で用いている。また、本願において、「開口部」というときは、前記「くぼみ」のうち、絶縁層を貫通しているヴィア等の貫通孔構造のことを表す意味で用いている。
また、本発明の応力緩和構造の形成方法においては、前記波形形状を有した絶縁層が、非感光性樹脂を加工することにより形成されていることが好ましい。このとき、(i)前記波形形状を有した絶縁層は、非感光性樹脂に感光性樹脂又は金属からなるマスクを形成した後、当該非感光性樹脂をドライエッチング加工又はウエットエッチング加工することにより形成されること、が好ましい。また、(ii)前記波形形状を有した絶縁層が2種以上の深さのくぼみを含むものであって、当該絶縁層は、工程基板上又は半導体素子を有するウエハ上に非感光性樹脂からなる絶縁層を形成し、当該絶縁層上に2層以上のマスク層を形成した後に、当該絶縁層をエッチングすることにより形成されること、が好ましい。また、(iii)前記波形形状を有した絶縁層は、工程基板上又は半導体素子を有するウエハ上にめっきのパターンを形成した後に非感光性樹脂を塗布し、その後、前記めっきのパターンをエッチング除去することにより形成されること、が好ましい。

これらの発明によれば、絶縁層が非感光性樹脂で形成されているので、絶縁層に望まれる低弾性の樹脂、高い引張破断伸び率の樹脂を広い範囲から選択することができる。
前記課題を解決するための本発明の応力緩和シートの製造方法は、前記工程基板上に前述の方法で応力緩和構造を形成し、その後、当該工程基板を剥離又は除去することを特徴とする。
以上説明したように、本発明の応力緩和構造及び応力緩和シートによれば、厚さ方向に変位する正弦波形状又は略正弦波形状と面内方向に変位する正弦波形状又は略正弦波形状とを重ね合わせ、前記面内方向に変位する正弦波形状又は略正弦波形状の隣り合う変曲点が前記厚さ方向に変位する正弦波形状又は略正弦波形状の隣り合う波形頂部と波形底部に交互に一致するように形成された螺旋形状を有する配線は、ばね構造としての効果を持ち、半導体装置で発生した熱応力を効率よく吸収することができる。また、本発明の半導体装置によれば、半導体素子と実装基板との間の接続部での応力が緩和され、例えばフリップチップ接続用のランド部の破壊、半導体素子と実装基板を接続する半田ボールや配線、Low−K材料、実装基板内部の配線の破壊等を生じさせず、信頼性の高い半導体装置を得ることができる。

さらに、本発明の応力緩和構造は、特に熱応力の大きな大型の半導体装置、Low−K材料等の機械的強度の弱い材料を用いた半導体装置、又はピン数の多いフリップチップボールグリップアレイ(FCBGA)等のパッケージに適用した場合に有効である。なお、本発明の応力緩和構造は、熱応力だけでなく、熱応力以外の応力、例えば落下衝撃等にも効果がある。
また、本発明の応力緩和構造の形成方法によれば、容易に応力緩和構造を作製することができる。また、絶縁層を非感光性樹脂で形成することにより、絶縁層に望まれる低弾性の樹脂、高い引張破断伸び率の樹脂を広い範囲から選択することができる。
以下、本発明の応力緩和構造等を図面に基づいて説明する。
図1は、本発明の応力緩和構造を有する半導体装置の一例を示す断面図である。本発明の応力緩和構造2は、図1(A)(B)に示すように、半導体素子6が形成されたチップ5と実装基板7との間に存在する波形形状を有した絶縁層4と、その絶縁層上に形成された配線3とを含むものであって、その特徴は、配線3が波形形状を有することにある。なお、図1中の配線3は、その波形形状が厚さ方向に変位する態様を示し、符号2は応力緩和構造又は応力緩和シートを示す。
図1(A)は、応力緩和構造をその一部に備える応力緩和シートがチップと実装基板との間に設けられた態様であり、チップ5と実装基板7とは、半田ボール8/応力緩和シート内の配線3/半田ボール8を介して接続されている。また、図1(B)は、応力緩和構造がチップ5又は半導体素子を有するウエハ上に形成された態様であり、チップ5と実装基板7とは、チップ5上に形成された応力緩和構造内の配線3と半田ボール8とを介して接続されている。なお、一般にチップ5側の半田ボールは、実装基板7側の半田ボールよりも大きい。本発明においては、チップ5側の半田ボールは、実装基板7側の半田ボールよりも径が大きくてもよいし、実装基板7側の半田ボールと同じ径であってもよい。
また、図1(A)(B)においては、配線のチップ側には波形形状を有する絶縁層4が形成されており、配線の実装基板側には他の絶縁層9が形成されている態様を示しているが、その絶縁層9は必ずしも設けられていなくてもよい。また、符号22は絶縁層4の波形形状を形成する滑らかなくぼみを示し、符号23はチップ上の半導体素子6に直接又は半田ボール8を介して接続するためのチップ側配線接続部を示し、符号24は実装基板上の配線に接続するための実装基板側パッドを示している。
(応力緩和構造及び応力緩和シート)
先ず、本発明の応力緩和構造ついて詳しく説明する。
本発明の応力緩和構造は、図1に示すように、半導体素子6が形成されたチップ5と実装基板7との間に存在する波形形状を有した絶縁層4と、その絶縁層4上に形成された配線3とを含む構造である。
波形形状の配線は、ばね構造としての効果を持つので、発生した応力を効率よく吸収する。そのため、本発明の応力緩和構造を持つ半導体装置においては、半導体素子が形成されたチップと実装基板との接続部に掛かる応力を抑制することができる。従って、この構造を有する半導体装置は、半田付け時の熱等による熱応力が生じても、FC又はBGA用のランド部の破壊、半田ボールの破壊、基板内部の金属配線の切断等が起こらず、半導体素子の機能が阻害されないので、信頼性が高いものとなる。
配線3の波形形状には、チップ表面に垂直な方向(すなわち厚さ方向)に変位している波形形状と、チップ表面に水平な方向(すなわち面内方向)に変位している波形形状とがあるが、応力を効率よく吸収する観点から、厚さ方向に変位する波形形状が好ましい。こうした配線は通常帯状で幅が広いため、面内方向に変位している波形形状の配線では、配線の曲げに伴う歪み量が大きくなって変形し難いが、厚さ方向に変位している波形形状の配線は、配線の変形が容易なので、より高い応力緩和効果を得ることができる。
図2は、厚さ方向に変位する波形形状の配線を含む応力緩和構造を有する半導体装置の一例を示す平面図である。配線21の厚さ方向に変位する波形形状は、絶縁層の滑らかなくぼみ22に沿って、すなわち絶縁層の有する厚さ方向に変位する波形形状に沿って形成されている。なお、図2中、符号22は絶縁層の波形形状を形成する滑らかなくぼみを示し、符号23はチップ側配線接続部を示し、符号24は実装基板側パッドを示している。
配線の波形形状は、滑らかな形状であることが望ましく、正弦波形状又は略正弦波形状の滑らかな形状であることが特に望ましい。このような形状の配線は、発生した応力を均一に分散して効率よく吸収することができ、また、配線の特定部位に過大な応力が発生することによる配線の破断を防止することができる。
配線は、波形形状の絶縁層上に設けられることにより形成される。例えば、絶縁層が厚さ方向に変位する波形形状であるときは、配線もその形状と同じ波形形状となる。
配線の波形形状が螺旋形状であることが好ましい。その螺旋形状は、厚さ方向に変位する正弦波形状又は略正弦波形状と、面内方向に変位する正弦波又は略正弦波形状とを重ね合わせて形成される。
図3は、螺旋形状の配線を含む応力緩和構造を有する半導体装置の一例を示す平面図である。配線31の螺旋形状は、絶縁層の厚さ方向に変位する波形の配線形状(くぼみ22上に形成されている)と、面内方向に変位する波形の配線形状とが重ねあわされて形成されている。図3中、(A)は螺旋が1.5周期形成された態様であり、(B)は螺旋が2.5周期形成された態様である。螺旋形状の配線は、波形形状の配線よりも配線長が長くなり、発生した応力をさらに効率よく吸収できる。また、図6等で説明するように、チップ内の応力緩和構造を4回対称構造とした場合等においては、応力発生方向と配線の応力吸収方向に僅かにずれが生じることになるが、この螺旋形状の配線を形成すれば、この僅かなずれに伴う応力を効率よく吸収できるというメリットがある。さらに、螺旋形状の螺旋回数、螺旋の大きさを適切に制御することにより、配線にインダクタンス的な電気的機能を付加することも可能である。
配線の波の数は、配線接続部(23、24)であるチップ側配線接続部23と実装基板側パッド24との間に、1以上20以下形成されることが好ましく、2以上5以下程度形成されることがより好ましい。配線の波の数は、応力緩和の観点から多い方が好ましいが、波の数が前記範囲を超えて多く形成される場合は、配線同士の間隔が狭くなり、その形成が難しくなる。また、厚さ方向に変位する波形形状の波高さは、応力緩和の観点から高い方が望ましく、絶縁層の厚さすべてを利用したものから、半分程度の厚さを利用したものまでの範囲の高さであることが望ましく、具体的な高さとしては、10〜100μmであることが望ましい。
図4は、絶縁層上に螺旋形状の配線が設けられる態様の一例を示す平面図(A)と、そのC−C’断面図(B)を示している。図4(A)において、H領域は厚さ方向に変位する正弦波形状又は略正弦波形状の山部を表し、L領域は谷部を表している。配線42の螺旋形状は、図4(A)の平面視で面内方向に変位する正弦波形状又は略正弦波形状の配線42の変曲点Dが、厚さ方向に変位する正弦波形状又は略正弦波形状の絶縁層41の波形頂部43と波形底部44に交互に一致するように形成されたときに実現される。
図5は、波形形状を呈する配線の幅が各部において異なる態様の一例を示す概略図である。例えば、図5に示すように、チップ53から遠い側の配線51の幅W1が、チップ53から近い側の配線51の幅W2よりも太くなっている場合には、応力が掛かり易いチップ53から遠い上部での配線51の破断の可能性が小さくなるという利点がある。一方、チップ53から遠い側の配線51の幅W1が、チップ53から近い側の配線51の幅W2よりも小さくなっている場合には、発生する熱応力の配線を通しての伝達が抑えられるという利点がある。
配線は、通常、銅等の導電性のよい金属で形成される。配線とチップ又はウエハ側の絶縁層との間には、配線を構成する主要金属成分とは異なる金属からなる薄層が設けられることが好ましい。この薄層により、配線と絶縁層との密着性が向上し、応力緩和構造を有する半導体装置の信頼性がより向上する。薄層の好ましい厚さは0.01〜1μmである。
絶縁層4の形成材料としては、本発明の特徴的な波形形状の配線が形成された絶縁層であれば、従来からの絶縁層用材料(例えば、引張弾性率が2〜3GPa程度で引張破断伸び率が10%より小さい絶縁材料)を使用することができるが、より好ましくは、低弾性率の絶縁材料が用いられる。低弾性率の絶縁材料としては、例えば、絶縁層の引張弾性率が1GPa以下となる絶縁材料が好ましく用いられる。そうした絶縁材料としては、後述する波形形状の形成処理方法によっても異なるが、例えば、感光性エラストマー、感光性シリコーン(東レ・ダウ M150-P:引張弾性率が約0.16GPaで引張破断伸び率が約20%程度)等のような低い引張弾性率と高い引張破断伸び率を持つ材料が好ましく用いられる。絶縁層を低弾性率の材料で形成すると、隣接して形成されている配線を、応力に対して効率よく変形させることができる。なお、引張弾性率の下限については、特に制限はないが通常10MPaである。また、絶縁層の形成材料として、絶縁層の引張破断伸び率が10%以上となる絶縁材料を好ましく用いることができる。そうした材料としては、波形形状の形成処理方法によっても異なるが、例えば感光性エラストマー、感光性シリコーン(東レ・ダウ M150-P)等が挙げられる。絶縁層を引張破断伸び率の大きい材料で形成すると、配線が大きく変形することがあっても絶縁層の破壊が生じない。なお、引張破断伸び率の上限については、特に制限はないが通常500%である。前述の引張弾性率及び引張破断伸び率は、JPCA規格 ビルトアップ配線板 JPCA-BU01に基づいて測定したデータから算出されるものである。
本発明においては、絶縁層の形成材料が引張弾性率と引張破断伸び率の両方の望ましい特性を兼ね備えていることがより好ましい。また、図1に示した配線のチップ側に設けられる絶縁層9も、前記の形成材料で形成されていることが好ましい。
絶縁層の厚さは、数μm程度の薄い場合よりも、20μm〜100μm程度の厚い場合が望ましい。この範囲の厚さの絶縁層は、厚さ方向に変位する波形形状の波高さを高くすることができ、その結果、配線の波形形状の変位を大きくすることができる。
絶縁層は、単層であっても2層以上であってもよいが、応力緩和の観点からは、2層以上であり且つその各層が異なる絶縁材料で形成されていることが好ましい。例えば、チップ又はウエハに近い層に低弾性率の絶縁層を形成して、チップ又はウエハ上の半導体素子に及ぶ応力を極力少なくすることができる。また、チップ又はウエハに近い層に高強度で高弾性の絶縁層を形成して、チップ又はウエハ上の半導体素子を応力から保護することができる。なお、いずれかの絶縁層を高強度の絶縁層又は高弾性の絶縁層とすることで、応力緩和シートは強化され、取り扱い易くなる。
2層以上の絶縁層のそれぞれを同一材料で形成した場合には、絶縁層の合計厚さを厚くすることができるほか、1層の絶縁層に波形形状を形成し、他の絶縁層はチップ又はウエハと実装基板との距離を制御するものとして利用した2層構造や多層構造にすることができる。
図6は、2層構成の絶縁層を含む本発明の応力緩和構造の一例を示す断面図、及び複数の頂部を持つ波形形状を備える本発明の応力緩和構造の一例を示す断面図である。
図6において、2層構成の絶縁層60は、半導体素子68を有するチップ64に直接形成され、その半導体素子68上に第1の絶縁層61が形成され、その上に第2の絶縁層62が形成され、さらにその上に波形形状の配線63が形成されている。この態様によれば、第1の絶縁層61が設けられているので、波形形状の配線63が半導体素子68を有するチップ64から離れた構造となっている。なお、配線63のパッド上には、半田ボール67が載っている。
図6(A)は、チップ64に接続する部分の配線65の厚さが、その他の部分の配線63の厚さよりも厚い態様であり、図6(B)は、チップ64に接続する部分の配線65の厚さが、その他の部分の配線63の厚さと同じ態様である。絶縁層が2層以上の絶縁層で構成されている場合には、後述するように、絶縁層に波形形状を形成する際に、一度の露光により2段階の深さに形成することができ、コストダウンが可能になるという利点がある。
また、図6(C)(D)は、2つの頂部を持つ波形形状を備えた応力緩和構造の一例である。本発明においては、図6(C)に示すように、2層構成の絶縁層60の上に2以上の複数の波頂部を持つ波形形状が形成されていてもよく、もちろん図6(D)に示すように、2以上の複数の波頂部を持つ波形形状が形成される絶縁層60が単層であっても構わない。
次に、本発明の応力緩和構造における波形形状の配線の延長方向について説明する。
波形形状を有する配線の延長方向は、チップの中央から放射方向に延びる仮想線と平行又は略平行であることが好ましい。チップと実装基板との間に発生する熱応力により生じるひずみ量はチップの中心からの距離に比例し、応力の方向はチップの中心から放射方向となる。そのため、チップの中央から放射方向に延びる仮想線と平行又は略平行の向きに配線の延長方向を合わせることにより、発生応力をより効率的に吸収することができる。
また、配線3の延長方向は、チップの中央を対称点として4回対称に配置された各象限内で一定であって、その延長方向が、各象限内の対角軸のうち前記の対称点を通過する対角軸と平行又は略平行にしてもよい。図7は、波形形状を有する配線の延長方向が、前記の方向となっている半導体装置の一例を示す平面図である。なお、図7に示す符号は、図2に示した符号と一致する。
配線21の延長方向がチップ5の中央から放射方向に延びる仮想線と平行又は略平行であることが、応力緩和の観点からは最も望ましいが、パッド24ごとに配線の延長方向を変えることはマスク設計・作製等が煩雑になる。一方、図7(A)(B)に示す態様の配線21は、その延長方向がチップの中央を対称点Pとして4回対称に配置された各象限内で一定なので設計が容易であると共に、各象限内の対角軸のうち前記の対称点Pを通過する対角軸Qと平行又は略平行であるので応力緩和効果にも優れている。また、配線21の延長方向をチップ5の対角軸Qと平行又は略平行とすることで、パッド24が格子状に並んでいる場合等において応力緩和構造のためのもっとも長い距離を確保することができる。なお、放射方向に延びているとは、チップ側の配線接続部23が中心から近い場合(図7(A)を参照)と、実装基板側のパッド24が中心から近い場合(図7(B)を参照)の両方が含まれる。
次に、応力緩和構造の形成方法について説明する。
応力緩和構造は、図1(A)に示すように、半導体素子6が形成されたチップ5と実装基板7との間の応力を緩和するために用いられるシート2に形成したり、図1(B)に示すように、半導体素子6が形成されたチップ又はウエハ上に直接形成することができる。
応力緩和構造を有する応力緩和シートを形成する場合には、工程基板上に波形形状を有する絶縁層4を形成し、この絶縁層の形状に沿って波形形状又は螺旋形状を有する配線3を形成し、その後工程基板を剥離又は除去する方法が適用される。このとき、波形形状を有する絶縁層は、基板上に絶縁材料を塗布等して厚さが一様な絶縁層を形成した後、その絶縁層に波形形状の形成処理を施すことにより形成される。
工程基板としては、絶縁材料と適度に密着するものであって、機械的な剥離や化学的なエッチングによる除去に適したものを好ましく用いることができる。例えば、化学的なエッチングに適した銅基板等を適用することができる。なお、銅基板を用いる場合は、配線を形成する前に、銅エッチング液に対するエッチングバリア層を形成しておくことが望ましい。なお、工程基板とは、工程中で使用される基板であり、最終的には剥離又は除去される基板である。
図1(B)に示すように、応力緩和構造を半導体素子が形成されたチップ又はウエハ上に直接形成する場合において、チップ又はウエハとしては、シリコンチップ又はウエハの他、他の化合物デバイス用のチップ又はウエハ、半導体素子を形成することのできるガラス基板等を用いることができる。こうしたチップ又はウエハは、その表面が分子レベルの平坦性を有し、弾性率が高く、熱膨張係数も小さいため、絶縁層を形成する基板として特に好ましい。
次に、絶縁層を波形形状にする方法について説明する。
絶縁層の形状を、厚さ方向に変位する波形形状にするための処理としては、加熱処理、光学的処理、表面処理、若しくは溶媒による処理等が挙げられる。これらの処理は、工程基板又はチップ若しくはウエハに形成された絶縁層に、図8に示すような、エッヂ部が丸く滑らかなくぼみ22を形成し、その結果として絶縁層4を波形形状にする処理方法である。絶縁層4の形成材料は、各処理に適した材料が選択される。
図9は、半導体素子が形成されたウエハ上に波形形状の絶縁層を形成する工程の一例である。
加熱処理で波形形状を形成する場合には、先ず、工程基板又は半導体素子を有するウエハ(工程基板等92という。)に絶縁材料を塗布して一様な絶縁層91を形成する(図9(A)を参照)。次いで、この絶縁層91の一部をL/S(ラインアンドスペース)等の矩形パターンを有するマスクを用いて露光・現像することにより、矩形形状のくぼみ93を形成する(図9(B)を参照)。このくぼみ93は、絶縁層91のみにおいての矩形形状の貫通孔となっている。その後、加熱キュアすることにより現像された部分の絶縁層を大きく垂れ込ませて、図8に示すような頂部エッヂ95及び底部エッヂ96が滑らかな丸みを帯びたくぼみ93を形成し、硬化させる(図9(C)を参照)。なお、露光部での反応を適度に促進するために、PEB(Post-Exposure-Bake)の温度、時間を最適化することが好ましい。こうして、波形形状を有する絶縁層94を工程基板等92上に形成する。
露光・現像は、従来公知の方法により行うことができる。例えば、露光には、高圧水銀灯、キセノンランプ等が使用され、現像液には、水酸化ナトリウム、炭酸ナトリウム等のアルカリ水溶液に、メタノール、エタノール等の水溶性有機溶媒や界面活性剤を添加したものが用いられる。
露光、PEB及び加熱キュアの各条件(露光量、加熱温度等)は、絶縁層を垂れ込ませて、矩形形状のくぼみのエッヂが丸みを帯びた状態に滑らかにする最適な条件に設定される。この最適な条件は、用いる絶縁材料により選択される。
絶縁材料としては、感光性樹脂のうち、加熱キュア時の熱で、現像により形成された形状が大きく垂れ込み、垂れ込んだ底部のエッヂが滑らかな丸みを帯びた形状となるものが好ましい。こうした感光性樹脂として、たとえばフェノール系の感光性樹脂であるWPR1050とWPR S110等を好ましく挙げることができる。これらの感光性樹脂は、WLCSP(Wafer Level Chip Size Package)等に使用可能な高解像度の感光性絶縁樹脂であるが、露光及びPEBによる反応を押さえ、キュア(加熱)前にポスト露光照射を行わないことで、キュア時の熱により矩形形状のくぼみが大きく垂れ込み、そのくぼみの頂部エッヂ及び底部エッヂが滑らかな丸みを帯びる。
絶縁材料には、通常のキュア時の熱により、頂部エッヂ及び底部エッヂが滑らかな丸みを帯びない感光性樹脂であっても、例えば急速な加熱等でエッヂが滑らかな丸みを帯びる樹脂であれば適用することができる。こうした樹脂としては、感光性ポリイミド等が挙げられる。急速に加熱する方法としては、矩形形状のくぼみが形成された絶縁層を、予め所定の高温、例えば200℃程度に加熱したホットプレートに載せる等の方法がある。
絶縁材料には、非感光性材料であっても、例えば後述するパターンを形成する方法、或いは、半硬化状態でレーザー等により絶縁層に矩形形状の貫通孔を形成し、適切な温度及び昇温速度で加熱する方法等により、矩形形状の貫通孔のエッヂ部が垂れ込んで頂部エッヂ及び底部エッヂが滑らかな丸みを帯びる樹脂であれば使用することができる。非感光性樹脂としては、例えば、非感光性ポリイミド(宇部興産製、商品名:ユピコート)、非感光性ポリアミドイミド(日立化成製、商品名:HL-P200)を挙げることができる。
表面処理で波形形状を形成する場合には、工程基板又は半導体素子を有するウエハ(工程基板等という。)に形成された絶縁層に矩形形状のくぼみを形成し、プラズマ照射等の表面処理をして、くぼみのエッヂが滑らかな丸みを帯びるように加工する。この場合においては、矩形に形成したくぼみが拡大してしまうのを防ぐために、最初に小さめのくぼみを形成しておくことが好ましい。なお、絶縁層への矩形形状のくぼみは、上記の加熱処理の説明で説明した方法と同様の方法で形成することができる。
溶媒による処理で波形形状を形成する場合には、図12に示すように、工程基板等122に形成された絶縁層121に頂部エッヂ125及び底部エッジ126を有する矩形形状のくぼみ123を形成し(図12(A)を参照)、溶媒雰囲気下に放置することにより、くぼみ123の頂部エッヂ125及び底部エッジ126が滑らかな丸みを帯びるように加工する(図12(B)を参照)。なお、図12(A)に示すような矩形形状のくぼみ123は絶縁層121のみの貫通孔であり、上述した説明と同様の方法で絶縁層121に形成することができる。
頂部エッヂ125及び底部エッヂ126の丸みの程度は、使用する溶媒の絶縁材料に対する良溶媒性、溶媒雰囲気下での放置時間、放置温度により制御することができる。すなわち、絶縁材料に対する良溶媒性の高い溶媒を用いれば各エッヂは丸くなり易く、絶縁材料に対する良溶媒性の低い溶媒(貧溶媒)を用いれば各エッヂは丸くなり難くなる。また、放置時間を長くすれば各エッジは丸くなり易く、放置時間を短くすれば各エッヂは丸くなり難くなる。また、放置温度を変えることによっても各エッヂの丸くなる程度を変化させることができる。
これらの条件を最適化することにより、個々のくぼみの矩形形状(大きさ等)にもよるが、(i)配線部を有する工程基板等122の側に絶縁層が残っていない開口部127、(ii)工程基板等122の側に絶縁層が僅かに残ったくぼみ128、(iii)工程基板等122の側に絶縁層が適当な厚さで残ったくぼみ129等、開口部を含む2種以上のくぼみ(図12(B)では開口部127と2種のくぼみ128,129とからなる合計3種の「くぼみ」が例示されている。)を任意に形成することができる。その結果、効果的な応力緩和効果が得られる形状を自由に得ることができる。
前記の加熱処理又は表面処理において、絶縁材料に感光性樹脂を用いる場合は、絶縁層を2層以上形成して、一度の露光により2段階の深さを形成することができる。この方法では、現像液の浸入速度の違いにより小さな穴ほど現像速度が遅くなるという性質を利用している。すなわち、細かい孔については上層のみ開口したくぼみとし、やや大きな孔(ヴィア)については下層まで開口した開口部とすることができる。従って、一度の露光で、2段階の深さを持つ矩形形状のくぼみを形成することができ、加熱処理時にエッヂが滑らかな丸みを帯びた形状を容易に形成できる。
光学的処理で波形形状を形成する場合には、絶縁材料にネガ型の感光性樹脂を用いる方法とポジ型の感光性樹脂を用いる方法がある。このいずれの方法においても、公知の感光性樹脂を用いることができる。
絶縁材料にネガ型の感光性樹脂を用いる方法では、工程基板等に形成した絶縁層に、矩形パターンが形成されたマスクを少し浮かせるようにしてマスクし、これを露光・現像して波形形状の絶縁層を形成する。マスクを少し浮かせて露光することにより、マスクの端から少しずつ露光用の光が漏れ出して、現像後に得られるパターン形状が丸みを帯びた形状になる。従って、現像後にエッヂを丸くする工程を省略することができるという長所がある。
絶縁材料にポジ型の感光性樹脂を用いる方法では、開始剤を意図的に多く添加し、これを露光・現像して波形形状の絶縁層を形成する。ポジ型感光性樹脂に開始剤を多く添加することにより、光の透過率を低下させ、底部に十分に光が届かないようにして、丸みを帯びた頂部エッヂと底部エッヂを得ることができる。
また、他の光学的処理として、露光時の焦点を意図的にずらすことによりパターンの切れを悪くして丸い形状を形成する方法もある。
露光・現像には、前記の加熱処理の説明において例示した従来公知の方法を使用することができる。また、露光量等の条件は、矩形形状パターンが垂れ込んで底部のエッヂが丸みを帯びるように設定される。
厚さ方向に変位する波形形状の他の形成方法としては、工程基板等に形成した絶縁層に矩形形状のパターンを形成し、その上に同一の樹脂又は他の樹脂を薄く塗布することにより、矩形形状の頂部エッヂ及び底部エッヂが滑らかな丸みを帯びることとなる方法が挙げられる。
前記の各種処理は、簡便に、滑らかな波形形状を有する絶縁層を形成することができ、さらには断面形状が正弦波形状又は略正弦波形状である絶縁層を形成できると共に、チップ又はウエハ上の半導体と配線とが離れているため、接触が少なくダメージの少ない良好な応力緩和構造を得ることができる。
次に、深さの異なる複数のくぼみを形成する他の方法について説明する。
波形形状を有した絶縁層は、図13に示すように、工程基板等132の上に例えばポジ型感光性樹脂からなる絶縁層131を形成し(図13(A)を参照)、その絶縁層131上からマスクを利用して場所毎に異なる量の光を照射した後に、その絶縁層131を現像することにより形成される(図13(B)〜(D)を参照)。この方法によれば、絶縁層131に深さの異なるくぼみ133、134を2種以上形成することができる(図13(D)(E)を参照)。照射する光量(露光量)の制御としては、絶縁層131を貫通するくぼみ133(開口部)を形成する場合には露光量を多くし、絶縁層131を貫通しないくぼみ134を形成する場合には露光量を少なくする。所望の場所の露光量の調整は、露光される複数のマスクを用いて複数回露光する等により行うことができる。こうした手段により、絶縁層131に深さの異なる複数の「くぼみ」を形成することができる。
具体的には、図13(A)に示すように、ポジ型感光性樹脂からなる絶縁層131を形成した工程基板等132を準備し、図13(B)に示すように、絶縁層131に、所定のマスクパターンを有する第1のマスク136を介して光を照射する。このときの露光量は、絶縁層131を貫通しないくぼみ134が形成され得る量である。次に、図13(C)に示すように、第1のマスクを介して露光された絶縁層131に、所定のマスクパターンを有する第2のマスク137を介して光を照射する。このときの露光量は、第1のマスク136を用いたときの露光量との合計量が絶縁層131を貫通するくぼみ133(開口部)が形成され得る量とする。なお、第1のマスク136を用いた1回目の露光量と、第2のマスク137を用いた2回目の露光量とを同じにしてもよい。次に、図13(D)に示すように、2回目の露光を行った後に現像することにより、開口部133と深さの異なる1種以上のくぼみ134、又は深さの異なる2種以上のくぼみを形成することができる。その後、図13(E)に示すように、矩形形状からなるくぼみのエッジを丸くする操作をして、本発明の応力緩和構造を形成することができる。
次に、絶縁材料として非感光性樹脂を用いた場合について説明する。
絶縁材料として非感光性樹脂を使用した場合は、この非感光性樹脂からなる絶縁層を加工して波形形状の絶縁層を形成する。絶縁層として感光性樹脂を使用した場合は所定の形状の絶縁層を形成するための工程数が少なくなり望ましいが、感光性樹脂は感光性という特性が付加されているために弾性率や引張破断伸び率等が制限されることがある。これに対して、非感光性樹脂はこのような制限がないため、感光性樹脂を使用する場合よりも、本発明の絶縁層の材料として望ましい低弾性率の材料や高い引張破断伸び率を有する材料を自由に選択することができる。
非感光性樹脂は感光性樹脂のようなパターン形成能がないので、何らかの方法でパターンを形成する必要がある。一つの方法として、感光性樹脂であらかじめパターンを作製し、これを型として非感光性樹脂のパターンを形成する方法が挙げられる。この場合、感光性樹脂のパターン上に非感光性樹脂を塗布し、その後、感光性樹脂を除去することにより、非感光性樹脂の矩形断面からなるパターンを形成することができる。その後、矩形形状からなるくぼみのエッジを丸くする操作をして、本発明の応力緩和構造を形成することができる。
このパターン形成方法においては、感光性樹脂の形状が非感光性樹脂を塗布する時に変形する場合があり、このような変形が生じない樹脂同士の組み合わせを見つける必要があるという制限がある。また、感光性樹脂の上部を非感光性樹脂が覆う場合があり、この場合に感光性樹脂上の非感光性樹脂を切削又は研磨等の機械的方法により削り取る必要が生じる。そのような処理が必要となる場合に、感光性樹脂の機械的強度が十分ではない等の問題が生じることがある。
このようは問題を解決する方法として、例えば図14(A)に示すように、工程基板等142上にめっき法を利用した金属パターン145を形成し、その後、図14(B)に示すように、その金属パターン145上から非感光性樹脂をスピンコート法で塗布して絶縁層141を形成する。その後、図14(C)に示すように、金属パターン145をエッチング除去することにより、非感光性樹脂の矩形断面からなる絶縁層141のパターンを形成することができる。その後、図14(D)に示すように、矩形形状からなるくぼみのエッジを丸くする操作をして、本発明の応力緩和構造を形成することができる。この方法においては、めっきが非感光性樹脂の塗布により変形しないこと、及び、切削又は研磨等の機械的操作を施しても変形しないこと、等の利点がある。
めっきのパターンを形成した後に使用する非感光性樹脂は、溶液をスピンコート等で塗布することもできるが、ドライフィルムのものを使用することもできる。
また、めっきのパターン上に非感光性樹脂を塗布した後にめっきのパターンを除去するためには、めっき膜の頭が露出している必要がある。このため、めっき膜の厚さを、非感光性樹脂の厚さよりも大きくすることが望ましい。また、めっき膜の上部に非感光性樹脂の薄膜が形成されてしまう場合には、非感光性樹脂の薄膜を切削又は研磨等の機械的操作で除去することができる。また、非感光性樹脂の薄膜をアッシング等の化学的操作を利用して除去することもできる。また、有効な方法として、めっき膜の頭部に予めフッ素被膜等の非感光性樹脂が濡れ難い膜を形成しておき、非感光性樹脂の溶液を弾くようにすることにより、めっき膜の頭部を露出させることもできる。
非感光性樹脂のパターニングは、感光性樹脂その他パターニングの可能な材料でマスクを形成し、ドライエッチング、ウエットエッチング等の方法でパターニングすることができる。このようなエッチングに際してのマスクとしては、感光性樹脂そのものを使用することもできるし、感光性樹脂等を用いてパターニングした金属マスク等を用いることもできる。
これらの非感光性樹脂のパターニングのうち、ウエットエッチング法でのパターニングは、溶剤に溶ける非感光性樹脂を絶縁層材料として選択する必要がある。キュア前のポリイミド樹脂等を非感光性樹脂として選択した場合においては、この方法が適用可能である。一方、ドライエッチング法でのパターニングは、プラズマ等により行われるため、ほとんどの非感光性樹脂への適用が可能であるが、エッチング速度はやや小さい。
本発明の応力緩和構造においては、絶縁層のみを貫通する開口部と、絶縁層を貫通しない1種以上のくぼみ等のように、深さの異なるくぼみを合計2種以上有する絶縁層が形成されていることが好ましい。このような多段構成を1回のエッチング工程で作製する方法として、図15に示すように、工程基板等152の上に非感光性樹脂からなる絶縁層151を形成し、その絶縁層151上に2種以上のマスク層156,157を形成した後、エッチングを行う方法を挙げることができる。
具体的には、図15(A)に示すように、先ず、非感光性樹脂からなる絶縁層151を形成した工程基板等152を準備し、次いで、図15(B)に示すように、絶縁層151に、所定のマスクパターンを有する第1のマスク156を形成する。このマスク156は、Cu等のようにドライエッチングに対して耐性を有する材料からなるので、このマスク156で覆われた箇所はエッチングされず、くぼみとはならない。
次いで、図15(C)に示すように、所定のマスクパターンを有する第2のマスク157を、第1のマスク156が設けられた絶縁層151上に形成する。このマスク157は、感光性樹脂等のようにドライエッチングに対してエッチング耐性を有さない材料からなるので、このマスク157を設けない箇所は絶縁層151を直にエッチングして深いくぼみを形成することができる。一方、このマスク157を設けた箇所は、先ずこのマスク157をエッチングした後に絶縁層151をエッチングするので、浅いくぼみを形成することができる。したがって、第2のマスク157の厚さは、1回のみのドライエッチングにより、絶縁層151に開口部159(絶縁層151のみの貫通孔)を形成でき、且つ、第2のマスク157がエッチングされた後に絶縁層151の厚さ方向の一部がエッチングされて所定の深さのくぼみ158を形成できる寸法に調整されている。
次に、図15(D)に示すように、ドライエッチングを行う。ドライエッチングにより、絶縁層151に開口部159と1種以上のくぼみ158が形成される。次いで、図15(E)に示すように、エッチング耐性を有するマスク156を除去し、図15(F)に示すように、矩形形状からなるくぼみのエッジを丸くする操作をして、深さの異なる複数のくぼみ160,161を有する応力緩和構造を形成することができる。このように、多段のマスクを形成することにより、エッチング耐性を有さないマスク157がエッチングの時間差を生じさせ、エッチング耐性を有さないマスク157のあるところと無いところの絶縁層151のくぼみ深さを変化させることができる。こうして、くぼみ等の多段構造を1回のエッチングで作製することができる。
次に、波形形状の絶縁層上に配線を形成する方法について説明する。
前述した絶縁層上に配線を形成することにより、厚さ方向に変位する波形形状の配線を容易に形成できる。
螺旋形状の配線は、図4において既述したように、工程基板上又は半導体素子を有するウエハ上に、厚さ方向に変位する正弦波状又は略正弦波状の波形形状を有する絶縁層を形成し、その絶縁層の上に、平面視で面内方向に変位する正弦波状又は略正弦波状の波形形状であって、その絶縁層の厚さ方向の波形頂部と波形底部に交互に変曲点を持つ配線を形成することにより、形成される。
具体的には、厚さ方向に変位する波形形状を有する絶縁層の上に、正弦波形状又は略正弦波形状の配線形成用のマスクパターンが形成されたマスクを、前記した位置に整合させ、露光・現像処理や表面処理を行うことにより形成する。なお、マスクパターンや厚さ方向に制御した形状が正弦波形状からずれた場合は、螺旋構造がひずむことになるが、その場合でも、応力緩和機能を有するに充分な形状であればよく、特に問題はない。
絶縁層上への配線の形成としては、フルアディティブ法、セミアディティブ法等を挙げることができる。例えば、セミアディティブ法により銅配線を形成する場合は、前記のように形成した絶縁層のパターン上に、金属スパッタによりシード層を作製し、配線パターン以外の箇所にめっきレジストを塗布したあと電気銅めっきを行い、レジスト及びシード層を除去して銅配線を形成することができる。
配線のチップ又はウエハ側表面に、配線を構成する主要金属成分とは異なる金属からなる薄層を設ける場合には、シード層を形成した後であって配線を形成する前に、予めチタンやクロム等の薄層を設けることができる。
(半導体装置)
本発明の半導体装置は、図1に示すように、半導体素子6が形成されているチップ5上に応力緩和シート2を半田付けにより接続したもの(図1(A)を参照)、又は、半導体素子6が形成されているチップ5上に前記の応力緩和構造が直接形成されたもの(図1(B)を参照)の上に、半田ボール等で実装基板7を接続した構成からなるものである。こうした構成の半導体装置1は、本発明の応力緩和構造を有するので、半導体素子と実装基板との間の接続部での応力が緩和され、例えば、フリップチップ(FC)又はボール・グリッド・アレイ(BGA)用のランド部の破壊、半田ボールの破壊、基板内部の金属配線の切断等を生じさせず、熱応力によって半導体素子機能を阻害され難い、信頼性の高い半導体装置となる。
半導体素子6は、電気的な半導体素子のほか、シリコンチップ又はウエハ等を用いて作製したMEMS(micro-electro-mechanical system)等であってもよい。実装基板7には、インターポーザのような中間的に存在するもの、マザーボードのような筐体への取付けに使用するもののいずれも含まれる。半導体チップと実装基板は、ワイヤーボンディング接続、フリップチップ接続等の公知の接続方法により接続することができる。フリップチップ方式の半導体装置においては、フリップチップパッド上の半田ボールが搭載される部分に、凹部を有するソルダーレジスト層を形成し、その凹部に半田ボールを搭載することもできる。この際、フリップチップパッドが半田によって喰われることがないように、予め半田ボールが搭載される部分に、ニッケル等のバリア金属層と、半田との接着がよい金層をこの順に設けることが望ましい。なお、この半導体装置1は、半導体素子6が形成されたチップ5と実装基板7の間に、アンダーフィルが充填されたものであってもよい。本発明の半導体装置は、すでに応力緩和の効果を有するので、必要とされる信頼性その他の条件にあわせてアンダーフィルの有無を適宜選択することが可能である。
本発明の電子機器は、こうした半導体装置を組み込んだものであり、半導体素子の機能阻害が起こり難い。特に、本発明の電子機器は、半導体素子が発熱し易いことにより熱応力が発生し易くても、又は、使用環境により熱応力が生し易くても、半導体機能の信頼性が高い。
以下、本発明を実施例と比較例に基づいてさらに詳しく説明する。なお、これにより本発明が限定されるものではない。
(実施例1)
絶縁材料としてフェノール系感光性樹脂(JSR社製、製品名;WPR S110)を用い、基板として表面に試験用のデイジーチェイン配線の片側が形成された8インチのウエハを用いた。この基板上に、絶縁層用の絶縁材料を20μm厚となるようにスピンコートにより塗布・乾燥した後、所定のパターンを有するマスクを通して、高圧水銀ランプを光源とする露光機にて、g線、h線及びi線の混合光を200mJ/cm照射し、次いで、100℃で3分間のPEBを行った。マスクには、配線が形成される位置に波形形状を形成するためのくぼみを形成できるものを使用した。その後、2.38wt%のTMAH水溶液で現像した。現像後の絶縁層を、顕微鏡で観察すると、明確な矩形パターンが形成されていた。
次に、ホットプレートにて、キュア温度150℃で5分間加熱キュアを行った。加熱キュア後の絶縁層を、光学顕微鏡及び電子顕微鏡で形状を観察したところ、形成した矩形パターンが軟化して丸みを帯びた滑らかな形状になっているのが確認できた。さらに、窒素雰囲気中で190℃、30分間加熱して絶縁層の硬化を完了させ、波形の形状を持つ絶縁層を得た。
次に、スパッタを用いてチタン、銅の順に電気めっき用のシード層を形成し、めっきレジストを塗布、所定のマスクを通して露光、現像し、配線パターンに対応した開口部を形成した。使用したマスクは、配線部のほか200μmピッチで140μmφのFCパッドパターンが形成されている。その後、銅の電気めっきにより5μm厚の配線及びパッドを形成し、めっきレジスト、シード層の順に剥離して、応力緩和構造が直接形成されたウエハを得た。この時点で波形形状の絶縁層上に波形形状を有する銅めっき配線が形成され、ウエハ上の配線と試験用のデイジーチェインを構成していた。絶縁層上の配線は、長さ約80μmで、各半導体チップの中央から放射方向に近い対角方向に伸びるように配置されていた。
次に、パッド部に開口を有するようにめっきレジスト層を形成し、その後、パッド上にニッケルめっき層、金めっき層をこの順に形成した。次いで、感光性樹脂によりソルダーレジスト層を形成し、マスクを通して露光、現像することにより、パッドに対応した部分に開口部を有するソルダーレジスト層を形成した。
その後、このウエハを17mm角のチップに切断した後、ソルダーレジスト開口部に半田ボールを搭載して半導体チップを得た。得られた半導体チップを、半田ボールを介して実装基板に搭載して、実施例1の半導体装置を得た。
このようにして得られた半導体装置を用いて、−40℃〜125℃の熱サイクル試験1000サイクルを行い、デイジーチェイン部での断線の有無を観察した。その結果、熱サイクル試験1000サイクル後においても断線は確認されなかった。測定後断面観察を行ったが、配線の破断は観察されなかった。この半導体装置の絶縁層と同一の形成方法で形成された1cm×8cmの感光性樹脂のフィルム試験片について、引張弾性率を測定したところ、2.0GPaであり、引張破断伸び率は8.2%であった。この引張弾性率と引張破断伸び率は、発明の実施の形態の欄で説明した測定法により測定した。
(実施例2)
工程基板として0.25mm厚の銅板を用い、実施例1と同様の絶縁材料を用いて、実施例1と同様の手順で、絶縁層、配線、パッド及びソルダーレジスト層を形成した。その後、この工程基板に、めっきレジストを塗布し、チップ側の電極となる位置に開口部を形成し、銅、ニッケル、金、ニッケル、銅の順でチップ側のパッドを形成し、それぞれのエッチング液を用いて、下層の銅板と、下層パッドのニッケルを除去することにより、チップ側及び基板側に対応したパッドを有する応力緩和シートが得られた。この応力緩和シートのチップ側のパッドに、印刷で半田バンプを形成し、実装基板側に半田ボールを搭載した。この応力緩和シートのそれぞれの面を、デイジーチェイン用の配線が形成されたチップと実装基板に接続して実施例2の半導体装置を得た。
得られた半導体装置について、実施例1と同様の熱サイクル試験を行い、デイジーチェイン部での断線を観察した。その結果、熱サイクル試験1000サイクル後においても断線は確認されなかった。測定後、断面観察を行ったが、配線の破断は観察されなかった。
(実施例3)
基板として、実施例1と同様、表面に試験用のデイジーチェイン配線の片側が形成された8インチのウエハを用いた。この基板上に、実施例1と同様の絶縁材料を20μm厚となるようにスピンコートにより塗布・乾燥した後、ヴィア部のみ開口するパターンを有するマスクを通して、実施例1と同様に露光、現像した後、窒素雰囲気中で190℃、30分間加熱して1層目の絶縁層の硬化を完了させた。
次に、この1層目の絶縁層上に、1層目と同じ絶縁材料を20μm厚となるようにスピンコートにより塗布・乾燥した後、所定のマスクを用いて1層目と同様に露光、現像した後、実施例1と同様にキュアした。このときの露光に使用したマスクは、開口部となるビア部のみが露光されるパターンを有するものである。得られた絶縁層の形状を光学顕微鏡及び電子顕微鏡で観察したところ、形成した矩形パターンが軟化して丸みを帯びた滑らかな形状になっていると共に、ヴィア部が開口しているのに対して配線底部が非開口の状態のくぼみが確認できた。さらに、窒素雰囲気中で190℃、30分間加熱して絶縁層の硬化を完了させた。試料の一部から断面サンプルを作製して観察すると、ヴィア部が開口し、配線部が開口していない2段形状のくぼみを持つ波形形状の絶縁層が得られていた。
得られた2層の絶縁層上に、実施例1と同様に配線、ニッケルめっき層、金めっき層、ソルダーレジスト層を形成した。実施例1と同様にチップ切断、半田ボール搭載、実装基板への搭載を行って、半導体装置を得た。
得られた半導体装置を用いて、−40℃〜125℃の熱サイクル試験1000サイクルを行い、デイジーチェイン部での断線の有無を観察した。その結果、熱サイクル試験1000サイクル後においても断線は確認されなかった。測定後に断面観察を行ったが、配線の破断は観察されなかった。
(実施例4)
基板として、実施例1と同様に、表面に試験用のデイジーチェイン配線の片側が形成された8インチのウエハを用いた。この基板上に、スパッタを用いてチタン、銅の順に電気めっき用のシード層を形成し、このシード層上にめっきレジストを塗布した。めっきレジストの厚さは30μmであった。配線部の絶縁層のみを貫通孔とするためのマスクを使用し、そのマスクを通して露光、現像し、所定のパターンに対応した開口部(貫通孔)を形成した。電気銅めっきにより銅めっきパターンをその開口部(貫通孔)に堆積させて銅のめっきパターンを形成した後、めっきレジストを剥離した。
めっきパターンが形成された基板上に非感光性樹脂を塗布し80℃、2分間乾燥させた。プラズマアッシングを10分間かけた後、光学顕微鏡で観察すると、めっきパターンの上部が露出されているのが確認できた。めっきエッチング液でめっきパターンをエッチングすると、ヴィア部及び配線凹部が開口して貫通孔となっている非感光性樹脂のパターンが確認できた。
得られた試料を非感光性樹脂の溶媒であるPGMEA(プロピレングリコールモノエチルアセテート)の雰囲気下に30分放置した。光学顕微鏡で観察すると、配線凹部だけ半分程度まで埋まり、ヴィア部はやや側面の勾配が小さくなり開口しているのが観察された。窒素雰囲気中で190℃、60分間加熱して絶縁層の硬化を完了させた。
得られた絶縁層上に、実施例1と同様、配線、ニッケルめっき層、金めっき層及びソルダーレジスト層を形成した。実施例1と同様に、チップ切断、半田ボール搭載、実装基板への搭載を行って、半導体装置を得た。
得られた半導体装置を用いて、−40℃〜125℃の熱サイクル試験1000サイクルを行い、デイジーチェイン部での断線の有無を観察した。その結果、熱サイクル試験1000サイクル後においても断線は確認されなかった。測定後に断面観察を行ったが、配線の破断は観察されなかった。実施例1と同様に使用した非感光性樹脂のフィルム試験片を作製して引張弾性率を測定したところ、0.5GPaであり、引張破断伸び率は30%であった。
(実施例5)
基板として、実施例1と同様に、表面に試験用のデイジーチェイン配線の片側が形成された8インチのウエハを用いた。この基板上に、ポジ型感光性樹脂をスピンコートにより塗布・乾燥して絶縁層を形成した。次に、ヴィア部のみを露光するためのマスクを通して第1の露光を行った後、ヴィア部と配線凹部を露光するためのマスクを通して第2の露光を行った。この第2の露光は、第1の露光と同じ光量とする等光量露光で行った。その後に現像を行い、ヴィア部のみ開口し、配線凹部がおよそ半分の深さまで開いたパターンが得られた。窒素雰囲気中で190℃、30分間加熱して感光性樹脂の絶縁層の硬化を完了させた。
得られた絶縁層上に、実施例1と同様、配線、ニッケルめっき層、金めっき層及びソルダーレジスト層を形成した。実施例1と同様に、チップ切断、半田ボール搭載、実装基板への搭載を行って、半導体装置を得た。
得られた半導体装置を用いて、−40℃〜125℃の熱サイクル試験1000サイクルを行い、デイジーチェイン部での断線の有無を観察した。その結果、熱サイクル試験1000サイクル後においても断線は確認されなかった。測定後に断面観察を行ったが、配線の破断は観察されなかった。
(実施例6)
基板として、実施例1と同様に、表面に試験用のデイジーチェイン配線の片側が形成された8インチのウエハを用いた。この基板上に、実施例3と同様の絶縁材料を20μm厚となるようにスピンコートにより塗布・乾燥し、硬化させた。
次に、硬化した絶縁材料上に銅のスパッタ膜を形成し、その上に感光性樹脂を塗布した後、露光、現像することで、ヴィア部及び配線凹部が開口したスパッタ膜パターンを得た。
得られた試料上に非感光性樹脂(めっきレジスト)10μmを塗布して、露光、現像し、ヴィア部及び配線凹部が開口したパターンを得た。
得られた試料に酸素プラズマによるアッシング操作を施した。アッシング後に光学顕微鏡で観察すると、ヴィア部のみ開口し、配線凹部は約半分開口したパターンになっている絶縁層が確認できた。また、絶縁層の形状は、プラズマの回り込みにより、角が取れた丸い形状となっていた。
得られた絶縁層上に、実施例1と同様、配線、ニッケルめっき層、金めっき層及びソルダーレジスト層を形成した。実施例1と同様に、チップ切断、半田ボール搭載、実装基板への搭載を行って、半導体装置を得た。
得られた半導体装置を用いて、−40℃〜125℃の熱サイクル試験1000サイクルを行い、デイジーチェイン部での断線を観察した。その結果、熱サイクル試験1000サイクル後においても断線は確認されなかった。測定後に断面観察を行ったが、配線の破断は観察されなかった。
(比較例1) 実施例1の半導体装置の製造において、絶縁層の波形形状の形成に代えて、絶縁材料の塗布、乾燥後、ウエハとの接続部にのみ開口部を形成してヴィアした以外は、実施例1と同様の手順で半導体装置を作製した。この半導体装置において、絶縁層は平坦な形状で、配線は直線形状であった。
得られた半導体装置について、実施例1と同様の熱サイクル試験を行ったところ、200から400サイクルですべての試験片で断線が起きた。試験後、断面を観察してみると、ウエハとの接続部のヴィアの横で配線が断線しているのが確認できた。
本発明の応力緩和構造及び応力緩和シートは、半導体素子が形成されたチップと実装基板との間に設けられることにより、その応力緩和構造が備える波形形状の配線はばね構造としての効果を持ち、半導体装置で発生した熱応力を効率よく吸収することができる。そのため、この応力緩和構造が半導体装置に適用されることにより、半導体素子と実装基板との間の接続部での応力が緩和され、例えばフリップチップ接続用のランド部の破壊、半導体素子と実装基板を接続する半田ボールや配線、実装基板内部の配線の破壊等を生じさせず、信頼性の高い半導体装置を得ることができる。特に熱応力の大きな大型の半導体装置、Low−K材料等の機械的強度の弱い材料を用いた半導体装置、又はピン数の多いフリップチップボールグリップアレイ(FCBGA)等のパッケージに適用した場合に有効である。
また、本発明の応力緩和構造の形成方法によれば、多段構造等の応力緩和効果の大きい応力緩和構造を容易に形成することができると共に、応力緩和に有効な低弾性、高破断伸び材料を使用することができるというメリットがある。
本発明の応力緩和構造を有する半導体装置の一例を示す断面図である。 本発明の応力緩和構造を有する半導体装置の一例を示す平面図である。 螺旋形状の配線を含む応力緩和構造を有する半導体装置の一例を示す平面図である。 絶縁層上に螺旋形状の配線が設けられる態様の一例を示す平面図(A)と、そのC−C’断面図(B)である。 波形形状を呈する配線の幅が各部において異なる態様の一例を示す概略図である。 2層構成の絶縁層を含む本発明の応力緩和構造の一例を示す断面図、及び複数の頂部を持つ波形形状を備える本発明の応力緩和構造の一例を示す断面図である。 波形形状を有する配線の延長方向が、所定の方向となっている半導体装置の一例を示す平面図である。 波形の絶縁層の形状を示す斜視図である。 半導体素子が形成されたウエハ上に波形形状の絶縁層を形成する工程の一例である。 半導体チップと実装基板との間に生じる熱応力を説明するための模式図である。 従来の応力緩和機能を有する半導体装置の一例を示す断面図である。 本発明の応力緩和構造の形成方法の一例を示す図である。 本発明の応力緩和構造の形成方法の一例を示す図である。 本発明の応力緩和構造の形成方法の一例を示す図である。 本発明の応力緩和構造の形成方法の一例を示す図である。
符号の説明
1 半導体装置
2 応力緩和シート(応力緩和構造)
3、21、31、42、51、63、65 配線
4、41、52、60、61、62、91、121、131、141、151 絶縁層
5、53、64、101 チップ
6、68 半導体素子
7、102 実装基板
8、67、103 半田ボール
9、66 他の絶縁層
22、93、123、127、128、129、133、134、158、159、160、161 くぼみ
23 配線接続部
24 パッド
43 波形頂部
44 波形底部
92、122、132、142、152 工程基板等
94 波形形状を有する絶縁層
95、125 頂部エッヂ
96、126 底部エッヂ
111 半導体装置
114 半導体素子電極部
136、137、156、157 マスク
145 金属パターン

Claims (25)

  1. 半導体素子が形成されたチップと実装基板との間に存在する波形形状を有した絶縁層と、当該絶縁層上に形成された配線とを含む応力緩和構造であって、前記配線が、厚さ方向に変位する正弦波形状又は略正弦波形状と面内方向に変位する正弦波形状又は略正弦波形状とを重ね合わせ、前記面内方向に変位する正弦波形状又は略正弦波形状の隣り合う変曲点が前記厚さ方向に変位する正弦波形状又は略正弦波形状の隣り合う波形頂部と波形底部に交互に一致するように形成された螺旋形状を有することを特徴とする応力緩和構造。
  2. 前記配線の幅が、配線接続部及びパッドの大きさより小さいことを特徴とする請求項1に記載の応力緩和構造。
  3. 前記配線の延長方向が、前記チップの中央から放射方向に延びる仮想線と平行又は略平行であることを特徴とする請求項1又は2に記載の応力緩和構造。
  4. 前記配線の延長方向が、前記チップの中央を対称点として4回対称に配置された各象限内で一定であって、当該延長方向が、各象限内の対角軸のうち前記対称点を通過する対角軸と平行又は略平行であることを特徴とする請求項1〜3のいずれか1項に記載の応力緩和構造。
  5. 前記配線が金属配線であり、当該金属配線の前記チップ側表面に、当該金属配線を構成する主要金属成分とは異なる金属からなる薄層が設けられていることを特徴とする請求項1〜4のいずれか1項に記載の応力緩和構造。
  6. 前記絶縁層の引張弾性率が、1GPa以下であることを特徴とする請求項1〜5のいずれか1項に記載の応力緩和構造。
  7. 前記絶縁層の引張破断伸び率が、10%以上であることを特徴とする請求項1〜6のいずれか1項に記載の応力緩和構造。
  8. 前記絶縁層が、2層以上の絶縁層からなり、上層の絶縁層部には前記配線が形成され、下層の絶縁層部には配線接続用のヴィア部が形成されていることを特徴とする請求項1〜7のいずれか1項に記載の応力緩和構造。
  9. 前記絶縁層の波形形状が、2種以上の深さのくぼみを含むことを特徴とする請求項1〜8のいずれか1項に記載の応力緩和構造。
  10. 前記絶縁層が、前記チップ上に隣接して形成されていることを特徴とする請求項1〜9のいずれか1項に記載の応力緩和構造。
  11. 半導体素子が形成されたチップと実装基板との間の応力を緩和するために用いられる応力緩和シートが、請求項1〜10のいずれか1項に記載の応力緩和構造を有することを特徴とする応力緩和シート。
  12. 請求項1〜10のいずれか1項に記載の応力緩和構造又は請求項11に記載の応力緩和シートを有することを特徴とする半導体装置。
  13. 請求項12に記載の半導体装置を組み込んだことを特徴とする電子機器。
  14. 半導体素子が形成されたチップと実装基板との間に存在する波形形状を有した絶縁層と、当該絶縁層上に形成された配線とを含む応力緩和構造の形成方法であって、工程基板上又は半導体素子を有するウエハ上に厚さ方向に変位する正弦波形状又は略正弦波形状の波形形状を有する絶縁層を形成し、当該絶縁層の上に、平面視で面内方向に変位する正弦波状又は略正弦波状の波形形状であって、前記絶縁層の厚さ方向の隣り合う波形頂部と波形底部に交互に、前記面内方向に変位する正弦波形状又は略正弦波形状の隣り合う変曲点を有する螺旋形状である配線を形成することを特徴とする応力緩和構造の形成方法。
  15. 前記波形形状を有した絶縁層は、工程基板上又は半導体素子を有するウエハ上に絶縁層を形成し、当該絶縁層に矩形形状のくぼみを形成した後に加熱処理又はプラズマ処理して形成されることを特徴とする請求項14に記載の応力緩和構造の形成方法。
  16. 前記波形形状を有した絶縁層は、工程基板上又は半導体素子を有するウエハ上に絶縁層を形成し、当該絶縁層に矩形形状のくぼみを形成した後に溶媒雰囲気下に置くことにより形成されることを特徴とする請求項14に記載の応力緩和構造の形成方法。
  17. 前記絶縁層の材料が感光性樹脂であり、前記絶縁層の矩形形状のくぼみが当該絶縁層を露光・現像することにより形成されることを特徴とする請求項14〜16のいずれか1項に記載の応力緩和構造の形成方法。
  18. 前記波形形状を有した絶縁層は、工程基板上又は半導体素子を有するウエハ上にネガ型感光性樹脂からなる絶縁層を形成し、矩形形状パターンが形成されたマスクを浮かせた状態で前記絶縁層を露光・現像することにより形成されることを特徴とする請求項14に記載の応力緩和構造の形成方法。
  19. 前記波形形状を有した絶縁層が2種以上の深さのくぼみを含むものであって、当該絶縁層は、工程基板上又は半導体素子を有するウエハ上にポジ型感光性樹脂からなる絶縁層を形成し、場所毎に異なる量の光を照射した後に、当該絶縁層を現像することにより形成されることを特徴とする請求項14に記載の応力緩和構造の形成方法。
  20. 前記絶縁層が2層以上の層からなり、当該絶縁層に、一度の露光により2種以上の深さのくぼみを形成することを特徴とする請求項17〜19のいずれか1項に記載の応力緩和構造の形成方法。
  21. 前記波形形状を有した絶縁層は、非感光性樹脂を加工することにより形成されることを特徴とする請求項14〜16のいずれか1項に記載の応力緩和構造の形成方法。
  22. 前記波形形状を有した絶縁層は、非感光性樹脂に感光性樹脂又は金属からなるマスクを形成した後、当該非感光性樹脂をドライエッチング加工又はウエットエッチング加工することにより形成されることを特徴とする請求項14〜16のいずれか1項に記載の応力緩和構造の形成方法。
  23. 前記波形形状を有した絶縁層が2種以上の深さのくぼみを含むものであって、当該絶縁層は、工程基板上又は半導体素子を有するウエハ上に非感光性樹脂からなる絶縁層を形成し、当該絶縁層上に2層以上のマスク層を形成した後に、当該絶縁層をエッチングすることにより形成されることを特徴とする請求項14〜16のいずれか1項に記載の応力緩和構造の形成方法。
  24. 前記波形形状を有した絶縁層は、工程基板上又は半導体素子を有するウエハ上にめっきのパターンを形成した後に非感光性樹脂を塗布し、その後、前記めっきのパターンをエッチング除去することにより形成されることを特徴とする請求項14〜16のいずれか1項に記載の応力緩和構造の形成方法。
  25. 前記工程基板上に、請求項14〜24のいずれか1項に記載の方法で応力緩和構造を形成し、その後、当該工程基板を剥離又は除去することを特徴とする応力緩和シートの製造方法。
JP2004192446A 2003-07-01 2004-06-30 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器 Expired - Fee Related JP4124173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004192446A JP4124173B2 (ja) 2003-07-01 2004-06-30 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003270204 2003-07-01
JP2004192446A JP4124173B2 (ja) 2003-07-01 2004-06-30 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器

Publications (2)

Publication Number Publication Date
JP2005039260A JP2005039260A (ja) 2005-02-10
JP4124173B2 true JP4124173B2 (ja) 2008-07-23

Family

ID=34220655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004192446A Expired - Fee Related JP4124173B2 (ja) 2003-07-01 2004-06-30 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器

Country Status (1)

Country Link
JP (1) JP4124173B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2444775B (en) 2006-12-13 2011-06-08 Cambridge Silicon Radio Ltd Chip mounting
WO2009013826A1 (ja) * 2007-07-25 2009-01-29 Fujitsu Microelectronics Limited 半導体装置
JP2015232579A (ja) * 2015-09-14 2015-12-24 セイコーエプソン株式会社 センサーデバイス、モーションセンサー、電子機器
JP7310360B2 (ja) 2019-06-27 2023-07-19 コニカミノルタ株式会社 薄膜の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398319B2 (ja) * 1997-12-16 2003-04-21 新光電気工業株式会社 半導体装置及びその製造方法
JP3281591B2 (ja) * 1997-12-26 2002-05-13 松下電器産業株式会社 半導体装置およびその製造方法
JP3313058B2 (ja) * 1997-12-26 2002-08-12 松下電器産業株式会社 半導体装置とその製造方法
JP2000124350A (ja) * 1998-10-16 2000-04-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001007252A (ja) * 1999-06-25 2001-01-12 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2001144217A (ja) * 1999-11-17 2001-05-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002033412A (ja) * 2000-07-13 2002-01-31 Sharp Corp 半導体装置
JP3945415B2 (ja) * 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2005039260A (ja) 2005-02-10

Similar Documents

Publication Publication Date Title
JP5644242B2 (ja) 貫通電極基板及びその製造方法
US6953999B2 (en) High density chip level package for the packaging of integrated circuits and method to manufacture same
TWI761852B (zh) 貫通電極基板及其製造方法、以及安裝基板
TWI662657B (zh) 半導體元件的堆疊結構
TWI405309B (zh) 散熱基板及其製造方法
US20030197285A1 (en) High density substrate for the packaging of integrated circuits
JP2010171377A (ja) 貫通電極基板及びその製造方法
JP4176961B2 (ja) 半導体装置
JP2009135162A (ja) 配線基板及び電子部品装置
US20170018521A1 (en) Protrusion Bump Pads for Bond-on-Trace Processing
US9425066B2 (en) Circuit substrate
TWI720145B (zh) 製造扇出板級封裝的方法和用於其的載帶膜
JP6418757B2 (ja) 配線基板及びその製造方法と半導体装置
JP7573220B2 (ja) 半導体装置および半導体装置の製造方法
JP2007208209A (ja) 半導体装置及びその製造方法
TW201535599A (zh) 封裝基板、封裝半導體裝置與其之封裝方法
JP4124173B2 (ja) 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器
JP4900508B2 (ja) 貫通電極基板及びその製造方法
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP2020077696A (ja) 配線基板、及びそれを用いた半導体装置
CN211957619U (zh) 一种芯片封装结构及芯片模组
US20070145587A1 (en) Substrate with multi-layer interconnection structure and method of manufacturing the same
US8051557B2 (en) Substrate with multi-layer interconnection structure and method of manufacturing the same
JP2001021587A (ja) 検査プローブとその製造方法
Souriau et al. Electrical conductive film for flip-chip interconnection based on Z-axis conductors

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070821

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071019

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070920

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees