Nothing Special   »   [go: up one dir, main page]

JP4119504B2 - 配線禁止領域設定方法 - Google Patents

配線禁止領域設定方法 Download PDF

Info

Publication number
JP4119504B2
JP4119504B2 JP21075797A JP21075797A JP4119504B2 JP 4119504 B2 JP4119504 B2 JP 4119504B2 JP 21075797 A JP21075797 A JP 21075797A JP 21075797 A JP21075797 A JP 21075797A JP 4119504 B2 JP4119504 B2 JP 4119504B2
Authority
JP
Japan
Prior art keywords
wiring
area
prohibited area
cell
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21075797A
Other languages
English (en)
Other versions
JPH1154625A (ja
Inventor
健志 春日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21075797A priority Critical patent/JP4119504B2/ja
Publication of JPH1154625A publication Critical patent/JPH1154625A/ja
Application granted granted Critical
Publication of JP4119504B2 publication Critical patent/JP4119504B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、配線禁止領域設定方法及び記録媒体に係り、詳しくは、セル間の配線を自動配線にて行う場合において、その配線の禁止領域を設定する方法及びその方法を記録した記録媒体に関する。
【0002】
近年、ASIC等の半導体装置におけるセル間の配線は、自動配線装置(CAD装置)による自動配線にて行われている。この場合、セル内には配線ができない箇所があり、CAD装置に対して予め配線禁止領域として設定する必要がある。一方で、半導体装置は高集積化が要求されることから、自動配線における配線効率を向上することが必要となっている。
【0003】
【従来の技術】
従来、CAD装置における配線禁止領域設定方法は、例えば図10に示すセルC1上に配置された配線の配線データをもとにして、以下のようにして行われる。このセルC1上には、L字状の第1〜第3の配線L1〜L3が配置される。
【0004】
先ず、第1の配線L1の配線データから、原点Oを基準とした最外点P1 〜P3 の座標が得られる。即ち、点P1 の座標(X2 ,Y1 )、点P2 の座標(X2 ,Y2 )、及び、点P3 の座標(X4 ,Y2 )がそれぞれ得られる。
【0005】
次に、第2の配線L2の配線データから、原点Oを基準とした最外点P4 〜P6 の座標が得られる。即ち、点P4 の座標(X5 ,Y3 )、点P5 の座標(X6 ,Y3 )、及び、点P6 の座標(X5 ,Y5 )がそれぞれ得られる。
【0006】
次に、第3の配線L3の配線データから、原点Oを基準とした最外点P7 〜P9 の座標が得られる。即ち、点P7 の座標(X3 ,Y4 )、点P8 の座標(X1 ,Y6 )、及び、点P9 の座標(X3 ,Y6 )がそれぞれ得られる。
【0007】
このようにして得られた第1〜第3の配線L1〜L3の各座標からY軸座標のみに注目し、一方向(この場合、X軸方向)に連続した矩形の領域が配線禁止領域として設定される。
【0008】
即ち、第1の配線L1のY軸座標で最小値から最大値、この場合「Y1 」から「Y2 」までのX軸方向に連続した領域が第1の配線L1に対する配線禁止領域E01として設定される。
【0009】
同様にして、第2の配線L2のY軸座標で最小値から最大値、この場合「Y3 」から「Y5 」までのX軸方向に連続した領域が第2の配線L2に対する配線禁止領域として設定され、又、第3の配線L3のY軸座標で最小値から最大値、この場合「Y4 」から「Y6 」までのX軸方向に連続した領域が第3の配線L3に対する配線禁止領域として設定される。
【0010】
このとき、図11に示すように、両配線L2,L3に対する配線禁止領域は「Y4 」から「Y5 」で重複することから、両配線L2,L3のY軸座標で最小値から最大値、この場合「Y3 」から「Y6 」までのX軸方向に連続した領域が両配線L2,L3に対する配線禁止領域E02として設定される。
【0011】
こうしてセルC1上の第1〜第3の配線L1〜L3に対する配線禁止領域は、2つの配線禁止領域E01,E02として設定され、セルライブラリに記憶される。そして、CAD装置は、このセルライブラリに記憶された配線禁止領域E01,E02に基づいてセルC1上の自動配線を行っている。
【0012】
このようにして配線禁止領域を設定する方法では、各配線に対する配線禁止領域がX軸方向に連続する矩形状となり単純な形状となるため、配線禁止領域のデータ数が少ない。従って、CAD装置において、セルライブラリから配線禁止領域のデータを容易かつ高速に取得できるため、自動配線処理を短時間で行うことができる。
【0013】
【発明が解決しようとする課題】
ところが、上記セルC1に対してY軸方向の一方に隣接するセルC2が同方向の他方に隣接するセルC3に対して配線を行うとき、セルC1にはX軸方向に連続した配線禁止領域E01,E02が設定されることから、X軸方向のみの配線に限定されてしまう。そのため、セルC2,C3間の配線をセルC1と同一配線層で行う場合には、セルC1を大きく迂回した冗長な配線となってしまう。従って、このようにして配線禁止領域を設定する方法では、セル上の配線の自由度が小さいため、CAD装置における自動配線がし難いという問題がある。
【0014】
又、半導体チップが多層配線よりなる場合、一般的には各層毎の配線禁止領域がX軸若しくはY軸方向の交互となるように決められる。上記セルC1が多層配線よりなる半導体チップ上に形成された場合には、そのセルC1が形成された層の上層若しくは下層はY軸方向に配線禁止領域が設定されることから、セルC2,C3間の配線はセルC1の上層若しくは下層を使用しコンタクトホールを介して直線的に形成される。すると、セルC2,C3間の配線を直線的に形成することができるが、コンタクトホールによる配線抵抗が増加するという問題がある。そこで、配線禁止領域が設定されたセルと同一配線層での配線の自由度を向上することが必要となっている。
【0015】
本発明は、上記問題点を解決するためになされたものであって、その目的は、自動配線装置におけるセル上の配線禁止領域のデータが容易かつ高速に取得可能であって、該セル上の配線の自由度を向上し得る配線禁止領域設定方法、及びその設定方法にて設定された配線禁止領域を記憶した記録媒体を提供することにある。
【0016】
【課題を解決するための手段】
請求項1に記載の発明は、セル上にレイアウトされた配線の配線データに基づいて、該配線に対する配線禁止領域を設定する配線禁止領域設定方法であって、配線データから各配線の最外点座標を抽出し、各配線のY軸座標の最小値以上かつ最大値以下の範囲におけるX軸方向に連続する第1の配線禁止領域を設定し、各配線のX軸座標の最小値以上かつ最大値以下の範囲におけるY軸方向に連続する第2の配線禁止領域を設定し、X軸及びY軸方向に連続する第1及び第2の配線禁止領域のAND領域をセルの配線禁止領域として設定するようにした。
【0017】
請求項2に記載の発明は、前記セルの配線禁止領域を設定した後、該配線禁止領域に前記配線が含まれるか否かを判定し、該配線が含まれていないと判定すると、配線が含まれていない配線禁止領域を削除するようにした。
【0018】
請求項3に記載の発明は、マクロセル上にレイアウトされたセルのセル単位で設定された配線禁止領域データに基づいて、マクロセル上の配線禁止領域を設定する配線禁止領域設定方法であって、セル上にレイアウトされた配線の配線データから各配線の最外点座標を抽出し、各配線のY軸座標の最小値以上かつ最大値以下の範囲におけるX軸方向に連続する第1の配線禁止領域を設定し、各配線のX軸座標の最小値以上かつ最大値以下の範囲におけるY軸方向に連続する第2の配線禁止領域を設定し、X軸及びY軸方向に連続する第1及び第2の配線禁止領域のAND領域をセルの配線禁止領域として設定し、セル単位で設定された各セルの配線禁止領域の領域データから各領域の最外点座標を抽出し、各配線禁止領域データのY軸座標の最小値以上かつ最大値以下の範囲におけるX軸方向に連続する第3の配線禁止領域を設定し、各配線禁止領域データのX軸座標の最小値以上かつ最大値以下の範囲におけるY軸方向に連続する第4の配線禁止領域を設定し、X軸及びY軸方向に連続する第3及び第4の配線禁止領域のAND領域をマクロセルの配線禁止領域として設定するようにした。
【0021】
請求項2に記載の発明によれば、配線のない配線禁止領域を削除することから、更にセル上の配線可能な領域を拡大することができるため、セル上の配線の自由度を一層向上することができる。しかも、余分な領域データがなくなるため、自動配線装置による配線禁止領域データの抽出を一層容易かつ高速に行うことができる。
【0022】
請求項3に記載の発明によれば、マクロセルに対する配線禁止領域は簡単な形状で統一され、かつX,Y軸方向に直線上に並ぶこととなる。従って、領域データを少なくできるため、自動配線装置による領域データの抽出を容易かつ高速に行うことが可能である。しかも、配線禁止領域は形状が統一され、かつX,Y軸方向に直線上に並ぶことから配線可能領域が直線状となるので、自動配線装置による自動配線処理を容易に行うことができる。
【0025】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図1〜図9に従って説明する。
図1は、本実施の形態における半導体装置の自動配線装置としてのCAD装置11を示す。CAD装置11は、中央処理装置(以下、CPUという)12、メモリ13、磁気ディスク装置14、ディスプレイとしてのCRT15、キーボード16、及びマウス17を備える。CPU12、メモリ13、磁気ディスク装置14、CRT15、キーボード16、及びマウス17はシステムバス18によって接続されている。
【0026】
メモリ13にはCPU12が実行する自動配置プログラム及び自動配線プログラムとその実行に必要な各種データが予め記憶されるとともに、自動配置プログラム及び自動配線プログラムに基づくCPU12の処理結果等が一時記憶される。
【0027】
キーボード16は、メモリ13に記憶されているプログラムの実行時に必要なデータを入力したり、磁気ディスク装置14やCRT15に処理結果等の出力命令を入力したりするために用いられる。マウス17は、メモリ13に記憶されているプログラムの実行の指示や、磁気ディスク装置14やCRT15に処理結果等の出力の指示に用いられる。
【0028】
磁気ディスク装置14は、回路データ、セルデータ等を記憶したライブラリファイル14aを備える。回路データは、半導体装置を構成する種々の素子のデータ及び素子間を接続する配線ネットのデータを含む。セルデータは、回路データにおける種々の素子に対応する基本セルのデータ及び所定の機能を持つブロックのデータを含む。
【0029】
又、前記ライブラリファイル14aには、各種セル上に配置される配線データとともに、その配線に対して設定された配線禁止領域が記憶されている。この配線禁止領域は、前記CPU12にて、例えば上記した図10に示すセルC1上に配置されたL字状の第1〜第3の配線L1〜L3に対して、以下のようにして設定される。
【0030】
図2及び図3は、CPU12の配線禁止領域の設定処理を示す。
図2に示すステップS11では、原点Oを基準とした各配線の最外点座標が入力される。即ち、図10に示すように、第1の配線L1の配線データから、点P1 の座標(X2 ,Y1 )、点P2 の座標(X2 ,Y2 )、及び、点P3 の座標(X4 ,Y2 )がそれぞれ得られる。又、第2の配線L2の配線データから、点P4 の座標(X5 ,Y3 )、点P5 の座標(X6 ,Y3 )、及び、点P6 の座標(X5 ,Y5 )がそれぞれ得られる。又、第3の配線L3の配線データから、点P7 の座標(X3 ,Y4 )、点P8 の座標(X1 ,Y6 )、及び、点P9 の座標(X3 ,Y6 )がそれぞれ得られる。
【0031】
ステップS12では、各配線に対するX軸方向に連続した矩形の配線禁止領域を求める。即ち、第1の配線L1のY軸座標で最小値から最大値、この場合「Y1 」から「Y2 」までのX軸方向に連続した領域が該配線L1に対する配線禁止領域として求められる。第2の配線L2のY軸座標で最小値から最大値、この場合「Y3 」から「Y5 」までのX軸方向に連続した領域が該配線L2に対する配線禁止領域として求められる。第3の配線L3のY軸座標で最小値から最大値、この場合「Y4 」から「Y6 」までのX軸方向に連続した領域が該配線L3に対する配線禁止領域として求められる。
【0032】
ステップS13では、各配線に対する各配線禁止領域のうち重複する領域があるか否かを判定する。重複する領域がなければ、CPU12はステップS14に進み、各配線に対するX軸方向の配線禁止領域を確定して設定する。一方、重複する領域があれば、CPU12はステップS15に進み、重複する互いの領域のOR領域を求めて新たな領域として置き換える。その後、CPU12はステップS14に進み、各配線に対するX軸方向の配線禁止領域として設定する。
【0033】
即ち、第2,第3の配線L2,L3の配線禁止領域は「Y4 」から「Y5 」で重複することから、CPU12はステップS15において重複する互いの領域のOR領域、この場合「Y3 」から「Y6 」が該配線L2,L3の配線禁止領域として置き換える。そして、CPU12はステップS14に進み、図4に示すように「Y1 」から「Y2 」と「Y3 」から「Y6 」までの領域が各配線L1〜L3に対するX軸方向の配線禁止領域E01,E02としてそれぞれ設定する。
【0034】
図3に示すステップS16では、各配線に対するY軸方向に連続した矩形の配線禁止領域を求める。即ち、第1の配線L1のX軸座標で最小値から最大値、この場合「X2 」から「X4 」までのY軸方向に連続した領域が該配線L1に対する配線禁止領域として求められる。第2の配線L2のX軸座標で最小値から最大値、この場合「X5 」から「X6 」までのY軸方向に連続した領域が該配線L2に対する配線禁止領域として求められる。第3の配線L3のX軸座標で最小値から最大値、この場合「X1 」から「X3 」までのY軸方向に連続した領域が該配線L3に対する配線禁止領域として求められる。
【0035】
ステップS17では、各配線に対する各配線禁止領域のうち重複する領域があるか否かを判定する。重複する領域がなければ、CPU12はステップS18に進み、各配線に対するY軸方向の配線禁止領域を確定して設定する。一方、重複する領域があれば、CPU12はステップS19に進み、重複する互いの領域のOR領域を求めて新たな領域として置き換える。その後、CPU12はステップS18に進み、各配線に対するY軸方向の配線禁止領域として設定する。
【0036】
即ち、第1,第3の配線L1,L3の配線禁止領域は「X2 」から「X3 」で重複することから、CPU12はステップS19において重複する互いの領域のOR領域、この場合「X1 」から「X4 」が該配線L1,L3の配線禁止領域として置き換える。そして、CPU12はステップS18に進み、図4に示すように「X1 」から「X4 」と「X5 」から「X6 」までの領域が各配線L1〜L3に対するY軸方向の配線禁止領域E10,E20としてそれぞれ設定する。
【0037】
次にステップS20では、各配線に対するX軸方向及びY軸方向の各配線禁止領域のAND領域を求めて新たな矩形の配線禁止領域として置き換える。即ち、X軸方向の配線禁止領域E10,E20及びY軸方向の配線禁止領域E01,E02を用いてAND領域が求められ、そのAND領域が前記各配線L1〜L3に対する矩形の配線禁止領域E11,E12,E21,E22となる。
【0038】
ステップS21では、前記ステップS20で求めた各配線禁止領域にそれぞれ配線が含まれているか否かを判定する。配線が含まれていれば、CPU12はステップS22に進み、前記ステップS20で求めた配線禁止領域を確定し、ライブラリファイル14aに記憶して、処理を終了する。一方、配線が含まれていなければ、CPU12はステップS23に進み、前記ステップS20で求めた配線禁止領域のうち配線が含まれていない領域を削除する。その後、CPU12はステップS22に進み、配線禁止領域を確定し、ライブラリファイル14aに記憶して、処理を終了する。
【0039】
即ち、配線禁止領域E21には配線が含まれていないため、CPU12はステップS23において、図5に示すように配線禁止領域E21を削除する。そして、CPU12はステップS22に進み、各配線L1〜L3に対する配線禁止領域E11,E12,E22をライブラリファイル14aに記憶する。
【0040】
このように設定された配線禁止領域は簡単な形状であるため、そのデータ数は少ない。又、配線禁止領域は一方向に連続した形状でないため、双方向(X軸及びY軸方向)に配線が可能となり、セル上の配線可能な領域は拡大される。即ち、図5において、セルC1を挟むようにY軸方向にそれぞれ配置されたセルC2,C3間の配線は直線的に設けることも可能であるため、セルC1上の配線可能な領域は拡大されることとなる。
【0041】
そして、CPU12は前記ライブラリファイル14aに記憶された各種データに基づいて、自動配置プログラムによるセルのレイアウト、及び自動配線プログラムによるセル間の配線を以下のようにして行う。
【0042】
図6は、CPU12が実行する自動配置処理及び自動配線処理を示す。
ステップS31では、ライブラリファイル14aに記憶されたセルデータを抽出する。このセルデータ中には、上記の方法にて求めた配線に対する配線禁止領域データが含まれている。この場合、配線禁止領域は簡単な形状に設定されていることからそのデータ数は少なく、CPU12による配線禁止領域データの抽出は容易かつ高速に行われる。
【0043】
ステップS32では、回路データに基づく自動配置プログラムの処理動作に従って、前記ステップS31にて抽出した各種セルを最適にレイアウトする。
ステップS33では、配線ネットのデータに基づく自動配線プログラムの処理動作に従って、前記ステップS32にてレイアウトされた各種セル間の配線を行う。この場合、配線禁止領域は一方向に連続した形状でないため、セル上の配線可能な領域は拡大され、セル上の配線の自由度は高い。そのため、CAD装置11による自動配線処理はし易い。そして、このようにして半導体装置の自動配線が行われる。
【0044】
又、図7に示すマクロセルに対しても、図2及び図3に示した配線禁止領域の設定方法が応用できる。
図7に示すように、複数のセルC11〜C14が配置されたマクロセルC0において、各セルC11〜C14には上記方法に基づいて配線に対する配線禁止領域Eが設定されている。そして、各セルC11〜C14の配線禁止領域Eの最外点座標が抽出される。
【0045】
図8に示すように、前記最外点座標に基づいて、X軸方向に連続する配線禁止領域EX 、及びY軸方向に連続する配線禁止領域EY が設定される。
そして、図9に示すように、X軸及びY軸方向に連続する配線禁止領域EX ,EY のAND領域がマクロセルC0の配線禁止領域EXYとして設定される。
【0046】
このようにすれば、マクロセルC0の配線禁止領域EXYは、簡単な形状に統一され、かつX,Y軸方向に直線上に並ぶため、そのデータ数を少なくできる。そして、この配線禁止領域EXYを前記ライブラリファイル14aに記憶し、同様にCAD装置11にてマクロセルC0の自動配線処理を行うとき、そのデータ数が少ないことから、CPU12による配線禁止領域データの抽出は容易かつ高速に行われる。又、配線禁止領域EXYは形状が統一され、かつX,Y軸方向に直線上に並ぶことから配線可能領域が直線状となるので、CAD装置11による自動配線処理がし易い。
【0047】
次に、本実施の形態の特徴を以下に示す。
(1)上記方法で設定された配線禁止領域E11,E12,E21,E22は、一方向に連続しない比較的簡単な形状である。従って、ライブラリファイル14aに記憶される領域データを少なくでき、CPU12による配線禁止領域データの抽出を容易かつ高速に行うことができる。又、配線禁止領域E11,E12,E21,E22が一方向に連続しない形状であるため、双方向(X軸及びY軸方向)に配線が可能となり、セル上の配線可能な領域は従来と比較して拡大される。つまり、セル上の配線の自由度を向上することができる。その結果、CAD装置11による自動配線処理を容易に行うことができる。
【0048】
(2)しかも、配線のない配線禁止領域E21は削除される。従って、更にセル上の配線可能な領域を拡大することができるため、セル上の配線の自由度を一層向上することができる。又、余分な領域データがなくなるため、CPU12による配線禁止領域データの抽出を一層容易かつ高速に行うことができる。
【0049】
(3)又、マクロセルC0に対しても、同様に配線禁止領域EXYが設定でき、その領域EXYを簡単な形状に統一し、かつX,Y軸方向に直線上に並べることが可能である。従って、CAD装置11にてマクロセルC0の自動配線処理を行うと、その領域データ数が少ないため、CPU12による配線禁止領域データの抽出は容易かつ高速に行うことができる。又、配線禁止領域EXYは形状が統一され、かつX,Y軸方向に直線上に並ぶことから配線可能領域が直線状となるので、CAD装置11による自動配線処理を容易に行うことができる。
【0050】
尚、本発明は前記実施形態の他、以下の態様で実施するようにしてもよい。
○上記実施の形態では、配線のない配線禁止領域E21を削除するようにしたが、削除しなくてもよい。即ち、図3に示すステップS21〜ステップS23を省略してもよい。このようにすれば、その領域E21分のデータが増加するが、CPU12の配線禁止領域の設定処理(ステップ)が短くなるため、その設定時間の短縮に寄与する。
【0051】
○上記実施の形態では、配線禁止領域の設定を自動配線装置11に搭載されたCPU12にて行い、その後、磁気ディスク装置14におけるライブラリファイル14aに記憶したが、別のCPUで配線禁止領域の設定を行ってライブラリファイル14aに記憶してもよい。
【0052】
○上記実施の形態では、上記方法で設定した配線禁止領域を磁気ディスク装置14のライブラリファイル14aに記憶したが、他の記録媒体に記録するようにしてもよい。
【0053】
【発明の効果】
以上詳述したように、本発明によれば、自動配線装置におけるセル上の配線禁止領域のデータが容易かつ高速に取得可能であって、該セル上の配線の自由度を向上し得る配線禁止領域設定方法、及びその設定方法にて設定された配線禁止領域を記憶した記録媒体を提供することができる。
【図面の簡単な説明】
【図1】 本実施の形態のCAD装置の概略構成図である。
【図2】 配線禁止領域の設定処理を示すフローチャートである。
【図3】 配線禁止領域の設定処理を示すフローチャートである。
【図4】 配線禁止領域を示す説明図である。
【図5】 配線禁止領域を示す説明図である。
【図6】 自動配置処理及び自動配線処理を示すフローチャートである。
【図7】 マクロセル上の配線禁止領域を示す説明図である。
【図8】 マクロセル上の配線禁止領域を示す説明図である。
【図9】 マクロセル上の配線禁止領域を示す説明図である。
【図10】 セル上に配置された配線を示す説明図である。
【図11】 配線禁止領域を示す説明図である。
【符号の説明】
C1 セル
C0 マクロセル
L1〜L4 配線
P1 〜P9 最外点
E01,E02 第1の配線禁止領域としてのX軸方向の配線禁止領域
E10,E20 第2の配線禁止領域としてのY軸方向の配線禁止領域
E11,E12,E21,E22 セルの配線禁止領域
EX 第3の配線禁止領域としてのX軸方向の配線禁止領域
EY 第4の配線禁止領域としてのY軸方向の配線禁止領域
EXY マクロセルの配線禁止領域

Claims (3)

  1. セル上にレイアウトされた配線の配線データに基づいて、該配線に対する配線禁止領域を設定する配線禁止領域設定方法であって、
    配線データから各配線の最外点座標を抽出し、
    各配線のY軸座標の最小値以上かつ最大値以下の範囲におけるX軸方向に連続する第1の配線禁止領域を設定し、
    各配線のX軸座標の最小値以上かつ最大値以下の範囲におけるY軸方向に連続する第2の配線禁止領域を設定し、
    X軸及びY軸方向に連続する第1及び第2の配線禁止領域のAND領域をセルの配線禁止領域として設定するようにしたことを特徴とする配線禁止領域設定方法。
  2. 前記セルの配線禁止領域を設定した後、該配線禁止領域に前記配線が含まれるか否かを判定し、該配線が含まれていないと判定すると、配線が含まれていない配線禁止領域を削除するようにしたことを特徴とする請求項1に記載の配線禁止領域設定方法。
  3. マクロセル上にレイアウトされたセルのセル単位で設定された配線禁止領域データに基づいて、マクロセル上の配線禁止領域を設定する配線禁止領域設定方法であって、
    セル上にレイアウトされた配線の配線データから各配線の最外点座標を抽出し、
    各配線のY軸座標の最小値以上かつ最大値以下の範囲におけるX軸方向に連続する第1の配線禁止領域を設定し、
    各配線のX軸座標の最小値以上かつ最大値以下の範囲におけるY軸方向に連続する第2の配線禁止領域を設定し、
    X軸及びY軸方向に連続する第1及び第2の配線禁止領域のAND領域をセルの配線禁止領域として設定し、
    セル単位で設定された各セルの配線禁止領域の領域データから各領域の最外点座標を抽出し、
    各配線禁止領域データのY軸座標の最小値以上かつ最大値以下の範囲におけるX軸方向に連続する第3の配線禁止領域を設定し、
    各配線禁止領域データのX軸座標の最小値以上かつ最大値以下の範囲におけるY軸方向に連続する第4の配線禁止領域を設定し、
    X軸及びY軸方向に連続する第3及び第4の配線禁止領域のAND領域をマクロセルの配線禁止領域として設定するようにしたことを特徴とする配線禁止領域設定方法。
JP21075797A 1997-08-05 1997-08-05 配線禁止領域設定方法 Expired - Fee Related JP4119504B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21075797A JP4119504B2 (ja) 1997-08-05 1997-08-05 配線禁止領域設定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21075797A JP4119504B2 (ja) 1997-08-05 1997-08-05 配線禁止領域設定方法

Publications (2)

Publication Number Publication Date
JPH1154625A JPH1154625A (ja) 1999-02-26
JP4119504B2 true JP4119504B2 (ja) 2008-07-16

Family

ID=16594634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21075797A Expired - Fee Related JP4119504B2 (ja) 1997-08-05 1997-08-05 配線禁止領域設定方法

Country Status (1)

Country Link
JP (1) JP4119504B2 (ja)

Also Published As

Publication number Publication date
JPH1154625A (ja) 1999-02-26

Similar Documents

Publication Publication Date Title
JPS63245940A (ja) ブロック配置処理方式
US7930668B1 (en) Placement and routing using inhibited overlap of expanded areas
JP4272647B2 (ja) 半導体集積回路装置のレイアウト方法及びそのレイアウトプログラム
JP4177123B2 (ja) 配線図形検証方法、プログラム及び装置
JP4119504B2 (ja) 配線禁止領域設定方法
JP4410088B2 (ja) 半導体装置の設計支援方法、プログラム及び装置
JPH11102380A (ja) 図形処理方法、図形処理装置、及び、記録媒体
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
JP2009134439A (ja) ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法
JP2005235804A (ja) 半導体装置の設計方法及びプログラム
JP3498674B2 (ja) 半導体集積回路装置及びクロック配線方法並びに記録媒体
JP2933605B1 (ja) レイアウトデータの作成方法
JP4668974B2 (ja) 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム
JPH1167923A (ja) 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体
JP2872216B1 (ja) マクロの設計方法
JP3556767B2 (ja) 半導体集積回路装置の設計装置
US20020026625A1 (en) Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method
JP4071546B2 (ja) 半導体装置の回路設計支援装置およびレイアウト変更方法
JP3130810B2 (ja) 自動配置配線方法
JP2910730B2 (ja) 階層レイアウト設計方法および階層レイアウト設計装置
JPWO2008114397A1 (ja) 半導体集積回路の設計方法およびその設計装置
JP2580982B2 (ja) Lsi電源配線レイアウトシステム
JP3076269B2 (ja) 自動配線方法
JP2912300B2 (ja) Asicのレイアウト方法
JPH06216249A (ja) Icチップ自動レイアウト設計システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040804

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080425

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees