JP4199031B2

JP4199031B2 - Communication level detector

Info

Publication number: JP4199031B2
Application number: JP2003079612A
Authority: JP
Inventors: 武豊山; 真悟黒田
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2003-03-24
Filing date: 2003-03-24
Publication date: 2008-12-17
Anticipated expiration: 2023-03-24
Also published as: JP2004289528A

Description

【０００１】
【発明の属する技術分野】
本発明は通信レベル検出装置に関し、更に詳しくはエラー耐性の異なる複数種の通信レベルに対して自動的に受信同期を確立可能な通信レベル検出装置に関する。
【０００２】
例えば、ＩＴＵ−Ｔ勧告Ｈ．２２３で規定されるマルチメディア多重方式では通信時のエラー耐性に柔軟に対応するために複数種の通信レベルが用意されており、伝送路特性に応じて異なるエラー耐性の通信レベルを選択可能な仕組みとなっている。受信端末では通信相手端末から送られてくるデータストリームから相手の通信レベル（エラー耐性種別）を認識し、該通信レベルに応じた受信処理を行う必要がある。
【０００３】
【従来の技術】
図８はＩＴＵ−Ｔ勧告Ｈ．２２３で規定されるＭＵＸ−ＰＤＵ（multiplex layer protocol Data unit）のフレームフォーマットを示す図であり、図８（Ａ）にレベル０で規定されるパケットのフレームフォーマットを示す。１フレームは先頭１オクテットのヘッダ情報と、０又は１オクテット以上の情報フィールド（Payload）とからなり、前記ヘッダ情報には、１ビットのＰＭ（Packet Marker）と、４ビットのＭＣ（Multiplex Code）と、３ビットのＨＥＣ（Header Error Control）とが含まれる。ここで、ＨＥＣはＭＣに対する誤り検査・保護のＣＲＣ情報である。なお、このフレームフォーマットはＡｎｎｅｘ.Ａ（レベル１）についても同様である。
【０００４】
図８（Ｂ）にＡｎｎｅｘ.Ｂ（レベル２）で規定されるパケットのフレームフォーマットを示す。１フレームは先頭３オクテットのヘッダ情報と、０又は１オクテット以上の情報フィールドとからなり、前記ヘッダ情報には、４ビットの多重化情報ＭＣ（Multiplex Code）と、８ビットのペイロード長情報ＭＰＬ（Multiplex Payload Length）と、１２ビットのパリティービットＰ１〜Ｐ１２とが含まれる。パリティービットはＥＧＯＬＡＹ（Extended GOLAY）符号により生成され、ペイロード長情報ＭＰＬについての誤り監査及び訂正を行うことが可能となっている。
【０００５】
図９はＩＴＵ−Ｔ勧告Ｈ．２２３によるＭＵＸ−ＰＤＵの通信フォーマットを示す図であり、図９（ａ）にレベル０の通信フォーマットを示す。レベル０の通信では、ＭＵＸ−ＰＤＵに対してＨＤＬＣ（High-Level Data Link Control）化処理（即ち、ビット「１」が５回連続した場合はビット「０」を挿入）を行うと共に、ＭＵＸ−ＰＤＵの前後に最小１個のＦｌａｇ「７Ｅ」ｈ（ｈはヘキサデシマル表示）を挿入して、データ通信を行う。
【０００６】
図９（ｂ）にレベル１の通信フォーマットを示す。レベル１の通信は、上記レベル０の通信よりもエラー耐性が高く、ＭＵＸ−ＰＤＵのフォーマットはレベル０の通信と同じであるが、ＭＵＸ−ＰＤＵ前後に最小１個挿入されるＦｌａｇは「Ｅ１４Ｄ」ｈと１６ビットに拡張されている。但し、ＭＵＸ−ＰＤＵ内の情報に対してＨＤＬＣ化処理は行わない。
【０００７】
図９（ｃ）にレベル２の通信フォーマットを示す。レベル２の通信は、レベル１の通信よりも更にエラー耐性が高く、その同期パターン（Ｓｔｕｆｆ）は「Ｅ１４Ｄ００００００」ｈと４０ビットに拡張されている。更に、ＭＵＸ−ＰＤＵ内のヘッダ情報にはペイロード長情報ＭＰＬが含まれており、且つ、該ヘッダ情報はＥＧＯＬＡＹ符号によって誤り検査及び誤り訂正可能となっている。なお、ＭＵＸ−ＰＤＵ内の情報に対してＨＤＬＣ化処理は行わない。
【０００８】
係る規格の下、勧告Ｈ．２２３に準拠した通信装置（端末）では通信相手の端末から送られてくるデータストリーム中からレベル０／１／２等の対向装置の通信レベルを自動的に認識する必要がある。
【０００９】
図１０は従来技術を説明する図であり、図１０（Ａ）に従来の通信レベル検出装置のブロック図を示す。図において、５１はレベル０の同期パターン「７Ｅ」ｈを検出するレベル０同期検出部、５２はレベル１の同期パターン「Ｅ１４Ｄ」ｈを検出するレベル１同期検出部、５３はレベル２の同期パターン「Ｅ１４Ｄ００００００」ｈを検出するレベル２同期検出部、５４は各レベル検出部５１〜５３の検出出力に基き、受信装置(端末）の通信レベルを判定する通信レベル判定部である。
【００１０】
このような構成により、従来は、入力の受信データに対して各通信レベルの同期パターン検出を同時に行い、先に同期パターンを検出した通信レベルを受信データ（対向装置）の通信レベルとして認識していた。
【００１１】
上記以外にも、従来は、例えばＩＴＵ−Ｔ勧告Ｈ．２２３規格を満たす受信回路であって、受信したネゴシエーションフラグ（「７Ｅ」ｈ／「Ｅ１４Ｂ」ｈ／「Ｅ１４Ｂ００００００」ｈの種別（レベル０／１／２）を認識し、該認識した種別に応じて自局のデータ受信方式及びデータ処理方式を切替えると共に、前記種別毎に関わらず処理の共通点回路を共通化したもの、が知られている(特許文献１）。
【００１２】
また従来は、ＩＴＵ−Ｔ勧告Ｈ．２２２．０，Ｈ．２２１及びＨ．２２３の３種類のマルチメディア多重方式をサポートする通信端末であって、該文献の図１に示す如く、複数系統の検索部１３ａ，１３ｂを設けて同期パターンの検索を同時に行い、先に検出されたものを優先的に採用するもの、又は、検索部を１つにして、複数種別の検索を一定時間毎に切替えて行うもの、が知られている(特許文献２）。
【００１３】
【特許文献１】
特開２０００−２２４２２４号公報（段落「００１４」）。
【００１４】
【特許文献２】
特開２００１−３４５８７５号公報（段落「００２６」，「００３３」，「００３６」、図１）。
【００１５】
【発明が解決しようとする課題】
しかし、上記いずれの場合も、通信レベルの誤認識、又は一旦検出した通信レベルが他の通信レベルに検出し直されてしまうという検出不安定の問題については、何ら検討されていない。以下、この問題を図１０（Ｂ）に従って具体的に説明する。
【００１６】
図（ａ）は、実際はレベル２のデータストリームを受信しているが、ＭＵＸ−ＰＤＵ内にデータ「７Ｅ」ｈ（又は「Ｅ１４Ｄ」ｈ）が存在するため、これを検出してレベル０の通信と誤認識してしまい、対向側とのレベル不一致により正常通信できない場合を示している。また図（ｂ）は、実際はレベル１のデータストリームを受信しているが、ＭＵＸ−ＰＤＵ内にデータ「７Ｅ」が存在するため、これを検出してレベル０の通信と誤認識してしまい、正常通信できない場合を示している。また図（ｃ）は、上記の逆であり、実際はレベル０のデータストリームを受信しているがＭＵＸ−ＰＤＵ内に「Ｅ１４Ｄ」ｈが存在するため、これを検出してレベル１の通信と誤認識してしまい、正常通信できない場合を示している。
【００１７】
本発明は上記従来技術の問題点に鑑みなされたもので、その目的とする所は、正しい通信レベルを効率よく確実に検出可能な通信レベル検出装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記の課題は例えば図１の構成により解決される。即ち、本発明（１）の通信レベル検出装置は、受信データに含まれる所定の同期パターンを検出することによりエラー耐性の異なる複数種の通信レベル０〜ｎにに対応した同期検出を行う同期検出手段１と、前記同期検出手段１により、エラー耐性の一番高い通信レベルｎから同期検出を行うと共に、所定時間の間該通信レベルｎの同期検出が得られないことによって前記同期検出手段１に順次低い通信レベルの同期検出を行わせる制御手段２とを備えるものである。
【００１９】
本発明（１）によれば、エラー耐性の一番高い通信レベル（即ち、例えば一番複雑な同期パターン）から順に比較検出処理を行うため、受信レベルの誤検出や不安定な検出を有効に防止できる。また、ある通信レベルの同期検出を行う過程では、データストリーム中に他の通信レベルの同期パターンに相当するデータが存在していても、これらを積極的に検出する機能が動作していないため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００２０】
本発明（２）では、上記本発明（１）において、同期検出手段は通信レベル毎に独立に設けられた複数の検出ブロックを備え、前記制御手段は各時点において同期検出処理を行っている検出ブロックに対してのみ動作用のクロック信号を供給するものである。従って、特に携帯端末等では低消費電力化に寄与する。
【００２１】
本発明（３）では、上記本発明（１）において、所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行う拡張ＧＯＬＡＹ演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定するものである。
【００２２】
従って、当該通信レベルの同期パターンの比較・検出のみならず、該同期パターンと一定の関係にあるマルチメディア多重フレーム内ヘッダのフォーマット検査も併用することで、確実な通信レベルの認識を効率よく行える。
【００２３】
本発明（４）では、上記本発明（３）において、制御手段は、誤りが検出されないか又は誤り訂正後のヘッダ情報内におけるペイロード長情報を参照してぺイロードの長さを認識すると共に、該ペイロード直後のデータストリームが前記同期パターンであることを更に条件として、当該通信レベルの同期検出と判定するものである。従って、更に正しいペイロード長情報を活用することで、当該通信レベルの一層信頼性高い同期検出が行える。
【００２４】
本発明（５）では、上記本発明（１）において、所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行うＣＲＣ演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定するものである。
【００２５】
従って、当該通信レベルの同期パターンの比較・検出のみならず、該同期パターンと一定の関係にあるマルチメディア多重フレーム内ヘッダのフォーマット検査も併用することで、確実な通信レベルの認識を効率よく行える。
【００２６】
【発明の実施の形態】
以下、添付図面に従って本発明に好適なる複数の実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。
【００２７】
図２は第１の実施の形態による通信レベル検出装置を説明する図で、本発明のＩＴＵ−Ｔ勧告Ｈ．２２３への適用例をＣＰＵを利用したソフトウェア構成により実現する場合を示している。図において、１０Ａは第１の実施の形態による通信レベル検出装置、１１は受信データを一時的に記憶するためのＦＩＦＯ等によるバッファ（ＢＵＦ）、１２は本装置の主制御・処理を行う組込ＣＰＵ、１３はＣＰＵ１２によりタイムアウト時間を設定可能なタイマ、１４はＣＰＵ１２が実行するプログラムやデータを記憶するためのＲＡＭ，ＲＯＭ等からなる主メモリ（ＭＭ）、１５は通信レベルの検出制御処理（プログラム）、１６はレベル２同期検出処理、１７はレベル１同期検出処理、１８はレベル０同期検出処理である。
【００２８】
本第１の実施の形態では、各処理部の機能をソフトウェアで実現する構成により、より厳密で複雑なレベル検出処理を容易に実現できると共に、将来的にサポートされる通信レベルの増加に対してもソフトウェアの変更／増加だけで柔軟に対処できる。以下、各処理部の動作を詳細に説明する。
【００２９】
図３は実施の形態による検出制御処理１５のフローチャートであり、通信レベル検出の主制御を行うブロックである。上位の通信制御装置からの通信レベル検出指令によりこの処理が起動される。ステップＳ１１では今回の通信レベルの検出に先立って各通信レベルを表す全ての検出フラグをリセットしておく。ステップＳ１２ではレベル２の検出時間リミットを設定したタイマ２を起動し、ステップＳ１３では後述のレベル２同期検出処理１６を実行（Ｃａｌｌ）する。ステップＳ１４ではその処理結果であるレベル２検出フラグ＝１(検出）か否かを判別し、検出の場合は、最終的に通信レベル＝２と判定してこの処理を抜ける。また、検出でない場合は、更にステップＳ１５でタイマ２のタイムアウトか否かを判別し、タイムアウトでもない場合はステップＳ１３に戻り、引き続きレベル２同期検出処理を実行する。
【００３０】
また、上記ステップＳ１５の判別でタイマ２がタイムアウトになると、処理はステップＳ１６に進み、今度はレベル１の検出時間リミットを設定したタイマ１を起動し、ステップＳ１７では後述のレベル１同期検出処理１７を実行する。ステップＳ１８ではその処理結果であるレベル１検出フラグ＝１(検出）か否かを判別し、検出の場合は、最終的に通信レベル＝１と判定してこの処理を抜ける。また、検出でない場合は、更にステップＳ１９でタイマ１のタイムアウトか否かを判別し、タイムアウトでもない場合はステップＳ１７に戻り、引き続きレベル１同期検出処理を実行する。
【００３１】
また、上記ステップＳ１９の判別でタイマ１がタイムアウトになると、処理はステップＳ２０に進み、今度はレベル０の検出時間リミットを設定したタイマ０を起動し、ステップＳ２１では後述のレベル０同期検出処理１８を実行する。ステップＳ２２ではその処理結果であるレベル０検出フラグ＝１(検出）か否かを判別し、検出の場合は、最終的に通信レベル＝０と判定してこの処理を抜ける。また、検出でない場合は、更にステップＳ２３でタイマ０のタイムアウトか否かを判別し、タイムアウトでもない場合はステップＳ２１に戻り、引き続きレベル０同期検出処理を実行する。こうして、やがて、ステップＳ２３の判別でもタイムアウトになると、この処理を抜ける。この場合は、上位の通信制御装置からの検出指令により再度この処理に入力する。
【００３２】
図４は実施の形態によるレベル２同期検出処理１６を説明する図で、図４（Ａ）に該処理のフローチャート、図４（Ｂ）に該処理のタイミングチャートを示す。ステップＳ３１では受信データとレベル２の同期パターン「Ｅ１４Ｄ００００００」ｈとを受信ビット（又は受信ディジット）毎に比較すると共に、該受信データ中にＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈが検出されるのを待ち、やがて検出されると、ステップＳ３２では、今度はＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈが検出されなくなるのを待つ。
【００３３】
そして、やがて、Ｓｔｕｆｆ「Ｅ１４Ｄ００００００」ｈが検出されなくなると、ステップＳ３３では最後のＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈに続く受信データストリームについて、ＭＵＸ−ＰＤＵレベル２のヘッダ位置を推定すると共に、続くステップＳ３４ではヘッダ情報についてＥＧＯＬＡＹ復号及び必要なら誤り訂正を行う。ステップＳ３５では訂正後のペイロード長ＭＰＬ（即ち、正しいＭＰＬ）の情報に基きＭＵＸ−ＰＤＵのペイロード長を認識する。ステップＳ３６では該ペイロード長分のデータを経過した時点の次の情報がＦｌａｇ「Ｅ１４Ｄ」ｈか又はＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈか否かを判別すると共に、ＹＥＳの場合は、上記Ｓｔｕｆｆ「Ｅ１４Ｄ００００００」ｈに続く一連のデータストリームがＭＵＸ−ＰＤＵレベル２のフォーマットである条件を満足するため、更にステップＳ３７でレベル２検出フラグ＝１(検出）にしてこの処理を抜ける。また、ＮＯの場合は、何もせずにこの処理を抜ける。また、図示しないが、上記ステップＳ３４の処理で誤り訂正不可の場合も、Ｈ．２２３レベル２フォーマットの確認が得られないため，何もせずにこの処理を抜ける。
【００３４】
なお、上記ステップＳ３１の処理でＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈが検出されたことにより、いきなりステップＳ３７に進んでレベル２検出フラグ＝１(検出）とするように、レベル２の判別プロトコルを簡略化しても良いが、好ましくは、上記の如くレベル２フォーマットに従うより厳密な検査を行うことで、レベル２検出の信頼性が大幅に向上する。
【００３５】
また、このように、レベル２の同期検出を行う過程では、ＭＵＸ−ＰＤＵのデータストリーム中にＳｔｕｆｆ「Ｅ１４Ｄ」ｈやＦｌａｇ「７Ｅ」ｈのパターンが存在していても、これらを積極的に検出する機能が存在しない（動作しない）ため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００３６】
図５は実施の形態によるレベル１同期検出処理１７を説明する図で、図５（Ａ）に該処理のフローチャート、図５（Ｂ）に該処理のタイミングチャートを示す。ステップＳ４１では受信データとレベル１の同期パターン「Ｅ１４Ｄ」ｈとを受信ビット（又はディジット）毎に比較すると共に、該受信データ中にＳｔｕｆｆ「Ｅ１４Ｄ」ｈが検出されるのを待ち、やがて検出されると、ステップＳ４２では、今度はＳｔｕｆｆ「Ｅ１４Ｄ」ｈが検出されなくなるのを待つ。
【００３７】
そして、やがて、Ｓｔｕｆｆ「Ｅ１４Ｄ」ｈが検出されなくなると、ステップＳ４３では最後のＳｔｕｆｆ「Ｅ１４Ｄ」ｈに続く受信データストリームについて、ＭＵＸ−ＰＤＵレベル１のヘッダ位置を推定すると共に、続くステップＳ４４ではヘッダ情報についてＣＲＣ演算（検査）及び必要なら誤り訂正を行う。ステップＳ４５では上記処理がＣＲＣエラー無しであったか又はエラー有りでも訂正可能であったか否かを判別すると共に、ＹＥＳの場合は、Ｓｔｕｆｆ「Ｅ１４Ｄ」ｈに続く一連のデータストリームがＭＵＸ−ＰＤＵレベル１のフォーマットである条件を満足するため、更にステップＳ４６ではレベル１検出フラグ＝１(検出）にしてこの処理を抜ける。また、ＮＯの場合は、何もせずにこの処理を抜ける。
【００３８】
なお、上記ステップＳ４１の処理でＳｔｕｆｆ「Ｅ１４Ｄ」ｈが検出されたことにより、いきなりステップＳ４６に進んでレベル１検出フラグ＝１(検出）とするように、レベル１の判別プロトコルを簡略化しても良いが、好ましくは、上記の如くレベル１フォーマットに従うより厳密な検査を行うことで、レベル１検出の信頼性が大幅に向上する。
【００３９】
また、このように、レベル１の同期検出を行う過程では、ＭＵＸ−ＰＤＵのデータストリーム中にＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈやＦｌａｇ「７Ｅ」ｈのパターンが存在していても、これらを積極的に検出する機能が存在しない（動作しない）ため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００４０】
図６は実施の形態によるレベル０同期検出処理１８を説明する図で、図６（Ａ）に該処理のフローチャート、図６（Ｂ）に該処理のタイミングチャートを示す。ステップＳ５１では受信データとレベル０の同期パターン「７Ｅ」ｈとを受信ビット（又はディジット）毎に比較すると共に、該受信データ中にＦｌａｇ「７Ｅ」ｈが検出されるのを待ち、やがて検出されると、ステップＳ５２では、今度はＦｌａｇ「７Ｅ」ｈが検出されなくなるのを待つ。
【００４１】
そして、やがて、Ｆｌａｇ「７Ｅ」ｈが検出されなくなると、ステップＳ５３では最後のＦｌａｇに続く受信データストリームについて、ＭＵＸ−ＰＤＵレベル０のヘッダ位置を推定すると共に、続くステップＳ５４ではヘッダ情報についてＣＲＣ演算（検査）及び必要なら誤り訂正を行う。ステップＳ５５では上記処理がＣＲＣエラー無しであったか又はエラー有りでも訂正可能であったか否かを判別すると共に、ＹＥＳの場合は、Ｆｌａｇ「７Ｅ」ｈに続く一連のデータストリームがＭＵＸ−ＰＤＵレベル０のフォーマットである条件を満足するため、更にステップＳ５６ではレベル０検出フラグ＝１(検出）にしてこの処理を抜ける。また、ＮＯの場合は、何もせずにこの処理を抜ける。
【００４２】
なお、上記ステップＳ５１の処理でＦｌａｇ「７Ｅ」ｈが検出されたことにより、いきなりステップＳ５６に進んでレベル０検出フラグ＝１(検出）とするように、レベル０の判別プロトコルを簡略化しても良いが、好ましくは、上記の如くレベル０フォーマットに従うより厳密な検査を行うことで、レベル０検出の信頼性が大幅に向上する。
【００４３】
このように、ベル０の同期検出を行う過程では、ＭＵＸ−ＰＤＵのデータストリーム中にＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈやＳｔｕｆｆ「Ｅ１４Ｄ」ｈのパターンが存在していても、これらを積極的に検出する機能が存在しない（動作しない）ため、受信レベルの誤検出や不安定な検出を有効に防止できる。また、本第１の実施の形態によれば、検出制御処理１５は、エラー耐性の一番高い通信レベル（即ち、一番複雑な同期パターン）から順に比較検出処理を行うため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００４４】
図７は第２の実施の形態による通信レベル検出装置を説明する図で、本発明の通信レベル検出機能をハードウェア構成により実現する場合を示している。図において、１０Ｂは第２の実施の形態による通信レベル検出装置、２１はＭＵＸ−ＰＤＵレベル２通信の同期検出を行うレベル２同期検出部、２２はＭＵＸ−ＰＤＵレベル１通信の同期検出を行うレベル１同期検出部、２３はＭＵＸ−ＰＤＵレベル０通信の同期検出を行うレベル０同期検出部、２４は各レベル検出部２１〜２３の検出出力Ｌ２Ｄ〜Ｌ０Ｄに基き本装置の通信レベル情報を判定し、対応する通信レベルのコード情報を出力する通信レベル判定部、２５は通信レベルの検出制御を行う検出制御部である。
【００４５】
レベル２同期検出部２１は、図示しないが、基本的には、入力の受信データをシリアルパラレル変換するシフトレジスタと、レベル２の同期パターン「Ｅ１４Ｄ００００００」ｈを保持するレジスタと、両者の内容をタイミングをずらしながら比較する比較器とを備え、該比較器が受信データ中のＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈを検出したことにより、出力のレベル２検出信号Ｌ２Ｄ＝１（検出）とする。更には、上記図４の場合と同様にして、レベル２についてのより厳密なフォーマットチェックを行うために、ＥＧＯＬＡＹ演算部及び誤り訂正部と、各時点の検出条件が満足されることにより処理を次の段階に進めるようなシーケンス処理部とを備えても良い。他のレベル１同期検出部２２、レベル０同期検出部２３についても同様である。ここでは、検出制御部２５の動作を以下に詳細に説明する。
【００４６】
最初はカウンタＣＴＲの出力Ｑ＝０によりデコーダＤＥＣの出力「０」＝１（ＨＩＧＨレベル）であり、この状態では受信レベルの検出動作を行わない。やがて、上位の通信制御装置から検出スタートパルスＳＴＰが入力すると、カウンタＣＴＲの出力Ｑ＝１となり、これに伴いデコーダＤＥＣの出力「１」＝１となる。これにより、その後はレベル２同期検出部２１のみが付勢されて、エラー耐性の一番高いレベル２の同期検出を行う。好ましくは、ＡＮＤゲート回路Ａ１によりレベル２同期検出部２１に対してのみクロック信号ｃｋを供給することで、消費電力の節約を図る。
【００４７】
また、この状態では、ＯＲゲート回路Ｏ３の出力＝０（ＬＯＷレベル）により、タイマＴＭが起動され、所定時間を計数する。そして、この時間内に、もしレベル２の同期検出が得られると、レベル２検出信号Ｌ２Ｄ＝１レベルとなり、これによってタイマＴＭのカウント動作が停止（消勢）される。即ち、別段の指令が入力されない限りは、それ以降のレベル検出処理は行われなくなり、よって、この場合の通信レベル＝２となる。
【００４８】
このように、レベル２の同期検出を行う過程では、ＭＵＸ−ＰＤＵのデータストリーム中にＳｔｕｆｆ「Ｅ１４Ｄ」ｈやＦｌａｇ「７Ｅ」ｈのパターンが存在していても、これらを積極的に検出する機能が存在しないため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００４９】
また、上記時間内にレベル２の同期検出が得られない場合は、やがて、タイマＴＭがタイムアウトし、その出力パルスＴＯＰによってカウンタＣＴＲの出力Ｑ＝２となり、これに伴いデコーダＤＥＣの出力「２」＝１レベルとなる。これにより、レベル１同期検出部２２のみが付勢されて、今度はエラー耐性の次に高いレベル１の同期検出を行う。好ましくは、ＡＮＤゲート回路Ａ２によりレベル１同期検出部２２に対してのみクロック信号ｃｋを供給することで、消費電力の節約を図る。
【００５０】
また、この状態では、ＯＲゲート回路Ｏ３の出力＝０レベルにより、タイマＴＭが付勢され、新たに所定時間を計数する。そして、この時間内に、もしレベル１の同期検出が得られると、レベル１検出信号Ｌ１Ｄ＝１レベルとなり、これによってタイマＴＭのカウント動作が停止される。即ち、別段の指令が入力されない限り、それ以降の検出処理は行われなくなり、よって、この場合の通信レベル＝１となる。
【００５１】
このように、レベル１の同期検出を行う過程では、ＭＵＸ−ＰＤＵのデータストリーム中にＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈやＦｌａｇ「７Ｅ」ｈのパターンが存在していても、これらを積極的に検出する機能が存在しないため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００５２】
また、上記時間内にレベル１の同期検出が得られない場合は、やがて、タイマＴＭがタイムアウトし、その出力パルスＴＯＰによってカウンタＣＴＲの出力Ｑ＝３となり、これに伴いデコーダＤＥＣの出力「３」＝１レベルとなる。これにより、今度はレベル０同期検出部２３のみが付勢されて、今度はエラー耐性の一番低いレベル０の同期検出を行う。好ましくは、ＡＮＤゲート回路Ａ３によりレベル０同期検出部２３に対してのみクロック信号ｃｋを供給することで、消費電力の節約を図る。
【００５３】
また、この状態では、ＯＲゲート回路Ｏ３の出力＝０レベルにより、タイマＴＭが付勢され、新たに所定時間を計数する。そして、この時間内に、もしレベル０の同期検出が得られると、レベル０検出信号Ｌ０Ｄ＝１レベルとなり、これによってタイマＴＭのカウント動作が停止される。即ち、別段の指令が入力されない限り、それ以降の検出処理は行われなくなり、よって、この場合の通信レベル＝０となる。
【００５４】
このように、レベル０の同期検出を行う過程では、ＭＵＸ−ＰＤＵのデータストリーム中にＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈやＳｔｕｆｆ「Ｅ１４Ｄ」ｈのパターンが存在していても、これらを積極的に検出する機能が存在しないため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００５５】
また、上記時間内にレベル０の同期検出が得られない場合は、やがて、タイマＴＭがタイムアウトし、その出力パルスＴＯＰによってカウンタＣＴＲの出力Ｑ＝０となり、これに伴いデコーダＤＥＣの出力「０」＝１レベルとなる。これにより、上記一連のレベル検出動作は終了し、上位システムからの新たな起動指令を待つ。
【００５６】
なお、上記実施の形態では、本発明のＩＴＵ−Ｔ勧告Ｈ．２２３レベル０〜２への適用例を述べたが、これに限らない。同様の考え方でレベル３以上の通信規格にも対処可能である。また、ＩＴＵ−Ｔ勧告Ｈ．２２３以外の通信レベル認識についても適用可能である。
【００５７】
また、上記本発明に好適なる複数の実施の形態を述べたが、本発明思想を逸脱しない範囲内で各部の構成、制御、処理及びこれらの組み合わせの様々な変更が行えることは言うまでも無い。
【００５８】
（付記１）受信データに含まれる所定の同期パターンを検出することによりエラー耐性の異なる複数種の通信レベルに対応した同期検出を行う同期検出手段と、前記同期検出手段により、エラー耐性の一番高い通信レベルから同期検出を行うと共に、所定時間の間該通信レベルの同期検出が得られないことにより順次低い通信レベルの同期検出を行う制御手段とを備えることを特徴とする通信レベル検出装置。
【００５９】
（付記２）同期検出手段は通信レベル毎に独立に設けられた複数の検出ブロックを備え、各時点において同期検出処理を行っている検出ブロックに対してのみ動作用のクロック信号を供給することを特徴とする付記１記載の通信レベル検出装置。
【００６０】
（付記３）前記所定の同期パターンに続くＭＵＸ−ＰＤＵ内のヘッダ情報に対して誤り検査を行う誤り検査手段を備え、制御手段は、前記同期パターン検出後の所定のデータストリームに対して誤り検査を行うと共に、誤りが検出されないか又は誤りが訂正可能であることを更に条件にして、当該受信レベルの同期検出と判定することを特徴とする付記１記載の通信レベル検出装置。従って、同期パターンの比較・検出のみならず、該同期パターンと一定の関係にあるＭＵＸ−ＰＤＵ内ヘッダのフォーマット検査も併用することで、確実な通信レベルの認識を効率よく行える。
【００６１】
（付記４）所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行う拡張ＧＯＬＡＹ演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定することを特徴とする付記１記載の通信レベル検出装置。
【００６２】
（付記５）制御手段は、誤りが検出されないか又は誤り訂正後のヘッダ情報内におけるペイロード長情報を参照してぺイロードの長さを認識すると共に、該ペイロード直後のデータストリームが前記同期パターンであることを更に条件として、当該通信レベルの同期検出と判定することを特徴とする付記４
記載の通信レベル検出装置。
【００６３】
（付記６）所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行うＣＲＣ演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定することを特徴とする付記１記載の通信レベル検出装置。
【００６４】
【発明の効果】
以上述べた如く本発明によれば、常に正しい通信レベルを効率よく確実に検出できるため、通信の信頼性向上に寄与するところが極めて大きい。
【図面の簡単な説明】
【図１】本発明の原理を説明する図である。
【図２】第１の実施の形態による通信レベル検出装置を説明する図である。
【図３】実施の形態による検出制御処理のフローチャートである。
【図４】実施の形態によるレベル２同期検出処理を説明する図である。
【図５】実施の形態によるレベル１同期検出処理を説明する図である。
【図６】実施の形態によるレベル０同期検出処理を説明する図である。
【図７】第２の実施の形態による通信レベル検出装置を説明する図である。
【図８】ＩＴＵ−Ｔ勧告Ｈ．２２３によるＭＵＸ−ＰＤＵのフレームフォーマットを示す図である。
【図９】ＩＴＵ−Ｔ勧告Ｈ．２２３によるＭＵＸ−ＰＤＵの通信フォーマットを示す図である。
【図１０】従来技術を説明する図である。
【符号の説明】
１０Ａ，１０Ｂ通信レベル検出装置
１１バッファ（ＢＵＦ）
１２ＣＰＵ
１３タイマ
１４主メモリ（ＭＭ）
１５検出制御処理（プログラム）
１６レベル２同期検出処理
１７レベル１同期検出処理
１８レベル０同期検出処理
２１レベル２同期検出部
２２レベル１同期検出部
２３レベル０同期検出部
２４通信レベル判定部
２５検出制御部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a communication level detection device, and more particularly to a communication level detection device capable of automatically establishing reception synchronization for a plurality of types of communication levels having different error tolerances.
[0002]
For example, ITU-T recommendation H.264. In the multimedia multiplex system defined in H.223, a plurality of types of communication levels are prepared to flexibly cope with error tolerance during communication, and different error tolerance communication levels can be selected according to transmission path characteristics. It has become. The receiving terminal needs to recognize the communication level (error tolerance type) of the other party from the data stream sent from the communication partner terminal, and perform a receiving process according to the communication level.
[0003]
[Prior art]
FIG. 8 shows ITU-T recommendation H.264. 223 is a diagram illustrating a frame format of a MUX-PDU (multiplex layer protocol data unit) defined by H.223, and FIG. 8A illustrates a frame format of a packet defined by level 0. FIG. One frame includes header information of the first 1 octet and an information field (Payload) of 0 or 1 octet or more. The header information includes 1-bit PM (Packet Marker) and 4-bit MC (Multiplex Code). And 3-bit HEC (Header Error Control). Here, HEC is CRC information for error checking / protection for MC. This frame format is the same for Annex A (level 1).
[0004]
FIG. 8B shows a frame format of a packet defined by Annex B (level 2). One frame includes header information of the first 3 octets and an information field of 0 or 1 octet or more. The header information includes 4-bit multiplexing information MC (Multiplex Code) and 8-bit payload length information MPL ( Multiplex Payload Length) and 12 parity bits P1 to P12. The parity bit is generated by an EGOLAY (Extended GOLAY) code, and it is possible to perform error inspection and correction on the payload length information MPL.
[0005]
FIG. 9 shows ITU-T recommendation H.264. 223 is a diagram showing a communication format of MUX-PDU according to H.223, and FIG. 9A shows a communication format of level 0. FIG. In level 0 communication, MUX-PDU is subjected to HDLC (High-Level Data Link Control) processing (ie, bit “0” is inserted when bit “1” continues five times) and MUX-PDU is inserted. Data communication is performed by inserting at least one Flag “7E” h (h is hexadecimal display) before and after the PDU.
[0006]
FIG. 9B shows a level 1 communication format. The level 1 communication has higher error resistance than the level 0 communication, and the format of the MUX-PDU is the same as that of the level 0 communication. However, at least one flag inserted before and after the MUX-PDU is “E14D”. h and extended to 16 bits. However, HDLC processing is not performed on information in the MUX-PDU.
[0007]
FIG. 9C shows a level 2 communication format. The level 2 communication has a higher error tolerance than the level 1 communication, and the synchronization pattern (Stuff) is extended to “E14D000000” h and 40 bits. Further, the header information in the MUX-PDU includes payload length information MPL, and the header information can be checked and corrected by an EGOLAY code. Note that HDLC processing is not performed on information in the MUX-PDU.
[0008]
Under such standards, Recommendation H. It is necessary for a communication device (terminal) compliant with H.223 to automatically recognize the communication level of the opposite device such as level 0/1/2 from the data stream sent from the communication partner terminal.
[0009]
FIG. 10 is a diagram for explaining the prior art. FIG. 10A shows a block diagram of a conventional communication level detection apparatus. In the figure, 51 is a level 0 synchronization detector for detecting a level 0 synchronization pattern “7E” h, 52 is a level 1 synchronization detector for detecting a level 1 synchronization pattern “E14D” h, and 53 is a level 2 synchronization pattern. A level 2 synchronization detection unit 54 that detects “E14D000000” h is a communication level determination unit that determines the communication level of the receiving device (terminal) based on the detection outputs of the level detection units 51 to 53.
[0010]
With such a configuration, conventionally, synchronization pattern detection at each communication level is simultaneously performed on input received data, and the communication level at which the synchronization pattern is detected first is recognized as the communication level of the received data (opposite device). It was.
[0011]
In addition to the above, conventionally, for example, ITU-T recommendation H.264 is used. 223 standard receiving circuit that recognizes the type of received negotiation flag (“7E” h / “E14B” h / “E14B000000” h (level 0/1/2)) according to the recognized type There is known a technique in which the data reception method and data processing method of its own station are switched and a common circuit for processing is made common regardless of the type (Patent Document 1).
[0012]
Conventionally, ITU-T Recommendation H.264 has been proposed. 222.0, H.I. 221 and H.221. 223 is a communication terminal that supports three types of multimedia multiplexing schemes, and as shown in FIG. 1 of this document, a plurality of search units 13a and 13b are provided to simultaneously search for synchronization patterns and are detected first. A method that preferentially adopts the search method or a method that switches a plurality of types of search at regular time intervals by using a single search unit is known (Patent Document 2).
[0013]
[Patent Document 1]
JP 2000-224224 A (paragraph “0014”).
[0014]
[Patent Document 2]
JP 2001-345875 A (paragraphs “0026”, “0033”, “0036”, FIG. 1).
[0015]
[Problems to be solved by the invention]
However, in any of the above cases, there has been no investigation on the problem of unstable detection that the communication level is misrecognized or the once detected communication level is detected again by another communication level. Hereinafter, this problem will be specifically described with reference to FIG.
[0016]
In FIG. 5A, although a level 2 data stream is actually received, since data “7E” h (or “E14D” h) exists in the MUX-PDU, this is detected and level 0 communication is performed. This shows a case where normal communication cannot be performed due to a level mismatch with the opposite side. In FIG. 5B, the level 1 data stream is actually received, but since data “7E” exists in the MUX-PDU, this is detected and misrecognized as level 0 communication. This shows the case where normal communication is not possible. FIG. 6C is the reverse of the above, and actually receives a level 0 data stream, but “E14D” h is present in the MUX-PDU. This shows a case where it is recognized and normal communication cannot be performed.
[0017]
The present invention has been made in view of the above-described problems of the prior art, and an object of the present invention is to provide a communication level detection apparatus capable of detecting a correct communication level efficiently and reliably.
[0018]
[Means for Solving the Problems]
The above problem is solved by the configuration of FIG. That is, the communication level detection apparatus of the present invention (1) detects synchronization corresponding to a plurality of types of communication levels 0 to n having different error tolerances by detecting a predetermined synchronization pattern included in received data. The means 1 and the synchronization detection means 1 perform the synchronization detection from the communication level n with the highest error resistance, and the synchronization detection of the communication level n cannot be obtained for a predetermined time. Therefore, the synchronization detection means 1 Sequentially detect synchronization at lower communication levels Show The control means 2 is provided.
[0019]
According to the present invention (1), since the comparison detection processing is performed in order from the communication level with the highest error resistance (ie, the most complicated synchronization pattern, for example), erroneous detection of the reception level and unstable detection are effectively performed. Can be prevented. In addition, in the process of performing synchronization detection at a certain communication level, even if data corresponding to the synchronization pattern at another communication level exists in the data stream, the function to detect these actively does not operate. It is possible to effectively prevent erroneous detection and unstable detection of the reception level.
[0020]
In the present invention (2), in the present invention (1), the synchronization detecting means includes a plurality of detection blocks provided independently for each communication level, The control means is An operation clock signal is supplied only to a detection block that performs synchronization detection processing at each time point. Therefore, it contributes to low power consumption particularly in portable terminals and the like.
[0021]
In the present invention (3), in the above-mentioned present invention (1), an extended GOLAY calculation means for performing error checking on header information in a multimedia multiplex frame following a predetermined synchronization pattern is provided, and a control means includes the synchronization pattern The error check is performed on the data stream assumed to be the header information after detection, and it is determined that the communication level is synchronously detected on the condition that no error is detected or error correction is possible. is there.
[0022]
Therefore, not only comparison / detection of the synchronization pattern of the communication level but also the format check of the header in the multimedia multiplex frame that has a fixed relationship with the synchronization pattern can be used to efficiently recognize the communication level reliably. .
[0023]
In the present invention (4), in the present invention (3), the control means recognizes the payload length by referring to the payload length information in the header information after the error is not detected or after error correction, On the condition that the data stream immediately after the payload is the synchronization pattern, it is determined that the communication level synchronization is detected. Therefore, by utilizing more correct payload length information, it is possible to perform synchronization detection with higher reliability at the communication level.
[0024]
In the present invention (5), in the above-mentioned present invention (1), there is provided CRC calculation means for performing an error check on header information in a multimedia multiplex frame following a predetermined synchronization pattern, and the control means comprises the synchronization pattern detection The error check is performed on the data stream assumed to be the later header information, and it is determined that the communication level is synchronously detected on the condition that no error is detected or error correction is possible. .
[0025]
Therefore, not only comparison / detection of the synchronization pattern of the communication level but also the format check of the header in the multimedia multiplex frame that has a fixed relationship with the synchronization pattern can be used to efficiently recognize the communication level reliably. .
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a plurality of preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Note that the same reference numerals denote the same or corresponding parts throughout the drawings.
[0027]
FIG. 2 is a diagram for explaining a communication level detection apparatus according to the first embodiment. The case where the application example to H.223 is realized by a software configuration using a CPU is shown. In the figure, 10A is a communication level detecting device according to the first embodiment, 11 is a buffer (BUF) such as a FIFO for temporarily storing received data, and 12 is a main control / process for this device. CPU, 13 is a timer that can set a time-out time by CPU 12, 14 is a main memory (MM) including RAM, ROM, etc. for storing programs and data executed by CPU 12, 15 is a communication level detection control process (program) ), 16 is a level 2 synchronization detection process, 17 is a level 1 synchronization detection process, and 18 is a level 0 synchronization detection process.
[0028]
In the first embodiment, the configuration in which the functions of the respective processing units are realized by software makes it possible to easily realize a stricter and more complicated level detection process and to increase the communication level that will be supported in the future. Can be dealt with flexibly only by changing / increasing the software. Hereinafter, the operation of each processing unit will be described in detail.
[0029]
FIG. 3 is a flowchart of the detection control processing 15 according to the embodiment, and is a block for performing main control of communication level detection. This process is activated by a communication level detection command from a higher-level communication control device. In step S11, prior to the detection of the current communication level, all detection flags representing each communication level are reset. In step S12, the timer 2 in which the level 2 detection time limit is set is started, and in step S13, a level 2 synchronization detection process 16 described later is executed (Call). In step S14, it is determined whether or not the level 2 detection flag = 1 (detection), which is the processing result, and in the case of detection, it is finally determined that the communication level = 2 and the process is exited. If it is not detected, it is further determined in step S15 whether or not the timer 2 has timed out. If it is not timed out, the process returns to step S13, and the level 2 synchronization detecting process is continued.
[0030]
If the timer 2 times out in the determination of step S15, the process proceeds to step S16, and this time, the timer 1 in which the level 1 detection time limit is set is started. In step S17, the level 1 synchronization detection process 17 described later is started. Execute. In step S18, it is determined whether or not the level 1 detection flag = 1 (detection), which is the processing result, and in the case of detection, it is finally determined that the communication level = 1 and the process is exited. If it is not detected, it is further determined in step S19 whether or not the timer 1 has timed out. If it is not timed out, the process returns to step S17 to continue the level 1 synchronization detecting process.
[0031]
If the timer 1 times out in the determination in step S19, the process proceeds to step S20, this time starting timer 0 in which a level 0 detection time limit is set, and in step S21 a level 0 synchronization detection process 18 described later. Execute. In step S22, it is determined whether or not the level 0 detection flag = 1 (detection), which is the processing result, and in the case of detection, it is finally determined that the communication level = 0 and the process is exited. If it is not detected, it is further determined in step S23 whether or not the timer 0 has timed out. If it is not timed out, the process returns to step S21 and the level 0 synchronization detecting process is continued. Thus, when the time-out occurs even in the determination in step S23, this process is exited. In this case, it inputs into this process again by the detection command from a high-order communication control apparatus.
[0032]
FIG. 4 is a diagram for explaining the level 2 synchronization detection processing 16 according to the embodiment. FIG. 4A shows a flowchart of the processing, and FIG. 4B shows a timing chart of the processing. In step S31, the received data is compared with the synchronization pattern “E14D000000” h of level 2 for each received bit (or received digit), and the detection of Stuff “E14D000000” h is detected in the received data. Then, in step S32, this time, it waits until Stuff “E14D000000” h is not detected.
[0033]
Then, when the stuff “E14D000000” h is no longer detected, the header position of the MUX-PDU level 2 is estimated for the received data stream following the last stuff “E14D000000” h in step S33, and the header in the following step S34. Perform EGOLAY decoding and error correction if necessary for the information. In step S35, the payload length of the MUX-PDU is recognized based on the information on the corrected payload length MPL (that is, correct MPL). In step S36, it is determined whether or not the next information when the data for the payload length has passed is Flag “E14D” h or Stuff “E14D000000” h. If YES, the above-mentioned Stuff “E14D000000” h is set. In order to satisfy the condition that the subsequent series of data streams have the MUX-PDU level 2 format, the level 2 detection flag is set to 1 (detection) in step S37, and the process is exited. If NO, the process exits without doing anything. Although not shown in the figure, when error correction is impossible in the process of step S34, H. Since the confirmation of the 223 level 2 format cannot be obtained, this process is terminated without doing anything.
[0034]
Even if the level 2 determination flag is simplified so that the level 2 detection flag = 1 (detection) by suddenly proceeding to step S37 due to the detection of Stuff “E14D000000” h in the process of step S31 above. Preferably, however, the reliability of level 2 detection is greatly improved by conducting a stricter inspection according to the level 2 format as described above.
[0035]
In this way, in the process of performing level 2 synchronization detection, even if a pattern of Stuff “E14D” h or Flag “7E” h exists in the data stream of MUX-PDU, these are actively detected. Therefore, it is possible to effectively prevent erroneous detection or unstable detection of the reception level.
[0036]
FIG. 5 is a diagram for explaining the level 1 synchronization detection processing 17 according to the embodiment. FIG. 5A shows a flowchart of the processing, and FIG. 5B shows a timing chart of the processing. In step S41, the received data is compared with the synchronization pattern “E14D” h of level 1 for each received bit (or digit), and waits until the stuff “E14D” h is detected in the received data. Then, in step S42, this time, it waits until Stuff “E14D” h is not detected.
[0037]
Then, when the stuff “E14D” h is no longer detected, the header position of the MUX-PDU level 1 is estimated for the received data stream following the last stuff “E14D” h in step S43, and the header in the subsequent step S44. CRC information (inspection) and error correction if necessary. In step S45, it is determined whether or not the above processing has no CRC error or correction is possible, and if YES, a series of data streams following Stuff “E14D” h are in MUX-PDU level 1 format. In step S46, the level 1 detection flag is set to 1 (detection), and the process is exited. If NO, the process exits without doing anything.
[0038]
Even if the level 1 discrimination flag is simplified so that the level 1 detection flag is set to 1 (detection) by suddenly proceeding to step S46 because Stuff “E14D” h is detected in the process of step S41. Preferably, however, the reliability of level 1 detection is greatly improved by conducting a more rigorous inspection according to the level 1 format as described above.
[0039]
In this way, in the process of performing level 1 synchronization detection, even if a pattern of Stuff “E14D000000” h or Flag “7E” h exists in the data stream of MUX-PDU, these are actively detected. Therefore, it is possible to effectively prevent erroneous detection or unstable detection of the reception level.
[0040]
FIG. 6 is a diagram for explaining the level 0 synchronization detection processing 18 according to the embodiment. FIG. 6A shows a flowchart of the processing, and FIG. 6B shows a timing chart of the processing. In step S51, the received data is compared with the synchronization pattern “7E” h of level 0 for each received bit (or digit) and waits for the flag “7E” h to be detected in the received data. In step S52, the process waits until Flag “7E” h is not detected.
[0041]
Then, when the flag “7E” h is not detected, the header position of MUX-PDU level 0 is estimated for the received data stream following the last flag in step S53, and the CRC calculation is performed on the header information in the subsequent step S54. (Inspection) and error correction if necessary. In step S55, it is determined whether or not the above-described processing has no CRC error or can be corrected even with an error. If YES, a series of data streams following Flag “7E” h are in the format of MUX-PDU level 0. In step S56, the level 0 detection flag is set to 1 (detection), and the process is exited. If NO, the process exits without doing anything.
[0042]
Even if the level 0 discrimination protocol is simplified such that the flag “7E” h is detected in the process of step S51, the process proceeds to step S56 and the level 0 detection flag = 1 (detection). Preferably, however, the reliability of level 0 detection is greatly improved by performing a more rigorous inspection according to the level 0 format as described above.
[0043]
Thus, in the process of detecting synchronization of bell 0, even if the pattern of Stuff “E14D000000” h or Stuff “E14D” h exists in the data stream of the MUX-PDU, the function of actively detecting these patterns Does not exist (does not operate), it is possible to effectively prevent erroneous detection and unstable detection of the reception level. In addition, according to the first embodiment, the detection control process 15 performs the comparison detection process in order from the communication level with the highest error resistance (that is, the most complicated synchronization pattern). Detection and unstable detection can be effectively prevented.
[0044]
FIG. 7 is a diagram for explaining a communication level detection apparatus according to the second embodiment, and shows a case where the communication level detection function of the present invention is realized by a hardware configuration. In the figure, 10B is a communication level detection apparatus according to the second embodiment, 21 is a level 2 synchronization detection unit for detecting synchronization of MUX-PDU level 2 communication, and 22 is a level for detecting synchronization of MUX-PDU level 1 communication. 1 synchronization detection unit, 23 is a level 0 synchronization detection unit that performs synchronization detection of MUX-PDU level 0 communication, and 24 determines communication level information of this apparatus based on the detection outputs L2D to L0D of the level detection units 21 to 23. A communication level determination unit that outputs code information of a corresponding communication level, and 25 is a detection control unit that performs detection control of the communication level.
[0045]
Although not shown in the figure, the level 2 synchronization detector 21 basically has a shift register for serial-to-parallel conversion of input received data, a register for holding a level 2 synchronization pattern “E14D000000” h, and timings the contents of both. And a comparator for comparison while shifting, and when the comparator detects Stuff “E14D000000” h in the received data, the output level 2 detection signal L2D = 1 (detection). Further, as in the case of FIG. 4 described above, in order to perform a stricter format check for level 2, processing is performed by satisfying the EGOLAY calculation unit and the error correction unit, and the detection conditions at each time point. And a sequence processing unit that proceeds to the above stage. The same applies to the other level 1 synchronization detection units 22 and level 0 synchronization detection units 23. Here, the operation of the detection control unit 25 will be described in detail below.
[0046]
Initially, the output Q of the counter CTR = 0 and the output “0” of the decoder DEC = 1 (HIGH level). In this state, the reception level detection operation is not performed. Eventually, when the detection start pulse STP is input from the host communication control device, the output Q of the counter CTR becomes 1, and accordingly, the output “1” of the decoder DEC becomes “1” = 1. Thereby, only the level 2 synchronization detection unit 21 is energized thereafter, and the level 2 synchronization detection with the highest error resistance is performed. Preferably, the clock signal ck is supplied only to the level 2 synchronization detection unit 21 by the AND gate circuit A1, thereby saving power consumption.
[0047]
In this state, the timer TM is started by counting the predetermined time by the output of the OR gate circuit O3 = 0 (LOW level). Then, if level 2 synchronization detection is obtained within this time, the level 2 detection signal L2D = 1 level, thereby stopping (disabling) the count operation of the timer TM. That is, unless another command is input, the subsequent level detection process is not performed, and thus the communication level = 2 in this case.
[0048]
As described above, in the process of performing the level 2 synchronization detection, even when the pattern “Stuff“ E14D ”h” or the flag “7E” h exists in the data stream of the MUX-PDU, the function of positively detecting these patterns. Therefore, erroneous detection and unstable detection of the reception level can be effectively prevented.
[0049]
If the level 2 synchronization cannot be detected within the above time, the timer TM will eventually time out, and the output pulse TOP will cause the output Q of the counter CTR to become Q = 2. Accordingly, the output “2” of the decoder DEC. = 1 level. As a result, only the level 1 synchronization detection unit 22 is energized, and this time, level 1 synchronization detection with the second highest error resistance is performed. Preferably, the clock signal ck is supplied only to the level 1 synchronization detector 22 by the AND gate circuit A2, thereby saving power consumption.
[0050]
Further, in this state, the timer TM is activated by the output of the OR gate circuit O3 = 0 level, and a predetermined time is newly counted. If the synchronization detection of level 1 is obtained within this time, the level 1 detection signal L1D = 1 level is set, thereby stopping the count operation of the timer TM. That is, unless another command is input, the subsequent detection processing is not performed, and thus the communication level = 1 in this case.
[0051]
As described above, in the process of performing the level 1 synchronization detection, even if a pattern of Stuff “E14D000000” h or Flag “7E” h exists in the data stream of the MUX-PDU, a function of actively detecting these patterns Therefore, erroneous detection and unstable detection of the reception level can be effectively prevented.
[0052]
If the synchronization detection of level 1 cannot be obtained within the above time, the timer TM will eventually time out, and the output pulse TOP will cause the output Q of the counter CTR to be 3, and accordingly, the output “3” of the decoder DEC. = 1 level. As a result, only the level 0 synchronization detector 23 is energized this time, and this time level 0 synchronization detection with the lowest error resistance is performed. Preferably, the clock signal ck is supplied only to the level 0 synchronization detector 23 by the AND gate circuit A3, thereby saving power consumption.
[0053]
Further, in this state, the timer TM is activated by the output of the OR gate circuit O3 = 0 level, and a predetermined time is newly counted. If the synchronization detection of level 0 is obtained within this time, the level 0 detection signal L0D = 1 is set, thereby stopping the count operation of the timer TM. That is, unless another command is input, the subsequent detection processing is not performed, and thus the communication level = 0 in this case.
[0054]
In this way, in the process of performing the level 0 synchronization detection, even when the pattern of Stuff “E14D000000” h or Stuff “E14D” h exists in the data stream of the MUX-PDU, the function of actively detecting these patterns Therefore, erroneous detection and unstable detection of the reception level can be effectively prevented.
[0055]
If the synchronization detection of level 0 cannot be obtained within the above time, the timer TM will eventually time out, and the output pulse TOP will cause the output Q of the counter CTR to become 0. Accordingly, the output “0” of the decoder DEC. = 1 level. As a result, the series of level detection operations are completed, and a new start command from the host system is awaited.
[0056]
In the above embodiment, the ITU-T recommendation H.264 of the present invention is used. Although the example of application to 223 levels 0-2 was described, it is not restricted to this. It is possible to deal with communication standards of level 3 or higher in the same way. In addition, ITU-T recommendation H.264. It is also applicable to communication level recognition other than 223.
[0057]
Moreover, although several embodiment suitable for the said invention was described, it cannot be overemphasized that the structure of each part, control, a process, and these combination can be variously changed within the range which does not deviate from this invention. .
[0058]
(Supplementary note 1) By detecting a predetermined synchronization pattern included in the received data, synchronization detection means for detecting synchronization corresponding to a plurality of types of communication levels having different error tolerances, and the synchronization detection means, A communication level detection apparatus comprising: a control means for performing synchronization detection from a high communication level and sequentially detecting synchronization at a low communication level when synchronization detection of the communication level is not obtained for a predetermined time.
[0059]
(Supplementary Note 2) The synchronization detection means includes a plurality of detection blocks provided independently for each communication level, and supplies an operation clock signal only to a detection block performing synchronization detection processing at each time point. The communication level detection device according to supplementary note 1, which is characterized by the above.
[0060]
(Additional remark 3) It has an error check means which carries out an error check with respect to the header information in MUX-PDU following the said predetermined | prescribed synchronous pattern, and a control means is an error check with respect to the predetermined data stream after the said synchronous pattern detection The communication level detection apparatus according to supplementary note 1, wherein the detection of synchronization of the reception level is determined on the condition that no error is detected or the error can be corrected. Therefore, not only the comparison / detection of the synchronization pattern but also the format check of the header in the MUX-PDU having a fixed relationship with the synchronization pattern is used together, so that reliable communication level can be recognized efficiently.
[0061]
(Additional remark 4) It has the extended GOLAY calculating means which performs an error check with respect to the header information in the multimedia multiplex frame following a predetermined synchronous pattern, and a control means is the data assumed as the header information after the synchronous pattern detection The communication level detection apparatus according to claim 1, wherein the error check is performed on the stream, and the synchronization detection of the communication level is determined on the condition that no error is detected or error correction is possible. .
[0062]
(Supplementary Note 5) The control means recognizes the payload length by referring to the payload length information in the header information after the error is not detected or corrected, and the data stream immediately after the payload is based on the synchronization pattern. Appendix 4 characterized in that it is determined that the communication level is synchronously detected on the condition that there is a certain condition.
The communication level detection device described.
[0063]
(Supplementary Note 6) CRC calculation means for performing error checking on header information in a multimedia multiplex frame following a predetermined synchronization pattern is provided, and the control means is a data stream assumed to be the header information after detection of the synchronization pattern The communication level detection apparatus according to appendix 1, wherein the error check is performed for the communication level, and it is determined that the communication level is synchronously detected on the condition that no error is detected or error correction is possible.
[0064]
【The invention's effect】
As described above, according to the present invention, a correct communication level can be detected efficiently and reliably at all times, so that it greatly contributes to improving the reliability of communication.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of the present invention.
FIG. 2 is a diagram illustrating a communication level detection apparatus according to the first embodiment.
FIG. 3 is a flowchart of detection control processing according to the embodiment;
FIG. 4 is a diagram for explaining level 2 synchronization detection processing according to the embodiment;
FIG. 5 is a diagram for explaining level 1 synchronization detection processing according to the embodiment;
FIG. 6 is a diagram for explaining level 0 synchronization detection processing according to the embodiment;
FIG. 7 is a diagram illustrating a communication level detection apparatus according to a second embodiment.
FIG. 8 shows ITU-T recommendation H.264. 2 is a diagram illustrating a frame format of MUX-PDU according to H.223. FIG.
FIG. 9 shows ITU-T recommendation H.264. 2 is a diagram illustrating a communication format of MUX-PDU according to H.223. FIG.
FIG. 10 is a diagram illustrating a conventional technique.
[Explanation of symbols]
10A, 10B Communication level detection device
11 Buffer (BUF)
12 CPU
13 Timer
14 Main memory (MM)
15 Detection control processing (program)
16 Level 2 synchronization detection processing
17 Level 1 synchronization detection processing
18 Level 0 synchronization detection processing
21 Level 2 synchronization detector
22 Level 1 synchronization detector
23 Level 0 synchronization detector
24 Communication level determination unit
25 Detection control unit

Claims

Synchronization detection means for performing synchronization detection corresponding to a plurality of types of communication levels having different error tolerances by detecting a predetermined synchronization pattern included in received data;
Wherein the synchronization detection means, performs synchronization detection from the highest level of communication error tolerance, sequential low communication level synchronization detection Therefore the synchronization detection means to synchronize the detection of Ma該communication level for a predetermined time can not be obtained communication level detection device, wherein a and a control unit to I line.

The synchronization detection means includes a plurality of detection blocks provided independently for each communication level, and the control means supplies an operation clock signal only to a detection block performing synchronization detection processing at each time point. The communication level detection apparatus according to claim 1, wherein:

Extended GOLAY computing means for performing error checking on header information in a multimedia multiplex frame following a predetermined synchronization pattern;
The control means performs the error check on the data stream assumed to be the header information after the synchronization pattern is detected, and further, on the condition that no error is detected or error correction is possible, the communication level The communication level detection apparatus according to claim 1, wherein it is determined that synchronization is detected.

The control means recognizes the payload length by referring to the payload length information in the header information after error correction or no error is detected, and further confirms that the data stream immediately after the payload is the synchronization pattern. 4. The communication level detection apparatus according to claim 3, wherein the condition is determined as synchronous detection of the communication level.

CRC calculation means for performing an error check on header information in a multimedia multiplex frame following a predetermined synchronization pattern,
The control means performs the error check on the data stream assumed to be the header information after the synchronization pattern is detected, and further, on the condition that no error is detected or error correction is possible, the communication level The communication level detection apparatus according to claim 1, wherein it is determined that synchronization is detected.