Nothing Special   »   [go: up one dir, main page]

JP4191227B2 - Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ - Google Patents

Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ Download PDF

Info

Publication number
JP4191227B2
JP4191227B2 JP2007040691A JP2007040691A JP4191227B2 JP 4191227 B2 JP4191227 B2 JP 4191227B2 JP 2007040691 A JP2007040691 A JP 2007040691A JP 2007040691 A JP2007040691 A JP 2007040691A JP 4191227 B2 JP4191227 B2 JP 4191227B2
Authority
JP
Japan
Prior art keywords
group iii
layer
iii nitride
nitride semiconductor
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007040691A
Other languages
English (en)
Other versions
JP2008205267A (ja
Inventor
保正 佐々木
久幸 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2007040691A priority Critical patent/JP4191227B2/ja
Priority to PCT/JP2008/052023 priority patent/WO2008102646A1/ja
Priority to US12/439,937 priority patent/US8198179B2/en
Priority to TW097105419A priority patent/TWI375335B/zh
Publication of JP2008205267A publication Critical patent/JP2008205267A/ja
Application granted granted Critical
Publication of JP4191227B2 publication Critical patent/JP4191227B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、発光ダイオード(LED)、レーザダイオード(LD)、電子デバイス等に、好適に用いられるIII族窒化物半導体発光素子の製造方法及びIII族窒化物半導体発光素子並びにランプに関する。
III族窒化物半導体発光素子は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、LEDやLD等の発光素子として好適に用いられている。
また、電子デバイスに用いた場合でも、III族窒化物半導体は、従来のIII−V族化合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得られるようになっている。
従来、III−V族化合物半導体を形成するには、異なる材質からなる単結晶ウェーハ上に、III−V族化合物半導体結晶を成長させて得る方法が一般的である。このような、異種基板と、その上にエピタキシャル成長させるIII−V族化合物半導体結晶との間には、大きな格子不整合が存在する。例えば、サファイア(Al)基板上に窒化ガリウム(GaN)を成長させた場合、両者の間には16%の格子不整合が存在するし、SiC基板上に窒化ガリウムを成長させた場合には、両者の間に6%もの格子不整合が存在する。
一般には、上述のような大きな格子不整合が存在する場合、基板上に結晶を直接エピタキシャル成長させることが困難となり、また、成長させた場合であっても結晶性が低下するとともに結晶の稠密性が低下するという問題がある。
そこで、基板とIII−V族化合物半導体結晶との間に、両者の格子不整合を解消させる所謂バッファ層と呼ばれる層を形成することが一般に行われている。例えば、特許文献1及び2には、サファイア単結晶基板もしくはSiC単結晶基板の上にIII族窒化物半導体結晶を有機金属化学気相成長(MOCVD)法によってエピタキシャル成長させる際に、基板上に予め窒化アルミニウム(AlN)や窒化アルミニウムガリウム(AlGaN)からなる低温バッファ層と呼ばれる層を例えば400〜600℃の温度でエピタキシャル成長させ、その上に例えば1000℃程度の高温でIII族窒化物半導体結晶をエピタキシャル成長させる方法が提案されている。
また、上記バッファ層をMOCVD法以外の方法で成膜する技術も提案されている。
例えば、高周波スパッタ法で成膜したバッファ層上に、MOCVD法によって同じ組成の結晶層を成長させる方法が提案されている(特許文献3)。しかしながら、特許文献3に記載の方法では、バッファ層上に形成する結晶層の結晶性が低下するとともに結晶の稠密性が低下してしまい、安定して良好な結晶層を積層することができないという問題がある。
そこで、特許文献4には、安定して良好な結晶層を得るために、バッファ層を成長させた後、アンモニアと水素からなる混合ガス中でアニールする方法が開示されている。また、特許文献5には、50〜3000Åの厚みのバッファ層を400℃以上の温度でDCスパッタによって成膜してから、アンモニアと水素からなる混合ガス中でアニールする方法が開示されている。また、これら特許文献4、5では、基板に用いる材料として、サファイア、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガン、III族窒化物半導体単結晶等が挙げられ、この中でもサファイアのa面基板が最も適合することが記載されている。しかしながら、アンモニアと水素との混合ガスという極めて還元性が高い厳しい条件でアニールすると、バッファ層のダメージが大きくなり、その結果、バッファ層上に形成する結晶層の稠密性が十分に向上しないという問題があった。また、バッファ層のみならず基板に対するダメージも大きいという問題があった。
III族窒化物半導体結晶をスパッタ法によって形成する研究も行われている。例えば、下記特許文献6には、高抵抗のGaNを積層することを目的として、サファイア基板上に直接スパッタ法によるGaNの成膜を実施している。用いている条件は、到達真空度5×10−7〜10−8Torr、チャンバ内流通ガスはArとN、スパッタ時ガス圧3〜5×10−2Torr、RF電圧0.7〜0.9kV(パワーにして20〜40W)、基板とターゲットの距離20〜50mm、基板温度150〜450℃などである。しかし、この特許文献6の記載された化合物半導体は、MIS素子を用途とするものであって、サファイア基板上にバッファ層、n型のIII族窒化物半導体結晶層、発光層及びp型のIII族窒化物半導体結晶層が順次積層されてなるLEDに関するものではない。
また、下記非特許文献1には、Nガスを用いた高周波マグネトロンスパッタリングによってSi(100)面およびAl(0001)面上にGaN膜を成膜したと記載されている。成膜の条件としては、全ガス圧力は2mTorr、投入電力は100Wとし、基板温度を室温から900℃まで変化させている。論文に掲げられた図によれば、用いた装置はターゲットと基板を対向させたものである。
また、下記非特許文献2では、カソードとターゲットを向かい合わせ、基板とターゲットの間にメッシュを入れた装置でGaNを成膜している。これによると、成膜条件はNガス中で圧力を0.67Paとし、基板温度は84〜600℃であり、投入電力は150W、基板とターゲット間の距離は80mmとされている。しかしながら、これら非特許文献1及びには、バッファ層に対する前処理に関する記述はない。
また、下記特許文献7には、半導体層上に電極を形成する際に、半導体層に対する前処理としてArガスを用いて逆スパッタを行なう方法が開示されている。しかしながら、特許文献7に記載された方法によれば、III族窒化物半導体層の表面に逆スパッタを施してから、蒸着法によって金属層を形成することによって半導体層と電極との間の電気的接触特性を改善が可能とされているだけであり、バッファ層の前処理と、そのバッファ層に上に積層するIII族窒化物半導体層の稠密性との関係については何らの記載もない。
特許第3026087号公報 特開平4−297023号公報 特公平5−86646号公報 特許第3440873号公報 特許第3700492号公報 特開昭60−39819号公報 特開平8−264478号公報 21世紀連合シンポジウム論文集、Vol 2nd、p295(2003) Vacuum、Vol66、P233(2002)
上記のように、バッファ層を形成してからアンモニア−水素混合雰囲気中でアニール処理し、その後、半導体層を形成する技術は知られているが、アニール処理が極めて還元性の高い雰囲気中で行われるため、バッファ層及び基板の劣化が激しく、半導体層の結晶の稠密性が期待したほどは向上しないという問題があった。
また、バッファ層の形成後に、III族窒化物半導体をスパッタ法にて形成する際に、バッファ層の成膜後の基板を大気中に一旦取り出す工程が必要になる場合がある。これは、スパッタ法では、製膜する膜の材質によりスパッタチャンバが厳密に設計されるため、組成や機能の異なる膜を製膜する際には異なるチャンバを使用するのが一般的なためである。しかし、バッファ層が大気中に暴露させると、バッファ層の最表面が変質する場合がある。この変質したバッファ層の上にIII族窒化物半導体層を形成しようとすると、III族窒化物半導体層にダメージ層が発生し、更に半導体結晶中に多数のボイド(空隙)が生じて稠密性が低下する問題があった。
本発明は上記課題に鑑みてなされたものであり、基板上に、均一性の良い結晶膜を短時間で成膜することが可能な方法で、バッファ層のような中間層上に結晶性及び結晶の稠密性がともに良好なIII族窒化物半導体を成長させることができ、生産性に優れるとともに、優れた発光特性を備えたIII族窒化物半導体発光素子の製造方法及びIII族窒化物半導体発光素子並びにランプを提供することを目的とする。
本発明者等は、上記問題を解決するために鋭意検討した結果、スパッタ法によるバッファ層の成膜後にバッファ層の前処理を適切に行なうことで、III族窒化物半導体との間で結晶の格子構造が整合するようにバッファ層を最適化させることができ、III族窒化物半導体結晶を安定した良好な結晶として得られることを見出し、本発明を完成した。
即ち、本発明は以下に関する。
[1] 基板上に、III族窒化物からなる中間層をスパッタ法により形成する中間層形成工程と、前記中間層上に下地層をスパッタ法により形成し、前記下地層上にn型コンタクト層、n型クラッド層、発光層及びp型半導体層を順次積層する積層半導体形成工程とを具備してなり、
前記中間層形成工程と前記積層半導体形成工程との間に、窒素を含む前処理ガスのプラズマ中で前期中間層の表面を暴露させる前処理工程が備えられ、前記前処理ガス中の窒素の分圧が1×10 −2 Pa以上10Pa以下の範囲であることを特徴とするIII族窒化物半導体発光素子の製造方法。
[2] 前記中間層形成工程が第1のチャンバ内で行われた後、前記下地層が形成された前記基板を大気中を経由して第2のチャンバに移し替え、前記下地層を形成することを特徴とする[1]に記載のIII族窒化物半導体発光素子の製造方法。
[3] 前記第2チャンバ内の残存酸素分圧が2.0×10−6Pa以下であることを特徴とする[2]に記載のIII族窒化物半導体発光素子の製造方法。
[4] 前記前処理工程は、処理時間を30秒〜7200秒の範囲として行なわれることを特徴とする[3]に記載のIII族窒化物半導体発光素子の製造方法。
[5] 前記前処理工程は、処理時間を60秒〜1800秒の範囲として行なわれることを特徴とする[3]に記載のIII族窒化物半導体発光素子の製造方法。
[6] 前記前処理工程は、前記基板の温度を25℃〜1000℃の範囲として行なわれることを特徴とする[3]乃至[5]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[7] 前記前処理工程は、前記基板の温度を400〜900℃の範囲として行なわれることを特徴とする[3]乃至[5]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[8] 前記前処理工程及び前記下地層の形成工程を同一のチャンバ内で行うことを特徴とする[1]乃至[7]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[9] 前記前処理工程におけるプラズマ処理が逆スパッタ処理であることを特徴とする[1]乃至[8]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[10] 前記前処理工程が、高周波を用いた電源によってプラズマを発生させることにより逆スパッタを行なう工程であることを特徴とする[9]に記載のIII族窒化物半導体発光素子の製造方法。
[11] 前記前処理工程が、高周波を用いた電源によって窒素プラズマを発生させることにより、逆スパッタを行なう工程であることを特徴とする[9]に記載のIII族窒化物半導体発光素子の製造方法。
[12] 前記前処理工程において、50mm径の基板1枚当たりに1〜200Wのバイアスを印加することを特徴とする[9]乃至[11]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[13] 前記中間層を、柱状結晶として形成することを特徴とする[1]乃至[12]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[14] 前記中間層を、前記基板表面の少なくとも90%を覆うように形成することを特徴とする[1]乃至[13]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[15] 前記中間層を構成する前記柱状結晶のグレインの幅の平均値が1〜100nmの範囲であることを特徴とする[13]または[14]に記載のIII族窒化物半導体発光素子の製造方法。
[16] 前記中間層を構成する前記柱状結晶のグレインの幅の平均値が1〜70nmの範囲であることを特徴とする[13]または[14]に記載のIII族窒化物半導体発光素子の製造方法。
[17] 前記中間層の膜厚が、10〜500nmの範囲とされていることを特徴とする[1]乃至[16]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[18] 前記中間層の膜厚が、20〜100nmの範囲とされていることを特徴とする[1]乃至[16]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[19] 前記中間層が、Alを含む組成からなることを特徴とする[1]乃至[18]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[20] 前記中間層が、AlNからなることを特徴とする[19]に記載のIII族窒化物半導体発光素子の製造方法。
[21] 前記下地層が、GaN系化合物半導体からなることを特徴とする[1]乃至[19]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[22] 前記下地層が、AlGaNからなることを特徴とする[21]に記載のIII族窒化物半導体発光素子の製造方法。
[23] [1]乃至[22]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法によって製造されたことを特徴とするIII族窒化物半導体発光素子。
[24] [23]に記載のIII族窒化物半導体発光素子が備えられてなることを特徴とするランプ。
本発明のIII族窒化物半導体発光素子の製造方法及びIII族窒化物半導体発光素子によれば、基板上に結晶性及び結晶の稠密性がともに良好なIII族窒化物半導体を効率良く成長させることができ、生産性に優れるとともに、優れた発光特性を備えたIII族窒化物半導体発光素子が得られる。
以下に、本発明の実施形態であるIII族窒化物半導体発光素子及びその製造方法並びにIII族窒化物半導体発光素子を備えたランプについて、図面を適宜参照しながら説明する。図1は本実施形態のIII族窒化物半導体発光素子の断面模式図であり、図2はIII族窒化物半導体発光素子の平面模式図であり、図3はIII族窒化物半導体発光素子を構成する積層半導体の断面模式図である。また、図4は本実施形態のIII族窒化物半導体発光素子を備えたランプの断面模式図である。尚、以下の説明において参照する図面は、III族窒化物半導体発光素子及びその製造方法並びにランプを説明する図面であり、図示される各部の大きさや厚さや寸法等は、実際のIII族窒化物半導体発光素子等の寸法関係とは異なっている。
『III族窒化物半導体発光素子』
本実施形態のIII族窒化物半導体発光素子は、基板上に少なくとも、III族窒化物からなる中間層、下地層を有するn型半導体層、発光層及びp型半導体層が積層されてなり、前記中間層の前記下地層側の面に、プラズマ処理を含む前処理が施されて概略構成されている。なお、前記プラズマ処理は、高周波を用いた電源によって発生された窒素プラズマを前記中間層の前記下地層側の面に暴露させる処理である。
III族窒化物半導体発光素子(以下、発光素子という。)のより具体的な構成について図1〜図3を参照して説明すると、この発光素子1は、基板11と、基板11の一面11a上に積層された中間層12と、中間層12上に積層されたn型半導体層14と、n型半導体層14上に積層された発光層15と、発光層15上に積層されたp型半導体層16と、p型半導体層16上に積層された透光性正極17と、透光性正極17上に形成された正極ボンディングパッド18と、n型半導体層14に取り付けられた負極ボンディングパッド19とから構成されている。また、図3に示すように、n型半導体層14、発光層15及びp型半導体層16によって積層半導体10が構成されている。
積層半導体10を構成するn型半導体層14は、下地層14a、n型コンタクト層14b及びn型クラッド層14cとから構成されている。図1及び図2に示すように、n型コンタクト層14bの一部が露出されており、この露出された部分に負極ボンディングパッド19が接合されている。また、中間層12の下地層14a側の一面12aにプラズマ処理が施され、この一面12a上に下地層14aが積層されている。
以下、発光素子1を構成する各層について順次詳細に説明する。
[基板11]
本実施形態において、III族窒化物半導体結晶が表面上に形成されるる基板11の材質は特に限定されず、各種の材料を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられ、特にサファイアが好ましい。また、基板11の表面11aは、サファイアのc面またはa面のいずれでもよいが、特にc面で構成されることが好ましい。
[中間層12]
本実施形態の発光素子においては、基板11上に、スパッタ法によってIII族窒化物からなる中間層12が形成されている。中間層12は、スパッタ法により、例えば、金属原料とV族元素を含んだガスとがプラズマで活性化されて反応することで形成される。
中間層12は、基板11の表面11aの全面積のうち少なくとも60%以上、好ましくは80%以上の面積を覆っている必要があり、90%以上を覆うように形成されていることが、基板11のコート層としての機能面から好ましい。また、中間層12は、基板11の表面11a上を隙間無く覆うように形成されていることが最も好ましい。中間層12が基板11を覆っておらず、基板11の表面が露出していると、中間層12上に成膜される下地層14aの一部が基板11の表面11aから成長することになるが、基板11の表面11aに露出される結晶と下地層14aとの間では格子定数が大きく異なるため、下地層14aが均一な結晶とならず、ヒロックやピットを生じてしまうおそれがあるので好ましくない。
中間層12は、柱状結晶の集合体からなることが、基板11とn型半導体層14との格子不整合を緩和するバッファ層として良好に機能する点で好ましい。n型半導体層を構成するIII族窒化物半導体結晶は、六方晶系の結晶構造を有し、六角柱を基本とした集合組織を形成しやすい。特に、プラズマ化した金属材料を用いる成膜方法によって形成された膜は、柱状結晶となりやすい。従って、柱状結晶からなる中間層12を基板11上に成膜することによって、中間層12がバッファ層として有効に作用し、その上に成膜されたIII族窒化物半導体結晶からなるn型半導体層14が良好な結晶性を持つ結晶膜となる。
また、中間層12は、前記柱状結晶の各々のグレインの幅の平均値が、1〜100nmの範囲とされていることが、バッファ層としての機能面から好ましく、1〜70nmの範囲とされていることがより好ましい。n型半導体層を構成するIII族窒化物半導体結晶の結晶性を良好にするためには、中間層12を構成する柱状結晶の各々の結晶のグレインの幅を適正に制御する必要があり、具体的には、上記範囲とすることが好ましい。中間層12の結晶グレインの幅は、断面TEM観察などにより容易に測定することが可能である。
中間層12の結晶グレインは、上述したような略柱状の形状をしていることが望ましく、中間層12は、柱状のグレインが集合して層を成していることが望ましい。ここで、上述したグレインの幅とは、中間層12が柱状グレインの集合体である場合は、結晶の界面と界面の距離のことをいう。一方、グレインが島状に点在する場合には、グレインの幅とは、結晶グレインが基板面に接する面の最も大きい部分のさし渡しの長さを言う。
中間層12の膜厚は、10〜500nmの範囲とされていることが好ましく、20〜100nmの範囲とされていることがより好ましい。中間層12の膜厚が10nm未満だと、バッファ層としての機能が充分でなくなる。また、500nmを超える膜厚で中間層12を形成した場合、バッファ層としての機能には変化が無いのにも関わらず、成膜処理時間が長くなり、生産性が低下する虞がある。
中間層12は、Alを含有する組成とされていることが好ましく、一般式AlGaInNで表されるIII族窒化物半導体であれば、どのような材料でも用いることができる。さらに、V族として、AsやPが含有される構成としても良い。
中間層12を、Alを含んだ組成とした場合、中でも、GaAlNとすることが好ましく、この際、Alの組成が50%以上とされていることが好ましい。また、中間層12は、AlNからなる構成とすることにより、効率的に柱状結晶集合体とすることができるので、より好ましい。
中間層12と下地層14aは、後述するように、異なるスパッタ成膜装置で作製することが好ましい。このスパッタ装置間の搬送の際に、中間層12の表面が汚染される。必ずしも大気中に曝される場合のみならず、搬送装置内やチャンバ内の汚染物質が中間層12の表面12aに汚染層やダメージ層を生じる。この汚染層やダメージ層が部分的に形成されると、この汚染層やダメージ層の影響が下地層14aに伝搬され、下地層14a中に空隙(ボイド)が形成され、下地層14aの結晶性及び結晶の稠密性が低下する。
なお、結晶性が低下した状態とは、下地層14aの全体の結晶性が低下した状態の他に、下地層14aを構成する結晶粒自体の結晶性が低下した状態を言う。また、結晶の稠密性が低下した状態とは、下地層14aを構成する結晶粒同士の間に隙間や空隙(ボイド)が発生して、下地層14aの密度が低下した状態を言う。また、稠密性が低下すると、結晶粒同士の間に発生した隙間やボイドの存在によって、下地層14aのn型コンタクト層側の面が粗面になり、n型コンタクト層の形成に大きな悪影響を与える。このような下地層14aの結晶性及び結晶の稠密性の低下は、下地層14aの上に積層するn型コンタクト層14b、n型クラッド層14c、発光層15、p型半導体層16にまで及び、発光素子1を構成するIII族窒化物半導体結晶全体の結晶性が低下してしまうことになる。特に、下地層14aの粗面化の影響は、発光層15に接するn型クラッド層14cにまで及び、発光層15を形成する面が粗面になり、発光特性が大幅に低下してしまうことになる。
従って中間層12には、後述するようにプラズマ処理を含む前処理工程が施されることが望ましい。前処理工程が施されることによって、中間層12の表面12aに形成された汚染層やダメージ層が、除去、修復または緩和され、中間層12が安定した結晶層に変性される。このように安定化された中間層12上に形成される下地層14aは、結晶性及び結晶の稠密性が極めて高くなり、ボイド等の発生が抑制されたものとなる。
[積層半導体10]
図3に示す積層半導体10は、上述のような中間層12を介して基板11上に形成された、窒化物系化合物半導体からなるn型半導体層14、発光層15及びp型半導体層16から構成されている。
そして、n型半導体層14は、少なくともIII族窒化物半導体からなり、スパッタ法によって製膜された下地層14aを有しており、中間層12上に下地層14aが積層されている。
III族窒化物半導体からなる下地層14aの上には、上述したように、図3に示す積層半導体10のような機能性を持つ結晶積層構造が積層された構成とすることができる。例えば、発光素子のための半導体積層構造を形成する場合、Si、Ge、Sn等のn型ドーパントをドープしたn型導電性の層や、マグネシウムなどのp型ドーパントをドープしたp型導電性の層等を積層して形成することができる。また、材料としては、発光層等にはInGaNを用いることができ、クラッド層等にはAlGaNを用いることができる。このように、下地層14a上に、さらに機能を持たせたIII族窒化物半導体結晶層を形成することにより、発光ダイオードやレーザダイオード、あるいは電子デバイス等の作製に用いられる、半導体積層構造を有するウェーハを作製することが出来る。
以下に、積層半導体10について詳述する。
窒化物系化合物半導体としては、例えば一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体が多数知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
窒化ガリウム系化合物半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be、P及びAs等の元素のいずれか1種または2種以上を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
これらの窒化ガリウム系化合物半導体の成長方法は、下地層をスパッタ法で積層するほか、その他の層に関しては特に限定されず、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)等、窒化物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からMOCVD法である。MOCVD法では、キャリアガスとして水素(H)または窒素(N)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH)、ヒドラジン(N)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH)またはジシラン(Si)を、Ge原料としてゲルマンガス(GeH)や、テトラメチルゲルマニウム((CHGe)やテトラエチルゲルマニウム((CGe)等の有機ゲルマニウム化合物を利用できる。MBE法では、元素状のゲルマニウムもドーピング源として利用できる。p型にはMg原料としては例えばビスシクロペンタジエニルマグネシウム(CpMg)またはビスエチルシクロペンタジエニルマグネシウム(EtCpMg)を用いる。
<n型半導体層14>
n型半導体層14は、通常、中間層12上に積層され、下地層14a、n型コンタクト層14b及びn型クラッド層14cから構成される。なお、n型コンタクト層14bは、下地層14a、及び/又は、n型クラッド層14cを兼ねることが可能であるが、下地層14aが、n型コンタクト層14b、及び/又は、n型クラッド層14cを兼ねることも可能である。
「下地層14a」
下地層14aは、III族窒化物半導体からなり、中間層12上に積層して成膜される。下地層14aの材料としては、基板11上に成膜された中間層12と異なる材料を用いても構わないが、AlGa1−xN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。
本発明者等が実験したところ、下地層14aに用いる材料として、Gaを含むIII族窒化物、即ちGaN系化合物半導体が好ましいことが明らかとなった。中間層12をAlNからなる構成とした場合、下地層14aは、柱状結晶の集合体である中間層12の転位をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要がある。転位のループ化を生じやすい材料としては、GaN系化合物半導体が挙げられ、特に、AlGaN、又はGaNが好適である。
下地層14aの膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。この膜厚以上にした方が結晶性の良好なAlGa1−xN層が得られやすい。
下地層14aには、必要に応じて、n型不純物を1×1017〜1×1019/cmの範囲内であればドープしても良いが、アンドープ(<1×1017/cm)とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
基板11に導電性基板を用いる場合には、下地層14aをドーピングして、下地層14aの層構造を縦方向に電流が流れるようにすることにより、発光素子のチップ両面に電極を設ける構造とすることができる。また、基板11に絶縁性基板を用いる場合には、発光素子1のチップの同じ面に電極が形成されるチップ構造を採用することになるので、基板11上に中間層12を介して積層される下地層14aはドープしない結晶とした方が、結晶性が良好となるので好ましい。
(下地層14aの成膜方法)
本実施形態における発光素子1では、スパッタ法を用いてIII族窒化物半導体からなる下地層14aを成膜することが望ましい。スパッタ法を用いる場合には、MOCVD法やMBE法等と比較して、装置を簡便な構成とすることが可能となる。
下地層14aをスパッタ法で成膜する際、V族原料をリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが好ましい。
上述したように、一般に、スパッタ法においては、ターゲット材料の純度が高い程、成膜後の薄膜の結晶性等の膜質が良好となる。下地層14aをスパッタ法によって成膜する場合、原料となるターゲット材料としてIII族窒化物半導体を用い、Arガス等の不活性ガスのプラズマによるスパッタを行なうことも可能であるが、リアクティブスパッタ法においてターゲット材料に用いるIII族金属単体並びにその混合物は、III族窒化物半導体と比較して高純度化が可能である。このため、リアクティブスパッタ法では、成膜される下地層14aの結晶性をより向上させることが可能となる。
下地層14aを成膜する際の基板11の温度、つまり、下地層14aの成長温度は、800℃以上とすることが好ましく、より好ましくは900℃以上の温度であり、1000℃以上の温度とすることが最も好ましい。これは、下地層14aを成膜する際の基板11の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行するからである。また、下地層14aを成膜する際の基板11の温度は、結晶の分解する温度よりも低温である必要があるため、1200℃未満とすることが好ましい。下地層14aを成膜する際の基板11の温度が上記温度範囲内であれば、結晶性の良い下地層14aが得られる。
「n型コンタクト層14b」
n型コンタクト層14bとしては、下地層14aと同様にAlGa1−xN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm、好ましくは1×1018〜1×1019/cmの濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。成長温度は下地層14aと同様である。
下地層14a及びn型コンタクト層14bを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を1〜20μm、好ましくは2〜15μm、さらに好ましくは3〜12μmの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
「n型クラッド層14c」
n型コンタクト層14bと後述の発光層15との間には、n型クラッド層14cを設けることが好ましい。n型クラッド層14cを設けることにより、n型コンタクト層14bの最表面に生じた平坦性の悪化を改善することできる。n型クラッド層14cはAlGaN、GaN、GaInN等によって形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。GaInNとする場合には、発光層15のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
n型クラッド層14cの膜厚は、特に限定されないが、好ましくは5〜500nmの範囲であり、より好ましくは5〜100nmの範囲である。
また、n型クラッド層14cのn型ドープ濃度は1×1017〜1×1020/cmの範囲が好ましく、より好ましくは1×1018〜1×1019/cmの範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
<発光層15>
発光層15は、n型半導体層14上に積層されるとともにp型半導体層16がその上に積層される層であり、図1及び図3に示すように、窒化ガリウム系化合物半導体からなる障壁層15aと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層15bとが交互に繰り返して積層され、且つ、n型半導体層14側及びp型半導体層16側に障壁層15aが配される順で積層して形成される。
また、図3に示す例では、発光層15は、6層の障壁層15aと5層の井戸層15bとが交互に繰り返して積層され、発光層15の最上層及び最下層に障壁層15aが配され、各障壁層15a間に井戸層15bが配される構成とされている。
障壁層15aとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層15bよりもバンドギャップエネルギーが大きいAlGa1−cN(0≦c<0.3)等の窒化ガリウム系化合物半導体を、好適に用いることができる。また、井戸層15bには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ga1−sInN(0<s<0.4)等の窒化ガリウムインジウムを用いることができる。
また、発光層15全体の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましい。例えば、発光層15の膜厚は、1〜500nmの範囲であることが好ましく、100nm前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。
<p型半導体層16>
p型半導体層16は、通常、p型クラッド層16a及びp型コンタクト層16bから構成される。しかし、p型コンタクト層16aがp型クラッド層16bを兼ねてもよい。
「p型クラッド層16a」
p型クラッド層16aとしては、発光層15のバンドギャップエネルギーより大きくなる組成であり、発光層15へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AlGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。p型クラッド層16aが、このようなAlGaNからなると、発光層15へのキャリアの閉じ込めの点で好ましい。p型クラッド層16aの膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。p型クラッド層16aのp型ドープ濃度は、1×1018〜1×1021/cmが好ましく、より好ましくは1×1019〜1×1020/cmである。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
「p型コンタクト層16b」
p型コンタクト層16bとしては、少なくともAlGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化ガリウム系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極(後述の透光性電極17を参照)との良好なオーミック接触の点で好ましい。
また、p型ドーパントを1×1018〜1×1021/cmの範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは5×1019〜5×1020/cmの範囲である。p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。
p型コンタクト層16bの膜厚は、特に限定されないが、10〜500nmが好ましく、より好ましくは50〜200nmである。膜厚がこの範囲であると、発光出力の点で好ましい。
[透光性正極17]
透光性正極17は、積層半導体10のp型半導体層16上に形成される透光性の電極である。透光性正極17の材質としては、特に限定されず、ITO(In−SnO)、AZO(ZnO−Al)、IZO(In−ZnO)、GZO(ZnO−GeO)等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
透光性正極17は、Mgドープp型半導体層16上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。透光性正極17を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
[正極ボンディングパッド18]
正極ボンディングパッド18は、上述の透光性正極17上に形成される電極である。
正極ボンディングパッド18の材料としては、Au、Al、NiおよびCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。また、正極ボンディングパッド18の厚さは、100〜1000nmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド18の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から500nm以下とすることが好ましい。
[負極ボンディングパッド19]
負極ボンディングパッド19は、基板11上に、n型半導体層14、発光層15及びp型半導体層16が順次積層された半導体層において、n型半導体層14のn型コンタクト層14bに接するように形成される。このため、負極ボンディングパッド19を形成する際は、p型半導体層16、発光層15及びn型半導体層14の一部を除去してn型コンタクト層14bの露出領域14dを形成し、この上に負極ボンディングパッド19を形成する。
負極ボンディングパッド19の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
『III族窒化物半導体発光素子の製造方法』
次に、上記の発光素子1の製造方法について説明する。上記の発光素子1の製造方法は、基板11上に中間層12を形成する工程(中間層形成工程)と、中間層12上に、下地層14aを有するn型半導体層14、発光層15及びp型半導体層16を順次積層する積層半導体形成工程とから概略構成されている。また、中間層形成工程と積層半導体形成工程との間には、中間層12に対してプラズマ処理を行う前処理工程が備えられ、かつ、積層半導体形成工程に含まれる下地層14aの形成工程がスパッタ成膜工程とされている。
上記の発光素子1の製造方法は、基板11上に、III族窒化物半導体結晶からなる積層半導体10をエピタキシャル成長させる際、スパッタ成膜工程によってIII族窒化物よりなる下地層14aを中間層12上に成膜するための前工程として、上記の前処理工程が備えられ、この前処理工程において中間層12に対してプラズマ処理を行うものである。中間層12に対してプラズマ処理を行うことにより、層にボイドを生じることなく、結晶性の良好なIII族窒化物半導体からなる積層半導体10を効率良く成長させることができる。
以下、各工程について順次説明する。
[中間層形成工程]
中間層形成工程では、まず基板11を用意する。基板11は、洗浄等の前処理を施してから使用することが望ましい。基板11の前処理としては、例えば、基板11としてシリコンからなる基板11を用いる場合には、よく知られたRCA洗浄方法などの湿式の方法を行いて、表面を水素終端させておく方法を用いることができる。このことにより、成膜プロセスが安定する。また、基板11の前処理は、例えば、スパッタ装置のチャンバ内に基板11を配置し、中間層12を形成する前に基板11の表面11aを逆スパッタする方法によって行ってもよい。具体的には、チャンバ内において、基板11をArやNのプラズマ中に曝す事によって表面を洗浄する前処理を行なうことができる。ArガスやNガスなどのプラズマを基板11の表面11aに作用させることで、基板11の表面11aに付着した有機物や酸化物を除去することができる。この場合、ターゲットにパワーを印加せずに、基板11とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板11に作用する。
そして、基板11に前処理を行なった後に、基板11上にスパッタ法により、III族窒化物からなる中間層12を形成する。III族窒化物からなる中間層12をスパッタ法で形成する場合、一般にIII族金属をターゲットにし、スパッタ装置のチャンバ(第1のチャンバ)内に窒素を含むガス(Nガスなど)を導入し、気相中でIII族金属と窒素とを反応させるリアクティブスパッタ法を用いる。スパッタ法としては、RFスパッタを用いてもよいしDCスパッタを用いてもよいが、リアクティブスパッタ法を用いた場合には、連続的に放電させるDCスパッタでは帯電が激しく、成膜レートのコントロールが困難である。このため、RFスパッタを用いることや、パルス的にバイアスを与えるパルスDCスパッタを用いることが望ましい。また、RFスパッタを用いた場合には、帯電を回避するために、マグネットの位置をターゲット内で移動させることが望ましい。具体的なマグネットの移動は、装置により選択することができ、揺動させたり、回転運動させたりすることができる。
また、スパッタ法によって中間層12を形成する際には、高エネルギーの反応種を基板に供給することが望ましい。このため、第1のチャンバ内におけるプラズマ中に基板が位置されるとともに、ターゲットと基板とが対面するように基板が位置されることが望ましい。また、基板とターゲットとの距離は10mm〜100mmの範囲とすることが望ましい。また、第1のチャンバ内には、不純物がないことが望ましいため、第1のチャンバ内の到達真空度は1.0×10−3Pa以下であることが望ましい。
スパッタ装置のチャンバ(第1のチャンバ)内の雰囲気には、窒素(N)ガスが含まれる。窒素ガスは、チャンバ内でプラズマ化されて分解し、結晶成長の原料となる。なお、本発明においては、窒素ガスに代えて、アンモニアや窒素化合物など、活性ガスとして用いることができる窒化物原料ガスを何ら制限されることなく用いることができる。
また、第1のチャンバ内の雰囲気ガスは、ターゲットを効率よくスパッタするために、窒素ガス以外の残部を、アルゴン(Ar)などの重くて反応性の低い不活性ガスとする。窒素と不活性ガスの流量に対する窒素流量の比は、窒素が20%〜98%であることが望ましい。窒素が20%より少ない流量比ではスパッタ金属が金属のまま付着するし、98%を超えるとスパッタ速度が低下する。なお、残部の不活性ガスには水素ガス(H)などのガスが含まれていても良い。
成膜速度は、0.01nm/s〜10nm/sの範囲とすることが好ましい。成膜速度が0.01nm/s未満だと、成膜プロセスが長時間となってしまい、工業生産的に無駄が大きくなる。また、成膜速度が10nm/sを超えると、形成された膜が結晶体とならずに非晶質となり、良好な膜を得ることが困難となる。
中間層12の形成時の基板温度は、室温〜800℃とすることができ、300〜800℃であることが望ましい。基板11の温度が上記下限未満だと、基板11上でのマイグレーションが抑制され、結晶性の良い中間層12を成膜できない場合がある。また、基板11の温度が上記上限を超えると、中間層12の結晶が分解する虞がある。
結晶成長時のマイグレーションを活発にするために、基板側にかかるバイアス、およびターゲット側にかかるパワーは大きいほうが良い。例えば、成膜時の基板にかけるバイアスを1.5W/cm以上とすることが好ましい。また、成膜時にターゲットに印加するパワーを1.5W/cm〜5kW/cmの範囲とすることが好ましい。ターゲットに印加するパワーを上記範囲とすることで、大きなパワーの反応種を生成でき、この反応種を高い運動エネルギーで基板へ供給できる。このことにより、基板上におけるマイグレーションが活発になる。
チャンバ内の圧力は、0.3Pa以上とすることが好ましい。チャンバ内の圧力を0.3Pa未満とすると、窒素の存在量が小さくなり過ぎ、スパッタされた金属が窒化物とならない状態で基板上に付着する虞がある。また、チャンバ内の圧力の上限は特に限定されないが、プラズマを発生させることができる程度の圧力に抑制することが必要である。
III族窒化物からなる中間層12をスパッタ法で形成する場合、形成されるIII族窒化物の組成は、第1のチャンバに備えられるターゲットを構成するIII族金属の組成を、所望の値に調整することによりコントロールすることができる。例えば、AlN層を形成する場合にはターゲットとしてAl金属を用いればよく、AlGaN層を形成する場合にはターゲットとしてAlGa合金を用いればよい。
なお、n型半導体層14、発光層15、p型半導体層16の各層をスパッタ法で形成する場合には、ターゲットを各層毎に変更する必要がある。従って、形成する層の種類に対応した数だけ、ターゲットの配置されたチャンバを有するスパッタ装置を用意しておき、層毎にスパッタ装置を変えて形成すればよい。
中間層12の形成後、積層半導体10を更に形成するためには、AlまたはAlGa合金からなるターゲットが備えられた第1のチャンバから、別のIII族金属からなるターゲットが備えられた別のチャンバに、中間層12形成後の基板11を移動させる必要がある。この移動の際には、基板11を第1のチャンバから取り出す必要がある。取り出す際には、基板11をそのまま大気中に暴露させてもよく、不活性ガスを充填した移動式の容器に基板11を移し、基板11が大気と触れないようにしてもよいが、本実施形態では後述するように前処理工程を行うため、基板11をそのまま大気中に暴露させればよい。
[前処理工程]
次に、前処理工程では、中間層12の表面に対してプラズマ処理を行う。プラズマ処理としては例えば、窒素、アルゴン等、活性なプラズマ種を発生するガスを含むプラズマ中で中間層12の表面を暴露させることが好ましい。中でも、窒素ガスを含むプラズマに暴露させることが特に好適である。また、本実施形態の前処理工程におけるプラズマ処理は、逆スパッタとすることが好適である。
本実施形態の前処理工程では、基板11とチャンバとの間に電圧を印加することにより、プラズマ粒子が効率的に中間層12に作用する。
中間層12にプラズマ処理を行うための前処理ガスは、一種類のみの成分からなるガスで構成しても良いし、また、数種類の成分のガスを混合した構成のものを用いても良い。具体的には、窒素、アルゴンまたは窒素とアルゴンの混合ガスのいずれかを含有する前処理ガスを用いることが好ましく、窒素を含有する前処理ガスを用いることがより好ましい。中でも、窒素等の原料ガスの分圧が、1×10−2〜10Paの範囲であることが好ましく、0.1〜5Paの範囲であることが更に好ましい。原料ガスの分圧が高すぎると、プラズマ粒子の持つエネルギーが低下し、中間層12の前処理効果が低下する。また、上記分圧が低すぎると、プラズマ粒子の持つエネルギーが高すぎ、中間層12にダメージを与えてしまうことがある。
プラズマ処理による前処理を行う時間は、30秒から7200秒(2時間)の範囲が好ましく、30秒から3600秒(1時間)の範囲であることがより好ましい。処理時間が上記範囲よりも短いと、プラズマ処理による効果が得られないことは言うまでもないが、上記範囲より長い場合も特段に特性が良くなるということはなく、かえって稼働率を低下させる虞がある。プラズマ処理による前処理を行なう時間は、更に好ましくは60秒(1分)から1800秒(30分)の範囲である。
プラズマ処理を行う際の温度としては、25〜1000℃の範囲であることが好ましい。処理温度が低すぎると、プラズマ処理を行ったとしても効果が充分に発揮されず、また、処理温度が高すぎると、基板表面にダメージを残すことがあり、さらに好ましくは、400℃〜900℃の範囲である。
本実施形態の前処理工程において、プラズマ処理で用いるチャンバ(第2のチャンバ)は、後述のスパッタ工程において下地層14aを成膜する際に用いるチャンバと同じものを用いても良いし、別のチャンバを用いても良い。前処理工程で用いるチャンバ、及びスパッタ工程で用いるチャンバを共通の構成とすれば、製造設備をコストダウンすることができる点で好適であり、また、下地層14aの成膜に用いる条件で、プラズマ処理として逆スパッタを行なう場合、スパッタ条件の変更に要する時間をロスすることが無いので、稼働率が向上する。
また、前処理時において、前処理ガスの導入前の第2のチャンバ内の到達真空度は、1.0×10−4Pa以下が好ましい。これにより、第2のチャンバ内の残存酸素分圧が5.0×10−5Pa以下、好ましくは2.0×10−6Pa以下となり、中間層12の上面における酸化物の生成を防止できる。
本実施形態の前処理工程では、プラズマ処理に用いるプラズマをRF放電によって発生させることが好ましい。プラズマをRF放電によって発生させることにより、絶縁体からなる基板に対しても、プラズマ処理によって前処理を施すことが可能となる。また、基板には、50mm径の基板1枚当たり1〜200W、好ましくは10W〜100Wのバイアスを印加することが好ましい。これにより、中間層に対する前処理を効率良く行うことができる。なお、中間層12に施す前処理は、湿式の方法を併せて採用することもできる。
本実施形態では、前処理工程において中間層12に対してプラズマ処理を行なった後、後述するスパッタ工程においてIII族窒化物からなる下地層14aを積層し、該中間層12上に下地層14aが備えられたn型半導体層14を形成することにより、後述の実施例に示すように、中間層表面にダメージ層を生じることによる下地層のボイドを生じることがなく、また、III族窒化物半導体の結晶性が向上し、発光素子の発光特性が高まる。
中間層12に対してプラズマ処理を行なうことにより、上述の効果が得られるメカニズムは明らかでは無いが、考えられる一例として、大気に曝されるなどして中間層12表面に発生したコンタミ等や変質層やダメージ層などが逆スパッタによって除去されることにより、本来の特性を有する中間層12の表面が露出されることが挙げられる。
[積層半導体形成工程]
次に、積層半導体形成工程では、下地層14aを含むn型半導体層14、発光層15及びp型半導体層16を順次積層する。n型半導体層14、発光層15及びp型半導体層16を形成するには、MOCVD法、MBE法スパッタ法などの手法を用いることができるが、n型半導体層14の下地層14aを形成する場合にはスパッタ法を用いることが好ましい。以下、下地層14aの形成工程について説明する。
<下地層14aの形成工程>
下地層14aの形成工程では、スパッタ法を用いて中間層12上に下地層14aを成膜する。具体的には、例えば、金属原料とV族元素を含んだガスとをプラズマで活性化して反応させることにより、下地層14aを成膜する。
また、スパッタ法では、磁場内にプラズマを閉じ込めることによってプラズマ密度を高くし、効率を向上させる技術が一般的に用いられており、マグネットの位置を移動させることにより、スパッタされるターゲットの面内での均一化が可能となる。具体的なマグネットの運動方法は、スパッタ装置によって適宜選択することができ、例えば、マグネットを揺動させたり、又は回転運動させたりすることができる。
図5に示す例のRFスパッタ装置40では、金属ターゲット47の下方にマグネット42が配され、該マグネット42が図示略の駆動装置によって金属ターゲット47の下方で揺動する。チャンバ41には窒素ガス、及びアルゴンガスが供給され、ヒータ44に取り付けられた基板11上に形成された中間層12上に、下地層が成膜される。
また、スパッタ法を用いて下地層14aを成膜する場合の重要なパラメータとしては、基板温度、炉内の圧力、窒素分圧が挙げられる。
スパッタ法を用いて下地層14aを成膜する際の炉内の圧力は、0.3Pa以上であることが好ましい。この炉内の圧力が0.3Pa未満だと、窒素の存在量が小さく、スパッタされた金属が窒化物とならずに基板11に付着する虞がある。この炉内の圧力の上限は特に限定されないが、プラズマを発生させることができる程度の圧力に抑制することが必要である。
また、窒素(N)とArとを合わせた流量における窒素の比は、20%以上80%以下であることが好ましい。窒素の流量比が20%未満だと、スパッタ金属が窒化物とならず、金属のまま基板11に付着する虞がある。窒素の流量比が80%を超えると、Arの量が相対的に少なくなり、スパッタレートが低下してしまう。窒素(N)とArとを合わせた流量における窒素の比は、特に好ましくは、50%以上80%以下の範囲である。
また、下地層14aを成膜する際の成膜レートは、0.01nm/s〜10nm/sの範囲とすることが好ましい。成膜レートが0.01nm/s未満だと、膜が層とならずに島状に成長してしまい、中間層12の表面を覆うことができなくなる虞がある。成膜レートが10nm/sを超えると、膜が結晶体とならずに非晶質となってしまう。
なお、下地層14aをスパッタ法で成膜する際、V族原料をリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが好ましい。
一般に、スパッタ法においては、ターゲット材料の純度が高い程、成膜後の薄膜の結晶性等の膜質が良好となる。下地層14aをスパッタ法によって成膜する場合、原料となるターゲット材料としてIII族窒化物半導体を用い、Arガス等の不活性ガスのプラズマによるスパッタを行なうことも可能であるが、リアクティブスパッタ法においてターゲット材料に用いるIII族金属単体並びにその混合物は、III族窒化物半導体と比較して高純度化が可能である。このため、リアクティブスパッタ法では、成膜される下地層14aの結晶性をより向上させることが可能となる。
下地層14aを成膜する際の基板11の温度は、300〜800℃の範囲とすることが好ましく、400〜800℃の範囲とすることがより好ましい。基板11の温度が上記下限未満だと、下地層14aが中間層12全面を覆うことができず、中間層12表面が露出する虞がある。
スパッタ法を用いて金属原料をプラズマ化し、中間層として混晶を成膜する際には、ターゲットとなる金属を予め金属材料の混合物(必ずしも、合金を形成していなくても構わない)として作製する方法もあるし、異なる材料からなる2つのターゲットを用意して同時にスパッタする方法としても良い。例えば、一定の組成の膜を成膜する場合には混合材料のターゲットを用い、組成の異なる何種類かの膜を成膜する場合には複数のターゲットをチャンバ内に設置すれば良い。
本実施形態で用いる窒素原料としては、一般に知られている窒素化合物を何ら制限されることなく用いることができるが、アンモニアや窒素(N)は取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、窒素(N)を原料として用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度は得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアよりは低いものの工業生産的に利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを考えると、最も好適な窒素源である。
また、成膜材料源が、大きな面積の発生源から生じる構成とし、且つ、材料の発生位置を移動させることにより、基板を移動させずに基板全面に成膜する方法としても良い。このような方法としては、上述したように、マグネットを揺動させたり又は回転運動させたりすることにより、カソードのマグネットの位置をターゲット内で移動させつつ成膜する、RFスパッタ法が挙げられる。また、このようなRFスパッタ法で成膜を行なう場合、基板側とカソード側の両方を移動させる方法としても良い。さらに、材料の発生源であるカソードを基板近傍に配することにより、発生するプラズマを基板に対してビーム状に供給するのではなく、基板を包み込むように供給するような構成とすれば、基板表面及び側面の同時成膜が可能となる。
なお、プラズマを発生させる方法としては、本実施形態のような特定の真空度で高電圧をかけて放電するスパッタ法の他、高いエネルギー密度のレーザを照射してプラズマを発生させるパルスレーザーデポジション(PLD)法、電子線を照射させることでプラズマを発生させるパルス電子線堆積(PED)法等、幾つかの方法があるが、この中でも、スパッタ法が最も簡便で量産にも適しているため、好適な方法と言える。なお、DCスパッタを用いる場合、ターゲット表面のチャージアップを招き、成膜速度が安定しない可能性があるので、パルスDCとするか、上述のようなRFスパッタ法とすることが望ましい。
<その他の工程>
下地層14aの形成後、n型コンタクト層14b及びn型クラッド層14cを積層してn型半導体層14を形成する。n型コンタクト層14b及びn型クラッド層14cは、スパッタ法で形成してもよく、MOCVD法で形成してもよい。
プラズマ処理後の中間層12上に、下地層14aからn型クラッド層14cを順次積層することで、n型クラッド層14cの上面が、表面粗さが比較的小さな面となる。これにより、発光層15を安定してエピタキシャル成長させることができ、発光特性に優れた発光層15の形成が可能になる。
発光層15の形成は、スパッタ法、MOCVD法のいずれの方法でもよいが、特にMOCVD法が好ましい。具体的には、窒化ガリウム系化合物半導体からなる障壁層15aと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層15bとが交互に繰り返して積層し、且つ、n型半導体層14側及びp型半導体層16側に障壁層15aが配される順で積層すればよい。
また、p型半導体層16の形成は、スパッタ法、MOCVD法のいずれの方法でもよい。具体的には、p型クラッド層16aと、p型コンタクト層16bとを順次積層すればよい。
その後、p型半導体層16上に透光性正極17を積層し、積層半導体10の一部をエッチングしてn型コンタクト層14bの一部を露出させ、露出させた部分に負極ボンディングパッド19を形成し、透光性正極17の上には正極ボンディングパッド18を形成する。
このようにして、図1、図2に示す発光素子1が製造される。
以上説明したように、上記のIII族窒化物半導体発光素子1の製造方法によれば、基板11上に製膜した中間層12に対してプラズマ処理する前処理工程を備え、該前処理工程に次いで、中間層12上に下地層14aをスパッタ法によって成膜する工程が備えられた構成とすることにより、基板11表面に均一性の高い稠密性と結晶構造を有する下地層14aが成膜される。従って、基板11上に結晶性の良好なIII族窒化物半導体を効率良く成長させることができ、生産性に優れるとともに、優れた発光特性を備えたIII族窒化物半導体発光素子1を得ることができる。
上述したように、中間層12に逆スパッタを施すことにより、上述の効果が得られるメカニズムは明らかでは無いが、考えられる一例として、中間層12表面に付着したコンタミ等がプラズマガスに曝され、化学反応で除去されることにより、中間層12と下地層14aの界面が清浄化され、結晶成長が生じない領域がなくなることが挙げられる。
なお、本実施形態で説明する中間層並びに下地層の構成は、III族窒化物半導体発光素子に限定されるものでは無く、例えば格子定数が近い材料同士を用いて成膜等を行なう際に、高温下において原料ガスと基板とが反応する虞がある場合、何ら制限されること無く適用することが可能である。
『ランプ』
以上説明したような、本発明に係るIII族窒化物半導体発光素子1と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子1と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
例えば、図4に示す例のように、同一面電極型のIII族窒化物半導体発光素子1を砲弾型に実装する場合には、2本のフレームの内の一方(図4ではフレーム21)に発光素子1を接着し、また、発光素子1の負極(図3に示す符号19参照)をワイヤー24でフレーム22に接合し、発光素子1の正極ボンディングパッド(図3に示す符号18参照)をワイヤー23でフレーム21に接合する。そして、透明な樹脂からなるモールド25で発光素子1の周辺を封止することにより、図4に示すような砲弾型のランプ2を作成することができる。
また、本発明に係るIII族窒化物半導体は、上述の発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、HBTやHEMT等の電子デバイスなどに用いることができる。
次に、本発明のIII族窒化物半導体発光素子の製造方法、及びIII族窒化物半導体発光素子を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
[実施例1]
実施例1では、図3に示す積層構造を形成しつつ、下地層14aの表面観察、下地層14aのX線ロッキングカーブ測定、及び下地層14aと中間層の断面TEM写真の撮影を行った。以下、詳細に説明する。
本例では、サファイアからなる基板11のc面上に、中間層12としてRFスパッタ法を用いてAlNからなる柱状結晶の集合体を形成し、その上に、下地層14aとして、同様にスパッタ法を用いてGaNからなる層を形成した。
まず、片面のみをエピタキシャル成長に使用できる程度に鏡面研磨したサファイアからなる基板11を、特に湿式等の前処理を行わずにスパッタ装置(第1のチャンバ)の中へ導入した。ここで、スパッタ装置としては、高周波式の電源を有し、また、ターゲット内でマグネットの位置を動かすことができる機構を有した装置を使用した。
そして、スパッタ装置内で基板11を500℃まで加熱し、窒素ガスのみを30sccmの流量で導入した後、チャンバ内の圧力を1.0Paに保持し、基板11側に50Wの高周波バイアスを印加し、基板11を窒素プラズマに曝した(逆スパッタ)。この際の基板11の温度は500℃とし、処理時間は200秒とした。
次いで、基板11の温度を500℃に保持したまま、スパッタ装置内にアルゴンおよび窒素ガスを導入した。そして、2000Wの高周波パワーを金属Alターゲット側に印加し、炉内の圧力を0.5Paに保ち、Arガスを5sccm、窒素ガスを15sccm流通させた条件下(ガス全体における窒素の比は75%)で、サファイアからなる基板11上にAlNからなる中間層12を成膜した。成長レートは0.12nm/sであった。
ターゲット内のマグネットは、基板11の逆スパッタ時、及び中間層12の成膜時の何れにおいても揺動させた。
50nmのAlN(中間層12)を成膜後、プラズマ動作を停止し、基板11の温度を低下させた。
次いで、中間層12が成膜された基板11をスパッタ装置(第1のチャンバ)から取り出し、別のスパッタ装置(第2のチャンバ)に導入した。
まず、中間層12を形成した基板11を、特に湿式等の前処理を行わずにスパッタ装置の中へ導入した。ここで、スパッタ装置としては、高周波式の電源を有し、また、ターゲット内でマグネットの位置を動かすことができる機構を有した装置を使用した。
そして、スパッタ装置(第2のチャンバ)内の到達真空度が1.5×10−5Paになるまで減圧し、基板11を700℃まで加熱し、窒素ガスのみを42sccmの流量で導入した後、チャンバ内の圧力を0.2Paに保持した。この状態で基板11側に50Wの高周波バイアスを印加し、基板11を700℃に保ったまま窒素プラズマに曝した(逆スパッタ)。この際の処理時間は300秒(5分間)とした。
次いで、基板11の温度を800℃に昇温し、スパッタ装置内にアルゴンおよび窒素ガスを導入した。そして、2000Wの高周波パワーを液体状としたGaターゲット側に印加し、炉内の圧力を0.5Paに保ち、Arガスを15sccm、窒素ガスを15sccm流通させた条件下(ガス全体における窒素の比は50%)で、AlNからなる中間層12上にGaNからなる下地層14aを成膜した。成長レートは約1nm/sであった。
ターゲット内のマグネットは、中間層12の逆スパッタ時、及び下地層14aの成膜時の何れにおいても揺動させた。
4μmのGaN(中間層14a)を成膜後、プラズマ動作を停止し、基板11の温度を低下させた。
以上の工程により、サファイアからなる基板11上に、柱状構造を有し、AlNからなる中間層12を形成し、その上に、アンドープで4μmの膜厚のGaN系半導体からなる下地層14aを形成した実施例1の試料を作製した。
取り出した基板は無色透明のミラー状を呈した。光学顕微鏡で表面を観察したところ、下地層14aの表面にはピットなどを生じていなかった。
そして、上記方法で得られたアンドープGaN層(下地層)のX線ロッキングカーブ(XRC)を、4結晶X線測定装置(パナリティカル社製、型番:X‘part)を用いて測定した。この測定は、Cuβ線X線発生源を光源として用い、対称面である(0002)面と非対称面である(10−10)面で行った。一般的に、III族窒化物半導体の場合、(0002)面のXRCスペクトル半値幅は結晶の平坦性(モザイシティ)の指標となり、(10−10)面のXRCスペクトル半値幅は転位密度(ツイスト)の指標となる。この測定の結果、本発明の製造方法で作製したアンドープGaN層は、(0002)面の測定では半値幅50秒、(10−10)面では半値幅270秒を示した。
また、本実施例で作製した試料の中間層12と下地層14aと同じ条件で0.8μm程度の薄膜を成長した場合の界面付近を断面TEMにて観察した結果を図6に示す。界面近くには、ダメージ層を生じておらず、その結果として下地層には空隙(ボイド)のようなものが発生せず、稠密な結晶層が形成されていることが判明した。
更に、下地層14aの上面をAFM(原子間力顕微鏡)によって走査した結果を図7に示す。図7に示すように、下地層14aの上面は極めて平坦な面であった。また、平均表面粗さ(Ra)は1.5nmであった。
[実施例2]
本例では、実施例1と同様の条件で成膜した6μmのアンドープGaN結晶(下地層14a)上に、Siをドーパントとしたn型コンタクト層14bを成膜し、さらに各半導体層を積層することにより、最終的に、図3に示すようなIII族窒化物半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハ(積層半導体10)を作製した。
このエピタキシャルウェーハは、c面を有するサファイアからなる基板11上に、実施例1と同じ成長方法により、柱状構造を有するAlNからなる中間層12を成膜した後、基板11側から順に、6μmのアンドープGaNからなる下地層14a、1×1019cm−3の電子濃度を持つ2μmのSiドープGaNからなるn型コンタクト層14b、1×1018cm−3の電子濃度を持つ20nmのIn0.1Ga0.9N型クラッド層(n型クラッド層14c)、GaN障壁層に始まりGaN障壁層に終わる積層構造であって、層厚を16nmとしたGaNからなる6層の障壁層15aと、層厚を3nmとしたノンドープのIn0.2Ga0.8Nからなる5層の井戸層15bとが交互に積層されてなる発光層(多重量子井戸構造)15、5nmのMgをドープしたAl0.1Ga0.9Nからなるp型クラッド層16a、及び膜厚200nmのMgドープAl0.02Ga0.98Nからなるp型コンタクト層16bとを具備したp型半導体層16を積層した構造を有する。
上記の半導体発光素子構造のエピタキシャル層を有するウェーハの作製において、サファイアからなる基板11上に柱状構造を有するAlNからなる中間層12、GaNよりなる下地層14aを形成するまでの工程は、実施例1と同じ手順を用いた。その後の半導体積層構造の積層は、一般的なMOCVD装置を用いて行った。
以上のような手順により、半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。ここで、MgドープAl0.02Ga0.98Nからなるp型コンタクト層16bは、p型キャリアを活性化するためのアニール処理を行わなくてもp型特性を示した。
次いで、上述のようなサファイアからなる基板11上にエピタキシャル層構造が積層されたエピタキシャルウェーハ(図3の積層半導体10参照)を用いて、半導体発光素子の一種である発光ダイオードを作製した(図1及び2の発光素子1を参照)。
まず、作製したウェーハについて、公知のフォトリソグラフィーによってMgドープAl0.02Ga0.98Nからなるp型コンタクト層16bの表面上に、ITOからなる透光性正極17と、その上に表面側から順にチタン、アルミニウム、金を積層した構造を有する正極ボンディングパッド18を形成した。また、ウェーハの一部にドライエッチングを施し、n型コンタクト層14b上の露出領域14dを露出させ、この部分にNi、Al、Ti、Auの4層よりなる負極19を作製した。これらの工程により、ウェーハ上に、図1及び2に示すような形状を持つ各電極を作製した。
上述のようにしてp型半導体層及びn型半導体層の両方に電極を形成したウェーハを、基板11の裏側を研削及び研磨してミラー状の面として350μm角の正方形のチップに切断し、各電極が上になるようにリードフレーム上に載置し、金線でリードフレームに結線することにより、半導体発光素子とした。この半導体発光素子(発光ダイオード)の正極ボンディングパッド18及び負極19の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.0Vであった。また、p側の透光性正極17を通して発光状態を観察したところ、発光波長は470nmであり、発光出力は15mWを示した。このような発光ダイオードの発光特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
[比較例1]
本例では、サファイアからなる基板のc面上に、AlNからなる中間層を形成した後、逆スパッタによる前処理工程を行なわずに、その上に、スパッタ法を用いてGaNからなる下地層14aを形成した点を除き、実施例2と同様にして半導体発光素子を作製した。
比較例1で作製したウエーハは、光学顕微鏡で観察すると表面に微小なピットを生じていた。
また、比較例1の半導体発光素子は、電流20mAにおける順方向電圧が2.5V、発光波長が470nmであったが、発光出力は1mWであり、実施例2の半導体発光素子に比べて発光出力が劣っていた。これは、表面に生じた微小なピットによるものと思われる。
更に、比較例1の方法で成長させたGaNからなる下地層14aのX線ロッキングカーブ(XRC)を測定したところ、(0002)面の測定においては半値幅300秒、(10−10)面においては半値幅700秒を示し、結晶性が劣っていることが明らかとなった。
また、本比較例で作製した試料の中間層と下地層と同じ条件で0.8μm程度の薄膜を成長した場合の界面付近を断面TEMにて観察した結果を図8に示す。界面近くには、ダメージ層が発生しており、その影響で稠密な結晶層が形成されなかった。
更に、比較例1の下地層14aの上面をAFM(原子間力顕微鏡)によって走査した結果を図9に示す。図9に示すように、下地層14aの上面が粗面であることが一見して明らかとなった。また、平均表面粗さ(Ra)は11.0nmであり、実施例1の下地層のRaの7.3倍であった。
図1は、本発明に係るIII族窒化物半導体発光素子の一例を示す断面模式図である。 図2は、本発明に係るIII族窒化物半導体発光素子の一例を示す平面模式図である。 図3は、本発明に係るIII族窒化物半導体発光素子を構成する積層半導体を示す断面模式図である。 図4は、本発明に係るIII族窒化物半導体発光素子を備えたランプの断面模式図である。 図5は、本発明に係るIII族窒化物半導体発光素子の製造方法において使用されるスパッタ装置の構成を示す概略図である。 図6は、実施例1において製造した試料の断面TEM像である。 図7は、実施例1において製造した試料の下地層表面のAFM像である。 図8は、比較例1において製造した試料の断面TEM像である。 図9は、比較例1において製造した試料の下地層表面のAFM像である。
符号の説明
1…発光素子(III族窒化物半導体発光素子)、10…積層半導体、11…基板、11a…表面、12…中間層、14…n型半導体層、14a…下地層、15…発光層、16…p型半導体層、17…透光性正極、2…ランプ

Claims (24)

  1. 基板上に、III族窒化物からなる中間層をスパッタ法により形成する中間層形成工程と、
    前記中間層上に下地層をスパッタ法により形成し、前記下地層上にn型コンタクト層、n型クラッド層、発光層及びp型半導体層を順次積層する積層半導体形成工程とを具備してなり、
    前記中間層形成工程と前記積層半導体形成工程との間に、窒素を含む前処理ガスのプラズマ中で前記中間層の表面を暴露させる前処理工程が備えられ、前記前処理ガス中の窒素の分圧が1×10 −2 Pa以上10Pa以下の範囲であることを特徴とするIII族窒化物半導体発光素子の製造方法。
  2. 前記中間層形成工程が第1のチャンバ内で行われた後、前記下地層が形成された前記基板を大気中を経由して第2のチャンバに移し替え、前記下地層を形成することを特徴とする請求項1に記載のIII族窒化物半導体発光素子の製造方法。
  3. 前記第2チャンバ内の残存酸素分圧が2.0×10−6Pa以下であることを特徴とする請求項2に記載のIII族窒化物半導体発光素子の製造方法。
  4. 前記前処理工程は、処理時間を30秒〜7200秒の範囲として行なわれることを特徴とする請求項3に記載のIII族窒化物半導体発光素子の製造方法。
  5. 前記前処理工程は、処理時間を60秒〜1800秒の範囲として行なわれることを特徴とする請求項3に記載のIII族窒化物半導体発光素子の製造方法。
  6. 前記前処理工程は、前記基板の温度を25℃〜1000℃の範囲として行なわれることを特徴とする請求項3乃至請求項5の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
  7. 前記前処理工程は、前記基板の温度を400〜900℃の範囲として行なわれることを特徴とする請求項3乃至請求項5の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
  8. 前記前処理工程及び前記下地層の形成工程を同一のチャンバ内で行うことを特徴とする請求項1乃至請求項7の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
  9. 前記前処理工程におけるプラズマ処理が逆スパッタ処理であることを特徴とする請求項1乃至請求項8の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
  10. 前記前処理工程が、高周波を用いた電源によってプラズマを発生させることにより逆スパッタを行なう工程であることを特徴とする請求項9に記載のIII族窒化物半導体発光素子の製造方法。
  11. 前記前処理工程が、高周波を用いた電源によって窒素プラズマを発生させることにより、逆スパッタを行なう工程であることを特徴とする請求項9に記載のIII族窒化物半導体発光素子の製造方法。
  12. 前記前処理工程において、50mm径の基板1枚当たりに1〜200Wのバイアスを印加することを特徴とする請求項9乃至請求項11の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
  13. 前記中間層を、柱状結晶として形成することを特徴とする請求項1乃至請求項12の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
  14. 前記中間層を、前記基板表面の少なくとも90%を覆うように形成することを特徴とする請求項1乃至請求項13の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
  15. 前記中間層を構成する前記柱状結晶のグレインの幅の平均値が1〜100nmの範囲であることを特徴とする請求項13または請求項14に記載のIII族窒化物半導体発光素子の製造方法。
  16. 前記中間層を構成する前記柱状結晶のグレインの幅の平均値が1〜70nmの範囲であることを特徴とする請求項13または請求項14に記載のIII族窒化物半導体発光素子の製造方法。
  17. 前記中間層の膜厚が、10〜500nmの範囲とされていることを特徴とする請求項1乃至請求項16の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
  18. 前記中間層の膜厚が、20〜100nmの範囲とされていることを特徴とする請求項1乃至請求項16の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
  19. 前記中間層が、Alを含む組成からなることを特徴とする請求項1乃至請求項18の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
  20. 前記中間層が、AlNからなることを特徴とする請求項19に記載のIII族窒化物半導体発光素子の製造方法。
  21. 前記下地層が、GaN系化合物半導体からなることを特徴とする請求項1乃至請求項19の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
  22. 前記下地層が、AlGaNからなることを特徴とする請求項21に記載のIII族窒化物半導体発光素子の製造方法。
  23. 請求項1乃至請求項22の何れか1項に記載のIII族窒化物半導体発光素子の製造方法によって製造されたことを特徴とするIII族窒化物半導体発光素子。
  24. 請求項23に記載のIII族窒化物半導体発光素子が備えられてなることを特徴とするランプ。
JP2007040691A 2007-02-21 2007-02-21 Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ Expired - Fee Related JP4191227B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007040691A JP4191227B2 (ja) 2007-02-21 2007-02-21 Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ
PCT/JP2008/052023 WO2008102646A1 (ja) 2007-02-21 2008-02-07 Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ
US12/439,937 US8198179B2 (en) 2007-02-21 2008-02-07 Method for producing group III nitride semiconductor light-emitting device
TW097105419A TWI375335B (en) 2007-02-21 2008-02-15 Method for producing group iii nitride semiconductor light emitting device, group iii nitride semiconductor light emitting device, and lamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007040691A JP4191227B2 (ja) 2007-02-21 2007-02-21 Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008145898A Division JP2008294449A (ja) 2008-06-03 2008-06-03 Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ

Publications (2)

Publication Number Publication Date
JP2008205267A JP2008205267A (ja) 2008-09-04
JP4191227B2 true JP4191227B2 (ja) 2008-12-03

Family

ID=39709924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007040691A Expired - Fee Related JP4191227B2 (ja) 2007-02-21 2007-02-21 Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ

Country Status (4)

Country Link
US (1) US8198179B2 (ja)
JP (1) JP4191227B2 (ja)
TW (1) TWI375335B (ja)
WO (1) WO2008102646A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110045056A (ko) * 2008-09-16 2011-05-03 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
WO2010038740A1 (ja) * 2008-10-03 2010-04-08 昭和電工株式会社 半導体発光素子の製造方法
JP2010157609A (ja) * 2008-12-26 2010-07-15 Showa Denko Kk 半導体発光素子の製造方法
JP2010092934A (ja) * 2008-10-03 2010-04-22 Showa Denko Kk 半導体発光素子の製造方法
JP2010123920A (ja) * 2008-10-20 2010-06-03 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
EP2472604B1 (en) * 2009-08-26 2020-09-09 Seoul Viosys Co., Ltd Method for manufacturing a light-emitting device
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP5310604B2 (ja) * 2010-03-05 2013-10-09 豊田合成株式会社 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2011071546A (ja) * 2010-12-10 2011-04-07 Showa Denko Kk 化合物半導体ウェーハの製造方法
JP5576507B2 (ja) * 2010-12-27 2014-08-20 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
US9574287B2 (en) * 2013-09-26 2017-02-21 Globalfoundries Inc. Gallium nitride material and device deposition on graphene terminated wafer and method of forming the same
TWI564410B (zh) * 2014-04-25 2017-01-01 明志科技大學 氮化鋁薄膜的物理氣相沉積
JP6740623B2 (ja) * 2015-04-24 2020-08-19 東ソー株式会社 窒化ガリウム系膜ならびにその製造方法
US10784173B2 (en) * 2017-04-24 2020-09-22 United States Of America As Represented By The Secretary Of The Air Force Proton radiation as a tool for selective degradation and physics based device model test and calibration
TWI825187B (zh) * 2018-10-09 2023-12-11 日商東京威力科創股份有限公司 氮化物半導體膜之形成方法
CN110643934A (zh) * 2019-09-20 2020-01-03 深圳市晶相技术有限公司 一种半导体设备
DE102020121750B3 (de) * 2020-08-19 2022-01-27 Otto-von-Guericke-Universität Magdeburg, Körperschaft des öffentlichen Rechts Verfahren zum Wachsen einer Halbleiteranordnung und Halbleiteranordnung

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039819A (ja) 1983-08-12 1985-03-01 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の作製方法
JPS60173829A (ja) 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JPH05347456A (ja) * 1992-06-12 1993-12-27 Canon Inc 結晶改善された化合物半導体デバイスの製造方法
EP0564915B1 (en) 1992-03-26 2001-10-04 Canon Kabushiki Kaisha Methods for growing compound semiconductor layers
JP3773282B2 (ja) 1995-03-27 2006-05-10 豊田合成株式会社 窒化ガリウム系化合物半導体の電極形成方法
JPH0936427A (ja) 1995-07-18 1997-02-07 Showa Denko Kk 半導体装置及びその製造方法
US5650361A (en) * 1995-11-21 1997-07-22 The Aerospace Corporation Low temperature photolytic deposition of aluminum nitride thin films
WO1997026680A1 (fr) 1996-01-19 1997-07-24 Matsushita Electric Industrial Co., Ltd. Dispositif emetteur de lumiere a semi-conducteur a base de composes de nitrure de gallium et procede de fabrication d'un semi-conducteur a base de composes de nitrure de gallium
JP3361285B2 (ja) * 1996-01-19 2003-01-07 松下電器産業株式会社 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JPH09205254A (ja) * 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置の製造方法および半導体製造装置並びに半導体レーザの製造方法
JPH09260289A (ja) 1996-03-19 1997-10-03 Nippon Steel Corp 化合物半導体単結晶の成長方法
US6541797B1 (en) 1997-12-04 2003-04-01 Showa Denko K. K. Group-III nitride semiconductor light-emitting device
JP3890726B2 (ja) * 1998-02-24 2007-03-07 富士電機ホールディングス株式会社 Iii族窒化物半導体の製造方法
JPH11274535A (ja) 1998-03-26 1999-10-08 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置の製造装置
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Iii族窒化物系化合物半導体素子
JP3567790B2 (ja) 1999-03-31 2004-09-22 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Iii族窒化物系化合物半導体素子の製造方法
JP2000286448A (ja) 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
US6713789B1 (en) 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP4613373B2 (ja) * 1999-07-19 2011-01-19 ソニー株式会社 Iii族ナイトライド化合物半導体薄膜の形成方法および半導体素子の製造方法
JP2001085737A (ja) 1999-09-10 2001-03-30 Sharp Corp 窒化物半導体発光素子
JP3577463B2 (ja) 2001-02-20 2004-10-13 昭和電工株式会社 Iii族窒化物半導体発光ダイオード
JP2003048799A (ja) 2001-08-01 2003-02-21 Ngk Insulators Ltd Iii族窒化物膜の製造方法
JP2003347580A (ja) * 2002-05-28 2003-12-05 Tokyo Gas Co Ltd ダイヤモンド紫外線発光素子
JP2004179457A (ja) * 2002-11-28 2004-06-24 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
US20050122828A1 (en) * 2003-09-29 2005-06-09 Matsushita Electric Industrial Co., Ltd. Magnetic switching device and memory using the same
US7935955B2 (en) 2004-01-26 2011-05-03 Showa Denko K.K. Group III nitride semiconductor multilayer structure
JP2005244202A (ja) * 2004-01-26 2005-09-08 Showa Denko Kk Iii族窒化物半導体積層物
JP2005259820A (ja) 2004-03-09 2005-09-22 Sharp Corp Iii−v族化合物半導体発光素子とその製造方法
JP4513446B2 (ja) 2004-07-23 2010-07-28 豊田合成株式会社 半導体結晶の結晶成長方法
TWI236167B (en) 2004-08-04 2005-07-11 Formosa Epitaxy Inc Light-emitting layer structure of GaN light emitted diode
JP2006080426A (ja) 2004-09-13 2006-03-23 Sharp Corp 発光ダイオード
US8486845B2 (en) 2005-03-21 2013-07-16 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
JP5010129B2 (ja) * 2005-09-30 2012-08-29 株式会社東芝 発光ダイオード及びその製造方法

Also Published As

Publication number Publication date
US20110001163A1 (en) 2011-01-06
US8198179B2 (en) 2012-06-12
WO2008102646A1 (ja) 2008-08-28
JP2008205267A (ja) 2008-09-04
TWI375335B (en) 2012-10-21
TW200901513A (en) 2009-01-01

Similar Documents

Publication Publication Date Title
JP4191227B2 (ja) Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ
JP5272390B2 (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
JP5246219B2 (ja) Iii族窒化物半導体素子の製造方法及びiii族窒化物半導体発光素子の製造方法
TWI491064B (zh) Iii族氮化物半導體發光元件及該製造方法、以及燈
JP5049659B2 (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
US8669129B2 (en) Method for producing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
EP2200099A1 (en) Group iii nitride semiconductor light-emitting device, method for manufacturing the same, and lamp
JP2009277882A (ja) Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
JP2009123718A (ja) Iii族窒化物化合物半導体素子及びその製造方法、iii族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
KR20090048590A (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자와 램프
JPWO2010032423A1 (ja) Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子並びにランプ、iii族窒化物半導体発光素子ウエーハの発光波長分布のばらつき低減方法
KR20090074092A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP2008047762A (ja) Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
JP2008124060A (ja) Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
JP2011082570A (ja) Iii族窒化物半導体発光素子の製造方法
JP5041883B2 (ja) Iii族窒化物半導体層の製造方法、iii族窒化物半導体発光素子の製造方法
JP2008047763A (ja) Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
JP2009161434A (ja) Iii族窒化物半導体結晶の製造方法及びiii族窒化物半導体結晶
JP2008106316A (ja) Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
JP2008294449A (ja) Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ
JP2008135463A (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
JP5179055B2 (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
JP2009155672A (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体製造装置、iii族窒化物半導体及びiii族窒化物半導体発光素子、並びにランプ
JP2008159954A (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4191227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140926

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140926

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees