Nothing Special   »   [go: up one dir, main page]

JP4097379B2 - Electronic component mounting method and apparatus - Google Patents

Electronic component mounting method and apparatus Download PDF

Info

Publication number
JP4097379B2
JP4097379B2 JP2000020345A JP2000020345A JP4097379B2 JP 4097379 B2 JP4097379 B2 JP 4097379B2 JP 2000020345 A JP2000020345 A JP 2000020345A JP 2000020345 A JP2000020345 A JP 2000020345A JP 4097379 B2 JP4097379 B2 JP 4097379B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
circuit board
chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000020345A
Other languages
Japanese (ja)
Other versions
JP2000286298A (en
Inventor
一人 西田
英信 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000020345A priority Critical patent/JP4097379B2/en
Publication of JP2000286298A publication Critical patent/JP2000286298A/en
Application granted granted Critical
Publication of JP4097379B2 publication Critical patent/JP4097379B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic component mounting method for jointing an electronic component to a board with good productivity and high reliability by means of arranging an anisotropic conduction layer having conducting particles, without the need for a sealing resin process or a bump leveling process. SOLUTION: In a mounting method, bumps 3 and board electrodes 5 are positioned by interposing an anisotropic conduction layer 10, containing conduction particles 10a and inorganic fillers 6f in insulating resin. A chip 1 is pressurized to a board 4 by a head 8 with the welding pressure of not less than 20 gf per bump. Warpage of the chip and the board is corrected and insulating resin is cured, while the bumps are crushed so as to joint the chip and the board.

Description

【０００１】
【発明の属する技術分野】
本発明は、電子回路用プリント基板（本明細書では、代表例として「基板」と称するが、この「基板」にはインタポーザや電子部品が装着される他の部品などの被装着体を意味する。）に電子部品例えばＩＣチップや表面弾性波（ＳＡＷ）デバイスなどを単体（ＩＣチップの場合にはベアＩＣ）状態で実装する回路基板への電子部品の実装方法及びその装置及び上記実装方法により上記電子部品が上記基板に実装された電子部品ユニットに関するものである。
【０００２】
【従来の技術】
今日、電子回路基板は、あらゆる製品に使用されるようになり、日増しにその性能が向上し、回路基板上で用いられる周波数も高くなっており、インピーダンスが低くなるフリップチップ実装は高周波を使用する電子機器に適した実装方法となっている。また、携帯機器の増加から、回路基板にＩＣチップをパッケージではなく裸のまま搭載するフリップチップ実装が求められている。このために、ＩＣチップそのまま単体で回路基板に搭載したときのＩＣチップや、電子機器及びフラットパネルディスブレイへ実装したＩＣチップには、一定数の不良品が混在している。また、上記フリップチップ以外にもＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等が用いられるようになってきている。
【０００３】
従来の電子機器の回路基板へＩＣチップを接合する方法（従来例１）としては特公平０６−６６３５５号公報等により開示されたものがある。これを図１５に示す。図１５に示すように、バンプ７３を形成したＩＣチップ７１にＡｇペースト７４を転写して回路基板７６の電極７５に接続したのちＡｇペースト７４を硬化し、その後、封止材７８をＩＣチップ７１と回路基板７６の間に流し込む方法が一般的に知られている。
【０００４】
また、液晶ディスプレイにＩＣチップを接合する方法（従来例２）として、図１６に示される特公昭６２−６６５２号公報のように、異方性導電フィルム８０を使用するものであって、絶縁性樹脂８３中に導電性微片８２を加えて構成する異方性導電接着剤層８１をセパレータ８５から剥がして基板や液晶ディスプレイ８４のガラスに塗布し、ＩＣチップ８６を熱圧着することによって、Ａｕバンプ８７の下以外のＩＣチップ８６の下面と基板８４の間に上記異方性導電接着剤層８１が介在している半導体チップの接続構造が、一般に知られている。
【０００５】
従来例３としては、ＵＶ硬化樹脂を基板に塗布し、その上にＩＣチップをマウントし加圧しながら、ＵＶ照射することにより両者の間の樹脂を硬化し、その収縮力により両者間のコンタクトを維持する方法が、知られている。
【０００６】
このように、ＩＣチップを接合するには、フラットパッケージのようなＩＣチップをリードフレーム上にダイボンディングし、ＩＣチップの電極とリードフレームをワイヤボンドしてつなぎ、樹脂成形してパッケージを形成した後に、クリームハンダを回路基板に印刷し、その上にフラットパッケージＩＣを搭載しリフローするという工程を行うことにより、上記接合が行われていた。これらのＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）といわれる工法では、ＩＣをパッケージにする工程が長く、ＩＣ部品の生産に時間を要し、また、回路基板を小型化するのが困難であった。例えばＩＣチップは、フラットパックに封止された状態では、ＩＣチップの約４〜１０倍程度の面積を必要とするため、小型化を妨げる要因となっていた。
【０００７】
これに対し、工程の短縮と小型軽量化の為にＩＣチップを裸の状態でダイレクトに基板に搭載するフリップチップ工法が最近では用いられるようになってきた。このフリップチップ工法は、ＩＣチップへのバンプ形成、バンプレベリング、Ａｇ・Ｐｄペースト転写、実装、検査、封止樹脂による封止、検査とを行うスタッド・バンプ・ボンディング（ＳＢＢ）や、ＩＣチップへのバンプ形成と基板へのＵＶ硬化樹脂塗布とを並行して行い、その後、実装、樹脂のＵＶ硬化、検査を行うＵＶ樹脂接合のような多くの工法が開発されている。
【０００８】
【発明が解決しようとする課題】
ところが、どの工法においてもＩＣチップのバンプと基板の電極を接合するペーストの硬化や封止樹脂の塗布硬化に時間がかかり生産性が悪いという欠点を有していた。また、回路基板として、反り量を管理されたセラミックやガラスを用いる必要が有り、高価となる欠点を有していた。
【０００９】
また、従来例１のような導電性ペーストを接合材に用いる工法においては、その転写量を安定化するために、ＩＣチップのバンプはレベリングして、平坦化してから用いる必要があった。
【００１０】
また、従来例２のような異方性導電接着剤による接合構造においては、回路基板の基材としてガラスを用いるものが開発されているが、ＩＣチップ側電極と基板側電極との間の電気的導通のために導電粒子を両電極間に挟み込む必要があるため、導電性接着剤中の導電粒子を均一に分散することが必要となるが、導電性接着剤中の導電粒子を均一に分散することが困難であり、粒子の分散異常によりショートの原因になったり、導電性接着剤が高価であったり、バンプの高さをそろえる為に、ＩＣチップの電極のバンプは電気メッキにより形成しなければならなかったりした。
【００１１】
また、従来例３のようにＵＶ硬化樹脂を用いて接合する方法においては、バンプの高さバラツキを±１（μｍ）以下にしなければならず、また、樹脂基板（ガラスエポキシ基板）等の平面度の悪い基板には接合することができないといった問題があった。また、ハンダを用いる方法においても、接合後に基板とＩＣチップの熱膨張収縮差を緩和する為に封止樹脂を流し込み硬化する必要があった。この樹脂封止の硬化には、２〜８時間の時間を必要とし、生産性がきわめて悪いといった問題があった。
【００１２】
従って、本発明の目的は、上記問題を解決することにあって、回路基板と電子部品を接合した後に、電子部品と基板の間に流し込む封止樹脂工程やバンプの高さを一定に揃えるバンプレベリング工程を必要とせず、導電粒子を有する異方性導電層を介在させて電子部品を基板に生産性良くかつ高信頼性で接合する回路基板への電子部品の実装方法及び装置及び上記実装方法により上記電子部品が上記基板に実装された電子部品ユニットを提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【００１４】
本発明の第１態様によれば、ワイヤボンディングと同様に金属線の先端に電気スパークによりボールを形成し、上記形成されたボールをキャピラリーにより電子部品の電極にバンプを形成し、
上記形成されたバンプをレベリングせずに、無機フィラーを配合した絶縁性樹脂に導電粒子を配合した異方性導電層を介在させながら、上記電子部品の上記電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、
その後、所定温度に加熱されたツールにより上記電子部品の上面から加熱しながら、加圧力として上記電子部品を上記回路基板に圧力Ｐ１により押圧して上記基板の反りの矯正を行いながら、上記電子部品と上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹脂を硬化し、
その後、所定時間後、上記加圧力を上記圧力Ｐ１より低い圧力Ｐ２に降下させて上記異方性導電層の上記絶縁性樹脂の硬化時の応力を緩和しながら、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続するようにしたことを特徴とする電子部品の実装方法を提供する。
【００１５】
本発明の第２態様によれば、上記圧力Ｐ１は２０ｇｆ／バンプ以上、上記圧力Ｐ２は上記圧力Ｐ１の１／２以下とする第１態様に記載の電子部品の実装方法を提供する。
【００１６】
本発明の第３態様によれば、上ワイヤボンディングと同様に金属線の先端に電気スパークによりボールを形成し、上記形成されたボールをキャピラリーにより電子部品の電極にバンプを形成し、
上記形成されたバンプをレベリングせずに、無機フィラーを配合した絶縁性樹脂に導電粒子を配合した異方性導電層を介在させながら、上記電子部品の上記電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、
その後、所定温度に加熱されたツールにより上記電子部品の上面から加熱しながら、加圧力として上記電子部品を上記回路基板に圧力Ｐ１により押圧して上記基板の反りの矯正を行いながら、上記電子部品と上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹脂を硬化し、
その後、所定時間後、上記加圧力を上記圧力Ｐ１より低い圧力Ｐ２に降下させて上記異方性導電層の上記絶縁性樹脂の硬化時の応力を緩和しながら、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続するようにしたことを特徴とする電子部品の実装方法を提供する。
【００１７】
本発明の第４態様によれば、上記圧力Ｐ１は２０ｇｆ／バンプ以上、上記圧力Ｐ２は上記圧力Ｐ１の１／２以下とする第３態様に記載の電子部品の実装方法を提供する。
【００１８】
本発明の第５態様によれば、ワイヤボンディングと同様に金属線の先端に電気スパークによりボールを形成し、上記形成されたボールをキャピラリーにより電子部品の電極に超音波熱圧着してバンプを形成し、
無機フィラーを配合した絶縁性樹脂に導電粒子を配合した異方性導電層を介在させながら、上記電子部品の上記電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツールにより上記電子部品を上記回路基板に１バンプあたり２０ｇｆ以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹脂を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、
上記異方性導電層は、上記電子部品及び上記基板に接触する部分に位置されかつ上記無機フィラーを配合した絶縁性樹脂で構成される第４樹脂層と、上記電子部品と上記基板との中間部分に位置されかつ上記第４樹脂層よりも上記無機フィラー量が少ない絶縁性樹脂で構成される第５樹脂層とを備えることを特徴とする電子部品の実装方法を提供する。
【００１９】
本発明の第６態様によれば、ワイヤボンディングと同様に金属線の先端に電気スパークによりボールを形成し、上記形成されたボールをキャピラリーにより電子部品の電極に超音波熱圧着してバンプを形成し、
無機フィラーを配合した絶縁性樹脂に導電粒子を配合した異方性導電層を介在させながら、上記電子部品の上記電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツールにより上記電子部品を上記回路基板に１バンプあたり２０ｇｆ以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹脂を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、
上記異方性導電層は、上記電子部品及び上記基板に接触する部分に位置されかつ上記無機フィラーを配合した絶縁性樹脂で構成される第４樹脂層と、上記電子部品と上記基板との中間部分に位置されかつ上記無機フィラー量が含まれていない絶縁性樹脂で構成される第５樹脂層とを備えることを特徴とする電子部品の実装方法を提供する。
【００２０】
本発明の第７態様によれば、ワイヤボンディングと同様に金属線の先端に電気スパークによりボールを形成し、上記形成されたボールをキャピラリーにより電子部品の電極に超音波熱圧着してバンプを形成し、
無機フィラーを配合した絶縁性樹脂に導電粒子を配合した異方性導電層を介在させながら、上記電子部品の上記電極と回路基板の電極とを位置合わせして上記電子部品を上記基板に搭載し、
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツールにより上記電子部品を上記回路基板に１バンプあたり２０ｇｆ以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹脂を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、
上記異方性導電層は、上記電子部品及び上記基板にそれぞれ接触する部分から、上記電子部品及び上記基板との中間部分に向かって、上記無機フィラー量が徐々に少なくなるようにしたことを特徴とする電子部品の実装方法を提供する。
【００６７】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【００６８】
（第１実施形態）
以下、本発明の第１実施形態にかかる電子部品の実装方法及びその装置の一例としての回路基板へのＩＣチップの実装方法及びその実装装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図１（Ａ）から図１４を参照しながら説明する。
【００６９】
まず、本発明の第１実施形態にかかる回路基板へのＩＣチップ実装方法を図１（Ａ）〜図４（Ｃ）及び図６（Ａ）〜（Ｆ）を用いて説明する。
【００７０】
図１（Ａ）の電子部品の一例であるＩＣチップ１においてＩＣチップ１のＡｌパッド電極２にワイヤボンディング装置により図３（Ａ）〜図３（Ｆ）のごとき動作によりバンプ（突起電極）３を形成する。すなわち、図３（Ａ）でホルダであるキャピラリー９３から突出したワイヤ９５の下端にボール９６を形成し、図３（Ｂ）でワイヤ９５を保持するキャピラリー９３を下降させ、ボール９６をＩＣチップ１の電極２に接合して大略バンプ３の形状を形成し、図３（Ｃ）でワイヤ９５を下方に送りつつキャピラリー９３の上昇を開始し、図３（Ｄ）に示すような大略矩形のループ９９にキャピラリー９３を移動させて図３（Ｅ）に示すようにバンプ３の上部に湾曲部９８を形成し、引きちぎることにより図１（Ｂ），図３（Ｆ）に示すようなバンプ３を形成する。あるいは、図３（Ｂ）でワイヤ９５をキャピラリー９３でクランプして、キャピラリー９３を上昇させて上方に引き上げることにより、金属線、例えば、金ワイヤ（金線）９５（なお、金属線の例としては、スズ、アルミニウム、銅、又はこれらの金属に微量元素を含有させた合金のワイヤなどがあるが、以下の実施形態では代表例として金ワイヤ（金線）として記載する。）を引きちぎり、図３（Ｇ）のようなバンプ３の形状を形成するようにしてもよい。このように、ＩＣチップ１の各電極２にバンプ３を形成した状態を図１（Ｂ）に示す。
【００７１】
次いで、この実施形態では、各電極２にバンプ３が形成されたＩＣチップ１を回路基板４へ装着するとき、異方性導電層の一例として、異方性導電膜（ＡＣＦ）シート１０を介在させるものである。この異方性導電膜シート１０は、異方性導電膜シート１０を構成する絶縁性熱硬化性の固形樹脂中の導電粒子１０ａの平均直径より小さい平均直径の無機フィラー６ｆを含有する。例えば、図３６に示すように、導電粒子１０ａの平均直径を、従来のＡＣＦでの導電粒子１０ａの平均直径１．０μｍより小さい０．５μｍとするとき、無機フィラー６ｆの粒子の平均直径は３〜５μｍ程度とする。異方性導電膜シート１０に含まれる上記導電粒子１０ａとして、ニッケル粉に金メッキを施したものを用いる。このように構成することにより、基板側の電極５とＩＣチップ側のバンプ３との間での接続抵抗値を低下せしめることができて尚好適である。
【００７２】
上記導電粒子１０ａとしては、さらに好ましくは、上記導電粒子１０ａの導電粒子本体１０ａ−１の外側に絶縁層１０ａ−２でコートしたものを用い、導電粒子１０ａの量を通常汎用されている異方性導電膜の２倍以上とすることにより、ある確率でバンプ３に導電粒子１０ａが挟まれることになり、吸湿時の膨潤やその後のリフローによる熱衝撃に対する耐性を向上することができる。
【００７３】
このように絶縁コートされた導電粒子１０ａは、バンプ３で基板電極５との間に挟み込まれると、そのときに導電粒子１０ａの外側の極薄い絶縁コート部分１０ａ−２が削りとられて導電粒子本体１０ａ−１が露出して導電性を発揮する。したがって、バンプ３と電極５に挟まれない部分では、絶縁コート部分１０ａ−１が削りとられないため、導電性を発揮しない。よって、平面方向で電極５と電極３の間でのショートが発生しにくいということになる。また、通常、スタッドバンプを用いると、頭頂部の面積が小さいので導電粒子１０ａを電極５とバンプ３との間に挟み込むことが難しいので、導電粒子１０ａの量を多く入れることが必要であるが、そのようにすると、導電粒子同士が接触して電極３，５間をショートさせることがあるので、上記したように、絶縁コートされた絶縁性の導電粒子を使用するのが好ましい。また、リフロー特性などが良くなるのは、温度や湿度による膨潤により異方性導電膜形成用接着剤（又は異方性導電膜シート）がＺ方向（異方性導電膜シートの厚み方向）に膨張した場合にも、導電粒子１０ａがそれ以上に膨張して接続を保つことができるためである。このため、導電粒子１０ａには、反発力のあるＡｕ−Ｎｉコートのプラスチック粒子などを用いるのが好ましい。
【００７４】
次に、図１（Ｃ）の回路基板４の電極５上に、図１（Ｄ）に示すように、ＩＣチップ１の大きさより若干大きな寸法にカットされ、かつ、無機フィラー６ｆが配合された異方性導電膜シート１０を配置し、例えば８０〜１２０℃に熱せられた貼付けツール７により例えば５〜１０ｋｇｆ／ｃｍ2程度の圧力で異方性導電膜シート１０を基板４に貼付ける。この後、異方性導電膜シート１０の貼付けツール側に取り外し可能に配置されたのセパレータ１０ｇを剥がすことにより基板４の準備工程が完了する。このセパレータ１０ｇは、ツ−ル７に無機フィラー６ｆを配合した固体又は半固体の熱硬化性樹脂を含む異方性導電膜シート１０が貼り付くのを防止するためのものである。ここで、図１（Ｇ）に図１（Ｆ）のＧ部分を部分的に拡大して示すように、異方性導電膜シート１０は、導電粒子１０ａの平均直径より小さい平均直径の球状又は破砕シリカ、アルミナ等のセラミクスなどの無機系フィラー６ｆを絶縁性樹脂６ｍに分散させて混合し、これをドクターブレード法などにより平坦化し溶剤成分を気化させ固体化したものが好ましいとともに、後工程のリフロー工程での高温に耐えうる程度の耐熱性（例えば、２４０℃に１０秒間耐えうる程度の耐熱性）を有することが好ましい。上記絶縁性樹脂は、例えば、絶縁性熱硬化性樹脂（例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど）、又は絶縁性熱可塑性樹脂（例えば、ポニフェニレンサルファイド（ＰＰＳ）、ポリカーボネイト、変性ポリフェニレンオキサイド（ＰＰＯ）など）、又は、絶縁性熱硬化性樹脂に絶縁性熱可塑性樹脂を混合したものなどが使用できるが、ここでは、代表例として絶縁性熱硬化性樹脂として説明を続ける。この熱硬化性樹脂６ｍのガラス転移点は一般に１２０〜２００℃程度である。なお、熱可塑性樹脂のみを使用する場合には、最初は加熱して一旦軟化させたのち、加熱を停止して自然冷却させることにより硬化させる一方、絶縁性熱硬化性樹脂に熱可塑性樹脂を混合したものを使用する場合には、熱硬化性樹脂のほうが支配的に機能するため、熱硬化性樹脂のみと場合と同様に加熱することにより硬化する。
【００７５】
次に、図１（Ｅ）及び図１（Ｆ）に示されるように、図２０の電子部品搭載装置６００において、部品保持部材６０１の先端の熱せられた接合ツール８により、上記工程でバンプ３が形成されたＩＣチップ１をトレー６０２から吸着保持しつつ、該ＩＣチップ１を、上記前工程で準備されかつステージ９上に載置された基板４のＩＣチップ１の電極２に対応する電極５上に位置合わせして異方性導電膜シート１０を介してＩＣチップ１を基板４に押圧する。この位置合わせは、公知の位置認識動作を使用する。例えば、図２１（Ｃ）に示すように、基板４に形成された位置認識マーク６０５又はリード若しくはランドパターンを、電子部品搭載装置６００の基板認識用カメラ６０４で認識して、図２１（Ｄ）に示すようにカメラ６０４で得られた画像６０６を基に、基板４のステージ９上での直交するＸＹ方向のＸＹ座標位置とＸＹ座標の原点に対する回転位置とを認識して基板４の位置を認識する。一方、図２１（Ａ）に示すように、接合ツール８に吸着保持されたＩＣチップ１の位置認識用マーク６０８又は回路パターンをＩＣチップ用位置認識カメラ６０３で認識して、図２１（Ｂ）に示すようにカメラ６０３で得られた画像６０７を基に、ＩＣチップ１の上記ＸＹ方向のＸＹ座標位置とＸＹ座標の原点に対する回転位置とを認識してＩＣチップ１の位置を認識する。そして、上記基板４とＩＣチップ１との位置認識結果を基に、接合ツール８又はステージ９を移動させて、ＩＣチップ１の電極２が対応する基板４の電極５上に位置するように位置合わせしたのち、上記熱せられた接合ツール８によりＩＣチップ１を基板４に押圧する。このとき、バンプ３は基板４の電極５上でバンプ３の頭部３ａが図４（Ｂ）から図４（Ｃ）のごとく変形しながら押しつけられていく。このとき、第１実施形態で示した図２（Ａ）から図２（Ｂ）と同様にこの実施形態においても、熱硬化性樹脂６ｍ中の無機フィラー６ｆは、接合開始当初に熱硬化性樹脂６ｍ中に入り込んできた尖っているバンプ３により、バンプ３の外側方向へ押し出される。また、第１実施形態で示した図２（Ｃ）と同様にこの実施形態においても、この外側方向への押し出し作用によりバンプ３と基板電極５の間に無機フィラー６ｆが入り込まないことにより、接続抵抗値を低下させる効果を発揮する。このとき、もし、バンプ３と基板電極５の間に無機フィラー６ｆが多少入り込んだとしても、バンプ３と基板電極５とが直接接触していることにより、全く問題はない。このとき、印加する荷重は、バンプ３の外径により異なるが、頭部３ａの折れ重なった部分が図４（Ｃ）のように必ず変形するようにする。また、このとき、図６（Ｅ）に示すように、異方性導電膜シート１０中の導電粒子１０ａが樹脂ボール球に金属メッキを施されている場合には、導電粒子１０ａが変形することが必要である。また、異方性導電膜シート１０中の導電粒子１０ａがニッケルなど金属粒子の場合には、図６（Ｄ）に示すように、バンプ３や基板側の電極５にめり込むような荷重を加えることが必要である。この荷重は最低でも２０（ｇｆ／バンプ１ケあたり）を必要とする。すなわち、図１７には、８０μｍの外径のバンプの場合の抵抗値と荷重との関係のグラフより２０（ｇｆ／バンプ１ケあたり）未満では抵抗値１００ｍｍΩ／バンプより大きくなって抵抗値が大きくなりすぎて実用上問題があるため、２０（ｇｆ／バンプ１ケあたり）以上であることが好ましいことが示されている。また、図１８には、８０μｍ，４０μｍのそれぞれの外径のバンプと最低荷重との関係に基づき信頼性の高い領域を示したグラフである。これより、４０μｍ以上の外径のバンプでは最低荷重は２５（ｇｆ／バンプ１ケあたり）以上であることが好ましく、４０μｍ未満の外径のバンプでは最低荷重は２０（ｇｆ／バンプ１ケあたり）以上ぐらいが信頼性が高いことが推定される。なお、今後、リードの狭ピッチ化とともにバンプ外径が４０μｍ未満と小さくなった場合、バンプの投影面積に応じて、その２乗に比例して荷重が減少する傾向があることが推定される。よって、ＩＣチップ１を介してバンプ３側に印加する最低荷重は、最低で２０（ｇｆ／バンプ１ケあたり）を必要とするのが好ましい。上記ＩＣチップ１を介してバンプ３側に印加する荷重の上限は、ＩＣチップ１、バンプ３、回路基板４などが損傷しない程度とする。場合によって、その最大荷重は１００（ｇｆ／バンプ１ケあたり）若しくは１５０（ｇｆ／バンプ１ケあたり）を越えることもある。このとき、導電粒子の平均直径より小さい平均直径の無機フィラー６ｆを使用していれば、熱硬化性樹脂６ｍの弾性率を増加させるとともに熱膨張係数を下げる効果を発揮することができる。
【００７６】
なお、図中、参照符号１０ｓは、異方性導電膜シート１０のうち接合ツール８の熱により溶融した溶融中の熱硬化性樹脂６ｍが溶融後に熱硬化された樹脂である。
【００７７】
なお、セラミックヒータ又はパルスヒータなどの内蔵ヒータ８ａにより熱せられた接合ツール８により、上記前工程でバンプ３が電極２上に形成されたＩＣチップ１を、上記前工程で準備された基板４に対してＩＣチップ１の電極２が対応する基板４の電極５上に図１（Ｅ）に示すように位置するように位置合わせする位置合わせ工程と、位置合わせしたのち図１（Ｆ）に示すように押圧接合する工程とを、１つの位置合わせ兼押圧接合装置、例えば、図１（Ｅ）の位置合わせ兼押圧接合装置で行うようにしてもよい。しかしながら、別々の装置、例えば、多数の基板を連続生産する場合において位置合わせ作業と押圧接合作業とを同時的に行うことにより生産性を向上させるため、上記位置合わせ工程は図５（Ｂ）の位置合わせ装置で行い、上記押圧接合工程は図５（Ｃ）の接合装置で行うようにしてもよい。なお、図５（Ｃ）では、生産性を向上させるため、２つの接合装置８を示しており、１枚の回路基板４の２個所を同時に押圧接合できるようにしている。
【００７８】
上記及び下記の各実施形態において、回路基板４としては、多層セラミック基板、ガラス布積層エポキシ基板（ガラエポ基板）、アラミド不織布基板、ガラス布積層ポリイミド樹脂基板、ＦＰＣ（フレキシブル・プリンテッド・サーキット）又はアラミド不織布エポキシ基板（例えば、松下電器産業株式会社製の登録商標アリブ「ＡＬＩＶＨ」として販売されている樹脂多層基板）などが用いられる。
【００７９】
これらの基板４は、熱履歴や、裁断、加工により反りやうねりを生じており、必ずしも完全な平面ではない。そこで、図５（Ａ）及び図５（Ｂ）に示すように、例えば約１０μｍ以下に調整されるように平行度がそれぞれ管理された接合ツール８とステージ９とにより、接合ツール８側からステージ９側に向けて熱と荷重とをＩＣチップ１を通じて回路基板４に局所的に印加することにより、その印加された部分の回路基板４の反りが矯正される。
【００８０】
また、ＩＣチップ１は、アクティブ面の中心を凹として反っているが、これを接合時に１バンプあたり２０ｇｆ以上の強い荷重で加圧することで、基板４とＩＣチップ１の両方の反りやうねりを矯正することができる。このＩＣチップ１の反りは、ＩＣチップ１を形成するとき、Ｓｉに薄膜を形成する際に生じる内部応力により発生するものである。バンプの変形量は１０〜２５μｍ程度であり、この程度の基板が当初から持っている内層銅箔から表面に現れるうねりの影響にバンプ３の変形でそれぞれのバンプ３が順応することで許容できるようになる。
【００８１】
こうして、回路基板４の反りが矯正された状態で、例えば１４０〜２３０℃の熱がＩＣチップ１と回路基板４との間の異方性導電膜シート１０に例えば数秒〜２０秒程度印加され、この異方性導電膜シート１０が硬化される。このとき、最初は異方性導電膜シート１０を構成する熱硬化性樹脂６ｍが流れてＩＣチップ１のエッジまで封止する。また、樹脂であるため、加熱されたとき、当初は自然に軟化するため、このようにエッジまで流れるような流動性が生じる。熱硬化性樹脂６ｍの体積をＩＣチップ１と回路基板４との間の空間の体積より大きくすることにより、この空間からはみ出すように流れ出て、封止効果を奏することができる。この後、加熱された接合ツール８が上昇することにより、加熱源がなくなるためＩＣチップ１と異方性導電膜シート１０の温度は急激に低下して、異方性導電膜シート１０は流動性を失い、図１（Ｆ）及び図４（Ｃ）に示されるように、ＩＣチップ１は、異方性導電膜シート１０を構成していて硬化した樹脂１０ｓにより、回路基板４上に固定される。また、回路基板４側をステージ９のヒータ９ａなどにより加熱しておくと、接合ツ−ル８の温度をより低くすることができる。
【００８２】
このようにすれば、異方性導電膜シート１０に導電粒子１０ａの平均直径よりも小さい平均粒径の無機フィラーを配合した熱硬化性樹脂を用いることができ、さらに、異方性導電膜シート１０に含まれる導電粒子１０ａとしてニッケル粉に金メッキを施したものを用いることにより、接続抵抗値を低下せしめることができて尚好適である。
【００８３】
上記第１実施形態によれば、熱硬化性樹脂６ｍに配合する無機フィラー６ｆとして導電粒子１０ａの平均直径より小さい平均粒径をもつ無機フィラー６ｆを配合することにより、導電粒子１０ａの働きを阻害することなくより信頼性を向上することができる。すなわち、バンプ３と基板４の電極５との間に導電粒子１０ａが挟まれる。このとき、同時に無機フィラー６ｆが挟まれても導電粒子１０ａの平均直径よりその平均粒径が小さいため、導電性を阻害することがなく、その上、熱硬化性樹脂６ｍの弾性率を増加し、熱膨張係数を低下してＩＣチップ１と基板４の接合信頼性を向上する。
【００８４】
（第２実施形態）
次に、本発明の第２実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を説明する。
【００８５】
この第２実施形態においては、第１実施形態において、熱硬化性樹脂を含む異方性導電膜シート１０に配合する無機フィラー６ｆの混合割合を上記絶縁性熱硬化性樹脂例えば絶縁性熱硬化性エポキシ樹脂６ｍの５〜９０ｗｔ％として、一層好適なものとしたものである。５ｗｔ％未満では無機フィラー６ｆを混合する意味がない一方、９０ｗｔ％を超えると、接着力が極度に低下するとともに、シート化するのが困難になるため好ましくない。一例として、高い信頼性を維持させる観点から、樹脂基板では２０〜４０ｗｔ％、セラミック基板では４０〜７０ｗｔ％が好ましいとともに、ガラエポ基板では２０ｗｔ％程度でもシート封止剤の線膨張係数をかなり低下させることができ、樹脂基板において効果がある。なお、体積％では、ｗｔ％のおよそ半分の割合、又はエポキシ樹脂が１に対してシリカ約２の比重の割合とする。通常では、熱硬化性樹脂６ｍのシート化する際の製造上の条件と基板４の弾性率、及び最終的には信頼性試験結果により、この無機フィラー６ｆの混合割合が決定される。
【００８６】
上記したような混合割合の無機フィラー６ｆを熱硬化性樹脂を含む異方性導電膜シート１０に配合することにより、異方性導電膜シート１０の熱硬化性樹脂６ｍの弾性率を増加させることができ、熱膨張係数を低下させてＩＣチップ１と基板４の接合信頼性を向上させることができる。また、基板４の材料に合わせて、熱硬化性樹脂６ｍの材料常数、すなわち弾性率、線膨張係数を最適なものとするように、無機フィラー６ｆの混合割合を決定することができる。なお、無機フィラー６ｆの混合割合が挿花するにつれて、弾性率は大きくなるが、線膨張係数は小さくなる傾向がある。
【００８７】
第１実施形態及び第２実施形態においては、液体ではなく固体の異方性導電膜シート１０を使用するため取り扱いやすいとともに、液体成分が無いため高分子で形成することができ、ガラス転移点の高いものを形成しやすいといった利点がある。
【００８８】
なお、図１（Ａ）から図１（Ｇ）及び図２（Ａ）〜図２（Ｃ）、後述する図６及び図７においては、異方性導電層の一例としての熱硬化性樹脂を含む異方性導電膜シート１０又は異方性導電膜形成用熱硬化性接着剤６ｂを回路基板４側に形成することについて説明したが、これに限定されるものではなく、図１４（Ａ）又は図１４（Ｂ）に示すように、ＩＣチップ１側に形成したのち、基板４に接合するようにしてもよい。この場合、特に、熱硬化性樹脂を含む異方性導電膜シート１０の場合には、異方性導電膜シート１０の回路基板側に取り外し可能に配置されたセパレータ６ａとともに、ステージ２０１上のゴムなどの弾性体１１７に吸着ノズルなどの保持部材２００により保持されたＩＣチップ１を押し付けて、バンプ３の形状に沿って異方性導電膜シート１０がＩＣチップ１に貼り付けられるようにしてもよい。
【００８９】
（第３実施形態）
次に、本発明の第３実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図６（Ａ）〜図６（Ｃ）及び図７（Ａ）〜図７（Ｆ）を用いて説明する。
【００９０】
この第３実施形態では、第１実施形態において、熱硬化性樹脂を含む異方性導電膜シート１０を基板４に貼り付ける代わりに、図６（Ａ）及び図７（Ａ），（Ｄ）に示すように、異方性導電層の一例としての液体状の異方性導電膜形成用熱硬化性接着剤６ｂを回路基板４上に、ディスペンス５０２などによる塗布、又は印刷、又は転写するようにしたのち、半固体状態、いわゆるＢステージ状態、まで固化し。その後、上記第１又は第２実施形態と同様に、上記ＩＣチップ１を上記基板４に搭載する。
【００９１】
詳しくは、図６（Ａ）に示すように、液体状の異方性導電膜形成用熱硬化性接着剤６ｂを回路基板４上に、図７（Ａ）に示すような空気圧で吐出量が制御されかつ基板平面上で直交する２方向に移動可能なディスペンス５０２などによる塗布、又は印刷、又は転写する。次いで、図６（Ｂ）のごとくヒータ７８ａを内蔵したツール７８により、熱と圧力を印加して均一化しながら、図６（Ｃ）のように半固体状態、いわゆるＢステージ状態、まで固化する。
【００９２】
又は、液体状の異方性導電膜形成用熱硬化性接着剤６ｂの粘性が低い場合には、図７（Ａ）に示すように、ディスペンサ５０２で基板４上の所定位置に液体の熱硬化性接着剤６ｂを塗布したのち、熱硬化性接着剤６ｂの粘性が低いために自然に基板上で広がり、図７（Ｂ）に示すような状態となる。その後、図７（Ｃ）に示すように、コンベヤのような搬送装置５０５により上記基板４を炉５０３内に入れて、炉５０３のヒータ５０４により上記塗布された絶縁性樹脂の液体状熱硬化性接着剤６ｂを硬化させることにより、半固体化、すなわち、いわゆるＢステージ状態まで固化する。
【００９３】
一方、液体状の異方性導電膜形成用熱硬化性接着剤６ｂの粘性が高い場合には、図７（Ｄ）に示すように、ディスペンサ５０２で基板４上の所定位置に液体の熱硬化性接着剤６ｂを塗布したのち、熱硬化性接着剤６ｂの粘性が高いために自然に基板上で広がらないため、図７（Ｅ），（Ｆ）に示すように、スキージ５０６で平らに延ばす。その後、図７（Ｃ）に示すように、コンベヤのような搬送装置５０５により上記基板４を炉５０３内に入れて、炉５０３のヒータ５０４により上記塗布された絶縁性樹脂の液体状熱硬化性接着剤６ｂを硬化させることにより、半固体化、すなわち、いわゆるＢステージ状態、まで固化する。
【００９４】
このように異方性導電膜形成用熱硬化性接着剤６ｂを半固体化するときには、熱硬化性接着剤６ｂ中の熱硬化性樹脂の特性により差はあるものの、該熱硬化性樹脂のガラス転移点の３０〜８０％の温度である８０〜１３０℃で押圧する。通常は、熱硬化性樹脂のガラス転移点の３０％程度の温度で行う。このように熱硬化性樹脂のガラス転移点の３０〜８０％とする理由は、図１９の異方性導電膜シートの加熱温度と反応率とのグラフより、８０〜１３０℃の範囲内ならば、まだ、後工程でさらに反応する範囲を充分に残すことができる。言い換えれば、８０〜１３０℃の範囲内の温度ならば、時間にもよるが、絶縁性樹脂たとえばエポキシ樹脂の反応率が１０〜５０％程度に抑制できるので、後工程のＩＣチップ圧着時の接合に問題が生じない。すなわち、ＩＣチップ圧着時に押圧するときに所定の押圧量を確保することができ、押し切れなくなるという問題を生じにくい。なお、反応を抑えて溶剤分のみを気化させることにより、半固体化することもある。
【００９５】
上記熱硬化性接着剤６ｂを上記したように半固体化させたのち、基板４に複数のＩＣチップ１を装着する場合には、基板４の複数のＩＣチップ１を装着する複数の個所において上記熱硬化性接着剤６ｂの上記半固体化工程を前段取り工程とし予め行っておき、このように前段取りされた基板４を供給して供給された基板４に複数のＩＣチップ１を上記複数の個所に接合することでより生産性が高くなる。この後の工程では、熱硬化性接着剤６ｂを使用する場合でも、基本的には上記した第１又は第２実施形態の異方性導電膜シート１０を用いる工程と同一の工程を行う。上記半固定化工程を加えることで、液体の異方性導電膜形成用熱硬化性接着剤６ｂを異方性導電膜シート１０と同様に使用することができ、固体ゆえに取り扱いやすいとともに、液体成分が無いため高分子で形成することができ、ガラス転移点の高いものを形成しやすいといった利点がある。このように流動性のある異方性導電膜形成用熱硬化性接着剤６ｂを使用する場合には、固体の異方性導電膜シート１０を使用する場合と比較して、基板４の任意の位置に任意の大きさに塗布、印刷、又は転写することができる利点をも合わせて持つ。
【００９６】
（第４実施形態）
次に、本発明の第４実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図２２を用いて説明する。第４実施形態が第１実施形態と異なる点は、ＩＣチップ１を基板４に接合するとき、荷重に加えて超音波も印加して、バンプ３をレベリングせずに、必要に応じて２０ｇｆ以下の荷重で押圧して、バンプ形成時の引き千切りにより生じた上記バンプ３の先端のネック（ヒゲ）部分の倒れによる隣接バンプ又は電極とのショートを防止するようにバンプ先端を整えたのち、ＩＣチップ１と位置合わせしてＩＣチップ１を基板４に搭載して、金属バンプ３を基板側の電極表面の金属と超音波併用熱圧着することである。ＩＣチップ１を基板４に接合する状態は、先の実施形態での図２及び図６などと同様である。
上記超音波を印加して上記金バンプ３と上記基板４の上記電極とを金属接合するとき、上記ＩＣチップ１の上記上面側から加熱しながら、又は、上記基板側から加熱しながら、又は、上記ＩＣチップ１側と上記基板側の両方から加熱するようにしてもよい。
【００９７】
この第４実施形態では、絶縁性熱硬化性樹脂６ｍに無機フィラー６ｆを配合した固体の異方性導電膜シート１０又は液体の異方性導電膜形成用熱硬化性接着剤６ｂを上記したように半固体化させたものを基板４に貼り付け、又は熱硬化性樹脂を含む異方性導電膜形成用熱硬化性接着剤６ｂを基板４に塗布し半固体化させたのち、回路基板４の電極５と電子部品１の電極２にワイヤボンディングと同様に図３（Ａ）〜図３（Ｆ）のごとき動作により金線９５の先端に電気スパークによりボール９６を形成し、このボール９６をキャピラリー９３により基板電極５に超音波熱圧着して形成されたバンプ３を、レベリングせずに、ＩＣチップ１と位置合わせしてＩＣチップ１を基板４に搭載する。ここで、上記「液体の異方性導電膜形成用熱硬化性接着剤６ｂを上記したように半固体化させたもの」とは、第３実施形態で説明したような液体の異方性導電膜形成用熱硬化性接着剤６ｂを半分固体化したものであり、Ｂステージ化したものとほぼ同じものである。このとき、図２２に示す超音波印加装置６２０において、内蔵ヒータ６２２により予め加熱された接合ツール６２８により、該接合ツール６２８に吸着されたＩＣチップ１の上面からエアシリンダ６２５による荷重と、ピエゾ素子のような超音波発生素子６２３により発生させられて超音波ホーン６２４を介して印加される超音波とを作用させて金バンプ３のネック部分の倒れを防止するように先端を整えつつ金バンプ３と基板側の金メッキとを金属接合する。次に、ＩＣチップ１の上面又は、及び基板側から加熱しながら、上記ＩＣチップ１を上記回路基板４に１バンプあたり２０ｇｆ以上の加圧力により押圧し、上記基板４の反りの矯正とバンプ３を押しつぶしながら、上記ＩＣチップ１と上記回路基板４の間に介在する上記異方性導電膜シート１０又は熱硬化性接着剤６ｂを上記熱により硬化して、上記ＩＣチップ１と上記回路基板４を接合して両電極２，５を電気的に接続する。なお、超音波印加装置６２０による上記金属接合時に、上記ＩＣチップ１の上記上面側から、又は、上記基板側から、又は、上記ＩＣチップ１側と上記基板側の両方から加熱するようにしてもよい。すなわち、具体的には、内蔵ヒータ６２２により上記ＩＣチップ１の上記上面側から加熱したり、又は、上記基板側から回路基板４側をステージ９のヒータ９ａにより加熱したり、又は、内蔵ヒータ６２２とステージ９のヒータ９ａとにより上記ＩＣチップ１側と上記基板側の両方から加熱するようにしてもよい。
【００９８】
なお、１バンプあたり２０ｇｆ以上の加圧力を必要とする理由は、このように超音波を用いた接合でも摩擦熱が生じにくくなるので、接合できなくなるためである。金と金とを接合するような場合においても、ある一定加重でバンプを押しつけて、そこに超音波を印加することにより摩擦熱が生じて金属同士が接合される。したがって、この場合にもバンプを押圧する程度の一定荷重すなわち１バンプあたり２０ｇｆ以上の加圧力が必要となる。加圧力の一例としては、１バンプあたり５０ｇｆ以上とする。
【００９９】
上記第４実施形態によれば、金属バンプ３と基板４の金属メッキが金属拡散接合されるので、よりバンプ部分での強度を持たせたいような場合や、接続抵抗値をさらに低くしたいような場合に好適である。
【０１００】
（第５実施形態）
次に、本発明の第５実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図８（Ａ）〜図８（Ｃ）及び図９（Ａ）〜図９（Ｃ）を用いて説明する。第５実施形態は、第１実施形態とは封止工程を省略することができる点が異なる。
【０１０１】
上記したようにＩＣチップ１上の電極２に突起電極（バンプ）３を形成しておき、回路基板４には、図８（Ｂ），図８（Ｃ），図９（Ａ）及び図２３に示すように、ＩＣチップ１の複数の電極２の内端縁を結んだ大略矩形の外形寸法ＯＬより小さい形状寸法の矩形のシート状の異方性導電膜シート１０又は熱硬化性接着剤６ｂを回路基板４の電極５を結んだ中心部分に貼り付け又は塗布しておく。このとき、シート状の異方性導電膜シート１０又は熱硬化性接着剤６ｂの厚みは、その体積がＩＣチップ１と基板４との隙間より大きくなるようにする。また、図２３の貼り付け装置６４０により、巻き戻しロール６４４から巻き戻されて巻き付けロール６４３に巻き取られる矩形のシート状の異方性導電膜シート６５６を、その切り目６５７が予め入れられた部分で、上下のカッター６４１により、ＩＣチップ１の複数の電極２の内端縁を結んだ大略矩形の外形寸法ＯＬより小さい形状寸法に切断する。切断された矩形のシート状の異方性導電膜シート１０は、内蔵ヒータ６４６で予め加熱された貼り付けヘッド６４２で吸着保持されて、上記回路基板４の電極５を結んだ中心部分に貼り付けされる。次に、バンプ３と回路基板４の電極５を位置合わせし、図８（Ａ）及び図９（Ｂ）に示すように、ヒータ８ａにより加熱された接合ツール８によりＩＣチップ１を回路基板４に加圧押圧して、基板４の反りの矯正を同時に行いながら、ＩＣチップ１と回路基板４の間に介在する異方性導電膜シート１０又は熱硬化性接着剤６ｂを硬化する。このとき、異方性導電膜シート１０又は熱硬化性接着剤６ｂは、接合ツール８からＩＣチップ１を介して加えられた熱により上記したように軟化し、図９（Ｃ）のごとく貼り付けられた又は塗布された位置より加圧されて外側へ向かって流れ出る。この流れ出た異方性導電膜シート１０又は熱硬化性接着剤６ｂが封止材料（アンダーフィル）となり、バンプ３と電極５との接合の信頼性を著しく向上する。また、ある一定時間がたつと、上記異方性導電膜シート１０又は熱硬化性接着剤６ｂでは徐々に硬化が進行し、最終的には硬化した樹脂６ｓによりＩＣチップ１と回路基板４を接合することになる。ＩＣチップ１を押圧している接合ツール８を上昇することで、ＩＣチップ１と回路基板４の電極５の接合が完了する。厳密に言えば、熱硬化の場合には、熱硬化性樹脂の反応は加熱している間に進み、接合ツール８が上昇するとともに流動性はほとんど無くなる。上記したような方法によると、接合前では異方性導電膜シート１０又は熱硬化性接着剤６ｂが電極５を覆っていないので、接合する際にバンプ３が電極５に直接接触し、電極５の下に異方性導電膜シート１０又は熱硬化性接着剤６ｂが入り込まず、バンプ３と電極５との間での接続抵抗値を低くすることができる。また、回路基板側を加熱しておくと、接合ヘッド８の温度をより低くすることができる。この方法を上記第３実施形態に適用すると金バンプと回路基板の金電極（例えば、銅やタングステンにニッケル、金メッキしたもの）との接合がより容易に行える。
【０１０２】
（第６実施形態）
次に、第６実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図１０〜図１１を用いて説明する。第６実施形態においては、第１実施形態と異なる点は、バンプ１０３を回路基板４の電極５にズレて実装された場合においても、信頼性の高い接合を達成することもできる点である。
【０１０３】
第６実施形態においては、図１０（Ａ）に示すように、バンプ３をＩＣチップ１上に形成する際にワイヤボンディングと同様に金線９５を電気スパークにより金ボール９６を形成する。次に、電気スパークするときの時間でボールの大きさを調整しつつ、９５ａで示す直径Φｄ−Ｂｕｍｐのボール９６ａを形成し、このように形成された直径Φｄ−Ｂｕｍｐのボール９６ａを、電気スパークを発生させるための時間又は電圧のパラメータを制御して、チャムファー角θｃが１００°以下のキャピラリー１９３の９３ａで示すチャムファー直径φＤが金ボール直径ｄ−Ｂｕｍｐの１／２から３／４となるようにボール９６ａを成形し、図１０（Ｃ）に示すようにキャピラリー９３の金ボールと接する部分に平らな部位９３ｂを設けて図１０（Ｄ）に示すようなバンプ３を形成するのではなく、図１０（Ａ）に示すようにキャピラリー１９３の金ボール９６ａと接する部分に平らな部位を設けない先端部位１９３ａを有する先端形状としたキャピラリー１９３で、ＩＣチップ１の電極２に、超音波熱圧着により、図１０（Ｂ）に示すようなバンプ１０３を形成する。上記先端形状のキャピラリー１９３を用いることで、図１０（Ｂ）のｂのような先端が大略円錐状のバンプ１０３をＩＣチップ１の電極２に形成することができる。上記方法で形成した先端が大略円錐状のバンプ１０３を回路基板４の電極５に図１１（Ｃ）のごとくズレて実装された場合においても、バンプ１０３がその先端が大略円錐形であるため、バンプ１０３の外径の半分までのズレである場合は、バンプ１０３の一部が必ず基板４の電極５と接触することができる。
【０１０４】
これに対して、図１１（Ｄ）に示すようなバンプ３では、バンプ３を回路基板４の電極５に図１１（Ｃ）のごとく寸法Ｚだけズレて実装された場合には、図１１（Ｅ）に示すように、幅寸法ｄのいわゆる台座３ｇの一部が電極５に接触するが、部分的にしか接触せず、接触状態が不安定な接合となる。このような不安定な接合状態のままでは、このような基板４を冷熱衝撃試験やリフローにかけた場合には、上記不安定な接合状態の接合がオープンすなわち接合不良となってしまう可能性があった。これに対して、上記第６実施形態では、図１１（Ｃ）のごとく先端が大略円錐状のバンプ１０３が回路基板４の電極５に対して寸法Ｚだけズレて実装された場合においても、バンプ１０３が円錐形であるため、バンプ１０３の外径の半分までのズレである場合は、バンプ１０３の一部が必ず基板４の電極５と接触することができ、冷熱衝撃試験やリフローにかけた場合でも接合不良となることが防止できる。
【０１０５】
（第７実施形態）
次に、第７実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図１２〜図１３を用いて説明する。この第７実施形態では、第１実施形態において、回路基板４へのＩＣチップ１の接合したのちの熱硬化性樹脂の硬化時にＩＣチップ１と回路基板４の応力を緩和することができるようにしたものである。
【０１０６】
第７実施形態においては、絶縁性熱硬化性樹脂６ｍに無機フィラー６ｆを配合した固体又は半固体の異方性導電膜シート１０又は熱硬化性接着剤６ｂを介在させながら、ＩＣチップ１の電極２に上記ワイヤボンディングにより形成されたバンプ３を、レベリングせずに、回路基板４の電極５と位置合わせする。例えば２３０℃程度の一定温度に加熱されたツール８によりＩＣチップ１をその裏面から加熱しながら、上記ＩＣチップ１を上記回路基板４に１バンプあたりセラミック基板の場合には圧力Ｐ１＝８０ｇｆ以上の加圧力により押圧し、上記基板４の反りの矯正を行いながら、上記ＩＣチップ１と上記回路基板４の間に介在する上記異方性導電膜シート１０又は熱硬化性接着剤６ｂを上記熱により硬化する。次に、一定時間ｔ1後、すなわち、全体時間を例えば２０秒とすれば、材料の反応率により変わるが、その１／４とか１／２の５秒〜１０秒後、言い換えれば、材料の反応率が９０％に達する前に、上記圧力Ｐ１より低い圧力Ｐ２まで下げて熱硬化性接着剤６ｂの硬化時の応力を緩和し、上記ＩＣチップ１と上記回路基板４を接合して両電極２，５を電気的に接続する。好適には、バンプが変形していくためには最低限２０ｇｆ程度は必要であるため、すなわち、バンプの変形及び順応に必要な圧力を得るとともに、余分な樹脂をＩＣチップ１と基板４との間から押し出すため、上記圧力Ｐ１は２０ｇｆ／バンプ以上である一方、バンプの変形等の前に樹脂内部に偏在した硬化歪み除去するため、圧力Ｐ２は２０ｇｆ／バンプ未満とすることにより、より信頼性が向上する。その理由は詳しくは以下のとおりである。すなわち、図１２（Ｃ）に示すように、異方性導電膜シート１０又は熱硬化性接着剤６ｂ中の熱硬化性樹脂の応力分布は圧着時にＩＣチップ１と基板４側とで大きくなっている。
このままでは、信頼性試験や通常の長期使用で繰り返し疲労が与えられると、ＩＣチップ１又は基板４側で異方性導電膜シート１０又は熱硬化性接着剤６ｂ中の熱硬化性樹脂が応力に耐えきれずに剥離することがある。このような状態になると、ＩＣチップ１と回路基板４の接着力が十分でなくなり、接合部がオープンすることになる。そこで、図１３のように、より高い圧力Ｐ１とより低い圧力Ｐ２との２段階の圧力プロファイルを用いることにより、熱硬化性接着剤６ｂの硬化時に上記圧力Ｐ１より低い圧力Ｐ２まで下げることができて、図１２（Ｄ）のごとく、圧力Ｐ２のときに樹脂内部に偏在した硬化歪み除去してＩＣチップ１と回路基板４の応力を緩和する（言い換えれば、応力の集中度合いを減らす）ことができ、その後、上記圧力Ｐ１まで上げることにより、バンプの変形及び順応に必要な圧力を得るとともに、余分な樹脂をＩＣチップ１と基板４との間から押し出すことができて、信頼性が向上する。
【０１０７】
なお、上記「ＩＣチップ１と回路基板４の接着力」とは、ＩＣチップ１と基板４をひっつける力のことを意味する。これは、接着剤による接着力と、接着剤を硬化したときの硬化収縮力と、Ｚ方向の収縮力（例えば１８０℃に熱せられている接着剤が常温に戻るときに収縮するときの収縮力）のこれら３つの力によって、ＩＣ１と基板４とは接合されている。
【０１０８】
（第８実施形態）
次に、第８実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図１２〜図１３を用いて説明する。この第８実施形態では、上記各実施形態において、上記絶縁性樹脂６ｍに配合する上記無機フィラー６ｆの平均粒径が３μｍ以上であるようにしたものである。ただし、上記無機フィラー６ｆの最大平均粒径は、ＩＣチップ１と基板４との接合後の隙間寸法を超えない大きさとする。
【０１０９】
もし、無機フィラー６ｆを絶縁性樹脂６ｍに配合するときに、平均粒径が３μｍ未満の細かな粒子を無機フィラー６ｆとして用いると、それらの粒子の表面積自体が全体として大きくなり、平均粒径が３μｍ未満の細かな粒子である無機フィラー６ｆの周りに吸湿することがあり、ＩＣチップ１と基板４との接合において好ましくない。
【０１１０】
従って、同じ重量の無機フィラー６ｆを配合する場合には、平均粒径が３μｍ以上の大きな無機フィラー６ｆを用いることで、無機フィラー６ｆの周りにおける吸湿量を減らしめることができ、耐湿性を向上させることが可能となる。また、一般に、平均粒径（言い換えれば平均粒度）の大きな無機フィラーの方が安価であるため、コスト的にも好ましい。
【０１１１】
なお、図２４（Ａ）に示すように、ＩＣチップ１と基板４との接合において従来のＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電膜）５９８を使用する工法では、ＡＣＦ５９８中の導電粒子５９９をバンプ３と基板電極５との間に必ず挟むと同時に直径３〜５μｍの導電粒子が直径１〜３μｍまで押しつぶされて導電性を発揮させる必要がある。しかしながら、本発明の上記各実施形態では、導電粒子１０ａがあっても必ずしもバンプ３と基板電極５との間に挟む必要は無く、図２４（Ｂ）に示すようにバンプ３を基板電極５で押しつぶしながら圧着するので、この圧着のときにバンプ３と基板電極４との間の異方性導電層１０とともに無機フィラー６ｆもバンプ３と基板電極４と間から抜け出ることになり、基板電極４とバンプ３の間に不要な無機フィラー６ｆが挟まることにより導電性を阻害することがほとんど無いという特徴に基づき、３μｍ以上の大きな平均粒径の無機フィラー６ｆを使用することができる。すなわち、本実施形態では、万が一、導電粒子１０ａがバンプ３と基板電極５との間に挟まれず、直径３〜５μｍの導電粒子１０ａが直径１〜３μｍまで押しつぶされて導電性を発揮することがなくても、バンプ３を基板電極５で押しつぶしながら圧着してバンプ３が基板電極５に電気的に直接接触して電気的導電性を得ているため、何ら問題はなく、無機フィラーによる影響を受けずに信頼性を向上することができる。すなわち、上記導電粒子１０ａは、バンプ３と基板電極５との直接接合において、導電粒子１０ａがバンプ３と基板電極５との間に挟まれた場合には、基板側の電極５とＩＣチップ側のバンプ３との間での接続抵抗値を低下せしめることができるといった、付加的効果を奏するものである。
【０１１２】
（第９実施形態）
次に、本発明の第９実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置を図２５，２６を用いて説明する。図２５，２６は、それぞれ、上記第９実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置により製造された接合状態の模式断面図及びそのときに使用される異方性導電膜シート１０の部分拡大模式断面図である。この第９実施形態では、上記各実施形態において、上記異方性導電層１０の上記絶縁性樹脂６ｍに配合する上記無機フィラー６ｆは、複数の異なる平均粒径を持つ無機フィラー６ｆ−１，６ｆ−２とするものである。具体例としては、０．５μｍの平均粒径を持つ無機フィラーと、２〜４μｍの平均粒径を持つ無機フィラーとする。
【０１１３】
上記第９実施形態によれば、複数の異なる平均粒径を持つ無機フィラー６ｆ−１，６ｆ−２を絶縁性樹脂６ｍに混合することにより、絶縁性樹脂６ｍに混合する無機フィラー６ｆの量を増加させることができて、、無機フィラーの周りにおける吸湿量を減らしめることができ、耐湿性を向上させることが可能となるとともに、フィルム化（固体化）することが容易になる。すなわち、重量％で考えた場合、一種類の無機フィラーよりも、粒径の異なる無機フィラーを混在して入れた方が、単位体積あたりの無機フィラーの量を増やすことが可能である。これによって、封止シートとしての異方性導電膜シート１０又は異方性導電膜形成用接着剤６ｂへの無機フィラー６ｆの配合量を増加し、異方性導電膜シート１０又は異方性導電膜形成用接着剤６ｂの線膨張係数を低下させることができ、より長寿命化させることができて、信頼性を向上させることができる。
【０１１４】
（第１０実施形態）
次に、本発明の第１０実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置においては、上記第９実施形態における効果をより確実なものとするため、さらに、上記複数の異なる平均粒径を持つ無機フィラー６ｆ−１，６ｆ−２のうちの一方の無機フィラー６ｆ−１の平均粒径は、他方の無機フィラー６ｆ−２の平均粒径の２倍以上異なっているものである。具体例としては、０．５μｍの平均粒径を持つ無機フィラーと、２〜４μｍの平均粒径を持つ無機フィラーとする。
【０１１５】
このようにすることにより、上記第９実施形態での効果をより一層高めることができる。すなわち、一方の無機フィラー６ｆ−１の平均粒径は、他方の無機フィラー６ｆ−２の平均粒径の２倍以上異なっている複数の異なる平均粒径を持つ無機フィラー６ｆ−１，６ｆ−２を絶縁性樹脂６ｍに混合することにより、絶縁性樹脂６ｍに混合する無機フィラー６ｆの量をより確実に増加させることができて、フィルム化（固体化）することがより容易になり、異方性導電膜シート１０又は異方性導電膜形成用接着剤６ｂへの無機フィラー６ｆの配合量を増加し、異方性導電膜シート１０又は異方性導電膜形成用接着剤６ｂの線膨張係数をより低下させることができ、より長寿命化させることができて、信頼性をより向上させることができる。
【０１１６】
（第１１実施形態）
次に、本発明の第１１実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置においては、上記第９実施形態における効果をより確実なものとするため、さらに、上記絶縁性樹脂６ｍに配合する上記無機フィラー６ｆは、複数の異なる平均粒径を持つ少なくとも２種類の無機フィラー６ｆ−１，６ｆ−２であって、上記少なくとも２種類の無機フィラーのうちの一方の無機フィラー６ｆ−１は３μｍを超える平均粒径を持ち、上記少なくとも２種類の無機フィラーのうちの他方の無機フィラー６ｆ−２は３μｍ以下の平均粒径を持つことが好ましい。具体例としては、０．５μｍの平均粒径を持つ無機フィラーと、２〜４μｍの平均粒径を持つ無機フィラーとする。
【０１１７】
（第１２実施形態）
次に、本発明の第１２実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置においては、上記各実施形態において、さらに、上記絶縁性樹脂６ｍに配合する上記無機フィラー６ｆは、複数の異なる平均粒径を持つ少なくとも２種類の無機フィラー６ｆ−１，６ｆ−２であって、上記少なくとも２種類の無機フィラーのうちの平均粒径の大きい一方の無機フィラー６ｆ−１は上記絶縁性樹脂６ｍと同一材料からなることにより、応力緩和作用を奏するようにすることもできる。具体例としては、０．５μｍの平均粒径を持つ無機フィラーと、２〜４μｍの平均粒径を持つ無機フィラーとする。
【０１１８】
この第１２実施形態によれば、第９実施形態での作用効果に加えて、平均粒径の大きい一方の無機フィラー６ｆ−１は上記絶縁性樹脂６ｍと同一材料からなることにより、上記絶縁性樹脂６ｍに応力が作用したとき、平均粒径の大きい一方の無機フィラー６ｆ−１が上記絶縁性樹脂６ｍと一体化することにより、応力緩和作用を奏することができる。
【０１１９】
（第１３実施形態）
次に、本発明の第１３実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置においては、上記各実施形態において、さらに、上記絶縁性樹脂６ｍに配合する上記無機フィラー６ｆは、複数の異なる平均粒径を持つ少なくとも２種類の無機フィラー６ｆ−１，６ｆ−２であって、上記少なくとも２種類の無機フィラーのうちの平均粒径の大きい一方の無機フィラー６ｆ−１は上記絶縁性樹脂６ｍであるエポキシ樹脂よりも柔らかく、上記一方の無機フィラー６ｆ−１が圧縮されることにより、応力緩和作用を奏するようにすることもできる。
【０１２０】
この第１３実施形態によれば、第９実施形態での作用効果に加えて、平均粒径の大きい一方の無機フィラー６ｆ−１は上記絶縁性樹脂６ｍと同一材料からなることにより、上記絶縁性樹脂６ｍに応力が作用したとき、平均粒径の大きい一方の無機フィラー６ｆ−１が上記絶縁性樹脂６ｍであるエポキシ樹脂よりも柔らかいため、上記応力により、上記一方の無機フィラー６ｆ−１が図２７に示すように圧縮されてその周囲で圧縮に対する反力である引張力が分散されることにより、応力緩和作用を奏することができる。
【０１２１】
（第１４実施形態）
次に、本発明の第１４実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置においては、上記各実施形態において、さらに、図２８（Ａ），（Ｂ），図２９（Ａ），（Ｂ），図３０及び図３１に示されるように、上記異方性導電層１０は、上記ＩＣチップ１又は上記基板４に接触する部分７００又は層６ｘが、他の部分７０１又は層６ｙよりも上記無機フィラー量が少ないか、もしくは上記無機フィラー６ｆを配合しないようにすることができる。この場合、図２８（Ａ），（Ｂ）に示すように、上記ＩＣチップ１又は上記基板４に接触する部分７００と、他の部分７０１とを明確に区別することなく、徐々に無機フィラー量が変わるようにしてもよいし、図２９（Ａ），（Ｂ）及び図３０，図３１に示すように明確に区別するようにしてもよい。すなわち、図２９（Ａ），（Ｂ）及び図３０，図３１において、上記異方性導電層１０は、上記ＩＣチップ１又は上記基板４に接触する部分に位置されかつ上記絶縁性樹脂６ｍと同一の絶縁性樹脂に上記無機フィラー６ｆを配合した第１樹脂層６ｘと、上記第１樹脂層６ｘに接触し、かつ、上記第１樹脂層６ｘよりも上記無機フィラー量が少ないか、もしくは上記無機フィラー６ｆを配合しない上記絶縁性樹脂で構成される第２樹脂層６ｙとを備えて多層構造にすることもできる。
【０１２２】
このようにすれば、以下のような効果を奏することができる。すなわち、もし、上記無機フィラー６ｆを異方性導電層全体に同じ重量パーセント（ｗｔ％）で入れると、ＩＣチップ側又は基板側又はその両方の対向面の近傍に無機フィラー６ｆが多くなることがあり、ＩＣチップ１と基板４との中間部分では逆に少なくなる。この結果、ＩＣチップ側又は基板側又はその両方の対向面の近傍に無機フィラー６ｆが多いため、異方性導電層１０とＩＣチップ１又は基板４又はその両方との間での接着力が低下することがある。上記第１４実施形態によれば、上記ＩＣチップ１又は上記基板４のいずれか一方に接触する部分７００又は層６ｘが、他の部分７０１又は層６ｙよりも上記無機フィラー量が少ないか、もしくは上記無機フィラー６ｆを配合しないようにすることにより、無機フィラー量が多いために接着力が低下することを防止できる。
【０１２３】
以下に、この第１４実施形態の種々の変形例について説明する。
【０１２４】
まず、第１の変形例として、図２８（Ｃ），図２９（Ｃ）及び図３２（Ａ）に示されるように、上記異方性導電層１０は、上記ＩＣチップ１及び上記基板４の両方にそれぞれ接触する部分７００が、他の部分７０１よりも上記無機フィラー量が少ないか、もしくは上記無機フィラー６ｆを配合しないようにすることもできる。この場合も、図２８（Ｃ）に示すように、上記ＩＣチップ１及び上記基板４の両方に接触する部分７００と、他の部分７０１とを明確に区別することなく、徐々に無機フィラー量が変わるようにしてもよいし、図２９（Ｃ）及び図３２（Ａ）に示されるように、明確に区別するようにしてもよい。すなわち、図２９（Ｃ）及び図３２（Ａ）において、上記異方性導電層１０は、上記第１樹脂層６ｘの上記第２樹脂層６ｙとは反対側に、上記第１樹脂層６ｘよりも上記無機フィラー量が少ないか、もしくは上記無機フィラー６ｆを配合しない上記絶縁性樹脂で構成される第３樹脂層６ｚをさらに備えて多層構造とし、上記第１樹脂層６ｘと上記第３樹脂層６ｚは、それぞれ、上記ＩＣチップ１と上記基板４とに接触するようにすることもできる。
【０１２５】
さらに、別の変形例として、上記ＩＣチップ１又は上記基板４又はその両方にそれぞれ接触する部分７００は、その上記無機フィラー量が２０ｗｔ％未満か、もしくは上記無機フィラー６ｆを配合しないようにする一方、上記他の部分７０１はその上記無機フィラー量が２０ｗｔ％以上であるようにすることもできる。この場合、図２８（Ａ），（Ｂ），（Ｃ）に示すように上記ＩＣチップ１又は上記基板４又は両方に接触する部分７００と、他の部分７０１とを明確に区別することなく、徐々に無機フィラー量が変わるようにしてもよいし、図２９（Ａ），（Ｂ），図２９（Ｃ），図３０，図３１，及び図３２（Ａ）に示すように明確に区別するようにしてもよい。すなわち、上記第１樹脂層６ｘ又は第１樹脂層６ｘ及び上記第３樹脂層６ｚは、その上記無機フィラー量が２０ｗｔ％未満か、もしくは上記無機フィラー６ｆを配合しないようにする一方、上記第２樹脂層６ｙはその上記無機フィラー量が２０ｗｔ％以上であるようにすることもできる。
【０１２６】
具体例としては、上記第２樹脂層６ｙは、絶縁性樹脂６ｍとして熱硬化性エポキシ樹脂としたとき、セラミック基板の場合には５０ｗｔ％であり、ガラエポ基板の場合は２０ｗｔ％とする。また、一例として、第１樹脂層６ｘ又は第３樹脂層６ｚ又はその両方の厚さは１５μｍ、第２樹脂層６ｙの厚さは４０〜６０μｍとする。また、上記異方性導電層１０の厚さは、ＩＣチップ１と基板４との接合後の隙間寸法よりも大きな寸法として、ＩＣチップ１と基板４との接合時にＩＣチップ１と基板４との間に完全に満たされるようにして接合をより確実なものとする。
【０１２７】
また、別の変形例として、図２８（Ｃ），図２９（Ｃ）及び図３２（Ａ）に示す変形例と無機フィラーの配合量を逆にするようにしてもよい。すなわち、図２８（Ｄ）に示されるように、上記異方性導電層１０は、上記ＩＣチップ１及び上記基板４の両方にそれぞれ接触する部分７０３の中間部分７０２が、上記ＩＣチップ１及び上記基板４の両方にそれぞれ接触する部分７０３よりも上記無機フィラー量が少ないか、もしくは上記無機フィラー６ｆを配合しないようにすることもできる。この場合も、上記ＩＣチップ１又は上記基板４又は両方に接触する部分７０３と、中間部分７０２とを明確に区別することなく、徐々に無機フィラー量が変わるようにしてもよいし、図２９（Ｄ）及び図３２（Ｂ）に示されるように、明確に区別するようにしてもよい。すなわち、図２９（Ｄ）及び図３２（Ｂ）に示されるように、上記異方性導電層１０は、上記ＩＣチップ１及び上記基板４に接触する部分に位置されかつ上記無機フィラー６ｆを配合した絶縁性樹脂６ｍで構成される第４樹脂層６ｖと、上記ＩＣチップ１と上記基板４との中間部分に位置されかつ上記第４樹脂層６ｖよりも上記無機フィラー量が少ないか又は含まれていない絶縁性樹脂６ｍで構成される第５樹脂層６ｗとを備えるようにすることもできる。
【０１２８】
このようにすれば、上記ＩＣチップ１と上記基板４との上記中間部分７０２又は上記第５樹脂層６ｗでは、上記ＩＣチップ１と上記基板４とにそれぞれ接触する部分７０３又は上記第４樹脂層６ｖよりも上記無機フィラー量が少ないか又は含まれていないため、弾性率が低くなり、応力緩和効果を奏することができる。また、上記ＩＣチップ１と上記基板４とにそれぞれ接触する部分７０３又は上記第４樹脂層６ｖの絶縁性樹脂としてＩＣチップ１と基板４とに対する密着力の高いものを選択して使用すれば、上記ＩＣチップ１に接触する部分７０３又はＩＣチップ１の近傍部分の上記第４樹脂層６ｖでは、ＩＣチップ１の線膨張係数にできるだけ近くなるように無機フィラー６ｆの配合量又は材料を選択する一方、上記基板４に接触する部分７０３又は基板４の近傍部分の上記第４樹脂層６ｖでは、基板４の線膨張係数にできるだけ近くなるように無機フィラー６ｆの配合量又は材料を選択することができる。この結果、上記ＩＣチップ１に接触する部分７０３又はＩＣチップ１の近傍部分の上記第４樹脂層６ｖとＩＣチップ１との線膨張係数が接近するため、両者の間での剥離が生じにくくなるとともに、上記基板４に接触する部分７０３又は基板４の近傍部分の上記第４樹脂層６ｖと基板４との線膨張係数が接近するため、両者の間での剥離が生じにくくなる。
【０１２９】
さらに、図３３（Ａ），（Ｂ）に実線で示すように、上記異方性導電層１０は、上記ＩＣチップ１又は上記基板４のいずれか一方に接触する部分Ｐ１から他の部分Ｐ２に向かって、上記無機フィラー量が徐々に又は段階的に少なくなるようにすることもできる。
【０１３０】
また、図３３（Ｃ），（Ｄ）に実線で示すように、上記異方性導電層１０は、上記ＩＣチップ１及び上記基板４にそれぞれ接触する部分Ｐ３，Ｐ４から他の部分すなわちＩＣチップ１と上記基板４との中間部分Ｐ５に向かって、上記無機フィラー量が徐々に又は段階的に多くなるようにすることもできる。
【０１３１】
また、図３３（Ｅ）に実線で示すように、上記異方性導電層１０は、上記ＩＣチップ１及び上記基板４にそれぞれ接触する部分（図２８（Ｄ）の変形例における接触部分７０３に相当する部分）から、上記ＩＣチップ１及び上記基板４との中間部分（図２８（Ｄ）の変形例における中間部分７０２に相当する部分）に向かって、上記無機フィラー量が徐々に少なくなるようにすることもできる。
【０１３２】
また、図３３（Ｆ）に実線で示すように、上記異方性導電層１０は、上記ＩＣチップ１の近傍部分、次いで、上記基板４の近傍部分、次いで、上記ＩＣチップ１の近傍部分と上記基板４の近傍部分との中間部分の順に上記無機フィラー量が少ないようにすることもできる。なお、図３３（Ｆ）では、上記順に徐々に上記無機フィラー量が変化するように例示しているが、これに限られるものではなく、段階的に変化するようにしてもよい。
【０１３３】
上記図３３（Ｅ），（Ｆ）の変形例のようにすれば、上記ＩＣチップ１と上記基板４との中間部分では、上記ＩＣチップ１及び上記基板４にそれぞれ接触する部分よりも上記無機フィラー量が少ないか又は含まれていないため、弾性率が低くなり、応力緩和効果を奏することができる。また、上記ＩＣチップ１及び上記基板４にそれぞれ接触する部分の絶縁性樹脂としてＩＣチップ１と基板４とに対する密着力の高いものを選択して使用すれば、ＩＣチップ１に接触する部分では、ＩＣチップ１の線膨張係数にできるだけ近くなるように無機フィラー６ｆの配合量又は材料を選択する一方、基板４に接触する部分では、基板４の線膨張係数にできるだけ近くなるように無機フィラー６ｆの配合量又は材料を選択することができる。この観点で無機フィラー６ｆの配合量を決定すると、通常は、図３３（Ｆ）に実線で示すように、上記ＩＣチップ１の近傍部分、次いで、上記基板４の近傍部分、次いで、上記ＩＣチップ１の近傍部分と上記基板４の近傍部分との中間部分の順に上記無機フィラー量が少ないようなる。このような構成とすることにより、ＩＣチップ１に接触する部分とＩＣチップ１との線膨張係数が接近するため、両者の間での剥離が生じにくくなるとともに、基板４に接触する部分と基板４との線膨張係数が接近するため、両者の間での剥離が生じにくくなる。
【０１３４】
図３３（Ａ）〜（Ｆ）のいずれの場合でも、実用上、上記無機フィラー量は５〜９０ｗｔ％の範囲内とすることが好ましい。５ｗｔ％未満では無機フィラー６ｆを混合する意味がない一方、９０ｗｔ％を超えると、接着力が極度に低下するとともに、シート化するのが困難になるため好ましくないためである。
【０１３５】
なお、上記のような複数の樹脂層６ｘ，６ｙ又は６ｘ，６ｙ，６ｚで構成される多層構造の膜を異方性導電層として用いてＩＣチップ１を基板４に熱圧着した場合には、接合時の熱により絶縁性樹脂６ｍが軟化、溶融して上記樹脂層が混じり合うので、最終的には、各樹脂層の明確な境界が無くなり、図３３のように傾斜した無機フィラー分布となる。
【０１３６】
さらに、上記第１４実施形態又は各変形例において、無機フィラー６ｆの入った部分又は層を有する異方性導電層、又は、無機フィラー分布が傾斜した異方性導電層において、上記部分又は樹脂層に応じて、異なった絶縁性樹脂を用いることも可能である。例えば、ＩＣチップ１に接触する部分又は樹脂層では、ＩＣチップ表面に用いられる膜素材に対して密着性を向上させる絶縁性樹脂を用いる一方、基板４に接触する部分又は樹脂層では、基板表面の材料に対して密着性を向上させる絶縁性樹脂を用いることも可能となる。
【０１３７】
上記第１４実施形態及びそれらの上記種々の変形例によれば、ＩＣチップ１又は上記基板４と異方性導電層１０との接合界面では無機フィラー６ｆが存在しないかその量が少なく、絶縁性樹脂本来の接着性が発揮されて、上記接合界面で接着性の高い絶縁性樹脂が多くなり、ＩＣチップ１又は上記基板４と絶縁性樹脂６ｍとの密着強度を向上させることができて、ＩＣチップ１又は上記基板４との接着性が向上する。これにより、各種信頼性試験での寿命が向上するとともに、曲げに対しての剥離強度が向上する。
【０１３８】
もし、接着そのものには寄与しないが線膨張係数を下げる効果を持つ無機フィラー６ｆが絶縁性樹脂６ｍ中に均一に分散されていると、基板４又はＩＣチップ表面に無機フィラー６ｆが接触し、接着に寄与する接着剤の量が減少することになり、接着性の低下を招く。この結果、もしＩＣチップ１または基板４と接着剤の間で剥離が生じると、そこから水分が侵入し、ＩＣチップ１の電極の腐食などの原因となる。また、剥離部分から剥がれが進行すると、ＩＣチップ１と基板４の接合そのものが不良となり、電気的に接続不良となる。
【０１３９】
これに対して、上記第１４実施形態及びそれらの上記種々の変形例によれば、上記したように、無機フィラー６ｆによる線膨張係数を下げる効果を持たせたまま接着力を向上させることができる。これによって、ＩＣチップ１及び基板４との密着強度が向上し、信頼性が向上する。
【０１４０】
さらに、無機フィラー６ｆの少ない部分７００又は樹脂層６ｘをＩＣチップ側に配置した場合、又は、ＩＣチップ側において無機フィラー分布を小さくした場合には、当該部分７００又は樹脂層６ｘは、ＩＣチップ表面の窒化シリコンや酸化珪素からなるパッシベイション膜に対して密着力を向上させることが可能となる。また、これらＩＣチップ表面に用いられる膜素材に対して密着性を向上させる絶縁性樹脂を適宜選択して用いることも可能となる。また、ＩＣチップ近傍での弾性率を下げることで、異方性導電層の一例である封止シート材料のなかでの応力集中が緩和される。基板４に用いられる材料がセラミックのように固い（弾性率の高い）場合には、このような構造をとると、基板近傍での封止シート材料との弾性率、線膨張係数がマッチングして、尚、好適である。
【０１４１】
一方、無機フィラー６ｆの少ない部分７００又は樹脂層６ｘを基板側に配置した場合には、又は、基板側において無機フィラー分布を小さくした場合には、樹脂基板やフレキシブル基板（ＦＰＣ）などのように基板４に曲げが加わるような場合において、基板４を電子機器の筐体に組み込む際に曲げ応力が加わるようなとき、基板４と異方性導電層の一例である封止シートとの密着強度を向上する目的で用いることができる。ＩＣチップ側の表面層がポリイミド膜で形成された保護膜よりなる場合においては、一般に、絶縁性樹脂の密着が良好で、問題とならない場合にＩＣチップ１から基板４にかけて、弾性率と線膨張係数が連続的または段階的に変化することで、ＩＣチップ側で封止シートが固く、基板側では柔らかい材料とすることができる。これにより、封止シート内部での応力発生が小さくなることから信頼性が向上する。
【０１４２】
さらに、ＩＣチップ側と基板側の両側に無機フィラー６ｆの少ない部分７００又は樹脂層６ｘ，６ｚを配置した場合、又は、ＩＣチップ側と基板側の両側において無機フィラー分布を小さくした場合には、上記ＩＣチップ側と基板側との２つの場合を両立させるものであり、ＩＣチップ側及び基板側の両方での密着性を向上させることができるとともに、線膨張係数を下げてＩＣチップ１と基板４の両者を高い信頼性で接続させることができる。また、ＩＣチップ側表面の材質及び基板材質に応じて、より密着性、樹脂塗れ性の良好な絶縁性樹脂を選択して用いることができる。また、これらの無機フィラー６ｆの量の多い少ないの傾斜は自由に変えることができるので、無機フィラー６ｆの少ない部分又は層を極薄くしたりすることで、基板材料とのマッチングが可能である。
【０１４３】
（第１５実施形態）
次に、本発明の第１５実施形態においては、上記第８〜１４実施形態及びそれらの変形例にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置及び上記実装方法により上記ＩＣチップが上記基板に実装された電子部品ユニット若しくはモジュール例えば半導体装置により使用される異方性導電層の製造工程を図３４，図３５に基づいて説明する。
【０１４４】
まず、直接、回路基板４上で異方性導電層を形成する場合には、回路基板４の上に、第１樹脂シートを貼付け、その上に第２樹脂シートを貼付ける。このとき、第１樹脂シートに無機フィラー６ｆが多い場合は図２８（Ａ）または図３０のようになり、逆の場合には図２８（Ｂ）または図３１のようになる。すなわち、前者の場合には、第１樹脂シートは上記無機フィラー６ｆが多い部分７０１又は第２樹脂層６ｙに対応する樹脂シートであり、後者の場合には、上記無機フィラー６ｆが少ない部分７００又は第１樹脂層６ｘに対応する樹脂シートとなる。
【０１４５】
また、第２樹脂シートの上にさらに第３樹脂シートを形成して、第１樹脂シートと第３樹脂シートとが無機フィラー６ｆが少ない部分７００又は第１樹脂層６ｘに対応する場合には、図２８（Ｃ）または図３２（Ａ）のようになる。
【０１４６】
また、これらを、図３４，図３５に示すように、予めセパレータと呼ばれるベースフィルム６７２上で、第１樹脂シート６７３と第２樹脂シート６７４とをこの順に（図３４，図３５にはこの場合のみ示す。）、又はこれとは逆に、又はさらに第３樹脂シートをも、貼り付けて形成してもよい。この場合には、図３４，図３５のように、上下一対の加熱可能なローラ６７０，２７０などで複数の樹脂シート６７３，６７４を、必要に応じて加熱しつつ、貼り付けていく。その後、形成された樹脂シート体６７１を所定寸法毎に切断すれば、図２８（Ａ）〜（Ｃ），図２９（Ａ）〜（Ｃ），図３０〜３２のいずれかに示すような上記異方性導電膜シート１０となる。
【０１４７】
また、別の変形例として、異方性導電膜シート１０が連続した異方性導電膜シート体を作製する際には、溶剤に溶かせたエポキシ及び無機フィラーをドクターブレード法などによりセパレーターと呼ばれるベースフィルム上に塗布する。この溶剤を乾燥させて異方性導電膜シート体が製作される。
【０１４８】
このとき、一旦、無機フィラー６ｆの濃度が低いか、又は、無機フィラー６ｆが入っていない液体状の絶縁性樹脂を第１層としてベースフィルム上に塗布し、場合によっては、その塗布された第１層の乾燥を行う。乾燥しない場合には、無機フィラー６ｆが、若干、第１層に第２層の無機フィラー６ｆが混入していき、図３３のように無機フィラー分布が傾斜した構造となる。
【０１４９】
上記塗布形成された第１層の上に、無機フィラー６ｆを第１層よりも多く混入した液体状の絶縁性樹脂を塗布して第２層とする。第２層を乾燥することにより、ベースフィルム上に第１層と第２層とが形成された２層構造の異方性導電膜シート体が形成できる。異方性導電膜シート体を所定寸法毎に切断すれば、図２８（Ａ），図２９（Ａ），図３０に示すような上記異方性導電膜シート１０となる。
【０１５０】
なお、基板側に無機フィラー６ｆが少ない層を配置する場合には、上記と逆の工程、すなわち、ベースフィルム上に第２層を形成したのち、第２層上に第１層を形成して、２層構造の異方性導電膜シート体が形成できる。異方性導電膜シート体を所定寸法毎に切断すれば、図２８（Ｂ），図２９（Ｂ），図３１に示すような上記異方性導電膜シート１０となる。
【０１５１】
また、一旦、無機フィラー６ｆの濃度が低い、又は、無機フィラー６ｆが入っていない絶縁性樹脂６ｍを第１層として塗布乾燥（省略されることもある。）し、第１層の上に無機フィラー３ｆを第１層よりも多く混入した絶縁性樹脂を塗布して第２層として塗布乾燥（省略されることもある。）し、この上に無機フィラーの量が第２層より少ないまたは無い第３層を塗布する。これを乾燥することにより、ベースフィルム上に第１層と第２層と第３層とが形成された３層構造の異方性導電膜シート体が形成できる。異方性導電膜シート体を所定寸法毎に切断すれば、図２８（Ｃ），図２９（Ｃ），図３２（Ａ）に示すような上記異方性導電膜シート１０となる。
【０１５２】
上記直接、回路基板４上で異方性導電層を形成する方法によれば、上記電子部品ユニットを製造する側で、上記異方性導電層において、電子部品に最適な材料の樹脂を選択して電子部品側に配置する一方、基板に最適な材料の樹脂を選択して基板側に配置することができ、樹脂の選択の自由度を高めることができる。
【０１５３】
これに対して、異方性導電膜シート体を製造する方法では、上記したほど選択の自由度は無いが、一括して多数の上記異方性導電膜シート１０を製造することかできて、製造効率が良いとともに安価なものとなるとともに、貼り付け装置が１台で十分になる。
【０１５４】
上記したように、本発明の上記各実施形態によれば、電子部品例えばＩＣチップと回路基板を接合するのに従来要した工程の多くを無くすことができ、非常に生産性を向上させることができる。すなわち、例えば、従来例として記載したスタッド・バンプ・ボンディングや半田バンプによる接合では、フリップチップ接合した後に封止材を注入してバッチ炉に入れて硬化する必要がある。この封止材の注入には、１ケあたり数分、また、封止材の硬化に、２から５時間を要する。スタッド・バンプ・ボンディング実装においては、さらにその前行程として、バンプにＡｇペーストを転写して、これを基板に搭載した後、Ａｇペーストを硬化するという工程が必要となる。この工程には２時間を要する。これに対して、上記実施形態の方法では、上記封止工程を無くすことができ、非常に生産性を向上させることができる。さらに、上記実施形態では、固体又は半固体の絶縁性樹脂の封止シート等を用いることにより、例えば分子量の大きなエポキシ樹脂を用いることができることとなり、１０〜２０秒程度の短時間で接合が可能となり、接合時間の短縮も図ることができ、さらに生産性を向上させることができる。 さらに、以下のような効果をも奏することができる。
【０１５５】
（１）バンプ形成
バンプをメッキで形成する方法（従来例３）では、専用のバンプ形成工程を半導体メーカーで行う必要があり、限定されたメーカーでしかバンプの形成ができない。ところが、本発明の上記実施形態によれば、ワイヤボンディング装置により、汎用のワイヤボンディング用のＩＣチップを用いることができ、ＩＣチップの入手が容易となる。すなわち、汎用のワイヤボンディング用のＩＣチップを用いることができる理由は、ワイヤボンディングであれば、Ａｌパッドが形成された通常のＩＣパッド上に、ワイヤボンディング装置やバンプボンディング装置を用いてバンプが形成可能であるからである。一方、バンプをメッキで形成する方法（従来例３）によりメッキバンプを形成するには、Ａｌパッドの上に、Ｔｉ、Ｃｕ、Ｃｒなどのバリヤメタルを形成したのちにレジストをスピンコートで塗布し、露光してバンプ形成部のみ穴をあける。これに電気を通電して、その穴部分にＡｕなどからなるメッキを行うことで形成する。従って、メッキバンプを形成するには、大規模なメッキ装置や、シアン化合物などの危険物の廃液処理装置を必要とするので、通常のアセンブリ工程を行う工場では現実には実施不可能である。
【０１５６】
また、従来例１の方法に比べて、導電性接着剤の転写といった不安定な転写工程での接着剤の転写量を安定させるためのバンプレベリングが不要となり、そのようなレベリング工程用のレベリング装置が不要となる。その理由は、バンプを押圧しながら基板の電極上で押しつぶすため、予めバンプだけをレベリングしておく必要がないためである。
【０１５７】
また、上記実施形態において以下のようにすれば、バンプ１０３を回路基板４の電極５にズレて実装された場合においても、信頼性の高い接合を達成することもできる。すなわち、バンプ３をＩＣチップ１上に形成する際にワイヤボンディングと同様に金線を電気スパークにより金ボール９６ａを形成する。次に、９５ａで示す直径Φｄ−Ｂｕｍｐのボール９６ａを形成し、これをチャムファー角θｃが１００°以下となるキャピラリー１９３の９３ａで示すチャムファー直径φＤを金ボール９６ａの直径ｄ−Ｂｕｍｐの１／２から３／４とし、キャピラリー１９３の金ボール９６ａと接する部分に平らな部位を設けない先端形状としたキャピラリー１９３でＩＣチップ１の電極２に超音波及び熱圧着によりバンプ１０３を形成する。上記形状のキャピラリー１９３を用いることで図１０（Ｂ）のような先端が大略円錐状のバンプ１０３をＩＣチップ１の電極２に形成することができる。上記方法で形成したバンプ１０３を回路基板４の電極５に図１１（Ｃ）のごとく寸法Ｚだけズレて実装された場合においても、バンプ１０３がその先端が大略円錐形であるためバンプ１０３の外径の半分までのズレである場合はバンプ１０３の一部が必ず基板４の電極５と接触することができる。従来のバンプ３の図１１（Ｄ）ではバンプ３のいわゆる台座３ｇの幅寸法ｄの一部が接触するが、部分的にしか接触せず不安定な接合となる。これを冷熱衝撃試験やリフローにかけた場合に接合部分がオープンとなる。本発明では、このような不安定な接合がなくなり、生産歩留まりと信頼性の高い接合を提供することができる。
【０１５８】
（２）ＩＣチップと回路基板の接合
従来例２の方法によれば、接続抵抗は、バンプと回路基板の電極の間に存在する導電粒子の数に依存していたが、本発明の上記実施形態では、ＩＣチップ側電極と基板側電極との間の電気的導通のために導電粒子を両電極間に挟み込む必要が無く、独立した工程としてのレベリング工程においてバンプ３をレベリングせずに回路基板４の電極５に従来例１、２よりも強い荷重（例えば、１バンプ３あたり２０ｇｆ以上の加圧力）で押しつけてバンプ３と電極５とを直接的に接合することができるため、介在する粒子数に接続抵抗値が依存せず、安定して接続抵抗値が得られる。すなわち、上記導電粒子１０ａは、バンプ３と基板電極５との直接接合において、導電粒子１０ａがバンプ３と基板電極５との間に挟まれた場合には、基板側の電極５とＩＣチップ側のバンプ３との間での接続抵抗値を低下せしめることができるといった、付加的効果を奏するものである。
【０１５９】
また、従来のレベリング工程では基板電極との接合時のバンプ高さを一定に整えるために行っているが、本発明の上記各実施形態ではバンプ３の押しつぶしを電極２又は５への接合と同時に行うことができるので、独立したレベリング工程が不要であるばかりでなく、接合時に回路基板４の反りやうねりを変形させて矯正しながら接合することができるので、又は、バンプ３，１０３に付着させた導電性ペーストを硬化して接合時に導電性ペーストを変形させることにより、バンプ３，１０３のレベリングを一切不要として、接合時に回路基板４の反りやうねりを変形させて矯正しながら接合するので、反りやうねりに強い。
【０１６０】
ところで、従来例１では１０μｍ／ＩＣチップ（１個のＩＣチップ当たり１０μｍの厚み反り寸法精度が必要であることを意味する。）、従来例２では２μｍ／ＩＣ、従来例３でも１μｍ／ＩＣチップ（バンプ高さバラツキ±１μｍ以下）というような高精度の基板４やバンプ３，１０３の均一化が必要であり、実際上は、ＬＣＤに代表されるガラス基板が用いられている。これに対して、本発明の上記実施形態によれば、接合時に回路基板４の反りやうねりを変形させて矯正しながら接合するので、反りやうねりのある平面度の悪い基板、例えば、樹脂基板、フレキシブル基板、多層セラミック基板などを用いることができ、より低廉で汎用性のあるＩＣチップの接合方法を提供することができる。
【０１６１】
また、ＩＣチップ１と回路基板４との間の熱硬化性樹脂６ｍの体積をＩＣチップ１と回路基板４との間の空間の体積より大きくするようにすれば、この空間からはみ出すように流れ出て、封止効果を奏することができる。よって、従来例１で必要とした導電性接着剤でＩＣチップと回路基板を接合した後にＩＣチップの下に封止樹脂（アンダーフィルコート）を行う必要がなく、工程を短縮することができる。
【０１６２】
なお、無機フィラー６ｆを熱硬化性樹脂６ｍにその５〜９０ｗｔ％程度配合することにより、熱硬化性樹脂の弾性率、熱膨張係数を基板４に最適なものにコントロールすることができる。これに加えて、通常のメッキバンプでこれを利用すると、バンプと回路基板の間に無機フィラーが入り込み、接合信頼性が低くなる。しかしながら、本発明の上記実施形態のようにスタッドバンプ（ワイヤーボンディングを応用した形成方法）を用いるようにすれば、接合開始当初に熱硬化性樹脂６ｍ中に入り込んできた尖っているバンプ３，１０３により、無機フィラー６ｆを、よって、熱硬化性樹脂６ｍを、バンプ３，１０３の外側方向へ押し出さすことにより、バンプ３，１０３が変形していく過程で無機フィラー６ｆと熱硬化性樹脂６ｍをバンプ３，１０３と電極５，２の間から押し出し、不要な介在物を存在させないようにすることができ、より信頼性を向上させることができる。
【０１６３】
以上、本発明によれば、従来の接合工法よりも生産性よく、低廉な電子部品例えばＩＣチップと回路基板の接合方法及びその装置を提供することができる。
【０１６４】
なお、上記第１実施形態においては、レベリングをしない図１に示すようなバンプ３の他、図３７（Ａ），（Ｂ）にそれぞれ示すようなレベリング済みのスタッドバンブ３００，３０１を有するＩＣチップ１と基板４との間での接合にも適用することができる。この場合、レベリング工程は必要となるが、封止工程が不要となるなどの他の効果は奏することができる。また、上記バンプは、めっき又は印刷により、外観が図３７（Ａ），（Ｂ）と大略同様に形成されたバンプを使用することもできる。例えば、ＩＣチップの電極上にチタンやニッケルや金をこの順にめっきでバンプを形成したり、アルミニウムやニッケルなどと合成樹脂とを混合したペーストをＩＣチップの電極上に印刷して乾燥又は硬化させることにより、ポリマーバンプを形成することもできる。特に、レベリングしたバンプやめっき又は印刷により形成したバンプを使用する場合、バンプの変形量を少ないため、万が一、無機フィラーがバンプと基板電極との間に挟まれてしまってバンプと基板電極との間の電気的接続が不安定になる恐れがあるが、バンプと基板電極との間に導電粒子１０ａも挟まれることになり、この導電粒子１０ａによりバンプと基板電極との間の導通を確保することができる。
【０１６５】
【発明の効果】
上記したように、本発明によれば、電子部品と回路基板を接合するのに従来要した工程の多くを無くすことができ、非常に生産性を向上させることができる。
【０１６６】
さらに、以下のような効果をも奏することができる。
【０１６７】
（１）バンプ形成
バンプをメッキで形成する方法（従来例３）では、専用のバンプ形成工程を半導体メーカーで行う必要があり、限定されたメーカーでしかバンプの形成ができない。ところが、本発明によれば、ワイヤボンディング装置により、電子部品の例として汎用のワイヤボンディング用のＩＣチップを用いることができ、ＩＣチップの入手が容易となる。
【０１６８】
また、従来例１の方法に比べて、導電性接着剤の転写といった不安定な転写工程での接着剤の転写量を安定させるためのバンプレベリングが不要となり、そのようなレベリング工程用のレベリング装置が不要となる。
【０１６９】
また、先端が大略円錐状のバンプを電子部品の電極に形成すれば、バンプを回路基板の電極にズレて実装された場合においても、バンプがその先端が大略円錐形であるためバンプの外径の半分までのズレである場合はバンプの一部が必ず基板の電極と接触することができる。従来のバンプではバンプのいわゆる台座の一部が接触するが、部分的にしか接触せず不安定な接合となる。これを冷熱衝撃試験やリフローにかけた場合に接合部分がオープンとなる。本発明では、このような不安定な接合がなくなり、生産歩留まりと信頼性の高い接合を提供することができる。
【０１７０】
（２）ＩＣチップと回路基板の接合
従来例２の方法によれば、接続抵抗は、バンプと回路基板の電極の間に存在する導電粒子の数に依存していたが、本発明では、電子部品側電極と基板側電極との間の電気的導通のために導電粒子を両電極間に挟み込む必要が無く、独立した工程としてのレベリング工程においてバンプをレベリングせずに回路基板の電極に従来例１、２よりも強い荷重（例えば、１バンプあたり２０ｇｆ以上の加圧力）で押しつけてバンプと電極とを直接的に接合することができるため、介在する粒子数に接続抵抗値が依存せず、安定して接続抵抗値が得られる。すなわち、上記導電粒子は、バンプと基板電極との直接接合において、導電粒子がバンプと基板電極との間に挟まれた場合には、基板側の電極と電子部品側のバンプとの間での接続抵抗値を低下せしめることができるといった、付加的効果を奏するものである。
【０１７１】
また、従来のレベリング工程では基板電極との接合時のバンプ高さを一定に整えるために行っているが、本発明ではバンプの押しつぶしを電極への接合と同時に行うことができるので、独立したレベリング工程が不要であるばかりでなく、接合時に回路基板の反りやうねりを変形させて矯正しながら接合することができるので、又は、バンプに付着させた導電性ペーストを硬化して接合時に導電性ペーストを変形させることにより、バンプのレベリングを一切不要として、接合時に回路基板の反りやうねりを変形させて矯正しながら接合するので、反りやうねりに強い。
【０１７２】
ところで、従来例１では１０μｍ／ＩＣチップ（１個のＩＣチップ当たり１０μｍの厚み反り寸法精度が必要であることを意味する。）、従来例２では２μｍ／ＩＣ、従来例３でも１μｍ／ＩＣチップ（バンプ高さバラツキ±１μｍ以下）というような高精度の基板やバンプの均一化が必要であり、実際上は、ＬＣＤに代表されるガラス基板が用いられている。これに対して、本発明によれば、接合時に回路基板の反りやうねりを変形させて矯正しながら接合することができるので、反りやうねりのある平面度の悪い基板、例えば、樹脂基板、フレキシブル基板、多層セラミック基板などを用いることができ、より低廉で汎用性のあるＩＣチップの接合方法を提供することができる。
【０１７３】
また、電子部品と回路基板との間の絶縁性樹脂の体積を電子部品と回路基板との間の空間の体積より大きくするようにすれば、この空間からはみ出すように流れ出て、封止効果を奏することができる。よって、従来例１で必要とした導電性接着剤でＩＣチップと回路基板を接合した後にＩＣチップの下に封止樹脂（アンダーフィルコート）を行う必要がなく、工程を短縮することができる。
【０１７４】
なお、無機フィラーを絶縁性樹脂にその５〜９０ｗｔ％程度配合することにより、絶縁性樹脂の弾性率、熱膨張係数を基板に最適なものにコントロールすることができる。これに加えて、通常のメッキバンプでこれを利用すると、バンプと回路基板の間に無機フィラーが入り込み、接合信頼性が低くなる。しかしながら、本発明のようにスタッドバンプ（ワイヤーボンディングを応用した形成方法）を用いるようにすれぱ、接合開始当初に絶縁性樹脂中に入り込んできた尖っているバンプにより、無機フィラーを、よって、絶縁性樹脂を、バンプの外側方向へ押し出さすことにより、バンプが変形していく過程で無機フィラーと絶縁性樹脂をバンプと電極の間から押し出し、不要な介在物を存在させないようにすることができ、より信頼性を向上させることができる。
【０１７５】
また、同じ重量の無機フィラーを配合する場合には、平均粒径が３μｍ以上の大きな無機フィラーを用いるようにするか、複数の異なる平均粒径を持つ無機フィラーを用いるようにするか、一方の無機フィラーの平均粒径は、他方の無機フィラーの平均粒径の２倍以上異なっている無機フィラーを用いるようにするか、少なくとも２種類の無機フィラーのうちの一方の無機フィラーは３μｍを超える平均粒径を持ち、他方の無機フィラーは３μｍ以下の平均粒径を持つ無機フィラーを用いるようにすれば、無機フィラーの周りにおける吸湿量を減らしめることができ、耐湿性を向上させることが可能となるとともに、無機フィラーの量を増加させることができて、フィルム化（固体化）することが容易になる上に、異方性導電層例えば異方性導電膜シート又は異方性導電膜形成用接着剤の線膨張係数を低下させることができ、より長寿命化させることができて、信頼性を向上させることができる。。
【０１７６】
さらに、平均粒径の大きい一方の無機フィラーは上記絶縁性樹脂と同一材料からなるようにすれば、応力緩和作用を奏するようにすることができ、又、平均粒径の大きい一方の無機フィラーは上記絶縁性樹脂であるエポキシ樹脂よりも柔らかく、上記一方の無機フィラーが圧縮されるようにすれば、応力緩和作用を奏するようにすることもできる。
【０１７７】
また、電子部品又は上記基板と異方性導電層との接合界面では無機フィラーが存在しないかその量を少なくすれば、絶縁性樹脂本来の接着性が発揮されて、上記接合界面で接着性の高い絶縁性樹脂が多くなり、電子部品又は上記基板と絶縁性樹脂との密着強度を向上させることができて、無機フィラーによる線膨張係数を下げる効果を持たせたまま、電子部品又は上記基板との接着性が向上する。これにより、各種信頼性試験での寿命が向上するとともに、曲げに対しての剥離強度が向上する。
【０１７８】
さらに、上記電子部品に接触する部分又は層では、電子部品表面に用いられる膜素材に対して密着性を向上させる絶縁性樹脂を用いる一方、上記基板に接触する部分又は層では、基板表面の材料に対して密着性を向上させる絶縁性樹脂を用いるようにすれば、さらに密着性を向上させることができる。
なお、上記各実施形態において、上記超音波を印加して上記金バンプと上記基板の上記電極とを金属接合するとき及び上記基板の反りの矯正と上記バンプを押しつぶすときの両方の工程において上記電子部品及び基板の両方とも加熱することなく、それぞれ、行ったのち、上記電子部品側から、又は基板側から、又は、上記電子部品側と上記基板側の両方から加熱するようにしてもよい。
【０１７９】
以上、本発明によれば、回路基板と電子部品を接合した後に、電子部品と基板の間に流し込む封止樹脂工程やバンプの高さを一定に揃えるバンプレベリング工程を必要とせず、電子部品を基板に生産性良くかつ高信頼性で接合する回路基板への電子部品の実装方法及び装置を提供することができる。
【図面の簡単な説明】
【図１】 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）はそれぞれ本発明の第１実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法を示す説明図である。
【図２】 （Ａ），（Ｂ）はそれぞれ第１実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法において、熱硬化性樹脂中の無機フィラーが接合開始当初に熱硬化性樹脂中に入り込んできた尖っているバンプによりバンプ外側方向へ押し出される状態を示す説明図、及び、（Ｃ）はバンプと基板電極の間に無機フィラーが入り込まない状態を示す説明図である。
【図３】 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）はそれぞれ本発明の第１実施形態における実装方法において、ＩＣチップのワイヤボンダーを用いたバンプ形成工程を示す説明図である。
【図４】 （Ａ）、（Ｂ）、（Ｃ）はそれぞれ本発明の第１実施形態にかかる実装方法において、回路基板とＩＣチップの接合工程を示す説明図である。
【図５】 （Ａ）、（Ｂ）、（Ｃ）はそれぞれ本発明の第１実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図６】 （Ａ）、（Ｂ）、（Ｃ）は、それぞれ、本発明の第３実施形態の実装方法において異方性導電膜シートに代えて、熱硬化性接着剤を回路基板上に配置することを説明するための説明図、及び、（Ｄ），（Ｅ）はそれぞれ上記第１実施形態での接合状態の拡大説明図である。
【図７】 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ），（Ｆ）は、それぞれ、本発明の第３実施形態の実装方法において、図６の変形例として、異方性導電膜シートに代えて、熱硬化性接着剤を回路基板上に配置することを説明するための説明図である。
【図８】 （Ａ）、（Ｂ）、（Ｃ）はそれぞれ本発明の第５実施形態にかかる実装方法において、回路基板とＩＣチップの接合工程を示す説明図である。
【図９】 （Ａ）、（Ｂ）、（Ｃ）はそれぞれ本発明の第５実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図１０】 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）はそれぞれ本発明の第６実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図１１】 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）はそれぞれ本発明の第６実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図１２】 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）はそれぞれ本発明の第７実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図１３】 は本発明の第７実施形態である実装方法において回路基板とＩＣチップの接合工程を示す説明図である。
【図１４】 （Ａ），（Ｂ）はそれぞれ熱硬化性樹脂シートをＩＣチップ１側に形成した第１実施形態の変形例を示す説明図、及び、熱硬化性接着剤をＩＣチップ１側に形成した第１実施形態の変形例を示す説明図である。
【図１５】 従来の回路基板とのＩＣチップの接合方法を示す断面図である。
【図１６】 （Ａ）、（Ｂ）はそれぞれ従来の回路基板とのＩＣチップの接合方法を示す説明図である。
【図１７】 上記第１実施形態において、８０μｍの外径のバンプの場合の抵抗値と荷重との関係のグラフの図である。
【図１８】 上記第１実施形態において、８０μｍ，４０μｍのそれぞれの外径のバンプと最低荷重との関係に基づき信頼性の高い領域を示したグラフの図である。
【図１９】 上記第３実施形態において、樹脂シート（異方性導電膜シート）の加熱温度と反応率とのグラフの図である。
【図２０】 上記第１実施形態で使用される電子部品搭載装置の斜視図である。
【図２１】 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）はそれぞれ図２０の電子部品搭載装置での部品側での位置認識動作を示す斜視図、部品の位置認識画像の図、基板側での位置認識動作を示す斜視図、基板の位置認識画像の図である。
【図２２】 上記第４実施形態で使用する超音波印加装置の概略図である。
【図２３】 上記第５実施形態で使用される貼り付け装置の概略図である。
【図２４】 （Ａ），（Ｂ）はそれぞれＡＣＦ工法と上記実施形態の工法との比較説明のためのバンプ付近の拡大断面図である。
【図２５】 本発明の第９実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置により接合された接合状態の模式断面図である。
【図２６】 上記第９実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置により使用される樹脂シートの部分拡大模式断面図である。
【図２７】 本発明の第１３実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置により接合された接合状態での絶縁性樹脂と無機フィラーの模式断面図である。
【図２８】 （Ａ），（Ｂ），（Ｃ），（Ｄ）はそれぞれ本発明の第１４実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置により使用される異方性導電層の種々の例を示す電子部品ユニットの模式断面図である。
【図２９】 （Ａ），（Ｂ），（Ｃ），（Ｄ）はそれぞれ本発明の第１４実施形態の変形例にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置により使用される異方性導電層の種々の例の模式断面図である。
【図３０】 図２９（Ａ）に示された上記第１４実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置により使用される異方性導電層を使用して接合された接合状態の模式断面図である。
【図３１】 図２９（Ｂ）に示された上記第１４実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置により使用される異方性導電層を使用して接合された接合状態の模式断面図である。
【図３２】 （Ａ），（Ｂ）は図２９（Ｃ），（Ｄ）にそれぞれ示された上記第１４実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置により使用される異方性導電層を使用して接合された接合状態の模式断面図である。
【図３３】 （Ａ），（Ｂ），（Ｃ），（Ｄ），（Ｅ），（Ｆ）はそれぞれ上記第１４実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置により使用される異方性導電層の無機フィラーの量と異方性導電層の厚み方向の位置との様々な関係のグラフを示す図である。
【図３４】 本発明の第１５実施形態にかかる回路基板への電子部品例えばＩＣチップの実装方法及び装置により使用される異方性導電層の製造工程の説明図である。
【図３５】 図３４の部分拡大図である。
【図３６】 上記第１実施形態の一具体例における導電粒子の平均直径と無機フィラーの粒子の平均直径の分布図である。
【図３７】 （Ａ），（Ｂ）はそれぞれ上記第１実施形態の変形例において使用可能なバンプの例を示す図である。
【符号の説明】
１…ＩＣチップ、２，５…電極、３，１０３…バンプ、３ｇ…台座、４…回路基板、６ｂ…異方性導電膜形成用熱硬化性接着剤、６ｆ…無機フィラー、６ｆ−１…平均粒径の大きな無機フィラー、６ｆ−２…平均粒径の小さな無機フィラー、６ｍ…異方性導電層（例としては熱硬化性樹脂）、６ｖ…第４樹脂層、６ｗ…第５樹脂層、６ｘ…第１樹脂層、６ｙ…第２樹脂層、６ｚ…第３樹脂層、７…貼付けツール、８…接合ツール、８ａ…ヒータ、９，１０９，２０１…ステージ、１０…異方性導電膜シート、１０ａ…導電粒子、１０ｓ…異方性導電膜シートを構成していて硬化した樹脂、９３，１９３…キャピラリー、１９３ａ…先端部位、９３ｂ…平らな部位、９５…ワイヤ、９６，９６ａ…ボール、９８…湾曲部、９９…ループ、２００…保持部材、６７０…ローラ、６７１…絶縁性樹脂シート体、６７２…ベースフィルム、６７３…第１樹脂シート、６７４…第２樹脂シート、７００…ＩＣチップ及び／又は基板に接触する部分（無機フィラー量が少ないか、もしくは上記無機フィラーを配合しない部分）、７０１…他の部分（無機フィラー量が多い部分）、７０２…無機フィラー量が少ないか、もしくは上記無機フィラーを配合しない部分、７０３…無機フィラー量が多い部分。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed circuit board for electronic circuits (referred to herein as a “substrate” as a representative example, but this “substrate” means an object to be mounted such as an interposer or other component on which an electronic component is mounted. )) Electronic component such as an IC chip or a surface acoustic wave (SAW) device mounted in a single state (bare IC in the case of an IC chip), a mounting method of the electronic component on a circuit board, an apparatus therefor, and the above mounting method The present invention relates to an electronic component unit in which the electronic component is mounted on the substrate.
[0002]
[Prior art]
Today, electronic circuit boards are used in various products, their performance improves day by day, the frequency used on the circuit board is also increasing, and flip chip mounting where impedance is low uses high frequency It is a mounting method suitable for electronic equipment. Also, with the increase in portable devices, flip chip mounting is required for mounting an IC chip on a circuit board as it is, not as a package. For this reason, a certain number of defective products are mixed in an IC chip that is mounted on a circuit board as it is alone or mounted on an electronic device or a flat panel display. In addition to the flip chip, CSP (Chip Size Package), BGA (Ball Grid Array) and the like have been used.
[0003]
As a method for joining an IC chip to a circuit board of a conventional electronic device (conventional example 1), there is one disclosed in Japanese Patent Publication No. 06-66355. This is shown in FIG. As shown in FIG. 15, the Ag paste 74 is transferred to the IC chip 71 on which the bump 73 is formed and connected to the electrode 75 of the circuit board 76, and then the Ag paste 74 is cured, and then the sealing material 78 is attached to the IC chip 71. A method of pouring between the circuit board 76 and the circuit board 76 is generally known.
[0004]
Further, as a method of joining an IC chip to a liquid crystal display (conventional example 2), an anisotropic conductive film 80 is used as shown in Japanese Patent Publication No. 62-6652 shown in FIG. An anisotropic conductive adhesive layer 81 formed by adding conductive fine pieces 82 in a resin 83 is peeled off from the separator 85 and applied to the glass of the substrate or the liquid crystal display 84, and the IC chip 86 is thermocompression bonded, thereby making the Au A semiconductor chip connection structure in which the anisotropic conductive adhesive layer 81 is interposed between the lower surface of the IC chip 86 other than under the bumps 87 and the substrate 84 is generally known.
[0005]
In Conventional Example 3, a UV curable resin is applied to a substrate, an IC chip is mounted on the substrate, and the resin between the two is cured by applying UV while applying pressure. Methods of maintaining are known.
[0006]
Thus, in order to join the IC chips, an IC chip such as a flat package is die-bonded on the lead frame, the IC chip electrodes and the lead frame are connected by wire bonding, and resin molding is performed to form a package. Later, the bonding was performed by printing a cream solder on a circuit board, mounting a flat package IC thereon, and performing a reflow process. In these methods called SMT (Surface Mount Technology), the process of packaging the IC is long, and it takes time to produce the IC components, and it is difficult to reduce the size of the circuit board. For example, when the IC chip is sealed in a flat pack, it requires about 4 to 10 times the area of the IC chip, and this has been a factor that hinders downsizing.
[0007]
On the other hand, a flip chip method in which an IC chip is directly mounted on a substrate in a bare state for shortening the process and reducing the size and weight has recently been used. This flip-chip method is used for stud bump bonding (SBB) for bump formation, bump leveling, Ag / Pd paste transfer, mounting, inspection, sealing with a sealing resin, and inspection for IC chips, and for IC chips. Many methods have been developed, such as the formation of bumps and the application of UV curable resin to a substrate in parallel, followed by mounting, UV curing of the resin, and UV resin bonding for inspection.
[0008]
[Problems to be solved by the invention]
However, each method has a drawback that it takes time to cure the paste for joining the bumps of the IC chip and the electrodes of the substrate and to apply and cure the sealing resin, resulting in poor productivity. Further, it is necessary to use a ceramic or glass whose warpage is controlled as a circuit board, which has a disadvantage of being expensive.
[0009]
Further, in the method of using the conductive paste as the bonding material as in Conventional Example 1, it is necessary to use the bumps of the IC chip after leveling and flattening in order to stabilize the transfer amount.
[0010]
In addition, in the joint structure using the anisotropic conductive adhesive as in Conventional Example 2, a glass substrate is developed as the base material of the circuit board, but the electrical connection between the IC chip side electrode and the substrate side electrode is developed. Conductive particles need to be sandwiched between both electrodes for electrical conduction, so it is necessary to uniformly disperse the conductive particles in the conductive adhesive. However, the conductive particles in the conductive adhesive are uniformly dispersed. In order to cause a short circuit due to abnormal dispersion of particles, an expensive conductive adhesive, or to make the bump height uniform, bumps on the electrodes of the IC chip are formed by electroplating. I had to.
[0011]
Further, in the method of bonding using a UV curable resin as in Conventional Example 3, the bump height variation must be ± 1 (μm) or less, and a flat surface such as a resin substrate (glass epoxy substrate) or the like. There was a problem that it could not be bonded to a poor substrate. Also in the method using solder, it is necessary to pour and harden the sealing resin after bonding in order to alleviate the thermal expansion / contraction difference between the substrate and the IC chip. The curing of the resin sealing requires a time of 2 to 8 hours, and there is a problem that productivity is extremely poor.
[0012]
Accordingly, an object of the present invention is to solve the above-mentioned problem, and after bonding the circuit board and the electronic component, the sealing resin process that flows between the electronic component and the substrate and the bumps that make the bump height uniform Method and apparatus for mounting electronic component on circuit board, which does not require leveling process, and bonds electronic component to substrate with high productivity and high reliability by interposing an anisotropic conductive layer having conductive particles, and the above mounting method Thus, an electronic component unit in which the electronic component is mounted on the substrate is provided.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is configured as follows.
[0014]
  According to the first aspect of the present invention, similarly to wire bonding, a ball is formed by electric spark at the tip of a metal wire, and the formed ball is formed into an electrode of an electronic component by a capillary.InForm an amplifier,
  Without leveling the bumps formed above,The electronic component is mounted on the substrate by aligning the electrode of the electronic component and the electrode of the circuit board while interposing an anisotropic conductive layer containing conductive particles in an insulating resin compounded with an inorganic filler. ,
  afterwards,With a tool heated to a certain temperatureThe above electronic componentsTop surface ofWhile heating fromThe insulating resin of the anisotropic conductive layer interposed between the electronic component and the circuit board while correcting the warp of the board by pressing the electronic component against the circuit board with a pressure P1 as a pressing force Harden the
Thereafter, after a predetermined time, the applied pressure is lowered to a pressure P2 lower than the pressure P1 to relieve stress during curing of the insulating resin of the anisotropic conductive layer,There is provided a mounting method of an electronic component, wherein the electronic component and the circuit board are joined to electrically connect the electrode of the electronic component and the electrode of the circuit board.
[0015]
  According to a second aspect of the invention,The electronic component mounting method according to the first aspect, wherein the pressure P1 is 20 gf / bump or more, and the pressure P2 is ½ or less of the pressure P1.I will provide a.
[0016]
  According to a third aspect of the invention,Like the upper wire bonding, a ball is formed by electric spark at the tip of the metal wire, and a bump is formed on the electrode of the electronic component by the capillary with the formed ball,
Align the electrodes of the electronic component and the electrodes of the circuit board while interposing an anisotropic conductive layer containing conductive particles in an insulating resin containing an inorganic filler without leveling the formed bump. And mounting the electronic component on the substrate,
Thereafter, while heating from the upper surface of the electronic component with a tool heated to a predetermined temperature, the electronic component is pressed against the circuit board with pressure P1 as a pressing force to correct the warp of the substrate. And curing the insulating resin of the anisotropic conductive layer interposed between and the circuit board,
Then, after a predetermined time, the electronic component and the circuit board are placed while reducing the applied pressure to a pressure P2 lower than the pressure P1 to relieve stress during curing of the insulating resin of the anisotropic conductive layer. A method for mounting an electronic component, characterized in that the electrode of the electronic component and the electrode of the circuit board are electrically connected by bonding.I will provide a.
[0017]
  According to a fourth aspect of the present invention,The electronic component mounting method according to the third aspect, wherein the pressure P1 is 20 gf / bump or more, and the pressure P2 is 1/2 or less of the pressure P1.I will provide a.
[0018]
  According to a fifth aspect of the present invention,As with wire bonding, a ball is formed by electric spark at the tip of a metal wire, and the formed ball is ultrasonically thermocompression bonded to an electrode of an electronic component by a capillary to form a bump.
The electronic component is mounted on the substrate by aligning the electrode of the electronic component and the electrode of the circuit board while interposing an anisotropic conductive layer containing conductive particles in an insulating resin compounded with an inorganic filler. ,
Then, while heating from the electronic component side, from the substrate side, or from both the electronic component side and the substrate side, the electronic component is applied to the circuit board by a tool at 20 gf per bump. Pressing with the above applied pressure, curing the insulating resin of the anisotropic conductive layer interposed between the electronic component and the circuit board while correcting the warp of the substrate and crushing the bump, An electronic component mounting method for joining an electronic component and the circuit board and electrically connecting the electrode of the electronic component and the electrode of the circuit board,
The anisotropic conductive layer is located between the electronic component and the substrate and is disposed between the fourth resin layer made of an insulating resin mixed with the inorganic filler, and an intermediate between the electronic component and the substrate. And a fifth resin layer made of an insulating resin that is located in a portion and has a smaller amount of the inorganic filler than the fourth resin layer.I will provide a.
[0019]
  According to a sixth aspect of the present invention,As with wire bonding, a ball is formed by electric spark at the tip of a metal wire, and the formed ball is ultrasonically thermocompression bonded to an electrode of an electronic component by a capillary to form a bump.
The electronic component is mounted on the substrate by aligning the electrode of the electronic component and the electrode of the circuit board while interposing an anisotropic conductive layer containing conductive particles in an insulating resin compounded with an inorganic filler. ,
Then, while heating from the electronic component side, from the substrate side, or from both the electronic component side and the substrate side, the electronic component is applied to the circuit board by a tool at 20 gf per bump. Pressing with the above applied pressure, curing the insulating resin of the anisotropic conductive layer interposed between the electronic component and the circuit board while correcting the warp of the substrate and crushing the bump, An electronic component mounting method for joining an electronic component and the circuit board and electrically connecting the electrode of the electronic component and the electrode of the circuit board,
The anisotropic conductive layer is located between the electronic component and the substrate and is disposed between the fourth resin layer made of an insulating resin mixed with the inorganic filler, and an intermediate between the electronic component and the substrate. And a fifth resin layer made of an insulating resin that is located in the portion and does not contain the amount of the inorganic filler.I will provide a.
[0020]
  According to the seventh aspect of the present invention,As with wire bonding, a ball is formed by electric spark at the tip of a metal wire, and the formed ball is ultrasonically thermocompression bonded to an electrode of an electronic component by a capillary to form a bump.
The electronic component is mounted on the substrate by aligning the electrode of the electronic component and the electrode of the circuit board while interposing an anisotropic conductive layer containing conductive particles in an insulating resin compounded with an inorganic filler. ,
Then, while heating from the electronic component side, from the substrate side, or from both the electronic component side and the substrate side, the electronic component is applied to the circuit board by a tool at 20 gf per bump. Pressing with the above applied pressure, curing the insulating resin of the anisotropic conductive layer interposed between the electronic component and the circuit board while correcting the warp of the substrate and crushing the bump, An electronic component mounting method for joining an electronic component and the circuit board and electrically connecting the electrode of the electronic component and the electrode of the circuit board,
The anisotropic conductive layer is configured such that the amount of the inorganic filler gradually decreases from a portion in contact with the electronic component and the substrate toward an intermediate portion between the electronic component and the substrate. Mounting method for electronic componentsI will provide a.
[0067]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments according to the present invention will be described below in detail with reference to the drawings.
[0068]
(First embodiment)
Hereinafter, the IC chip is mounted on the substrate by the mounting method of the electronic component according to the first embodiment of the present invention and the mounting method of the IC chip on the circuit board as an example of the device and the mounting method. An electronic component unit or module such as a semiconductor device will be described with reference to FIGS.
[0069]
First, an IC chip mounting method on a circuit board according to the first embodiment of the present invention will be described with reference to FIGS. 1 (A) to 4 (C) and FIGS. 6 (A) to (F).
[0070]
In the IC chip 1 which is an example of the electronic component of FIG. 1A, bumps (projection electrodes) 3 are formed on the Al pad electrode 2 of the IC chip 1 by the operation shown in FIGS. 3A to 3F by a wire bonding apparatus. Form. That is, the ball 96 is formed at the lower end of the wire 95 protruding from the capillary 93 which is the holder in FIG. 3A, the capillary 93 holding the wire 95 is lowered in FIG. 3 is joined to the electrode 2 to form the shape of the bump 3. In FIG. 3C, the wire 95 is sent downward, and the capillary 93 starts to rise, and a substantially rectangular loop as shown in FIG. 99, the capillary 93 is moved to form a curved portion 98 on the top of the bump 3 as shown in FIG. 3 (E), and the bump 3 as shown in FIG. 1 (B) and FIG. Form. Alternatively, in FIG. 3B, the wire 95 is clamped by the capillary 93, and the capillary 93 is lifted and pulled upward, so that a metal wire, for example, a gold wire (gold wire) 95 (as an example of the metal wire) Is a wire of tin, aluminum, copper, or an alloy in which a trace element is contained in these metals, but in the following embodiment, it is described as a gold wire (gold wire) as a representative example. You may make it form the shape of bump 3 like FIG.3 (G). FIG. 1B shows a state in which the bump 3 is formed on each electrode 2 of the IC chip 1 as described above.
[0071]
Next, in this embodiment, when the IC chip 1 in which the bump 3 is formed on each electrode 2 is attached to the circuit board 4, an anisotropic conductive film (ACF) sheet 10 is interposed as an example of the anisotropic conductive layer. It is something to be made. This anisotropic conductive film sheet 10 contains an inorganic filler 6f having an average diameter smaller than the average diameter of the conductive particles 10a in the insulating thermosetting solid resin constituting the anisotropic conductive film sheet 10. For example, as shown in FIG. 36, when the average diameter of the conductive particles 10a is 0.5 μm smaller than the average diameter of 1.0 μm of the conductive particles 10a in the conventional ACF, the average diameter of the particles of the inorganic filler 6f is 3 About 5 μm. As the conductive particles 10 a included in the anisotropic conductive film sheet 10, nickel powder plated with gold is used. By configuring in this way, the connection resistance value between the electrode 5 on the substrate side and the bump 3 on the IC chip side can be lowered, which is more preferable.
[0072]
More preferably, the conductive particles 10a are coated with an insulating layer 10a-2 on the outside of the conductive particle body 10a-1 of the conductive particles 10a, and the amount of the conductive particles 10a is generally used in an anisotropic manner. By setting the conductive film 10 times or more of the conductive film, the conductive particles 10a are sandwiched between the bumps 3 with a certain probability, and the resistance to thermal shock due to swelling during moisture absorption and subsequent reflow can be improved.
[0073]
When the conductive particles 10a thus insulated are sandwiched between the bumps 3 and the substrate electrode 5, the extremely thin insulating coating portion 10a-2 outside the conductive particles 10a is scraped off at that time. The main body 10a-1 is exposed and exhibits conductivity. Therefore, in the portion not sandwiched between the bump 3 and the electrode 5, the insulating coat portion 10a-1 is not scraped off and thus does not exhibit conductivity. Therefore, it is difficult for a short circuit between the electrode 5 and the electrode 3 to occur in the planar direction. In addition, when a stud bump is used, since the area of the top of the head is small, it is difficult to sandwich the conductive particles 10a between the electrodes 5 and the bumps 3. Therefore, it is necessary to add a large amount of the conductive particles 10a. In such a case, the conductive particles may come into contact with each other to cause a short circuit between the electrodes 3 and 5, so that it is preferable to use insulating conductive particles coated with insulation as described above. In addition, the reflow characteristics and the like are improved because the adhesive for forming an anisotropic conductive film (or an anisotropic conductive film sheet) is in the Z direction (the thickness direction of the anisotropic conductive film sheet) due to swelling due to temperature and humidity. This is because the conductive particles 10a can be further expanded to maintain the connection even when expanded. Therefore, it is preferable to use Au-Ni coated plastic particles having repulsive force for the conductive particles 10a.
[0074]
Next, as shown in FIG. 1 (D), the electrode 5 of the circuit board 4 in FIG. 1 (C) was cut to a size slightly larger than the size of the IC chip 1, and an inorganic filler 6f was blended. The anisotropic conductive film sheet 10 is disposed, and for example, 5 to 10 kgf / cm by the pasting tool 7 heated to 80 to 120 ° C., for example.2The anisotropic conductive film sheet 10 is attached to the substrate 4 with a moderate pressure. Then, the preparation process of the board | substrate 4 is completed by peeling the separator 10g arrange | positioned so that removal to the sticking tool side of the anisotropic electrically conductive film sheet 10 is possible. This separator 10g is for preventing the anisotropic conductive film sheet 10 containing the solid or semi-solid thermosetting resin which mix | blended the inorganic filler 6f with the tool 7 sticking. Here, as shown in FIG. 1 (G) with the G portion of FIG. 1 (F) partially enlarged, the anisotropic conductive film sheet 10 has a spherical shape with an average diameter smaller than the average diameter of the conductive particles 10a. An inorganic filler 6f such as ceramics such as crushed silica and alumina is dispersed in and mixed with an insulating resin 6m, and this is flattened by a doctor blade method or the like to vaporize a solvent component to be solidified. It is preferable to have heat resistance that can withstand high temperatures in the reflow process (for example, heat resistance that can withstand 240 ° C. for 10 seconds). The insulating resin is, for example, an insulating thermosetting resin (for example, epoxy resin, phenol resin, polyimide, etc.), or an insulating thermoplastic resin (for example, poniphenylene sulfide (PPS), polycarbonate, modified polyphenylene oxide (PPO). Etc.), or a mixture of an insulating thermosetting resin and an insulating thermoplastic resin can be used. Here, the description will continue as an insulating thermosetting resin as a representative example. The glass transition point of this thermosetting resin 6m is generally about 120 to 200 ° C. When using only thermoplastic resin, first heat and soften it first, then stop heating and let it cool naturally, while mixing insulating thermoplastic resin with thermoplastic resin In the case of using the above-mentioned one, the thermosetting resin functions more dominantly, so that it is cured by heating with only the thermosetting resin as in the case.
[0075]
Next, as shown in FIGS. 1E and 1F, in the electronic component mounting apparatus 600 of FIG. 20, the bump 3 is formed in the above-described process by the heated joining tool 8 at the tip of the component holding member 601. The IC chip 1 on which the IC chip 1 is formed is attracted and held from the tray 602, and the IC chip 1 is prepared in the previous step and the electrode corresponding to the electrode 2 of the IC chip 1 of the substrate 4 placed on the stage 9. 5, the IC chip 1 is pressed against the substrate 4 through the anisotropic conductive film sheet 10. This alignment uses a known position recognition operation. For example, as shown in FIG. 21C, the position recognition mark 605 or the lead or land pattern formed on the substrate 4 is recognized by the substrate recognition camera 604 of the electronic component mounting apparatus 600, and FIG. As shown in FIG. 4, based on the image 606 obtained by the camera 604, the position of the substrate 4 is determined by recognizing the XY coordinate position of the substrate 4 in the XY direction perpendicular to the stage 9 and the rotation position of the XY coordinate with respect to the origin. recognize. On the other hand, as shown in FIG. 21A, the IC chip 1 position recognition camera 603 recognizes the position recognition mark 608 or the circuit pattern of the IC chip 1 attracted and held by the bonding tool 8, and FIG. As shown in FIG. 5, the position of the IC chip 1 is recognized by recognizing the XY coordinate position of the IC chip 1 in the XY direction and the rotation position with respect to the origin of the XY coordinate based on the image 607 obtained by the camera 603. Then, based on the result of position recognition between the substrate 4 and the IC chip 1, the bonding tool 8 or the stage 9 is moved so that the electrode 2 of the IC chip 1 is positioned on the electrode 5 of the corresponding substrate 4. After the alignment, the IC chip 1 is pressed against the substrate 4 by the heated joining tool 8. At this time, the bump 3 is pressed on the electrode 5 of the substrate 4 while the head 3a of the bump 3 is deformed as shown in FIGS. 4B to 4C. At this time, in this embodiment as well as in FIGS. 2A to 2B shown in the first embodiment, the inorganic filler 6f in the thermosetting resin 6m is the thermosetting resin at the beginning of bonding. The bump 3 is pushed out toward the outside of the bump 3 by the sharp bump 3 that has entered into 6 m. Further, in this embodiment as well as in FIG. 2C shown in the first embodiment, the inorganic filler 6f does not enter between the bump 3 and the substrate electrode 5 due to the pushing-out action in the outer direction. Demonstrate the effect of reducing the resistance value. At this time, even if the inorganic filler 6f slightly enters between the bump 3 and the substrate electrode 5, there is no problem at all because the bump 3 and the substrate electrode 5 are in direct contact. At this time, the applied load varies depending on the outer diameter of the bump 3, but the folded portion of the head 3a is necessarily deformed as shown in FIG. At this time, as shown in FIG. 6E, when the conductive particles 10a in the anisotropic conductive film sheet 10 are subjected to metal plating on the resin ball, the conductive particles 10a are deformed. is required. Further, when the conductive particles 10a in the anisotropic conductive film sheet 10 are metal particles such as nickel, as shown in FIG. 6D, a load is applied so as to sink into the bump 3 or the electrode 5 on the substrate side. is required. This load requires at least 20 (gf / per bump). That is, FIG. 17 shows that the resistance value is larger than the bump value of 100 mmΩ / bump and less than 20 mm (per gf / bump) from the graph of the relationship between the resistance value and the load in the case of the 80 μm outer diameter bump. It is shown that it is preferable to be 20 (gf / per bump) or more because it becomes too much to be practically problematic. FIG. 18 is a graph showing a highly reliable area based on the relationship between the bumps having outer diameters of 80 μm and 40 μm and the minimum load. Accordingly, the minimum load is preferably 25 (gf / per bump) for bumps with an outer diameter of 40 μm or more, and the minimum load is 20 (per gf / bump) for bumps with an outer diameter of less than 40 μm. It is estimated that the above is highly reliable. In the future, when the outer diameter of the bump is reduced to less than 40 μm as the lead pitch is reduced, it is estimated that the load tends to decrease in proportion to the square of the bump according to the projected area of the bump. Therefore, it is preferable that the minimum load applied to the bump 3 side via the IC chip 1 requires 20 (gf / per bump). The upper limit of the load applied to the bump 3 side via the IC chip 1 is set such that the IC chip 1, the bump 3, the circuit board 4 and the like are not damaged. In some cases, the maximum load may exceed 100 (gf / per bump) or 150 (gf / per bump). At this time, if the inorganic filler 6f having an average diameter smaller than the average diameter of the conductive particles is used, the effect of increasing the elastic modulus of the thermosetting resin 6m and lowering the thermal expansion coefficient can be exhibited.
[0076]
In the figure, reference numeral 10 s is a resin in which the thermosetting resin 6 m being melted by the heat of the joining tool 8 in the anisotropic conductive sheet 10 is thermally cured after being melted.
[0077]
The IC chip 1 in which the bumps 3 are formed on the electrodes 2 in the previous process is applied to the substrate 4 prepared in the previous process by the bonding tool 8 heated by the built-in heater 8a such as a ceramic heater or a pulse heater. On the other hand, an alignment process for aligning the electrode 2 of the IC chip 1 so as to be positioned on the electrode 5 of the corresponding substrate 4 as shown in FIG. 1E, and after the alignment, as shown in FIG. The step of pressing and bonding in this manner may be performed by one positioning and pressing bonding apparatus, for example, the positioning and pressing bonding apparatus of FIG. However, in order to improve productivity by performing the alignment operation and the press bonding operation simultaneously in separate apparatuses, for example, when a large number of substrates are continuously produced, the alignment process is performed as shown in FIG. You may make it perform with the aligning apparatus and perform the said press joining process with the joining apparatus of FIG.5 (C). In FIG. 5C, two bonding apparatuses 8 are shown to improve productivity, and two locations of one circuit board 4 can be pressed and bonded simultaneously.
[0078]
In each of the embodiments described above and below, the circuit board 4 includes a multilayer ceramic substrate, a glass cloth laminated epoxy substrate (glass epoxy substrate), an aramid nonwoven substrate, a glass cloth laminated polyimide resin substrate, an FPC (flexible printed circuit) or An aramid non-woven fabric epoxy substrate (for example, a resin multilayer substrate sold as a registered trademark “ALIVH” manufactured by Matsushita Electric Industrial Co., Ltd.) is used.
[0079]
These substrates 4 are warped and wavy due to thermal history, cutting, and processing, and are not necessarily a perfect plane. Therefore, as shown in FIGS. 5 (A) and 5 (B), for example, a stage from the joining tool 8 side by the joining tool 8 and the stage 9 in which the parallelism is respectively controlled so as to be adjusted to about 10 μm or less. By applying heat and a load locally to the circuit board 4 through the IC chip 1 toward the 9 side, the warp of the applied part of the circuit board 4 is corrected.
[0080]
In addition, the IC chip 1 is warped with the center of the active surface being concave, but by pressing it with a strong load of 20 gf or more per bump at the time of bonding, warping and undulation of both the substrate 4 and the IC chip 1 are caused. It can be corrected. The warpage of the IC chip 1 is caused by internal stress generated when a thin film is formed on Si when the IC chip 1 is formed. The deformation amount of the bump is about 10 to 25 μm, and it can be allowed by adapting each bump 3 to the influence of the undulation appearing on the surface from the inner layer copper foil that the substrate of this level has from the beginning by adapting the deformation of the bump 3. become.
[0081]
Thus, with the warp of the circuit board 4 corrected, for example, heat of 140 to 230 ° C. is applied to the anisotropic conductive film sheet 10 between the IC chip 1 and the circuit board 4 for several seconds to 20 seconds, for example. This anisotropic conductive film sheet 10 is cured. At this time, first, the thermosetting resin 6m constituting the anisotropic conductive film 10 flows and seals to the edge of the IC chip 1. In addition, since it is a resin, it is naturally softened when heated, so that fluidity flows to the edge in this way. By making the volume of the thermosetting resin 6 m larger than the volume of the space between the IC chip 1 and the circuit board 4, the thermosetting resin flows out of the space and exhibits a sealing effect. Thereafter, when the heated bonding tool 8 rises, the heating source disappears, so that the temperatures of the IC chip 1 and the anisotropic conductive film sheet 10 rapidly decrease, and the anisotropic conductive film sheet 10 becomes fluid. 1F and FIG. 4C, the IC chip 1 is fixed on the circuit board 4 by the cured resin 10s constituting the anisotropic conductive film 10 and cured. The If the circuit board 4 side is heated by the heater 9a of the stage 9 or the like, the temperature of the bonding tool 8 can be further lowered.
[0082]
In this way, a thermosetting resin in which the anisotropic conductive film sheet 10 is blended with an inorganic filler having an average particle size smaller than the average diameter of the conductive particles 10a can be used. It is more preferable that the conductive particles 10a included in the electrode 10 include nickel powder plated with gold and the connection resistance value can be reduced.
[0083]
According to the first embodiment, by blending the inorganic filler 6f having an average particle size smaller than the average diameter of the conductive particles 10a as the inorganic filler 6f to be blended with the thermosetting resin 6m, the function of the conductive particles 10a is inhibited. The reliability can be further improved without doing so. That is, the conductive particles 10 a are sandwiched between the bump 3 and the electrode 5 of the substrate 4. At this time, even if the inorganic filler 6f is sandwiched at the same time, since the average particle diameter is smaller than the average diameter of the conductive particles 10a, the conductivity is not hindered, and the elastic modulus of the thermosetting resin 6m is increased. The thermal expansion coefficient is lowered to improve the bonding reliability between the IC chip 1 and the substrate 4.
[0084]
(Second Embodiment)
Next, a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to a second embodiment of the present invention, and an electronic component unit or module such as a semiconductor device in which the IC chip is mounted on the substrate by the mounting method are provided. explain.
[0085]
In this 2nd Embodiment, the mixing ratio of the inorganic filler 6f mix | blended with the anisotropic electrically conductive film sheet 10 containing a thermosetting resin in 1st Embodiment is set as the said insulating thermosetting resin, for example, insulating thermosetting. This is more preferable as 5 to 90 wt% of the epoxy resin 6 m. If it is less than 5 wt%, there is no point in mixing the inorganic filler 6f. On the other hand, if it exceeds 90 wt%, the adhesive strength is extremely lowered and it becomes difficult to form a sheet, which is not preferable. As an example, from the viewpoint of maintaining high reliability, 20 to 40 wt% is preferable for a resin substrate and 40 to 70 wt% for a ceramic substrate, and the linear expansion coefficient of the sheet sealant is considerably reduced even when the glass epoxy substrate is about 20 wt%. This is effective in the resin substrate. In volume%, the ratio is approximately half of wt%, or the ratio of specific gravity of about 2 silica to 1 epoxy resin. Usually, the mixing ratio of the inorganic filler 6f is determined by the manufacturing conditions when the thermosetting resin 6m is formed, the elastic modulus of the substrate 4, and finally the reliability test result.
[0086]
Increasing the elastic modulus of the thermosetting resin 6m of the anisotropic conductive film sheet 10 by blending the inorganic filler 6f in the mixing ratio as described above into the anisotropic conductive film sheet 10 containing the thermosetting resin. It is possible to reduce the thermal expansion coefficient and improve the bonding reliability of the IC chip 1 and the substrate 4. Further, the mixing ratio of the inorganic filler 6f can be determined so as to optimize the material constant of the thermosetting resin 6m, that is, the elastic modulus and the linear expansion coefficient, in accordance with the material of the substrate 4. Note that, as the mixing ratio of the inorganic filler 6f increases, the elastic modulus increases, but the linear expansion coefficient tends to decrease.
[0087]
In the first embodiment and the second embodiment, it is easy to handle because it uses a solid anisotropic conductive film sheet 10 instead of a liquid, and since it has no liquid component, it can be formed of a polymer and has a glass transition point. There is an advantage that it is easy to form a high product.
[0088]
In addition, in FIG. 1 (A) to FIG. 1 (G) and FIG. 2 (A) to FIG. 2 (C), FIG. 6 and FIG. 7 described later, a thermosetting resin as an example of an anisotropic conductive layer is used. Although the formation of the anisotropic conductive film sheet 10 or the thermosetting adhesive 6b for forming the anisotropic conductive film on the circuit board 4 side has been described, the present invention is not limited to this, and FIG. Alternatively, as shown in FIG. 14B, it may be formed on the IC chip 1 side and then bonded to the substrate 4. In this case, in particular, in the case of the anisotropic conductive film sheet 10 containing a thermosetting resin, the rubber on the stage 201 is disposed together with the separator 6a detachably disposed on the circuit board side of the anisotropic conductive film sheet 10. The IC chip 1 held by the holding member 200 such as a suction nozzle is pressed against the elastic body 117 such as the anisotropic conductive film sheet 10 so that the anisotropic conductive film sheet 10 is attached to the IC chip 1 along the shape of the bump 3. Good.
[0089]
(Third embodiment)
Next, a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to a third embodiment of the present invention, and an electronic component unit or module such as a semiconductor device in which the IC chip is mounted on the substrate by the mounting method are provided. This will be described with reference to FIGS. 6A to 6C and FIGS. 7A to 7F.
[0090]
In this third embodiment, instead of sticking the anisotropic conductive film sheet 10 containing a thermosetting resin to the substrate 4 in the first embodiment, FIG. 6 (A) and FIG. 7 (A), (D). As shown in FIG. 4, the liquid thermosetting adhesive 6b for forming an anisotropic conductive film as an example of the anisotropic conductive layer is applied, printed, or transferred onto the circuit board 4 with a dispense 502 or the like. Then, it solidifies to a semi-solid state, so-called B-stage state. Thereafter, the IC chip 1 is mounted on the substrate 4 as in the first or second embodiment.
[0091]
Specifically, as shown in FIG. 6 (A), the liquid thermosetting adhesive 6b for forming an anisotropic conductive film is discharged onto the circuit board 4 at an air pressure as shown in FIG. 7 (A). Application, printing, or transfer is performed by a dispense 502 or the like that is controlled and movable in two directions orthogonal to each other on the substrate plane. Next, as shown in FIG. 6 (B), a tool 78 incorporating a heater 78a is applied to heat and pressure to make it uniform and solidify to a semi-solid state, so-called B stage state, as shown in FIG. 6 (C).
[0092]
Alternatively, when the viscosity of the liquid thermosetting adhesive 6b for forming an anisotropic conductive film is low, as shown in FIG. 7A, the thermosetting of the liquid is performed at a predetermined position on the substrate 4 by the dispenser 502. After the adhesive 6b is applied, the viscosity of the thermosetting adhesive 6b is low, so that it naturally spreads on the substrate, resulting in a state as shown in FIG. Thereafter, as shown in FIG. 7C, the substrate 4 is placed in a furnace 503 by a transfer device 505 such as a conveyor, and the liquid thermosetting of the insulating resin applied by the heater 504 of the furnace 503 is performed. By curing the adhesive 6b, it is solidified to a semi-solid state, that is, a so-called B-stage state.
[0093]
On the other hand, when the viscosity of the liquid thermosetting adhesive 6b for forming an anisotropic conductive film is high, the thermosetting of the liquid is performed at a predetermined position on the substrate 4 by the dispenser 502, as shown in FIG. After the adhesive adhesive 6b is applied, the thermosetting adhesive 6b has a high viscosity and does not naturally spread on the substrate. Therefore, as shown in FIGS. . Thereafter, as shown in FIG. 7C, the substrate 4 is placed in a furnace 503 by a transfer device 505 such as a conveyor, and the liquid thermosetting of the insulating resin applied by the heater 504 of the furnace 503 is performed. By curing the adhesive 6b, it is solidified to a semi-solid state, that is, a so-called B-stage state.
[0094]
Thus, when semi-solidifying the thermosetting adhesive 6b for forming an anisotropic conductive film, although there is a difference depending on the characteristics of the thermosetting resin in the thermosetting adhesive 6b, the glass of the thermosetting resin is used. Pressing is performed at 80 to 130 ° C., which is 30 to 80% of the transition point. Usually, it is performed at a temperature of about 30% of the glass transition point of the thermosetting resin. The reason why the glass transition point of the thermosetting resin is 30 to 80% as described above is within the range of 80 to 130 ° C. from the graph of the heating temperature and the reaction rate of the anisotropic conductive film sheet of FIG. However, it is still possible to leave a sufficient range for further reaction in the subsequent process. In other words, if the temperature is in the range of 80 to 130 ° C., depending on the time, the reaction rate of the insulating resin such as epoxy resin can be suppressed to about 10 to 50%. There is no problem. That is, a predetermined pressing amount can be ensured when pressing at the time of IC chip press-bonding, and it is difficult to cause a problem that the pressing cannot be performed. In addition, semi-solid may be obtained by suppressing the reaction and vaporizing only the solvent.
[0095]
In the case where a plurality of IC chips 1 are mounted on the substrate 4 after the thermosetting adhesive 6b is semi-solidified as described above, the plurality of IC chips 1 on the substrate 4 are mounted at a plurality of locations. The semi-solidification step of the thermosetting adhesive 6b is performed in advance as a pre-setup step, and the plurality of IC chips 1 are placed on the substrate 4 supplied by supplying the substrate 4 thus pre-set. Productivity becomes higher by joining to the place. In the subsequent steps, even when the thermosetting adhesive 6b is used, the same steps as those using the anisotropic conductive film sheet 10 of the first or second embodiment described above are basically performed. By adding the semi-fixing step, the liquid thermosetting adhesive 6b for forming an anisotropic conductive film can be used in the same manner as the anisotropic conductive film sheet 10. Therefore, there is an advantage that it can be formed of a polymer and can easily form a glass transition point. Thus, when using the thermosetting adhesive 6b for forming an anisotropic conductive film having fluidity, the arbitrary amount of the substrate 4 is compared with the case of using the solid anisotropic conductive film sheet 10. It also has the advantage that it can be applied, printed, or transferred to any position in any size.
[0096]
(Fourth embodiment)
Next, a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to a fourth embodiment of the present invention, and an electronic component unit or module such as a semiconductor device in which the IC chip is mounted on the substrate by the mounting method are provided. This will be described with reference to FIG. The fourth embodiment differs from the first embodiment in that when the IC chip 1 is bonded to the substrate 4, an ultrasonic wave is also applied in addition to the load, and the bump 3 is not leveled and is 20 gf or less as required. The bump tip is adjusted so as to prevent a short-circuit with an adjacent bump or electrode due to a fall of the neck (whisker) portion of the tip of the bump 3 caused by the shredding at the time of bump formation. The IC chip 1 is mounted on the substrate 4 in alignment with the chip 1, and the metal bump 3 is thermocompression-bonded with the metal on the electrode surface on the substrate side in combination with ultrasonic waves. The state in which the IC chip 1 is bonded to the substrate 4 is the same as in FIGS. 2 and 6 in the previous embodiment.
When applying the ultrasonic wave to metal-bond the gold bump 3 and the electrode of the substrate 4, while heating from the upper surface side of the IC chip 1, or from the substrate side, or You may make it heat from both the said IC chip 1 side and the said board | substrate side.
[0097]
In the fourth embodiment, as described above, the solid anisotropic conductive film sheet 10 in which the insulating thermosetting resin 6m is blended with the inorganic filler 6f or the liquid thermosetting adhesive 6b for forming the anisotropic conductive film is used. After the semi-solid is pasted on the substrate 4 or a thermosetting adhesive 6b for forming an anisotropic conductive film containing a thermosetting resin is applied to the substrate 4 to make it semi-solid, the circuit board 4 As in wire bonding, a ball 96 is formed on the tip of the gold wire 95 by an electric spark on the electrode 5 of the electronic component 1 and the electrode 2 of the electronic component 1 by the operation as shown in FIGS. 3 (A) to 3 (F). The bump 3 formed by ultrasonic thermocompression bonding to the substrate electrode 5 with the capillary 93 is aligned with the IC chip 1 without being leveled, and the IC chip 1 is mounted on the substrate 4. Here, “the liquid thermosetting adhesive 6b for forming an anisotropic conductive film made semi-solid as described above” means the liquid anisotropic conductive as described in the third embodiment. The film-forming thermosetting adhesive 6b is semi-solidified, and is almost the same as the B-stage. At this time, in the ultrasonic wave application device 620 shown in FIG. 22, the load by the air cylinder 625 from the upper surface of the IC chip 1 attracted to the bonding tool 628 by the bonding tool 628 preliminarily heated by the built-in heater 622, and the piezoelectric element The gold bump 3 while adjusting the tip so as to prevent the neck portion of the gold bump 3 from collapsing by applying the ultrasonic wave generated by the ultrasonic generator 623 and applied via the ultrasonic horn 624. And the gold plating on the substrate side are metal-bonded. Next, while heating from the upper surface of the IC chip 1 or the substrate side, the IC chip 1 is pressed against the circuit board 4 with a pressing force of 20 gf or more per bump to correct the warp of the board 4 and the bump 3. The anisotropic conductive film sheet 10 or the thermosetting adhesive 6b interposed between the IC chip 1 and the circuit board 4 is cured by the heat to crush the IC chip 1 and the circuit board 4. Are joined to electrically connect the electrodes 2 and 5 together. In addition, at the time of the metal joining by the ultrasonic wave application device 620, heating may be performed from the upper surface side of the IC chip 1, from the substrate side, or from both the IC chip 1 side and the substrate side. Good. Specifically, the built-in heater 622 heats the IC chip 1 from the upper surface side, the circuit board 4 side from the substrate side is heated by the heater 9a of the stage 9, or the built-in heater 622. The heater 9a of the stage 9 may be heated from both the IC chip 1 side and the substrate side.
[0098]
The reason why a pressing force of 20 gf or more per bump is required is that the frictional heat is hardly generated even in the joining using ultrasonic waves as described above, so that the joining cannot be performed. Even in the case of bonding gold and gold, the bumps are pressed with a certain load, and ultrasonic waves are applied thereto to generate frictional heat, thereby bonding the metals together. Therefore, in this case as well, a constant load enough to press the bumps, that is, a pressing force of 20 gf or more per bump is required. As an example of the applied pressure, it is set to 50 gf or more per bump.
[0099]
According to the fourth embodiment, since the metal plating of the metal bump 3 and the substrate 4 is metal diffusion bonded, when it is desired to increase the strength at the bump portion or when it is desired to further reduce the connection resistance value. It is suitable for.
[0100]
(Fifth embodiment)
Next, a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to a fifth embodiment of the present invention, and an electronic component unit or module such as a semiconductor device in which the IC chip is mounted on the substrate by the mounting method are provided. This will be described with reference to FIGS. 8A to 8C and FIGS. 9A to 9C. The fifth embodiment is different from the first embodiment in that the sealing step can be omitted.
[0101]
As described above, the protruding electrodes (bumps) 3 are formed on the electrodes 2 on the IC chip 1, and the circuit board 4 is formed on the circuit board 4 as shown in FIGS. 8B, 8 C, 9 A, and 23. As shown in FIG. 5, the rectangular sheet-like anisotropic conductive film sheet 10 or the thermosetting adhesive 6b having a shape dimension smaller than the substantially rectangular outline dimension OL connecting the inner edges of the plurality of electrodes 2 of the IC chip 1 is shown. Is attached or applied to the central portion of the circuit board 4 where the electrodes 5 are connected. At this time, the thickness of the sheet-like anisotropic conductive film 10 or the thermosetting adhesive 6 b is set so that the volume thereof is larger than the gap between the IC chip 1 and the substrate 4. Further, a rectangular sheet-like anisotropic conductive film 656 that is unwound from the rewind roll 644 and wound around the wind roll 643 by the affixing device 640 of FIG. Then, the upper and lower cutters 641 are cut into shapes smaller than the generally rectangular outer dimensions OL connecting the inner edges of the plurality of electrodes 2 of the IC chip 1. The cut rectangular sheet-like anisotropic conductive film sheet 10 is adsorbed and held by a pasting head 642 preheated by a built-in heater 646 and pasted to the central portion of the circuit board 4 where the electrodes 5 are connected. Is done. Next, the bump 3 and the electrode 5 of the circuit board 4 are aligned, and as shown in FIGS. 8A and 9B, the IC chip 1 is attached to the circuit board 4 by the bonding tool 8 heated by the heater 8a. The anisotropic conductive film sheet 10 or the thermosetting adhesive 6b interposed between the IC chip 1 and the circuit substrate 4 is cured while simultaneously correcting the warp of the substrate 4 by pressing and pressing. At this time, the anisotropic conductive film 10 or the thermosetting adhesive 6b is softened as described above by the heat applied from the bonding tool 8 through the IC chip 1, and is attached as shown in FIG. 9C. Pressurized from the applied or applied position and flows outward. The anisotropic conductive film sheet 10 or the thermosetting adhesive 6b that has flowed out becomes a sealing material (underfill), and the reliability of bonding between the bumps 3 and the electrodes 5 is remarkably improved. Further, after a certain period of time, the anisotropic conductive film sheet 10 or the thermosetting adhesive 6b gradually cures, and finally the IC chip 1 and the circuit board 4 are joined by the cured resin 6s. Will do. By raising the joining tool 8 pressing the IC chip 1, the joining of the IC chip 1 and the electrode 5 of the circuit board 4 is completed. Strictly speaking, in the case of thermosetting, the reaction of the thermosetting resin proceeds while heating, and the joining tool 8 rises and the fluidity is almost lost. According to the method as described above, since the anisotropic conductive film sheet 10 or the thermosetting adhesive 6b does not cover the electrode 5 before joining, the bumps 3 are in direct contact with the electrode 5 when joining, and the electrode 5 The anisotropic conductive film sheet 10 or the thermosetting adhesive 6b does not enter underneath, and the connection resistance value between the bump 3 and the electrode 5 can be lowered. Further, if the circuit board side is heated, the temperature of the bonding head 8 can be further lowered. When this method is applied to the third embodiment, it is possible to more easily join the gold bump and the gold electrode of the circuit board (for example, nickel or gold plated copper or tungsten).
[0102]
(Sixth embodiment)
Next, a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to a sixth embodiment, and an electronic component unit or module such as a semiconductor device in which the IC chip is mounted on the substrate by the mounting method are shown in FIGS. This will be described with reference to FIG. The sixth embodiment is different from the first embodiment in that highly reliable bonding can be achieved even when the bump 103 is mounted on the electrode 5 of the circuit board 4 in a shifted manner.
[0103]
In the sixth embodiment, as shown in FIG. 10A, when the bump 3 is formed on the IC chip 1, a gold ball 96 is formed by electric sparking with a gold wire 95 similarly to wire bonding. Next, a ball 96a having a diameter Φd-Bump indicated by 95a is formed while adjusting the size of the ball according to the time of electric spark, and the ball 96a having a diameter Φd-Bump thus formed is formed into an electric spark. By controlling a time or voltage parameter for generating a Chamfer angle θc of 100 ° or less, the Chamfer diameter φD indicated by 93a of the capillary 193 is 1/2 to 3/4 of the gold ball diameter d-Bump. The ball 96a is molded as shown in FIG. 10C, and a flat portion 93b is provided on the portion of the capillary 93 that is in contact with the gold ball to form the bump 3 as shown in FIG. 10D. 10A, a tip shape having a tip portion 193a that does not provide a flat portion in the portion of the capillary 193 that contacts the gold ball 96a. With the capillary 193, bumps 103 as shown in FIG. 10B are formed on the electrodes 2 of the IC chip 1 by ultrasonic thermocompression bonding. By using the tip-shaped capillary 193, the bump 103 having a generally conical tip as shown in FIG. 10B can be formed on the electrode 2 of the IC chip 1. Even when the bump 103 having a generally conical tip formed by the above method is mounted on the electrode 5 of the circuit board 4 as shown in FIG. 11C, the bump 103 has a generally conical tip. If the deviation is up to half of the outer diameter of the bump 103, a part of the bump 103 can always be in contact with the electrode 5 of the substrate 4.
[0104]
On the other hand, in the bump 3 as shown in FIG. 11D, when the bump 3 is mounted on the electrode 5 of the circuit board 4 by being shifted by the dimension Z as shown in FIG. As shown in E), a part of the so-called pedestal 3g having the width dimension d is in contact with the electrode 5, but it is only in partial contact, resulting in an unstable contact state. In such an unstable bonding state, when the substrate 4 is subjected to a thermal shock test or reflow, the bonding in the unstable bonding state may be open, that is, a bonding failure. It was. On the other hand, in the sixth embodiment, even when the bump 103 having a substantially conical tip at the tip is displaced by the dimension Z with respect to the electrode 5 of the circuit board 4 as shown in FIG. Since 103 is a conical shape, when the deviation is up to half of the outer diameter of the bump 103, a part of the bump 103 can always come into contact with the electrode 5 of the substrate 4 and is subjected to a thermal shock test or reflow However, it is possible to prevent poor bonding.
[0105]
(Seventh embodiment)
Next, a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to a seventh embodiment, and an electronic component unit or module such as a semiconductor device in which the IC chip is mounted on the substrate by the mounting method are shown in FIGS. This will be described with reference to FIG. In the seventh embodiment, in the first embodiment, the stress of the IC chip 1 and the circuit board 4 can be relieved when the thermosetting resin is cured after the IC chip 1 is bonded to the circuit board 4. It is a thing.
[0106]
In the seventh embodiment, the electrode of the IC chip 1 while interposing the solid or semi-solid anisotropic conductive film sheet 10 or the thermosetting adhesive 6b in which the inorganic filler 6f is mixed with the insulating thermosetting resin 6m. 2, the bump 3 formed by wire bonding is aligned with the electrode 5 of the circuit board 4 without leveling. For example, while heating the IC chip 1 from the back surface thereof with the tool 8 heated to a constant temperature of about 230 ° C., the pressure of P1 = 80 gf or more in the case where the IC chip 1 is a ceramic substrate per bump on the circuit board 4. The anisotropic conductive film sheet 10 or the thermosetting adhesive 6b interposed between the IC chip 1 and the circuit board 4 is pressed by the heat while pressing with pressure to correct the warp of the board 4. Harden. Next, a certain time t1Later, that is, if the total time is 20 seconds, for example, it changes depending on the reaction rate of the material, but after 1/4 second or 1/2 of 5 seconds to 10 seconds, in other words, the reaction rate of the material reaches 90%. Before, the pressure during curing of the thermosetting adhesive 6b is reduced by lowering the pressure P2 lower than the pressure P1, and the IC chip 1 and the circuit board 4 are joined to electrically connect the electrodes 2 and 5 together. Connecting. Preferably, a minimum of about 20 gf is necessary for the deformation of the bump, that is, a pressure necessary for the deformation and adaptation of the bump is obtained, and excess resin is used between the IC chip 1 and the substrate 4. Since the pressure P1 is 20 gf / bump or more because it is pushed out from the space, the pressure P2 is less than 20 gf / bump in order to remove the hardened strain that is unevenly distributed inside the resin before the deformation of the bump. Will improve. The reason is as follows in detail. That is, as shown in FIG. 12C, the stress distribution of the thermosetting resin in the anisotropic conductive film sheet 10 or the thermosetting adhesive 6b becomes large between the IC chip 1 and the substrate 4 side at the time of pressure bonding. Yes.
In this state, when fatigue is repeatedly given by a reliability test or normal long-term use, the thermosetting resin in the anisotropic conductive film sheet 10 or the thermosetting adhesive 6b is stressed on the IC chip 1 or the substrate 4 side. May not be able to withstand peeling. In such a state, the adhesive force between the IC chip 1 and the circuit board 4 becomes insufficient, and the joint is opened. Therefore, as shown in FIG. 13, by using a two-stage pressure profile of a higher pressure P1 and a lower pressure P2, the pressure can be lowered to a pressure P2 lower than the pressure P1 when the thermosetting adhesive 6b is cured. Thus, as shown in FIG. 12D, the stress of the IC chip 1 and the circuit board 4 can be relieved (in other words, the degree of concentration of stress is reduced) by removing the curing strain unevenly distributed inside the resin at the pressure P2. Then, by raising the pressure to the pressure P1, the pressure required for the deformation and adaptation of the bumps can be obtained, and excess resin can be pushed out from between the IC chip 1 and the substrate 4 to improve the reliability. .
[0107]
The “adhesive force between the IC chip 1 and the circuit board 4” means a force that holds the IC chip 1 and the board 4 together. This is because the adhesive force by the adhesive, the curing shrinkage force when the adhesive is cured, and the shrinkage force in the Z direction (for example, the shrinkage force when the adhesive heated to 180 ° C. shrinks to normal temperature) The IC 1 and the substrate 4 are bonded by these three forces.
[0108]
(Eighth embodiment)
Next, a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to the eighth embodiment, and an electronic component unit or module such as a semiconductor device in which the IC chip is mounted on the substrate by the mounting method are shown in FIGS. This will be described with reference to FIG. In the eighth embodiment, in each of the above embodiments, the average particle diameter of the inorganic filler 6f blended in the insulating resin 6m is 3 μm or more. However, the maximum average particle diameter of the inorganic filler 6f is set to a size that does not exceed the gap size after the IC chip 1 and the substrate 4 are joined.
[0109]
If the inorganic filler 6f is blended with the insulating resin 6m and fine particles having an average particle size of less than 3 μm are used as the inorganic filler 6f, the surface area of the particles itself increases as a whole, and the average particle size becomes smaller. Moisture absorption may occur around the inorganic filler 6f which is fine particles of less than 3 μm, which is not preferable in joining the IC chip 1 and the substrate 4.
[0110]
Therefore, when blending the same weight of the inorganic filler 6f, the amount of moisture absorption around the inorganic filler 6f can be reduced by using a large inorganic filler 6f having an average particle diameter of 3 μm or more, and the moisture resistance is improved. It becomes possible to make it. In general, an inorganic filler having a larger average particle size (in other words, average particle size) is less expensive and therefore preferable in terms of cost.
[0111]
As shown in FIG. 24A, in the method of using a conventional ACF (Anisotropic Conductive Film) 598 in joining the IC chip 1 and the substrate 4, the conductive particles 599 in the ACF 598 are formed. The conductive particles having a diameter of 3 to 5 μm must be crushed to a diameter of 1 to 3 μm at the same time as being sandwiched between the bump 3 and the substrate electrode 5, so that the conductivity is exhibited. However, in each of the above embodiments of the present invention, it is not always necessary to sandwich the conductive particles 10a between the bumps 3 and the substrate electrodes 5, and the bumps 3 are formed by the substrate electrodes 5 as shown in FIG. Since the pressure is applied while being squeezed, the inorganic filler 6 f also comes out of the space between the bump 3 and the substrate electrode 4 together with the anisotropic conductive layer 10 between the bump 3 and the substrate electrode 4. The inorganic filler 6f having a large average particle diameter of 3 μm or more can be used based on the characteristic that the conductivity is hardly hindered by the unnecessary inorganic filler 6f sandwiched between the bumps 3. That is, in this embodiment, the conductive particles 10a are not sandwiched between the bumps 3 and the substrate electrodes 5, and the conductive particles 10a having a diameter of 3 to 5 μm are crushed to a diameter of 1 to 3 μm to exhibit conductivity. Even if the bumps 3 are not pressed, the bumps 3 are crushed by the substrate electrodes 5 so that the bumps 3 are in direct electrical contact with the substrate electrodes 5 to obtain electrical conductivity. Reliability can be improved without receiving. That is, when the conductive particles 10a are sandwiched between the bump 3 and the substrate electrode 5 in the direct bonding between the bump 3 and the substrate electrode 5, the substrate-side electrode 5 and the IC chip side There is an additional effect that the connection resistance value with the bump 3 can be lowered.
[0112]
(Ninth embodiment)
Next, a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to a ninth embodiment of the present invention, and an electronic component unit or module such as a semiconductor device in which the IC chip is mounted on the substrate by the mounting method are provided. This will be described with reference to FIGS. FIGS. 25 and 26 are schematic cross-sectional views of a bonded state manufactured by a method and apparatus for mounting an electronic component such as an IC chip on the circuit board according to the ninth embodiment, respectively, and anisotropic conductive materials used at that time. 2 is a partially enlarged schematic cross-sectional view of a membrane sheet 10. FIG. In the ninth embodiment, in each of the above embodiments, the inorganic filler 6f to be blended in the insulating resin 6m of the anisotropic conductive layer 10 is an inorganic filler 6f-1, 6f having a plurality of different average particle sizes. -2. As a specific example, an inorganic filler having an average particle diameter of 0.5 μm and an inorganic filler having an average particle diameter of 2 to 4 μm are used.
[0113]
According to the ninth embodiment, by mixing the inorganic fillers 6f-1 and 6f-2 having a plurality of different average particle diameters with the insulating resin 6m, the amount of the inorganic filler 6f mixed with the insulating resin 6m is reduced. The amount of moisture absorption around the inorganic filler can be reduced, the moisture resistance can be improved, and film formation (solidification) is facilitated. That is, when considered in terms of% by weight, it is possible to increase the amount of inorganic filler per unit volume when mixed with inorganic fillers having different particle diameters, rather than one kind of inorganic filler. Thereby, the compounding quantity of the inorganic filler 6f to the anisotropic conductive film sheet 10 or the anisotropic conductive film forming adhesive 6b as the sealing sheet is increased, and the anisotropic conductive film sheet 10 or anisotropic conductive film is increased. The linear expansion coefficient of the film-forming adhesive 6b can be reduced, the life can be extended, and the reliability can be improved.
[0114]
(10th Embodiment)
Next, in a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to a tenth embodiment of the present invention, and an electronic component unit or module such as a semiconductor device in which the IC chip is mounted on the substrate by the mounting method. In order to make the effect in the ninth embodiment more reliable, the average of one inorganic filler 6f-1 among the plurality of inorganic fillers 6f-1 and 6f-2 having a plurality of different average particle diameters is further provided. The particle diameter is different from the average particle diameter of the other inorganic filler 6f-2 by at least twice. As a specific example, an inorganic filler having an average particle diameter of 0.5 μm and an inorganic filler having an average particle diameter of 2 to 4 μm are used.
[0115]
By doing in this way, the effect in the said 9th Embodiment can be improved further. That is, the average particle diameter of one inorganic filler 6f-1 is different from the average particle diameter of the other inorganic filler 6f-2 by more than twice, and the inorganic fillers 6f-1 and 6f-2 have a plurality of different average particle diameters. Is mixed with the insulating resin 6m, the amount of the inorganic filler 6f mixed with the insulating resin 6m can be increased more reliably, and it becomes easier to form a film (solidify), which is anisotropic. The linear expansion coefficient of the anisotropic conductive film sheet 10 or the anisotropic conductive film forming adhesive 6b is increased by increasing the blending amount of the inorganic filler 6f into the conductive conductive film sheet 10 or the anisotropic conductive film forming adhesive 6b. Can be further reduced, the life can be extended, and the reliability can be further improved.
[0116]
(Eleventh embodiment)
Next, a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to an eleventh embodiment of the present invention, and an electronic component unit or module such as a semiconductor device in which the IC chip is mounted on the substrate by the mounting method. In order to make the effect in the ninth embodiment more reliable, the inorganic filler 6f to be blended in the insulating resin 6m further includes at least two kinds of inorganic fillers 6f- having a plurality of different average particle diameters. 1 and 6f-2, and one inorganic filler 6f-1 of the at least two types of inorganic fillers has an average particle diameter exceeding 3 μm, and the other inorganic filler of the at least two types of inorganic fillers 6f-2 preferably has an average particle size of 3 μm or less. As a specific example, an inorganic filler having an average particle diameter of 0.5 μm and an inorganic filler having an average particle diameter of 2 to 4 μm are used.
[0117]
(Twelfth embodiment)
Next, a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to a twelfth embodiment of the present invention, and an electronic component unit or module such as a semiconductor device in which the IC chip is mounted on the substrate by the mounting method. In each of the above embodiments, the inorganic filler 6f blended in the insulating resin 6m is at least two types of inorganic fillers 6f-1 and 6f-2 having a plurality of different average particle diameters, Of the at least two types of inorganic fillers, one of the inorganic fillers 6f-1 having a large average particle diameter can be made of the same material as the insulating resin 6m, thereby exerting a stress relaxation action. As a specific example, an inorganic filler having an average particle diameter of 0.5 μm and an inorganic filler having an average particle diameter of 2 to 4 μm are used.
[0118]
According to the twelfth embodiment, in addition to the function and effect of the ninth embodiment, one of the inorganic fillers 6f-1 having a large average particle diameter is made of the same material as the insulating resin 6m. When stress acts on the resin 6m, one of the inorganic fillers 6f-1 having a large average particle diameter is integrated with the insulating resin 6m, so that a stress relaxation action can be achieved.
[0119]
(13th Embodiment)
Next, a mounting method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to a thirteenth embodiment of the present invention, and an electronic component unit or module such as a semiconductor device in which the IC chip is mounted on the substrate by the mounting method. In each of the above embodiments, the inorganic filler 6f blended in the insulating resin 6m is at least two types of inorganic fillers 6f-1 and 6f-2 having a plurality of different average particle diameters, One inorganic filler 6f-1 having a large average particle size among at least two kinds of inorganic fillers is softer than the epoxy resin that is the insulating resin 6m, and the one inorganic filler 6f-1 is compressed. It is also possible to exert a stress relaxation action.
[0120]
According to the thirteenth embodiment, in addition to the function and effect of the ninth embodiment, one of the inorganic fillers 6f-1 having a large average particle diameter is made of the same material as the insulating resin 6m. When stress is applied to the resin 6m, the one inorganic filler 6f-1 having a large average particle diameter is softer than the epoxy resin that is the insulating resin 6m. As shown in 27, by compressing and dispersing a tensile force which is a reaction force against the compression around it, a stress relaxation action can be achieved.
[0121]
(14th Embodiment)
Next, a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to a fourteenth embodiment of the present invention, and an electronic component unit or module such as a semiconductor device in which the IC chip is mounted on the substrate by the mounting method. In each of the above embodiments, as shown in FIGS. 28 (A), (B), 29 (A), (B), 30 and 31, the anisotropic conductive layer 10 is The part 700 or the layer 6x in contact with the IC chip 1 or the substrate 4 may have a smaller amount of the inorganic filler than the other part 701 or the layer 6y, or may not contain the inorganic filler 6f. In this case, as shown in FIGS. 28A and 28B, the amount of inorganic filler is gradually increased without clearly distinguishing between the portion 700 that contacts the IC chip 1 or the substrate 4 and the other portion 701. May be changed, or may be clearly distinguished as shown in FIGS. 29A and 29B and FIGS. That is, in FIGS. 29A, 29B, 30 and 31, the anisotropic conductive layer 10 is located at a portion in contact with the IC chip 1 or the substrate 4 and the insulating resin 6m. The first resin layer 6x in which the inorganic filler 6f is blended with the same insulating resin, and the first resin layer 6x is in contact with the first resin layer 6x, and the amount of the inorganic filler is less than that of the first resin layer 6x, or A multilayer structure can also be provided by including the second resin layer 6y composed of the insulating resin not containing the inorganic filler 6f.
[0122]
In this way, the following effects can be achieved. That is, if the inorganic filler 6f is added to the entire anisotropic conductive layer at the same weight percent (wt%), the inorganic filler 6f may increase in the vicinity of the IC chip side, the substrate side, or both opposing surfaces. On the other hand, it is reduced in the middle part between the IC chip 1 and the substrate 4. As a result, since there are many inorganic fillers 6f in the vicinity of the opposing surface on the IC chip side or the substrate side or both, the adhesive force between the anisotropic conductive layer 10 and the IC chip 1 or the substrate 4 or both is reduced. There are things to do. According to the fourteenth embodiment, the portion 700 or the layer 6x in contact with either the IC chip 1 or the substrate 4 has a smaller amount of the inorganic filler than the other portion 701 or the layer 6y, or the above By not blending the inorganic filler 6f, it is possible to prevent the adhesive force from being lowered due to the large amount of the inorganic filler.
[0123]
Hereinafter, various modifications of the fourteenth embodiment will be described.
[0124]
First, as a first modification, as shown in FIGS. 28C, 29C, and 32A, the anisotropic conductive layer 10 is formed of the IC chip 1 and the substrate 4 as shown in FIG. It is also possible that the portion 700 that contacts both of them has a smaller amount of the inorganic filler than the other portion 701 or does not contain the inorganic filler 6f. Also in this case, as shown in FIG. 28C, the amount of the inorganic filler is gradually increased without clearly distinguishing between the portion 700 that contacts both the IC chip 1 and the substrate 4 and the other portion 701. It may be changed or may be clearly distinguished as shown in FIGS. 29C and 32A. That is, in FIGS. 29C and 32A, the anisotropic conductive layer 10 is formed on the opposite side of the first resin layer 6x from the second resin layer 6y than the first resin layer 6x. Is further provided with a third resin layer 6z composed of the insulating resin containing a small amount of the inorganic filler or not blended with the inorganic filler 6f to form a multilayer structure, and the first resin layer 6x and the third resin layer. 6z may be in contact with the IC chip 1 and the substrate 4, respectively.
[0125]
Furthermore, as another modified example, the portion 700 that is in contact with the IC chip 1 or the substrate 4 or both, respectively, has an amount of the inorganic filler of less than 20 wt%, or does not contain the inorganic filler 6f. The other portion 701 may have the inorganic filler content of 20 wt% or more. In this case, as shown in FIGS. 28A, 28 </ b> B, and 28 </ b> C, the portion 700 that contacts the IC chip 1 or the substrate 4 or both and the other portion 701 are not clearly distinguished, The amount of the inorganic filler may be gradually changed, and is clearly distinguished as shown in FIGS. 29 (A), (B), FIG. 29 (C), FIG. 30, FIG. 31, and FIG. You may do it. That is, the first resin layer 6x or the first resin layer 6x and the third resin layer 6z have an amount of the inorganic filler of less than 20 wt% or do not contain the inorganic filler 6f, while the second The resin layer 6y may have an inorganic filler content of 20 wt% or more.
[0126]
As a specific example, when the second resin layer 6y is a thermosetting epoxy resin as the insulating resin 6m, it is 50 wt% in the case of a ceramic substrate and 20 wt% in the case of a glass epoxy substrate. As an example, the thickness of the first resin layer 6x or the third resin layer 6z or both is 15 μm, and the thickness of the second resin layer 6y is 40 to 60 μm. Further, the thickness of the anisotropic conductive layer 10 is set to be larger than the gap size after the IC chip 1 and the substrate 4 are bonded, and the IC chip 1 and the substrate 4 are bonded to each other when the IC chip 1 and the substrate 4 are bonded. To ensure complete joining during the process.
[0127]
As another modification, the blending amount of the inorganic filler and the modification shown in FIGS. 28C, 29C, and 32A may be reversed. That is, as shown in FIG. 28D, the anisotropic conductive layer 10 includes an intermediate portion 702 of a portion 703 that contacts both the IC chip 1 and the substrate 4, respectively. The amount of the inorganic filler may be less than the portion 703 that contacts both of the substrates 4 or the inorganic filler 6f may not be blended. Also in this case, the amount of the inorganic filler may be gradually changed without clearly distinguishing between the portion 703 that contacts the IC chip 1 or the substrate 4 or both, and the intermediate portion 702. FIG. As shown in FIG. 32D and FIG. 32B, it may be clearly distinguished. That is, as shown in FIGS. 29 (D) and 32 (B), the anisotropic conductive layer 10 is located at a portion in contact with the IC chip 1 and the substrate 4 and contains the inorganic filler 6f. The amount of the inorganic filler is less than or included in the fourth resin layer 6v composed of the insulating resin 6m and the intermediate portion between the IC chip 1 and the substrate 4 and less than the fourth resin layer 6v. It is also possible to provide a fifth resin layer 6w composed of an insulating resin 6m that is not present.
[0128]
In this way, in the intermediate portion 702 or the fifth resin layer 6w between the IC chip 1 and the substrate 4, the portion 703 or the fourth resin layer that contacts the IC chip 1 and the substrate 4 respectively. Since the amount of the inorganic filler is less than or not contained in 6v, the elastic modulus is lowered and a stress relaxation effect can be achieved. Further, if a part 703 that contacts the IC chip 1 and the substrate 4 or an insulating resin of the fourth resin layer 6v is selected and used, a resin having high adhesion to the IC chip 1 and the substrate 4 is used. In the portion 703 that contacts the IC chip 1 or the fourth resin layer 6v in the vicinity of the IC chip 1, the amount or material of the inorganic filler 6f is selected so as to be as close as possible to the linear expansion coefficient of the IC chip 1. In the fourth resin layer 6v in the portion 703 in contact with the substrate 4 or in the vicinity of the substrate 4, the blending amount or material of the inorganic filler 6f can be selected so as to be as close as possible to the linear expansion coefficient of the substrate 4. . As a result, the linear expansion coefficient between the IC chip 1 and the fourth resin layer 6v in the vicinity of the portion 703 that contacts the IC chip 1 or in the vicinity of the IC chip 1 approaches, so that separation between the two is less likely to occur. At the same time, the linear expansion coefficient between the fourth resin layer 6v and the substrate 4 in the portion 703 in contact with the substrate 4 or in the vicinity of the substrate 4 approaches, so that the separation between the two hardly occurs.
[0129]
Further, as shown by solid lines in FIGS. 33A and 33B, the anisotropic conductive layer 10 is changed from the portion P1 in contact with either the IC chip 1 or the substrate 4 to the other portion P2. On the other hand, the amount of the inorganic filler can be decreased gradually or stepwise.
[0130]
33 (C) and 33 (D), the anisotropic conductive layer 10 is formed from the portions P3 and P4 that are in contact with the IC chip 1 and the substrate 4, respectively, to other portions, that is, IC chips. The amount of the inorganic filler can be increased gradually or stepwise toward the intermediate portion P5 between 1 and the substrate 4.
[0131]
Further, as shown by a solid line in FIG. 33 (E), the anisotropic conductive layer 10 is in contact with the IC chip 1 and the substrate 4 (contact portions 703 in the modification of FIG. 28D). The amount of the inorganic filler gradually decreases from the corresponding portion) toward the intermediate portion between the IC chip 1 and the substrate 4 (the portion corresponding to the intermediate portion 702 in the modified example of FIG. 28D). It can also be.
[0132]
Further, as shown by a solid line in FIG. 33 (F), the anisotropic conductive layer 10 includes a vicinity of the IC chip 1, then a vicinity of the substrate 4, and then a vicinity of the IC chip 1. The amount of the inorganic filler may be decreased in the order of the intermediate portion with the vicinity of the substrate 4. In FIG. 33 (F), the inorganic filler amount is exemplified to change gradually in the above order, but the present invention is not limited to this, and it may be changed stepwise.
[0133]
33E and 33F, the intermediate portion between the IC chip 1 and the substrate 4 is more inorganic than the portion in contact with the IC chip 1 and the substrate 4 respectively. Since the amount of filler is small or not contained, the elastic modulus is lowered and a stress relaxation effect can be achieved. In addition, if a part having high adhesion to the IC chip 1 and the substrate 4 is selected and used as the insulating resin for the part that contacts the IC chip 1 and the substrate 4 respectively, While the blending amount or material of the inorganic filler 6f is selected so as to be as close as possible to the linear expansion coefficient of the IC chip 1, the portion of the inorganic filler 6f that is in contact with the substrate 4 is as close as possible to the linear expansion coefficient of the substrate 4. The amount or material can be selected. When the blending amount of the inorganic filler 6f is determined from this viewpoint, normally, as shown by a solid line in FIG. 33 (F), the vicinity of the IC chip 1, then the vicinity of the substrate 4, and then the IC chip The amount of the inorganic filler becomes smaller in the order of the intermediate portion between the vicinity portion of 1 and the vicinity portion of the substrate 4. By adopting such a configuration, the linear expansion coefficient between the IC chip 1 and the portion that contacts the IC chip 1 approaches, so that separation between the two is less likely to occur, and the portion that contacts the substrate 4 and the substrate Since the linear expansion coefficient with 4 approaches, peeling between them becomes difficult to occur.
[0134]
In any case of FIGS. 33A to 33F, the amount of the inorganic filler is preferably in the range of 5 to 90 wt% for practical use. If it is less than 5 wt%, there is no point in mixing the inorganic filler 6f. On the other hand, if it exceeds 90 wt%, the adhesive strength is extremely lowered and it is difficult to form a sheet, which is not preferable.
[0135]
In the case where the IC chip 1 is thermocompression bonded to the substrate 4 using a multilayered film composed of a plurality of resin layers 6x, 6y or 6x, 6y, 6z as described above as an anisotropic conductive layer, Since the insulating resin 6m is softened and melted by the heat at the time of joining and the resin layers are mixed, finally, there is no clear boundary between the resin layers, and an inclined inorganic filler distribution as shown in FIG. 33 is obtained. .
[0136]
Further, in the fourteenth embodiment or each modified example, in the anisotropic conductive layer having a portion or layer containing the inorganic filler 6f, or in the anisotropic conductive layer having an inclined inorganic filler distribution, the portion or the resin layer Depending on the case, it is possible to use different insulating resins. For example, an insulating resin that improves adhesion to a film material used on the surface of the IC chip is used in the portion or resin layer that contacts the IC chip 1, while the substrate surface is used in the portion or resin layer that contacts the substrate 4. It is also possible to use an insulating resin that improves adhesion to the material.
[0137]
According to the fourteenth embodiment and the various modifications thereof, the inorganic filler 6f is not present at the bonding interface between the IC chip 1 or the substrate 4 and the anisotropic conductive layer 10 or the amount thereof is small. Since the original adhesiveness of the resin is exhibited, the insulating resin having high adhesiveness at the bonding interface increases, and the adhesion strength between the IC chip 1 or the substrate 4 and the insulating resin 6m can be improved. Adhesiveness with the chip 1 or the substrate 4 is improved. Thereby, the life in various reliability tests is improved, and the peel strength against bending is improved.
[0138]
If the inorganic filler 6f, which does not contribute to the bonding itself but has the effect of reducing the linear expansion coefficient, is uniformly dispersed in the insulating resin 6m, the inorganic filler 6f comes into contact with the substrate 4 or the IC chip surface and adheres. As a result, the amount of the adhesive that contributes to the decrease is reduced, resulting in a decrease in adhesiveness. As a result, if peeling occurs between the IC chip 1 or the substrate 4 and the adhesive, moisture enters from there and causes corrosion of the electrodes of the IC chip 1. Moreover, when peeling progresses from the peeled portion, the bonding itself between the IC chip 1 and the substrate 4 becomes defective, resulting in poor electrical connection.
[0139]
On the other hand, according to the fourteenth embodiment and the various modifications thereof, as described above, it is possible to improve the adhesive force while having the effect of reducing the linear expansion coefficient by the inorganic filler 6f. . Thereby, the adhesion strength between the IC chip 1 and the substrate 4 is improved, and the reliability is improved.
[0140]
Further, when the portion 700 or the resin layer 6x with a small amount of the inorganic filler 6f is arranged on the IC chip side, or when the inorganic filler distribution is reduced on the IC chip side, the portion 700 or the resin layer 6x is formed on the surface of the IC chip. It is possible to improve the adhesion to a passivation film made of silicon nitride or silicon oxide. It is also possible to appropriately select and use an insulating resin that improves adhesion to the film material used on the surface of the IC chip. Moreover, the stress concentration in the sealing sheet material which is an example of an anisotropic conductive layer is relieved by lowering the elastic modulus in the vicinity of the IC chip. When the material used for the substrate 4 is hard like ceramic (high modulus of elasticity), such a structure matches the modulus of elasticity and the linear expansion coefficient with the sealing sheet material in the vicinity of the substrate. In addition, it is preferable.
[0141]
On the other hand, when the portion 700 having a small amount of the inorganic filler 6f or the resin layer 6x is arranged on the substrate side, or when the inorganic filler distribution is reduced on the substrate side, such as a resin substrate or a flexible substrate (FPC). In the case where bending is applied to the substrate 4, when bending stress is applied when the substrate 4 is incorporated into a housing of an electronic device, the adhesion strength between the substrate 4 and a sealing sheet which is an example of an anisotropic conductive layer. It can be used for the purpose of improving. When the surface layer on the IC chip side is made of a protective film formed of a polyimide film, in general, when the insulating resin adheres well and there is no problem, the elastic modulus and linear expansion from the IC chip 1 to the substrate 4 By changing the coefficient continuously or stepwise, the sealing sheet can be made hard on the IC chip side and soft on the substrate side. Thereby, since generation | occurrence | production of the stress inside a sealing sheet becomes small, reliability improves.
[0142]
Furthermore, when the portion 700 or the resin layer 6x, 6z with a small amount of the inorganic filler 6f is disposed on both sides of the IC chip side and the substrate side, or when the inorganic filler distribution is reduced on both sides of the IC chip side and the substrate side, The above-mentioned two cases of the IC chip side and the substrate side are made compatible, and the adhesion on both the IC chip side and the substrate side can be improved, and the linear expansion coefficient is lowered to reduce the IC chip 1 and the substrate. 4 can be connected with high reliability. In addition, an insulating resin having better adhesion and better resin coating can be selected and used according to the material of the IC chip side surface and the substrate material. In addition, since the inclination with a large amount of these inorganic fillers 6f can be freely changed, matching with the substrate material is possible by making the portion or layer with a small amount of the inorganic fillers 6f extremely thin.
[0143]
(Fifteenth embodiment)
Next, in the fifteenth embodiment of the present invention, the IC chip is mounted by a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to the eighth to fourteenth embodiments and modifications thereof, and the mounting method. A manufacturing process of an anisotropic conductive layer used by an electronic component unit or module mounted on the substrate, for example, a semiconductor device will be described with reference to FIGS.
[0144]
First, when forming an anisotropic conductive layer directly on the circuit board 4, a 1st resin sheet is affixed on the circuit board 4, and a 2nd resin sheet is affixed on it. At this time, when the first resin sheet contains a large amount of the inorganic filler 6f, the result is as shown in FIG. 28 (A) or FIG. 30, and in the opposite case, the result is as shown in FIG. 28 (B) or FIG. That is, in the former case, the first resin sheet is a portion 701 with a large amount of the inorganic filler 6f or a resin sheet corresponding to the second resin layer 6y, and in the latter case, the portion 700 with a small amount of the inorganic filler 6f or A resin sheet corresponding to the first resin layer 6x is obtained.
[0145]
Further, when a third resin sheet is further formed on the second resin sheet, and the first resin sheet and the third resin sheet correspond to the portion 700 or the first resin layer 6x with a small amount of the inorganic filler 6f, As shown in FIG. 28C or FIG.
[0146]
Further, as shown in FIGS. 34 and 35, the first resin sheet 673 and the second resin sheet 674 are placed in this order on a base film 672 called a separator in advance (in this case in FIGS. 34 and 35). Only the third resin sheet may be formed by attaching the third resin sheet. In this case, as shown in FIGS. 34 and 35, a plurality of resin sheets 673 and 674 are attached while being heated as necessary with a pair of upper and lower heatable rollers 670 and 270. Then, if the formed resin sheet body 671 is cut into predetermined dimensions, the above-mentioned as shown in any of FIGS. 28 (A) to (C), FIGS. 29 (A) to (C), and FIGS. The anisotropic conductive film sheet 10 is obtained.
[0147]
As another modification, when an anisotropic conductive film sheet having a continuous anisotropic conductive film sheet 10 is produced, an epoxy and inorganic filler dissolved in a solvent is used as a base by a doctor blade method or the like. Apply on film. This solvent is dried to produce an anisotropic conductive film sheet.
[0148]
At this time, once the concentration of the inorganic filler 6f is low, or a liquid insulating resin not containing the inorganic filler 6f is applied as a first layer on the base film. Dry one layer. When the inorganic filler 6f is not dried, the inorganic filler 6f of the second layer is slightly mixed with the first layer, and the inorganic filler distribution is inclined as shown in FIG.
[0149]
A liquid insulating resin in which more inorganic filler 6f is mixed than the first layer is applied on the first layer formed by coating to form a second layer. By drying the second layer, an anisotropic conductive film sheet having a two-layer structure in which the first layer and the second layer are formed on the base film can be formed. If the anisotropic conductive film sheet is cut into predetermined dimensions, the anisotropic conductive film sheet 10 as shown in FIGS. 28 (A), 29 (A), and 30 is obtained.
[0150]
In addition, when arrange | positioning the layer with few inorganic fillers 6f on the board | substrate side, after forming a 2nd layer on a base film and a 2nd layer on a base film, a 1st layer is formed on a 2nd layer. An anisotropic conductive film sheet having a two-layer structure can be formed. If the anisotropic conductive film sheet is cut into predetermined dimensions, the anisotropic conductive film sheet 10 as shown in FIGS. 28 (B), 29 (B), and 31 is obtained.
[0151]
In addition, once the concentration of the inorganic filler 6f is low or the insulating resin 6m not containing the inorganic filler 6f is applied and dried (may be omitted) as a first layer, the inorganic layer is inorganic on the first layer. An insulating resin mixed with more filler 3f than the first layer is applied, applied and dried as the second layer (may be omitted), and the amount of the inorganic filler is smaller or absent than the second layer. Apply a third layer. By drying this, an anisotropic conductive film sheet having a three-layer structure in which the first layer, the second layer, and the third layer are formed on the base film can be formed. If the anisotropic conductive film sheet body is cut into predetermined dimensions, the anisotropic conductive film sheet 10 as shown in FIGS. 28 (C), 29 (C), and 32 (A) is obtained.
[0152]
According to the method of directly forming the anisotropic conductive layer on the circuit board 4, on the side of manufacturing the electronic component unit, the resin of the material most suitable for the electronic component is selected in the anisotropic conductive layer. Thus, the resin of the optimum material for the substrate can be selected and disposed on the substrate side, and the degree of freedom in resin selection can be increased.
[0153]
On the other hand, in the method for producing an anisotropic conductive film sheet, there is no degree of freedom of selection as described above, but a large number of the anisotropic conductive film sheets 10 can be produced at one time. The manufacturing efficiency is good and the cost is low, and a single attaching device is sufficient.
[0154]
As described above, according to the above embodiments of the present invention, it is possible to eliminate many of the processes conventionally required for bonding an electronic component such as an IC chip and a circuit board, thereby greatly improving productivity. it can. That is, for example, in the case of bonding by stud bump bonding or solder bump described as a conventional example, it is necessary to inject a sealing material after flip-chip bonding and put it in a batch furnace to be cured. The injection of the sealing material takes several minutes per one piece, and it takes 2 to 5 hours to cure the sealing material. In the stud bump bonding mounting, as a previous process, a process of transferring the Ag paste to the bump, mounting it on the substrate, and then curing the Ag paste is required. This process takes 2 hours. On the other hand, in the method of the above embodiment, the sealing step can be eliminated, and the productivity can be greatly improved. Furthermore, in the above embodiment, by using a sealing sheet of a solid or semi-solid insulating resin, for example, an epoxy resin having a large molecular weight can be used, and can be joined in a short time of about 10 to 20 seconds. Thus, the joining time can be shortened, and the productivity can be further improved. Furthermore, the following effects can also be achieved.
[0155]
(1) Bump formation
In the method of forming bumps by plating (conventional example 3), it is necessary to perform a dedicated bump forming process by a semiconductor manufacturer, and bumps can be formed only by a limited manufacturer. However, according to the embodiment of the present invention, a general-purpose wire bonding IC chip can be used by the wire bonding apparatus, and the acquisition of the IC chip is facilitated. In other words, the reason why a general-purpose wire bonding IC chip can be used is that, when wire bonding is used, bumps are formed on a normal IC pad on which an Al pad is formed using a wire bonding apparatus or a bump bonding apparatus. It is possible. On the other hand, in order to form plated bumps by a method of forming bumps by plating (conventional example 3), a barrier metal such as Ti, Cu, Cr or the like is formed on an Al pad, and then a resist is applied by spin coating. Expose only the bump forming part. It is formed by energizing this and plating the hole with Au or the like. Accordingly, in order to form the plating bump, a large-scale plating apparatus and a waste liquid processing apparatus for hazardous materials such as cyanide are required.
[0156]
Further, compared to the method of the conventional example 1, bump leveling for stabilizing the transfer amount of the adhesive in the unstable transfer process such as transfer of the conductive adhesive becomes unnecessary, and the leveling device for such leveling process Is no longer necessary. This is because the bumps are crushed on the electrodes of the substrate while pressing the bumps, so that it is not necessary to level the bumps in advance.
[0157]
Further, in the embodiment described above, even when the bump 103 is mounted on the electrode 5 of the circuit board 4 in a shifted manner, highly reliable bonding can be achieved. That is, when the bump 3 is formed on the IC chip 1, a gold ball 96a is formed by electric sparking of a gold wire in the same manner as wire bonding. Next, a ball 96a having a diameter Φd-Bump indicated by 95a is formed, and a Chamfer diameter φD indicated by 93a of the capillary 193 having a Chamfer angle θc of 100 ° or less is set to 1 of the diameter d-Bump of the gold ball 96a. The bumps 103 are formed on the electrodes 2 of the IC chip 1 by ultrasonic waves and thermocompression bonding with the capillaries 193 having a tip shape that does not provide a flat portion at the portion that contacts the gold ball 96a of the capillaries 193. By using the capillary 193 having the above-described shape, the bump 103 having a substantially conical tip as shown in FIG. 10B can be formed on the electrode 2 of the IC chip 1. Even when the bump 103 formed by the above method is mounted on the electrode 5 of the circuit board 4 so as to be displaced by the dimension Z as shown in FIG. 11C, the bump 103 has a substantially conical tip. When the deviation is up to half of the diameter, a part of the bump 103 can always be in contact with the electrode 5 of the substrate 4. In FIG. 11D of the conventional bump 3, a part of the width dimension d of the so-called pedestal 3 g of the bump 3 is in contact, but it is only in partial contact, resulting in unstable bonding. When this is subjected to a thermal shock test or reflow, the joint portion becomes open. In the present invention, such unstable bonding is eliminated, and a bonding with high production yield and reliability can be provided.
[0158]
(2) Bonding IC chip and circuit board
According to the method of Conventional Example 2, the connection resistance depends on the number of conductive particles existing between the bump and the electrode of the circuit board. However, in the above embodiment of the present invention, the IC chip side electrode and the board side It is not necessary to sandwich conductive particles between the two electrodes for electrical conduction between the electrodes, and the conventional example 1 or 2 is applied to the electrode 5 of the circuit board 4 without leveling the bump 3 in the leveling process as an independent process. Since the bump 3 and the electrode 5 can be directly bonded by pressing with a stronger load (for example, a pressing force of 20 gf or more per bump 3), the connection resistance value does not depend on the number of intervening particles, A connection resistance value can be obtained stably. That is, when the conductive particles 10a are sandwiched between the bump 3 and the substrate electrode 5 in the direct bonding between the bump 3 and the substrate electrode 5, the substrate-side electrode 5 and the IC chip side There is an additional effect that the connection resistance value with the bump 3 can be lowered.
[0159]
In the conventional leveling process, the bump height at the time of bonding to the substrate electrode is made constant. In the above embodiments of the present invention, the crushing of the bump 3 is performed simultaneously with the bonding to the electrode 2 or 5. In addition to eliminating the need for an independent leveling process, it is possible to perform bonding while deforming and correcting the warping and undulation of the circuit board 4 at the time of bonding, or to adhere to the bumps 3 and 103. Since the conductive paste is cured and the conductive paste is deformed at the time of bonding, the leveling of the bumps 3 and 103 is not required at all, and the warping and undulation of the circuit board 4 is deformed and bonded at the time of bonding. Strong against warping and swell.
[0160]
By the way, the conventional example 1 has a 10 μm / IC chip (meaning that 10 μm thickness warpage dimension accuracy is required per IC chip), the conventional example 2 has a 2 μm / IC, and the conventional example 3 has a 1 μm / IC chip. It is necessary to make the substrate 4 and the bumps 3 and 103 with high accuracy such as (bump height variation ± 1 μm or less) uniform, and in practice, a glass substrate typified by LCD is used. On the other hand, according to the above-described embodiment of the present invention, since the warp and undulation of the circuit board 4 are deformed and bonded at the time of bonding, the substrate is warped and undulated and has poor flatness, for example, a resin substrate In addition, a flexible substrate, a multilayer ceramic substrate, or the like can be used, and a more inexpensive and versatile IC chip bonding method can be provided.
[0161]
Further, if the volume of the thermosetting resin 6m between the IC chip 1 and the circuit board 4 is made larger than the volume of the space between the IC chip 1 and the circuit board 4, it will flow out of this space. Thus, a sealing effect can be achieved. Therefore, it is not necessary to perform sealing resin (underfill coating) under the IC chip after bonding the IC chip and the circuit board with the conductive adhesive required in Conventional Example 1, and the process can be shortened.
[0162]
In addition, the elastic modulus and thermal expansion coefficient of the thermosetting resin can be controlled to be optimal for the substrate 4 by blending about 5 to 90 wt% of the inorganic filler 6f with the thermosetting resin 6m. In addition to this, when this is used in a normal plating bump, an inorganic filler enters between the bump and the circuit board, and the bonding reliability is lowered. However, if stud bumps (formation method applying wire bonding) are used as in the above-described embodiment of the present invention, the sharp bumps 3, 103 that have entered the thermosetting resin 6m at the beginning of bonding. By pushing the inorganic filler 6f and thus the thermosetting resin 6m toward the outside of the bumps 3 and 103, the inorganic filler 6f and the thermosetting resin 6m are transformed in the process of the bumps 3 and 103 being deformed. It is possible to extrude from between the bumps 3 and 103 and the electrodes 5 and 2 so that unnecessary inclusions do not exist, and the reliability can be further improved.
[0163]
As described above, according to the present invention, it is possible to provide a method and an apparatus for joining an electronic component such as an IC chip and a circuit board, which are more productive than the conventional joining method and are inexpensive.
[0164]
In the first embodiment, in addition to the bump 3 as shown in FIG. 1 that is not leveled, the IC chip having the stud bumps 300 and 301 that have been leveled as shown in FIGS. 37A and 37B, respectively. The present invention can also be applied to bonding between 1 and the substrate 4. In this case, a leveling process is required, but other effects such as the need for a sealing process can be achieved. In addition, as the bump, a bump whose appearance is substantially the same as that shown in FIGS. 37A and 37B can be used by plating or printing. For example, bumps are formed by plating titanium, nickel, and gold on the electrodes of the IC chip in this order, or a paste obtained by mixing aluminum, nickel, etc. and a synthetic resin is printed on the electrodes of the IC chip and dried or cured. Thus, a polymer bump can also be formed. In particular, when using leveled bumps or bumps formed by plating or printing, the amount of deformation of the bumps is small, so in the unlikely event that an inorganic filler is sandwiched between the bumps and the substrate electrodes, However, the conductive particles 10a are also sandwiched between the bumps and the substrate electrodes, and the conductive particles 10a ensure the conduction between the bumps and the substrate electrodes. be able to.
[0165]
【The invention's effect】
As described above, according to the present invention, it is possible to eliminate many of the processes conventionally required for joining an electronic component and a circuit board, and it is possible to greatly improve productivity.
[0166]
Furthermore, the following effects can also be achieved.
[0167]
(1) Bump formation
In the method of forming bumps by plating (conventional example 3), it is necessary to perform a dedicated bump forming process by a semiconductor manufacturer, and bumps can be formed only by a limited manufacturer. However, according to the present invention, a general-purpose wire bonding IC chip can be used as an example of an electronic component by the wire bonding apparatus, and the acquisition of the IC chip is facilitated.
[0168]
Further, compared to the method of the conventional example 1, bump leveling for stabilizing the transfer amount of the adhesive in the unstable transfer process such as transfer of the conductive adhesive becomes unnecessary, and the leveling device for such leveling process Is no longer necessary.
[0169]
Also, if a bump with a generally conical tip is formed on the electrode of an electronic component, the bump has a generally conical tip even when the bump is displaced from the circuit board electrode. When the deviation is up to half of the distance, a part of the bump can always come into contact with the electrode of the substrate. In the conventional bump, a part of the so-called pedestal of the bump comes into contact, but only a partial contact is made, resulting in unstable bonding. When this is subjected to a thermal shock test or reflow, the joint portion becomes open. In the present invention, such unstable bonding is eliminated, and a bonding with high production yield and reliability can be provided.
[0170]
(2) Bonding IC chip and circuit board
According to the method of Conventional Example 2, the connection resistance depends on the number of conductive particles existing between the bump and the electrode of the circuit board. In the present invention, the connection resistance is between the electronic component side electrode and the board side electrode. It is not necessary to sandwich the conductive particles between the two electrodes for electrical conduction, and the load on the circuit board electrode is higher than in the conventional examples 1 and 2 without leveling the bumps in the leveling process as an independent process (for example, Since the bump and the electrode can be directly bonded by pressing with a pressing force of 20 gf or more per bump), the connection resistance value does not depend on the number of intervening particles, and the connection resistance value can be obtained stably. That is, when the conductive particles are sandwiched between the bump and the substrate electrode in the direct bonding between the bump and the substrate electrode, the conductive particle is placed between the electrode on the substrate side and the bump on the electronic component side. There is an additional effect that the connection resistance value can be lowered.
[0171]
In the conventional leveling process, the bump height at the time of bonding to the substrate electrode is made constant. In the present invention, the bumps can be crushed simultaneously with the bonding to the electrode, so that independent leveling can be performed. Not only is the process unnecessary, but it can be joined while deforming and correcting the warping and waviness of the circuit board at the time of bonding, or the conductive paste adhered to the bumps is cured and the conductive paste at the time of bonding By deforming, the bumps need not be leveled at all, and the warping and undulation of the circuit board is deformed and bonded during bonding, so that the bonding is strong.
[0172]
By the way, the conventional example 1 has a 10 μm / IC chip (meaning that 10 μm thickness warpage dimension accuracy is required per IC chip), the conventional example 2 has a 2 μm / IC, and the conventional example 3 has a 1 μm / IC chip. A highly accurate substrate such as (bump height variation ± 1 μm or less) and bumps need to be uniform, and a glass substrate typified by LCD is actually used. On the other hand, according to the present invention, it is possible to bond while deforming and correcting the warping and undulation of the circuit board at the time of bonding. A substrate, a multilayer ceramic substrate, or the like can be used, and a cheaper and more versatile IC chip bonding method can be provided.
[0173]
Also, if the volume of the insulating resin between the electronic component and the circuit board is made larger than the volume of the space between the electronic component and the circuit board, it will flow out of this space, and the sealing effect will be increased. Can play. Therefore, it is not necessary to perform sealing resin (underfill coating) under the IC chip after bonding the IC chip and the circuit board with the conductive adhesive required in Conventional Example 1, and the process can be shortened.
[0174]
In addition, by blending about 5 to 90 wt% of the inorganic filler in the insulating resin, the elastic modulus and thermal expansion coefficient of the insulating resin can be controlled to be optimal for the substrate. In addition to this, when this is used in a normal plating bump, an inorganic filler enters between the bump and the circuit board, and the bonding reliability is lowered. However, if the stud bump (formation method applying wire bonding) is used as in the present invention, the inorganic filler is insulated by the sharp bump that has entered the insulating resin at the beginning of the joining. By extruding the conductive resin toward the outside of the bump, the inorganic filler and the insulating resin can be pushed out between the bump and the electrode in the process of deforming the bump, so that unnecessary inclusions do not exist. , Can improve the reliability more.
[0175]
In addition, when blending the same weight of inorganic filler, either use a large inorganic filler having an average particle diameter of 3 μm or more, or use an inorganic filler having a plurality of different average particle diameters, The average particle size of the inorganic filler is such that an inorganic filler different from the average particle size of the other inorganic filler by 2 times or more is used, or one of the at least two types of inorganic fillers has an average exceeding 3 μm. If an inorganic filler having a particle size and the other inorganic filler having an average particle size of 3 μm or less is used, the amount of moisture absorption around the inorganic filler can be reduced, and the moisture resistance can be improved. In addition, the amount of the inorganic filler can be increased, making it easy to form a film (solidifying), and an anisotropic conductive layer such as an anisotropic conductive layer. Linear expansion coefficient of the film sheet or an anisotropic conductive film adhesive can be reduced, and it is possible to further longer life, it is possible to improve the reliability. .
[0176]
Furthermore, if one of the inorganic fillers having a large average particle diameter is made of the same material as the insulating resin, it can exert a stress relaxation action, and the one inorganic filler having a large average particle diameter can be If it is softer than the epoxy resin that is the insulating resin and the one inorganic filler is compressed, a stress relieving action can be achieved.
[0177]
In addition, if the inorganic filler is not present at the bonding interface between the electronic component or the substrate and the anisotropic conductive layer or the amount thereof is reduced, the original adhesive property of the insulating resin is exhibited, and the adhesive property at the bonding interface is improved. The amount of high insulating resin is increased, the adhesion strength between the electronic component or the substrate and the insulating resin can be improved, and the electronic component or the substrate Improves the adhesion. Thereby, the life in various reliability tests is improved, and the peel strength against bending is improved.
[0178]
Further, in the part or layer in contact with the electronic component, an insulating resin that improves adhesion to the film material used on the surface of the electronic component is used, while in the part or layer in contact with the substrate, the material on the substrate surface is used. If an insulating resin that improves the adhesiveness is used, the adhesiveness can be further improved.
In each of the above embodiments, the electron wave is applied to both the gold bump and the electrode of the substrate by metal bonding, and the steps of correcting the warpage of the substrate and crushing the bump. Both the component and the substrate may be heated without being heated, and then heated from the electronic component side, from the substrate side, or from both the electronic component side and the substrate side.
[0179]
As described above, according to the present invention, after the circuit board and the electronic component are joined, the sealing resin process that is poured between the electronic component and the substrate or the bump leveling process that makes the bump height uniform is not required, It is possible to provide a method and apparatus for mounting an electronic component on a circuit board that is bonded to a board with high productivity and high reliability.
[Brief description of the drawings]
1 (A), (B), (C), (D), (E), (F), and (G) are electronic components such as ICs on a circuit board according to a first embodiment of the present invention, respectively. It is explanatory drawing which shows the mounting method of a chip | tip.
FIGS. 2A and 2B are diagrams illustrating a method for mounting an electronic component such as an IC chip on a circuit board according to the first embodiment. It is explanatory drawing which shows the state pushed out to a bump outer side by the sharp bump which entered, and (C) is explanatory drawing which shows the state from which an inorganic filler does not enter between a bump and a board | substrate electrode.
3 (A), (B), (C), (D), (E), (F), and (G) are wire bonders for an IC chip in the mounting method according to the first embodiment of the present invention, respectively. It is explanatory drawing which shows the bump formation process using this.
FIGS. 4A, 4B, and 4C are explanatory views showing a bonding process of a circuit board and an IC chip in the mounting method according to the first embodiment of the present invention, respectively.
FIGS. 5A, 5B, and 5C are explanatory views showing a bonding process between a circuit board and an IC chip in the mounting method according to the first embodiment of the present invention.
6 (A), (B), and (C) respectively show a thermosetting adhesive on a circuit board in place of the anisotropic conductive film in the mounting method of the third embodiment of the present invention. Explanatory drawing for demonstrating arrangement | positioning, (D), (E) is an expansion explanatory drawing of the joining state in the said 1st Embodiment, respectively.
7 (A), (B), (C), (D), (E), and (F) are modifications of FIG. 6 in the mounting method of the third embodiment of the present invention. It is explanatory drawing for demonstrating replacing with an anisotropic electrically conductive film sheet and arrange | positioning a thermosetting adhesive agent on a circuit board.
FIGS. 8A, 8B, and 8C are explanatory views showing a bonding process between a circuit board and an IC chip in a mounting method according to a fifth embodiment of the present invention, respectively.
FIGS. 9A, 9B, and 9C are explanatory views showing a bonding process of a circuit board and an IC chip in the mounting method according to the fifth embodiment of the present invention.
FIGS. 10A, 10B, 10C, and 10D are explanatory views showing a bonding process between a circuit board and an IC chip in the mounting method according to the sixth embodiment of the present invention.
FIGS. 11A, 11B, 11C, 11D, and 11E are explanatory views showing a bonding process between a circuit board and an IC chip in a mounting method according to a sixth embodiment of the present invention, respectively. is there.
FIGS. 12A, 12B, 12C, and 12D are explanatory views showing a bonding process of a circuit board and an IC chip in a mounting method according to a seventh embodiment of the present invention, respectively.
FIG. 13 is an explanatory view showing a bonding process between a circuit board and an IC chip in the mounting method according to the seventh embodiment of the present invention.
FIGS. 14A and 14B are explanatory views showing a modification of the first embodiment in which a thermosetting resin sheet is formed on the IC chip 1 side, respectively, and a thermosetting adhesive on the IC chip 1 side. It is explanatory drawing which shows the modification of 1st Embodiment formed in.
FIG. 15 is a cross-sectional view showing a conventional method of joining an IC chip to a circuit board.
FIGS. 16A and 16B are explanatory diagrams showing a method of joining an IC chip to a conventional circuit board, respectively.
FIG. 17 is a graph showing a relationship between a resistance value and a load in the case of a bump having an outer diameter of 80 μm in the first embodiment.
FIG. 18 is a graph showing a highly reliable region based on the relationship between a minimum load and a bump having an outer diameter of 80 μm and 40 μm in the first embodiment.
FIG. 19 is a graph of the heating temperature and reaction rate of a resin sheet (anisotropic conductive sheet) in the third embodiment.
FIG. 20 is a perspective view of the electronic component mounting apparatus used in the first embodiment.
21 (A), (B), (C), and (D) are perspective views showing the position recognition operation on the component side in the electronic component mounting apparatus of FIG. It is a perspective view which shows the position recognition operation | movement by the board | substrate side, and is a figure of the position recognition image of a board | substrate.
FIG. 22 is a schematic view of an ultrasonic wave application device used in the fourth embodiment.
FIG. 23 is a schematic view of a pasting apparatus used in the fifth embodiment.
FIGS. 24A and 24B are enlarged cross-sectional views in the vicinity of the bumps for comparison between the ACF method and the method of the above embodiment, respectively. FIGS.
FIG. 25 is a schematic cross-sectional view of a joined state joined by a method and apparatus for mounting an electronic component, for example, an IC chip, on a circuit board according to a ninth embodiment of the present invention.
FIG. 26 is a partially enlarged schematic cross-sectional view of a resin sheet used by a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to the ninth embodiment.
FIG. 27 is a schematic cross-sectional view of an insulating resin and an inorganic filler in a bonded state bonded by a mounting method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to a thirteenth embodiment of the present invention.
28 (A), (B), (C), and (D) are anisotropic ones used by a method and apparatus for mounting an electronic component such as an IC chip on a circuit board according to a fourteenth embodiment of the present invention, respectively. It is a schematic cross section of the electronic component unit which shows the various examples of a conductive layer.
FIGS. 29A, 29B, 29C, and 29D are respectively used by a method and an apparatus for mounting an electronic component such as an IC chip on a circuit board according to a modification of the fourteenth embodiment of the present invention. It is a schematic cross section of various examples of the anisotropic conductive layer.
30A and 30B are bonded to each other using an anisotropic conductive layer used by a method and apparatus for mounting an electronic component such as an IC chip on the circuit board according to the fourteenth embodiment shown in FIG. It is a schematic cross section of a joined state.
FIG. 31 is bonded using an anisotropic conductive layer used by a method and apparatus for mounting an electronic component such as an IC chip on the circuit board according to the fourteenth embodiment shown in FIG. 29B. It is a schematic cross section of a joined state.
FIGS. 32A and 32B are used by the method and apparatus for mounting an electronic component such as an IC chip on the circuit board according to the fourteenth embodiment shown in FIGS. 29C and 29D, respectively. It is a schematic cross section of the joined state joined using the anisotropic conductive layer.
FIGS. 33A, 33B, 33C, 33D, and 29F are a method and an apparatus for mounting an electronic component such as an IC chip on a circuit board according to the fourteenth embodiment, respectively. It is a figure which shows the graph of the various relations of the quantity of the inorganic filler of the anisotropic conductive layer used by, and the position of the thickness direction of an anisotropic conductive layer.
FIG. 34 is an explanatory diagram of a manufacturing process of an anisotropic conductive layer used by a method and apparatus for mounting an electronic component, for example, an IC chip, on a circuit board according to a fifteenth embodiment of the present invention.
35 is a partially enlarged view of FIG. 34. FIG.
FIG. 36 is a distribution diagram of an average diameter of conductive particles and an average diameter of inorganic filler particles in a specific example of the first embodiment.
FIGS. 37A and 37B are diagrams showing examples of bumps that can be used in the modification of the first embodiment. FIGS.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... IC chip, 2,5 ... Electrode, 3,103 ... Bump, 3g ... Base, 4 ... Circuit board, 6b ... Thermosetting adhesive for anisotropic conductive film formation, 6f ... Inorganic filler, 6f-1 ... Inorganic filler with a large average particle diameter, 6f-2 ... Inorganic filler with a small average particle diameter, 6m ... An anisotropic conductive layer (for example, thermosetting resin), 6v ... Fourth resin layer, 6w ... Fifth resin layer , 6x ... 1st resin layer, 6y ... 2nd resin layer, 6z ... 3rd resin layer, 7 ... Pasting tool, 8 ... Joining tool, 8a ... Heater, 9, 109, 201 ... Stage, 10 ... Anisotropic conduction Membrane sheet, 10a ... conductive particles, 10s ... anisotropic resin film and cured resin, 93, 193 ... capillary, 193a ... tip portion, 93b ... flat portion, 95 ... wire, 96, 96a ... Ball, 98 ... curved portion, 99 ... loop, 200 Holding member, 670 ... roller, 671 ... insulating resin sheet, 672 ... base film, 673 ... first resin sheet, 674 ... second resin sheet, 700 ... part in contact with IC chip and / or substrate (inorganic filler amount) 701 ... other part (part with a large amount of inorganic filler), 702 ... part with a small amount of inorganic filler or not containing the above inorganic filler, 703 ... inorganic filler Part with a large amount.

Claims (7)

ワイヤボンディングと同様に金属線（９５）の先端に電気スパークによりボール（９６，９６ａ）を形成し、上記形成されたボールをキャピラリー（９３，１９３）により電子部品（１）の電極（２）にバンプ（３，１０３）を形成し、
上記形成されたバンプをレベリングせずに、無機フィラーを配合した絶縁性樹脂に導電粒子（１０ａ）を配合した異方性導電層（１０）を介在させながら、上記電子部品の上記電極と回路基板（４）の電極（５）とを位置合わせして上記電子部品を上記基板に搭載し、
その後、所定温度に加熱されたツール（８）により上記電子部品の上面から加熱しながら、加圧力として上記電子部品を上記回路基板に圧力Ｐ１により押圧して上記基板の反りの矯正を行いながら、上記電子部品と上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹脂を硬化し、
その後、所定時間後、上記加圧力を上記圧力Ｐ１より低い圧力Ｐ２に降下させて上記異方性導電層の上記絶縁性樹脂の硬化時の応力を緩和しながら、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続するようにしたことを特徴とする電子部品の実装方法。 Forming a ball (96, 96a) at the tip of the wire bonding as well as the metal wire (95) by an electrical spark, a ball that is the form by capillary (93,193) to the electrode (2) of the electronic component (1) bar to form a pump (3, 103),
Without leveling the formed bumps, the electrodes and the circuit board of the electronic component are interposed with an anisotropic conductive layer (10) in which conductive particles (10a) are mixed in an insulating resin in which an inorganic filler is mixed. (4) the electrode (5) is aligned and the electronic component is mounted on the substrate;
Then, while heating from the upper surface of the electronic component with the tool (8) heated to a predetermined temperature, while pressing the electronic component against the circuit board with pressure P1 as a pressing force, correcting the warpage of the substrate, Curing the insulating resin of the anisotropic conductive layer interposed between the electronic component and the circuit board;
After that, after a predetermined time, the electronic component and the circuit board are placed while reducing the stress when the insulating resin of the anisotropic conductive layer is cured by lowering the pressure to a pressure P2 lower than the pressure P1. A method of mounting an electronic component, characterized in that the electrode of the electronic component and the electrode of the circuit board are electrically connected by bonding. 上記圧力Ｐ１は２０ｇｆ／バンプ以上、上記圧力Ｐ２は上記圧力Ｐ１の１／２以下とする請求項１に記載の電子部品の実装方法。  2. The electronic component mounting method according to claim 1, wherein the pressure P1 is 20 gf / bump or more, and the pressure P2 is 1/2 or less of the pressure P1. 無機フィラーを配合した絶縁性樹脂に導電粒子（１０ａ）を配合した異方性導電層（１０）を回路基板（４）又は電子部品（１）に貼り付ける装置（７，１０９，２００，２０１）と、  An apparatus (7, 109, 200, 201) for attaching an anisotropic conductive layer (10) in which conductive particles (10a) are blended with an insulating resin blended with an inorganic filler to a circuit board (4) or an electronic component (1) When,
上記電子部品（１）の電極（２）にワイヤボンディング同様に金属線（９５）の先端に電気スパークによりボール（９６，９６ａ）を形成し、これをキャピラリー（９３，１９３）により上記基板の上記電極に形成してレベリングしないバンプ（３，１０３）を形成する装置（９３，１９３）と、  A ball (96, 96a) is formed by electric spark at the tip of the metal wire (95) on the electrode (2) of the electronic component (1) in the same manner as wire bonding, and this is formed on the substrate by the capillary (93, 193). An apparatus (93, 193) for forming bumps (3, 103) formed on the electrodes and not leveled;
上記電子部品を上記回路基板（４）の上記電極（５）に位置合わせして搭載する装置（６００）と、  An apparatus (600) for aligning and mounting the electronic component on the electrode (5) of the circuit board (4);
所定温度に加熱されたツール（８）により、上記電子部品の上面から加熱しながら、加圧力として上記電子部品を上記回路基板に圧力Ｐ１により押圧して上記基板の反りの矯正を行いながら、上記電子部品と上記回路基板の間に介在する上記絶縁性樹脂を硬化し、その後、所定時間後、上記加圧力を上記圧力Ｐ１より低い圧力Ｐ２に降下させて上記異方性導電層の上記絶縁性樹脂の硬化時の応力を緩和しながら上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する装置（８，９）とを備えるようにしたことを特徴とする電子部品の実装装置。  While heating from the upper surface of the electronic component by the tool (8) heated to a predetermined temperature, the electronic component is pressed against the circuit board by the pressure P1 as a pressing force, and the warping of the substrate is corrected. The insulating resin interposed between the electronic component and the circuit board is cured, and then, after a predetermined time, the applied pressure is lowered to a pressure P2 lower than the pressure P1 to reduce the insulating property of the anisotropic conductive layer. A device (8, 9) for joining the electronic component and the circuit board and electrically connecting the electrode of the electronic component and the electrode of the circuit board while relieving stress during curing of the resin; An electronic component mounting apparatus characterized by that. 上記圧力Ｐ１は２０ｇｆ／バンプ以上、上記圧力Ｐ２は上記圧力Ｐ１の１／２以下とする請求項３に記載の電子部品の実装装置。  4. The electronic component mounting apparatus according to claim 3, wherein the pressure P1 is 20 gf / bump or more, and the pressure P2 is 1/2 or less of the pressure P1. ワイヤボンディングと同様に金属線（９５）の先端に電気スパークによりボール（９６，９６ａ）を形成し、上記形成されたボールをキャピラリー（９３，１９３）により電子部品（１）の電極（２）に超音波熱圧着してバンプ（３，１０３）を形成し、  Similarly to wire bonding, a ball (96, 96a) is formed by electric spark at the tip of the metal wire (95), and the formed ball is formed on the electrode (2) of the electronic component (1) by the capillary (93, 193). Ultrasonic thermocompression bonding to form bumps (3,103)
無機フィラーを配合した絶縁性樹脂に導電粒子（１０ａ）を配合した異方性導電層（１０）を介在させながら、上記電子部品の上記電極と回路基板（４）の電極（５）とを位置合わせして上記電子部品を上記基板に搭載し、  Position the electrode of the electronic component and the electrode (5) of the circuit board (4) while interposing an anisotropic conductive layer (10) containing conductive particles (10a) in an insulating resin containing an inorganic filler. Together, the electronic component is mounted on the substrate,
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツール（８）により上記電子部品を上記回路基板に１バンプあたり２０ｇｆ以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹脂を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、  Thereafter, while heating from the electronic component side, from the substrate side, or from both the electronic component side and the substrate side, the electronic component is placed on the circuit board by the tool (8). The insulating resin of the anisotropic conductive layer interposed between the electronic component and the circuit board is cured while pressing with a pressing force of 20 gf or more per bump to correct the warpage of the board and crush the bump. An electronic component mounting method for joining the electronic component and the circuit board and electrically connecting the electrode of the electronic component and the electrode of the circuit board,
上記異方性導電層（１０）は、上記電子部品及び上記基板に接触する部分に位置されかつ上記無機フィラーを配合した絶縁性樹脂で構成される第４樹脂層（６ｖ）と、上記電子部品と上記基板との中間部分に位置されかつ上記第４樹脂層よりも上記無機フィラー量が少ない絶縁性樹脂で構成される第５樹脂層（６ｗ）とを備えることを特徴とする電子部品の実装方法。  The anisotropic conductive layer (10) includes a fourth resin layer (6v) made of an insulating resin that is positioned in contact with the electronic component and the substrate and is blended with the inorganic filler, and the electronic component. And a fifth resin layer (6w) made of an insulating resin that is located in an intermediate portion between the substrate and the substrate and has a smaller amount of the inorganic filler than the fourth resin layer. Method. ワイヤボンディングと同様に金属線（９５）の先端に電気スパークによりボール（９６，９６ａ）を形成し、上記形成されたボールをキャピラリー（９３，１９３）により電子部品（１）の電極（２）に超音波熱圧着してバンプ（３，１０３）を形成し、  Similarly to wire bonding, a ball (96, 96a) is formed by electric spark at the tip of the metal wire (95), and the formed ball is formed on the electrode (2) of the electronic component (1) by the capillary (93, 193). Ultrasonic thermocompression bonding to form bumps (3,103)
無機フィラーを配合した絶縁性樹脂に導電粒子（１０ａ）を配合した異方性導電層（１０）を介在させながら、上記電子部品の上記電極と回路基板（４）の電極（５）とを位置合わせして上記電子部品を上記基板に搭載し、  Position the electrode of the electronic component and the electrode (5) of the circuit board (4) while interposing an anisotropic conductive layer (10) containing conductive particles (10a) in an insulating resin containing an inorganic filler. Together, the electronic component is mounted on the substrate,
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツール（８）により上記電子部品を上記回路基板に１バンプあたり２０ｇｆ以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹脂を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、  Thereafter, while heating from the electronic component side, from the substrate side, or from both the electronic component side and the substrate side, the electronic component is placed on the circuit board by the tool (8). The insulating resin of the anisotropic conductive layer interposed between the electronic component and the circuit board is cured while pressing with a pressing force of 20 gf or more per bump to correct the warpage of the board and crush the bump. An electronic component mounting method for joining the electronic component and the circuit board and electrically connecting the electrode of the electronic component and the electrode of the circuit board,
上記異方性導電層（１０）は、上記電子部品及び上記基板に接触する部分に位置されかつ上記無機フィラーを配合した絶縁性樹脂で構成される第４樹脂層（６ｖ）と、上記電子部品と上記基板との中間部分に位置されかつ上記無機フィラー量が含まれていない絶縁性樹脂で構成される第５樹脂層（６ｗ）とを備えることを特徴とする電子部品の実装方法。  The anisotropic conductive layer (10) includes a fourth resin layer (6v) made of an insulating resin that is positioned in contact with the electronic component and the substrate and is blended with the inorganic filler, and the electronic component. And a fifth resin layer (6w) made of an insulating resin that is located in an intermediate portion between the substrate and the substrate and does not contain the amount of the inorganic filler. ワイヤボンディングと同様に金属線（９５）の先端に電気スパークによりボール（９６，９６ａ）を形成し、上記形成されたボールをキャピラリー（９３，１９３）により電子部品（１）の電極（２）に超音波熱圧着してバンプ（３，１０３）を形成し、  Similarly to wire bonding, a ball (96, 96a) is formed by electric spark at the tip of the metal wire (95), and the formed ball is formed on the electrode (2) of the electronic component (1) by the capillary (93, 193). Ultrasonic thermocompression bonding to form bumps (3,103)
無機フィラーを配合した絶縁性樹脂に導電粒子（１０ａ）を配合した異方性導電層（１０）を介在させながら、上記電子部品の上記電極と回路基板（４）の電極（５）とを位置合わせして上記電子部品を上記基板に搭載し、  Position the electrode of the electronic component and the electrode (5) of the circuit board (4) while interposing an anisotropic conductive layer (10) containing conductive particles (10a) in an insulating resin containing an inorganic filler. Together, the electronic component is mounted on the substrate,
その後、上記電子部品側から加熱しながら、又は基板側から加熱しながら、又は、上記電子部品側と上記基板側の両方から加熱しながら、ツール（８）により上記電子部品を上記回路基板に１バンプあたり２０ｇｆ以上の加圧力により押圧し、上記基板の反りの矯正と上記バンプを押しつぶしながら、上記電子部品と上記回路基板の間に介在する上記異方性導電層の上記絶縁性樹脂を硬化して、上記電子部品と上記回路基板を接合して上記電子部品の上記電極と上記回路基板の上記電極を電気的に接続する電子部品の実装方法であって、  Thereafter, while heating from the electronic component side, from the substrate side, or from both the electronic component side and the substrate side, the electronic component is placed on the circuit board by the tool (8). The insulating resin of the anisotropic conductive layer interposed between the electronic component and the circuit board is cured while pressing with a pressing force of 20 gf or more per bump to correct the warp of the board and crush the bump. An electronic component mounting method for joining the electronic component and the circuit board and electrically connecting the electrode of the electronic component and the electrode of the circuit board,
上記異方性導電層（１０）は、上記電子部品及び上記基板にそれぞれ接触する部分から、上記電子部品及び上記基板との中間部分に向かって、上記無機フィラー量が徐々に少なくなるようにしたことを特徴とする電子部品の実装方法。  The anisotropic conductive layer (10) is configured such that the amount of the inorganic filler gradually decreases from a portion in contact with the electronic component and the substrate toward an intermediate portion between the electronic component and the substrate. An electronic component mounting method characterized by the above.
JP2000020345A 1999-01-29 2000-01-28 Electronic component mounting method and apparatus Expired - Fee Related JP4097379B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000020345A JP4097379B2 (en) 1999-01-29 2000-01-28 Electronic component mounting method and apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-22015 1999-01-29
JP2201599 1999-01-29
JP2000020345A JP4097379B2 (en) 1999-01-29 2000-01-28 Electronic component mounting method and apparatus

Publications (2)

Publication Number Publication Date
JP2000286298A JP2000286298A (en) 2000-10-13
JP4097379B2 true JP4097379B2 (en) 2008-06-11

Family

ID=26359179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000020345A Expired - Fee Related JP4097379B2 (en) 1999-01-29 2000-01-28 Electronic component mounting method and apparatus

Country Status (1)

Country Link
JP (1) JP4097379B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4710205B2 (en) * 2001-09-06 2011-06-29 ソニー株式会社 Flip chip mounting method
JP4151420B2 (en) 2003-01-23 2008-09-17 セイコーエプソン株式会社 Device manufacturing method
KR100746330B1 (en) * 2005-11-24 2007-08-03 한국과학기술원 Method for bonding between electrical devices using ultrasonication
JP2007184344A (en) * 2006-01-05 2007-07-19 Epson Imaging Devices Corp Electro-optical apparatus, mounting structure, electronic device, and bonding material for mounting
JP2007302864A (en) * 2006-04-11 2007-11-22 Hitachi Chem Co Ltd Adhesive film, and circuit element connecting structure using the same
JP5263158B2 (en) * 2007-12-03 2013-08-14 日立化成株式会社 Circuit member connecting adhesive and semiconductor device
EP2466631A1 (en) 2009-09-30 2012-06-20 Sharp Kabushiki Kaisha Substrate module and manufacturing method thereof
JP5742109B2 (en) * 2010-04-09 2015-07-01 コニカミノルタ株式会社 Inkjet head, inkjet head manufacturing method, and inkjet drawing apparatus
JP5652911B2 (en) * 2010-11-17 2015-01-14 凸版印刷株式会社 Manufacturing method of solar cell module
TWI569381B (en) * 2011-05-27 2017-02-01 住友電木股份有限公司 Semiconductor device
JP6119094B2 (en) * 2011-12-27 2017-04-26 住友ベークライト株式会社 Semiconductor device
JP2014049646A (en) * 2012-08-31 2014-03-17 Panasonic Corp Part mounting method and part mounting system
CN117817448B (en) * 2024-03-05 2024-05-07 华侨大学 Grinding and polishing processing method for removing surface of insulating wafer by abrasive particle discharge induction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499034A (en) * 1990-08-06 1992-03-31 Matsushita Electric Ind Co Ltd Method and device for forming bump
JP3454977B2 (en) * 1995-07-17 2003-10-06 株式会社東芝 Semiconductor device and manufacturing method thereof
JP3343317B2 (en) * 1995-12-04 2002-11-11 松下電器産業株式会社 Semiconductor unit and method of mounting semiconductor element
JP2930186B2 (en) * 1996-03-28 1999-08-03 松下電器産業株式会社 Semiconductor device mounting method and semiconductor device mounted body
US6981317B1 (en) * 1996-12-27 2006-01-03 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
JP4440352B2 (en) * 1997-02-17 2010-03-24 日立化成工業株式会社 Adhesive for connecting circuit members
JP3440190B2 (en) * 1997-03-06 2003-08-25 株式会社新川 Wire bonding method
JP3947296B2 (en) * 1997-04-02 2007-07-18 日東電工株式会社 Sheet-like sealing material and method of manufacturing semiconductor device using the same
JP3999840B2 (en) * 1997-04-16 2007-10-31 日東電工株式会社 Resin sheet for sealing
JP2000031345A (en) * 1998-07-13 2000-01-28 Ricoh Co Ltd Semiconductor device

Also Published As

Publication number Publication date
JP2000286298A (en) 2000-10-13

Similar Documents

Publication Publication Date Title
KR100502222B1 (en) Electronic parts mounting method and device therefor
JP3880775B2 (en) Mounting electronic components on a circuit board
JP4097378B2 (en) Electronic component mounting method and apparatus
US20040106334A1 (en) Microparticle arrangement film, electrical connection film, electrical connection structure, and microparticle arrangement method
JP4097379B2 (en) Electronic component mounting method and apparatus
JPH11191569A (en) Flip chip-mounting method and semiconductor device
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US20080308314A1 (en) Implementation structure of semiconductor package
JP4977194B2 (en) Electronic component mounting method
JP4459258B2 (en) Electronic component mounting method
JP3923248B2 (en) Method of mounting electronic component on circuit board and circuit board
JP3704497B2 (en) Circuit board, repair method and mounting structure
JP2002134558A (en) Semiconductor device and its manufacturing method
JP3914332B2 (en) Manufacturing method of semiconductor device
JP3347911B2 (en) Semiconductor device mounting method
JP2009032948A (en) Ic chip, and method of mounting ic chip
JP2001127105A (en) Manufacturing method of semiconductor device and pressing jig for bonding
JP3752836B2 (en) Bonding method for electronic components
JP2003031617A (en) Mounting structure of semiconductor device and method of fabricating the same
JP2007049100A (en) Sticking device, method for sticking membrane, semiconductor device, and display
JP2010267772A (en) Method of manufacturing mounting structure
JP2000277553A (en) Semiconductor chip, method of forming bump thereon, semiconductor device and its manufacture, circuit substrate and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees