JP4084984B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4084984B2 JP4084984B2 JP2002308722A JP2002308722A JP4084984B2 JP 4084984 B2 JP4084984 B2 JP 4084984B2 JP 2002308722 A JP2002308722 A JP 2002308722A JP 2002308722 A JP2002308722 A JP 2002308722A JP 4084984 B2 JP4084984 B2 JP 4084984B2
- Authority
- JP
- Japan
- Prior art keywords
- header
- semiconductor pellet
- lead
- gate
- power mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、単体のパワートランジスタやパワー集積回路装置等の高出力で高発熱の半導体装置の製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
一般に、パワートランジスタやパワー集積回路装置等の高出力で高発熱の半導体装置は、家電機器、ＯＡ機器または携帯形電子機器などの電子回路の安定化電源に多用されているスイッチングレギュレータ、ノートパソコンまたは携帯電話の充電回路、液晶パネルのバックライト制御等に用いられており、近年、その用途が急速に広がっている。
【０００３】
このような高出力で高発熱の半導体装置として、パワーＭＯＳトランジスタと呼ばれる電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）がある（例えば、特許文献１参照）。
【０００４】
このパワーＭＯＳトランジスタは、例えば半導体ペレットの表面電極に電気的に接続された複数のインナリードと、半導体ペレットおよびインナリードを樹脂封止して形成された樹脂封止体と、インナリードに接続され、樹脂封止体の同一側面から並んで突出した複数のアウタリードと、半導体ペレットの主面と反対側の面に接続し、樹脂封止体のアウタリードが突出する側面と反対側の側面に突出するヘッダ突出部を備えたヘッダとを有しており、ヘッダの半導体ペレットと接合する面と反対側の面が樹脂封止体から露出している。
【０００５】
【特許文献１】
国際特許公開ＷＯ ００／４９６５６号パンフレット
【０００６】
【発明が解決しようとする課題】
前記パワーＭＯＳトランジスタは、ヘッダをプリント配線基板に形成されたフットパターンにリフロー半田付けできることから、プリント配線基板に表面実装される。これにより、外部抵抗を低減でき、さらに半導体ペレットの発熱が熱伝導によってプリント配線基板に放出されるので、放熱性能を大幅に向上することができる。
【０００７】
しかしながら、本発明者が検討したところ、前記パワーＭＯＳトランジスタをプリント配線基板に表面実装する際、半田濡れ不良によりパワーＭＯＳトランジスタが浮き上がるという不具合が生ずることが明らかとなった。
【０００８】
すなわち、プリント配線基板のヘッダ用のフットパターンは、例えばヘッダの形状に合わせた矩形に型抜きされたマスクを用いて銅（Ｃｕ）材料をスパッタリング法などの手段により基板上に被着した後、その表面にメッキ法によりニッケル（Ｎｉ）または金（Ａｕ）を成膜することにより形成される。このフットパターンにフラックスを含む半田ペーストを用いてヘッダが接合されるが、ヘッダの面積が相対的に大きいと、半田ペースト内のフラックスが外周囲に逃げきれずに半田ペースト内にトラップされ、この半田ペースト内にトラップしたフラックスによってパワーＭＯＳトランジスタが持ち上げられてしまう。
【０００９】
また、樹脂封止体の周縁部と接するヘッダの一部に、樹脂封止体とヘッダとの剥がれを防止するための矩形の穴を設ける場合があるが、樹脂封止後に残る穴の部分には半田ペーストが付かないために、穴にフラックスが溜まりやすく、フラックスによるボイドが形成されて、パワーＭＯＳトランジスタの組み立て実装時にパワーＭＯＳトランジスタがプリント配線基板から剥がれてしまう。
【００１０】
近年、鉛（Ｐｂ）の規制動向を受けて、鉛フリー半田の開発が進められており、この鉛フリー半田を用いたパワーＭＯＳトランジスタの実装も検討されている。鉛フリー半田を構成する合金にはいくつかの候補が挙がっているが、なかでも錫（Ｓｎ）−亜鉛（Ｚｎ）共晶は、錫−鉛共晶に最も近い融点（共晶温度１９９℃）で毒性に問題がなく、また価格も安いことから実用化に近い候補合金系の１つである。しかし、錫−亜鉛共晶にはぬれ性が低いという問題があり、使用するためには、フラックスを多く含ませる必要がある。このため、錫−鉛共晶の代わりに錫−亜鉛共晶をパワーＭＯＳトランジスタの実装に用いると、フラックスによるプリント配線基板からのパワーＭＯＳトランジスタの剥離がさらに大きな問題となる。
【００１１】
本発明の目的は、半田ペースト内の余分なフラックスを抜いて、パワーＭＯＳトランジスタの実装性を向上することのできる技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本発明は、主面に電界効果トランジスタが形成された半導体ペレットを準備する工程と、複数のインナリードおよびこれらインナリードにそれぞれ電気的に接続された複数のアウタリードを準備する工程と、ヘッダを準備する工程と、インナリードと半導体ペレットの表面電極とを電気的に接続する工程と、ヘッダと半導体ペレットの主面に対する反対側の面とを接合する工程と、半導体ペレット、インナリード群およびヘッダの一部を樹脂封止して、ヘッダの半導体ペレットとの接合面と反対側の面を露出させ、アウタリードの突出方向と反対の方向にヘッダ突出部を突出させて樹脂封止体を形成する工程と、ヘッダおよびアウタリードを配線基板に形成されたフットパターンにそれぞれ半田付けする工程とを有し、ヘッダが半田付けされるフットパターンにスリットが設けられているものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
本発明の実施の形態であるパワーＭＯＳトランジスタの製造方法を図１〜図１２を用いて説明する。
【００１７】
このパワーＭＯＳトランジスタの製造方法においては、図１に示す半導体ペレット１、図２に示す多連リードフレーム２および図３に示すヘッダ３を、ペレット準備工程、リードフレーム準備工程およびヘッダ準備工程においてそれぞれ準備する。
【００１８】
図１に示す半導体ペレット１は、パワーＭＯＳトランジスタの製造工程のいわゆる前工程においてウエハ状態にて電界効果トランジスタを適宜作り込んだ後に、小さい矩形の薄板形状に分断（ダイシング）することにより製造したものである。
【００１９】
この半導体ペレット１はサブストレート４を備えており、サブストレート４の上にはポリシリコンによってゲート５が下敷きシリコン酸化膜６を介して形成されている。サブストレート４におけるゲート５の外側に対応するサブストレート４の内部には半導体拡散層部としてのソース７が形成されており、サブストレート４の下部にはドレイン８が形成されている。
【００２０】
また、サブストレート４の上にはＣＶＤ（Chemical Vapor Deposition）酸化膜などからなる絶縁膜９がゲート５およびソース７を被覆するように形成されており、この絶縁膜９におけるゲート５に対向する位置にはゲート用コンタクトホール１０が１個、ゲート５に貫通するように開設されている。絶縁膜９におけるソース７に対向する領域にはソース用コンタクトホール１１が複数個、ゲート用コンタクトホール１０の片脇においてソース７にそれぞれ貫通するように開設されている。
【００２１】
さらに、ゲート用コンタクトホール１０の内部にはゲート用電極パッド１２が形成され、各ソース用コンタクトホール１１の内部にはソース用電極パッド１３がそれぞれ形成されている。これら電極パッド１２，１３はアルミニウム系材料（アルミニウムまたはその合金）がスパッタリング法などの手段により絶縁膜９の上に被着された後に、写真食刻法によってパターニングされて形成されたものである。
【００２２】
すなわち、絶縁膜９の上に被着されたアルミニウム系材料は各コンタクトホール１０，１１の内部にそれぞれ充填されるため、この充填部によってそれぞれ形成された電極パッド１２，１３はゲート５およびソース７にそれぞれ電気的に接続された状態になっている。他方、サブストレート４の下面にはドレイン用電極パッド１４がアルミニウム系材料を被着されて形成されている。
【００２３】
また、ゲート用電極パッド１２および複数個のソース用電極パッド１３の上には、リンシリケートガラスやポリイミド系樹脂などの絶縁材料からなる保護膜１５が被着されており、保護膜１５のゲート用電極パッド１２およびソース用電極パッド１３にそれぞれ対向する位置にはゲート用バンプ１６および各ソース用バンプ１７が半導体ペレット１の主面１ａにそれぞれ突設されている。
【００２４】
これらバンプ１６，１７は金線を用いたスタッドバンプボンディング法によって形成されたものである。すなわち、ネイルヘッド式ワイヤボンディング装置またはネイルヘッド超音波式ワイヤボンディング装置によって、パッドの上にワイヤ先端のボールを圧着した後に、ボールとワイヤとの接続部位においてワイヤが引きちぎられることによって形成されたバンプである。
【００２５】
図２に示す多連リードフレーム２は、鉄（Ｆｅ）−ニッケル合金や燐青銅またはヘッダ３と同じ材質の銅合金などの導電性が良好な材料からなる薄板を用いて、打抜きプレス加工またはエッチング加工などの手段によって一体成形したものである。この多連リードフレーム２は、単一の半導体装置領域が２行×２列のマトリクス配置による群を１つの纏まりとするマトリクスフレーム１８の場合を説明する。つまり、マトリクスフレーム１８は、４個分のパワーＭＯＳトランジスタを１つの群とするものである。ただし、マトリクスフレーム１８における１つの群内のマトリクスの数は、２行×２列に限定されるものではなく、これ以外の数であってもよい。
【００２６】
マトリクスフレーム１８は、位置決め孔１９ａが開設されている外枠１９を一対備えており、両端の外枠１９は所定の間隔で平行になるように配置されて一連にそれぞれ延設されている。さらに隣合うマトリクスフレーム１８間には一対のセクション枠２０が両端の外枠１９の間に互いに平行に配されて一体的に架設されている。これら外枠、セクション枠によって形成される略長方形の枠体（フレーム）内に４つの単位リードフレーム２１が構成されている。
【００２７】
単体リードフレーム２１において、両側の外枠１９の間にはダム部材２２が外枠１９に直行するように架設されている。ダム部材２２の内側端辺における一端部にはゲート用のインナリード２３がダム部材２２と直角に一体的に突設されており、さらにゲート用のインナリード２３には矩形の平板形状のゲート用接続部片２３ａが一体的に形成されている。
【００２８】
また、ダム部材２２の内側端辺における残りの部分にはソース用のインナリード２４が複数本（図２では３本）づつ分配されて長さ方向に等ピッチをもってそれぞれ突設されており、さらにソース用のインナリード２４には矩形の平板形状のソース用接続部片２４ａが一体的に形成されている。
【００２９】
図示はしないが、ゲート用接続部片２３ａとソース用接続部片２４ａの一主面の表面には錫や金などを用いたメッキ処理が、半導体ペレット１に突設されたバンプ１６，１７による機械的かつ電気的接続作用が適正に実施されるように被着されている。
【００３０】
なお、ダム部材２２の外側端辺におけるゲート用のインナリード２３と対向する位置には、ゲート用のアウタリード２５がゲート用のインナリード２３の延長になるように突設されている。
【００３１】
また、ダム部材２２の外側端辺における各ソース用のインナリード２４と対向する位置のそれぞれには、各ソース用のアウタリード２６が各ソース用のインナリード２４の延長になるようにそれぞれ突設されている。そして隣り合うアウタリード同士および両側の外枠１９との間には、後述する樹脂封止体の成形に際してレジンの流れを堰き止めるためのダム２２ａがそれぞれ形成されている。
【００３２】
なお、マトリクスフレーム１８では、４個分のパワーＭＯＳトランジスタを１つの群としたため、区画窓１８ａの両側で半導体ペレット１の向きを変える必要があり、半導体ペレット１の向きをＱ点で点対象となるような配置にしている。
【００３３】
図３に示すヘッダ３は、半導体ペレット１よりも若干大きめの略長方形の平板形状に形成されている。本実施の形態では、４個のパワーＭＯＳトランジスタを１つの群として製造するため、４個分のパワーＭＯＳトランジスタに対応する４つのヘッダ３が２行×２列配置で一体に設けられたヘッダフレーム２７を用い、これにより各ヘッダ３を半導体ペレット１に接合する際には、一体となった４つのヘッダ３を４つの半導体ペレット１のそれぞれに一緒に接合する（図３では、Ｂ部に示すヘッダ３が１つのパワーＭＯＳトランジスタに使用されるヘッダ３である）。
【００３４】
さらに１つのヘッダフレーム２７には、ヘッダ付け時のヘッダ付け装置（図示せず）のガイドとの位置決め用の丸孔３ａが４つ設けられ、そのうち、２つの丸孔３ａがスリット３ｂと連通している。また、モールド時に樹脂封止体の周縁部と接するヘッダ３の一部には、樹脂封止体とヘッダ３との剥がれを防止するための矩形の穴３ｃが形成されている。
【００３５】
以上のように構成された半導体ペレット１、マトリクスフレーム１８およびヘッダプレート２７を組み立てて、組立体を形成する。
【００３６】
まず、フリップチップにより、半導体ペレット１とマトリクスフレーム１８とを接合するペレットボンディングを行う。
【００３７】
ここでは、図４に示すように、４つの半導体ペレット１の裏面１ｂをそれぞれ上方に向け、４つの半導体ペレット１をマトリクスフレーム１８のそれぞれの半導体装置領域のゲート用接続部片２３ａおよびソース用接続部片２４ａ上に配置し、熱圧着によってペレットボンディングを行う。
【００３８】
すなわち、インナリード２３を支持するゲート用接続部片２３ａと半導体ペレット１のゲート用電極パッド１２（図１参照）とを、ゲート用電極パッド１２に取り付けられたゲート用バンプ１６を熱圧着して形成されるゲート用接続部１６ａによって接合する。これにより、ゲート用接続部１６ａおよびゲート用接続部片２３ａを介してゲート用電極パッド１２とインナリード２３とを電気的に接続する。
【００３９】
同様に、インナリード２４を支持するソース用接続部片２４ａと半導体ペレット１のソース用電極パッド１３（図１参照）とを、ソース用電極パッド１３に取り付けられたソース用バンプ１７を熱圧着して形成されるソース用接続部１７ａによって接合する。これにより、ソース用接続部１７ａおよびソース用接続部片２４ａを介してソース用電極パッド１３とインナリード２４とを電気的に接続する。なお、ゲート用バンプ１６およびソース用バンプ１７は、それぞれインナリード２３，２４に取り付けられていてもよい。
【００４０】
また、フリップチップ実装後の半導体ペレット１の主面１ａとゲート用接続部片２３ａおよびソース用接続部片２４ａとの位置関係は、図４（ｃ）に示すものと同様になる。
【００４１】
つまり、本実施の形態のパワーＭＯＳトランジスタでは、３本のソース用のインナリード２４を支持するソース用接続部片２４ａが半導体ペレット１の主面１ａ上にこれに対向して配置され、かつ、各インナリード２４の基端部２４ｂが半導体ペレット１の主面１ａにおける内側領域上に配置されている。
【００４２】
さらに、１本のゲート用のインナリード２３を支持するゲート用接続部片２３ａも半導体ペレット１の主面１ａ上にソース用接続部片２４ａと絶縁されてかつ並んで配置され、インナリード２３の基端部２３ｂも半導体ペレット１の主面１ａにおける内側領域上に配置されている。
【００４３】
次に、ヘッダフレーム２７の半導体ペレット１への取り付けであるヘッダ付けを行う。
【００４４】
ここでは、図５に示すように、まず、各半導体ペレット１の裏面１ｂに、ヘッダ接合材である銀（Ａｇ）ペースト２８を塗布する。
【００４５】
続いて、図６に示すように、４つの半導体ペレット１の各裏面１ｂにヘッダフレーム２７の各ヘッダ３を載置する。
【００４６】
さらに、半導体ペレット１を加圧するとともに、スクラブなどを行って、これにより、各ヘッダ３と各半導体ペレット１の裏面１ｂとをそれぞれ銀ペースト２８を介して接合する。
【００４７】
次に、ヘッダ付きの半導体ペレット１とインナリード群との組立体を、トランスファ成形装置を使用して樹脂封止（モールド）する。
【００４８】
図７に示すように、使用するトランスファ成形装置２９は、シリンダ装置（図示せず）によって互いに型締めされる一対の上型３０と下型３１とからなる金型を備えており、上型３０と下型３１との合わせ面３２には、上型キャビティー凹部３３ａと下型キャビティー凹部３３ｂとが互いに協働してキャビティー３３を形成するように複数組（１組のみ図示されている）没設されている。
【００４９】
また、上型３０の合わせ面３２にはポット３４が開設されており、ポット３４にはシリンダ装置（図示せず）により進退されるプランジャ３５が成形材料としてのモールド樹脂すなわちレジン３６を送給し得るように挿入されている。下型３１の合わせ面３２にはカル３７がポット３４との対向位置に配されて没設されている。カル３７にはレジン３６をキャビティー３３に注入するためのゲート３８の一端部が接続されており、ゲート３８の他端部は下型キャビティー凹部３３ｂに接続されている。
【００５０】
さらに、下型キャビティー凹部３３ｂのゲート３８と対向する対辺にはスルーゲート３９が接続されており、スルーゲート３９は隣接した下型キャビティー凹部３３ｂの対向片に接続されている。スルーゲート３９は上流側のキャビティー３３に充填されたレジン３６を流通させて下流側のキャビティー３３に充填して行くように構成されている。
【００５１】
以上のように構成されたトランスファ成形装置２９による樹脂封止体の成形作業に際して、まず、上型３０および下型３１のキャビティー３３にヘッダ３付きの半導体ペレット１とインナリード群との組立体を配置する。
【００５２】
続いて、上型３０と下型３１とを型締めして、ヘッダ３の下面を上型キャビティー凹部３３ａの底面上に密着した後、ポット３４からプランジャ３５によってレジン３６をゲート３８およびスルーゲート３９を通じて各キャビティー３３に順次供給して充填する。充填後、レジン３６を熱硬化して樹脂封止体を成形し、その後、上型３０および下型３１を型開きする。さらに、エジェクタ・ピン（図示せず）により樹脂封止体を離型する。
【００５３】
この際、図８に示すように、ヘッダ３の下面（露出面３ｄ）が上型３０のキャビティー底面に密着した状態でレジン注入を行うことにより、レジン硬化後に、ヘッダ３の半導体ペレット１との接合面３ｅと反対側の面すなわち露出面３ｄを樹脂封止体４０から露出させる。さらにアウタリード２５，２６の突出方向と反対の方向にヘッダ突出部３ｆを突出させて樹脂封止体４０を形成する。
【００５４】
また、樹脂封止体４０の周縁部と、ヘッダ突出部３ｆに繋がるヘッダ３の一部に設けられた矩形の穴３ｃの一部とが重なるように位置合わせをして、樹脂封止される。
【００５５】
その後、図９に示すように、複数のアウタリード２５，２６をマトリクスフレーム１８から切断して屈曲する切断・成形を行う。これと同時に、一体化されていたヘッダフレーム２７を４つのそれぞれの丸孔３ａで切断し、スリット３ｂを介して４つのヘッダ３に分離する。
【００５６】
また、この切断・成形工程では、アウタリード２５，２６をガル・ウイング（gull wing）形状に屈曲する。
【００５７】
図１０に、以上のように製造され構成されたパワーＭＯＳトランジスタの外観図の一例を示す。
【００５８】
パワーＭＯＳトランジスタＴｒは、封止樹脂体４０の対向する２つの側面のうち、一方の側面からはガル・ウイング形状に屈曲された３つのソース用のアウタリード２６と１つのゲート用のアウタリード２５とが突出し、かつ、この側面に対向する他方の側面からは、平板形状の略長方形のヘッダ突出部３ｆが突出している。また、ヘッダ３の下面すなわちヘッダ３の半導体ペレット１に接する面と反対側の面には、樹脂封止体４０から露出する露出面３ｄが形成されている。
【００５９】
次に、パワーＭＯＳトランジスタＴｒをプリント配線基板に表面実装する。
【００６０】
図１１に、１つのパワーＭＯＳトランジスタＴｒが実装されるプリント配線基板の一例である部分平面図を示す。
【００６１】
パワーＭＯＳトランジスタＴｒが実装されるプリント配線基板４１の本体４２表面には、導体層からなる１つのゲート用フットパターン４３、３つのソース用フットパターン４４およびヘッダ３よりも若干面積が大きい１つのドレイン用フットパターン４５が形成されている。
【００６２】
アウタリード２５，２６の端部がそれぞれ接合されるゲート用フットパターン４３およびソース用フットパターン４４は矩形パターンであるが、ヘッダ３が接合されるドレイン用フットパターン４５は、切り欠きスリット４５ａが入った矩形パターンであり、パワーＭＯＳトランジスタＴｒをプリント配線基板４１に表面実装する際、この切り欠きスリット４５ａの一部がヘッダ３に設けられた穴３ｃの一部と重なるように形成されている。
【００６３】
プリント配線基板４１の本体４２は、例えば薄い銅のシート層とエポキシファイバガラスの絶縁層とを交互に積み重ねられ圧着されることで形成される。また、各フットパターン４３，４４，４５は、アウタリード２５，２６の端部およびヘッダ３の形状や寸法に合わせて型抜きされたマスクを用いて、銅材料をスパッタリング法などの手段によりプリント配線基板４１上に被着した後、その表面にメッキ法によりニッケルまたは金を成膜することにより形成される。
【００６４】
図１２に、パワーＭＯＳトランジスタＴｒの実装状態の一例を示す。
【００６５】
パワーＭＯＳトランジスタＴｒのゲート用のアウタリード２５はプリント配線基板４１の本体４２に形成されたゲート用フットパターン４３に、各ソース用のアウタリード２６はそれぞれのソース用フットパターン４４に、ドレイン用電極パッド１４（図１参照）が接続されたヘッダ３はドレイン用フットパターン４５に整合されて、例えば２３５℃程度の赤外線温風リフロー方式によって半田付けされる。
【００６６】
この際、ドレイン用フットパターン４５に設けられた切り欠きスリット４５ａから半田ペースト４６内のフラックスを外部に放出させる。さらにヘッダ３に設けられた穴３ｃの一部とドレイン用フットパターン４５に設けられた切り欠きスリット４５ａの一部とを重ねることにより、穴３ｃに溜まりやすい半田ペースト４６内のフラックスを外部へ放出させる。これにより、半田ペースト４６内のフラックスによるボイドの形成を防ぎ、パワーＭＯＳトランジスタＴｒのプリント配線基板２９からの剥がれを防止することができる。
【００６７】
このように、本実施の形態によれば、ヘッダ３の半導体ペレット１に接する面と反対側の面（露出面３ｄ）が樹脂封止体４０から露出したパワーＭＯＳトランジスタＴｒをプリント配線基板４１にリフロー半田付けする際、ヘッダ３が接合されるプリント配線基板４１に形成されたドレイン用フットパターン４５に切り欠けスリット４５ａを設けることにより、半田ペースト４６内に含まれるフラックスを外部に放出しやすくすることができて、フラックスによるボイドの形成を防ぎ、パワーＭＯＳトランジスタＴｒのプリント配線基板４１からの剥がれを防止することができる。
【００６８】
特に、樹脂封止体４０とヘッダ３との剥がれを防止するために穴３ｃが形成されたヘッダ３では、リフロー半田付け時にこの穴３ｃにフラックスが溜まりやすいが、切り欠けスリット４５ａの一部をヘッダ３に設けられた穴３ｃの一部と重ねることで穴３ｃに溜まりやすいフラックスを外部に放出しやすくすることができる。
【００６９】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７０】
例えば、前記実施の形態では、切り欠けスリットの形状を矩形とし、切り欠けスリットをプリント配線基板のドレイン用フットパターンに１箇所設けた場合を説明したが、矩形以外の形状であってもよく、また２つ以上の切り欠けスリットを設けてもよい。
【００７１】
また、前記実施の形態では、一方の側面からはガル・ウイング形状に屈曲された３つのソース用のアウタリードと１つのゲート用のアウタリードとが突出し、この側面に対向する他方の側面からは平板形状の略長方形のヘッダ突出部が突出し、ヘッダの半導体ペレットに接する面と反対側の面に樹脂封止体から露出する露出面が形成されたパワーＭＯＳトランジスタの場合を説明したが、ヘッダの半導体ペレットに接する面と反対側の面が樹脂封止体から露出したいかなるパワーＭＯＳトランジスタにも適用することができる。
【００７２】
例えば、リードフレームにヘッダが一体的に形成され、このヘッダの上に半導体ペレットが固定されるとともに、半導体ペレットの表面電極と他のインナリードとがボンディングワイヤによって電気的に接続されており、半導体ペレット、インナリード群およびヘッダの一部が樹脂封止体によって樹脂封止されたパワーＭＯＳトランジスタにも適用することができる。
【００７３】
また、前記実施の形態では、ヘッダの一部に樹脂封止体とヘッダとの剥がれを防止するための矩形の穴を形成したパワーＭＯＳトランジスタの場合を説明したが、ヘッダに上記穴を形成しないパワーＭＯＳトランジスタにも適用することができる。
【００７４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７５】
半導体ペレットと接合する面と反対側の面が樹脂封止体から露出したヘッダを半田付けするプリント配線基板のフットパターンに切り欠けを入れることによって、半田ペースト内の余分なフラックスを外気に放出することができて、パワーＭＯＳトランジスタの実装性を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造方法に使用される半導体ペレットの構造の一例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線に沿う拡大断面図である。
【図２】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造方法に使用されるマトリクスフレームの構造の一例を示す部分平面図である。
【図３】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造方法に使用されるヘッダフレームの構造の一例を示す平面図である。
【図４】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造工程におけるフリップチップ実装時の構造の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＣ−Ｃ線に沿う断面図、（ｃ）は（ａ）のＤ部をリード側から眺めた部分底面図である。
【図５】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造工程における銀ペースト付け時の構造の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＥ−Ｅ線に沿う断面図である。
【図６】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造工程におけるヘッダ付け時の構造の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＦ−Ｆ線に沿う断面図である。
【図７】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造工程におけるモールド時の構造の一例を示す図であり、（ａ）は成形金型内の状態を成形金型を透過して示す部分平面図、（ｂ）は成形金型を型締めした際の（ａ）のＧ−Ｇ線に沿う部分断面図、（ｃ）は成形金型を型締めした際の（ａ）のＨ−Ｈ線に沿う部分断面図である。
【図８】成型金型を型締めした際の図７（ａ）のＩ−Ｉ線に沿う拡大部分断面図である。
【図９】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造工程における切断・成形時の構造の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＪ−Ｊ線に沿う断面図である。
【図１０】本発明の一実施の形態であるパワーＭＯＳトランジスタの構造の一例を示す図であり、（ａ）は平面図、（ｂ）は正面図、（ｃ）は底面図である。
【図１１】本発明の一実施の形態であるパワーＭＯＳトランジスタを実装するプリント配線基板の一例を示す部分平面図である。
【図１２】本発明の一実施の形態であるパワーＭＯＳトランジスタの実装状態の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＫ−Ｋ線に沿う断面図である。
【符号の説明】
１ 半導体ペレット
１ａ 主面
１ｂ 裏面
２ 多連リードフレーム
３ ヘッダ
３ａ 丸孔
３ｂ スリット
３ｃ 穴
３ｄ 露出面
３ｅ 接合面
３ｆ ヘッダ突出部
４ サブストレート
５ ゲート
６ シリコン酸化膜
７ ソース
８ ドレイン
９ 絶縁膜
１０ ゲート用コンタクトホール
１１ ソース用コンタクトホール
１２ ゲート用電極パッド
１３ ソース用電極パッド
１４ ドレイン用電極パッド
１５ 保護膜
１６ ゲート用バンプ
１６ａ ゲート用接続部
１７ ソース用バンプ
１７ａ ソース用接続部
１８ マトリクスフレーム
１８ａ 区画窓
１９ 外枠
１９ａ 位置決め孔
２０ セクション枠
２１ 単位リードフレーム
２２ ダム部材
２２ａ ダム
２３ インナリード
２３ａ ゲート用接続部片
２３ｂ 基端部
２４ インナリード
２４ａ ソース用接続部片
２４ｂ 基端部
２５ アウタリード
２６ アウタリード
２７ ヘッダフレーム
２８ 銀ペースト
２９ トランスファ成形装置
３０ 上型
３１ 下型
３２ 合わせ面
３３ キャビティー
３３ａ 上型キャビティー凹部
３３ｂ 下型キャビティー凹部
３４ ポット
３５ プランジャ
３６ レジン
３７ カル
３８ ゲート
３９ スルーゲート
４０ 樹脂封止体
４１ プリント配線基板
４２ 本体
４３ ゲート用フットパターン
４４ ソース用フットパターン
４５ ドレイン用フットパターン
４５ａ 切り欠きスリット
４６ 半田ペースト
Ｔｒ パワーＭＯＳトランジスタ
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、単体のパワートランジスタやパワー集積回路装置等の高出力で高発熱の半導体装置の製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
一般に、パワートランジスタやパワー集積回路装置等の高出力で高発熱の半導体装置は、家電機器、ＯＡ機器または携帯形電子機器などの電子回路の安定化電源に多用されているスイッチングレギュレータ、ノートパソコンまたは携帯電話の充電回路、液晶パネルのバックライト制御等に用いられており、近年、その用途が急速に広がっている。
【０００３】
このような高出力で高発熱の半導体装置として、パワーＭＯＳトランジスタと呼ばれる電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）がある（例えば、特許文献１参照）。
【０００４】
このパワーＭＯＳトランジスタは、例えば半導体ペレットの表面電極に電気的に接続された複数のインナリードと、半導体ペレットおよびインナリードを樹脂封止して形成された樹脂封止体と、インナリードに接続され、樹脂封止体の同一側面から並んで突出した複数のアウタリードと、半導体ペレットの主面と反対側の面に接続し、樹脂封止体のアウタリードが突出する側面と反対側の側面に突出するヘッダ突出部を備えたヘッダとを有しており、ヘッダの半導体ペレットと接合する面と反対側の面が樹脂封止体から露出している。
【０００５】
【特許文献１】
国際特許公開ＷＯ ００／４９６５６号パンフレット
【０００６】
【発明が解決しようとする課題】
前記パワーＭＯＳトランジスタは、ヘッダをプリント配線基板に形成されたフットパターンにリフロー半田付けできることから、プリント配線基板に表面実装される。これにより、外部抵抗を低減でき、さらに半導体ペレットの発熱が熱伝導によってプリント配線基板に放出されるので、放熱性能を大幅に向上することができる。
【０００７】
しかしながら、本発明者が検討したところ、前記パワーＭＯＳトランジスタをプリント配線基板に表面実装する際、半田濡れ不良によりパワーＭＯＳトランジスタが浮き上がるという不具合が生ずることが明らかとなった。
【０００８】
すなわち、プリント配線基板のヘッダ用のフットパターンは、例えばヘッダの形状に合わせた矩形に型抜きされたマスクを用いて銅（Ｃｕ）材料をスパッタリング法などの手段により基板上に被着した後、その表面にメッキ法によりニッケル（Ｎｉ）または金（Ａｕ）を成膜することにより形成される。このフットパターンにフラックスを含む半田ペーストを用いてヘッダが接合されるが、ヘッダの面積が相対的に大きいと、半田ペースト内のフラックスが外周囲に逃げきれずに半田ペースト内にトラップされ、この半田ペースト内にトラップしたフラックスによってパワーＭＯＳトランジスタが持ち上げられてしまう。
【０００９】
また、樹脂封止体の周縁部と接するヘッダの一部に、樹脂封止体とヘッダとの剥がれを防止するための矩形の穴を設ける場合があるが、樹脂封止後に残る穴の部分には半田ペーストが付かないために、穴にフラックスが溜まりやすく、フラックスによるボイドが形成されて、パワーＭＯＳトランジスタの組み立て実装時にパワーＭＯＳトランジスタがプリント配線基板から剥がれてしまう。
【００１０】
近年、鉛（Ｐｂ）の規制動向を受けて、鉛フリー半田の開発が進められており、この鉛フリー半田を用いたパワーＭＯＳトランジスタの実装も検討されている。鉛フリー半田を構成する合金にはいくつかの候補が挙がっているが、なかでも錫（Ｓｎ）−亜鉛（Ｚｎ）共晶は、錫−鉛共晶に最も近い融点（共晶温度１９９℃）で毒性に問題がなく、また価格も安いことから実用化に近い候補合金系の１つである。しかし、錫−亜鉛共晶にはぬれ性が低いという問題があり、使用するためには、フラックスを多く含ませる必要がある。このため、錫−鉛共晶の代わりに錫−亜鉛共晶をパワーＭＯＳトランジスタの実装に用いると、フラックスによるプリント配線基板からのパワーＭＯＳトランジスタの剥離がさらに大きな問題となる。
【００１１】
本発明の目的は、半田ペースト内の余分なフラックスを抜いて、パワーＭＯＳトランジスタの実装性を向上することのできる技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本発明は、主面に電界効果トランジスタが形成された半導体ペレットを準備する工程と、複数のインナリードおよびこれらインナリードにそれぞれ電気的に接続された複数のアウタリードを準備する工程と、ヘッダを準備する工程と、インナリードと半導体ペレットの表面電極とを電気的に接続する工程と、ヘッダと半導体ペレットの主面に対する反対側の面とを接合する工程と、半導体ペレット、インナリード群およびヘッダの一部を樹脂封止して、ヘッダの半導体ペレットとの接合面と反対側の面を露出させ、アウタリードの突出方向と反対の方向にヘッダ突出部を突出させて樹脂封止体を形成する工程と、ヘッダおよびアウタリードを配線基板に形成されたフットパターンにそれぞれ半田付けする工程とを有し、ヘッダが半田付けされるフットパターンにスリットが設けられているものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
本発明の実施の形態であるパワーＭＯＳトランジスタの製造方法を図１〜図１２を用いて説明する。
【００１７】
このパワーＭＯＳトランジスタの製造方法においては、図１に示す半導体ペレット１、図２に示す多連リードフレーム２および図３に示すヘッダ３を、ペレット準備工程、リードフレーム準備工程およびヘッダ準備工程においてそれぞれ準備する。
【００１８】
図１に示す半導体ペレット１は、パワーＭＯＳトランジスタの製造工程のいわゆる前工程においてウエハ状態にて電界効果トランジスタを適宜作り込んだ後に、小さい矩形の薄板形状に分断（ダイシング）することにより製造したものである。
【００１９】
この半導体ペレット１はサブストレート４を備えており、サブストレート４の上にはポリシリコンによってゲート５が下敷きシリコン酸化膜６を介して形成されている。サブストレート４におけるゲート５の外側に対応するサブストレート４の内部には半導体拡散層部としてのソース７が形成されており、サブストレート４の下部にはドレイン８が形成されている。
【００２０】
また、サブストレート４の上にはＣＶＤ（Chemical Vapor Deposition）酸化膜などからなる絶縁膜９がゲート５およびソース７を被覆するように形成されており、この絶縁膜９におけるゲート５に対向する位置にはゲート用コンタクトホール１０が１個、ゲート５に貫通するように開設されている。絶縁膜９におけるソース７に対向する領域にはソース用コンタクトホール１１が複数個、ゲート用コンタクトホール１０の片脇においてソース７にそれぞれ貫通するように開設されている。
【００２１】
さらに、ゲート用コンタクトホール１０の内部にはゲート用電極パッド１２が形成され、各ソース用コンタクトホール１１の内部にはソース用電極パッド１３がそれぞれ形成されている。これら電極パッド１２，１３はアルミニウム系材料（アルミニウムまたはその合金）がスパッタリング法などの手段により絶縁膜９の上に被着された後に、写真食刻法によってパターニングされて形成されたものである。
【００２２】
すなわち、絶縁膜９の上に被着されたアルミニウム系材料は各コンタクトホール１０，１１の内部にそれぞれ充填されるため、この充填部によってそれぞれ形成された電極パッド１２，１３はゲート５およびソース７にそれぞれ電気的に接続された状態になっている。他方、サブストレート４の下面にはドレイン用電極パッド１４がアルミニウム系材料を被着されて形成されている。
【００２３】
また、ゲート用電極パッド１２および複数個のソース用電極パッド１３の上には、リンシリケートガラスやポリイミド系樹脂などの絶縁材料からなる保護膜１５が被着されており、保護膜１５のゲート用電極パッド１２およびソース用電極パッド１３にそれぞれ対向する位置にはゲート用バンプ１６および各ソース用バンプ１７が半導体ペレット１の主面１ａにそれぞれ突設されている。
【００２４】
これらバンプ１６，１７は金線を用いたスタッドバンプボンディング法によって形成されたものである。すなわち、ネイルヘッド式ワイヤボンディング装置またはネイルヘッド超音波式ワイヤボンディング装置によって、パッドの上にワイヤ先端のボールを圧着した後に、ボールとワイヤとの接続部位においてワイヤが引きちぎられることによって形成されたバンプである。
【００２５】
図２に示す多連リードフレーム２は、鉄（Ｆｅ）−ニッケル合金や燐青銅またはヘッダ３と同じ材質の銅合金などの導電性が良好な材料からなる薄板を用いて、打抜きプレス加工またはエッチング加工などの手段によって一体成形したものである。この多連リードフレーム２は、単一の半導体装置領域が２行×２列のマトリクス配置による群を１つの纏まりとするマトリクスフレーム１８の場合を説明する。つまり、マトリクスフレーム１８は、４個分のパワーＭＯＳトランジスタを１つの群とするものである。ただし、マトリクスフレーム１８における１つの群内のマトリクスの数は、２行×２列に限定されるものではなく、これ以外の数であってもよい。
【００２６】
マトリクスフレーム１８は、位置決め孔１９ａが開設されている外枠１９を一対備えており、両端の外枠１９は所定の間隔で平行になるように配置されて一連にそれぞれ延設されている。さらに隣合うマトリクスフレーム１８間には一対のセクション枠２０が両端の外枠１９の間に互いに平行に配されて一体的に架設されている。これら外枠、セクション枠によって形成される略長方形の枠体（フレーム）内に４つの単位リードフレーム２１が構成されている。
【００２７】
単体リードフレーム２１において、両側の外枠１９の間にはダム部材２２が外枠１９に直行するように架設されている。ダム部材２２の内側端辺における一端部にはゲート用のインナリード２３がダム部材２２と直角に一体的に突設されており、さらにゲート用のインナリード２３には矩形の平板形状のゲート用接続部片２３ａが一体的に形成されている。
【００２８】
また、ダム部材２２の内側端辺における残りの部分にはソース用のインナリード２４が複数本（図２では３本）づつ分配されて長さ方向に等ピッチをもってそれぞれ突設されており、さらにソース用のインナリード２４には矩形の平板形状のソース用接続部片２４ａが一体的に形成されている。
【００２９】
図示はしないが、ゲート用接続部片２３ａとソース用接続部片２４ａの一主面の表面には錫や金などを用いたメッキ処理が、半導体ペレット１に突設されたバンプ１６，１７による機械的かつ電気的接続作用が適正に実施されるように被着されている。
【００３０】
なお、ダム部材２２の外側端辺におけるゲート用のインナリード２３と対向する位置には、ゲート用のアウタリード２５がゲート用のインナリード２３の延長になるように突設されている。
【００３１】
また、ダム部材２２の外側端辺における各ソース用のインナリード２４と対向する位置のそれぞれには、各ソース用のアウタリード２６が各ソース用のインナリード２４の延長になるようにそれぞれ突設されている。そして隣り合うアウタリード同士および両側の外枠１９との間には、後述する樹脂封止体の成形に際してレジンの流れを堰き止めるためのダム２２ａがそれぞれ形成されている。
【００３２】
なお、マトリクスフレーム１８では、４個分のパワーＭＯＳトランジスタを１つの群としたため、区画窓１８ａの両側で半導体ペレット１の向きを変える必要があり、半導体ペレット１の向きをＱ点で点対象となるような配置にしている。
【００３３】
図３に示すヘッダ３は、半導体ペレット１よりも若干大きめの略長方形の平板形状に形成されている。本実施の形態では、４個のパワーＭＯＳトランジスタを１つの群として製造するため、４個分のパワーＭＯＳトランジスタに対応する４つのヘッダ３が２行×２列配置で一体に設けられたヘッダフレーム２７を用い、これにより各ヘッダ３を半導体ペレット１に接合する際には、一体となった４つのヘッダ３を４つの半導体ペレット１のそれぞれに一緒に接合する（図３では、Ｂ部に示すヘッダ３が１つのパワーＭＯＳトランジスタに使用されるヘッダ３である）。
【００３４】
さらに１つのヘッダフレーム２７には、ヘッダ付け時のヘッダ付け装置（図示せず）のガイドとの位置決め用の丸孔３ａが４つ設けられ、そのうち、２つの丸孔３ａがスリット３ｂと連通している。また、モールド時に樹脂封止体の周縁部と接するヘッダ３の一部には、樹脂封止体とヘッダ３との剥がれを防止するための矩形の穴３ｃが形成されている。
【００３５】
以上のように構成された半導体ペレット１、マトリクスフレーム１８およびヘッダプレート２７を組み立てて、組立体を形成する。
【００３６】
まず、フリップチップにより、半導体ペレット１とマトリクスフレーム１８とを接合するペレットボンディングを行う。
【００３７】
ここでは、図４に示すように、４つの半導体ペレット１の裏面１ｂをそれぞれ上方に向け、４つの半導体ペレット１をマトリクスフレーム１８のそれぞれの半導体装置領域のゲート用接続部片２３ａおよびソース用接続部片２４ａ上に配置し、熱圧着によってペレットボンディングを行う。
【００３８】
すなわち、インナリード２３を支持するゲート用接続部片２３ａと半導体ペレット１のゲート用電極パッド１２（図１参照）とを、ゲート用電極パッド１２に取り付けられたゲート用バンプ１６を熱圧着して形成されるゲート用接続部１６ａによって接合する。これにより、ゲート用接続部１６ａおよびゲート用接続部片２３ａを介してゲート用電極パッド１２とインナリード２３とを電気的に接続する。
【００３９】
同様に、インナリード２４を支持するソース用接続部片２４ａと半導体ペレット１のソース用電極パッド１３（図１参照）とを、ソース用電極パッド１３に取り付けられたソース用バンプ１７を熱圧着して形成されるソース用接続部１７ａによって接合する。これにより、ソース用接続部１７ａおよびソース用接続部片２４ａを介してソース用電極パッド１３とインナリード２４とを電気的に接続する。なお、ゲート用バンプ１６およびソース用バンプ１７は、それぞれインナリード２３，２４に取り付けられていてもよい。
【００４０】
また、フリップチップ実装後の半導体ペレット１の主面１ａとゲート用接続部片２３ａおよびソース用接続部片２４ａとの位置関係は、図４（ｃ）に示すものと同様になる。
【００４１】
つまり、本実施の形態のパワーＭＯＳトランジスタでは、３本のソース用のインナリード２４を支持するソース用接続部片２４ａが半導体ペレット１の主面１ａ上にこれに対向して配置され、かつ、各インナリード２４の基端部２４ｂが半導体ペレット１の主面１ａにおける内側領域上に配置されている。
【００４２】
さらに、１本のゲート用のインナリード２３を支持するゲート用接続部片２３ａも半導体ペレット１の主面１ａ上にソース用接続部片２４ａと絶縁されてかつ並んで配置され、インナリード２３の基端部２３ｂも半導体ペレット１の主面１ａにおける内側領域上に配置されている。
【００４３】
次に、ヘッダフレーム２７の半導体ペレット１への取り付けであるヘッダ付けを行う。
【００４４】
ここでは、図５に示すように、まず、各半導体ペレット１の裏面１ｂに、ヘッダ接合材である銀（Ａｇ）ペースト２８を塗布する。
【００４５】
続いて、図６に示すように、４つの半導体ペレット１の各裏面１ｂにヘッダフレーム２７の各ヘッダ３を載置する。
【００４６】
さらに、半導体ペレット１を加圧するとともに、スクラブなどを行って、これにより、各ヘッダ３と各半導体ペレット１の裏面１ｂとをそれぞれ銀ペースト２８を介して接合する。
【００４７】
次に、ヘッダ付きの半導体ペレット１とインナリード群との組立体を、トランスファ成形装置を使用して樹脂封止（モールド）する。
【００４８】
図７に示すように、使用するトランスファ成形装置２９は、シリンダ装置（図示せず）によって互いに型締めされる一対の上型３０と下型３１とからなる金型を備えており、上型３０と下型３１との合わせ面３２には、上型キャビティー凹部３３ａと下型キャビティー凹部３３ｂとが互いに協働してキャビティー３３を形成するように複数組（１組のみ図示されている）没設されている。
【００４９】
また、上型３０の合わせ面３２にはポット３４が開設されており、ポット３４にはシリンダ装置（図示せず）により進退されるプランジャ３５が成形材料としてのモールド樹脂すなわちレジン３６を送給し得るように挿入されている。下型３１の合わせ面３２にはカル３７がポット３４との対向位置に配されて没設されている。カル３７にはレジン３６をキャビティー３３に注入するためのゲート３８の一端部が接続されており、ゲート３８の他端部は下型キャビティー凹部３３ｂに接続されている。
【００５０】
さらに、下型キャビティー凹部３３ｂのゲート３８と対向する対辺にはスルーゲート３９が接続されており、スルーゲート３９は隣接した下型キャビティー凹部３３ｂの対向片に接続されている。スルーゲート３９は上流側のキャビティー３３に充填されたレジン３６を流通させて下流側のキャビティー３３に充填して行くように構成されている。
【００５１】
以上のように構成されたトランスファ成形装置２９による樹脂封止体の成形作業に際して、まず、上型３０および下型３１のキャビティー３３にヘッダ３付きの半導体ペレット１とインナリード群との組立体を配置する。
【００５２】
続いて、上型３０と下型３１とを型締めして、ヘッダ３の下面を上型キャビティー凹部３３ａの底面上に密着した後、ポット３４からプランジャ３５によってレジン３６をゲート３８およびスルーゲート３９を通じて各キャビティー３３に順次供給して充填する。充填後、レジン３６を熱硬化して樹脂封止体を成形し、その後、上型３０および下型３１を型開きする。さらに、エジェクタ・ピン（図示せず）により樹脂封止体を離型する。
【００５３】
この際、図８に示すように、ヘッダ３の下面（露出面３ｄ）が上型３０のキャビティー底面に密着した状態でレジン注入を行うことにより、レジン硬化後に、ヘッダ３の半導体ペレット１との接合面３ｅと反対側の面すなわち露出面３ｄを樹脂封止体４０から露出させる。さらにアウタリード２５，２６の突出方向と反対の方向にヘッダ突出部３ｆを突出させて樹脂封止体４０を形成する。
【００５４】
また、樹脂封止体４０の周縁部と、ヘッダ突出部３ｆに繋がるヘッダ３の一部に設けられた矩形の穴３ｃの一部とが重なるように位置合わせをして、樹脂封止される。
【００５５】
その後、図９に示すように、複数のアウタリード２５，２６をマトリクスフレーム１８から切断して屈曲する切断・成形を行う。これと同時に、一体化されていたヘッダフレーム２７を４つのそれぞれの丸孔３ａで切断し、スリット３ｂを介して４つのヘッダ３に分離する。
【００５６】
また、この切断・成形工程では、アウタリード２５，２６をガル・ウイング（gull wing）形状に屈曲する。
【００５７】
図１０に、以上のように製造され構成されたパワーＭＯＳトランジスタの外観図の一例を示す。
【００５８】
パワーＭＯＳトランジスタＴｒは、封止樹脂体４０の対向する２つの側面のうち、一方の側面からはガル・ウイング形状に屈曲された３つのソース用のアウタリード２６と１つのゲート用のアウタリード２５とが突出し、かつ、この側面に対向する他方の側面からは、平板形状の略長方形のヘッダ突出部３ｆが突出している。また、ヘッダ３の下面すなわちヘッダ３の半導体ペレット１に接する面と反対側の面には、樹脂封止体４０から露出する露出面３ｄが形成されている。
【００５９】
次に、パワーＭＯＳトランジスタＴｒをプリント配線基板に表面実装する。
【００６０】
図１１に、１つのパワーＭＯＳトランジスタＴｒが実装されるプリント配線基板の一例である部分平面図を示す。
【００６１】
パワーＭＯＳトランジスタＴｒが実装されるプリント配線基板４１の本体４２表面には、導体層からなる１つのゲート用フットパターン４３、３つのソース用フットパターン４４およびヘッダ３よりも若干面積が大きい１つのドレイン用フットパターン４５が形成されている。
【００６２】
アウタリード２５，２６の端部がそれぞれ接合されるゲート用フットパターン４３およびソース用フットパターン４４は矩形パターンであるが、ヘッダ３が接合されるドレイン用フットパターン４５は、切り欠きスリット４５ａが入った矩形パターンであり、パワーＭＯＳトランジスタＴｒをプリント配線基板４１に表面実装する際、この切り欠きスリット４５ａの一部がヘッダ３に設けられた穴３ｃの一部と重なるように形成されている。
【００６３】
プリント配線基板４１の本体４２は、例えば薄い銅のシート層とエポキシファイバガラスの絶縁層とを交互に積み重ねられ圧着されることで形成される。また、各フットパターン４３，４４，４５は、アウタリード２５，２６の端部およびヘッダ３の形状や寸法に合わせて型抜きされたマスクを用いて、銅材料をスパッタリング法などの手段によりプリント配線基板４１上に被着した後、その表面にメッキ法によりニッケルまたは金を成膜することにより形成される。
【００６４】
図１２に、パワーＭＯＳトランジスタＴｒの実装状態の一例を示す。
【００６５】
パワーＭＯＳトランジスタＴｒのゲート用のアウタリード２５はプリント配線基板４１の本体４２に形成されたゲート用フットパターン４３に、各ソース用のアウタリード２６はそれぞれのソース用フットパターン４４に、ドレイン用電極パッド１４（図１参照）が接続されたヘッダ３はドレイン用フットパターン４５に整合されて、例えば２３５℃程度の赤外線温風リフロー方式によって半田付けされる。
【００６６】
この際、ドレイン用フットパターン４５に設けられた切り欠きスリット４５ａから半田ペースト４６内のフラックスを外部に放出させる。さらにヘッダ３に設けられた穴３ｃの一部とドレイン用フットパターン４５に設けられた切り欠きスリット４５ａの一部とを重ねることにより、穴３ｃに溜まりやすい半田ペースト４６内のフラックスを外部へ放出させる。これにより、半田ペースト４６内のフラックスによるボイドの形成を防ぎ、パワーＭＯＳトランジスタＴｒのプリント配線基板２９からの剥がれを防止することができる。
【００６７】
このように、本実施の形態によれば、ヘッダ３の半導体ペレット１に接する面と反対側の面（露出面３ｄ）が樹脂封止体４０から露出したパワーＭＯＳトランジスタＴｒをプリント配線基板４１にリフロー半田付けする際、ヘッダ３が接合されるプリント配線基板４１に形成されたドレイン用フットパターン４５に切り欠けスリット４５ａを設けることにより、半田ペースト４６内に含まれるフラックスを外部に放出しやすくすることができて、フラックスによるボイドの形成を防ぎ、パワーＭＯＳトランジスタＴｒのプリント配線基板４１からの剥がれを防止することができる。
【００６８】
特に、樹脂封止体４０とヘッダ３との剥がれを防止するために穴３ｃが形成されたヘッダ３では、リフロー半田付け時にこの穴３ｃにフラックスが溜まりやすいが、切り欠けスリット４５ａの一部をヘッダ３に設けられた穴３ｃの一部と重ねることで穴３ｃに溜まりやすいフラックスを外部に放出しやすくすることができる。
【００６９】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７０】
例えば、前記実施の形態では、切り欠けスリットの形状を矩形とし、切り欠けスリットをプリント配線基板のドレイン用フットパターンに１箇所設けた場合を説明したが、矩形以外の形状であってもよく、また２つ以上の切り欠けスリットを設けてもよい。
【００７１】
また、前記実施の形態では、一方の側面からはガル・ウイング形状に屈曲された３つのソース用のアウタリードと１つのゲート用のアウタリードとが突出し、この側面に対向する他方の側面からは平板形状の略長方形のヘッダ突出部が突出し、ヘッダの半導体ペレットに接する面と反対側の面に樹脂封止体から露出する露出面が形成されたパワーＭＯＳトランジスタの場合を説明したが、ヘッダの半導体ペレットに接する面と反対側の面が樹脂封止体から露出したいかなるパワーＭＯＳトランジスタにも適用することができる。
【００７２】
例えば、リードフレームにヘッダが一体的に形成され、このヘッダの上に半導体ペレットが固定されるとともに、半導体ペレットの表面電極と他のインナリードとがボンディングワイヤによって電気的に接続されており、半導体ペレット、インナリード群およびヘッダの一部が樹脂封止体によって樹脂封止されたパワーＭＯＳトランジスタにも適用することができる。
【００７３】
また、前記実施の形態では、ヘッダの一部に樹脂封止体とヘッダとの剥がれを防止するための矩形の穴を形成したパワーＭＯＳトランジスタの場合を説明したが、ヘッダに上記穴を形成しないパワーＭＯＳトランジスタにも適用することができる。
【００７４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７５】
半導体ペレットと接合する面と反対側の面が樹脂封止体から露出したヘッダを半田付けするプリント配線基板のフットパターンに切り欠けを入れることによって、半田ペースト内の余分なフラックスを外気に放出することができて、パワーＭＯＳトランジスタの実装性を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造方法に使用される半導体ペレットの構造の一例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線に沿う拡大断面図である。
【図２】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造方法に使用されるマトリクスフレームの構造の一例を示す部分平面図である。
【図３】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造方法に使用されるヘッダフレームの構造の一例を示す平面図である。
【図４】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造工程におけるフリップチップ実装時の構造の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＣ−Ｃ線に沿う断面図、（ｃ）は（ａ）のＤ部をリード側から眺めた部分底面図である。
【図５】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造工程における銀ペースト付け時の構造の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＥ−Ｅ線に沿う断面図である。
【図６】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造工程におけるヘッダ付け時の構造の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＦ−Ｆ線に沿う断面図である。
【図７】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造工程におけるモールド時の構造の一例を示す図であり、（ａ）は成形金型内の状態を成形金型を透過して示す部分平面図、（ｂ）は成形金型を型締めした際の（ａ）のＧ−Ｇ線に沿う部分断面図、（ｃ）は成形金型を型締めした際の（ａ）のＨ−Ｈ線に沿う部分断面図である。
【図８】成型金型を型締めした際の図７（ａ）のＩ−Ｉ線に沿う拡大部分断面図である。
【図９】本発明の一実施の形態であるパワーＭＯＳトランジスタの製造工程における切断・成形時の構造の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＪ−Ｊ線に沿う断面図である。
【図１０】本発明の一実施の形態であるパワーＭＯＳトランジスタの構造の一例を示す図であり、（ａ）は平面図、（ｂ）は正面図、（ｃ）は底面図である。
【図１１】本発明の一実施の形態であるパワーＭＯＳトランジスタを実装するプリント配線基板の一例を示す部分平面図である。
【図１２】本発明の一実施の形態であるパワーＭＯＳトランジスタの実装状態の一例を示す図であり、（ａ）は部分平面図、（ｂ）は（ａ）のＫ−Ｋ線に沿う断面図である。
【符号の説明】
１ 半導体ペレット
１ａ 主面
１ｂ 裏面
２ 多連リードフレーム
３ ヘッダ
３ａ 丸孔
３ｂ スリット
３ｃ 穴
３ｄ 露出面
３ｅ 接合面
３ｆ ヘッダ突出部
４ サブストレート
５ ゲート
６ シリコン酸化膜
７ ソース
８ ドレイン
９ 絶縁膜
１０ ゲート用コンタクトホール
１１ ソース用コンタクトホール
１２ ゲート用電極パッド
１３ ソース用電極パッド
１４ ドレイン用電極パッド
１５ 保護膜
１６ ゲート用バンプ
１６ａ ゲート用接続部
１７ ソース用バンプ
１７ａ ソース用接続部
１８ マトリクスフレーム
１８ａ 区画窓
１９ 外枠
１９ａ 位置決め孔
２０ セクション枠
２１ 単位リードフレーム
２２ ダム部材
２２ａ ダム
２３ インナリード
２３ａ ゲート用接続部片
２３ｂ 基端部
２４ インナリード
２４ａ ソース用接続部片
２４ｂ 基端部
２５ アウタリード
２６ アウタリード
２７ ヘッダフレーム
２８ 銀ペースト
２９ トランスファ成形装置
３０ 上型
３１ 下型
３２ 合わせ面
３３ キャビティー
３３ａ 上型キャビティー凹部
３３ｂ 下型キャビティー凹部
３４ ポット
３５ プランジャ
３６ レジン
３７ カル
３８ ゲート
３９ スルーゲート
４０ 樹脂封止体
４１ プリント配線基板
４２ 本体
４３ ゲート用フットパターン
４４ ソース用フットパターン
４５ ドレイン用フットパターン
４５ａ 切り欠きスリット
４６ 半田ペースト
Ｔｒ パワーＭＯＳトランジスタ
Claims (4)
- （ａ）主面に電力増幅用電界効果トランジスタが形成された半導体ペレットを準備する工程と、
（ｂ）複数のインナリードおよびこれらインナリードにそれぞれ接続された複数のアウタリードを準備する工程と、
（ｃ）樹脂封止体の周縁部と重なる一部に貫通孔が設けられたヘッダを準備する工程と、
（ｄ）前記インナリードと前記半導体ペレットの表面電極とを接続する工程と、
（ｅ）前記ヘッダと前記半導体ペレットの前記主面に対する反対側の面とを接合する工程と、
（ｆ）前記半導体ペレット、前記インナリード群および前記ヘッダの一部を樹脂封止して、前記ヘッダの前記半導体ペレットとの接合面と反対側の面を露出させ、前記アウタリードの突出方向と反対の方向にヘッダ突出部を突出させ、前記ヘッダに設けられた前記貫通孔にその周縁部を重ねて前記樹脂封止体を形成する工程と、
（ｇ）前記ヘッダおよび前記アウタリードを配線基板に形成されたフットパターンにそれぞれ半田付けする工程とを有し、
前記ヘッダが半田付けされる前記フットパターンにスリットが設けられており、前記ヘッダに設けられた前記貫通孔の一部と前記フットパターンに設けられた前記スリットの一部とが重なることを特徴とする半導体装置の製造方法。 - （ａ）主面に電力増幅用電界効果トランジスタが形成された半導体ペレットを準備する工程と、
（ｂ）複数のインナリードおよびこれらインナリードにそれぞれ接続された複数のアウタリードを準備する工程と、
（ｃ）樹脂封止体の周縁部と重なる一部に矩形の貫通孔が設けられたヘッダを準備する工程と、
（ｄ）前記インナリードと前記半導体ペレットの表面電極とを接続する工程と、
（ｅ）前記ヘッダと前記半導体ペレットの前記主面に対する反対側の面とを接合する工程と、
（ｆ）前記半導体ペレット、前記インナリード群および前記ヘッダの一部を樹脂封止して、前記ヘッダの前記半導体ペレットとの接合面と反対側の面を露出させ、前記アウタリードの突出方向と反対の方向にヘッダ突出部を突出させ、前記ヘッダに設けられた前記貫通孔にその周縁部を重ねて前記樹脂封止体を形成する工程と、
（ｇ）前記ヘッダおよび前記アウタリードを配線基板に形成されたフットパターンにそれぞれ半田付けする工程とを有し、
前記ヘッダが半田付けされる前記フットパターンに矩形のスリットが設けられており、前記ヘッダに設けられた前記貫通孔の一部と前記フットパターンに設けられた前記スリットの一部とが重なることを特徴とする半導体装置の製造方法。 - 請求項１または２記載の半導体装置の製造方法であって、前記半田は鉛フリー半田であることを特徴とする半導体装置の製造方法。
- 請求項１または２記載の半導体装置の製造方法であって、前記半田は錫−亜鉛共晶であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002308722A JP4084984B2 (ja) | 2002-10-23 | 2002-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002308722A JP4084984B2 (ja) | 2002-10-23 | 2002-10-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004146529A JP2004146529A (ja) | 2004-05-20 |
| JP4084984B2 true JP4084984B2 (ja) | 2008-04-30 |
Family
ID=32454789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002308722A Expired - Fee Related JP4084984B2 (ja) | 2002-10-23 | 2002-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4084984B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088264A (ja) * | 2005-09-22 | 2007-04-05 | Toshiba Components Co Ltd | 樹脂封止型半導体装置 |
| JP5454438B2 (ja) * | 2010-09-27 | 2014-03-26 | 株式会社デンソー | 半導体モジュール |
| JP5418851B2 (ja) * | 2010-09-30 | 2014-02-19 | 株式会社デンソー | 電子制御ユニット |
| JP7538405B2 (ja) | 2020-08-25 | 2024-08-22 | 株式会社ノーリツ | 電子部品実装基板 |
-
2002
- 2002-10-23 JP JP2002308722A patent/JP4084984B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004146529A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7160760B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US7541681B2 (en) | Interconnection structure, electronic component and method of manufacturing the same | |
| JP3027512B2 (ja) | パワーｍｏｓｆｅｔ | |
| JP5078930B2 (ja) | 半導体装置 | |
| US8698289B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
| US20040130009A1 (en) | Method for maintaining solder thickness in flipchip attach packaging processes | |
| US20070045785A1 (en) | Reversible-multiple footprint package and method of manufacturing | |
| JP2002353398A (ja) | 半導体装置 | |
| TW200824060A (en) | Semiconductor package and fabrication method thereof | |
| WO2002007217A1 (en) | Flip chip substrate design | |
| KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
| JP4190250B2 (ja) | 半導体装置 | |
| JP3685659B2 (ja) | 半導体装置の製造方法 | |
| JP4084984B2 (ja) | 半導体装置の製造方法 | |
| US9337132B2 (en) | Methods and configuration for manufacturing flip chip contact (FCC) power package | |
| JP4450800B2 (ja) | 半導体装置の製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP3614386B2 (ja) | パワーｍｏｓｆｅｔ | |
| JP3995661B2 (ja) | パワーｍｏｓｆｅｔの製造方法 | |
| JP2006032871A (ja) | 半導体装置 | |
| JP2007251218A (ja) | パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| JP2004172448A (ja) | 半導体装置 | |
| JP2003209213A (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP2002124613A (ja) | パワーｍｏｓｆｅｔの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4084984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |