JP4075685B2

JP4075685B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4075685B2
Application number: JP2003140911A
Authority: JP
Inventors: 隆史山田; 昭浩本; 康博猪口; 成典高岸
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2003-05-19
Filing date: 2003-05-19
Publication date: 2008-04-16
Anticipated expiration: 2023-05-19
Also published as: JP2004343010A

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＧａＩｎＮＡｓ系ＩＩＩ−Ｖ族化合物半導体は、光ファイバ通信用光デバイスの新しい材料として注目されている。しかし、既存の成長法により形成される結晶は、光学特性が十分ではない。そのため、成長後の結晶に熱処理（アニール）を施すことによって結晶性を改善することが行われている（例えば、非特許文献１〜３、ならびに特許文献１および２）。
【０００３】
ＭＯＶＰＥ、ＧＳＭＢＥ、ＳＳＭＢＥ等の非熱平衡条件下で作製されるＧａＩｎＮＡｓ系エピタキシャル成長結晶は、as-grownの状態では、非発光中心を多く含み、したがって、結晶性および光学特性がよくない。ＭＢＥ法とＭＯＶＰＥ法とでは、非発光中心の起源が異なることが指摘されている。ＭＢＥ法においては、主に、結晶格子間に配置されたＮ、すなわち「interstitialのＮ」が非発光中心の起源と言われている。一方、ＭＯＶＰＥ法においては、Ｎ−Ｈ結合等の水素に起因した欠陥、点欠陥、酸素等の不純物、およびそれらの複合欠陥が非発光中心の起源と言われている。
【０００４】
非発光中心はＭＢＥ法、ＭＯＶＰＥ法ともに、成長後の熱アニールにより消滅することが報告されている。ＭＢＥ法においては、interstitialのＮがＶ族サイトに収まる現象が起こっていると考えられる。ＭＯＶＰＥ法においては、Ｎ−Ｈ結合の切断が起こっていると考えられる。結晶の成長後、熱アニールを行うことにより、ＧａＩｎＮＡｓ系結晶のＰＬ（フォトルミネセンス）強度は、as-grownの結晶に比べて１〜２桁程度も増加し、また、ＰＬ半値幅も狭くなる。このように、熱アニールは、ＧａＩｎＮＡｓ系エピタキシャル結晶性の大幅な向上をもたらす。
【０００５】
熱アニール方法は、主に２種類ある。第１の方法は、非特許文献１に記載されるように、ＭＯＶＰＥ炉内でのＧａＩｎＮＡｓ結晶のエピタキシャル成長後、同じ炉内にターシャリブチルアルシン（ＴＢＡｓ）を供給して過剰Ａｓ圧を形成し、その圧力下で熱アニールを行う。第２の方法は、非特許文献２に記載されるように、ＧａＩｎＮＡｓ結晶のエピタキシャル成長後、熱アニール専用の装置を使用し、窒素雰囲気下でＧａＡｓウェハをＡｓ抜け防止キャップとして用いて熱アニールを行う。なお、Ａｓ抜け防止策としては、半導体結晶の表面に絶縁膜を形成するという方法もある。また、非特許文献３に記載されるように、熱アニール方法として、半導体結晶を急熱急冷するＲＴＡ（Rapid Thermal Anneal）を用いることもある。
【０００６】
特許文献１に記載されるように、従来のアニール工程では、半導体結晶からＶ族元素が脱離するのを防止するために、Ｖ族元素を含むガスを雰囲気中に供給し、雰囲気の圧力をＶ族元素蒸気圧とする。例えば、Ｖ族元素がＡｓの場合、アルシン（ＡｓＨ₃）ガスまたはターシャリブチルアルシン（ＴＢＡｓ）ガスを雰囲気中に流し込みながら、半導体結晶を加熱する。
【０００７】
【非特許文献１】
T. Hakkarainen、ほか３名、「GaInNAs quantum well structure for 1.55(m emission on GaAs by atmospheric pressure metalorganic vapor phase epitaxy」、Journal of Crystal Growth、第２３４号、２００２年、６３１〜６３６頁
【非特許文献２】
Hisao Saito、ほか２名、「MOVPE growth of strained InGaAsN/GaAs quantum wells」、Journal of Crystal Growth、第１９５号、１９９８年、４１６〜４２０頁
【非特許文献３】
Shigeki Makino、ほか６名、「Composition Dependence of Thermal Annealing Effect on 1.3(m GaInNAs/GaAs Quantum Well Lasers Grown by Chemical Beam Epitaxy」、Japanese Journal of Applied Physics、第４０号、２００１年、Ｌ１２１１〜Ｌ１２１３頁
【特許文献１】
特開平１１−２７４０８３号公報
【特許文献２】
特開平２００２−３１９５４８号公報
【０００８】
【発明が解決しようとする課題】
ＧａＡｓ系材料では、真空下で４００℃程度まではＡｓ抜けが生じる。このため、ＭＯＶＰＥ、ＧＳＭＢＥ、ＭＢＥ等のエピタキシャル成長法では、半導体結晶に過剰Ａｓ圧を加えながら半導体結晶を４００℃程度まで降温するのが一般的である。ただし、その場合、過剰Ａｓ圧を形成するために使用されるＡｓ化合物が降温中に分解し、分解により発生した活性水素が半導体結晶内へ拡散して非発光中心を形成し、結晶性および光学特性を劣化させるおそれがある。
【０００９】
例えば、ＡｓＨ₃およびＴＢＡｓの分解温度（１００％）は、それぞれ７６０℃および４７５℃である。また、ＴＭＡｓの分解温度（１００％）は、４１０℃〜４５０℃程度である。したがって、これらのＡｓ化合物は、いずれも半導体結晶の温度が４００℃に到達するまでに分解し、活性水素を生じさせる。この結果、活性水素が半導体結晶中に拡散し、半導体結晶の光学特性が劣化する。
【００１０】
そこで、この発明は、半導体装置中の半導体結晶の光学特性を改善することを課題とする。
【００１１】
【課題を解決するための手段】
本発明の方法は、ＮおよびＡｓを含む化合物半導体から構成される第１半導体層を有する半導体装置を製造する。この方法は、第１半導体層を基板上に成長させる第１成長工程と、第１成長工程の後に第１半導体層をアニールするアニール工程と、アニール工程の後に、第１半導体層を降温する第１降温工程とを備えている。第１成長工程は、基板を成長炉内に配置し、Ａｓ−Ｈ結合を含む第１化合物原料を成長炉内に供給して第１半導体層をエピタキシャル成長させ、アニール工程は、Ａｓ−Ｈ結合を含む第２化合物原料を前記成長炉内に供給しながら第１半導体層を加熱し、第１降温工程は、第１半導体層を有する基板を所定の雰囲気中に配置し、成長炉内への第２化合物原料の供給を停止してＨを含む化合物をその雰囲気中に供給することなく不活性ガスを成長炉内に供給しながら第１半導体層を降温する。
本発明に係る半導体装置の製造方法では、前記不活性ガスは、水素ガスを含むことができる。また、前記不活性ガスは窒素ガスを含むことができる。
本発明に係る半導体装置の製造方法は、第１半導体層を有する基板上に第２の半導体層を成長させる第２成長工程と、第１および第２半導体層を有する基板を所定の雰囲気中に配置し、Ｈを含む化合物を雰囲気中に供給することなく第２半導体層を降温する第２降温工程とをさらに備えることができる。第２成長工程は、前記基板を成長炉内に配置し、水素を含む第３の化合物原料を成長炉内に供給して第２半導体層をエピタキシャル成長させ、第２降温工程は、成長炉内への第３化合物原料の供給を停止して不活性ガスを成長炉内に供給しながら第２半導体層を降温する。
【００１２】
Ｈを含む化合物を雰囲気中に供給せずに降温が行われるので、降温中に活性な水素が第１半導体層中の化合物半導体結晶中に侵入して非発光中心を形成することが防止される。これにより、化合物半導体結晶の結晶性および光学特性が向上する。
【００１３】
第１半導体層は、Ｇａ_1-xＩｎ_xＮ_yＡｓ_1-yから構成されていてもよい。ここで、ｘおよびｙは組成比を表し、０＜ｘ＜１および０＜ｙ＜１をそれぞれ満足する。
【００１４】
第１降温工程は、雰囲気中に不活性ガスのみを供給しながら第１半導体層を降温してもよい。この不活性ガスは、Ｈ₂またはＮ₂であってもよい。
【００１５】
本発明の方法は、第１成長工程の後であって第１降温工程の前に、第１半導体層をアニールするアニール工程をさらに備えていてもよい。アニールによって、第１半導体層中の化合物半導体結晶における非発光中心が低減する。これにより、化合物半導体結晶の結晶性および光学特性がさらに向上する。
【００１６】
第１成長工程は、基板を成長炉内に配置し、Ａｓ−Ｈ結合を含む第１の化合物原料を成長炉内に供給して第１半導体層をエピタキシャル成長させてもよい。アニール工程は、成長炉内に第１化合物原料を供給しながら第１半導体層を加熱してもよい。第１降温工程は、成長炉内への第１化合物原料の供給を停止し、不活性ガスのみを成長炉内に供給しながら第１半導体層を降温してもよい。成長炉内に第１化合物原料を供給しながらアニールが行われるので、第１半導体層中の化合物半導体結晶からのＡｓの脱離が防止されるとともに、化合物半導体結晶における非発光中心が低減される。また、Ｈを含む第１化合物原料を成長炉内に供給せずに降温が行われるので、降温中に活性な水素が化合物半導体結晶中に侵入して非発光中心を形成することが防止される。これにより、化合物半導体結晶の結晶性および光学特性が向上する。
【００１７】
本発明の方法は、第１半導体層を有する基板上に第２の半導体層を成長させる第２成長工程と、第１および第２半導体層を有する基板を所定の雰囲気中に配置し、Ｈを含む化合物を雰囲気中に供給することなく第２半導体層を降温する第２降温工程とをさらに備えていてもよい。第２降温工程においても、Ｈを含む化合物を雰囲気中に供給することなく降温が行われるので、活性な水素が化合物半導体結晶中に侵入して非発光中心を形成することが防止される。これにより、化合物半導体結晶の結晶性および光学特性がさらに向上する。
【００１８】
第２成長工程は、基板を成長炉内に配置し、水素を含む第２の化合物原料を成長炉内に供給して第２半導体層をエピタキシャル成長させてもよい。第２降温工程は、成長炉内への第２化合物原料の供給を停止し、不活性ガスのみを成長炉内に供給しながら第２半導体層を降温してもよい。Ｈを含む第２化合物原料を成長炉内に供給せずに降温が行われるので、降温中に活性な水素が化合物半導体結晶中に侵入して非発光中心を形成することが防止される。これにより、化合物半導体結晶の結晶性および光学特性が向上する。
【００１９】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２０】
（第１実施形態）図１は、本実施形態に係る半導体装置の製造方法を示すフローチャートである。本実施形態では、まず、基板上に半導体層を成長させ、試料１０を作製する（ステップＳ１０２）。図２は、試料１０の構造を示す断面図である。試料１０は、基板１上に設けられた単一量子井戸構造５を有する。量子井戸構造５では、基板１側から順にバッファ層２、井戸層３およびキャップ層４が積層されている。基板１は、ＳｉドープＧａＡｓ（１００）２°オフ基板である。バッファ層２はＧａＡｓからなり、井戸層３はＧａＩｎＮＡｓからなり、キャップ層４はＧａＡｓからなる。井戸層３におけるＧａＩｎＮＡｓの組成比は、Ｉｎ３４％、Ｎ１．０％である。バッファ層２の厚さは０．２μｍであり、井戸層３の厚さは７０Åであり、キャップ層４の厚さは０．１μｍである。
【００２１】
これらの化合物半導体層２〜４は、減圧ＭＯＶＰＥ法によって基板１上に順次にエピタキシャル成長させられる。基板１をＭＯＶＰＥ成長炉内に配置し、原料化合物を成長炉内に供給する。ＧａＩｎＮＡｓ井戸層３の成長の際は、Ｇａ、Ｉｎ、ＮおよびＡｓの原料として、それぞれＴＥＧａ、ＴＭＩｎ、ＤＭＨｙおよびＴＢＡｓが成長炉内に供給される。井戸層３の成長時において、成長温度は５１０℃であり、成長速度は０．９μｍ／ｈであり、ＤＭＨｙ／Ｖ比は０．９９であり、成長圧力は７６Ｔｏｒｒである。
【００２２】
単一量子井戸構造５を形成した後、連続して成長炉内にて熱アニールを行う（ステップＳ１０４）。すなわち、層２〜４の成長に使用されたエピタキシャル成長炉から試料１０を取り出すことなく、その成長炉内で試料１０に熱アニール処理を施す。この熱アニールは、６７０℃の温度下で１０分間にわたって実施される。熱アニール中は、Ａｓの脱離防止のため、成長炉内にＴＢＡｓを１．６×１０^-4ｍｏｌｅ／ｍｉｎの流量で供給し、成長炉内の圧力を過剰Ａｓ圧に設定する。
【００２３】
熱アニールが終了したら、成長炉内で量子井戸構造５を降温する（ステップＳ１０６）。本実施形態では、ＴＢＡｓが供給されない雰囲気中に試料１０を配置して降温を行う。具体的には、ＴＢＡｓの供給を停止し、キャリアガスとしてＨ₂ガスのみを成長炉内へ流しながら、量子井戸構造５の温度を室温まで降下させる。こうして、半導体装置が完成する。
【００２４】
以下では、本実施形態の利点を説明する。本実施形態では、Ｈを含む化合物であるＴＢＡｓを成長炉中に供給することなくＧａＩｎＮＡｓ結晶を降温する。このため、降温中にＴＢＡｓが分解して活性な水素が発生し、その活性水素がＧａＩｎＮＡｓ結晶へ拡散して非発光中心を形成することが防止される。これにより、ＧａＩｎＮＡｓ結晶の光学特性の劣化を防止できる。
【００２５】
本発明者は、本実施形態の方法により熱アニールおよび降温処理が施された試料１０の室温でのＰＬ（フォトルミネセンス）スペクトルを測定した。また、本発明者は、比較のため、本実施形態におけるステップＳ１０４の後、ＴＢＡｓ雰囲気での降温処理を試料１０に施し、その試料１０の室温でのＰＬスペクトルを測定した。ＴＢＡｓ雰囲気での降温処理（以下では、「ＴＢＡｓ降温処理」と呼ぶ）は、ステップＳ１０４の熱アニールの完了後、量子井戸構造５の温度が４００℃になるまで熱アニール時と同じ流量で成長炉内にＴＢＡｓを供給する。量子井戸構造５の温度が４００℃まで降下すると、ＴＢＡｓの供給を停止し、量子井戸構造５の温度を室温まで降下させる。さらに、本発明者は、ステップＳ１０２の結晶成長工程の後、熱アニールが施されていないas-grownの試料１０についても、室温でのＰＬスペクトルを測定した。図３は、これらの測定されたＰＬスペクトルを示している。図３において、横軸はＰＬ波長を示し、縦軸はＰＬ強度を示す。以下の表は、測定された種々のＰＬ特性パラメータを示す。
【００２６】
【表１】

表１の（１）行はas-grown状態の試料１０のＰＬ特性、（２）行はＴＢＡｓ降温処理が施された試料１０のＰＬ特性、（３）行は本実施形態の方法によりＨ₂雰囲気での降温処理（以下では、「Ｈ₂降温処理」と呼ぶ）が施された試料１０のＰＬ特性をそれぞれ示している。as-grownでのＰＬ強度を１とすると、ＴＢＡｓを成長炉内に流しながら降温した試料のＰＬ強度は２．７であり、ＴＢＡｓを流さずにＨ₂のみを流しながら降温した試料のＰＬ強度は１５．１である。したがって、Ｈ₂のみを流しながら降温した試料の方がＧａＩｎＮＡｓ系エピタキシャル成長結晶の光学特性がより向上することが分かる。また、表１に示されるように、ＰＬ半値幅に関してもＨ₂降温処理が施された試料の方がより狭い。したがって、組成均一性および界面平坦性においても、Ｈ₂降温の方が優れていることが分かる。これらは、本実施形態の重要な利点である。
【００２７】
本実施形態では、ＭＯＶＰＥ成長炉内での結晶の成長後に同じ炉内で熱アニールを行う。このため、専用の熱アニール炉を用いる場合と比べて、半導体装置を簡易に製造できる。これも本実施形態の利点の一つである。
【００２８】
また、専用の熱アニール炉を用いる場合にＡｓ抜け防止のために通常使用されるＧａＡｓキャップは、半導体結晶との密着性が悪いと、結晶の表面でＡｓ抜けが生じるおそれがある。これに対し、本実施形態の方法では過剰Ａｓ圧下で熱アニールを行うため、熱アニール中にはＡｓ抜けは起こらない。降温の際には過剰Ａｓ圧を半導体結晶に印可しないが、一気に降温するため、結晶表面の劣化はほとんど起こらない。
【００２９】
このように、本実施形態の方法によれば、ＧａＩｎＮＡｓ結晶表面のＡｓ抜けをできるだけ抑えつつ、ＧａＩｎＮＡｓエピタキシャル成長結晶の結晶性および光学特性を最大限に再現性よく向上させることができる。
【００３０】
（第２実施形態）以下では、図４を参照しながら、本発明の第２の実施形態を説明する。まず、第１実施形態と同様の手法により基板上に単一量子井戸構造を成長させ、図２に示される試料１０を作製する（ステップＳ４０２）。次に、熱アニールを行わずにＴＢＡｓ降温処理を行う（ステップＳ４０４）。このＴＢＡｓ降温処理は、ＭＯＶＰＥ成長炉内で従来の手法により行われる。すなわち、単一量子井戸構造５の温度が４００℃になるまで、成長炉内にＴＢＡｓを流量１．６×１０^-4ｍｏｌｅ／ｍｉｎで供給して過剰Ａｓ圧を形成し、その過剰Ａｓ圧下で降温を行う。単一量子井戸構造５の温度が４００℃になったら、ＴＢＡｓの供給を停止し、単一量子井戸構造５の温度が１００℃になるまで降温を続ける。この後、試料１０を成長炉から取り出し、量子井戸構造５のＰＬ特性を測定する。
【００３１】
次に、試料１０を成長炉内に再度収容し、熱アニールを実施する（ステップＳ４０６）。この熱アニールは、第１実施形態と同様の手法により行われる。すなわち、成長炉内にＴＢＡｓを流量１．６×１０^-4ｍｏｌｅ／ｍｉｎで供給して過剰Ａｓ圧を形成し、その過剰Ａｓ圧および温度６７０℃のもとで１０分間にわたって試料１０を加熱する。
【００３２】
この後、成長炉内で降温を行う（ステップＳ４０８）。ステップＳ４０８での降温は、ステップＳ４０４での降温と異なり、Ｈ₂雰囲気下で行われる。つまり、ステップＳ４０８では、ＴＢＡｓの供給を停止し、Ｈ₂ガスのみを成長炉内へ流しながら、量子井戸構造５の温度を室温まで降下させる。こうして、半導体装置が完成する。
【００３３】
本発明者は、第２実施形態の方法により熱アニールおよび２回の降温処理が施された試料１０について、室温でのＰＬ特性を測定した。さらに、本発明者は、比較のために、ステップＳ４０４のＴＢＡｓ降温後、成長炉から取り出したas-grown状態の試料１０、および第１実施形態の方法により熱アニールおよびＨ₂降温処理が施された試料１０についても、室温でのＰＬ特性を測定した。以下の表は、この測定結果を示している。
【００３４】
【表２】

表２の（１）行は上記のas-grown状態の試料１０のＰＬ特性、（２）行は第２実施形態の方法により得られた試料１０のＰＬ特性、（３）行は第１実施形態の方法により得られた試料１０のＰＬ特性をそれぞれ示している。（２）行および（３）行を比較すると明らかなように、第１および第２実施形態の方法により熱アニールが施された試料１０のＰＬ強度は、ほぼ同等である。したがって、量子井戸構造５の成長後にＴＢＡｓ雰囲気での降温を行うか否かにかかわらず、熱アニール後、Ｈ₂雰囲気での降温を行うことにより、結晶性の良好なＧａＩｎＮＡｓ系半導体層を得られることが判明した。
【００３５】
（第３実施形態）以下では、図５を参照しながら、本発明の第３の実施形態を説明する。まず、第１実施形態と同様の手法により、基板上に単一量子井戸構造を成長させ、図２に示される試料１０を作製する（ステップＳ５０２）。次に、第１実施形態と同様にして、熱アニール処理（ステップＳ５０４）およびＨ₂降温処理（ステップＳ５０６）を行う。すなわち、量子井戸構造５の成長後、in-situで、過剰Ａｓ圧および温度６７０℃のもとで１０分間にわたり熱アニールを行う（ステップＳ５０４）。過剰Ａｓ圧は、ＭＯＶＰＥ成長炉内にＴＢＡｓを流量１．６×１０^-4ｍｏｌｅ／ｍｉｎで供給することにより形成される。熱アニールの終了後、ＴＢＡｓの供給を停止し、Ｈ₂ガスのみを成長炉内へ流しながら、量子井戸構造５の温度を室温まで降下させる（ステップＳ５０６）。この後、試料１０を成長炉から取り出し、量子井戸構造５のＰＬ特性を測定する。
【００３６】
次に、試料１０を成長炉内に再度収容し、ＭＯＶＰＥ法によって量子井戸構造５の上にＧａＡｓ薄膜を成長させる（ステップＳ５０８）。成長中は、ＴＥＧおよびＡｓＨ₃が原料ガスとして成長炉内に供給される。
【００３７】
この後、成長炉内で降温を行う（ステップＳ５１０）。この降温は、Ｈ₂雰囲気下で行われる。つまり、ステップＳ５１０では、ＴＥＧおよびＡｓＨ₃の供給を停止し、Ｈ₂ガスのみを成長炉内へ流しながら、ステップＳ５０８で形成されたＧａＡｓ薄膜の温度を室温まで降下させる。こうして、半導体装置が完成する。
【００３８】
本発明者は、第３実施形態の方法により熱アニールおよび２回の降温処理が施された試料について、量子井戸構造５の室温でのＰＬ特性を測定した。また、本発明者は、比較のため、ＧａＡｓ薄膜の成長後にＨ₂降温処理（ステップＳ５１０）に代えてＡｓＨ₃降温処理を施した試料についても、室温でのＰＬ特性を測定した。ＡｓＨ₃降温では、量子井戸構造５の温度が４００℃になるまで、炉内にＡｓＨ₃を供給して過剰Ａｓ圧を形成し、その過剰Ａｓ圧下で降温を行う。量子井戸構造５の温度が４００℃まで降下すると、ＡｓＨ₃の供給を停止し、量子井戸構造５の温度が１００℃になるまで降温を続ける。さらに、本発明者は、これら二つの方法の各々におけるＧａＡｓ薄膜の成長前の試料についても、量子井戸構造５の室温でのＰＬ特性を測定した。以下の表は、この測定結果を示している。
【００３９】
【表３】

表３の（１）行は、ＧａＡｓ薄膜の成長後にＡｓＨ₃降温を行う方法におけるＧａＡｓ薄膜成長前の試料のＰＬ特性を示している。表３の（２）行は、同じ方法においてＧａＡｓ薄膜を成長させ、ＡｓＨ₃降温処理を施した試料のＰＬ特性を示している。表３の（３）行は、第３実施形態の方法におけるＧａＡｓ薄膜成長前の試料のＰＬ特性を示している。表３の（４）行は、第３実施形態の方法においてＧａＡｓ薄膜を成長させ、Ｈ₂降温処理を施した試料のＰＬ特性を示している。
【００４０】
（１）および（２）行に示されるように、ＧａＡｓ薄膜成長後にＡｓＨ₃降温処理を施した試料では、量子井戸構造５のＰＬ強度が約半分に減少している。これに対し、（３）および（４）行に示されるように、ＧａＡｓ薄膜成長後にＨ₂降温処理を施した試料では、量子井戸構造５のＰＬ強度が１．３６倍に増加するとともにＰＬ半値幅が減少し、したがって、結晶性がさらに向上している。
【００４１】
このように、ＧａＩｎＮＡｓ系半導体層が形成された試料に関しては、その半導体層上に追加層を形成する場合にも、その追加層の形成後の降温処理においてＡｓＨ₃等の水素を含む化合物原料を成長炉内に供給せず、Ｈ₂等の不活性ガスのみを成長炉内に供給することにより、ＧａＩｎＮＡｓの結晶性が良好に保たれることが分かった。
【００４２】
【実施例】
図６は、第３実施形態の方法により製造されたレーザダイオード（ブロードコンタクトレーザ）５０の構造を示す断面図である。レーザダイオード５０は、基板５１の表面に順次に積層されたｎ型クラッド層５２、活性層５３、ｐ型クラッド層５４およびコンタクト層５５を有する。これらの層５２〜５５は、ＭＯＶＰＥ法により成長させられる。コンタクト層５５の上面には、ｐ型電極５６が設けられている。また、基板５１の裏面には、ｎ型電極５７が設けられている。活性層５３は、基板５１側からバッファ層１１、井戸層１２、中間層１３、井戸層１４およびキャップ層１５が順次に積層された２重量子井戸構造を有している。基板５１はｎ型ＧａＡｓ、ｎ型クラッド層５２はＳｉドープＧａＩｎＰ、バッファ層１１、中間層１３およびキャップ層１５はＧａＡａ、井戸層１２および１４はＧａＩｎＮＡｓ、ｐ型クラッド層５４はＺｎドープＧａＩｎＰ、コンタクト層５５はＺｎドープＧａＡｓからそれぞれ構成されている。
【００４３】
活性層５３は、第１実施形態の方法により形成される。すなわち、活性層５３は、ＭＯＶＰＥ法によって成長させられ、その後、in-situで熱アニールおよびＨ₂降温処理が施される。その後、第３実施形態と同様に、活性層５３の上にｐ型クラッド層５４が成長させられる。次いで、ｐ型クラッド層５４の上にコンタクト層５５が成長させられ、Ｈ₂降温処理が施される。
【００４４】
本発明者は、レーザダイオード５０の動作特性を測定した。その結果、レーザダイオード５０は、室温において、しきい値電流Ｉ_th＝１５０ｍＡおよびしきい値電流密度Ｊ_th＝３３０Ａ／ｃｍ²という良好な特性値でレーザ発振を行った。
【００４５】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【００４６】
上記実施形態では、降温中に成長炉内に供給すべきでない化合物として、ＴＢＡｓおよびＡｓＨ₃などのＡｓ原料、すなわちＡｓ−Ｈ結合を有する原料が挙げられている。このほかに、降温中に成長炉内に供給すべきでない化合物として、ＰＨ₃およびＴＢＰなどのＰ原料、すなわちＰ−Ｈ結合を有する原料も挙げられる。これらの原料は、熱分解されると、活性の水素を発生する。この活性水素は、化合物半導体結晶中に侵入して、非発光中心を形成する。したがって、降温中は、Ａｓ−Ｈ結合またはＰ−Ｈ結合を有する原料を成長炉内に供給すべきでない。このため、本発明の方法では、降温前の結成成長工程またはアニール工程でＡｓ−Ｈ結合またはＰ−Ｈ結合を有する原料が成長炉内に供給されていても、降温工程では、その原料の供給が停止される。例えば、ＩｎＧａＮＡｓ系半導体層の成長後、ＩｎＰなどのＰ系半導体層を成長させる場合、Ｐ系半導体層の成長後の降温時には、Ｐ原料の成長炉への供給が停止される。
【００４７】
上記実施形態では、降温中に成長炉内にＨ₂ガスが供給される。しかし、Ｈ₂の代わりにＮ₂や他の不活性ガスを供給してもよい。不活性ガスは、降温中に活性な水素を生じないので、半導体結晶の結晶性を劣化させない。
【００４８】
【発明の効果】
本発明の方法は、化合物半導体層を有する基板を所定の雰囲気中に配置し、Ｈを含む化合物をその雰囲気中に供給することなく化合物半導体層を降温する。このため、降温中に活性な水素が化合物半導体結晶中に侵入して非発光中心を形成することを防止できる。したがって、半導体装置中の化合物半導体結晶の結晶性を高め、光学特性を改善することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図２】第１実施形態において熱アニール処理および降温処理が施される試料の構造を示す断面図である。
【図３】第１実施形態の方法により熱アニールおよび降温処理が施された試料の室温でのフォトルミネセンススペクトルを示すグラフである。
【図４】第２実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図５】第３実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図６】実施形態に係る方法により製造されたレーザダイオードの構造を示す断面図である。
【符号の説明】
１…基板、２…ＧａＡｓバッファ層、３…ＧａＩｎＮＡｓ井戸層、４…ＧａＡｓキャップ層、５…単一量子井戸構造、１０…試料。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device.
[0002]
[Prior art]
GaInNAs group III-V compound semiconductors are attracting attention as new materials for optical devices for optical fiber communication. However, crystals formed by existing growth methods do not have sufficient optical properties. Therefore, crystallinity is improved by subjecting the grown crystal to heat treatment (annealing) (for example, Non-Patent Documents 1 to 3 and Patent Documents 1 and 2).
[0003]
GaInNAs-based epitaxially grown crystals such as MOVPE, GSMBE, and SSMBE, which are produced under non-thermal equilibrium conditions, contain many non-luminescent centers in the as-grown state, and therefore have poor crystallinity and optical properties. It has been pointed out that the MBE method and the MOVPE method have different origins of non-luminescent centers. In the MBE method, N arranged between crystal lattices, that is, “interstitial N” is mainly said to be the origin of the non-luminescent center. On the other hand, in the MOVPE method, defects caused by hydrogen such as NH bonds, point defects, impurities such as oxygen, and complex defects thereof are said to be the origin of non-luminescent centers.
[0004]
It has been reported that the non-luminescent center disappears by thermal annealing after growth in both the MBE method and the MOVPE method. In the MBE method, it is considered that a phenomenon occurs in which interstitial N falls within the group V site. In the MOVPE method, it is considered that the N—H bond is broken. By performing thermal annealing after the crystal growth, the PL (photoluminescence) intensity of the GaInNAs-based crystal increases by about 1 to 2 digits compared to the as-grown crystal, and the PL half-value width is also narrowed. . Thus, thermal annealing brings about a significant improvement in GaInNAs-based epitaxial crystallinity.
[0005]
There are mainly two types of thermal annealing methods. In the first method, as described in Non-Patent Document 1, after epitaxial growth of GaInNAs crystal in a MOVPE furnace, tertiary butylarsine (TBAs) is supplied into the same furnace to form an excess As pressure, Thermal annealing is performed under the pressure. In the second method, as described in Non-Patent Document 2, after the GaInNAs crystal is epitaxially grown, a thermal annealing apparatus is used, and thermal annealing is performed using a GaAs wafer as an As escape prevention cap in a nitrogen atmosphere. . As a measure for preventing the loss of As, there is a method of forming an insulating film on the surface of the semiconductor crystal. Further, as described in Non-Patent Document 3, RTA (Rapid Thermal Anneal) that rapidly and rapidly cools a semiconductor crystal may be used as a thermal annealing method.
[0006]
As described in Patent Document 1, in the conventional annealing process, in order to prevent the group V element from detaching from the semiconductor crystal, a gas containing a group V element is supplied to the atmosphere, and the pressure of the atmosphere is set. V group element vapor pressure. For example, when the group V element is As, arsine (AsH_Three) Heat the semiconductor crystal while flowing gas or tertiary butylarsine (TBAs) gas into the atmosphere.
[0007]
[Non-Patent Document 1]
T. Hakkarainen and three others, “GaInNAs quantum well structure for 1.55 (m emission on GaAs by atmospheric pressure metalorganic vapor phase epitaxy”, Journal of Crystal Growth, No. 234, 2002, 631-636
[Non-Patent Document 2]
Hisao Saito and two others, "MOVPE growth of strained InGaAsN / GaAs quantum wells", Journal of Crystal Growth, 195, 1998, pp. 416-420
[Non-Patent Document 3]
Shigeki Makino and 6 others, “Composition Dependence of Thermal Annealing Effect on 1.3 (m GaInNAs / GaAs Quantum Well Lasers Grown by Chemical Beam Epitaxy”, Japanese Journal of Applied Physics, No. 40, 2001, L1211-L1213
[Patent Document 1]
Japanese Patent Laid-Open No. 11-274083
[Patent Document 2]
Japanese Patent Laid-Open No. 2002-319548
[0008]
[Problems to be solved by the invention]
In a GaAs-based material, As is lost up to about 400 ° C. under vacuum. For this reason, in an epitaxial growth method such as MOVPE, GSMBE, MBE, etc., the temperature of the semiconductor crystal is generally lowered to about 400 ° C. while applying an excessive As pressure to the semiconductor crystal. However, in that case, the As compound used to form the excess As pressure is decomposed during the temperature decrease, and active hydrogen generated by the decomposition diffuses into the semiconductor crystal to form a non-radiative center. There is a risk of deteriorating characteristics.
[0009]
For example, AsH_ThreeAnd the decomposition temperatures (100%) of TBAs are 760 ° C. and 475 ° C., respectively. Moreover, the decomposition temperature (100%) of TMAs is about 410 ° C to 450 ° C. Therefore, any of these As compounds is decomposed until the temperature of the semiconductor crystal reaches 400 ° C. to generate active hydrogen. As a result, active hydrogen diffuses into the semiconductor crystal, and the optical characteristics of the semiconductor crystal deteriorate.
[0010]
Accordingly, an object of the present invention is to improve the optical characteristics of a semiconductor crystal in a semiconductor device.
[0011]
[Means for Solving the Problems]
  The method of the present invention is composed of a compound semiconductor containing N and As.First semiconductor layerIs manufactured. The method includes a first growth step of growing a first semiconductor layer on a substrate;An annealing process for annealing the first semiconductor layer after the first growth process, and after the annealing process,A first temperature lowering step for lowering the temperature of the first semiconductor layer.In the first growth step, the substrate is placed in a growth furnace, and a first compound material containing As-H bonds is supplied into the growth furnace to epitaxially grow the first semiconductor layer. In the annealing step, As-H bonds are formed. Heating the first semiconductor layer while supplying the second compound raw material to the growth furnace,In the first temperature lowering step, the substrate having the first semiconductor layer is disposed in a predetermined atmosphere,Stop supplying the second compound raw material into the growth reactorWithout supplying a compound containing H into the atmosphereWhile supplying inert gas into the growth furnaceThe temperature of the first semiconductor layer is lowered.
  In the method for manufacturing a semiconductor device according to the present invention, the inert gas may include hydrogen gas. The inert gas may include nitrogen gas.
  A method for manufacturing a semiconductor device according to the present invention includes: a second growth step of growing a second semiconductor layer on a substrate having a first semiconductor layer; and a substrate having the first and second semiconductor layers in a predetermined atmosphere. And a second temperature lowering step of lowering the temperature of the second semiconductor layer without supplying a compound containing H to the atmosphere. In the second growth step, the substrate is placed in a growth furnace, a third compound material containing hydrogen is supplied into the growth furnace to epitaxially grow the second semiconductor layer, and the second temperature lowering step is performed in the growth furnace. The temperature of the second semiconductor layer is lowered while the supply of the third compound raw material is stopped and the inert gas is supplied into the growth reactor..
[0012]
Since the temperature is lowered without supplying a compound containing H to the atmosphere, active hydrogen is prevented from entering the compound semiconductor crystal in the first semiconductor layer and forming a non-luminescent center. . Thereby, the crystallinity and optical characteristics of the compound semiconductor crystal are improved.
[0013]
The first semiconductor layer is Ga_1-xIn_xN_yAs_1-yYou may be comprised from. Here, x and y represent composition ratios and satisfy 0 <x <1 and 0 <y <1, respectively.
[0014]
In the first temperature lowering step, the temperature of the first semiconductor layer may be decreased while supplying only an inert gas into the atmosphere. This inert gas is H₂Or N₂It may be.
[0015]
The method of the present invention may further include an annealing step for annealing the first semiconductor layer after the first growth step and before the first temperature lowering step. By annealing, the non-luminescent center in the compound semiconductor crystal in the first semiconductor layer is reduced. This further improves the crystallinity and optical characteristics of the compound semiconductor crystal.
[0016]
In the first growth step, the first semiconductor layer may be epitaxially grown by disposing the substrate in a growth furnace and supplying a first compound material containing As-H bonds into the growth furnace. In the annealing step, the first semiconductor layer may be heated while supplying the first compound material into the growth furnace. In the first temperature lowering step, the supply of the first compound material into the growth furnace may be stopped, and the first semiconductor layer may be cooled while only the inert gas is supplied into the growth furnace. Since annealing is performed while supplying the first compound raw material into the growth furnace, As is eliminated from the compound semiconductor crystal in the first semiconductor layer, and non-radiative centers in the compound semiconductor crystal are reduced. . Further, since the temperature is lowered without supplying the first compound raw material containing H into the growth furnace, it is possible to prevent active hydrogen from entering the compound semiconductor crystal and forming non-luminescent centers during the temperature drop. . Thereby, the crystallinity and optical characteristics of the compound semiconductor crystal are improved.
[0017]
According to the method of the present invention, a second growth step of growing a second semiconductor layer on a substrate having a first semiconductor layer, a substrate having first and second semiconductor layers are disposed in a predetermined atmosphere, and H is A second temperature lowering step of lowering the temperature of the second semiconductor layer without supplying the compound containing it into the atmosphere may be further provided. Also in the second temperature lowering step, the temperature is lowered without supplying a compound containing H to the atmosphere, so that active hydrogen is prevented from entering the compound semiconductor crystal and forming a non-luminescent center. This further improves the crystallinity and optical characteristics of the compound semiconductor crystal.
[0018]
In the second growth step, the substrate may be placed in a growth furnace, and a second compound material containing hydrogen may be supplied into the growth furnace to epitaxially grow the second semiconductor layer. In the second temperature lowering step, the supply of the second compound material into the growth furnace may be stopped, and the temperature of the second semiconductor layer may be lowered while supplying only the inert gas into the growth furnace. Since the temperature is lowered without supplying the second compound material containing H into the growth furnace, it is possible to prevent active hydrogen from entering the compound semiconductor crystal and forming non-luminescent centers during the temperature drop. Thereby, the crystallinity and optical characteristics of the compound semiconductor crystal are improved.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.
[0020]
(First Embodiment) FIG. 1 is a flowchart showing a method of manufacturing a semiconductor device according to this embodiment. In the present embodiment, first, a semiconductor layer is grown on a substrate to produce a sample 10 (step S102). FIG. 2 is a cross-sectional view showing the structure of the sample 10. The sample 10 has a single quantum well structure 5 provided on the substrate 1. In the quantum well structure 5, a buffer layer 2, a well layer 3, and a cap layer 4 are stacked in order from the substrate 1 side. The substrate 1 is a Si-doped GaAs (100) 2 ° off substrate. The buffer layer 2 is made of GaAs, the well layer 3 is made of GaInNAs, and the cap layer 4 is made of GaAs. The composition ratio of GaInNAs in the well layer 3 is In 34% and N 1.0%. The buffer layer 2 has a thickness of 0.2 μm, the well layer 3 has a thickness of 70 mm, and the cap layer 4 has a thickness of 0.1 μm.
[0021]
These compound semiconductor layers 2 to 4 are sequentially epitaxially grown on the substrate 1 by the reduced pressure MOVPE method. The substrate 1 is placed in a MOVPE growth furnace, and raw material compounds are supplied into the growth furnace. When the GaInNAs well layer 3 is grown, TEGa, TMIn, DMHy, and TBAs are supplied into the growth reactor as raw materials for Ga, In, N, and As, respectively. During the growth of the well layer 3, the growth temperature is 510 ° C., the growth rate is 0.9 μm / h, the DMHy / V ratio is 0.99, and the growth pressure is 76 Torr.
[0022]
After the single quantum well structure 5 is formed, thermal annealing is continuously performed in the growth furnace (step S104). That is, without removing the sample 10 from the epitaxial growth furnace used for the growth of the layers 2 to 4, the sample 10 is subjected to a thermal annealing treatment in the growth furnace. This thermal annealing is performed at a temperature of 670 ° C. for 10 minutes. During thermal annealing, TBAs is added to 1.6 × 10 6 in the growth furnace to prevent As desorption.^-FourSupply at a flow rate of mole / min, and set the pressure in the growth furnace to the excess As pressure.
[0023]
When the thermal annealing is finished, the temperature of the quantum well structure 5 is lowered in the growth furnace (step S106). In the present embodiment, the temperature is lowered by arranging the sample 10 in an atmosphere in which TBAs are not supplied. Specifically, the supply of TBAs is stopped and H is used as a carrier gas.₂While only the gas is allowed to flow into the growth reactor, the temperature of the quantum well structure 5 is lowered to room temperature. Thus, the semiconductor device is completed.
[0024]
Below, the advantage of this embodiment is demonstrated. In this embodiment, the temperature of the GaInNAs crystal is lowered without supplying TBas, which is a compound containing H, into the growth reactor. For this reason, TBAs decomposes during the temperature decrease and active hydrogen is generated, and the active hydrogen is prevented from diffusing into the GaInNAs crystal to form a non-luminescent center. Thereby, it is possible to prevent the deterioration of the optical characteristics of the GaInNAs crystal.
[0025]
The present inventor measured a PL (photoluminescence) spectrum at room temperature of the sample 10 subjected to the thermal annealing and the temperature lowering process by the method of the present embodiment. For comparison, the present inventor performed a temperature lowering process in a TBAs atmosphere on the sample 10 after step S104 in the present embodiment, and measured the PL spectrum of the sample 10 at room temperature. The temperature lowering process in the TBAs atmosphere (hereinafter referred to as “TBAs temperature lowering process”) is performed at the same flow rate as in the thermal annealing until the temperature of the quantum well structure 5 reaches 400 ° C. after the completion of the thermal annealing in step S104. Supply TBAs. When the temperature of the quantum well structure 5 drops to 400 ° C., the supply of TBAs is stopped and the temperature of the quantum well structure 5 is lowered to room temperature. Furthermore, the present inventor also measured the PL spectrum at room temperature for the as-grown sample 10 that was not subjected to thermal annealing after the crystal growth step in step S102. FIG. 3 shows these measured PL spectra. In FIG. 3, the horizontal axis indicates the PL wavelength, and the vertical axis indicates the PL intensity. The following table shows the various PL characteristic parameters measured.
[0026]
[Table 1]

Line (1) in Table 1 is the PL characteristic of the sample 10 in the as-grown state, line (2) is the PL characteristic of the sample 10 that has been subjected to the TBAs cooling process, and line (3) is H by the method of the present embodiment.₂Temperature lowering treatment in the atmosphere (hereinafter referred to as “H₂The PL characteristics of the sample 10 that has been subjected to the “temperature reduction process” are shown. Assuming that the PL intensity at as-grown is 1, the PL intensity of the sample cooled down while flowing TBAs into the growth furnace is 2.7.₂The PL intensity of the sample lowered in temperature while flowing only was 15.1. Therefore, H₂It can be seen that the optical properties of the GaInNAs-based epitaxially grown crystal are further improved when the temperature is lowered while flowing only. Further, as shown in Table 1, the PL half-value width is also H.₂The sample subjected to the temperature lowering process is narrower. Therefore, in composition uniformity and interface flatness, H₂It can be seen that the temperature drop is better. These are important advantages of this embodiment.
[0027]
In this embodiment, thermal annealing is performed in the same furnace after crystal growth in the MOVPE growth furnace. For this reason, a semiconductor device can be easily manufactured compared with the case where a dedicated thermal annealing furnace is used. This is also one of the advantages of this embodiment.
[0028]
In addition, when a dedicated thermal annealing furnace is used, a GaAs cap that is normally used for preventing As from being lost may cause As to be lost on the surface of the crystal if the adhesion to the semiconductor crystal is poor. In contrast, in the method of the present embodiment, thermal annealing is performed under an excessive As pressure, and As missing does not occur during thermal annealing. When the temperature is lowered, an excessive As pressure is not applied to the semiconductor crystal, but since the temperature is lowered all at once, the crystal surface hardly deteriorates.
[0029]
As described above, according to the method of the present embodiment, it is possible to improve the crystallinity and optical characteristics of the GaInNAs epitaxially grown crystal with maximum reproducibility while suppressing As missing on the surface of the GaInNAs crystal as much as possible.
[0030]
(Second Embodiment) Hereinafter, a second embodiment of the present invention will be described with reference to FIG. First, a single quantum well structure is grown on a substrate by the same method as in the first embodiment, and the sample 10 shown in FIG. 2 is manufactured (step S402). Next, a TBAs cooling process is performed without performing thermal annealing (step S404). This TBAs temperature lowering process is performed by a conventional method in a MOVPE growth furnace. That is, until the temperature of the single quantum well structure 5 reaches 400 ° C., TBAs is flowed into the growth reactor at a flow rate of 1.6 × 10 6.^-FourThe excess As pressure is formed by supplying at mole / min, and the temperature is lowered under the excess As pressure. When the temperature of the single quantum well structure 5 reaches 400 ° C., the supply of TBAs is stopped, and the temperature is continuously lowered until the temperature of the single quantum well structure 5 reaches 100 ° C. Thereafter, the sample 10 is taken out from the growth reactor, and the PL characteristics of the quantum well structure 5 are measured.
[0031]
Next, the sample 10 is accommodated again in the growth furnace, and thermal annealing is performed (step S406). This thermal annealing is performed by the same method as in the first embodiment. That is, the flow rate of TBAs into the growth furnace is 1.6 × 10.^-FourThe excess As pressure is formed by supplying at mole / min, and the sample 10 is heated under the excess As pressure and the temperature of 670 ° C. for 10 minutes.
[0032]
Thereafter, the temperature is lowered in the growth furnace (step S408). The temperature drop in step S408 is different from the temperature drop in step S404.₂Performed in an atmosphere. That is, in step S408, the supply of TBAs is stopped and H₂While only the gas is allowed to flow into the growth reactor, the temperature of the quantum well structure 5 is lowered to room temperature. Thus, the semiconductor device is completed.
[0033]
The inventor measured the PL characteristics at room temperature of the sample 10 that was subjected to the thermal annealing and the two temperature lowering processes by the method of the second embodiment. Further, for comparison, the present inventor has performed thermal annealing and HH using the as-grown sample 10 taken out from the growth furnace after the temperature drop of TBAs in step S404, and the method of the first embodiment.₂The PL characteristics at room temperature were also measured for the sample 10 subjected to the temperature lowering treatment. The following table shows the measurement results.
[0034]
[Table 2]

In Table 2, (1) row is the PL characteristic of the sample 10 in the above-mentioned as-grown state, (2) row is the PL characteristic of the sample 10 obtained by the method of the second embodiment, and (3) row is the first implementation. The PL characteristics of the sample 10 obtained by the method of the embodiment are shown. As is clear from the comparison between the rows (2) and (3), the PL intensity of the sample 10 subjected to the thermal annealing by the method of the first and second embodiments is substantially equal. Therefore, regardless of whether or not the temperature is lowered in the TBAs atmosphere after the growth of the quantum well structure 5, H₂It has been found that a GaInNAs-based semiconductor layer with good crystallinity can be obtained by performing temperature reduction in an atmosphere.
[0035]
(Third Embodiment) Hereinafter, a third embodiment of the present invention will be described with reference to FIG. First, a single quantum well structure is grown on a substrate by the same method as in the first embodiment, and the sample 10 shown in FIG. 2 is manufactured (step S502). Next, in the same manner as in the first embodiment, thermal annealing (step S504) and H₂A temperature lowering process (step S506) is performed. That is, after the quantum well structure 5 is grown, thermal annealing is performed in-situ for 10 minutes under an excess As pressure and a temperature of 670 ° C. (step S504). Excess As pressure is the TBAs flow rate 1.6x10 in the MOVPE growth furnace.^-FourIt is formed by supplying at mole / min. After the thermal annealing is completed, the supply of TBAs is stopped and H₂While only the gas is allowed to flow into the growth reactor, the temperature of the quantum well structure 5 is lowered to room temperature (step S506). Thereafter, the sample 10 is taken out from the growth reactor, and the PL characteristics of the quantum well structure 5 are measured.
[0036]
Next, the sample 10 is accommodated again in the growth furnace, and a GaAs thin film is grown on the quantum well structure 5 by the MOVPE method (step S508). During growth, TEG and AsH_ThreeIs supplied into the growth furnace as a raw material gas.
[0037]
Thereafter, the temperature is lowered in the growth furnace (step S510). This temperature drop is H₂Performed in an atmosphere. That is, in step S510, TEG and AsH_ThreeIs stopped, H₂While only the gas is allowed to flow into the growth reactor, the temperature of the GaAs thin film formed in step S508 is lowered to room temperature. Thus, the semiconductor device is completed.
[0038]
The present inventor measured the PL characteristics at room temperature of the quantum well structure 5 for the sample subjected to the thermal annealing and the two temperature lowering treatments by the method of the third embodiment. For comparison, the inventor has also shown that H is grown after the growth of a GaAs thin film.₂AsH instead of cooling process (step S510)_ThreeThe PL characteristics at room temperature were also measured for the sample subjected to the temperature lowering treatment. AsH_ThreeIn the temperature drop, the AsH is placed in the furnace until the temperature of the quantum well structure 5 reaches 400 ° C._ThreeIs supplied to form an excessive As pressure, and the temperature is lowered under the excessive As pressure. When the temperature of the quantum well structure 5 drops to 400 ° C., AsH_ThreeAnd the temperature is continuously lowered until the temperature of the quantum well structure 5 reaches 100 ° C. Furthermore, the inventor measured the PL characteristics at room temperature of the quantum well structure 5 for the sample before the growth of the GaAs thin film in each of these two methods. The following table shows the measurement results.
[0039]
[Table 3]

The row (1) in Table 3 shows AsH after the growth of the GaAs thin film._ThreeThe PL characteristic of the sample before GaAs thin film growth in the method of temperature-falling is shown. The row (2) of Table 3 shows the growth of GaAs thin film in the same way._ThreeThe PL characteristic of the sample which performed the temperature-fall process is shown. The row (3) in Table 3 shows the PL characteristics of the sample before the GaAs thin film growth in the method of the third embodiment. The row (4) in Table 3 shows that a GaAs thin film is grown in the method of the third embodiment, and H₂The PL characteristic of the sample which performed the temperature-fall process is shown.
[0040]
As shown in rows (1) and (2), AsH is grown after GaAs thin film growth._ThreeIn the sample subjected to the temperature lowering treatment, the PL intensity of the quantum well structure 5 is reduced to about half. On the other hand, as shown in rows (3) and (4), H is grown after GaAs thin film growth.₂In the sample subjected to the temperature lowering treatment, the PL intensity of the quantum well structure 5 increases 1.36 times and the PL half-value width decreases, and therefore the crystallinity is further improved.
[0041]
As described above, with respect to the sample in which the GaInNAs-based semiconductor layer is formed, the AsH in the temperature lowering process after the additional layer is formed even when the additional layer is formed on the semiconductor layer._ThreeWithout supplying a compound raw material containing hydrogen such as₂It has been found that the crystallinity of GaInNAs can be kept good by supplying only an inert gas such as the above into the growth furnace.
[0042]
【Example】
FIG. 6 is a sectional view showing a structure of a laser diode (broad contact laser) 50 manufactured by the method of the third embodiment. The laser diode 50 has an n-type cladding layer 52, an active layer 53, a p-type cladding layer 54, and a contact layer 55 that are sequentially stacked on the surface of the substrate 51. These layers 52 to 55 are grown by the MOVPE method. A p-type electrode 56 is provided on the upper surface of the contact layer 55. An n-type electrode 57 is provided on the back surface of the substrate 51. The active layer 53 has a double quantum well structure in which the buffer layer 11, the well layer 12, the intermediate layer 13, the well layer 14, and the cap layer 15 are sequentially stacked from the substrate 51 side. The substrate 51 is n-type GaAs, the n-type cladding layer 52 is Si-doped GaInP, the buffer layer 11, the intermediate layer 13 and the cap layer 15 are GaAa, the well layers 12 and 14 are GaInNAs, the p-type cladding layer 54 is Zn-doped GaInP, and the contact The layers 55 are each composed of Zn-doped GaAs.
[0043]
The active layer 53 is formed by the method of the first embodiment. That is, the active layer 53 is grown by the MOVPE method, and then, in-situ thermal annealing and H₂A temperature lowering process is performed. Thereafter, a p-type cladding layer 54 is grown on the active layer 53 as in the third embodiment. Next, a contact layer 55 is grown on the p-type cladding layer 54, and H₂A temperature lowering process is performed.
[0044]
The inventor measured the operating characteristics of the laser diode 50. As a result, the laser diode 50 has a threshold current I at room temperature._th= 150 mA and threshold current density J_th= 330A / cm²Laser oscillation was performed with such a good characteristic value.
[0045]
The present invention has been described in detail based on the embodiments. However, the present invention is not limited to the above embodiment. The present invention can be variously modified without departing from the gist thereof.
[0046]
In the above embodiment, TBAs and AsH are compounds that should not be supplied into the growth furnace during the temperature drop._ThreeAs raw materials such as, that is, raw materials having As-H bonds. In addition to this, as a compound that should not be supplied into the growth furnace during cooling, PH_ThreeAnd a P raw material such as TBP, that is, a raw material having a P—H bond. These raw materials generate active hydrogen when pyrolyzed. This active hydrogen penetrates into the compound semiconductor crystal and forms a non-luminescent center. Therefore, a raw material having an As—H bond or a P—H bond should not be supplied into the growth furnace during the temperature drop. For this reason, in the method of the present invention, even if a raw material having an As—H bond or a P—H bond is supplied into the growth furnace in the formation growth step or the annealing step before the temperature drop, the supply of the raw material in the temperature drop step Is stopped. For example, when a P-based semiconductor layer such as InP is grown after the growth of the InGaNAs-based semiconductor layer, the supply of the P raw material to the growth furnace is stopped when the temperature is lowered after the growth of the P-based semiconductor layer.
[0047]
In the above-described embodiment, H falls in the growth furnace during the temperature drop.₂Gas is supplied. But H₂N instead of₂Or other inert gas may be supplied. Since the inert gas does not generate active hydrogen during the temperature drop, the crystallinity of the semiconductor crystal is not deteriorated.
[0048]
【The invention's effect】
In the method of the present invention, a substrate having a compound semiconductor layer is placed in a predetermined atmosphere, and the temperature of the compound semiconductor layer is lowered without supplying a compound containing H to the atmosphere. For this reason, it is possible to prevent active hydrogen from entering the compound semiconductor crystal and forming non-luminescent centers during the temperature drop. Therefore, the crystallinity of the compound semiconductor crystal in the semiconductor device can be improved and the optical characteristics can be improved.
[Brief description of the drawings]
FIG. 1 is a flowchart showing a method for manufacturing a semiconductor device according to a first embodiment.
FIG. 2 is a cross-sectional view showing the structure of a sample subjected to a thermal annealing process and a temperature lowering process in the first embodiment.
FIG. 3 is a graph showing a photoluminescence spectrum at room temperature of a sample subjected to thermal annealing and temperature lowering treatment by the method of the first embodiment.
FIG. 4 is a flowchart showing a method for manufacturing a semiconductor device according to a second embodiment.
FIG. 5 is a flowchart showing a method for manufacturing a semiconductor device according to a third embodiment.
FIG. 6 is a cross-sectional view showing a structure of a laser diode manufactured by the method according to the embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... GaAs buffer layer, 3 ... GaInNAs well layer, 4 ... GaAs cap layer, 5 ... Single quantum well structure, 10 ... Sample.

Claims

A method of manufacturing a semiconductor device having a first semiconductor layer composed of a compound semiconductor containing N and As,
A first growth step of growing the first semiconductor layer on a substrate;
An annealing step of annealing the first semiconductor layer after the first growth step;
And a first temperature lowering step for lowering the temperature of the first semiconductor layer after the annealing step ,
In the first growth step, the substrate is placed in a growth furnace, a first compound material containing an As-H bond is supplied into the growth furnace, and the first semiconductor layer is epitaxially grown.
The annealing step heats the first semiconductor layer while supplying a second compound material containing an As-H bond into the growth reactor,
In the first temperature lowering step, the substrate having the first semiconductor layer is disposed in a predetermined atmosphere, the supply of the second compound material into the growth reactor is stopped, and a compound containing H is contained in the atmosphere. A method of manufacturing a semiconductor device, wherein the temperature of the first semiconductor layer is lowered while supplying an inert gas into the growth furnace without supplying to the substrate .

The method of manufacturing a semiconductor device according to claim 1, wherein the inert gas includes hydrogen gas .

The method for manufacturing a semiconductor device according to claim 1, wherein the inert gas includes nitrogen gas .

A second growth step of growing a second semiconductor layer on the substrate having the first semiconductor layer;
A second temperature lowering step of disposing the substrate having the first and second semiconductor layers in a predetermined atmosphere and lowering the temperature of the second semiconductor layer without supplying a compound containing H to the atmosphere; ,
In the second growth step, the substrate is placed in a growth furnace, and a third compound material containing hydrogen is supplied into the growth furnace to epitaxially grow the second semiconductor layer,
The said 2nd temperature fall process stops the supply of the said 3rd compound raw material in the said growth furnace, and cools the said 2nd semiconductor layer, supplying an inert gas in the said growth furnace, Claim 1- Claim Item 4. A method for manufacturing a semiconductor device according to Item 3 .