JP3919243B2

JP3919243B2 - 光電変換装置

Info

Publication number: JP3919243B2
Application number: JP21456195A
Authority: JP
Inventors: 秀和高橋
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-08-23
Filing date: 1995-08-23
Publication date: 2007-05-23
Anticipated expiration: 2015-08-23
Also published as: JPH0965210A

Description

【０００１】
【発明の属する技術分野】
本発明は、光電変換装置に関し、特に画素内にフローティングゲートアンプを有する増幅型光電変換装置に関するものである。
【０００２】
【従来の技術】
従来、光電変換素子は、１次元状又は２次元状に配列して画像信号を得ることができるので、イメージセンサとして活用され、ビデオカメラや複写機、ファクシミリ等に活用され、今後もマルチメディア時代の到来とともに多彩な方面に用いられると予測されている。この光電変換素子を用いた一例である増幅型光電変換装置としては、光電変換素子としての金属ー酸化物ー半導体のＭＯＳ構造と同様なプロセスで、該光電変換された光電荷を有効に転送選択出力できる能動素子を一貫して構成できることが望まれている。このような構造例を達成したものとして、画素内にフローティングゲートアンプを有する増幅型光電変換装置とするＣＭＯＳ型センサがある。これらの装置は［Proceedings of the SPIE vol. 1952. Aerospace Science and Sending-Surveillance Sensors(1993)］等の文献に記載されている。
【０００３】
図９（Ａ）にこの光電変換装置の画素部の回路構造図を示す。同図において、１はＳｉ基板上に形成されたＰ型ウェル、２はＰ型ウェル内に形成された空乏層、３は制御パルスφＰＧを供給されるフォトゲート、５は制御パルスφＴＸを供給され、フォトゲート３下に蓄積された光電荷を転送するＭＯＳトランジスタの転送ゲート、６はフォトゲートでの光電荷の過大蓄積を防止するアンチブルーミングゲート（ＡＢＧ）、７はアンチブルーミングドレイン（ＡＢＤ）、８はフローティングゲート（ＦＧ）、９はソースフォロワのアンプＭＯＳトランジスタ、１１は当該画素を選択する選択スイッチ、１９はソースフォロワの負荷ＭＯＳ、３１は素子分離ゲート、３２はフローティングゲートをリセットするＭＯＳスイッチである。
【０００４】
また、図９（Ｂ）は上記光電変換装置の概略等価回路図である。図において、３３は上述の転送ゲート５により制御される転送ＭＯＳトランジスタ、３４は上記アンチブルーミングゲート（ＡＢＧ）６により制御されるアンチブルーミングＭＯＳトランジスタである。他の符号は図９（Ａ）と同様である。
【０００５】
本光電変換装置においては、対象画像からの入射光のうち、フォトゲート３を透過した光により、フォトゲート３下に発生した電子電荷が蓄積され、転送ゲート５へのハイパルスによりフローティングゲート８下の空乏層に電荷を転送し、そのフローティングゲート８の電位変化をソースフォロワアンプを構成するソースフォロワＭＯＳトランジスタ９で電圧ゲイン略１の出力を得、制御パルスφＲＯＷ、φＶＬＮをハイとすることでＭＯＳトランジスタ１１，１９をオンしてＶOUTとして出力する。
【０００６】
本光電変換装置は、非破壊読み出しであるため、何回でも読み出しが可能となっている。又、ＣＭＯＳプロセスコンパチブルで製作できるため、低コストであることも特徴となっている。更に画素毎で増幅するため、非常に高感度なセンサが実現できる。
【０００７】
【発明が解決しようとする課題】
しかしながら上記従来例では１画素を構成する素子数が多いため、微細化が困難となっていた。又、フローティングゲートにＭＯＳスイッチを接続してＶ_DDにリセットをかけるため、スイッチングによるｋＴＣノイズが発生したり、寄生容量増加による感度低下を招いていた。
【０００８】
本出願に係る第１の発明の目的はリセットノイズ抑制と高感度化であり、第２の発明の目的は光電変換装置の微細化である。
【０００９】
【課題を解決するための手段および作用】
本発明は画素部にフローティングゲートアンプを設け、そのフローティングゲートを容量結合で制御することにより、信号の読み出し、リセットを行うことを特徴とする。このためフローティングゲートにスイッチを設ける必要がなくなるため、リセットノイズが発生しなくなり高感度の信号検出が可能となる。
【００１０】
又、フローティングゲートを制御する電極はフローティングゲート上に形成するため、微細化も可能となる。
【００１１】
具体的には、複数の光電変換素子を有するＸＹアドレス型増幅型光電変換装置において、ＸＹアドレス型の各画素にはソースフォロワ増幅器のフローティングゲートと、上記光電変換素子からフローティングゲート下に電荷を転送する転送ゲートと、電荷排出用のドレインと制御ゲートとを備え、上記フローティングゲート上には上記フローティングゲートの電位を容量結合で制御する電極を設け、上記フローティングゲートの電位変化をソースフォロワ動作で読み出すことを特徴とする。また上記光電変換素子がフォトゲートで制御される空乏層からなることを特徴とする。さらに、上記光電変換素子がｐｎフォトダイオードであることを特徴とする。また、上記電荷排出用のドレインと制御ゲートは、上記ドレインを電源に接続し、上記制御ゲートには上記電極の制御パルスをローとするときと同期してハイとする制御パルスを供給することを特徴とする。また、上記転送ゲートへの制御パルスは上記制御ゲートへの制御パルスの供給レベルよりも小さいミドルレベルであることを特徴とする。
【００１２】
かかる光電変換装置の構造及び構成により、容量結合で制御する電極にハイパルスを供給してその瞬時にフローティングゲートの空乏層を深く広げて電子電荷を吸収し徐々に空乏層を所定の電位に相当する深さまで戻す。その後当該空乏層内の電子電荷をソースフォロワ動作で出力する。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を、各実施例とともに図面を参照しつつ詳細に説明する。
【００１４】
（第１の実施例）
図１に本発明による第１実施例の画素構成図を示す。又、図２にこの画素を二次元状に配列しエリアセンサとして用いた場合の概略的回路構成図を示す。
【００１５】
図１，図２において、１はｎ型Ｓｉ基板上に形成されたｐ型ウェル領域、２は制御パルスφPGにハイ電圧を供給されるフォトゲート３の電界で形成される空乏層、３は薄いポリＳｉで作られるフォトゲート、４は空乏層ゲート２上に形成される絶縁酸化膜、５は転送ＭＯＳトランジスタを形成する転送ゲート、６はブルーミング防止のため過剰電荷を排出するアンチブルーミングゲート、７は電源ＶDDに固定されたｎ⁺領域、８はソースフォロワアンプ型ＭＯＳトランジスタ９のフローティングゲート、１０はフローティングゲート８の電位を制御しフローティングゲート８下の空乏層領域を制御する制御電極、１１は信号出力選択スイッチであるスイッチＭＯＳトランジスタ、１２は２次元状エリアセンサの垂直方向の画素信号を出力する垂直出力線、１３は垂直出力線１２に対応する２次元状エリアセンサの水平方向の画素信号を駆動する水平駆動線である。
【００１６】
また、１５は上記各要素を含む１つの画素、１６は２次元状エリアセンサの水平駆動線１３を活性化するためにタイミング信号を出力する垂直走査回路、１７は各垂直出力線１２からの画像信号を水平出力線２２に選択出力するためのタイミング信号を供給する水平走査回路、１８は垂直出力線１２に出力された画像信号を転送する転送ＭＯＳトランジスタのスイッチ、１９はソースフォロワの負荷となり且つ垂直出力線１２をリセットする負荷ＭＯＳトランジスタ、２０は垂直出力線１２の画像信号を一時的に蓄積する蓄積用容量、２１は水平走査回路１７のタイミングに従って水平出力線２２に転送する水平転送ＭＯＳスイッチ、２２は水平走査回路１７のタイミングに従って時系列的に垂直出力線の画像信号を出力する水平出力線、２３は水平出力線２２の画像信号を増幅する出力アンプ、２４は水平出力線２２をリセットする水平線リセット用ＭＯＳトランジスタである。以下、本発明による光電変換装置の動作を概略的に説明する。ポリＳｉ電極構造のフォトゲート３を透過した入射光ｈνにより、空乏層２中で電子正孔対が発生し、制御パルスφＰＧをハイとして空乏層２への電界により、電子はフォトゲート３下の空乏層２内のＳｉ界面に蓄積され、正孔はｐ型ウェルへ排出される。蓄積期間が終了すると転送ＭＯＳスイッチをオンさせ、蓄積電荷をフローティングゲート８下に転送させる。フローティングゲート８下に電荷が転送されると容量結合によりフローティングゲート８の電位が変化し、その電位変化をソースフォロワ動作で外部へ出力することにより高感度で非破壊、かつ線型性の良い光電変換特性を得ることができる。
【００１７】
次に図３のタイミングチャートを用いて詳しく動作を説明する。先ず、時刻Ｔ0において、垂直走査回路１６よりタイミング制御φＶ１がハイ状態となり、その水平ライン１３の画素１５ー１１〜１５ー１３が選択される。この時の電位分布と電荷状態を簡単に示したのが図４（ａ）である。このとき電源ＶDDがｎ⁺領域７に供給され、制御パルスφＰＧをハイとし、制御パルスφＴＸをローとしているので図４（ａ）に示すような空乏層２が形成される。時刻Ｔ1において、制御パルスφＲをハイとして、フローティングゲート８に容量結合で電位を与え、フローティングゲート８下の空乏層２を広げ、またフローティングゲート８下の電子を電源ＶDDに放出してリセットする。この時の状態が図４（ｂ）である。
【００１８】
時刻Ｔ3で制御パルスφＴＸをミドルレベル、制御パルスφＰＧをロウレベルにすることにより、フォトゲート３下の電荷をフローティングゲート８下に完全転送する（図４（ｃ））。この時、制御パルスφＴＸは完全に電荷を転送できれば、パルス動作でなくミドルレベルで固定のままでも良い。フォトゲート３下の電荷が転送されると、その電荷数に応じてフローティングゲート８の電位が変化する。時刻Ｔ₄において、その電位変化を転送制御パルスφＴをハイとして、ソースフォロワＭＯＳトランジスタ９のソースフォロワ動作で、蓄積容量ＣT２０へ出力させる。
【００１９】
時刻Ｔ₅において、制御パルスφＰＧをローのまま、制御パルスφＴＸ，φＲをロウレベルにすることにより、絶縁酸化膜４下に発生していた電荷をアンチブルーミングドレイン７へ排出することにより、残留発生電荷のリセットを行なう（図４（ｄ））。
【００２０】
時刻Ｔ₆において、水平走査回路１７を走査させ、タイミングパルスφｈ1〜φｈ3……をハイとして、順次蓄積容量ＣT２０に蓄積されている電荷を水平出力線２２、出力アンプ２３を介して外部へ各画素の電荷を時系列的にシリアルに出力する。
【００２１】
以上の動作を垂直走査回路１６のタイミングパルスφＶ1〜φＶ3……をハイとして順次走査させることにより各水平ライン１３毎に各画素１５の電荷を出力する。
【００２２】
なお、アンチブルーミングゲート６に供給する制御パルスφＡＢＧは、ミドルレベルでもよいが、他の制御パルスと同様に、ハイ／ローの２値パルスでも駆動できる。この場合のタイミングは、図３の時刻Ｔ₅において、制御パルスφＲをローにすると同時に、制御パルスφＡＢＧをハイにする。この場合の電位分布と電荷状態を図４（ｄ）に示す。フォトゲート３下の電荷を、制御パルスφＡＢＧを固定とした場合より排出しやすくなるため、電荷のリセット時間を短縮することが可能となる。また、制御パルスφＡＢＧを、制御パルスφＲをローレベルとした後で、ハイレベルにしても、同様の効果を奏し得る。また、本動作は高速性を要するＨＤＴＶ用センサなどに有効となる。
【００２３】
本発明において、フローティングゲート８は制御パルスφＲの供給パルスにより容量結合的に電位制御を行うため、従来の様なリセットノイズは発生しないので、非常に高感度な信号検出が可能となる。又、フローティングゲート８のリセット用のＭＯＳトランジスタも不必要となるので微細化にも有利となる。
【００２４】
本実施例において、高感度、低ノイズ、微細化に有利なフローティングゲート型ＣＭＯＳセンサが可能となった。
【００２５】
（第２実施例）
図５に本発明による第２実施例の回路構成図を示す。本実施例では画素アンプの固定パターンノイズとＩ／ｆノイズを除去するためにノイズ蓄積用の蓄積容量ＣTN、転送ＭＯＳトランジスタ２８，２９及び差動増幅器３１を設けたことを特徴とする。
【００２６】
動作としては、図３に示すタイミング中、時刻Ｔ3の信号読み出し前の時刻Ｔ2において、制御パルスφＴNをハイとして垂直出力線に残留する電荷である暗出力を蓄積容量ＣTN２７へ読み出した後に、時刻Ｔ6におけるタイミングパルスφｈ1により、転送ＭＯＳトランジスタ２１，２９を導通し、蓄積容量２０，２７の電荷を水平出力線２２，３０に出力し、差動増幅器３１によって差動増幅される。続いて、水平走査回路１７からのタイミングパルスφｈ2…の走査によって順次画像信号が出力される。
【００２７】
こうして、画像信号そのものの明出力と暗出力を同時に空乏層光信号として読み出しを行ない、水平出力期間において蓄積容量ＣTSとＣTNの差動出力を行い、ノイズの除去を行う。
【００２８】
このノイズの除去は、外部で行っても当然可能である。本実施例において、固定パターンノイズも除去したフローティングゲートアンプ型ＣＭＯＳセンサが可能となる。
【００２９】
（第３実施例）
図６に本発明による第３実施例の画素構成図を示す。第１，第２実施例においてアンチブルーミングドレイン７はフォトゲート３に隣接して形成していたが、本実施例では、フローティングゲート８に隣接して形成したことを特徴とする。
【００３０】
本実施例の動作は、図３に示したタイミングと同様であり、時刻Ｔ₅において、制御パルスφＰＧをローのまま、制御パルスφＴＸ，φＲをロウレベルに、制御パルスφＡＢＧをハイとすることにより、絶縁酸化膜４下に発生していた空乏層の電子電荷をアンチブルーミングドレイン７へ排出することにより、空乏層内の残留発生電荷のリセットを行なう。
【００３１】
本実施例の形態でも第１実施例と同様のアンチブルーミング効果を得ることができる。
【００３２】
（第４実施例）
図７に本発明による第４実施例の画素構成図を示す。本実施例では光電変換部にｐｎ接合フォトダイオード２５を用いたことを特徴とする。フォトゲート３による光吸収がなくなるため感度、特に青色感度が向上する。
【００３３】
本実施例において、所定時間光子ｈνによりｐｎ接合フォトダイオード２５に蓄積された光電子電荷を、制御パルスφＲをハイ、制御パルスφＴＸをハイとしてフローティングゲート８下に転送してソースフォロワのＭＯＳトランジスタ９へ出力される。また、制御パルスφＡＢＧをハイとしてアンチブルーミングドレイン７へ排出することは第３実施例と同様である。
【００３４】
本実施例において、感度が向上したフローティングゲート型ＣＭＯＳセンサが実現できる。
【００３５】
（第５実施例）
図８に本発明による第５実施例の画素構成図を示す。本実施例では、光電変換部にｐ⁺ｎｐフォトダイオードを用いたことを特徴とする。本実施例の場合、光電変換部の界面にｐ⁺層２６を形成したため、界面からの暗電流を抑えることが可能となる。即ち、従来のｐｎフォトダイオードではｎ層の濃度が低いため、半導体界面が空乏化している。そのため、界面での欠陥（界面準位）が暗電流の発生中心となってしまう。従って、界面の空乏化を防ぐため、ｐ⁺高濃度層を形成する。この構成のプロセスは、従来のＣＭＯＳプロセスにｐ⁺層形成工程の１工程を加えればよい。こうして、この構造の場合、長時間の蓄積動作でもＳ／Ｎのよい信号を得ることができる。また、本実施例において、暗電流を抑制したＳ／Ｎの良いフローティングゲート型ＣＭＯＳセンサが可能となった。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、画素毎にフローティングゲートアンプを設け、そのフローティングゲートを容量結合で電位を制御することによりランダムノイズが極めて小さい高Ｓ／Ｎセンサが実現できる。
【００３７】
又、従来よりも微細化が可能となり、小型化、低コスト化も同時に実現できる。
【００３８】
さらに、アンチブルーミングゲートを設けることで、光電変換素子のブルーミングを防止できるとともに、暗出力の一部のノイズをも減少できる。
【図面の簡単な説明】
【図１】本発明の第１実施例の画素構成図である。
【図２】本発明の第１実施例の装置構成図である。
【図３】本発明の第１実施例の駆動タイミングチャートである。
【図４】本発明の第１実施例の動作説明図である。
【図５】本発明の第２実施例の装置構成図である。
【図６】本発明の第３実施例の画素構成図である。
【図７】本発明の第４実施例の画素構成図である。
【図８】本発明の第５実施例の画素構成図である。
【図９】従来の光電変換装置の装置例構成図である。
【符号の説明】
１ｐ型ウェル
２空乏層
３フォトゲート
４ゲート酸化膜
５転送ゲート
６アンチブルーミングゲート
７ｎ⁺アンチブルーミングドレイン
８フローティングゲート
９ソースフォロワアンプＭＯＳ
１０フローティングゲート制御電極
１１選択ＭＯＳスイッチ
１２垂直出力線
１３水平駆動線
１５画素ユニット
１６垂直走査回路
１７水平走査回路
１８転送スイッチ
１９ソースフォロワ負荷ＭＯＳ
２０蓄積容量
２１水平転送スイッチ
２２水平出力線
２３出力アンプ
２５ｎ型拡散層
２６ｐ⁺表面層
２７素子分離ゲート
２８フローティングゲートリセットＭＯＳ

Claims

複数の画素を有するＸＹアドレス型増幅型光電変換装置において、
ＸＹアドレス型の各画素には光電変換素子と、ソースフォロワ増幅器のフローティングゲートと、前記光電変換素子からフローティングゲート下に電荷を転送する転送ゲートと、電荷排出用のドレインと制御ゲートとを備え、前記フローティングゲート上には前記フローティングゲートの電位を容量結合で変化させる電極を設け、前記フローティングゲートの電位変化をソースフォロワ動作で読み出すことを特徴とする光電変換装置。
請求項１に記載の光電変換装置において、前記光電変換素子がフォトゲートで制御される空乏層からなることを特徴とする光電変換装置。
請求項１に記載の光電変換装置において、前記光電変換素子がｐｎフォトダイオードであることを特徴とする光電変換装置。
請求項１に記載の光電変換装置において、前記電荷排出用のドレインと制御ゲートは、前記ドレインを電源に接続し、前記制御ゲートには前記電極の制御パルスをローとするときと同期してハイとする制御パルスを供給することを特徴とする光電変換装置。
請求項１に記載の光電変換装置において、前記転送ゲートへの制御パルスは前記制御ゲートへの制御パルスの供給レベルよりも小さいミドルレベルであることを特徴とする光電変換装置。
請求項１に記載の光電変換装置において、前記フォトゲートに隣接して前記電荷排出用のドレインと制御ゲートを設けたことを特徴とする光電変換装置。
請求項１に記載の光電変換装置において、前記フローティングゲートに隣接して前記電荷排出用のドレインと制御ゲートを設け、前記電極をローレベルとした後に前記制御ゲートをハイとすることを特徴とする光電変換装置。
請求項１〜７の何れか１項に記載の光電変換装置において、前記電極により、前記フローティングゲートの電位を容量結合で変化させることにより、信号の読み出しとリセットを行なうことを特徴とする光電変換装置。
請求項１〜８の何れか１項に記載の光電変換装置において、前記電極により、前記フローティングゲート下の半導体領域の空乏層の厚さを変化させることを特徴とする光電変換装置。