Nothing Special   »   [go: up one dir, main page]

JP3912082B2 - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP3912082B2
JP3912082B2 JP2001353655A JP2001353655A JP3912082B2 JP 3912082 B2 JP3912082 B2 JP 3912082B2 JP 2001353655 A JP2001353655 A JP 2001353655A JP 2001353655 A JP2001353655 A JP 2001353655A JP 3912082 B2 JP3912082 B2 JP 3912082B2
Authority
JP
Japan
Prior art keywords
mother
pressing
laminate
pressing step
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001353655A
Other languages
English (en)
Other versions
JP2003133161A (ja
Inventor
誠人 福田
晋吾 奥山
浩嘉 高島
進一 幸川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001353655A priority Critical patent/JP3912082B2/ja
Publication of JP2003133161A publication Critical patent/JP2003133161A/ja
Application granted granted Critical
Publication of JP3912082B2 publication Critical patent/JP3912082B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば積層コンデンサなどの積層セラミック電子部品の製造方法に関し、より詳細には、マザーの積層体を得、該マザーの積層体から個々の積層セラミック電子部品単位の積層体を得る工程が改良された積層セラミック電子部品の製造方法に関する。
【0002】
【従来の技術】
従来、積層コンデンサなどの積層セラミック電子部品の製造に際しては、複数の内部電極パターンが埋設されているマザーの積層体が用意される。しかる後、マザーの積層体が厚み方向に加圧され、次に、マザーの積層体が個々の積層セラミック電子部品単位の積層体に切断される。このようにして得られた積層体を焼成することにより、複数の内部電極を有するセラミック焼結体が得られている。
【0003】
上記マザーの積層体を厚み方向に加圧するのは、緻密な焼結体を得るため、並びにセラミック層間の剥離、いわゆるデラミネーションを防止するためである。
上記マザーの積層体の加圧は、従来、金型内にマザーの積層体を配置し、パンチなどにより加圧することにより行われていた。しかしながら、このような剛体を用いたプレス方法によりマザーの積層体を加圧した場合、マザーの積層体における内部電極同士が積層されている部分と他の部分とでプレス圧の加わり方が異なる。そのため、内部電極同士が積層されている部分では大きなプレス圧が加わるものの、他の部分ではプレス圧が相対的に小さくなり、内部電極同士が積層されている部分以外ではセラミック同士の密着力が弱くなり、デラミネーションなどの構造欠陥が生じ易いという問題があった。
【0004】
そこで、図8に示すように、マザーの積層体101の上下にゴムシートなどの弾性体102,103を配置した状態で、下型104と上パンチ105とによりプレスする方法が提案されている(特開平7−183157号)。
【0005】
弾性体102,103を介して加圧することにより、内部電極パターン101a同士が重なり合っている部分とそれ以外の部分とで、プレス圧の加わる量の差が低減される。従って、内部電極同士が重なり合っている部分以外においてもセラミック層同士が強固に密着され、デラミネーションなどの構造欠陥を抑制することができる。
【0006】
【発明が解決しようとする課題】
しかしながら、弾性体102,103を用いてプレスが行われるため、上記加圧プレス後の積層体では、内部電極パターン同士が重なり合っている部分の厚みが相対的に厚く、内部電極同士が重なり合っている部分以外の部分がかなり薄くなり、大きな段差が生じるという問題があった。すなわち、上記のようにして得られたマザーの積層体を個々の積層セラミック電子部品単位に切断して得られた積層体では、図9(a)〜(c)に矢印Aで示すような大きな段差が生じがちであった。
【0007】
そのため、このような積層体111を焼成して得られたセラミック焼結体を用いた積層セラミック電子部品では、内部電極面と平行な方向に延びる外表面に大きな段差が生じるため、真空吸引などにより電子部品を保持し、実装する際に、真空チャックにより電子部品が吸引・保持されないことがあった。また、プリント回路基板などに載置された際に、上記段差の存在により、積層セラミック電子部品が安定に所望の位置に位置決めされ得ないこともあった。すなわち、上記のような大きな段差が存在するため、実装に際しての信頼性が低下するという問題があった。
【0008】
本発明の目的は、上述した従来技術の欠点を解消し、上記焼結体が均一にかつ緻密に焼結されており、デラミネーションなどの構造欠陥が生じ難いだけでなく、実装に際しての信頼性を高め得る積層セラミック電子部品の製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明の広い局面によれば、複数のセラミックシートと、セラミックシートを介して重なり合うように配置された複数の内部電極と、複数の内部電極が重ねられている部分の上下に配置された外層セラミック層とを備える積層セラミック電子部品の製造方法であって、複数の内部電極パターンが形成された第1のマザーのセラミックグリーンシートを積層してなる第1のマザーの積層体を用意する工程と、前記第1のマザーの積層体の上下に少なくとも積層方向に伸縮可能な弾性シートを配置して第1のマザーの積層体をプレスする第1のプレス工程と、前記第1のプレス工程後に、第1のマザーの積層体の上下に外層セラミック層形成用の第2のマザーのセラミックグリーンシートを配置し、剛体を用いてプレスする、第2のプレス工程とを備え、前記第2のプレス工程で得られた第2のマザーの積層体を切断して、個々の積層セラミック電子部品単位の積層体を得る工程と、前記積層体を焼成して焼結体を得る工程と、前記焼結体の外表面に複数の外部電極を形成する工程とを備える、積層セラミック電子部品の製造方法が提供される。
【0010】
本発明の特定の局面では、第1のプレス工程のプレス条件のうち、圧力、温度及びプレス時間は、第2のプレス工程のプレス条件と同等あるいはそれ以下とされている。
【0011】
本発明の別の特定の局面では、前記第1のプレス工程において、第1のマザーの積層体を複数個、間に弾性シートを介して積層することによって複数の第1のマザーの積層体が一度にプレスされる。
【0012】
本発明のさらに別の特定の局面では、前記第2のプレス工程において、第1のマザーの積層体の上下に外層セラミック層形成用のマザーのセラミックグリーンシートが配置された構造が、間に剛体を介して複数積層され、それによって複数の第2のマザーの積層体が同時に得られる。
【0013】
本発明に係る積層セラミック電子部品の他の特定の局面では、前記第1のマザーの積層体を用意する工程及び第1のプレス工程において、第1のマザーの積層体を積層方向に分割した複数の第1のマザーの積層体部分が用意され、かつ該複数の第1のマザーの積層体部分が第1のプレス工程において独立にプレスされ、第1のプレス工程を経た第1のマザーの積層体部分が第2のプレス工程において積層されて、該積層構造の上下に前記外層セラミック層形成用の第2のマザーのセラミックグリーンシートが配置されて第2のプレス工程が行われる。
【0014】
本発明の製造方法のさらに他の特定の局面では、前記第1のマザーの積層体を用意する工程において、内部電極パターンを有しない無地のマザーのセラミックグリーンシートが最上部に積層され、それによって内部電極パターンが無地のマザーのセラミックグリーンシートで覆われる。従って、第1のプレス工程において内部電極パターンの損傷が生じ難い。
【0015】
【発明の実施の形態】
以下、本発明の具体的な実施例を説明することにより、本発明をより詳細に説明する。
【0016】
本発明の一実施例に係る積層セラミック電子部品としての積層コンデンサの製造方法を説明する。
まず、図1(a)に示されている第1のマザーの積層体1を用意する。第1のマザーの積層体1は、複数の内部電極パターン2が形成された複数枚の第1のマザーのセラミックグリーンシートを積層することにより構成されている。
【0017】
上記第1のマザーの積層体1を用意する工程については特に限定されず、通常の積層セラミック電子部品の製造方法に従って行われる。すなわち、マザーのセラミックグリーンシート上に導電ペーストを印刷することにより、あるいは蒸着、めっきもしくはスパッタリングなどの薄膜形成方法により、複数の内部電極パターン2が形成される。このような複数の内部電極パターン2が形成された複数枚のマザーのセラミックグリーンシートを、目的とする積層セラミック電子部品の内部電極構造に応じて積層する。なお、図3に示すように、本実施例では、最上部に位置する第1のマザーのセラミックグリーンシート31上の内部電極パターン2を保持するために、さらに、内部電極パターンを有しない無地のマザーのセラミックグリーンシート32が積層される。無地のマザーのセラミックグリーンシート32は1枚のみ用いられてもよく、複数枚でもよい。また、無地のマザーのセラミックグリーンシートの厚みは、他のマザーのセラミックグリーンシートと同じでもよいし、異なる厚みでもよい。
【0018】
図1(a)に示すように、第1のマザーの積層体1の上下にゴムシートのような弾性シート3,4が配置され、その状態で金型5と上パンチ6とを用いてプレスが行われる。プレスに際しては、上パンチ6を図示の矢印の方向で示すように、すなわち、内部電極パターン2と直交する方向にマザーの積層体1を加圧することにより、プレスが行われる。なお、7は枠状部材を示し、マザーの積層体1の側方への膨出を抑制するために用いられている。なお、マザーの積層体1は、上記のように内部電極パターンがセラミック層を介して積層されている部分を構成するものであり、最終的に得られる積層コンデンサの複数の内部電極が重なり合っている部分の上下に配置される外層セラミック層に応じた部分を有するものではない。
【0019】
なお、上記弾性シート3,4は、少なくとも積層方向に伸縮可能な材料からなり、例えばゴムなどの適宜の弾性材料で構成されるが、好ましくは、ショア硬度が90Hs以下、より好ましくは80Hs以下の弾性材料により構成される。硬度が90Hsを超えると、弾性体を用いた効果が十分に得られ難いことがあり、内部電極同士が密に重なり合っている部分とそれ以外の部分とにおけるセラミックグリーンシート同士の密着度の差が生じ、内部電極同士が密に重なり合っている部分以外の部分においてデラミネーションなどの構造欠陥が生じ易くなるおそれがある。
【0020】
もっとも、弾性シートは少なくとも積層方向に伸縮可能であれば、ゴムのような弾性材料からなるものに限定されない。例えば、中空状や繊維状の構造をもつ材料や部材も利用可能である。
【0021】
次に、図1(b)に示すように、第1のプレス工程後に、第1のマザーの積層体1の上下に外層セラミック層を形成するための第2のマザーのセラミックグリーンシート8,9を配置し、金型5、上パンチ6及び枠状部材7を用いて、第2のプレス工程を実施する。なお、外層セラミック層を形成するための第2のマザーのセラミックグリーンシート8,9は、マザーの積層体1の上面及び下面において少なくとも1枚配置されておればよい。
【0022】
すなわち、複数枚の第2のマザーのセラミックグリーンシート8,9がそれぞれマザーの積層体1の上面または下面に重ねられてもよい。また、複数枚の第2のマザーのセラミックグリーンシートを配置する場合、複数枚の第2のマザーのセラミックグリーンシートは予め相互に加圧・密着されていてもよい。あるいは複数枚の第2のマザーのセラミックグリーンシートを、第2のプレス工程に先立ってマザーの積層体1の上面または下面に順に重ねてもよい。
【0023】
第2のプレス工程に際しては、上パンチ6を矢印方向に移動させることにより、内部電極パターン2と直交する方向にマザーの積層体1が加圧される。この場合第2のプレス工程のプレス条件は、好ましくは、第1のプレス工程のプレス条件以上とされる。言い換えれば、第1のプレス工程のプレス条件は、第2のプレス工程のプレス条件と同等あるいはそれ以下とされる。
【0024】
ここで、プレス条件とは、前述したように、圧力、温度及びプレス時間などを含むものであり、プレス条件の大小は、マザーの積層体が加圧される程度の大小をいうものとする。プレス条件と同等あるいはそれ以下とは、例えば、圧力、温度及びプレス時間のうちいずれか1つをそれ以下にし、他の2つを同等にするような条件も含むものとする。
【0025】
本実施例の製造方法では、上記第1,第2のプレス工程を経て、加圧が完了した第2のマザーの積層体が得られる。
なお、第2のプレス工程においては、加えようとするプレス圧まで一気に昇圧させてもよく、あるいは加圧と減圧とを繰り返しつつ、所望のプレス圧まで段階的に昇圧してもよい。
【0026】
ところで、本実施例では、第1のプレス工程においては、上記弾性シート3,4を配置してプレスが行われるので、マザーの積層体1において内部電極パターン2同士が重なり合っている部分とそれ以外の部分とに圧力が同等に加えられる。従って、第1のプレス工程において、マザーの積層体1における部分的な密度の低下が生じ難く、セラミックグリーンシート同士が強固に密着される。
【0027】
この第1のプレス工程後のマザーの積層体1では、外層セラミック層を構成するセラミックグリーンシートが積層されていないが、仮にこの第1のプレス工程後の第1のマザーの積層体1を個々の積層コンデンサ単位に切断した場合、図2(a)及び(b)に示す積層体11が得られる。この積層体11では、上記のように図8に示した従来技術に類似した方法でプレス工程が実施されるため、セラミックグリーンシート同士が強固に密着されるが、図2(a)及び(b)に矢印Bで示すように、内部電極同士が密に重なり合っている部分とそれ以外の部分との間に段差Bが生じる。もっとも、この段差Bは、従来法で形成されている段差A(図9参照)に比べて小さい。これは、外層セラミック層を構成するマザーのセラミックグリーンシートが積層されていない分だけ、内部電極同士が密に重なり合っている部分と、それ以外の部分とにおける厚みの差が小さくなるためである。
【0028】
なお、図2(a),(b)において、積層体11内には、前述した内部電極パターン2が切断されて形成された内部電極2Aが埋設されている。
さらに、本実施例では、上述した第2のプレス工程において、第1のプレス工程よりも強いプレス条件でプレスが行われる。しかも、第2のプレス工程では、弾性シートを用いずに、金型5と上パンチ6とによりプレスが行われる。すなわち剛体プレスによりプレスが行われるため、第2のマザーの積層体10においては、内部電極同士が密に重なり合っている部分とそれ以外の部分とにおける段差がほぼ解消される。従って、第2のマザーの積層体を個々の積層コンデンサ単位の積層体に切断した場合、図4(a)及び(b)に示すように、得られた積層体12においては、内部電極面と平行な方向に延びる積層体外表面、すなわち上面12a及び下面12bに段差がほとんど生じない。
【0029】
上記積層体12を焼成することにより、セラミック焼結体が得られる。このようにして得られたセラミック焼結体の外表面に、図5に示すように、外部電極13,14が形成される。従って、上面及び下面に段差を有しないセラミック焼結体15を用いた積層コンデンサ16が得られる。
【0030】
積層コンデンサ16では、セラミック焼結体15の上面及び下面に上述した段差が形成され難いため、真空チャックにより確実に吸引・保持されることができ、かつプリント回路基板などに載置された場合の位置ずれが生じ難い。よって、実装の信頼性を効果的に高めることができる。
【0031】
上記のように、本実施例の製造方法では、マザーの積層体を得るにあたり、まず内部電極同士が密に重ねられている部分を構成する第1のマザーの積層体1のみを弾性体を用いたプレスによりプレスすることにより、内部電極同士が密に重なり合っている部分とそれ以外の部分との密度差を抑制し、デラミネーションなどの構造欠陥の抑制が果たされる。他方、第1のプレス工程後に、外層セラミック層を構成するための第2のマザーのセラミックグリーンシートを第1のマザーの積層体1の上下に配置して第2のプレス工程を実施することにより、しかも第2のプレス工程を剛体プレスで行うことにより、最終的に得られた第2のマザーの積層体の上面及び下面における段差の抑制が果たされる。従って、図5に示した積層コンデンサ16のように、実装信頼性に優れた外形形状を有する積層コンデンサを確実に提供することができる。
【0032】
なお、上記実施例では、金型と上パンチで弾性シートを介して加圧したが、これに限るものではなく、例えば静水圧プレスで加圧しても良い。
また、上記実施例では、図1に示されているように、第1のプレス工程において1個の第1のマザーの積層体1が加圧されていたが、図6に示すように、第1のプレス工程においては、複数のマザーの積層体1を一度にプレスしてもよい。この場合には、上下のマザーの積層体1間に、弾性シート21,22が配置される。
【0033】
図6に示した工程では、第1のプレス工程において、複数個の第1のマザーの積層体が一度にプレスされていたが、第2のプレス工程においても、同様に、複数の第1のマザーの積層体の上下にそれぞれ少なくとも1枚の外層セラミック層を構成するためのマザーのセラミックグリーンシートを積層した状態で剛体プレスにより一度にプレスしてもよい。この場合には、上方に位置する第1のマザーの積層体の上下にそれぞれ少なくとも1枚の第2のマザーのセラミックグリーンシートを積層した構造と、下方に位置する同じ構造との間に剛体、例えば金属プレートを介在させればよい。
【0034】
また、上記実施例では、マザーの積層体1を得た後に、第1のプレス工程が行われていたが、第1のプレス工程に際しては、1つの第1のマザーの積層体を厚み方向において分割した複数の第1のマザーの積層体部分を用意した後、これらを個々にプレスしてもよい。
【0035】
すなわち、図7(a)に示すように、図1に示した第1のマザーの積層体1の一部である第1のマザーの積層体部分1Aを、上記実施例と同様にして、弾性体3,4を上下に配置した状態で第1のプレス工程を実施してもよい。その場合には、第1のマザーの積層体部分1Aと、図7(b)に示されている第1のマザーの積層体部分1Bとが上記のように、独立に第1のプレス工程においてプレスされる。そして、このようにして、第1のマザーの積層体部分1A,1Bをプレスした後、図7(b)に示すように、第1のマザーの積層体部分1A,1Bが、金型5と上パンチ6との間において重ねられ、第2のプレス工程が行われる。
【0036】
この方法では、内部電極2Aの端面への引出し部分のうねりを小さくすることができる。
図7(a)及び(b)を参照して説明したように、本発明においては、第1のマザーの積層体を弾性体を上下に配置してプレスする工程は、第1のマザーの積層体を複数層に分割した部分後に行われてもよい。
【0037】
また、上記実施例では、積層コンデンサの製造方法につき説明したが、本発明は、複数の内部電極がセラミック層を介して重ねられている構造を有する積層セラミック電子部品一般、例えばセラミック多層基板、積層インダクタ、積層圧電素子などの様々な積層型セラミック電子部品の製造に適用することができる。
【0038】
【発明の効果】
本発明に係る積層セラミック電子部品の製造方法では、複数の内部電極パターンが形成された複数枚の第1のマザーのセラミックグリーンシートを積層してなる第1のマザーの積層体が、上下に弾性シートを配置した第1のプレス工程によりプレスされるので、内部電極同士が密に重ねられている部分とそれ以外の部分との密度差を抑制することができ、デラミネーションなどの構造欠陥の発生を抑制することができる。また、第2のプレス工程において、第1のマザーの積層体の上下に外層セラミック層を形成するための第2のマザーのセラミックグリーンシートが少なくとも1枚配置されて、剛体を用いてプレスが行われるので、第2のプレス工程で得られた第2のマザーの積層体の上面及び下面に、内部電極同士が密に重ねられている部分とそれ以外の部分との間の段差が生じ難い。
【0039】
よって、第2のマザーの積層体を切断して得られた個々の積層セラミック電子部品単位の積層体を焼成し、得られた焼結体の外表面に複数の外部電極を形成することにより、上面及び下面がほぼ平坦な積層セラミック電子部品を確実に得ることができる。
【0040】
よって、本発明によれば、端面におけるセラミック層間の剥がれやデラミネーションなどが生じ難く、緻密かつ均一に焼成されているだけでなく、実装の信頼性に優れた積層セラミック電子部品を提供することができる。
【0041】
第1のプレス工程のプレス条件を第2のプレス工程のプレス条件以下とした場合には、第2のプレス工程において、より強力に加圧されることになるため、第2のプレス工程後に得られた第2のマザーの積層体の上面及び下面をより確実に平坦化することができる。
【0042】
第1のプレス工程において、複数の第1のマザーの積層体が間に弾性シートを介して積層される場合には、複数の第1のマザーの積層体が一度にプレスされるので、積層セラミック電子部品の製造効率を高めることができる。
【0043】
同様に、第2のプレス工程において、第1のマザーの積層体の上下に外層セラミック層形成用の少なくとも1枚のマザーのセラミックグリーンシートが配置された構造は、間に剛体を介して複数積層された場合には、第2のマザーの積層体を効率良く得ることができ、積層セラミック電子部品の生産性を高めることができる。
【0044】
第1のマザーの積層体を得る工程及び第1のプレス工程において、第1のマザーの積層体を積層方向に分割した複数の第1のマザーの積層体部分が用意され、かつ該複数の第1のマザーの積層体部分が第1のプレス工程において独立にプレスされ、第1のプレス工程を得た第1のマザーの積層体部分が第2のプレス工程において積層されて、該積層構造の上下に外層セラミック層形成用の第2のマザーのセラミックグリーンシートが配置されて第2のプレス工程が行われる場合には、第1のプレス工程において、第1のマザーの積層体部分がより緻密にかつ部分的な密度差をもたらすことになくプレスされ、従って、内部電極引出し部分のうねりを低減でき、より一層デラミネーションなどの構造欠陥の発生を抑制することができる。
【図面の簡単な説明】
【図1】(a)及び(b)は、本発明の一実施例の製造方法における第1のプレス工程及び第2のプレス工程を説明するための各略図的正面断面図。
【図2】(a)及び(b)は、第1のプレス工程でプレスされた第1のマザーの積層体を個々の積層コンデンサ単位に切断した場合に得られる積層体の正面断面図及び側面断面図。
【図3】第1のプレス工程で、積層される複数枚の第1のマザーのセラミックグリーンシートと、無地のマザーのセラミックグリーンシートを示す略図的断面図。
【図4】(a)及び(b)は、本発明の一実施例において、第2の積層体を個々の積層コンデンサ単位の積層体に切断することにより得られた該積層体の正面断面図及び側面断面図。
【図5】本発明の一実施例により得られた積層コンデンサを示す正面断面図。
【図6】本発明の変形例において、複数個の第1のマザーの積層体を一度にプレスする第1のプレス工程を説明するための正面断面図。
【図7】(a)及び(b)は、本発明の他の変形例において、第1のマザーの積層体を厚み方向に複数個に分割してなる複数の第1のマザーの積層体部分を用意した後、第1のプレス工程を各第1のマザーの積層体部分ごとに行った後、第2のプレス工程を実施する方法を説明するための各略図的正面断面図。
【図8】従来の積層セラミック電子部品の製造方法を説明するための正面断面図。
【図9】(a)〜(c)は、従来法で得られた積層体の斜視図、正面断面図及び側面断面図。
【符号の説明】
1…第1のマザーの積層体
1A,1B…第1のマザーの積層体部分
2…内部電極パターン
2A…内部電極
3,4…弾性シート
5…金型
6…上パンチ
7…枠状部材
8,9…第2のマザーのセラミックグリーンシート
11,12…積層体
13…内部電極
14,15…外部電極
16…セラミック焼結体
17…積層コンデンサ
21,22…弾性シート
31…第1のマザーのセラミックグリーンシート
32…無地のマザーのセラミックグリーンシート

Claims (6)

  1. 複数のセラミックシートと、前記セラミックシートを介して重なり合うように配置された複数の内部電極と、複数の内部電極が重ねられている部分の上下に配置された外層セラミック層とを備える積層セラミック電子部品の製造方法であって、
    複数の内部電極パターンが形成された第1のマザーのセラミックグリーンシートを積層してなる第1のマザーの積層体を用意する工程と、
    前記第1のマザーの積層体の上下に少なくとも積層方向に伸縮可能な弾性シートを配置して第1のマザーの積層体をプレスする第1のプレス工程と、
    前記第1のプレス工程後に、第1のマザーの積層体の上下に外層セラミック層形成用の第2のマザーのセラミックグリーンシートを配置し、剛体を用いてプレスする、第2のプレス工程とを備え、
    前記第2のプレス工程で得られた第2のマザーの積層体を切断して、個々の積層セラミック電子部品単位の積層体を得る工程と、
    前記積層体を焼成して焼結体を得る工程と、
    前記焼結体の外表面に複数の外部電極を形成する工程とを備える、積層セラミック電子部品の製造方法。
  2. 前記第1のプレス工程のプレス条件のうち、圧力、温度及びプレス時間が、前記第2のプレス工程のプレス条件と同等あるいはそれ以下とされている、請求項1に記載の積層セラミック電子部品の製造方法。
  3. 前記第1のプレス工程において、第1のマザーの積層体を複数個、間に弾性シートを介して積層することによって複数の第1のマザーの積層体が一度にプレスされる、請求項1または2に記載の積層セラミック電子部品の製造方法。
  4. 前記第2のプレス工程において、第1のマザーの積層体の上下に外層セラミック層形成用のマザーのセラミックグリーンシートが配置された構造が、間に剛体を介して複数積層され、それによって複数の第2のマザーの積層体が同時に得られる、請求項1〜3のいずれかに記載の積層セラミック電子部品の製造方法。
  5. 前記第1のマザーの積層体を用意する工程及び第1のプレス工程において、第1のマザーの積層体を積層方向に分割した複数の第1のマザーの積層体部分が用意され、かつ該複数の第1のマザーの積層体部分が第1のプレス工程において独立にプレスされ、第1のプレス工程を経た第1のマザーの積層体部分が第2のプレス工程において積層されて、該積層構造の上下に前記外層セラミック層形成用の第2のマザーのセラミックグリーンシートが配置されて第2のプレス工程が行われる、請求項1または2に記載の積層セラミック電子部品の製造方法。
  6. 前記第1のマザーの積層体を用意する工程において、内部電極パターンを有しない無地のマザーのセラミックグリーンシートが最上部に積層される、請求項1〜5のいずれかに記載の積層セラミック電子部品の製造方法。
JP2001353655A 2001-08-14 2001-11-19 積層セラミック電子部品の製造方法 Expired - Lifetime JP3912082B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001353655A JP3912082B2 (ja) 2001-08-14 2001-11-19 積層セラミック電子部品の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001246245 2001-08-14
JP2001-246245 2001-08-14
JP2001353655A JP3912082B2 (ja) 2001-08-14 2001-11-19 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2003133161A JP2003133161A (ja) 2003-05-09
JP3912082B2 true JP3912082B2 (ja) 2007-05-09

Family

ID=26620531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001353655A Expired - Lifetime JP3912082B2 (ja) 2001-08-14 2001-11-19 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3912082B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217584B2 (ja) 2008-04-07 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP4941404B2 (ja) * 2008-05-13 2012-05-30 Tdk株式会社 積層電子部品の製造方法
KR101922866B1 (ko) * 2012-07-19 2019-02-27 삼성전기 주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP5348302B2 (ja) * 2012-09-28 2013-11-20 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2015026837A (ja) * 2013-10-30 2015-02-05 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP7234841B2 (ja) * 2019-07-17 2023-03-08 株式会社村田製作所 積層セラミック電子部品の製造方法
KR102797230B1 (ko) 2019-07-24 2025-04-18 삼성전기주식회사 적층 세라믹 커패시터
JP2022034315A (ja) 2020-08-18 2022-03-03 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Also Published As

Publication number Publication date
JP2003133161A (ja) 2003-05-09

Similar Documents

Publication Publication Date Title
GB2228368A (en) Method of fabricating a multilayer capacitor
JP3709802B2 (ja) 多層セラミック基板の製造方法
JP3912082B2 (ja) 積層セラミック電子部品の製造方法
JP3741007B2 (ja) 積層型セラミック電子部品の製造方法
JP3846241B2 (ja) 積層型セラミック電子部品の製造方法
JP3460620B2 (ja) セラミック積層電子部品の製造方法
EP1158549A1 (en) Laminated body manufacturing method and laminated body pressurizing device
JP2015076452A (ja) コンデンサ素子の製造方法
JPH06283375A (ja) 積層電子部品の製造方法
JP2004014668A (ja) 積層セラミック電子部品の製造方法
JP5012649B2 (ja) 積層電子部品の製造方法
JP4941404B2 (ja) 積層電子部品の製造方法
JP3925094B2 (ja) 積層型セラミック電子部品の製造方法
JP4360081B2 (ja) 積層セラミック電子部品の製造方法
KR100978654B1 (ko) 세라믹 적층체의 가압 지그 및 다층 세라믹 기판의제조방법
JP3925434B2 (ja) セラミック電子部品の製造方法
JP3428434B2 (ja) 積層セラミック電子部品の製造方法
JP3606140B2 (ja) セラミック電子部品の製造方法
JP3988875B2 (ja) セラミック電子部品の製造方法、及び、セラミック電子部品の製造装置
WO2020261707A1 (ja) セラミック基板の製造方法及びセラミック基板
JPH06224557A (ja) キャビティ付きセラミック多層ブロックの製造方法
JP4629296B2 (ja) 積層セラミック電子部品の製造方法
JP3740013B2 (ja) 表面搭載用積層電子部品の製造方法
JPH0558216U (ja) 積層セラミック電子部品の積層装置
JP4978708B2 (ja) 積層電子部品の製造方法及びプレス用治具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070122

R150 Certificate of patent or registration of utility model

Ref document number: 3912082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

EXPY Cancellation because of completion of term