Nothing Special   »   [go: up one dir, main page]

JP3911173B2 - 銅張積層板用圧延銅箔及びその製造方法(2) - Google Patents

銅張積層板用圧延銅箔及びその製造方法(2) Download PDF

Info

Publication number
JP3911173B2
JP3911173B2 JP2002050700A JP2002050700A JP3911173B2 JP 3911173 B2 JP3911173 B2 JP 3911173B2 JP 2002050700 A JP2002050700 A JP 2002050700A JP 2002050700 A JP2002050700 A JP 2002050700A JP 3911173 B2 JP3911173 B2 JP 3911173B2
Authority
JP
Japan
Prior art keywords
less
copper foil
ppm
rolling
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002050700A
Other languages
English (en)
Other versions
JP2003253357A (ja
Inventor
隆紹 波多野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mining Holdings Inc
Original Assignee
Nippon Mining and Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mining and Metals Co Ltd filed Critical Nippon Mining and Metals Co Ltd
Priority to JP2002050700A priority Critical patent/JP3911173B2/ja
Publication of JP2003253357A publication Critical patent/JP2003253357A/ja
Application granted granted Critical
Publication of JP3911173B2 publication Critical patent/JP3911173B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Description

【0001】
【産業上の利用分野】
本発明は極ファインピッチ加工が施される銅張積層板に最適な圧延銅箔を提供する。特にこの圧延銅箔は二層銅張積層板に好適である。また,この圧延銅箔を用いた二層銅張積層板は,チップオンフレックス(Chip on Flexible Printed Circuit;以下COFと称す)の導電材として好適である。
【0002】
【従来の技術】
電子機器の電子回路にはプリント配線板が多く用いられる。プリント配線板は基材となる樹脂の種類によって,硬質積層板(リジット基板)と,可撓性積層板(フレキシブル基板)とに大別される。フレキシブル基板は可撓性を持つことを特徴とし,可動部の配線に用いられる他に,電子機器内で折り曲げた状態で収納することが可能であるために,省スペース配線材料としても用いられている。また,基板自体が薄いことから,半導体パッケージのインターポーザー用途或いは液晶ディスプレイ(LCD)のICテープキャリアとしても用いられている。
【0003】
従来,LCDでは,TCP(Tape Carrier Package;以下TCPと称す)とよばれるTAB(Tape Automated Bonding;以下TABと称す)用テープキャリアを用いたパッケージが用いられ,その採用が回路の薄型化,多ピン化,ファインピッチ化を可能とした。しかし最近,TAB方式に代わり,COF方式が用いられるようになり,特に携帯電話のLCDやプラズマディスプレー用途においてCOFの需要が急速に伸びている。
【0004】
図1にTCPとCOFの断面構造を比較して示す。両者とも,ポリイミド等の樹脂フィルムに銅箔等を貼り付けた銅張積層板に対し,エッチング加工により銅の配線パターンを形成した後,金バンプを介してICチップを搭載したものであるが,構造及び製法に違いがある。
【0005】
図2にICチップがインナーリード接続(Inner Lead Bonding)されるときの状況を示す。TPCでは,IC搭載部のフィルムにデバイスホールが開口されるためインナーリード(Inner Lead)が突出しており,この突出した部分(Flying Lead)がIC側の金バンプと熱圧着される。インナーリードのピッチが狭くなると突出した部分(Flying Lead)に変形が生じるという問題があり,これがTCPにおけるファインピッチ化の制約となっていた。一方,COFではポリイミド上の銅箔にICを接合するため,突出した部分(Flying Lead)の変形に伴うファインピッチ化の障害がない。すなわち,TCPに対し,銅配線をさらに薄くし,銅配線パターンをさらにファインピッチ化することが可能となる。銅箔を用いたCOFのピッチは40μmピッチ(リード幅20μm)まで到達しており,さらなるファインピッチ化が進められている。一方,TPCでは将来的にも40μmが限界といわれている。
【0006】
また,基材となる銅張積層板として,TCPではポリイミドフィルムと銅箔とを接着剤で張り合わせた三層材が用いられるが,COFでは接着剤を使用せずにポリイミドフィルムと銅箔とを一体化した二層材が用いられる。エポキシ樹脂やアクリル樹脂などの接着剤の耐熱性は,フィルムのポリイミドと比較してかなり劣る。したがって,接着剤を用いていない二層材は三層材よりも耐熱性に優れ,電子部品の半田接合等において高温下に晒しても銅箔とフィルムとの接着力が低下しない。近年,環境への影響から鉛フリーはんだの使用が広まっているが,従来の鉛はんだと比較して融点が高くなるために,基板の耐熱性が重視される。
【0007】
さらに,三層板では厚さが50〜100μm程度のポリイミドフィルムが使用されるのに対し,二層板ではポリイミドフィルムの厚さは20〜40μm程度であり接着剤層もない。このように二層板は基板が薄いことから耐折曲げ性に優れる。この特徴を生かすためにも,銅箔の極薄化が求められる。
【0008】
ポリイミド樹脂を基材とする二層積層板の主な製造方法として,▲1▼メタライジング法,▲2▼ラミネート法,▲3▼キャスティング法がある。▲1▼のメタライジング法はポリイミドフィルム上にCrなどの金属をスパッタリングなどで薄く蒸着し,その上に所定の厚みの銅をスパッタリング又はめっきで形成する方法であり,銅箔を使用しない。▲2▼のラミネート法は銅箔をポリイミドフィルムに直接に積層する方法である。▲3▼のキャスティング法は,ポリイミド樹脂の前駆体であるポリアミック酸を含むワニスを,銅箔上に塗布して加熱硬化させ,銅箔上にポリイミド皮膜を形成する方法である。銅箔を用いる▲2▼▲3▼では,銅を蒸着する▲1▼と比較し,銅との高い接着力が得られるが,銅箔の薄肉化に技術的な限界があるためファインピッチ化には不利であった。
【0009】
以上のことより,二層積層板の構成材料としてCOFに組み込まれる銅箔には,次の特性が要求される。
(1)厚み:ファインピッチ化のためには銅箔を薄くする必要がある。現時点のCOFでは厚み12μmの銅箔を用い40μmピッチ(回路幅20μm)まで到達しているが,今後のファインピッチ化の動向を考慮すると,厚さ10μm以下の銅箔が要求されることは明らかである。
【0010】
(2)導電率:銅箔が薄くなり,また回路幅が狭くなると,従来より増して,直流抵抗損失が小さいことが求められる。
(3)強度:銅箔が薄くなると,ハンドリングで変形しやすくなるため,より高い強度が要求される。
【0011】
(4)耐熱性:二積層板の製造工程において,例えばキャスティング法ではポリアミック酸からポリイミドを合成する際に,300℃程度の温度で10分から1時間程度の加熱処理が行われる。この温度は,三層積層板における接着剤硬化温度(150℃程度)と比較して高い。熱処理で銅箔が軟化するとハンドリング性が悪くなるため,300℃で1時間程度の加熱処理で銅箔が軟化しないことが望まれる。また,耐熱性が高い二層積層板の特徴を生かすためにも,その素材である銅箔に高い耐熱性が要求される。
【0012】
(5)表面粗さ:フィルムとの接着面における銅箔表面の粗さが大きいと,エッチングで回路を形成する際に樹脂に銅が残るエッチング残が生じ,またエッチング直線性が低下して回路幅が不均一になりやすい。このためファインピッチ化するためには,銅箔の表面粗さを小さくする必要がある。さらに,パソコンや移動体通信等の電子機器では電気信号が高周波化しているが,電気信号の周波数が1 GHz以上になると,電流が導体の表面にだけ流れる表皮効果の影響が顕著になり,表面の凹凸で電流伝送経路が変化してインピーダンスが増大する影響が無視できなくなる。この点からも銅箔の表面粗さが小さいことが望まれる。
【0013】
(6)均一なエッチング性:ファインピッチ化する上では,金属組織等に起因してエッチング性に異方性が生じないことが従来に増して要求される。
(7)耐折曲げ性:耐折曲げ性が優れる二層積層板の特徴をさらに生かすためには,耐折曲げ性に優れる銅箔を用いることが望ましい。
プリント配線板の導電材となる銅箔はその製造方法の違いにより電解銅箔と圧延銅箔に分類される。電解銅箔は硫酸銅めっき浴からチタンやステンレスのドラム上に銅を電解析出して製造される。圧延銅箔の製造では,インゴットを溶製し,これを熱間圧延で板にした後,再結晶焼鈍と冷間圧延を繰り返し,最後に冷間圧延で所望の厚みの箔に仕上げる。このように,圧延ロールにより塑性加工して製造されるので,圧延ロールの表面形態が箔の表面に転写した平滑な表面が得られる。なお,本明細書では,最後の仕上げ冷間圧延を“最終圧延”,最終圧延の直前の再結晶焼鈍を“最終焼鈍”,最終焼鈍の直前の冷間圧延を“中間圧延”と称する。
【0014】
従来,COFでは主として電解銅箔が用いられてきたが,この理由として▲1▼厚みが18μmより薄い銅箔を,圧延により製造することが技術的に困難である,▲2▼圧延銅箔は300℃の加熱で容易に軟化する,▲3▼集合組織に起因しエッチング性に異方性が生じる,こと等が挙げられる。一方,圧延銅箔の電解銅箔に対する長所として,▲4▼圧延で与える歪を調整することにより高い強度を得ることができる,▲5▼表面粗さが小さい,▲6▼耐折曲げ性に優れる,等の特徴がある。したがって,▲1▼〜▲3▼の短所を改善できれば,圧延銅箔は電解銅箔よりもCOFに適した導電材となり得る。
【0015】
以上,COF及びその素材である二層積層板を例にとり,極ファインピッチ化を進める上で銅箔に要求される特性を述べてきたが,COF用途以外の二層積層板或いは三層積層板においても,極ファインピッチ加工を受けるものでは同じことが銅箔に要求される。
【0016】
【発明が解決しようとする課題】
COF等の構成材料として,極ファインピッチ加工が施される銅張積層板(特に二層銅張積層板)に最適な圧延銅箔を提供することである。
【0017】
【課題を改善するための手段】
以上の問題点を解決すべく,本発明者は,以下の発明を成した。
【0018】
(1)Snが0.05〜0.25%(%は質量割合,以下同じ),残部Cu及び不純物からなり,不純物中のSが10ppm(ppmは質量割合,以下同じ)以下,Bi,Pb,Sb,Se,As,Fe及びTeの合計濃度が10 ppm以下,Oが60ppm以下,Zr,Ti,Mg,Ca,Si,Al,Mn及びCrの各濃度が1ppm以下であり,圧延面と平行な断面の組織を観察した場合に,直径が2μmを超える介在物又は析出物の平均個数が0.01個/mm以下,圧延面においてX線回折で求めた200面の積分強度(I (200) )が,微粉末銅のX線回折で求めた200面の積分強度(I 0(200) )に対し,I (200) /I 0(200) ≦5となる,厚みが18μm未満であることを特徴とする可撓性銅張積層板用の圧延銅箔。
(2)Snが0.05〜0.25 %,残部Cu及び不純物からなり,不純物中のSが10ppm以下,Bi,Pb,Sb,Se,As,Fe及びTeの合計濃度が10ppm以下,Oが60ppm以下,Zr,Ti,Mg,Ca,Si,Al,Mn及びCrの各濃度が1ppm以下であり,圧延面と平行な断面の組織を観察した場合に,直径が2μmを超える介在物又は析出物の平均個数が0.01個/mm以下,圧延面においてX線回折で求めた200面の積分強度(I (200) )が,微粉末銅のX線回折で求めた200面の積分強度(I 0(200) )に対し,I (200) /I 0(200) ≦5となる,厚みが18μm未満であることを特徴とする二層可撓性銅張積層板の導電体として使用される圧延銅箔。
(3)Snが0.05〜0.25 %,残部Cu及び不純物からなり,不純物中のSが10ppm以下,Bi,Pb,Sb,Se,As,Fe及びTeの合計濃度が10ppm以下,Oが60ppm以下,Zr,Ti,Mg,Ca,Si,Al,Mn及びCrの各濃度が1ppm以下であり,圧延面と平行な断面の組織を観察した場合に,直径が2μmを超える介在物又は析出物の平均個数が0.01個/mm以下,圧延面においてX線回折で求めた200面の積分強度(I (200) )が,微粉末銅のX線回折で求めた200面の積分強度(I 0(200) )に対し,I (200) /I 0(200) ≦5となる,厚みが18μm未満であることを特徴とするチップオンフレックス(Chip on Flexible Printed Circuit)の導電体として使用される圧延銅箔。
【0019】
(4)1〜5ppmのPを含有することを特徴とする(1)〜(3)のいずれかに記載の圧延銅箔。
【0020】
(5)厚みが10μm以下であることを特徴とする(1)〜(4)のいずれかに記載の圧延銅箔。
(6)樹脂フィルムと張り合わせられた後,エッチング加工により幅が20μm以下の電極リードが形成されることを特徴とする(1)〜(5)のいずれかに記載の圧延銅箔。
(7)最大幅が10μmを超えるピンホールの平均個数が,1mの面積に対し,10個以下であることを特徴とする(1)〜(6)のいずれかに記載の圧延銅箔。
【0021】
(8)圧延上がりの引張り強さが450MPa以上であり,300℃で1時間焼鈍後の引張り強さが350MPa以上であり,導電率が85%IACS以上であることを特徴とする(1)〜(7)のいずれかに記載の圧延銅箔。
(9)接触粗さ計を用いて圧延方向と直角な方向に測定した最大高さ(Ry)が,1μm以下であることを特徴とする(1)〜(8)のいずれかに記載の圧延銅箔。
10)次の▲1▼〜▲3▼の工程を順次行うことを特徴とする(1)〜()のいずれかに記載の圧延銅箔の製造方法,▲1▼溶銅中のO濃度を10ppm以下に下げ,必要に応じてPを添加し,その後Snを添加する工程,▲2▼溶銅を鋳造してインゴットとし,熱間圧延により厚さが3mm〜20mmの板を得る工程,▲3▼冷間圧延と再結晶焼鈍を繰り返し,最後に冷間圧延で厚みが18μm以下の銅箔を得る工程。ただし,ア)最終の冷間圧延加工度を85〜98%,イ)最終冷間圧延前の再結晶焼鈍(最終焼鈍)後の平均結晶粒径を15μm以下,ウ)最終焼鈍前の冷間圧延加工度を95%以下とする。
【0022】
11)(1)〜()のいずれかに記載の圧延銅箔の樹脂との接着面に銅又は銅合金めっきが施され,このめっき面において,接触粗さ計を用いて圧延方向と直角な方向に測定した最大高さ(Ry)が2μm以下であることを特徴とする圧延めっき箔。
【0023】
12)(1)〜()のいずれかに記載した圧延銅箔又は(11)に記載した圧延めっき箔を用いた二層銅張積層板。
13)(12)の二層銅張積層板を用いたチップオンフレックス(Chip on Flexible Printed Circuit)。
14)エッチング加工により形成された電極リードの幅が,20μm以下であることを特徴とする(13)のチップオンフレックス(Chip on Flexible Printed Circuit)。
【0024】
以下本発明に関して,詳細に説明する。
銅は導電性が優れた材料であるが耐熱性が劣る。摺動屈曲性(高サイクル疲労特性)が要求されるフレキシブル回路基板では,主として純銅が用いられているが,この用途では,接着剤硬化のための熱処理(150〜200℃)で銅箔が再結晶軟化することが要求されるためである(特許第3009383号)。一方,本発明の用途では,熱処理後の強度が特に重視され,基板に加工後に摺動屈曲変形が加えられることは少ない。したがって,摺動屈曲性を多少犠牲にしてでも,銅に合金元素を添加して耐熱性を改善することが必要となる。添加元素としては,銅の特徴である導電率を低下させない元素及びその添加量を選定する必要がある。なお,銅箔が再結晶しないことによる屈曲性の低下は,銅箔及び基板を薄くし曲げ部外周での歪を小さくすることによって補償できる。
【0025】
合金中に非金属介在物,析出物,ガス欠陥などの内部欠陥が存在すると,極薄くまで圧延したときに,銅箔を貫通する穴(ピンホール)が発生して回路が断線する原因になる。また,エッチングの際の介在物の溶け残りや脱落により回路の形状(直線性)に異常が生じることもある。したがって,ファインピッチ化のためには,内部欠陥の発生を防止し,清浄な合金組織を得ることが極めて重要である。
【0026】
本発明者は,特願2001-216411において,極ファインピッチ加工が施される極薄銅箔の素材として,微量のAgを添加した銅を用いることを提案した。これは,AgがCuの導電率をほとんど低下させないこと,及びAgは非活性(貴)であり酸化物等の介在物を生成させる原因にならないことに着目したためである。しかし,その後の研究で,微量のSnを添加した銅を素材として用いると,Agを添加した銅を用いる場合と比較して,導電率は若干低下するものの,より高い強度と耐熱性が得られることを知見した。また,SnはCuより活性(卑)であるが,Sn添加量を少量に抑え,インゴット溶製の際にO等の不純物の濃度を十分に低減してからSnを添加すれば,Snは非金属介在物生成の原因にならないことを見出した。さらに,固体Cu中のSnの溶解度は200℃で1 %(本明細書ではmass%及びmass ppmをそれぞれ%及びppmと表示する)を超えるため,少量の添加なら析出物が生成することがないこともわかった。
【0027】
純銅には無酸素銅(JIS-C1020)とタフピッチ銅(JIS-C1100)の二種類がある。タフピッチ銅は200 ppm程度のOを含有しているのに対し,無酸素銅中のOは10 ppm以下である。過剰のOはCu2OやSnO2の非金属介在物粒子を形成するため,本発明の銅箔では無酸素銅にSnを添加することが前提となる。通常,無酸素銅の耐熱性はタフピッチ銅よりも高いため,この点からも無酸素銅を選択することが望ましい。無酸素銅の溶製では,電気銅を原料として溶解し,C及びCOの脱酸反応を利用してO濃度を低下させる。C,COの脱酸反応を促進してより低い濃度までOを下げ合金の清浄度を高めるためには,溶湯を減圧下に保持すれば良い。ただし,特別な真空設備を必要とし,また製造コストが増大する。一方,C,COによる脱酸後にPを極微量添加し,残留したOをPに固定して無害化する方策も効果的であり,特別な設備を必要せず製造コストもそれほど増加しないため,工業的にはこの方策の方が現実的である。
【0028】
無酸素銅を溶製する際には脱酸以外の精練を行わないため,電気銅が含有する不純物は無酸素銅中にそのまま残留する。このような不純物として,S,Bi,Pb,Sb,Se,As,Fe,Te及びAgがあげられる。これらのうちSについては,無酸素銅を溶製する過程で溶湯が汚染され,その濃度が増加することがある。さらに,電気銅中のS濃度は比較的高く,また固体Cu中のS溶解度が非常に低く(600℃で1 ppm程度)そのほとんどがCu2Sの非金属介在物となるため,特に注意が必要である。S以外の介在物についても,清浄な組織を得るためには,それぞれの濃度が低い方が望ましく,そのためには不純物の含有量が低い電気銅を原料に用いる必要がある。ただし,AgはCuより非活性なため無害である。なお,S,Bi,Pb,Sb,Se,As,Fe,Te及びAg以外の元素については,溶湯中に意図的に添加しなければ,問題になる濃度(>1 ppm)で無酸素銅中に含有されることはない。
【0029】
本発明者らは,不純物を制限した無酸素銅に,種々の濃度のSnを添加したインゴットを製造した。そして,このインゴットを熱間圧延で10 mmの板に加工した後,焼鈍と圧延を繰り返し,種々の工程で厚さ9μmまで圧延した。加工過程の材料及び9μmまで圧延した材料の組織,特性,品質,製造性を評価し,そのデータを解析して以下の知見を得た。
【0030】
(1)導電率:ファインピッチ回路において許容できる最低導電率は,85 %IACSである。Sn添加量を0.25 %以下にすれば,85 %IACSを超える導電率が得られる。
【0031】
(2)強度:純銅を高加工度で圧延した後に再結晶させると立方体集合組織が著しく発達する。すなわち,(100)面が圧延方向及び圧延面と平行になるように結晶が配列する。Cu結晶の<100>方向の変形抵抗は小さく,また立方体組織の発達に伴い再結晶粒が粗大化するため,立方体組織が発達すると特に圧延方向と平行又は直角な方向の強度が顕著に低下する(T.Hatano, Y.Kurosawa and J.Miyake: Journal of Electronic Materials, vol.29, No.5 (2000), pp611-616)。このような立方体方位が発達した材料は,圧延した際の加工硬化量が少ない。また,立方体方位は圧延後にも残留する。その結果,最終焼鈍で立方体集合組織が発達すると,最終圧延後の強度及び伸びが著しく低下する。したがって,高強度化のためには,▲1▼最終圧延加工度(転位強化),▲2▼圧延前の結晶粒径(粒界強化),▲3▼添加元素による固溶強化の他に,▲4▼結晶方位の影響を考慮しなければならない。
【0032】
Snを添加すると,立方体集合組織の発達が著しく阻害され(▲4▼),さらに,最終圧延前の焼鈍において再結晶粒の成長が抑制された(▲2▼)。これら効果はSn≧0.05 %の範囲で認められ,主としてこれら効果により450 MPa以上の引張り強さが安定して得られた。この引張り強さは,純銅で得られる引張り強さより著しく高く,Agを添加した純銅で得られる引張り強さ(特願平2001-216411)と比較しても50 MPa以上高かった。
【0033】
製造プロセスに関しては,最終圧延加工度を高くすれば強度が上昇する。また,結晶方位の点からは,最終焼鈍における立方体方位の発達を抑制する必要があり,そのためには中間圧延での圧延加工度が高くなり過ぎないように配慮する必要がある。
(3)耐熱性:Snを添加することによりCuの耐熱性が向上する。その効果として,300℃で1時間加熱した際の引張り強さの低下量が小さくなり,0.05 %以上のSn添加で350 MPa以上の引張り強さを保つことが可能となる。この引張り強さのレベルは,Agを添加する場合(特願平2001-216411)よりも50 MPa以上も高い。上述した圧延上がりの強度の改善効果をも考慮すると,好ましいSn添加量は0.05%以上であり,Snの上限値は目標とする導電率より決定される。
製造プロセスに関しては,最終圧延加工度を高くすれば強度が上昇するものの耐熱性が低下するため,圧延加工度を決定する上では,強度だけではなく耐熱性をも考慮する必要がある。
【0034】
(4)ピンホール:銅箔を極薄くまで圧延すると,銅箔の厚みを貫通して穴(ピンホール)が発生する。とくに10μm以下に圧延する場合にはピンホールの発生が顕著になる。ピンホールの発生は,介在物,析出物等の存在により助長される。そこで,前述したように,適正な合金元素の選定及び不純物の制御により,介在物,析出物の発生を抑えている。また,研究の過程で,本発明者らはSnを添加するとピンホールの発生頻度が減少することを発見した。これは極薄銅箔の製造技術として非常に重要な知見であった。Snがピンホール発生を抑制する理由は,Snが立方体集合組織の発達を阻害するためと推測した。立方体集合組織が発達すると,銅箔の延性が低下するためである。
さらに,圧延加工度が高くなると,ピンホール数が増加することも判明した。とくに,圧延加工度が98 %を超えると,ピンホールの発生数が著しく増加した。また,圧延ロールの粗さが大きくなるとピンホールが発生しやすくなることもわかった。
【0035】
(5)エッチング性:銅箔が介在物や析出物を含有していると,エッチング加工の際にこれらが溶け残り,エッチング加工で形成したCuリードの端面から介在物や析出物が突出する。そこで,介在物や析出物の発生を防ぐため,合金元素の選定に配慮し,また不純物を厳密に制御している。また,上述したように,純銅の再結晶集合組織は立方体方位となるが,この立方体集合組織が発達すると,エッチングに異方性が生じる。立方体方位の発達度は0.05 %以上のSn添加で低下し,また最終焼鈍前の圧延加工度を低くすると抑制される。
【0036】
本発明は,上記知見に基づき,CuにSnを添加した合金を,極ファインピッチ用の極薄銅箔として最適化したものである。一方,SnはCuによく添加される元素であるため,CuにSnを添加した素材を銅箔に用いることは,過去に比較的多く提案されている。しかし,以下に示すように,過去に提案されたCu-Sn合金では,極ファインピッチ化が不可能であった。
【0037】
特開平05-138206では,無酸素銅にSn,Zr,Snの1種以上を合計で0.01〜0.5 %添加し,さらに最終圧延加工度を90 %以上として,強度を高めた圧延銅合金箔が,TCP(TAB)用の銅箔として提案されている。添加元素のなかのZrは,極めて活性なため介在物やガス欠陥の原因となりやすく,また固体Cu中の溶解度が少ないため析出物を形成する。したがって,例えば10μm以下の極薄い銅箔を製造する上では,絶対に添加を避けなければならない元素である。
【0038】
このような元素として,Zr以外にTi,Mg,Ca,Si,Cr,Al,Mn等があげられる。また,最終圧延加工度について,高強度を得るための下限値は規定されているが,上限値は考慮されていない。ピンホールが発生しやすい極薄箔の製造においては,加工度の上限値をも考慮しなければならない。以上の二例からも明らかなように,この発明では,銅箔の極薄化,及び回路の極ファインピッチ化に対する配慮が欠落している。したがって,この発明を,TCPよりも極薄化とファインピッチ化が求められるCOF等の用途の銅箔に展開することはできない。事実,実施例における銅箔の厚みは25μm又は18μmであり,COF用銅箔としては厚すぎる。
【0039】
過去に溯ると,Snを添加した銅箔に関する発明として,特開昭59-78592,特開昭63-310930,特開平01-11931,特開平01-056841,特開平01-056842等が公表されているが,前述した発明と同様に銅箔の極薄化及び回路の極ファインピッチ化に対する配慮が欠落している。
【0040】
【発明の実施の形態】
本発明の限定理由を,以下に説明する。
(1)Sn:強度,耐熱性を改善するために添加する。また,Snを添加することにより,Cuの再結晶集合組織である立方体方位の発達が抑制され,立方体方位の発達に伴う強度低下やエッチングの異方性を軽減される。さらにSnを添加するとピンホールの発生頻度が低下する。以上のようなSnの効果は,Snが0.05 %以上の範囲で認められる。一方,Snが0.25 %を超えると所望の導電率が得られない。そこでSn濃度を0.05%〜0.25 %とした。
【0041】
(2)リードの幅及び銅箔の厚み:COFに用いられる銅箔に対しては,幅20μm以下のリードにエッチング加工が可能な厚みと品質が要求される。幅20μmのリードに加工するためには銅箔の厚みを18μmより薄くすることが必要であり,リード幅が15μm以下になると厚みが10μm以下の銅箔が求められる。
【0042】
(3)ピンホール:銅箔にピンホール(厚みを貫通する穴)が存在すると,回路が断線することがある。従来問題にならなかった幅10μm程度の微小なピンホールも,幅が20μm以下のリードでは断線の原因となる。断線が生じた部品は検査で排除され,歩留を低下させる。そこで,最大幅が10μmを超えるピンホールの個数を,1 m2の銅箔面積に対し10個以下に規定した。ピンホールの頻度が10個/m2以下であれば,その歩留低下への影響は許容できる。
【0043】
(4)介在物,析出物:銅箔中に介在物や析出物等の異相が存在すると,圧延の際の変形挙動がマトリックスのCu-Sn合金と異なるため,介在物や析出物の周囲に空隙が生じ,ピンホールの発生が助長される。また,介在物や析出物が,エッチング加工の際に溶け残ってCu配線の端面から突出することによって回路が短絡する危険性もある。以上のような弊害は直径が2μmを越える介在物で認められ,その頻度が0.01個/mm2を超えると弊害を無視できなきなくなる。そこで,直径が2μmを超える介在物又は析出物の個数を0.01個/mm2以下に規定した。なお,介在物の形が楕円状,棒状,線状などの場合には,図3に示すように,介在物の直径を長軸(L1)と短軸(L2)との平均値で定義した。
【0044】
(5)不純物:介在物や析出物は,溶銅中の不純物が原因で生成する。そこで,
▲1▼O濃度を10 ppm以下に調整した溶銅すなわち無酸素銅溶湯にSnを添加した素材を用いる。溶銅(インゴット)における“10 ppm以下”のO濃度を,銅箔に加工後のO濃度に換算すると“60 ppm以下”となる。これは,箔に加工すると,分析試料の質量に対する表面積の割合が著しく大きくなることにより,後述する一般的分析法でOを分析する場合,分析試料表面の酸化膜および吸着水膜によりO分析値が約50 ppm増加するためである。
▲2▼硫化物介在物の原因となる硫黄を10 ppm以下とする。より好ましいS濃度は5 ppm以下である。
▲3▼無酸素銅で問題となる不純物であるBi,Pb,Sb,Se,As,Fe及びTeの合計濃度を10 ppm以下とする。より好ましい濃度は5 ppm以下である。
▲4▼無酸素銅溶湯を用いれば,S,Bi,Pb,Sb,Se,As,Fe,Te及びAg以外の不純物元素の各濃度(Hを除く)は,これらを溶湯中に意図的に添加しない限り,1 ppmを超えることはない。
【0045】
(6):Snを添加する直前の溶銅に微量のPを添加すると,溶湯中の残留酸素が酸化りんとして固定され,粗大で有害な酸化物介在物の生成を回避できる。酸化りんは微小であり,ピンホールの生成などに対して無害である。Pはインゴットへの残留量が1〜5 ppmになるように添加すればよい。Pが1 ppm未満ではOを無害化する効果が得られない。また,Pが5 ppmを超えると,粗大なCu3Pが生成し逆効果である。
【0046】
(7)Zr Ti Mg Ca Si Al Mn Cr:無酸素銅溶製の際に,銅箔の強度を高めるため,活性な合金元素を添加することがある。しかし,活性な元素は,介在物発生ガス欠陥生成の原因となる。したがって,本発明では,このような元素の添加を避けなければならない。Cuに添加される代表的な活性元素は,Zr,Ti,Mg,Ca,Si,Al,Mn及びCrである。そこで,これら元素の各濃度を1 ppm以下に規制した。
【0047】
(8)銅箔の強度:銅箔が薄くなり,またリード幅が細くなると,ハンドリングの際等に銅箔が変形しやすくなるため,変形に耐え得る強度が求められる。具体的には,圧延上がりにおいて450 MPa以上の引張り強さを有し,300℃で1時間加熱後に350 MPa以上の引張り強さを有することが望まれる。300℃で1時間の熱処理は,ポリイミドの接着,ICチップの接合等での熱履歴を想定したものである。熱処理時点での銅箔はポリイミドフィルムに貼り付けられているため,銅箔単体の場合ほどは強度が要求されない。完全に再結晶した後の銅の引張り強さは250 MPa程度であるので,300℃で1時間加熱しても半軟化しない程度の耐熱性が要求される。
【0048】
(9)銅箔の導電率:最低でも85 %IACS以上の導電率が求められる。より望ましい導電率は90 %IACS以上である。
(10)表面粗さ:圧延ロールの粗さが大きいと,ピンホールの頻度が増加する。材料の表面粗さはロールの表面粗さの影響を受け,表面粗さの大きなロールで圧延すると,材料の表面粗さも大きくなる。そこで,銅箔表面の最大高さ(Ry)を1μm以下に規定する。この粗さの範囲では,ロール粗さがピンホールに影響しない。
【0049】
(11)粗化めっき表面の粗さ:銅箔の樹脂との接着表面には,樹脂との接着性を改善するために,Cu,Cu-Ni,Cu-Co等の粒子を電気めっきで形成する粗化処理が施されている。これは,銅箔表面に凹凸を形成し,この凹凸を樹脂に食い込ませて機械的な接着強度を得る,いわゆるアンカー効果で接着性を改善するものである。その粗化めっきの粗さが大きすぎると,具体的には最大高さ(Ry)が2μmを超えると,▲1▼エッチングで回路を形成する際に樹脂に粗化めっき金属(Cu,Cu-Ni,Cu-Co等)が残り,エッチング直線性が低下して回路幅が不均一になる,▲2▼高周波電流を流し電流が銅箔表層を流れる状態(表皮効果)になったときのインピーダンスが増大する,等の弊害が現われる。そこで,粗化めっき面のRyを2μm以下に規定する。
【0050】
(12)立方体集合組織:立方体集合組織が発達すると強度が低下する。また,エッチング性に異方性が現われる。さらに,ピンホールの発生頻度が増加する。そこで,最終圧延後の圧延面表面においてX線回折で求めた200面の積分強度(I (200) )を,
I (200) /I0 (200) ≦5
と規定する。ここで,I0 (200) は微粉末銅(方位がランダムな試料)における200面の積分強度である。
【0051】
(13)製造工程:インゴットの溶製では,まず溶銅中のO濃度を10 ppm以下に下げ,必要に応じてPを添加し,その後Snを添加する。
溶銅中のO濃度が10 ppmを超える状態でSnを添加すると,Snが酸化して介在物となる。次に,インゴットを熱間圧延により厚さが3 mm〜20 mmの板とし,その後冷間圧延と再結晶焼鈍を繰り返し,最後に冷間圧延で厚みが18μm以下の銅箔を得る。最終の圧延加工度が85%より低いと,その前の熱処理及び圧延条件を調整しても450 MPa以上の引張り強さが得られない。また,最終の圧延加工度が98 %を超えるとピンホールの発生が顕著になり,耐熱性も低下する。そこで,最終圧延加工度を85〜98 %に規定する。ピンホールの観点から,より望ましい加工度の範囲は85〜95 %である。ここで,圧延加工度(r)は次式で与えられる。
r = (t0−t) / t0 × 100 (%) (t0:圧延前の厚み,t:圧延後の厚み)
【0052】
さらに,450 MPa以上の引張り強さを得るために最終焼鈍で結晶粒径を15μm以下に調整する。ここで,本発明での結晶粒径は,切断法(JIS H 0501)に準じ,所定長さの線分により完全に切られる結晶粒数を数える方法で求めた値であり,圧延面に平行な断面の結晶組織を現出し測定している。
【0053】
一方,中間圧延での圧延加工度が95 %を超えると,特にSn濃度が低い場合に,次工程の焼鈍で立方体集合が発達することがあり,最終圧延後の立方体集組織の発達度が上記範囲を超える。また,次工程の焼鈍において,立方体方位の発達に伴って再結晶粒が異常成長し,結晶粒径を15μm以下に調整することが困難となる。最終焼鈍前の圧延加工度は,95 %以下であることが望まれる。
【0054】
上述べた,各規定条件が銅箔の品質及び特性に及ぼす作用と効果を図4に整理してまとめた。
【0055】
【実施例】
Sn添加量,P添加量及び不純物濃度が異なるインゴットを製造した。このインゴットを熱間圧延で厚さ10 mmの板に加工し,その後,冷間圧延と再結晶焼鈍を繰り返し,最後に冷間圧延で種々の厚みに仕上げた。この銅箔の特性及び品質を下記の方法で調査した。
【0056】
導電率:四端子法により20℃での導電率を測定した。
引張強さ: IPC規格(IPC-TM-650)に準じ,室温で引張試験を行ない,引張り強さを求めた。銅箔を幅12.7 mm,長さ150 mmの短冊状に切断した。試料採取は試料の長さ方向が圧延方向と一致するように行った。この試料を,評点距離50 mm,速度50 mm/分で引張り,試料が破断するときの強度を求めた。
【0057】
立方体集合組織:圧延面のX線回折で求めた(200)面強度の積分値(I)求めた。この値をあらかじめ測定しておいた微粉末銅の(200)面強度の積分値(I0)で割り,I/I0の値を計算した。なお,ピーク強度の積分値の測定では,Co管球を用い,2θ=57〜63°(θは回折角度)の範囲で行った。
【0058】
介在物又は析出物の個数:圧延面に平行な断面を鏡面研磨し,走査型電子顕微鏡を用い,直径が2μmを超える介在物又は析出物の個数を測定した。観察は1000 mm2の面積について行い,1 mm2あたりの個数に換算した。
【0059】
ピンホール個数:暗室内で銅箔の片面から光を照射し,ピンホールを通過して反対側の面に漏れる光を観察することにより,ピンホールの存在を検出した。その後,光学顕微鏡を用いて,各ピンホールの幅(最大の径)を測定した。10 m2の面積に対してこの測定を行い,1 m2あたりの個数に換算した。
成分分析:Sは燃焼−赤外線吸収法,Oは不活性ガス溶融−赤外線吸収法,Sn及び微量不純物の分析には,ICP−質量分析法等を用いた。
【0060】
表面粗さ:JISB0601に準じて,最大高さ(Ry)を,基準長さ0.8 mm,評価長さ4 mm,カットオフ値0.8 mm,送り速さ0.1 mm/秒の条件で測定した。この測定を圧延方向と直角に,測定位置を変えて5回行ない,5回の測定での平均値を求めた。
【0061】
エッチング性:厚さが9μmで片面にCuを粗化めっきした銅箔について,その粗化めっき面にキャスティング法によりポリイミド皮膜を形成した。その後銅箔上に,リードを模して幅が20μm,長さ1 mmの矩形になるようにレジストを塗布し,塩化第二銅溶液中でスプレーエッチングした。そして,図5に示すように,銅箔の下端の幅が20μmになるときのWの値を求めた。
【0062】
【実施例】
(1)実施例1(請求項1〜3におけるSn濃度の導電率及び引張強さに及ぼす影響)
不純物濃度が本発明の範囲内でSn濃度が異なる素材を用い,中間圧延での加工度が93 %,最終圧延加工度が89 %の条件で厚み9μmの銅箔を製造した。最終焼鈍では再結晶粒が粗大化しないように,圧延組織が消失する限界付近の条件で行った。
【0063】
【表1】
Figure 0003911173
【0064】
表1,図6,7に,Sn濃度が,導電率,9μmまで圧延したときの圧延平行方向の引張り強さに及ぼす影響を示す。また,引張り強さについては,同様のプロセスで製造した従来の無酸素銅及び0.202 %のAgを添加した無酸素銅のデータ(特願2001-216411からデータを引用)も示した。
本発明No.5〜8については,85 %IACSを超える導電率,また,450 MPa以上の引張強さが安定して得られている。一方,比較例No.1〜4では,90 %IACSを超える導電率が得られているものの,引張強さは450 MPa以下となっている。Snが0.01〜0.05 %の範囲において引張り強さが急激に上昇しているが,これはSnが立方体集合組織の発達及び最終焼鈍における結晶粒粗大化を抑制したたためである。また,Sn<0.01 %では立方体方位に配向した結晶粒の直径が100μm近くにまで大きくなったため平均結晶粒径が30μmを超えたが,Sn≧0.05 %は平均結晶粒径が3〜8μmの範囲であった。
比較例No.9,10では,Sn添加量が0.25 %以上のため,導電率が80 %IACS以下となり,所望される導電率には満たなかった。
【0065】
(2)実施例2(請求項1〜3におけるSn濃度の耐熱性に及ぼす影響)
不純物濃度が本発明の範囲内でSn濃度が異なる素材を用い,厚みが9μmの銅箔を製造した。中間圧延加工度は90 %,最終圧延加工度は91 %とし,最終焼鈍での結晶粒径は5μmを目標に調整してある。9μmに圧延後の耐熱性は,半軟化温度及び300℃×1時間焼鈍後の引張り強さで評価した。ここで,半軟化温度とは,引張り強さが焼鈍前の値と完全軟化後(ここでは400℃で1時間焼鈍後)の値との中間の値になるときの焼鈍温度であり,焼鈍時間は1時間の条件とした。
【0066】
【表2】
Figure 0003911173
【0067】
評価の結果をSn濃度との関係で表2,図8に示す。表2には,同様のプロセスで加工した従来の無酸素銅及び0.202 %のAgを添加した無酸素銅のデータ(特願2001-216411からデータを引用)も示してある。
Snの増加に従い急激に軟化温度が高くなり,Sn≧0.05 %の範囲である発明例No.4〜5では半軟化温度が300℃を超えており,300℃で1時間焼鈍後の引張り強さでは350 MPaを超えている。一方,比較例No.1〜3では,Sn濃度0.05 %未満のため,半軟化温度は低く,300℃で1時間焼鈍後の引張り強さが350 MPa未満であり,耐熱性が低い。
以上,実施例1による導電率及び圧延上がりの強度及び実施例2による耐熱性の結果より,適正なSn添加量が0.05〜2.5 %であることがわかる。
【0068】
(3)実施例4(Sn濃度,不純物,P濃度,表面粗さ及び最終圧延加工度等がピンホールに及ぼす影響)
Sn濃度,不純物,P濃度,表面粗さ及び最終圧延加工度等がピンホールに及ぼす影響を表3に基づいて説明する。
【0069】
【表3】
Figure 0003911173
【0070】
(請求項1〜3におけるSn濃度がピンホールに及ぼす影響)
No.25〜30では,不純物濃度及びP添加量がほぼ同等でSn濃度が異なる素材を,同じ製造工程で9μmまで圧延したときに発生したピンホール数を比較した。中間圧延加工度は93.3 %であり,最終焼鈍での結晶粒径は5μmを目標に調整してある。Snを0.05 %以上添加した発明例No.27〜30のピンホールが,Snを添加していない比較例No.25及びSn添加量が0.05 %未満の比較例No.26よりも著しく少ないことが示されている。
【0071】
(請求項4におけるO濃度がピンホールに及ぼす影響)
No.31〜33では,O濃度が異なり他の成分はほぼ同等である素材を,同じ製造工程で9μmまで圧延したときのピンホール数を比較した。O分析は,インゴットから採取した試料および箔に加工後の試料に対しそれぞれ実施している。中間圧延加工度は92.0 %であり,最終焼鈍での結晶粒径は8μmを目標に調整してある。O濃度が高くなると,直径が2μmを超える析出物又は介在物の個数が増加し,同時にピンホール数が増加している。発明例No.31,32は,Oが10 ppm以下のインゴットを用い,箔でのO分析値が60 ppm以下になった例であり,これらのピンホールは少ない。一方,Oが10 ppmを超えるインゴットから加工し,箔でのOが60 ppmを超えた比較例No.33では,かなりの数のピンホールが発生している。従って,O濃度が10 ppm以下である無酸素銅ベースの素材を用い,箔でのO値を60 ppm以下に規制する必要がある。
【0072】
(請求項1〜3におけるS濃度及び不純物(Bi,Pb,Sb,Se,As,Fe,Te)がピンホールに及ぼす影響)
No.34〜36では,S濃度が異なり他の成分はほぼ同等である素材を,同じ製造工程で7μmまで圧延したときのピンホール数を比較した。中間圧延加工度は93.3 %であり,最終焼鈍での結晶粒径は12μmを目標に調整してある。ピンホール数に関して,発明例No.34,35はSが10 ppm以下であり,10個/m2以下とピンホールは少ないが,比較例No.36は,かなりの数のピンホールが発生している。
No.37〜39では,Bi,Pb,Sb,Se,As,Fe及びTeの合計濃度(T)が異なり,その他成分がほぼ同等である素材を,同じ製造工程で9μmまで圧延したときのピンホール数を比較した。中間圧延加工度は86.7 %であり,最終焼鈍での結晶粒径は5μmを目標に調整してある。Tが増加すると,直径が2μmを超える析出物又は介在物の個数が増加し,同時にピンホール数が増加している。発明例No.37,38はTが10 ppm以下であり,10個/m2以下とピンホールは少なく,比較例No.39は多く発生している。
【0073】
(請求項5におけるP濃度がピンホールに及ぼす影響)
No.40〜44では,Sn濃度及び不純物濃度がほぼ同等でP濃度が異なる素材を,同じ製造工程で5μmまで圧延したときのピンホール数を比較している。中間圧延加工度は90.0 %であり,最終焼鈍での結晶粒径は10μmを目標に調整してある。Pを添加していないNo.7及びP添加量が1 ppmを下回る比較例No.40,41のピンホール数は,Pを1〜5 ppmの範囲で添加した発明例No.42,43のピンホール数よりも多い。しかし,比較例No.44が示すようにPを5 ppmを超えて添加するとピンホールが却って増加している。
【0074】
(請求項6における不純物(Zr,Ti,Mg,Ca,Si,Al,Mn,Cr)がピンホールに及ぼす影響)
表7の銅箔には,Zr,Ti,Mg,Ca,Si,Al,Mn,Crといった介在物の原因となる活性元素は添加していない。意図的に添加しなければ,これら元素の各濃度は1 ppm以下である。
目標とするピンホールの個数は10個/m2であり,これを超えると,20μm以下のリード幅の場合,リードが断線する頻度が多くなり,狭ピッチでの使用ができなくなる。
なお,No.28の組成の合金に,Zrを5 ppm添加し,No.28と同じ条件で9μmまで圧延したところ,2μm以上の介在物個数が0.016個/mm2に増加し,ピンホール個数が14.6個/m2となった。
【0075】
(請求項12における表面粗さがピンホールに及ぼす影響)
No.45〜49では,同一の素材について,最終圧延での圧延ロールの粗さを変えて9μmまで圧延し,圧延後の箔の最大高さ(Ry)とピンホール個数との関係を求めた。中間圧延加工度は90.0 %であり,最終焼鈍での結晶粒径は5μmを目標に調整してある。発明例No.45〜47が示すようにRyが1μm以下の範囲ではRyとピンホール個数の間には相関が無く,ピンホール数は少ない。しかし,Ryが1μmを超える範囲では比較例No.48,49が示すようにRyの増加とともにピンホールが急激に増加している。
【0076】
(請求項14における最終圧延加工度がピンホールに及ぼす影響)
No.50〜54では,同じ素材について,最終圧延で同じ粗さの圧延ロールを用い,最終圧延加工度を変化させている。中間圧延加工度を80 %にそろえ,最終焼鈍での結晶粒径は10μmを目標に調整してある。最終圧延加工度が高くなるとピンホールが増加する。発明例No.50〜53では,最終加工度が98 %以下でピンホール数は少ないが,比較例No.54では,最終加工度が98 %を超え,10個/m2以上である。
【0077】
No.55〜59では,参考のために,同じ素材について,最終圧延での圧延ロールの粗さと最終圧延加工度をそろえ,異なる厚みまで圧延した例を示す。中間圧延加工度を85〜91 %の範囲に調整し,最終焼鈍での結晶粒径は5μmを目標に調整している。厚みが薄くなると,ピンホールが増加することが示されている。
【0078】
(4)実施例3(請求項13,14における製造工程が立方体集合組織,強度及び耐熱性に及ぼす影響)
製造工程が立方体集合組織,強度及び耐熱性に及ぼす影響を厚さ17μmの銅箔のデータを用いて説明する。この銅箔の不純物濃度及び表面粗さは本発明の規定範囲内であり,この範囲ではこれらがピンホール個数に影響を及ぼすことはあっても,強度や耐熱性に影響することはない。なお,望まれる引張り強さは,圧延上がりで450 MPa以上,300℃×1時間焼鈍後で350 MPa以上である。
【0079】
(最終圧延加工度の引張り強さに及ぼす影響)
表4,図9に,最終圧延加工度が,圧延上がりの引張り強さ及び300℃×1時間焼鈍後の引張り強さに及ぼす影響を示す。Sn濃度が約0.1 %の場合について,最終圧延加工度を変化させた。加工度が高くなると圧延上がりの強度が増加し,発明例No.61〜64及び比較例No.65では,85 %以上の加工度で450 MPa以上の引張り強さが得られている。しかし,比較例No.60は最終圧延加工度が85 %より低いため,圧延上がりの引張り強さは450 MPa未満である。一方,加工度が高くなると耐熱性が低下するため,加工度が95 %以上になると300℃で1時間焼鈍後の引張り強さが減少するが,発明例No.61〜64では350 MPa 以上であり,98 %を超えた比較例No.65では350 MPaをやや下回っている。
【0080】
【表4】
Figure 0003911173
【0081】
(立方体集合組織の引張り強さに及ぼす影響)
表5,図10に,中間圧延加工度が立方体集合組織に及ぼす影響とそれによる圧延上がりの引張り強さに及ぼす影響を示す。Sn濃度が0.05 %及び0.2 %の場合について,中間圧延加工度を変化させている。最終焼鈍では再結晶粒が粗大化しないように,圧延組織が消失する限界付近の条件で焼鈍を行っている。比較として,Snを添加していない従来の無酸素銅のデータも示してある(比較例No.74〜77)。Sn=0.2 %の場合(発明例No.70〜73)は,中間圧延加工度が,圧延上りの引張り強さ及び立方体集合組織の発達度に及ぼす影響は小さい。しかし,Sn=0.05%(発明例No.66〜68及び比較例No.69)の場合は,比較例No.64が示すように,中間圧延加工度が95 %を超えると(200)のI/I0が5を超え,これに伴い結晶粒径が粗大化し引張り強さが低下している。Snを添加していない従来の無酸素銅のデータ(比較例No.70〜73)と比較すると,Sn添加により立方体集合組織の発達が顕著に抑制され,引張り強さが著しく増加していることがわかる。
【0082】
【表5】
Figure 0003911173
【0083】
(最終焼鈍での結晶粒径の引張り強さに及ぼす影響)
表6,図11に,最終焼鈍での結晶粒径が圧延上がりの引張り強さに及ぼす影響を示す。 Sn濃度が約0.15 %の場合について,最終焼鈍での結晶粒径を変化させた。結晶粒径が大きくなると圧延上がりの引張り強さが低下するが,発明例No.78〜80が示すように結晶粒径が15μm以下の場合,引張り強さが450 MPa以上である。一方,結晶粒径が15μmを超える比較例No.81では,引張り強さが450 MPaより低くなっている。
【0084】
【表6】
Figure 0003911173
【0085】
(実施例5:請求項15における粗化めっき面の最大高さ(Ry)とWとの関係)
表3のNo.28の銅箔に,平均厚さが約2μmのCu粗化めっきを施した。電析条件を変えることにより,めっき面の粗さを変化させた。上記方法でエッチングしWの値を求めた。
【0086】
【表7】
Figure 0003911173
【0087】
粗化めっき面の最大高さ(Ry)とWとの関係を表7,図12に示す。発明例No.82〜84は,Ryが2μm以下でWの増加は小さい。しかしながら比較例No.85〜87に示すように,Ryが2μmを超えるところから,Wが急激に増加し,エッチング形状が劣化していることがわかる。なお,介在物が規定範囲を超える表3のNo.39を同様にエッチングしたところ,介在物が溶け残りリードの側面から突出した状況が観察された。その出っ張りは最大で5μmであった。
【0088】
【発明の効果】
本発明は,極ファインピッチ加工が施される銅張積層板に,好適な銅箔を提供する。この銅箔は,清浄度を高めた無酸素銅に適量のSnを添加した合金を素材とし,適切な圧延と焼鈍のプロセスにより製造されたものである。
(1)耐熱性及び強度に優れるため微細加工後にも変形することがない。
(2)また,ピンホールが少ないため,微細加工の際に回路の断線が問題になることがない。
(3)さらにエッチング性にも優れている。
(4)特に,接着剤を使用しない二層積層板の用途,さらには二層積層板を用いたClip on Flexible Printed Circuitの用途に最適である。
【図面の簡単な説明】
【図1】COPとTCPの断面構造を示す。
【図2】ICチップが,インナーリード結合される一態様を示す。
【図3】Snの添加による無酸素銅の導電率の変化を示す。
【図4】介在物の代表的な形状とLとLを示す。
【図5】銅箔の規定条件と作用と効果を示す。
【図6】Snの添加による銅箔の導電率の変化を示す。
【図7】Snの添加による銅箔の圧延平行方向の引張り強さの変化を示す。
【図8】Snの添加による銅箔の半軟化温度と焼鈍後の引張り強さの変化を示す。
【図9】最終圧延加工度の圧延上がりの引張り強さ及び300℃×1時間焼鈍後の引張り強さに及ぼす影響を示す。
【図10】中間圧延加工度が圧延上がりの引張り強さ及び立方体集合組織に及ぼす影響を示す。
【図11】最終焼鈍での結晶粒径が圧延上がりの引張り強さに及ぼす影響を示す。
【図12】粗めっき面の最大高さ(R)とWとの関係を示す。

Claims (14)

  1. Snが0.05〜0.25%(%は質量割合,以下同じ),残部Cu及び不純物からなり,不純物中のSが10ppm(ppmは質量割合,以下同じ)以下,Bi,Pb,Sb,Se,As,Fe及びTeの合計濃度が10ppm以下,Oが60ppm以下,Zr,Ti,Mg,Ca,Si,Al,Mn及びCrの各濃度が1ppm以下であり,圧延面と平行な断面の組織を観察した場合に,直径が2μmを超える介在物又は析出物の平均個数が0.01個/mm以下,圧延面においてX線回折で求めた200面の積分強度(I (200) )が,微粉末銅のX線回折で求めた200面の積分強度(I 0(200) )に対し,I (200) /I 0(200) ≦5となる,厚みが18μm未満であることを特徴とする可撓性銅張積層板用の圧延銅箔。
  2. Snが0.05〜0.25 %,残部Cu及び不純物からなり,不純物中のSが10ppm以下,Bi,Pb,Sb,Se,As,Fe及びTeの合計濃度が10ppm以下,Oが60ppm以下,Zr,Ti,Mg,Ca,Si,Al,Mn及びCrの各濃度が1ppm以下であり,圧延面と平行な断面の組織を観察した場合に,直径が2μmを超える介在物又は析出物の平均個数が0.01個/mm以下,圧延面においてX線回折で求めた200面の積分強度(I (200) )が,微粉末銅のX線回折で求めた200面の積分強度(I 0(200) )に対し,I (200) /I 0(200) ≦5となる,厚みが18μm未満であることを特徴とする二層可撓性銅張積層板の導電体として使用される圧延銅箔。
  3. Snが0.05〜0.25 %,残部Cu及び不純物からなり,不純物中のSが10ppm以下,Bi,Pb,Sb,Se,As,Fe及びTeの合計濃度が10ppm以下,Oが60ppm以下,Zr,Ti,Mg,Ca,Si,Al,Mn及びCrの各濃度が1ppm以下であり,圧延面と平行な断面の組織を観察した場合に,直径が2μmを超える介在物又は析出物の平均個数が0.01個/mm以下,圧延面においてX線回折で求めた200面の積分強度(I (200) )が,微粉末銅のX線回折で求めた200面の積分強度(I 0(200) )に対し,I (200) /I 0(200) ≦5となる,厚みが18μm未満であることを特徴とするチップオンフレックス(Chip on Flexible Printed Circuit)の導電体として使用される圧延銅箔。
  4. 1〜5ppmのPを含有することを特徴とする請求項1〜3のいずれかに記載の圧延銅箔。
  5. 厚みが10μm以下であることを特徴とする請求項1〜4のいずれかに記載の圧延銅箔。
  6. 樹脂フィルムと張り合わせられた後,エッチング加工により幅が20μm以下の電極リードが形成されることを特徴とする請求項1〜5のいずれかに記載の圧延銅箔。
  7. 最大幅が10μmを超えるピンホールの平均個数が,1mの面積に対し,10個以下であることを特徴とする請求項1〜6のいずれかに記載の圧延銅箔。
  8. 圧延上がりの引張り強さが450MPa以上であり,300℃で1時間焼鈍後の引張り強さが350MPa以上であり,導電率が85%IACS以上であることを特徴とする請求項1〜7のいずれかに記載の圧延銅箔。
  9. 接触粗さ計を用いて圧延方向と直角な方向に測定した最大高さ(Ry)が,1μm以下であることを特徴とする請求項1〜8のいずれかに記載の圧延銅箔。
  10. 次の(1)〜(3)の工程を順次行うことを特徴とする請求項1〜のいずれかに記載の圧延銅箔の製造方法,(1)溶銅中のO濃度を10ppm以下に下げ,必要に応じてPを添加し,その後Snを添加する工程,(2)溶銅を鋳造してインゴットとし,熱間圧延により厚さが3mm〜20mmの板を得る工程,(3)冷間圧延と再結晶焼鈍を繰り返し,最後に冷間圧延で厚みが18μm以下の銅箔を得る工程。ただし,▲1▼最終の冷間圧延加工度を85〜98%, ▲2▼最終冷間圧延前の再結晶焼鈍(最終焼鈍)後の平均結晶粒径を15μm以下, ▲3▼最終焼鈍前の冷間圧延加工度を95%以下とする。
  11. 請求項1〜のいずれかに記載の圧延銅箔の樹脂との接着面に銅又は銅合金めっきが施され,このめっき面において,接触粗さ計を用いて圧延方向と直角な方向に測定した最大高さ(Ry)が2μm以下であることを特徴とする圧延めっき箔。
  12. 請求項1〜のいずれかに記載した圧延銅箔又は請求項11に記載した圧延めっき箔を用いた二層銅張積層板。
  13. 請求項12の二層銅張積層板を用いたチップオンフレックス(Chip on Flexible Printed Circuit)。
  14. エッチング加工により形成された電極リードの幅が,20μm以下であることを特徴とする請求項13のチップオンフレックス(Chip on Flexible Printed Circuit)。
JP2002050700A 2002-02-27 2002-02-27 銅張積層板用圧延銅箔及びその製造方法(2) Expired - Fee Related JP3911173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002050700A JP3911173B2 (ja) 2002-02-27 2002-02-27 銅張積層板用圧延銅箔及びその製造方法(2)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002050700A JP3911173B2 (ja) 2002-02-27 2002-02-27 銅張積層板用圧延銅箔及びその製造方法(2)

Publications (2)

Publication Number Publication Date
JP2003253357A JP2003253357A (ja) 2003-09-10
JP3911173B2 true JP3911173B2 (ja) 2007-05-09

Family

ID=28662861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002050700A Expired - Fee Related JP3911173B2 (ja) 2002-02-27 2002-02-27 銅張積層板用圧延銅箔及びその製造方法(2)

Country Status (1)

Country Link
JP (1) JP3911173B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4539960B2 (ja) * 2004-04-30 2010-09-08 日鉱金属株式会社 プリント配線基板用金属材料
JP4744938B2 (ja) * 2004-06-04 2011-08-10 Jx日鉱日石金属株式会社 プリント配線基板用金属材料
JP4524471B2 (ja) 2004-08-30 2010-08-18 Dowaメタルテック株式会社 銅合金箔およびその製造法
JP2006283078A (ja) * 2005-03-31 2006-10-19 Nikko Kinzoku Kk 銅張積層板用圧延銅箔及びその製造方法
JP4744937B2 (ja) * 2005-05-31 2011-08-10 Jx日鉱日石金属株式会社 プリント配線基板用金属材料
JP5320638B2 (ja) * 2008-01-08 2013-10-23 株式会社Shカッパープロダクツ 圧延銅箔およびその製造方法
JP5411192B2 (ja) * 2011-03-25 2014-02-12 Jx日鉱日石金属株式会社 圧延銅箔及びその製造方法
JP5753115B2 (ja) * 2012-03-12 2015-07-22 Jx日鉱日石金属株式会社 プリント配線板用圧延銅箔
JP6361194B2 (ja) * 2014-03-14 2018-07-25 三菱マテリアル株式会社 銅鋳塊、銅線材、及び、銅鋳塊の製造方法
JP6827022B2 (ja) * 2018-10-03 2021-02-10 Jx金属株式会社 フレキシブルプリント基板用銅箔、それを用いた銅張積層体、フレキシブルプリント基板、及び電子機器

Also Published As

Publication number Publication date
JP2003253357A (ja) 2003-09-10

Similar Documents

Publication Publication Date Title
JP3962291B2 (ja) 銅張積層板用圧延銅箔およびその製造方法
KR100466062B1 (ko) 적층판용 구리합금박
US6767643B2 (en) Copper-alloy foil to be used for laminate sheet
JP2003193211A (ja) 銅張積層板用圧延銅箔
JP3911173B2 (ja) 銅張積層板用圧延銅箔及びその製造方法(2)
KR100491385B1 (ko) 적층판용 구리합금박
US20030108766A1 (en) Copper alloy foil
JP4662834B2 (ja) 回路用銅又は銅合金箔
KR100504518B1 (ko) 적층판용 구리합금박
KR20190089732A (ko) 플렉시블 프린트 기판용 동박, 그것을 사용한 구리 피복 적층체, 플렉시블 프린트 기판, 및 전자 기기
JP2003041334A (ja) 積層板用銅合金箔
JP5933943B2 (ja) フレキシブルプリント配線板用圧延銅箔、銅張積層板、フレキシブルプリント配線板及び電子機器
JP2002226928A (ja) 積層板用銅合金箔
JP2002249835A (ja) 積層板用銅合金箔
JP4798894B2 (ja) 積層板用銅合金箔
JP4550263B2 (ja) 積層板用銅合金箔
JP5940010B2 (ja) 表面粗化処理銅箔及びその製造方法、並びに回路基板
JP2003034830A (ja) 積層板用銅合金箔
JP2003041332A (ja) 積層板用銅合金箔
JP2003041333A (ja) 積層板用銅合金箔
JP4798890B2 (ja) 積層板用銅合金箔
JP2003034829A (ja) 積層板用銅合金箔
JP2003055723A (ja) 積層板用銅合金箔
JP7027602B1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
JP7014884B1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040729

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3911173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140202

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees