Nothing Special   »   [go: up one dir, main page]

JP3988735B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3988735B2
JP3988735B2 JP2004073305A JP2004073305A JP3988735B2 JP 3988735 B2 JP3988735 B2 JP 3988735B2 JP 2004073305 A JP2004073305 A JP 2004073305A JP 2004073305 A JP2004073305 A JP 2004073305A JP 3988735 B2 JP3988735 B2 JP 3988735B2
Authority
JP
Japan
Prior art keywords
semiconductor device
bonding material
circuit board
plate
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004073305A
Other languages
English (en)
Other versions
JP2005260181A (ja
Inventor
和弘 鈴木
俊章 守田
寿之 今村
渡辺　　純一
光明 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2004073305A priority Critical patent/JP3988735B2/ja
Priority to US11/062,867 priority patent/US7372132B2/en
Priority to DE102005008491A priority patent/DE102005008491B4/de
Publication of JP2005260181A publication Critical patent/JP2005260181A/ja
Application granted granted Critical
Publication of JP3988735B2 publication Critical patent/JP3988735B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワー半導体モジュール装置に関し、特に効率的熱放散性を実現する樹脂封止型パワー半導体モジュール装置及びその製造方法に関する。
インバータ、コンバータ、サーボ等の電子機器用に従来からパワー半導体モジュール装置が用いられてきた。図５は、一般的なパワー半導体モジュール装置の構成例を示す断面図である。図５に示すように、パワー半導体モジュール装置は、セラミックス材１０２の表裏に金属板１０３ａ、１０３ｂを接合した回路基板が、金属ベース板１０１上に半田１０４ａを用いて固定されている。さらに、上記回路基板の表側金属板１０３ａには半田１０４ｂを用いて半導体素子１０６が固定されている。
金属ベース板１０１には、インサート成型された外部取り出し端子１０８を有する外囲ケース１０７が、金属ベース板１０１から直立するように接着されている。アルミニウムボンディングワイヤ１０９により、半導体素子１０６と外部取り出し端子１０８との間の電気的接続が行われる。そして、外囲ケース１０７により画定される内部空間中には、シリコーンゲル等の樹脂材１１０が充填されている。
上述のようなインバータ、コンバータ、サーボ等の電子機器では、通常搭載されているダイオード、トランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ等の種々のパワー系に利用可能な半導体素子に関して、それぞれの発熱量に応じて回路基板の絶縁及び熱伝導機能を担うセラミックス材が選択されている。発熱量の大きな大、中容量品では、主として、窒化アルミニウムセラミックスが用いられており、中小容量品ではアルミナセラミックスが用いられている。
特に、環境負荷低減への要求が高まる中、ハイブリッド車を始めとして自動車へのパワー半導体搭載デバイスの適用が急速に進められている。従来、自動車駆動系に適用されるパワーデバイスは発熱量が大きいため、窒化アルミニウムを絶縁層とする回路基板が用いられてきた。
材料開発技術の進展に伴い、以前から注目されていた材料であって優れた強度特性を有する窒化珪素も、高強度と共に高熱伝導性を合わせ持ち、窒化アルミニウム回路基板に代わりうる材料として窒化珪素回路基板への応用研究が進められている（例えば、特許文献１から特許文献３参照）。
特開平９−１６２３２５号公報 特開平１０−１９０１７６号公報 特開２００２−８４０４６号公報
熱的特性の面では窒化珪素よりも窒化アルミニウムの方が優れている。例えば、一特性例として、熱伝導率に関しては、窒化アルミニウムが１５０Ｗ／（ｍ・Ｋ）、窒化珪素が７０Ｗ／（ｍ・Ｋ）程度である。ところで、自動車搭載用には、高放熱性に加え、耐振動・衝撃性を含む機械的強度信頼性も要求される。上述のように、窒化アルミニウムは熱伝導性に優れた材料ではあるが、強度的特性にやや劣る面がある。温度サイクルのように繰り返し熱歪が加えられた場合や、繰り返し振動、衝撃を受けた場合に、割れ等の材料破壊発生が問題となる。材料破壊が起こり易い材料を絶縁層として回路基板を構成すると、上記材料破壊は、回路基板の絶縁破壊、高放熱性搭載部品の放熱経路阻害等から、システム全体の故障に繋がる可能性がある。このような事情から、厳しい信頼性が要求される自動車車載用途向け回路基板には、高い放熱性と共に高い強度特性が望まれている。これに関する特性例として、曲げ強度に関しては、窒化アルミニウムが３５０ＭＰａ程度であり、窒化珪素は７００ＭＰａ以上の値を示すという点で優れているが、実際の応用面では、高強度性と高熱伝導性とを発揮させることが難しかった。
本発明の目的は、自動車車載用途等の厳しい各種信頼性が要求される分野にも適用可能な程度に高強度性と高熱伝導性とを合わせ持つ樹脂封止型半導体モジュール装置及びその製造方法を提供することにある。
本発明の一観点によれば、熱伝導性のベース板と、該ベース板に接合材で接合された絶縁回路基板と、該絶縁回路基板上に搭載された電子部品と、前記ベース板に接着された外囲ケースであって前記ベース板と前記外囲ケースとにより内部に前記電子部品の収容部を形成する外囲ケースと、を含む樹脂封止型半導体装置であって、前記絶縁回路基板が、絶縁板と該絶縁板の表裏に接合された金属板とを有しており、前記金属板の厚さの和が０．９ｍｍから２．２ｍｍの範囲にあって、かつ、前記接合材の最小厚さが５０μｍ以上に保たれていることを特徴とする樹脂封止型半導体装置が提供される。金属板が比較的厚い場合に、接合材の厚さを５０μｍ以上に保つことで、接合材中に生成するボイドを除去することができる。
また、熱伝導性のベース板と、該ベース板に接合材で接合された絶縁回路基板と、該絶縁回路基板上に搭載された電子部品と、前記ベース板に接着された外囲ケースであって前記ベース板と前記外囲ケースとにより内部に前記電子部品の収容部を形成する外囲ケースと、を含む樹脂封止型半導体装置であって、前記絶縁回路基板が、絶縁板と該絶縁板の表裏に接合された金属板を有しており、前記金属板の厚さの和が０．９ｍｍから２．２ｍｍの範囲にあって、かつ、前記接合材中に、該接合材中に発生する気体の導通路を形成する壁部が設けられていることを特徴とする樹脂封止型半導体装置が提供される。金属板が比較的厚い場合に、接合材中に導通路を形成することで接合材中に生成するボイドを除去することができる。
また、熱伝導性のベース板と、該ベース板に接合材で接合された絶縁回路基板と、該絶縁回路基板上に搭載された電子部品と、前記ベース板に接着された外囲ケースであって前記ベース板と前記外囲ケースとにより内部に前記電子部品の収容部を形成する外囲ケースと、を含む樹脂封止型半導体装置であって、以下の要件（ａ）及び（ｂ）を具備することを特徴とする樹脂封止型半導体装置が提供される。（ａ）前記絶縁回路基板は、セラミックス板の表裏にそれぞれ金属板が接合された構成を有しており、それぞれの面に接合される金属板の厚さの和が０．９ｍｍ〜２．２ｍｍの範囲にある。（ｂ）前記接合材中に、壁部を形成する略球状の構成物が添加されている。金属板が比較的厚い場合に、接合材中に壁部を形成する構造物を添加することで、接合材中に生成するボイドを除去することができる。
前記構成物が、前記接合材の融点よりも高い融点を有する金属粒又は前記ベース板又は前記金属板の少なくとも一方に形成された突起により構成されることを特徴とする。前記金属粒又は前記金属突起を含む構造物は、その径又は高さが異なる第１構造物群と第２の構造物群とを有することを特徴とする。第１構造物群は前記ベース板と前記絶縁板裏に接合された金属板との間の間隔規定用に設けられ、第２の構造物群は通路画定用に設けられる。
前記金属粒の最大径又は前記金属突起の最大高さは、５０μｍから２００μｍの範囲にあり、該構造物の添加量は、前記接合材中の導電性成分の体積に対して０．００５ｖｏｌ％〜５ｖｏｌ％の範囲にあることを特徴とする。これにより、凝集が防止でき、通路が形成されやすくなる。
本発明の他の観点によれば、第２の接合材により電子部品を搭載した絶縁回路基板であって、絶縁板の表裏にそれぞれ金属板であってその厚さの和が０．９ｍｍから２．２ｍｍの範囲にある金属板を接合した絶縁回路基板を準備する工程と、伝導性ベース板上に前記絶縁回路基板を第１の接合材により接合する工程であって、前記第１の接合材の最小厚さを５０μｍ以上に確保しつつ、減圧下において前記第１の接合材をリフローする工程とを有することを特徴とする半導体装置の製造方法が提供される。
前記減圧の条件は、前記リフローする工程中に前記第１の接合材中に生成するボイドが基板端部から抜ける程度の条件であることを特徴とする。これにより、前記第１の接合材中の気体が容易に移動できる。
本発明によれば、強度特性に優れた窒化珪素の表裏に厚い金属板を接合した回路基板を用いるとともに、この回路基板をベース板に搭載する半田層に略球状構成物を配置させて減圧下で半田付けを行うことにより、半田接合層中のボイド様欠陥がほとんど無くなるため、一般的な回路基板を用いた半導体装置に比べ、放熱特性に優れると共に強度的信頼性にも優れた半導体装置を実現することができるという利点がある。
また、窒化珪素の表裏に厚い金属板を接合した回路基板とすることにより、回路基板としての熱膨張係数を金属ベース板の熱膨張係数に近づけることが可能となるため、回路基板と金属ベース板を接合する半田部に発生する応力疲労を低減することが可能となり、半導体装置の長寿命化を実現することができるという利点がある。
窒化アルミニウムに比べ熱伝導性に劣る窒化珪素を回路基板の絶縁層として用いる場合、絶縁特性を確保できる範囲で絶縁層の厚さを小さくすれば、窒化アルミニウム回路基板の放熱特性に近づけることが可能である。さらに、絶縁層の表裏に接合する金属板の厚さを厚くして熱拡がりを改善すれば、窒化アルミニウムを用いる場合よりも熱伝導性に優れる回路基板を実現することが可能である。薄い絶縁層に厚い金属板を接合すると、接合時に発生する応力で絶縁層に割れ等の不具合が発生し易くなるが、強度特性に優れた窒化珪素を用いることにより上記構成の実現が可能となる。
しかしながら、良熱伝導性のベース板上に半田を用いて回路基板を搭載する際、厚い金属板を接合した回路基板では重量が増加するため半田層の厚さが薄くなり、半田層中にボイドがトラップされ易くなることが発明者らの検討により判明した。従って、半田層中のボイドは熱放散特性を阻害するため、このボイド発生を抑制する技術が重要である。
上記考察に基づいて、以下に本発明の実施の形態による樹脂封止型半導体モジュール装置について図面を参照しつつ説明を行う。まず、本発明の第１の実施の形態による樹脂封止型半導体モジュール装置について説明する。図１は、本実施の形態による樹脂封止型半導体モジュール装置の組立工程を示す工程図である。図１（ａ）に示すように、本実施の形態による樹脂封止型半導体モジュール装置用回路基板１ａは、厚さ０．６３５ｍｍの窒化珪素板２の表裏に、それぞれ１．０ｍｍ、０．８ｍｍの銅板を活性金属により接合した構造を有している。窒化珪素板２の表側に銅板３ａが接合されており、銅板３ａには、所定の回路パターンが例えばエッチング法などの公知の方法により形成されている。以下では、窒化珪素板２の表側の銅板を回路パターンと称し、裏側の銅板を裏パターンと称する。尚、回路パターン、裏パターン、さらにベース板等、本発明の各実施の形態において用いられる銅素材は、通常、最終的にニッケルメッキを施しているが、ニッケルメッキに関しては図示を省略する。
まず、半導体素子が搭載される回路パターン３ａ上の所定の位置と、回路基板１ａが載置されるベース板１の所定の位置に、例えば印刷技術を用いて厚さ２００μｍの錫銀銅系クリーム半田層４ａを形成する。良熱伝導性のベース板１上の半田４ａ中には、最大粒径１００μｍ、平均粒径７０μｍのニッケル粒５を分散させている。この際、クリーム半田のフラックス成分以外の金属成分に対するニッケル粒の体積割合は、０．２ｖｏｌ％である（図１（ａ））。
次に、半導体素子（チップ）６（例として、チップサイズ６．５ｍｍ×８ｍｍ、定格電流１００Ａのダイオード素子を用いた。）、回路基板１ａ、ベース板１を予め決められた所定の位置に載置した後、半田リフローを行うためのリフロー炉（図示せず）にセットした。リフロー炉内を窒素雰囲気に置換した後、２８０℃に加熱した。半田が溶融した時点で炉内を１Ｐａまで減圧し、窒素を導入した後、室温付近まで冷却して半田接合工程を完了した（図１（ｂ））。
フラックスを洗浄後、外部取り出し端子８をインサート成型した外囲ケース７を、ベース板１に接着し（図１（ｃ））、アルミボンディングワイヤー９により所定の結線を行った。次いで、シリコーンゲル１０を、ベース板１と外囲ケース７とにより画定されるパッケージ内に注入し、シリコーンゲル１０を加熱硬化させて樹脂封止型半導体装置Ａが完成する（図１（ｄ）参照）。
樹脂封止型半導体装置Ａの回路基板１ａの下の半田接合層４ａを、図示しない超音波探傷装置用いて観察したところ、この半田接合層４ａ中にボイド等の欠陥はほとんど見られなかった（半田接合領域に対する欠陥部の面積比は０．５％以下であった）。さらに、搭載した素子に電流を流して発熱させ、半導体装置の熱抵抗を測定したところ、０．２℃／Ｗであった。
ここで、組み立てた樹脂封止型半導体装置に−６０℃と１５０℃との間で温度サイクル処理を５００回加え、温度サイクル処理後に装置の状態を観察するとともに、素子の特性測定を行った。その結果、素子等の部材の破壊や接合部の剥がれ等の異常は観察されず、加えて、熱抵抗値もほとんど変化していなかった。
次に、図２及び図３を参照して、本発明の実施の形態による樹脂封止型半導体装置についてさらに詳細に説明を行う。図２（ａ）、（ｂ）は、本実施の形態による樹脂封止型半導体装置の製造工程中における、減圧時の半田層中のボイド（欠陥）が排除される様子を示す模式的な図面であり、図２（ａ）は、半田層の厚さが５０μｍ未満の場合、図２（ｂ）は、半田層の厚さが５０μｍ以上の場合を示す図である。図３（ａ）から（ｃ）までは、本実施の形態による樹脂封止型半導体装置において、半田層中のボイド（欠陥）を除去するのに有効な構成例を示す断面図である。適宜、図１も参照しつつ説明を行う。
本実施の形態による樹脂封止型半導体装置は、図１（ｄ）に示すように、良熱伝導性のベース板１と、ベース板１に対して第１の接合材により接合された絶縁回路基板２と、絶縁回路基板２上に第２の接合材により接合し搭載された半導体素子６を含む各種電子・電気部品と、ベース板１に接着された外囲ケース７とを備え、ベース板１と外囲ケース７とにより半導体素子６を収納するパッケージケースを構成している。さらに、上記半導体素子６を樹脂１０により封止した樹脂封止型半導体装置において、絶縁回路基板２がセラミックス板の表裏に複数の金属板３ａ、３ｂが接合された構成を有しており、かつ、表裏に接合される金属板３ａ、３ｂの厚さの和が０．９ｍｍから２．２ｍｍの範囲であって、さらに、第１の接合材４ａ中において発生する気体が製造工程において容易に移動できるように、流動性のある第１の接合材４ａの厚さとして５０μｍ以上を確保する構成物を有する。
加えて、良熱伝導性のベース板１と、ベース板１に第１の接合材４ａで接合された絶縁回路基板１ａと、絶縁回路基板１ａ上に第２の接合材４ｂにより接合され搭載された半導体素子６を含む各種電子・電気部品と、ベース板１に接着された外囲ケース７とを備え、ベース板１と外囲ケース７とにより半導体素子６を収納するパッケージケースを構成し、半導体素子６を樹脂１０により封止した樹脂封止型半導体装置において、以下の条件（ａ）から（ｂ）を有する。
条件（ａ）： 絶縁回路基板１ａが、セラミックス板２の表裏に複数の金属板３ａ、３ｂが接合された構成を有しており、表裏それぞれの面に接合される金属板３ａと３ｂとの厚さの和が０．９ｍｍから２．２ｍｍの範囲にある。
条件（ｂ）： 第１の接合材４ａ中に、概略球状の構成物が添加されている。この構成物は、上記第１の接合材４ａ中に添加され、例えば、最大粒径５０μｍ〜２００μｍの概略球状のニッケル等金属性添加物である。
一方、回路基板の反りを抑えるためには、表裏の金属板の厚さバランスも重要であり、面積が大きい裏側金属板の厚さを表側金属板の厚さよりも薄くすることが有効になる。
放熱特性向上の点からは表裏金属板の厚さは厚い程、効果的である。しかしながら、表側金属板上に搭載される半導体素子との接合信頼性を考慮すると、金属板厚さに制限が発生する。表側板厚が大きくなるにつれて金属的特性が次第に表面化するため、ここに搭載される半導体素子との熱膨張係数のミスマッチが大きくなり、搭載できる半導体素子サイズに制限が発生するようになる。十分な電流容量を確保するためには１ｃｍ角程度の半導体素子を搭載できることが必要であるが、表側板厚が１．５ｍｍを超えると、１ｃｍ角サイズの半導体素子を接合する半田層の信頼性確保が困難となる。尚、表側板厚／裏側板厚が１．５ｍｍ／１．２ｍｍの構成を実現することは可能であるが、上記した搭載する半導体素子サイズとの整合性の観点から、表側板厚／裏側板厚は１．２ｍｍ／１．０ｍｍ以下に抑えることが望ましい。一方、窒化珪素回路基板で窒化アルミニウム回路基板並みの熱伝導特性を実現するためには、表側板厚／裏側板厚が０．５ｍｍ／０．４ｍｍ以上であることが必要である。以上の理由から、表側板厚と裏側板厚との組み合わせ（表側板厚/裏側板厚）は、０．５ｍｍ／０．４ｍｍ〜１．２ｍｍ／１ｍｍの範囲内にあることが望ましい。すなわち、表裏に接合される金属板の厚さの和が０．９ｍｍ〜２．２ｍｍの範囲内にあることが望ましい。
窒化珪素絶縁層からなる絶縁板又はセラッミックス板の厚さは、小さくなるほど熱伝導特性には有利であるが、一方で絶縁特性が低下すると共に反り易くなる傾向にある。目標とする熱伝導特性、絶縁特性、反り量を考慮して回路基板の絶縁層厚さ及び表裏金属板厚さを設定することになる（厚さ０．１ｍｍ〜２ｍｍ程度が好ましい）。
前述したように、回路基板の重量が増加すると、その重量により回路基板の下の半田層が薄くなり、半田層厚さが３０μｍ以下の場合には、半田層中の気体が残留することに起因するボイド等の欠陥が半田層中にトラップされて放熱特性が阻害される。この欠陥は減圧をしただけでは除去できない。基板下の半田層の厚さは厚過ぎると熱放散性を阻害するため、半田層が分担する応力緩和効果とのバランスから、１００μｍ程度に設定している。この半田層の厚さ確保のために、一般的には、半田層中にスペーサを配置させたり部材に突起を設けたりするなどの従来例は存在するが、発明者は、回路基板の下の半田層に気体の移動を容易にする構成物を配置しておくことにより、加熱工程において半田層中に発生したボイド等の欠陥の残留を、減圧により大幅に減少できることを見出したものである。欠陥排除に関する効果は、部品搭載後の半田層の最小厚さに関係し、半田層厚さが５０μｍ以上であれば有効に機能することが発明者の検討で明らかになった。半田層の厚さが４０μｍ前後の領域では、欠陥を除去できない場合も発生し、安定した欠陥排除を実現することは困難であった。
図２（ａ）に示すように、半田層厚さが上記のように５０μｍ未満の場合には、常圧（左図）から減圧（中央の図）にした時に、その際の減圧度に応じて半田層４ａ中の欠陥（ボイド）１１の体積は膨張するものの（１１ａ）、欠陥１１と上下表面との付着力の影響が大きいため欠陥１１の、銅板３ｂとベース板１との間の接合面の面内方向に関する移動は阻害されやすく、減圧を解除した後に（右図）おいても、欠陥１１は半田層４ａ内に残留しやすい（１１ｂ）。
これに対して、半田層厚さが５０μｍ以上の図２（ｂ）の場合には、減圧時、欠陥は体積膨張すると共に外部への移動も容易であるため、欠陥が半田層中から排除される確率が高くなる（図２（ｂ）の中央図と右図参照）。上記した半田厚さに関わる状況を勘案すると、半田層の厚さを規定する構成物の、上記接合面の法線方向の厚さは、５０μｍ〜２００μｍの範囲にあるのが好ましい。
減圧時の減圧度については、本発明者らの検討により、少なくとも１００Ｐａ以下の減圧度が必要であった。減圧度に下限は無いと考えているが、各種材料で構成されている半導体装置を対象とする場合、０．１Ｐａ以下の減圧度を実現することは困難である。より現実的に有効な欠陥排除を実現できる減圧度は１〜１００Ｐａである。
構成物として、図３（ａ）〜（ｃ）までに示す各種構成物を適用することが有効である。図３（ａ）は、ベース板１の半田接合面側に接合面の法線方向に関する高さ５０μｍ〜２００μｍの突起構造１−ａを設けた構成を示す断面図である。図３（ａ）に示すように、突起構造１−ａの上面が窒化珪素板２の下面と当接することにより、半田層４ａの厚さを上記の値に規定することができる。図３（ｂ）は、絶縁回路基板の裏側側の裏面金属板３ｂに、接合面の法線方向に関する高さ５０μｍ〜２００μｍの下方へ突出する突起構造３ｂ−ａを設けた構成を示す断面図である。この場合も、突起構造３ｂ−ａの下面がベース板１の上面と当接することにより、半田層４ａの厚さを上記の値に規定することができる。図３（ｃ）は、回路基板１ａ（図１、以下同様）の下の半田層４ａ内に、最大粒径５０μｍ〜２００μｍの概略球状の構成物５を配置させたものである。図３（ｃ）に示す概略球状構成物５は、半田が溶融した状態でも溶融せずに安定に存在できるものであり、半田との濡れ性等も考慮するとニッケル、亜鉛、金、銀、チタン、銅、白金から選ばれる金属材料粒が適当である。但し、本発明の主旨に適う材料であれば良く、これら材料のみに限定するものではない。概略球状の構成物の添加量は、多すぎると凝集等が生じやすいため、半田の体積に対して０．００５ｖｏｌ％〜５ｖｏｌ％の範囲内で調整するのが適当である。５ｖｏｌ％を超えると構成物５の重なりが発生し易くなって半田層の厚さが厚くなり易い。一方、０．００５ｖｏｌ％以下の場合は、構成物５を均一に分布させることが難しくなり、場合によっては構成物５の分布が偏ることにより所望のボイド抜け道が形成できない危険性が高くなる。添加量を上記範囲に保つことにより、ボイド形成時における外部への抜け道（通路）が形成されやすい。
上記突起構造又は球状構造物により、接合面間を適切な間隔に保ち、半田層内にボイドが外部に逃げやすい通路を形成することで、製造工程、特に半田リフロー工程において生成したボイドを外部に逃がし、ボイドによる欠陥の残留を防止することができる。
尚、上記突起構造又は球状構造物は、例示であり、例えば突起構造が半田層の一端側から他端側まで延びる溝を形成するようにしても良い。
以上に説明したように、本実施の形態による樹脂封止型半導体装置において、窒化珪素を絶縁層に用いることにより、厚さ１ｍｍ程度の金属板を接合した場合においても優れた強度を有する回路基板を実現することができることがわかった。さらに、回路基板のベース板１上への搭載工程において、ニッケル粒を添加した半田を用いて減圧下で半田付けを行うことにより、半田層中のボイド様欠陥発生を抑えることができ、欠陥の発生を抑制することができることがわかった。欠陥の発生を抑制できるとともに、回路基板１ａに接合する金属板の厚さを厚くすることが可能になったことにより、窒化珪素を用いた場合でも、窒化アルミニウム回路基板（後述する比較例５のケース）と同程度の熱抵抗を実現することができるという利点がある。
次に、図３の変形例について説明する。図４（ａ）から（ｄ）までは、構造物の種々の形態について示す図である。平均粒径又は平均高さの異なる構造物又は形態の異なる構造物の組み合わせを示す図である。基本的には、構造物が第１構造物群と第２の構造物群とを有しており、第１構造物群は間隔規定用であり、第２の構造物群は第１構造物群よりも小さく、絶縁回路基板１ａ下の銅板３ｂとベース板１との間隔を規定することはないが半田層のリフロー時に発生するボイドを抜くための通路を画定する機能を有する。粒径又は高さは、図示したような規則正しい構成を必要とするものではなく、例えばガウス分布などを有していても良い。もちろん、第２の構造物群よりもさらに径又は高さの小さい第３の構造物群を設けても良い。
図４（ａ）に示す構造は、絶縁回路基板１ａ下の銅板３ｂとベース板１との間に、両者の間隔を規定するための粒径を有する第１の球状構造物Ｒ１と、これよりも径の小さな第２の球状構造物Ｒ２とを有している。第２の球状構造物Ｒ２は、それ同士の間又は第１の球状構造物Ｒ１との間にリフロー時に発生するボイドを抜くための通路を形成する。
図４（ｂ）に示す構造は、絶縁回路基板１ａ下の銅板３ｂとベース板１との間に、ベース板１又は銅板３ｂに形成され（図ではベース板１に形成されている）、両者の間隔を規定するための高さを有する第１の突起Ｔ１と、これよりも高さの低い第２の突起Ｔ２とを有している。この場合も、第２の突起Ｔ２は、それ同士の間又は第１の突起Ｔ１との間にリフロー時に発生するボイドを抜くための通路を形成する。これら突起構造は、例えばプレス加工、切削加工等で形成することが可能であるが、これら手法に限定されるものではない。
図４（ｃ）に示す構造は、絶縁回路基板１ａ下の銅板３ｂとベース板１との間に、両者の間隔を規定するための粒径を有する第３の球状構造物Ｒ３と、その粒径より高さの低い第３の突起Ｔ３とを有している。この場合も、第３の突起Ｔ３は、それ同士の間又は第３の球状構造物Ｒ３との間にリフロー時に発生するボイドを抜くための通路を形成する。尚、この場合には、第３の粒状構造物Ｒ３が隣接する第３の突起Ｔ３同士の間に形成される溝Ｇ１内に挟まることがないように、溝Ｇ１の幅をＲ３の粒径よりも大きくする必要がある。
図４（ｄ）に示す構造は、絶縁回路基板１ａ下の銅板３ｂとベース板１との間に、両者の間隔を規定するための高さを有する第４の突起Ｔ４と、その高さよりも小さい粒径を有する第４の球状構造物Ｒ４とを有している。この場合も、第４の突起Ｔ４は、それ同士の間又は第４の球状構造物Ｒ４との間にリフロー時に発生するボイドを抜くための通路を形成する。この場合にも、第４の粒状構造物Ｒ４の粒径が、隣接する第４の突起Ｔ４同士の間に形成される内に挟まることがないように、溝幅を粒径よりも大きくする必要がある。尚、図示はしないが、ベース板１又は銅板３ｂに凹溝を形成しても良い。
前述のように、回路基板の絶縁層として窒化珪素を用いる場合には、絶縁層厚さを薄くするとともに、表裏に接合する金属板の厚さを厚くすることにより、窒化アルミニウム回路基板を上回る放熱特性を実現することも可能である。これを考慮すると、表側金属板の厚さは０．５ｍｍ以上あることが好ましい。
次に、本発明の第２の実施の形態による樹脂封止型半導体装置について図面を参照しつつ説明を行う（図１参照）。本実施の形態においては、用いる回路基板１ａの構成が異なる以外は第１の実施の形態と同じ条件下で樹脂封止型半導体装置を組み立てた。ここで用いた回路基板１ａは、厚さ０．３ｍｍの窒化珪素２の表裏に、それぞれ０．５ｍｍ、０．４ｍｍの銅板を活性金属により接合したものである。本実施の形態による樹脂封止型半導体装置の回路基板１ａ下の半田接合層４ａを、超音波探傷装置により観察したところ、この半田層４ａ中にボイド等の欠陥はほとんど見られなかった（半田接合領域に対する欠陥部の面積比は０．５％以下）。さらに、搭載した素子に電流を流して発熱させ、半導体装置の熱抵抗を測定したところ、熱抵抗値０．２℃／Ｗであった。
また、組み立て後の樹脂封止型半導体装置に対して、同様に−６０℃と１５０℃との間の温度サイクル処理を５００回加え、温度サイクル処理後に状態観察及び特性測定を行った。その結果、本実施の形態による樹脂封止型半導体装置において部材の破壊や接合部の剥がれ等の異常は観察されず、熱抵抗値もほとんど変化しないことがわかった。回路基板１ａの窒化珪素の厚さを第１の実施の形態の場合よりも薄くすることにより、表裏に接合する金属板の厚さを第１の実施の形態の場合よりも薄くしても窒化アルミニウム回路基板（後述する比較例５）並みの熱抵抗特性を実現できることがわかった。
次に、本発明の第３の実施の形態による樹脂封止型半導体装置について図面を参照しつつ説明を行う（図１参照）。本実施の形態においては、用いる回路基板１ａの構成が異なる以外は第１の実施の形態と同じ条件下で樹脂封止型半導体装置を組み立てた。ここで用いた回路基板１ａは、厚さ０．３ｍｍの窒化珪素２の表裏に、それぞれ０．７ｍｍ、０．５ｍｍの銅板を活性金属により接合したものである。本実施の形態による樹脂封止型半導体装置の回路基板１ａ下の半田接合層４ａを、超音波探傷装置を用いて観察したところ、この半田層４ａ中にボイド等の欠陥はほとんど見られなかった（半田接合領域に対する欠陥部の面積比は０．５％以下）。さらに、搭載した素子に電流を流して発熱させ、半導体装置の熱抵抗を測定したところ、熱抵抗値０．１３℃／Ｗであった。
さらに、組み立て後の樹脂封止型半導体装置に対して、同様に−６０℃と１５０℃との間の温度サイクル処理を５００回加え、温度サイクル処理後に状態観察及び特性測定を行った。その結果、本実施の形態による樹脂封止型半導体装置において部材の破壊や接合部の剥がれ等の異常は観察されず、熱抵抗値もほとんど変化しないことがわかった。回路基板１ａの窒化珪素の厚さを第１の実施の形態の場合よりも薄くすることにより、強度面、熱抵抗特性とともに、窒化アルミニウム回路基板（後述する比較例５）より優れる回路基板を実現することができることがわかった。
次に、本発明の実施の形態による装置と比較例による装置とについて説明する。
第１比較例においては、回路基板１ａ（図１参照、以下同様）下の半田が異なる以外は第１の実施の形態と同じ条件で、樹脂封止型半導体装置を組み立てた。ここで用いた回路基板１ａの下の半田４ａは、ニッケル粒５を添加しない錫銀銅系クリーム半田である（図１参照）。
本第１比較例による樹脂封止型半導体装置の回路基板１ａの下の半田接合層４ａを、超音波探傷装置で観察したところ、この半田層４ａ中にはボイド様欠陥が多く発生していた。特に、回路基板１ａ中央部にボイド様欠陥が集中して分布する傾向にあった（半田接合領域に対する欠陥部の面積比は１５〜２５％）。さらに、搭載した素子に電流を流して発熱させ、半導体装置の熱抵抗を測定したところ、熱抵抗は、０．２５から０．３℃／Ｗであった。第１比較例においては、回路基板１ａ下の半田層４ａ中にニッケル粒を添加していないため、半田付けを減圧下で行っても、ボイド様欠陥が多く発生している。この欠陥の発生領域は、搭載素子直下領域と重なる傾向にあったことから、半導体装置の熱放出に関して悪影響を及ぼすことがわかる。
次に、第２比較例について説明する。半田リフロー条件を変更した以外は第１比較例と同じ条件で、樹脂封止型半導体装置を組み立てた。ここで用いた半田リフロー条件としては、第１の実施の形態における減圧ステップを行わず、窒素雰囲気下、ピーク温度２８０℃の加熱プロファイルでリフローを行った。
第２比較例による樹脂封止型半導体装置の回路基板１ａ下の半田接合層４ａを超音波探傷装置を用いて観察したところ、この半田層４ａ中には、ボイド様欠陥が多く発生していた。特に、回路基板１ａ中央部にボイド様欠陥が集中して分布する傾向にあった（半田接合領域に対する欠陥部の面積比は１５から２５％）。さらに、搭載した素子に電流を流して発熱させ、半導体装置の熱抵抗を測定したところ、熱抵抗は０．２５〜０．３℃／Ｗであった。
第２比較例のように、回路基板１ａ下の半田４ａにニッケル粒５を添加せず、さらに、減圧せずに半田付けを行った場合にも、ボイド様欠陥が多く発生した。欠陥の発生状況は第１比較例の場合と同様であった。この欠陥の発生領域は、搭載素子直下領域と重なる傾向にあったため、半導体装置の熱放出に関して大きな影響を与える。
次に第３比較例について説明する。本第３比較例による装置では、回路基板１ａ下の半田層４ａを、第１及び第２の実施の形態において用いたニッケル粒５（図１）を添加した半田４ａに変更した以外は、第２比較例と同一の条件で樹脂封止型半導体装置を組み立てた。
本第２比較例による樹脂封止型半導体装置の回路基板１ａ下の半田接合層４ａを、超音波探傷装置により観察したところ、この半田層４ａ中にはボイド様欠陥が多く発生していた。特に、回路基板１ａの中央部にボイド様欠陥が集中して分布する傾向にあった（半田接合領域に対する欠陥部の面積比は１５〜２５％）。さらに、搭載した素子に電流を流して発熱させ、半導体装置の熱抵抗を測定したところ、熱抵抗値は０．２５〜０．３℃／Ｗであった。
本比較例においては、回路基板１ａ下の半田層４ａ中にニッケル粒５を添加したが、減圧をしないで半田付けを行った結果、ボイド様欠陥が多く発生した。欠陥の発生状況は第１、第２比較例の場合と同様であった。この欠陥の発生領域は、搭載素子直下領域と重なる傾向にあったため、半導体装置の熱放出に関して影響を与える。
次に第４比較例について説明する。絶縁層を窒化珪素から窒化アルミニウムに替えて、第１実施例及び第２実施例において用いた回路基板１ａと同じ構成の回路基板１ａを作製した。これらの構成では、窒化アルミニウムの表裏に活性金属で金属板を接合した後に、室温まで冷却した時点で窒化アルミニウムに割れが発生した。このように、窒化アルミニウムを用いると、本実施の形態と同様の構成を有する回路基板を実現できないことが確認された。
次に、第５比較例について説明する。用いた回路基板の構成が異なる以外は、第１の実施の形態と同じ条件により樹脂封止型半導体装置を組み立てた。ここで用いた回路基板は、厚さ０．６３５ｍｍの窒化アルミニウムの表裏に、それぞれ０．３ｍｍ、０．２ｍｍの銅板を活性金属により接合したものである。この樹脂封止型半導体装置における回路基板１ａ下の半田接合層４ａを、超音波探傷装置で観察したところ、この半田層４ａ中にボイド等の欠陥はほとんど見られなかった（半田接合領域に対する欠陥部の面積比は０．５％以下）。さらに、搭載した素子に電流を流して発熱させ、半導体装置の熱抵抗を測定したところ、熱抵抗値は０．２℃／Ｗであった。
第５比較例において組み立てた樹脂封止型半導体装置に対して、−６０℃から１５０℃の温度サイクル処理を５００回加え、温度サイクル処理後に、状態観察及び特性測定を行った。その結果、回路パターン接合部の窒化アルミニウム側に周辺部から剥がれ状欠陥が発生していた。欠陥の発生領域が周辺部の段階であったため、熱抵抗値にほとんど変化はなかったが、窒化アルミニウムを用いた場合に強度面で問題あることが分かった。
次に第６比較例について説明する。第６比較例において用いた回路基板の構成が異なる以外は、第１の実施の形態による場合と同じ条件で、樹脂封止型半導体装置を組み立てた。ここで用いた回路基板１ａは、厚さ０．６３５ｍｍの窒化珪素の表裏に、それぞれ０．３ｍｍ、０．２ｍｍの銅板を活性金属により接合したものである。すなわち、第１の実施の形態とは、銅板の厚さが異なり、第５比較例とは回路基板の材料が異なるのみである。
この樹脂封止型半導体装置の回路基板１ａ下の半田接合層４ａを、超音波探傷装置を用いて観察したところ、この半田層４ａ中にボイド等の欠陥はほとんど見られなかった（半田接合領域に対する欠陥部の面積比は０．５％以下）。さらに、搭載した素子に電流を流して発熱させ、半導体装置の熱抵抗を測定したところ、熱抵抗値は０．３４℃／Ｗであった。
ここで組み立てた樹脂封止型半導体装置に対して、−６０℃から１５０℃の温度サイクル処理を５００回加え、温度サイクル処理後に状態観察及び特性測定を行った。部材の破壊や接合部の剥がれ等の異常は観察されず、熱抵抗値もほとんど変化しなかった。窒化珪素回路基板は強度面で優れているものの、窒化アルミニウム回路基板（比較例５）と同一構成としてしまうと、熱抵抗特性の面では不利であった。従って、第１から第３までの実施の形態のように、銅板の厚さを厚くすることが好ましい。
以上、本発明の各実施の形態による樹脂封止型半導体装置においては、強度特性に優れる窒化珪素の表裏に厚さ合計０．９ｍｍ以上の厚い金属板を接合した回路基板を用いるとともに、この回路基板をベース板に搭載する半田層に球状構成物を配置させて減圧下で半田付けを行うことにより、ボイド様欠陥のほとんど見られない半田接合層を実現できるため、従来の回路基板を用いた半導体装置に比べ、放熱特性に優れているとともに、強度的信頼性にも優れた半導体装置を実現することが可能となる。さらに、径の異なる構造物を半田層内に入れることにより、間隔を規定する機能は有しないが積極的にボイドの通路を形成することができる。尚、突起の代わりに溝を形成してもよいが、その場合の溝延在方向は、基板縁に至る最短方向、すなわち、基板中央領域から放射状に近いパターンとして形成するのが好ましい。
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
本発明は、自動車に搭載するためのパワーモジュールに適用できるが、他にも、熱サイクルが繰り返される種々の機械に用いることが可能である。
本発明の実施の形態による樹脂封止型半導体装置の組立工程例を示す図である。 本実施の形態における減圧時の半田層中の欠陥排除の様子を示すイメージ図である。 本実施の形態における半田層の中欠陥排除に有効な構成物の断面図である。 図４（ａ）から図４（ｄ）までは、本発明の実施の形態による半田層中の欠陥排除に有効な構成物の変形例を示す断面図である。 従来の樹脂封止型半導体装置の模式断面構成図である。
符号の説明
1…ベース板、1a…回路基板、１−ａ…ベース板突起物、２…セラミックス、３ａ…表側金属板、３ｂ…裏側金属板、３ｂ−ａ…裏側金属板突起物、４ａ…回路基板下半田、４ｂ…半導体素子下半田、５…球状構成物、６…半導体素子、７…外囲ケース、８…外部取出し端子、９…アルミニウムボンディングワイヤ、１０…シリコーンゲル、１１…欠陥。

Claims (10)

  1. 熱伝導性のベース板と、該ベース板に接合材で接合された絶縁回路基板と、該絶縁回路基板上に搭載された電子部品と、を含む半導体装置であって、
    前記絶縁回路基板が、窒化珪素からなる絶縁板と該絶縁板の表裏に接合されたそれぞれが前記絶縁板の厚さより厚い銅板とを有しており、
    前記銅板の厚さの和が０．９ｍｍから２．２ｍｍの範囲にあって、かつ、前記接合材の最小厚さが５０μｍ以上に保たれ、該接合材中に発生する気体の導通路を形成する構造物が設けられていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、前記ベース板に接着された外囲ケースを有し、前記ベース板と前記外囲ケースとにより内部に前記電子部品の収容部が形成されていることを特徴とする半導体装置。
  3. 前記構造物が、前記接合材の融点よりも高い融点を有する金属粒又は前記ベース板又は前記銅板の少なくとも一方に形成された突起により構成されることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記金属粒又は前記突起を含む構造物は、その径又は高さが異なる第１構造物群と第２の構造物群とを有することを特徴とする請求項３に記載の半導体装置。
  5. 前記金属粒の最大径又は前記突起の最大高さは、５０μｍから２００μｍの範囲にあり、該構造物の添加量は、前記接合材中の導電性成分の体積に対して０．００５ｖｏｌ％〜５ｖｏｌ％の範囲にあることを特徴とする請求項３又は４に記載の半導体装置。
  6. 前記構造物が、ニッケル、亜鉛、金、銀、チタン、銅、白金から選ばれる金属材料より構成されていることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
  7. 請求項１から６のいずれか１項に記載の半導体装置であって、前記電子部品は、半導体インバータ回路を含むことを特徴とする自動車搭載用インバータ装置。
  8. 第２の接合材により電子部品を搭載した絶縁回路基板であって、窒化珪素からなる絶縁板の表裏にそれぞれが前記絶縁板の厚さより厚い銅板であってその厚さの和が０．９ｍｍから２．２ｍｍの範囲にある銅板を接合した絶縁回路基板を準備する工程と、
    熱伝導性のベース板上に前記絶縁回路基板を第１の接合材により接合する工程であって、前記第１の接合材の最小厚さを５０μｍ以上に確保しつつ、減圧下において前記第１の接合材をリフローする工程とを有し、
    前記第１の接合材中に発生する気体の導通路を形成する構造物が設けられていることを特徴とする半導体装置の製造方法。
  9. 前記リフローする工程は、前記第１の接合材中に添加され最大粒径５０μｍから２００μｍの略球状の構造物の形状が維持される条件で行われることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記減圧の条件は、前記リフローする工程中に前記第１の接合材中に生成するボイドが基板端部から抜ける程度の条件であることを特徴とする請求項８又は９に記載の半導体装置の製造方法。
JP2004073305A 2004-03-15 2004-03-15 半導体装置及びその製造方法 Expired - Lifetime JP3988735B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004073305A JP3988735B2 (ja) 2004-03-15 2004-03-15 半導体装置及びその製造方法
US11/062,867 US7372132B2 (en) 2004-03-15 2005-02-23 Resin encapsulated semiconductor device and the production method
DE102005008491A DE102005008491B4 (de) 2004-03-15 2005-02-24 Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004073305A JP3988735B2 (ja) 2004-03-15 2004-03-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005260181A JP2005260181A (ja) 2005-09-22
JP3988735B2 true JP3988735B2 (ja) 2007-10-10

Family

ID=35054908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004073305A Expired - Lifetime JP3988735B2 (ja) 2004-03-15 2004-03-15 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7372132B2 (ja)
JP (1) JP3988735B2 (ja)
DE (1) DE102005008491B4 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
JP4972503B2 (ja) * 2007-09-11 2012-07-11 株式会社日立製作所 半導体パワーモジュール
JP2010153803A (ja) * 2008-11-28 2010-07-08 Toshiba Lighting & Technology Corp 電子部品実装モジュール及び電気機器
US20110076472A1 (en) * 2009-09-29 2011-03-31 Jin Ho Kim Package substrate
DE102010039728A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
KR101533895B1 (ko) * 2010-09-02 2015-07-03 도요타지도샤가부시키가이샤 반도체 모듈
JP5987297B2 (ja) * 2011-11-10 2016-09-07 富士電機株式会社 パワー半導体装置の製造方法
DE102012206647B4 (de) * 2012-04-23 2017-08-03 Ifm Electronic Gmbh Messgerät für die Prozessmesstechnik mit einer zylinderförmigen Sensorspitze und Verfahren zur Herstellung desselben
DE102012210158A1 (de) * 2012-06-15 2013-12-19 Infineon Technologies Ag Halbleitermodul und verfahren zur herstellung eines halbleitermoduls
US9272371B2 (en) 2013-05-30 2016-03-01 Agc Automotive Americas R&D, Inc. Solder joint for an electrical conductor and a window pane including same
JP2015230949A (ja) * 2014-06-04 2015-12-21 三菱電機株式会社 半導体装置及びその製造方法並びに転写シート及びその製造方法
CN105336723B (zh) * 2014-07-28 2018-09-14 通用电气公司 半导体模块、半导体模块组件及半导体装置
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
US10720375B2 (en) * 2015-07-23 2020-07-21 Sumitomo Bakelite Co., Ltd. Substrate for power module, circuit board for power module, and power module
KR102514851B1 (ko) * 2016-04-06 2023-03-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
DE102016111701A1 (de) 2016-06-27 2017-12-28 Endress+Hauser Flowtec Ag Sensor für ein thermisches Durchflussmessgerät, ein thermisches Durchflussmessgerät und ein Verfahren zum Herstellen eines Sensors eines thermischen Durchflussmessgeräts
US10263362B2 (en) 2017-03-29 2019-04-16 Agc Automotive Americas R&D, Inc. Fluidically sealed enclosure for window electrical connections
US10849192B2 (en) 2017-04-26 2020-11-24 Agc Automotive Americas R&D, Inc. Enclosure assembly for window electrical connections
WO2018220819A1 (ja) 2017-06-02 2018-12-06 三菱電機株式会社 半導体素子接合用基板、半導体装置および電力変換装置
EP3525558A1 (de) * 2018-02-12 2019-08-14 IQ evolution GmbH Leiterplatte
JP7016309B2 (ja) * 2018-09-19 2022-02-04 東芝デバイス＆ストレージ株式会社 半導体装置
CN116156803A (zh) * 2022-12-02 2023-05-23 青岛航天半导体研究所有限公司 一种采用薄膜混合集成电路工艺的高集成频率电压变换器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0593038A (ja) 1991-07-30 1993-04-16 Dai Ichi Kogyo Seiyaku Co Ltd エポキシ樹脂組成物
JP2589329Y2 (ja) * 1992-05-20 1999-01-27 サンケン電気株式会社 半導体装置
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール
US5391604A (en) 1993-07-30 1995-02-21 Diemat, Inc. Adhesive paste containing polymeric resin
JPH09162325A (ja) 1995-12-07 1997-06-20 Denki Kagaku Kogyo Kk 窒化珪素回路基板及びその製造方法
US5917245A (en) 1995-12-26 1999-06-29 Mitsubishi Electric Corp. Semiconductor device with brazing mount
JP2992873B2 (ja) 1995-12-26 1999-12-20 サンケン電気株式会社 半導体装置
US6232657B1 (en) * 1996-08-20 2001-05-15 Kabushiki Kaisha Toshiba Silicon nitride circuit board and semiconductor module
JPH10190176A (ja) 1996-12-26 1998-07-21 Denki Kagaku Kogyo Kk 回路基板
JPH1140716A (ja) * 1997-07-15 1999-02-12 Toshiba Corp 半導体装置およびその製造方法
JP2001351929A (ja) 2000-06-09 2001-12-21 Hitachi Ltd 半導体装置およびその製造方法
JP4557398B2 (ja) * 2000-09-07 2010-10-06 株式会社東芝 電子素子
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP2003243610A (ja) * 2002-02-19 2003-08-29 Hitachi Ltd 絶縁型半導体装置
DE10227658B4 (de) 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat

Also Published As

Publication number Publication date
US7372132B2 (en) 2008-05-13
DE102005008491B4 (de) 2009-08-20
JP2005260181A (ja) 2005-09-22
US20050221538A1 (en) 2005-10-06
DE102005008491A1 (de) 2005-11-03

Similar Documents

Publication Publication Date Title
JP3988735B2 (ja) 半導体装置及びその製造方法
JP4635564B2 (ja) 半導体装置
JP4302607B2 (ja) 半導体装置
JP5847165B2 (ja) 半導体装置
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
WO2016121159A1 (ja) 半導体装置および半導体装置の製造方法
JP5214936B2 (ja) 半導体装置
JP2007311441A (ja) パワー半導体モジュール
JP2019110317A (ja) 電力用半導体装置
JP6305176B2 (ja) 半導体装置及び製造方法
JP2006013080A (ja) 半導体モジュールおよびその製造方法
JP5916651B2 (ja) 電力用半導体装置の製造方法
JP2005332874A (ja) 回路基板及びこれを用いた半導体装置
JP2000150743A (ja) 半導体装置用基板及びその製造方法
JP2007012831A (ja) パワー半導体装置
JP2017135183A (ja) 半導体装置
JP2009147123A (ja) 半導体装置及びその製造方法
WO2013058020A1 (ja) 半導体装置および半導体装置製造方法
JP6201297B2 (ja) 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
JP5928324B2 (ja) 電力用半導体装置
JP2021521641A (ja) パワー半導体チップ上の材料減少金属板
CN110943057B (zh) 功率半导体模块装置
WO2017077729A1 (ja) 半導体モジュール及びその製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP5884625B2 (ja) 半導体デバイス

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070205

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3988735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term