JP3988592B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3988592B2 JP3988592B2 JP2002255774A JP2002255774A JP3988592B2 JP 3988592 B2 JP3988592 B2 JP 3988592B2 JP 2002255774 A JP2002255774 A JP 2002255774A JP 2002255774 A JP2002255774 A JP 2002255774A JP 3988592 B2 JP3988592 B2 JP 3988592B2
- Authority
- JP
- Japan
- Prior art keywords
- hard mask
- mask
- etching
- dielectric constant
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、低誘電率（Low-k)膜に配線溝と接続孔を形成し、デュアルダマシン配線を形成する工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の配線を微細化すると、配線間容量の増加が顕著となり、配線遅延が問題となる。配線遅延を改善し、半導体装置を高速化する目的で、層間絶縁膜にLow-k 膜と呼ばれる低誘電率膜が採用されるようになってきている。低誘電率膜を、従来のＡｌ配線よりも低抵抗のＣｕ配線と組み合わせたＣｕデュアルダマシン配線によれば、配線間容量の低減が可能である。
低誘電率膜としては、溶液の塗布によって形成される有機系または無機系のものや、化学気相成長（ＣＶＤ）によって形成されるＳｉＯＦ系、ＳｉＯＣ系、ＣＦ系のもの等、多様なものが開発・検討されている。
【０００３】
塗布型の有機系低誘電率膜は、レジストに比較的近い組成をもつため、レジストとのエッチング選択比が不足したり、レジストの除去時にダメージを受けたりする。したがって、塗布型の有機系低誘電率膜を用いてＣｕデュアルダマシン配線を形成する場合は、通常、レジストの他に無機系材料からなるハードマスクを用いて、配線溝や接続孔を形成する。
【０００４】
また、Ｃｕデュアルダマシン配線は、予め層間絶縁膜に形成された配線溝と接続孔に、Ｃｕを同時に埋め込んで形成されるため、配線溝と接続孔の形成工程で、両方のパターンがウェハに転写される。配線溝と接続孔の合わせずれが生じると、コンタクト不良による抵抗の上昇や、ショート等が起こる可能性がある。そこで、配線溝と接続孔の合わせ精度を高めるため、２層のハードマスクを用いたデュアルハードマスク法が開発されている。
【０００５】
以下、従来のデュアルハードマスク法によるＣｕデュアルダマシン配線の形成方法について、図２０〜図２２を参照して説明する。まず、図２０（ａ）に示すように、下層配線１０１上にバリア絶縁膜としてシリコン窒化膜１０２を、例えば厚さ５０ｎｍで形成する。シリコン窒化膜１０２はＣｕの拡散を防止する。
【０００６】
シリコン窒化膜１０２上に接続層絶縁膜としてシリコン酸化膜１０３を、例えば厚さ５００ｎｍで形成する。シリコン酸化膜１０３には、配線間を接続する接続孔が形成される。シリコン酸化膜１０３としては、比誘電率４．０程度のＮＳＧ（non-doped silicate glass）、ＰＳＧ（phospho silicate glass）、ＢＰＳＧ（boro-phospho silicate glass)や、比誘電率３．５程度のＦＳＧ（fluoro silicate glass)等が用いられる。
【０００７】
シリコン酸化膜１０３上に配線層絶縁膜として有機膜１０４を、例えば厚さ４００ｎｍで形成する。有機膜１０４に配線溝が形成され、配線溝内にＣｕ配線が埋め込まれる。有機膜１０４としては、比誘電率２．７程度のポリアリルエーテル（ＰＡＥ；poly arylene ether）系材料であるＳｉＬＫ（商品名、米ダウケミカル製）やＦＬＡＲＥ（商品名、米アライドシグナル）等が用いられる。これらの有機膜は、一般にＳｉＯ2 に比較して誘電率が低いため、配線の寄生容量を低減できる。有機膜１０４の材料は、例えば回転塗布法により塗布する。
【０００８】
有機膜１０４上に第１のハードマスクとしてシリコン酸化膜１０５を、例えば厚さ２００ｎｍで形成する。シリコン酸化膜１０５は、例えばシランガスを原料とする平行平板プラズマＣＶＤ法によって形成できる。
シリコン酸化膜１０５上に第２のハードマスクとしてシリコン窒化膜１０６を、例えば厚さ１００ｎｍで形成する。シリコン窒化膜１０６は、例えばシランガスを原料とする平行平板プラズマＣＶＤ法によって形成できる。ハードマスク材料の組み合わせは、デュアルハードマスク法に適用可能であれば、他の例に変更してもよい。
【０００９】
次に、図２０（ｂ）に示すように、配線溝パターンのレジスト１０７をリソグラフィーにより形成する。このとき、下層配線１０１をアライメントに用いる。リソグラフィーは、例えばＫｒＦレーザーを用いたフォトリソグラフィーとし、開口数ＮＡは例えば０．６０とする。
【００１０】
次に、図２０（ｃ）に示すように、レジスト１０７をマスクとしてシリコン窒化膜１０６にエッチングを行い、第２のハードマスクに配線溝パターンを転写した後、レジスト１０７を除去する。シリコン窒化膜１０６のエッチングは、例えばＣＨＦ3 ／Ｏ2 ／Ａｒガスをエッチングガスに用いた平行平板プラズマエッチングにより行う。
【００１１】
次に、図２１（ｄ）に示すように、接続孔パターンのレジスト１０８をリソグラフィーにより形成する。このとき、下層配線１０１をアライメントに用いる。このリソグラフィーも、レジスト１０７と同様のフォトリソグラフィーとしてよい。
【００１２】
次に、図２１（ｅ）に示すように、レジスト１０８をマスクとして、シリコン窒化膜１０６の厚さ分（１００ｎｍ）のエッチングに相当する処理と、シリコン酸化膜１０５のエッチングを行う。これにより、第１のハードマスクに接続孔パターンが転写される。その後、レジスト１０８を除去する。
【００１３】
ここで、シリコン窒化膜１０６の厚さ分（１００ｎｍ）のエッチングを行うのは、リソグラフィー工程での合わせずれによって、接続孔パターンが配線溝パターンからはみ出した場合を考慮しているためである。シリコン酸化膜１０５のエッチングのみを行うと、接続孔パターンが配線溝パターンからはみ出した部分では、シリコン窒化膜１０６がマスクとなり、シリコン酸化膜１０５がエッチングされない。この場合、接続孔を正常な形状で形成できない。
【００１４】
シリコン窒化膜１０６のエッチングも行った場合には、接続孔パターンが配線溝パターンからはみ出した部分で、第１のハードマスクと第２のハードマスクの両方に接続孔パターンが転写される。したがって、接続孔を正常な形状で形成できる。シリコン窒化膜１０６のエッチングは、図２１（ｄ）に示す工程と同様に行う。シリコン酸化膜１０５のエッチングは、例えばＣ5 Ｆ8 ／ＣＯ／Ａｒガスをエッチングガスに用いた平行平板プラズマエッチングにより行う。
【００１５】
次に、図２１（ｆ）に示すように、配線層絶縁膜である有機膜１０４にエッチングを行い、第１のハードマスク（シリコン酸化膜１０５）に形成された接続孔パターンを転写する。このエッチングでレジスト１０８も除去される。
次に、図２２（ｇ）に示すように、シリコン酸化膜１０３、１０５にエッチングを行う。これにより、接続層絶縁膜であるシリコン酸化膜１０３には接続孔１０９が形成される。また、第１のハードマスク（シリコン酸化膜１０５）には、第２のハードマスク（シリコン窒化膜１０６）に形成されている配線溝パターンが転写される。
【００１６】
次に、図２２（ｈ）に示すように、第１のハードマスク（シリコン酸化膜１０５）および第２のハードマスク（シリコン窒化膜１０６）をマスクとして有機膜１０４にエッチングを行い、有機膜１０４に配線溝１１０を形成する。
次に、図２２（ｉ）に示すように、シリコン窒化膜１０２、１０６にエッチングを行う。これにより、バリア絶縁膜（シリコン窒化膜１０２）に接続孔が形成され、第２のハードマスク（シリコン窒化膜１０６）が除去される。
【００１７】
以上の工程により、配線溝１１０および接続孔１０９が形成される。その後、配線溝１１０および接続孔１０９内を埋め込むようにＣｕ層を形成してから、例えば化学機械研磨（ＣＭＰ；chemical mechanical polishing)を行って、絶縁膜上の余分なＣｕ層を除去し、表面を平坦化することにより、Ｃｕデュアルダマシン配線が形成される。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記の従来のデュアルハードマスク法によれば、図２１（ｄ）に示すフォトリソグラフィー工程において、接続孔パターンの開口部を有するレジスト１０８を形成する際、下層配線１０１をアライメントに用いる。接続孔パターンが配線溝パターンの内側にあることから、第２のハードマスク（シリコン窒化膜１０６）に転写されている配線溝パターンをアライメントに用いることができない。すなわち、接続孔パターンのアライメントは、配線溝パターンに対する直接合わせとならない。
【００１９】
図２０（ｂ）に示す工程では、配線溝パターンの開口部を有するレジスト１０７を形成する際、下層配線１０１を用いてアライメントが行われる。したがって、上記の従来の方法によれば、配線溝パターンと接続孔パターンのアライメントが、下層配線１０１を介した２重間接合わせとなっている。
【００２０】
一般に、ミスアライメント量は直接合わせに対して２重間接合わせで約１．４倍となる。したがって、上記の従来の方法で微細な配線パターンを形成しようとした場合、配線ショート不良が避けられない。例えば、ＫｒＦフォトリソグラフィーにおいて、直接合わせで約１００ｎｍがミスアライメント量の３シグマ値であるが、間接合わせでは約１４０ｎｍとなる。
【００２１】
ここで、配線間隔２００ｎｍの微細な配線パターンを形成する場合を例として説明する。ゲート長０．１３μｍ世代の半導体集積回路では、配線間隔２００ｎｍが標準的に必要と考えられている。図２３（ａ）に示すように、配線１１１が間隔２００ｎｍで形成され、配線１１１の幅方向における端部に合わせ余裕なしで接続孔１１２を形成すると想定する。
【００２２】
図２３（ｂ）に示すように、配線パターンと接続孔パターンのずれ量が１４０ｎｍになると、接続孔１１２と近接する配線１１１との間の分離幅が６０ｎｍとなる。この場合、エッチング加工のばらつきも考慮すると、ショート不良が発生する可能性が高い。
【００２３】
したがって、このような非常に微細な配線パターンには、上記の従来のデュアルハードマスク法を適用するのが難しい。従来のデュアルハードマスク法を用いて微細配線を形成すると、ミスアライメント量のばらつきによって製品歩留りが落ち、生産コストが高くなる問題が起こる。
【００２４】
あるいは、リソグラフィー工程のやり直しを数回行うことで、通常１００ｎｍのミスアライメント量を抑えることも可能である。しかしながら、この場合にはスループットの低下や、レジスト材料の消費量の増大から、生産コストが高くなる。
【００２５】
デュアルハードマスク法は、レジスト剥離の際にダメージを受ける有機系材料を配線層絶縁膜に用いるために開発された方法である。デュアルハードマスク法によれば、リソグラフィー工程で配線層絶縁膜が露出しないため、配線層絶縁膜のダメージは防止されるが、配線溝パターンのリソグラフィーを行ってから、接続孔パターンのリソグラフィーを行うため、間接合わせが避けられない。
【００２６】
本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、レジスト剥離の際に有機系低誘電率膜がダメージを受けず、かつ配線溝と接続孔の合わせ精度が向上する半導体装置の製造方法を提供することを目的とする。
【００２７】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置の製造方法は、下層配線上に絶縁膜、有機系低誘電率膜、第１のハードマスク、第２のハードマスク、第３のハードマスクおよび第４のハードマスクを順に積層する工程と、前記第４のハードマスク上に、接続孔パターンで開口部を有する第１のレジストを形成する工程と、前記第１のレジストをマスクとして前記第４、第３および第２のハードマスクに順にそれぞれ厚さ分のエッチングを行い、前記第２〜第４のハードマスクに接続孔パターンを転写する工程と、前記第１のレジストを除去する工程と、前記第４のハードマスク上に、前記接続孔パターンが含まれる配線溝パターンで開口部を有する第２のレジストを形成する工程と、前記第２のレジストをマスクとして前記第４のハードマスクに厚さ分のエッチングを行い、前記第４のハードマスクに前記配線溝パターンを転写する工程と、前記第２のレジストを除去する工程と、前記第４のハードマスクをマスクとして前記第３のハードマスクに厚さ分のエッチングを行い、前記第３のハードマスクに前記配線溝パターンを転写するとともに、前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分のエッチングを行い、前記第１のハードマスクに前記接続孔パターンを転写する工程と、前記第１および第２のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分のエッチングを行い、前記有機系低誘電率膜に前記接続孔パターンを転写する工程と、前記第４のハードマスクをエッチングにより除去するとともに、前記第３のハードマスクをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、前記第２のハードマスクに前記配線溝パターンを転写する工程と、前記第３のハードマスクをエッチングにより除去するとともに、前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分のエッチングを行い、前記第１のハードマスクに前記配線溝パターンを転写し、かつ前記有機系低誘電率膜をマスクとして前記絶縁膜に厚さ分のエッチングを行い、前記絶縁膜に接続孔を形成する工程と、前記第１および第２のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分のエッチングを行い、前記有機系低誘電率膜に配線溝を形成する工程と、前記第２のハードマスクをエッチングにより除去する工程と、前記配線溝および前記接続孔に導電体を埋め込む工程とを有することを特徴とする。
【００２８】
あるいは、本発明の半導体装置の製造方法は、下層配線上に絶縁膜、有機系低誘電率膜、第１のハードマスクおよび第２のハードマスクを順に積層する工程と、前記第２のハードマスク上に、接続孔パターンで開口部を有する第１のレジストを形成する工程と、前記第１のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、さらに前記第１のハードマスクに途中までエッチングを行い、前記第１のハードマスクの上面側と前記第２のハードマスクに接続孔パターンを転写する工程と、前記第１のレジストを除去する工程と、前記第２のハードマスク上に、前記接続孔パターンが含まれる配線溝パターンで開口部を有する第２のレジストを形成する工程と、前記第２のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、前記第２のハードマスクに前記配線溝パターンを転写する工程と、前記第２のレジストを除去する工程と、前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分より少ないエッチングを行い、前記第１のハードマスクの上面側に前記配線溝パターンを転写し、かつ前記接続孔パターンが転写された部分の前記第１のハードマスクを除去する工程と、前記第１のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分のエッチングを行い、前記有機系低誘電率膜に前記接続孔パターンを転写する工程と、前記第２のハードマスクをマスクとして前記第１のハードマスクにエッチングを行い、前記第１のハードマスクに厚さ分の前記配線溝パターンを転写するとともに、前記有機系低誘電率膜をマスクとして前記絶縁膜に厚さ分のエッチングを行い、前記絶縁膜に接続孔を形成する工程と、前記第１および第２のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分のエッチングを行い、前記有機系低誘電率膜に配線溝を形成する工程と、前記第２のハードマスクをエッチングにより除去する工程と、前記配線溝および前記接続孔に導電体を埋め込む工程とを有することを特徴とする。
【００２９】
あるいは、本発明の半導体装置の製造方法は、下層配線上に有機系低誘電率膜、第１のハードマスクおよび第２のハードマスクを順に積層する工程と、前記第２のハードマスク上に、接続孔パターンで開口部を有する第１のレジストを形成する工程と、前記第１のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、さらに前記第１のハードマスクに途中までエッチングを行い、前記第１のハードマスクの上面側と前記第２のハードマスクに接続孔パターンを転写する工程と、前記第１のレジストを除去する工程と、前記第２のハードマスク上に、前記接続孔パターンが含まれる配線溝パターンで開口部を有する第２のレジストを形成する工程と、前記第２のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、前記第２のハードマスクに前記配線溝パターンを転写する工程と、前記第２のレジストを除去する工程と、前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分より少ないエッチングを行い、前記第１のハードマスクの上面側に前記配線溝パターンを転写し、かつ前記接続孔パターンが転写された部分の前記第１のハードマスクを除去する工程と、前記第１のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分より少ないエッチングを行い、前記有機系低誘電率膜の上面側に前記接続孔パターンを転写する工程と、前記第２のハードマスクをマスクとして前記第１のハードマスクにエッチングを行い、前記第１のハードマスクに厚さ分の前記配線溝パターンを転写する工程と、前記第１および第２のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分より少ないエッチングを行い、前記有機系低誘電率膜の上面側に配線溝を形成するとともに、前記接続孔パターンが転写された部分の前記有機系低誘電率膜を除去し、前記有機系低誘電率膜の底部側に接続孔を形成する工程と、前記第２のハードマスクをエッチングにより除去する工程と、前記配線溝および前記接続孔に導電体を埋め込む工程とを有することを特徴とする。
【００３０】
あるいは、本発明の半導体装置の製造方法は、下層配線上に第１の有機系低誘電率膜、絶縁膜、第２の有機系低誘電率膜、第１のハードマスクおよび第２のハードマスクを順に積層する工程と、前記第２のハードマスク上に、接続孔パターンで開口部を有する第１のレジストを形成する工程と、前記第１のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、さらに前記第１のハードマスクに途中までエッチングを行い、前記第１のハードマスクの上面側と前記第２のハードマスクに接続孔パターンを転写する工程と、前記第１のレジストを除去する工程と、前記第２のハードマスク上に、前記接続孔パターンが含まれる配線溝パターンで開口部を有する第２のレジストを形成する工程と、前記第２のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、前記第２のハードマスクに前記配線溝パターンを転写する工程と、前記第２のレジストを除去する工程と、前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分より少ないエッチングを行い、前記第１のハードマスクの上面側に前記配線溝パターンを転写し、かつ前記接続孔パターンが転写された部分の前記第１のハードマスクを除去する工程と、前記第１のハードマスクをマスクとして前記第２の有機系低誘電率膜に厚さ分のエッチングを行い、前記第２の有機系低誘電率膜に前記接続孔パターンを転写する工程と、前記第２のハードマスクをマスクとして前記第１のハードマスクにエッチングを行い、前記第１のハードマスクに厚さ分の前記配線溝パターンを転写するとともに、前記第２の有機系低誘電率膜をマスクとして前記絶縁膜に厚さ分のエッチングを行い、前記絶縁膜に前記接続孔パターンを転写する工程と、前記第１および第２のハードマスクをマスクとして前記第２の有機系低誘電率膜に厚さ分のエッチングを行い、前記第２の有機系低誘電率膜に配線溝を形成するとともに、前記絶縁膜をマスクとして前記第１の有機系低誘電率膜に厚さ分のエッチングを行い、前記第１の有機系低誘電率膜に接続孔を形成する工程と、前記第２のハードマスクをエッチングにより除去する工程と、前記配線溝および前記接続孔に導電体を埋め込む工程とを有することを特徴とする。
【００３１】
これにより、デュアルダマシン配線の形成において、接続孔パターンのアライメントを、配線溝パターンに対する直接合わせで行うことが可能となる。したがって、下層配線をアライメントに用いて、配線溝パターンと接続孔パターンが２重間接合わせとなる従来の方法に比較して、ミスアライメント量を低減できる。これにより、製品歩留りが高くなり、生産コストを抑えることが可能となる。また、半導体装置をさらに高集積化することも可能となる。
【００３２】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して説明する。
（実施形態１）
本実施形態のＣｕデュアルダマシン配線の形成方法について、図１〜図７を参照して説明する。まず、図１（ａ）に示すように、下層配線１上にバリア絶縁膜としてシリコン窒化膜２を、例えば厚さ５０ｎｍで形成する。シリコン窒化膜２はＣｕの拡散を防止する。
【００３３】
シリコン窒化膜２上に接続層絶縁膜としてシリコン酸化膜３を、例えば厚さ５００ｎｍで形成する。シリコン酸化膜３には、配線間を接続する接続孔が形成される。シリコン酸化膜３としては、比誘電率４．０程度のＮＳＧ、ＰＳＧ、ＢＰＳＧや、比誘電率３．５程度のＦＳＧ等が用いられる。
【００３４】
シリコン酸化膜３上に配線層絶縁膜として有機膜４を、例えば厚さ４００ｎｍで形成する。有機膜４に配線溝が形成され、配線溝内にＣｕ配線が埋め込まれる。有機膜４としては、比誘電率２．７程度のＰＡＥ系材料であるＳｉＬＫ（商品名、米ダウケミカル製）やＦＬＡＲＥ（商品名、米アライドシグナル製）等が用いられる。これらの有機膜は、一般にＳｉＯ2 に比較して誘電率が低いため、配線の寄生容量を低減できる。
【００３５】
なお、本発明の実施形態における有機膜は、レジスト剥離の際に酸素プラズマや有機系レジスト剥離液等によって浸食される有機材料全般からなる膜をさす。したがって、有機ポリマーを主体とする膜だけでなく、フッ素樹脂、有機成分を含むシリカ系材料やポーラスシリカ等も有機膜に含まれるものとする。
有機膜４の材料は、例えば回転塗布法により塗布する。
【００３６】
有機膜４上に第１のハードマスクとしてシリコン酸化膜５を、例えば厚さ２００ｎｍで形成する。シリコン酸化膜５は、例えばシランガスを原料とする平行平板プラズマＣＶＤ法によって形成できる。
シリコン酸化膜５上に第２のハードマスクとしてシリコン窒化膜６を、例えば厚さ１００ｎｍで形成する。シリコン窒化膜６は、例えばシランガスを原料とする平行平板プラズマＣＶＤ法によって形成できる。
【００３７】
シリコン窒化膜６上に第３のハードマスクとしてシリコン酸化膜７を、例えば厚さ２００ｎｍで形成する。シリコン酸化膜７はシリコン酸化膜５と同様に形成できる。
シリコン酸化膜７上に第４のハードマスクとしてシリコン窒化膜８を、例えば厚さ１００ｎｍで形成する。シリコン窒化膜８はシリコン窒化膜６と同様に形成できる。ハードマスク材料の組み合わせは、他の例に変更してもよい。
【００３８】
次に、図１（ｂ）に示すように、接続孔パターンのレジスト９をリソグラフィーにより形成する。このとき、下層配線１をアライメントに用いる。リソグラフィーは、例えばＫｒＦレーザーを用いたフォトリソグラフィーとし、開口数ＮＡは例えば０．６０とする。
【００３９】
次に、図２（ｃ）に示すように、レジスト９をマスクとしてシリコン窒化膜８、シリコン酸化膜７およびシリコン窒化膜６に順にエッチングを行い、第２〜第４のハードマスクに接続孔パターンを転写する。その後、レジスト９を除去する。
【００４０】
シリコン窒化膜６、８のエッチングは、例えばＣＨＦ3 ／Ｏ2 ／Ａｒガスをエッチングガスに用いた平行平板プラズマエッチングにより行う。シリコン酸化膜７のエッチングは、例えばＣ5 Ｆ8 ／ＣＯ／Ａｒガスをエッチングガスに用いた平行平板プラズマエッチングにより行う。また、レジスト９の除去工程では、第１〜第４のハードマスクによって有機膜４が保護される。
【００４１】
次に、図２（ｄ）に示すように、配線溝パターンのレジスト１０をリソグラフィーにより形成する。このとき、第２〜第４のハードマスクに転写された接続孔パターンをアライメントに用いる。このアライメントは直接合わせであるため、従来の方法による間接合わせに比較すると、ミスアライメント量を大幅に低減できる。
【００４２】
次に、図３（ｅ）に示すように、レジスト１０をマスクとしてシリコン窒化膜８にエッチングを行い、第４のハードマスクに配線溝パターンを転写する。その後、レジスト１０を除去する。シリコン窒化膜８のエッチングは、図２（ｃ）に示す工程で接続孔パターンを形成する場合と同様に行うことができる。また、レジスト１０の除去工程では、第１〜第４のハードマスクによって有機膜４が保護される。
【００４３】
次に、図３（ｆ）に示すように、シリコン酸化膜５、７にそれぞれの厚さ分（２００ｎｍ）のエッチングを行う。これにより、第１のハードマスクであるシリコン酸化膜５には接続孔パターンが転写される。また、第３のハードマスクであるシリコン酸化膜７には、第４のハードマスク（シリコン窒化膜８）に形成されている配線溝パターンが転写される。
【００４４】
次に、図４（ｇ）に示すように、配線層絶縁膜である有機膜４にエッチングを行い、第１のハードマスク（シリコン酸化膜５）および第２のハードマスク（シリコン窒化膜６）に形成された接続孔パターンを転写する。有機膜４のエッチングは、例えばアンモニアガスをエッチングガスに用いたＥＣＲ（electron cyclotron resonance）プラズマエッチングにより行う。
【００４５】
次に、図４（ｈ）に示すように、第４のハードマスクであるシリコン窒化膜８をエッチングにより除去する。同時に、第３のハードマスク（シリコン酸化膜７）をマスクとして第２のハードマスクであるシリコン窒化膜６にエッチングを行い、第２のハードマスクに配線溝パターンを転写する。
【００４６】
図４（ｇ）に示す工程で、有機膜４の厚さ分のみエッチングを行うかわりに、図５（ｇ’）に示すように、接続層絶縁膜であるシリコン酸化膜３の途中までエッチングを行って接続孔の一部１１ａを形成しておいてもよい。この場合も、次に、図５（ｈ’）に示すように、シリコン窒化膜６、８にエッチングを行い、シリコン窒化膜８を除去するのと同時に、シリコン窒化膜６に配線溝パターンを転写する。
【００４７】
あるいは、図４（ｇ）に示す有機膜４のエッチング工程と、図４（ｈ）に示すシリコン窒化膜６、８のエッチング工程の順序を入れ替えてもよい。この場合は、まず、図６（ｇ”）に示すように、シリコン窒化膜６、８にエッチングを行い、シリコン窒化膜８を除去するのと同時に、シリコン窒化膜６に配線溝パターンを転写する。その後、図６（ｈ”）に示すように、第１のハードマスクであるシリコン酸化膜５をマスクとして有機膜４にエッチングを行い、有機膜４に接続孔パターンを転写する。
【００４８】
図４（ｈ）、図５（ｈ’）または図６（ｈ”）のいずれかの工程の後、図７（ｉ）に示すように、シリコン酸化膜３、５、７にエッチングを行う。これにより、第３のハードマスクであるシリコン酸化膜７は除去される。第１のハードマスク（シリコン酸化膜５）は第２のハードマスク（シリコン窒化膜６）をマスクとしてエッチングされる。これにより、シリコン酸化膜５に配線溝パターンが転写される。また、接続層絶縁膜であるシリコン酸化膜３は有機膜４をマスクとしてエッチングされる。これにより、シリコン酸化膜３に接続孔１１が形成される。
【００４９】
次に、図７（ｊ）に示すように、第１および第２のハードマスク（シリコン酸化膜５およびシリコン窒化膜６）をマスクとして、有機膜４にエッチングを行う。これにより、有機膜に配線溝１２が形成される。
次に、図７（ｋ）に示すように、シリコン窒化膜２、６にエッチングを行う。これにより、シリコン窒化膜６が除去され、同時に、バリア絶縁膜であるシリコン窒化膜２に接続孔が形成される。
【００５０】
以上の工程により、配線溝１２および接続孔１１が形成される。その後、配線溝１２および接続孔１１内を埋め込むようにＣｕ層を形成してから、例えばＣＭＰを行って、絶縁膜上の余分なＣｕ層を除去し、表面を平坦化することにより、Ｃｕデュアルダマシン配線が形成される。
【００５１】
上記の本実施形態の半導体装置の製造方法によれば、接続孔パターンを転写した後、配線溝パターンを転写するため、配線溝パターンのアライメントを、接続孔パターンに対する直接合わせで行うことが可能である。したがって、下層配線を用いた間接合わせによってアライメントを行う従来の方法に比較して、ミスアライメント量を低減できる。これにより、配線間隔の狭い微細配線に接続孔を形成する場合にも、ショート不良が防止され、製品歩留りが向上する。
【００５２】
また、リソグラフィー工程のやり直しを行わなくてもミスアライメント量を抑えることができるため、生産コストを低減できる。
本実施形態の半導体装置の製造方法によれば、ショートマージンを削減せずに、さらに微細な配線を形成することも可能である。したがって、半導体装置をより高集積化することも可能である。
【００５３】
（実施形態２）
本実施形態のＣｕデュアルダマシン配線の形成方法について、図８〜図１１を参照して説明する。まず、図８（ａ）に示すように、下層配線１上にバリア絶縁膜としてシリコン窒化膜２を、例えば厚さ５０ｎｍで形成する。シリコン窒化膜２はＣｕの拡散を防止する。
【００５４】
シリコン窒化膜２上に接続層絶縁膜としてシリコン酸化膜３を、例えば厚さ５００ｎｍで形成する。シリコン酸化膜３上に配線層絶縁膜として有機膜４を、例えば厚さ４００ｎｍで形成する。シリコン酸化膜３および有機膜４は、実施形態１と同様の材料を用いて、実施形態１と同様の方法により形成できる。
【００５５】
有機膜４上に第１のハードマスクとしてシリコン酸化膜５を、例えば厚さ２００ｎｍで形成する。シリコン酸化膜５上に第２のハードマスクとしてシリコン窒化膜６を、例えば厚さ１００ｎｍで形成する。シリコン酸化膜５およびシリコン窒化膜６は、実施形態１と同様の方法により形成できる。
【００５６】
次に、図８（ｂ）に示すように、接続孔パターンのレジスト９をリソグラフィーにより形成する。このとき、下層配線１をアライメントに用いる。リソグラフィーは、実施形態１と同様に行うことができる。
【００５７】
次に、図９（ｃ）に示すように、レジスト９をマスクとしてシリコン窒化膜６に厚さ分（１００ｎｍ）のエッチングを行う。さらに、第１のハードマスクであるシリコン酸化膜５の途中まで（有機膜４に達しないように）、例えば厚さ１００ｎｍ分のエッチングを行い、接続孔パターンをシリコン酸化膜５に転写する。シリコン窒化膜６およびシリコン酸化膜５のエッチングは、実施形態１と同様の方法により行うことができる。その後、レジスト９を除去する。レジスト９の除去工程では、第１および第２のハードマスクによって有機膜４が保護される。
【００５８】
次に、図９（ｄ）に示すように、配線溝パターンのレジスト１０をリソグラフィーにより形成する。このとき、第１および第２のハードマスクに転写された接続孔パターンをアライメントに用いる。このアライメントは直接合わせであるため、従来の方法による間接合わせに比較すると、ミスアライメント量を大幅に低減できる。
【００５９】
次に、図９（ｅ）に示すように、レジスト１０をマスクとしてシリコン窒化膜６にエッチングを行い、第２のハードマスクに配線溝パターンを転写する。その後、レジスト１０を除去する。シリコン窒化膜６のエッチングは、図９（ｃ）に示す工程で接続孔パターンを形成する場合と同様に行うことができる。また、レジスト１０の除去工程では、第１および第２のハードマスクによって有機膜４が保護される。
【００６０】
次に、図１０（ｆ）に示すように、シリコン酸化膜５に形成されている接続孔パターンが有機膜４に達するまで、シリコン酸化膜５にエッチングを行う。図９（ｃ）に示す工程で、シリコン酸化膜５に厚さ１００ｎｍ分のエッチングを行った場合、図１０（ｆ）に示す工程で厚さ１００ｎｍ分のエッチングを行うことにより、接続孔パターンが有機膜４に達する。
【００６１】
このとき、シリコン酸化膜５には第２のハードマスクであるシリコン窒化膜６をマスクとしてエッチングが行われ、配線溝パターンが転写される。接続孔パターンに含まれる部分を除き、配線溝パターンの部分には厚さ１００ｎｍのシリコン酸化膜５が残される。図１０（ｆ）に示す工程でのシリコン酸化膜５のエッチング量は、図９（ｃ）に示す工程でのシリコン酸化膜５のエッチング量に応じて調節し、配線溝パターンが有機膜４に達しないようにする。
【００６２】
次に、図１０（ｇ）に示すように、配線層絶縁膜である有機膜４にエッチングを行い、第１のハードマスク（シリコン酸化膜５）および第２のハードマスク（シリコン窒化膜６）に形成された接続孔パターンを転写する。有機膜４のエッチングは、実施形態１と同様に行うことができる。
【００６３】
次に、図１０（ｈ）に示すように、有機膜４をマスクとして、接続層絶縁膜であるシリコン酸化膜３に厚さ分（５００ｎｍ）のエッチングを行い、シリコン酸化膜３に接続孔１１を形成する。このとき、シリコン窒化膜６をマスクとして、シリコン酸化膜５がエッチングされ、第１のハードマスクに配線溝パターンが転写される。
【００６４】
次に、図１１（ｉ）に示すように、第１および第２のハードマスク（シリコン酸化膜５およびシリコン窒化膜６）をマスクとして、有機膜４にエッチングを行う。これにより、有機膜４に配線溝１２が形成される。
【００６５】
次に、図１１（ｊ）に示すように、シリコン窒化膜２、６にエッチングを行う。これにより、シリコン窒化膜６が除去され、同時に、バリア絶縁膜であるシリコン窒化膜２に接続孔が形成される。その後、実施形態１と同様に配線溝１２および接続孔１１内にＣｕを埋め込み、Ｃｕデュアルダマシン配線が形成される。
【００６６】
上記の本実施形態の半導体装置の製造方法によれば、実施形態１と同様に、配線溝パターンのアライメントを、接続孔パターンに対する直接合わせで行うことが可能である。したがって、ミスアライメント量が低減される。これにより、製品歩留りの向上や、生産コストの低減が可能となる。また、半導体装置をより高集積化することも可能となる。
【００６７】
（実施形態３）
上記の実施形態１および２においては、シリコン酸化膜３をエッチングストッパー層として配線溝１２が形成される。それに対し、本実施形態においては、配線溝のエッチングストッパーとなる層を設けずに、エッチング量を調節することにより、単層の低誘電率膜に配線溝と接続孔の両方を形成する。
【００６８】
以下、本実施形態のＣｕデュアルダマシン配線の形成方法について、図１２〜図１５を参照して説明する。まず、図１２（ａ）に示すように、下層配線１上にバリア絶縁膜としてシリコン窒化膜２を、例えば厚さ５０ｎｍで形成する。シリコン窒化膜２はＣｕの拡散を防止する。
【００６９】
シリコン窒化膜２上に有機膜１３を、例えば厚さ９００ｎｍで形成する。有機膜１３は、実施形態１の有機膜４と同様の材料を用いて、実施形態１と同様の方法により形成できる。
【００７０】
有機膜１３上に第１のハードマスクとしてシリコン酸化膜５を、例えば厚さ２００ｎｍで形成する。シリコン酸化膜５上に第２のハードマスクとしてシリコン窒化膜６を、例えば厚さ１００ｎｍで形成する。シリコン酸化膜５およびシリコン窒化膜６は、実施形態１と同様の方法により形成できる。
【００７１】
次に、図１２（ｂ）に示すように、接続孔パターンのレジスト９をリソグラフィーにより形成する。このとき、下層配線１をアライメントに用いる。リソグラフィーは、実施形態１と同様に行うことができる。
【００７２】
次に、図１３（ｃ）に示すように、レジスト９をマスクとしてシリコン窒化膜６に厚さ分（１００ｎｍ）のエッチングを行う。さらに、第１のハードマスクであるシリコン酸化膜５の途中まで（有機膜１３に達しないように）、例えば厚さ１００ｎｍ分のエッチングを行い、接続孔パターンをシリコン酸化膜５に転写する。シリコン窒化膜６およびシリコン酸化膜５のエッチングは、実施形態１と同様の方法により行うことができる。その後、レジスト９を除去する。レジスト９の除去工程では、第１および第２のハードマスクによって有機膜１３が保護される。
【００７３】
次に、図１３（ｄ）に示すように、配線溝パターンのレジスト１０をリソグラフィーにより形成する。このとき、第１および第２のハードマスクに転写された接続孔パターンをアライメントに用いる。このアライメントは直接合わせであるため、従来の方法による間接合わせに比較すると、ミスアライメント量を大幅に低減できる。
【００７４】
次に、図１３（ｅ）に示すように、レジスト１０をマスクとしてシリコン窒化膜６にエッチングを行い、第２のハードマスクに配線溝パターンを転写する。その後、レジスト１０を除去する。レジスト１０の除去工程では、第１および第２のハードマスクによって有機膜１３が保護される。
【００７５】
次に、図１４（ｆ）に示すように、シリコン酸化膜５に形成されている接続孔パターンが有機膜１３に達するまで、シリコン酸化膜５にエッチングを行う。図１３（ｃ）に示す工程で、シリコン酸化膜５に厚さ１００ｎｍ分のエッチングを行った場合、図１４（ｆ）に示す工程で厚さ１００ｎｍ分のエッチングを行うことにより、接続孔パターンが有機膜１３に達する。
【００７６】
このとき、シリコン酸化膜５には第２のハードマスクであるシリコン窒化膜６をマスクとしてエッチングが行われ、配線溝パターンが転写される。接続孔パターンに含まれる部分を除き、配線溝パターンの部分には厚さ１００ｎｍのシリコン酸化膜５が残される。図１４（ｆ）に示す工程では、実施形態２と同様に、シリコン酸化膜５のエッチング量を調節し、配線溝パターンが有機膜１３に達しないようにする。
【００７７】
次に、図１４（ｇ）に示すように、有機膜１３にエッチングを行い、第１のハードマスク（シリコン酸化膜５）に形成された接続孔パターンを転写する。ここで、有機膜１３の厚さ分（９００ｎｍ）のエッチングは行わず、バリア絶縁膜（シリコン窒化膜２）上に、ある程度の厚さの有機膜１３を残しておく。接続孔部分に残す有機膜１３の厚さは、続く工程で有機膜１３に形成される配線溝の深さよりも小さくする。有機膜１３のエッチングは、実施形態１における有機膜４のエッチングと同様に行うことができる。
【００７８】
次に、図１４（ｈ）に示すように、第２のハードマスク（シリコン窒化膜６）をマスクとして第１のハードマスク（シリコン酸化膜５）にエッチングを行い、第１のハードマスクに配線溝パターンを転写する。
【００７９】
次に、図１５（ｉ）に示すように、第１および第２のハードマスク（シリコン酸化膜５およびシリコン窒化膜６）をマスクとして、有機膜１３にエッチングを行う。これにより、有機膜１３に配線溝１４が形成される。また、接続孔パターン部分の有機膜１３は、シリコン窒化膜２をエッチングストッパー層として、さらにエッチングされる。これにより、有機膜１３に接続孔１５が形成される。
【００８０】
次に、図１５（ｊ）に示すように、シリコン窒化膜２、６にエッチングを行う。これにより、シリコン窒化膜６が除去され、同時に、バリア絶縁膜であるシリコン窒化膜２に接続孔が形成される。その後、実施形態１と同様に配線溝１４および接続孔１５内にＣｕを埋め込み、Ｃｕデュアルダマシン配線が形成される。
【００８１】
上記の本実施形態の半導体装置の製造方法によれば、実施形態１と同様に、配線溝パターンのアライメントを、接続孔パターンに対する直接合わせで行うことが可能である。したがって、ミスアライメント量が低減される。これにより、製品歩留りの向上や、生産コストの低減が可能となる。また、半導体装置をより高集積化することも可能となる。
【００８２】
（実施形態４）
上記の実施形態３においては、エッチング量を調節することにより、単層の低誘電率膜に配線溝と接続孔が形成される。それに対し、本実施形態においては、２層の低誘電率膜の層間にエッチングストッパー層を設け、エッチングストッパー層上の低誘電率膜に配線溝を形成し、下層の低誘電率膜に接続孔を形成する。
【００８３】
以下、本実施形態のＣｕデュアルダマシン配線の形成方法について、図１６〜図１９を参照して説明する。まず、図１６（ａ）に示すように、下層配線１上にバリア絶縁膜としてシリコン窒化膜２を、例えば厚さ５０ｎｍで形成する。シリコン窒化膜２はＣｕの拡散を防止する。シリコン窒化膜２上に下層有機膜１６を、例えば厚さ４００ｎｍで形成する。
【００８４】
下層有機膜１６上にエッチングストッパー層としてシリコン酸化膜１７を、例えば厚さ１００ｎｍで形成する。シリコン酸化膜１７上に上層有機膜１８を、例えば厚さ４００ｎｍで形成する。下層有機膜１６および上層有機膜１８は、実施形態１の有機膜４と同様の材料を用いて、実施形態１と同様の方法により形成できる。
【００８５】
上層有機膜１８上に第１のハードマスクとしてシリコン酸化膜５を、例えば厚さ２００ｎｍで形成する。シリコン酸化膜５上に第２のハードマスクとしてシリコン窒化膜６を、例えば厚さ１００ｎｍで形成する。シリコン酸化膜５およびシリコン窒化膜６は、実施形態１と同様の方法により形成できる。
【００８６】
次に、図１６（ｂ）に示すように、接続孔パターンのレジスト９をリソグラフィーにより形成する。このとき、下層配線１をアライメントに用いる。リソグラフィーは、実施形態１と同様に行うことができる。
【００８７】
次に、図１７（ｃ）に示すように、レジスト９をマスクとしてシリコン窒化膜６に厚さ分（１００ｎｍ）のエッチングを行う。さらに、第１のハードマスクであるシリコン酸化膜５の途中まで（上層有機膜１８に達しないように）、例えば厚さ１００ｎｍ分のエッチングを行い、接続孔パターンをシリコン酸化膜５に転写する。
【００８８】
シリコン窒化膜６およびシリコン酸化膜５のエッチングは、実施形態１と同様の方法により行うことができる。その後、レジスト９を除去する。レジスト９の除去工程では、第１および第２のハードマスクによって上層有機膜１８が保護される。
【００８９】
次に、図１７（ｄ）に示すように、配線溝パターンのレジスト１０をリソグラフィーにより形成する。このとき、第１および第２のハードマスクに転写された接続孔パターンをアライメントに用いる。このアライメントは直接合わせであるため、従来の方法による間接合わせに比較すると、ミスアライメント量を大幅に低減できる。
【００９０】
次に、図１７（ｅ）に示すように、レジスト１０をマスクとしてシリコン窒化膜６にエッチングを行い、第２のハードマスクに配線溝パターンを転写する。その後、レジスト１０を除去する。レジスト１０の除去工程では、第１および第２のハードマスクによって上層有機膜１８が保護される。
【００９１】
次に、図１８（ｆ）に示すように、シリコン酸化膜５に形成されている接続孔パターンが上層有機膜１８に達するまで、シリコン酸化膜５にエッチングを行う。図１７（ｃ）に示す工程で、シリコン酸化膜５に厚さ１００ｎｍ分のエッチングを行った場合、図１８（ｆ）に示す工程で厚さ１００ｎｍ分のエッチングを行うことにより、接続孔パターンが上層有機膜１８に達する。
【００９２】
このとき、シリコン酸化膜５には第２のハードマスクであるシリコン窒化膜６をマスクとしてエッチングが行われ、配線溝パターンが転写される。接続孔パターンに含まれる部分を除き、配線溝パターンの部分には厚さ１００ｎｍのシリコン酸化膜５が残される。図１８（ｆ）に示す工程では、実施形態２と同様に、シリコン酸化膜５のエッチング量を調節し、配線溝パターンが上層有機膜１８に達しないようにする。
【００９３】
次に、図１８（ｇ）に示すように、上層有機膜１８にエッチングを行い、第１のハードマスク（シリコン酸化膜５）に形成された接続孔パターンを転写する。このとき、シリコン酸化膜１７をエッチングストッパー層として用いる。上層有機膜１８のエッチングは、実施形態１における有機膜４のエッチングと同様に行うことができる。
【００９４】
次に、図１８（ｈ）に示すように、第２のハードマスク（シリコン窒化膜６）をマスクとして第１のハードマスク（シリコン酸化膜５）にエッチングを行い、第１のハードマスクに配線溝パターンを転写する。このとき、上層有機膜１８をマスクとしてシリコン酸化膜１７がエッチングされ、シリコン酸化膜１７に接続孔の一部１９ａが形成される。
【００９５】
次に、図１９（ｉ）に示すように、第１および第２のハードマスク（シリコン酸化膜５およびシリコン窒化膜６）をマスクとして、上層有機膜１８にエッチングを行う。これにより、上層有機膜１８に配線溝２０が形成される。このとき、下層有機膜１６はシリコン酸化膜１７をマスクとしてエッチングされる。これにより、下層有機膜１６に接続孔１９が形成される。
【００９６】
次に、図１９（ｊ）に示すように、シリコン窒化膜２、６にエッチングを行う。これにより、シリコン窒化膜６が除去され、同時に、バリア絶縁膜であるシリコン窒化膜２に接続孔が形成される。その後、実施形態１と同様に配線溝２０および接続孔１９内にＣｕを埋め込み、Ｃｕデュアルダマシン配線が形成される。
【００９７】
上記の本実施形態の半導体装置の製造方法によれば、実施形態１と同様に、配線溝パターンのアライメントを、接続孔パターンに対する直接合わせで行うことが可能である。したがって、ミスアライメント量が低減される。これにより、製品歩留りの向上や、生産コストの低減が可能となる。また、半導体装置をより高集積化することも可能となる。
【００９８】
本発明の半導体装置の製造方法の実施形態は、上記の説明に限定されない。例えば、上記のプロセスを適用できる材料であれば、絶縁膜材料を変更することも可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００９９】
【発明の効果】
本発明の半導体装置の製造方法によれば、レジスト剥離の際に有機系低誘電率膜がダメージを受けず、かつ配線溝と接続孔の合わせ精度が向上する。
【図面の簡単な説明】
【図１】図１（ａ）および（ｂ）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図である。
【図２】図２（ｃ）および（ｄ）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図であり、図１（ｂ）に続く工程を示す。
【図３】図３（ｅ）および（ｆ）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図であり、図２（ｄ）に続く工程を示す。
【図４】図４（ｇ）および（ｈ）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図であり、図３（ｆ）に続く工程を示す。
【図５】図５（ｇ’）および（ｈ’）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図であり、図４（ｇ）および（ｈ）の変更例である。
【図６】図６（ｇ”）および（ｈ”）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図であり、図４（ｇ）および（ｈ）の変更例である。
【図７】図７（ｉ）〜（ｋ）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図であり、図４（ｈ）、図５（ｈ’）または図６（ｈ”）のいずれかに続く工程を示す。
【図８】図８（ａ）および（ｂ）は本発明の実施形態２に係る半導体装置の製造方法の製造工程を示す断面図である。
【図９】図９（ｃ）〜（ｅ）は本発明の実施形態２に係る半導体装置の製造方法の製造工程を示す断面図であり、図８（ｂ）に続く工程を示す。
【図１０】図１０（ｆ）〜（ｈ）は本発明の実施形態２に係る半導体装置の製造方法の製造工程を示す断面図であり、図９（ｅ）に続く工程を示す。
【図１１】図１１（ｉ）および（ｊ）は本発明の実施形態２に係る半導体装置の製造方法の製造工程を示す断面図であり、図１０（ｈ）に続く工程を示す。
【図１２】図１２（ａ）および（ｂ）は本発明の実施形態３に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１３】図１３（ｃ）〜（ｅ）は本発明の実施形態３に係る半導体装置の製造方法の製造工程を示す断面図であり、図１２（ｂ）に続く工程を示す。
【図１４】図１４（ｆ）〜（ｈ）は本発明の実施形態３に係る半導体装置の製造方法の製造工程を示す断面図であり、図１３（ｅ）に続く工程を示す。
【図１５】図１５（ｉ）および（ｊ）は本発明の実施形態３に係る半導体装置の製造方法の製造工程を示す断面図であり、図１４（ｈ）に続く工程を示す。
【図１６】図１６（ａ）および（ｂ）は本発明の実施形態４に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１７】図１７（ｃ）〜（ｅ）は本発明の実施形態４に係る半導体装置の製造方法の製造工程を示す断面図であり、図１６（ｂ）に続く工程を示す。
【図１８】図１８（ｆ）〜（ｈ）は本発明の実施形態４に係る半導体装置の製造方法の製造工程を示す断面図であり、図１７（ｅ）に続く工程を示す。
【図１９】図１９（ｉ）および（ｊ）は本発明の実施形態４に係る半導体装置の製造方法の製造工程を示す断面図であり、図１８（ｈ）に続く工程を示す。
【図２０】図２０（ａ）〜（ｃ）は従来の半導体装置の製造方法の製造工程を示す断面図である。
【図２１】図２１（ｄ）〜（ｆ）は従来の半導体装置の製造方法の製造工程を示す断面図であり、図２０（ｃ）に続く工程を示す。
【図２２】図２２（ｇ）〜（ｉ）は従来の半導体装置の製造方法の製造工程を示す断面図であり、図２１（ｆ）に続く工程を示す。
【図２３】図２３（ａ）および（ｂ）はミスアライメント量と配線間ショートマージンとの関係を説明する図である。
【符号の説明】
１…下層配線、２…シリコン窒化膜、３…シリコン酸化膜、４…有機膜、５…シリコン酸化膜、６…シリコン窒化膜、７…シリコン酸化膜、８…シリコン窒化膜、９、１０…レジスト、１１…接続孔、１２…配線溝、１３…有機膜、１４…配線溝、１５…接続孔、１６…下層有機膜、１７…シリコン酸化膜、１８…上層有機膜、１９…接続孔、２０…配線溝、１０１…下層配線、１０２…シリコン窒化膜、１０３…シリコン酸化膜、１０４…有機膜、１０５…シリコン酸化膜、１０６…シリコン窒化膜、１０７、１０８…レジスト、１０９…接続孔、１１０…配線溝、１１１…配線、１１２…接続孔。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、低誘電率（Low-k)膜に配線溝と接続孔を形成し、デュアルダマシン配線を形成する工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の配線を微細化すると、配線間容量の増加が顕著となり、配線遅延が問題となる。配線遅延を改善し、半導体装置を高速化する目的で、層間絶縁膜にLow-k 膜と呼ばれる低誘電率膜が採用されるようになってきている。低誘電率膜を、従来のＡｌ配線よりも低抵抗のＣｕ配線と組み合わせたＣｕデュアルダマシン配線によれば、配線間容量の低減が可能である。
低誘電率膜としては、溶液の塗布によって形成される有機系または無機系のものや、化学気相成長（ＣＶＤ）によって形成されるＳｉＯＦ系、ＳｉＯＣ系、ＣＦ系のもの等、多様なものが開発・検討されている。
【０００３】
塗布型の有機系低誘電率膜は、レジストに比較的近い組成をもつため、レジストとのエッチング選択比が不足したり、レジストの除去時にダメージを受けたりする。したがって、塗布型の有機系低誘電率膜を用いてＣｕデュアルダマシン配線を形成する場合は、通常、レジストの他に無機系材料からなるハードマスクを用いて、配線溝や接続孔を形成する。
【０００４】
また、Ｃｕデュアルダマシン配線は、予め層間絶縁膜に形成された配線溝と接続孔に、Ｃｕを同時に埋め込んで形成されるため、配線溝と接続孔の形成工程で、両方のパターンがウェハに転写される。配線溝と接続孔の合わせずれが生じると、コンタクト不良による抵抗の上昇や、ショート等が起こる可能性がある。そこで、配線溝と接続孔の合わせ精度を高めるため、２層のハードマスクを用いたデュアルハードマスク法が開発されている。
【０００５】
以下、従来のデュアルハードマスク法によるＣｕデュアルダマシン配線の形成方法について、図２０〜図２２を参照して説明する。まず、図２０（ａ）に示すように、下層配線１０１上にバリア絶縁膜としてシリコン窒化膜１０２を、例えば厚さ５０ｎｍで形成する。シリコン窒化膜１０２はＣｕの拡散を防止する。
【０００６】
シリコン窒化膜１０２上に接続層絶縁膜としてシリコン酸化膜１０３を、例えば厚さ５００ｎｍで形成する。シリコン酸化膜１０３には、配線間を接続する接続孔が形成される。シリコン酸化膜１０３としては、比誘電率４．０程度のＮＳＧ（non-doped silicate glass）、ＰＳＧ（phospho silicate glass）、ＢＰＳＧ（boro-phospho silicate glass)や、比誘電率３．５程度のＦＳＧ（fluoro silicate glass)等が用いられる。
【０００７】
シリコン酸化膜１０３上に配線層絶縁膜として有機膜１０４を、例えば厚さ４００ｎｍで形成する。有機膜１０４に配線溝が形成され、配線溝内にＣｕ配線が埋め込まれる。有機膜１０４としては、比誘電率２．７程度のポリアリルエーテル（ＰＡＥ；poly arylene ether）系材料であるＳｉＬＫ（商品名、米ダウケミカル製）やＦＬＡＲＥ（商品名、米アライドシグナル）等が用いられる。これらの有機膜は、一般にＳｉＯ2 に比較して誘電率が低いため、配線の寄生容量を低減できる。有機膜１０４の材料は、例えば回転塗布法により塗布する。
【０００８】
有機膜１０４上に第１のハードマスクとしてシリコン酸化膜１０５を、例えば厚さ２００ｎｍで形成する。シリコン酸化膜１０５は、例えばシランガスを原料とする平行平板プラズマＣＶＤ法によって形成できる。
シリコン酸化膜１０５上に第２のハードマスクとしてシリコン窒化膜１０６を、例えば厚さ１００ｎｍで形成する。シリコン窒化膜１０６は、例えばシランガスを原料とする平行平板プラズマＣＶＤ法によって形成できる。ハードマスク材料の組み合わせは、デュアルハードマスク法に適用可能であれば、他の例に変更してもよい。
【０００９】
次に、図２０（ｂ）に示すように、配線溝パターンのレジスト１０７をリソグラフィーにより形成する。このとき、下層配線１０１をアライメントに用いる。リソグラフィーは、例えばＫｒＦレーザーを用いたフォトリソグラフィーとし、開口数ＮＡは例えば０．６０とする。
【００１０】
次に、図２０（ｃ）に示すように、レジスト１０７をマスクとしてシリコン窒化膜１０６にエッチングを行い、第２のハードマスクに配線溝パターンを転写した後、レジスト１０７を除去する。シリコン窒化膜１０６のエッチングは、例えばＣＨＦ3 ／Ｏ2 ／Ａｒガスをエッチングガスに用いた平行平板プラズマエッチングにより行う。
【００１１】
次に、図２１（ｄ）に示すように、接続孔パターンのレジスト１０８をリソグラフィーにより形成する。このとき、下層配線１０１をアライメントに用いる。このリソグラフィーも、レジスト１０７と同様のフォトリソグラフィーとしてよい。
【００１２】
次に、図２１（ｅ）に示すように、レジスト１０８をマスクとして、シリコン窒化膜１０６の厚さ分（１００ｎｍ）のエッチングに相当する処理と、シリコン酸化膜１０５のエッチングを行う。これにより、第１のハードマスクに接続孔パターンが転写される。その後、レジスト１０８を除去する。
【００１３】
ここで、シリコン窒化膜１０６の厚さ分（１００ｎｍ）のエッチングを行うのは、リソグラフィー工程での合わせずれによって、接続孔パターンが配線溝パターンからはみ出した場合を考慮しているためである。シリコン酸化膜１０５のエッチングのみを行うと、接続孔パターンが配線溝パターンからはみ出した部分では、シリコン窒化膜１０６がマスクとなり、シリコン酸化膜１０５がエッチングされない。この場合、接続孔を正常な形状で形成できない。
【００１４】
シリコン窒化膜１０６のエッチングも行った場合には、接続孔パターンが配線溝パターンからはみ出した部分で、第１のハードマスクと第２のハードマスクの両方に接続孔パターンが転写される。したがって、接続孔を正常な形状で形成できる。シリコン窒化膜１０６のエッチングは、図２１（ｄ）に示す工程と同様に行う。シリコン酸化膜１０５のエッチングは、例えばＣ5 Ｆ8 ／ＣＯ／Ａｒガスをエッチングガスに用いた平行平板プラズマエッチングにより行う。
【００１５】
次に、図２１（ｆ）に示すように、配線層絶縁膜である有機膜１０４にエッチングを行い、第１のハードマスク（シリコン酸化膜１０５）に形成された接続孔パターンを転写する。このエッチングでレジスト１０８も除去される。
次に、図２２（ｇ）に示すように、シリコン酸化膜１０３、１０５にエッチングを行う。これにより、接続層絶縁膜であるシリコン酸化膜１０３には接続孔１０９が形成される。また、第１のハードマスク（シリコン酸化膜１０５）には、第２のハードマスク（シリコン窒化膜１０６）に形成されている配線溝パターンが転写される。
【００１６】
次に、図２２（ｈ）に示すように、第１のハードマスク（シリコン酸化膜１０５）および第２のハードマスク（シリコン窒化膜１０６）をマスクとして有機膜１０４にエッチングを行い、有機膜１０４に配線溝１１０を形成する。
次に、図２２（ｉ）に示すように、シリコン窒化膜１０２、１０６にエッチングを行う。これにより、バリア絶縁膜（シリコン窒化膜１０２）に接続孔が形成され、第２のハードマスク（シリコン窒化膜１０６）が除去される。
【００１７】
以上の工程により、配線溝１１０および接続孔１０９が形成される。その後、配線溝１１０および接続孔１０９内を埋め込むようにＣｕ層を形成してから、例えば化学機械研磨（ＣＭＰ；chemical mechanical polishing)を行って、絶縁膜上の余分なＣｕ層を除去し、表面を平坦化することにより、Ｃｕデュアルダマシン配線が形成される。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記の従来のデュアルハードマスク法によれば、図２１（ｄ）に示すフォトリソグラフィー工程において、接続孔パターンの開口部を有するレジスト１０８を形成する際、下層配線１０１をアライメントに用いる。接続孔パターンが配線溝パターンの内側にあることから、第２のハードマスク（シリコン窒化膜１０６）に転写されている配線溝パターンをアライメントに用いることができない。すなわち、接続孔パターンのアライメントは、配線溝パターンに対する直接合わせとならない。
【００１９】
図２０（ｂ）に示す工程では、配線溝パターンの開口部を有するレジスト１０７を形成する際、下層配線１０１を用いてアライメントが行われる。したがって、上記の従来の方法によれば、配線溝パターンと接続孔パターンのアライメントが、下層配線１０１を介した２重間接合わせとなっている。
【００２０】
一般に、ミスアライメント量は直接合わせに対して２重間接合わせで約１．４倍となる。したがって、上記の従来の方法で微細な配線パターンを形成しようとした場合、配線ショート不良が避けられない。例えば、ＫｒＦフォトリソグラフィーにおいて、直接合わせで約１００ｎｍがミスアライメント量の３シグマ値であるが、間接合わせでは約１４０ｎｍとなる。
【００２１】
ここで、配線間隔２００ｎｍの微細な配線パターンを形成する場合を例として説明する。ゲート長０．１３μｍ世代の半導体集積回路では、配線間隔２００ｎｍが標準的に必要と考えられている。図２３（ａ）に示すように、配線１１１が間隔２００ｎｍで形成され、配線１１１の幅方向における端部に合わせ余裕なしで接続孔１１２を形成すると想定する。
【００２２】
図２３（ｂ）に示すように、配線パターンと接続孔パターンのずれ量が１４０ｎｍになると、接続孔１１２と近接する配線１１１との間の分離幅が６０ｎｍとなる。この場合、エッチング加工のばらつきも考慮すると、ショート不良が発生する可能性が高い。
【００２３】
したがって、このような非常に微細な配線パターンには、上記の従来のデュアルハードマスク法を適用するのが難しい。従来のデュアルハードマスク法を用いて微細配線を形成すると、ミスアライメント量のばらつきによって製品歩留りが落ち、生産コストが高くなる問題が起こる。
【００２４】
あるいは、リソグラフィー工程のやり直しを数回行うことで、通常１００ｎｍのミスアライメント量を抑えることも可能である。しかしながら、この場合にはスループットの低下や、レジスト材料の消費量の増大から、生産コストが高くなる。
【００２５】
デュアルハードマスク法は、レジスト剥離の際にダメージを受ける有機系材料を配線層絶縁膜に用いるために開発された方法である。デュアルハードマスク法によれば、リソグラフィー工程で配線層絶縁膜が露出しないため、配線層絶縁膜のダメージは防止されるが、配線溝パターンのリソグラフィーを行ってから、接続孔パターンのリソグラフィーを行うため、間接合わせが避けられない。
【００２６】
本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、レジスト剥離の際に有機系低誘電率膜がダメージを受けず、かつ配線溝と接続孔の合わせ精度が向上する半導体装置の製造方法を提供することを目的とする。
【００２７】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置の製造方法は、下層配線上に絶縁膜、有機系低誘電率膜、第１のハードマスク、第２のハードマスク、第３のハードマスクおよび第４のハードマスクを順に積層する工程と、前記第４のハードマスク上に、接続孔パターンで開口部を有する第１のレジストを形成する工程と、前記第１のレジストをマスクとして前記第４、第３および第２のハードマスクに順にそれぞれ厚さ分のエッチングを行い、前記第２〜第４のハードマスクに接続孔パターンを転写する工程と、前記第１のレジストを除去する工程と、前記第４のハードマスク上に、前記接続孔パターンが含まれる配線溝パターンで開口部を有する第２のレジストを形成する工程と、前記第２のレジストをマスクとして前記第４のハードマスクに厚さ分のエッチングを行い、前記第４のハードマスクに前記配線溝パターンを転写する工程と、前記第２のレジストを除去する工程と、前記第４のハードマスクをマスクとして前記第３のハードマスクに厚さ分のエッチングを行い、前記第３のハードマスクに前記配線溝パターンを転写するとともに、前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分のエッチングを行い、前記第１のハードマスクに前記接続孔パターンを転写する工程と、前記第１および第２のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分のエッチングを行い、前記有機系低誘電率膜に前記接続孔パターンを転写する工程と、前記第４のハードマスクをエッチングにより除去するとともに、前記第３のハードマスクをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、前記第２のハードマスクに前記配線溝パターンを転写する工程と、前記第３のハードマスクをエッチングにより除去するとともに、前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分のエッチングを行い、前記第１のハードマスクに前記配線溝パターンを転写し、かつ前記有機系低誘電率膜をマスクとして前記絶縁膜に厚さ分のエッチングを行い、前記絶縁膜に接続孔を形成する工程と、前記第１および第２のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分のエッチングを行い、前記有機系低誘電率膜に配線溝を形成する工程と、前記第２のハードマスクをエッチングにより除去する工程と、前記配線溝および前記接続孔に導電体を埋め込む工程とを有することを特徴とする。
【００２８】
あるいは、本発明の半導体装置の製造方法は、下層配線上に絶縁膜、有機系低誘電率膜、第１のハードマスクおよび第２のハードマスクを順に積層する工程と、前記第２のハードマスク上に、接続孔パターンで開口部を有する第１のレジストを形成する工程と、前記第１のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、さらに前記第１のハードマスクに途中までエッチングを行い、前記第１のハードマスクの上面側と前記第２のハードマスクに接続孔パターンを転写する工程と、前記第１のレジストを除去する工程と、前記第２のハードマスク上に、前記接続孔パターンが含まれる配線溝パターンで開口部を有する第２のレジストを形成する工程と、前記第２のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、前記第２のハードマスクに前記配線溝パターンを転写する工程と、前記第２のレジストを除去する工程と、前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分より少ないエッチングを行い、前記第１のハードマスクの上面側に前記配線溝パターンを転写し、かつ前記接続孔パターンが転写された部分の前記第１のハードマスクを除去する工程と、前記第１のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分のエッチングを行い、前記有機系低誘電率膜に前記接続孔パターンを転写する工程と、前記第２のハードマスクをマスクとして前記第１のハードマスクにエッチングを行い、前記第１のハードマスクに厚さ分の前記配線溝パターンを転写するとともに、前記有機系低誘電率膜をマスクとして前記絶縁膜に厚さ分のエッチングを行い、前記絶縁膜に接続孔を形成する工程と、前記第１および第２のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分のエッチングを行い、前記有機系低誘電率膜に配線溝を形成する工程と、前記第２のハードマスクをエッチングにより除去する工程と、前記配線溝および前記接続孔に導電体を埋め込む工程とを有することを特徴とする。
【００２９】
あるいは、本発明の半導体装置の製造方法は、下層配線上に有機系低誘電率膜、第１のハードマスクおよび第２のハードマスクを順に積層する工程と、前記第２のハードマスク上に、接続孔パターンで開口部を有する第１のレジストを形成する工程と、前記第１のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、さらに前記第１のハードマスクに途中までエッチングを行い、前記第１のハードマスクの上面側と前記第２のハードマスクに接続孔パターンを転写する工程と、前記第１のレジストを除去する工程と、前記第２のハードマスク上に、前記接続孔パターンが含まれる配線溝パターンで開口部を有する第２のレジストを形成する工程と、前記第２のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、前記第２のハードマスクに前記配線溝パターンを転写する工程と、前記第２のレジストを除去する工程と、前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分より少ないエッチングを行い、前記第１のハードマスクの上面側に前記配線溝パターンを転写し、かつ前記接続孔パターンが転写された部分の前記第１のハードマスクを除去する工程と、前記第１のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分より少ないエッチングを行い、前記有機系低誘電率膜の上面側に前記接続孔パターンを転写する工程と、前記第２のハードマスクをマスクとして前記第１のハードマスクにエッチングを行い、前記第１のハードマスクに厚さ分の前記配線溝パターンを転写する工程と、前記第１および第２のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分より少ないエッチングを行い、前記有機系低誘電率膜の上面側に配線溝を形成するとともに、前記接続孔パターンが転写された部分の前記有機系低誘電率膜を除去し、前記有機系低誘電率膜の底部側に接続孔を形成する工程と、前記第２のハードマスクをエッチングにより除去する工程と、前記配線溝および前記接続孔に導電体を埋め込む工程とを有することを特徴とする。
【００３０】
あるいは、本発明の半導体装置の製造方法は、下層配線上に第１の有機系低誘電率膜、絶縁膜、第２の有機系低誘電率膜、第１のハードマスクおよび第２のハードマスクを順に積層する工程と、前記第２のハードマスク上に、接続孔パターンで開口部を有する第１のレジストを形成する工程と、前記第１のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、さらに前記第１のハードマスクに途中までエッチングを行い、前記第１のハードマスクの上面側と前記第２のハードマスクに接続孔パターンを転写する工程と、前記第１のレジストを除去する工程と、前記第２のハードマスク上に、前記接続孔パターンが含まれる配線溝パターンで開口部を有する第２のレジストを形成する工程と、前記第２のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、前記第２のハードマスクに前記配線溝パターンを転写する工程と、前記第２のレジストを除去する工程と、前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分より少ないエッチングを行い、前記第１のハードマスクの上面側に前記配線溝パターンを転写し、かつ前記接続孔パターンが転写された部分の前記第１のハードマスクを除去する工程と、前記第１のハードマスクをマスクとして前記第２の有機系低誘電率膜に厚さ分のエッチングを行い、前記第２の有機系低誘電率膜に前記接続孔パターンを転写する工程と、前記第２のハードマスクをマスクとして前記第１のハードマスクにエッチングを行い、前記第１のハードマスクに厚さ分の前記配線溝パターンを転写するとともに、前記第２の有機系低誘電率膜をマスクとして前記絶縁膜に厚さ分のエッチングを行い、前記絶縁膜に前記接続孔パターンを転写する工程と、前記第１および第２のハードマスクをマスクとして前記第２の有機系低誘電率膜に厚さ分のエッチングを行い、前記第２の有機系低誘電率膜に配線溝を形成するとともに、前記絶縁膜をマスクとして前記第１の有機系低誘電率膜に厚さ分のエッチングを行い、前記第１の有機系低誘電率膜に接続孔を形成する工程と、前記第２のハードマスクをエッチングにより除去する工程と、前記配線溝および前記接続孔に導電体を埋め込む工程とを有することを特徴とする。
【００３１】
これにより、デュアルダマシン配線の形成において、接続孔パターンのアライメントを、配線溝パターンに対する直接合わせで行うことが可能となる。したがって、下層配線をアライメントに用いて、配線溝パターンと接続孔パターンが２重間接合わせとなる従来の方法に比較して、ミスアライメント量を低減できる。これにより、製品歩留りが高くなり、生産コストを抑えることが可能となる。また、半導体装置をさらに高集積化することも可能となる。
【００３２】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して説明する。
（実施形態１）
本実施形態のＣｕデュアルダマシン配線の形成方法について、図１〜図７を参照して説明する。まず、図１（ａ）に示すように、下層配線１上にバリア絶縁膜としてシリコン窒化膜２を、例えば厚さ５０ｎｍで形成する。シリコン窒化膜２はＣｕの拡散を防止する。
【００３３】
シリコン窒化膜２上に接続層絶縁膜としてシリコン酸化膜３を、例えば厚さ５００ｎｍで形成する。シリコン酸化膜３には、配線間を接続する接続孔が形成される。シリコン酸化膜３としては、比誘電率４．０程度のＮＳＧ、ＰＳＧ、ＢＰＳＧや、比誘電率３．５程度のＦＳＧ等が用いられる。
【００３４】
シリコン酸化膜３上に配線層絶縁膜として有機膜４を、例えば厚さ４００ｎｍで形成する。有機膜４に配線溝が形成され、配線溝内にＣｕ配線が埋め込まれる。有機膜４としては、比誘電率２．７程度のＰＡＥ系材料であるＳｉＬＫ（商品名、米ダウケミカル製）やＦＬＡＲＥ（商品名、米アライドシグナル製）等が用いられる。これらの有機膜は、一般にＳｉＯ2 に比較して誘電率が低いため、配線の寄生容量を低減できる。
【００３５】
なお、本発明の実施形態における有機膜は、レジスト剥離の際に酸素プラズマや有機系レジスト剥離液等によって浸食される有機材料全般からなる膜をさす。したがって、有機ポリマーを主体とする膜だけでなく、フッ素樹脂、有機成分を含むシリカ系材料やポーラスシリカ等も有機膜に含まれるものとする。
有機膜４の材料は、例えば回転塗布法により塗布する。
【００３６】
有機膜４上に第１のハードマスクとしてシリコン酸化膜５を、例えば厚さ２００ｎｍで形成する。シリコン酸化膜５は、例えばシランガスを原料とする平行平板プラズマＣＶＤ法によって形成できる。
シリコン酸化膜５上に第２のハードマスクとしてシリコン窒化膜６を、例えば厚さ１００ｎｍで形成する。シリコン窒化膜６は、例えばシランガスを原料とする平行平板プラズマＣＶＤ法によって形成できる。
【００３７】
シリコン窒化膜６上に第３のハードマスクとしてシリコン酸化膜７を、例えば厚さ２００ｎｍで形成する。シリコン酸化膜７はシリコン酸化膜５と同様に形成できる。
シリコン酸化膜７上に第４のハードマスクとしてシリコン窒化膜８を、例えば厚さ１００ｎｍで形成する。シリコン窒化膜８はシリコン窒化膜６と同様に形成できる。ハードマスク材料の組み合わせは、他の例に変更してもよい。
【００３８】
次に、図１（ｂ）に示すように、接続孔パターンのレジスト９をリソグラフィーにより形成する。このとき、下層配線１をアライメントに用いる。リソグラフィーは、例えばＫｒＦレーザーを用いたフォトリソグラフィーとし、開口数ＮＡは例えば０．６０とする。
【００３９】
次に、図２（ｃ）に示すように、レジスト９をマスクとしてシリコン窒化膜８、シリコン酸化膜７およびシリコン窒化膜６に順にエッチングを行い、第２〜第４のハードマスクに接続孔パターンを転写する。その後、レジスト９を除去する。
【００４０】
シリコン窒化膜６、８のエッチングは、例えばＣＨＦ3 ／Ｏ2 ／Ａｒガスをエッチングガスに用いた平行平板プラズマエッチングにより行う。シリコン酸化膜７のエッチングは、例えばＣ5 Ｆ8 ／ＣＯ／Ａｒガスをエッチングガスに用いた平行平板プラズマエッチングにより行う。また、レジスト９の除去工程では、第１〜第４のハードマスクによって有機膜４が保護される。
【００４１】
次に、図２（ｄ）に示すように、配線溝パターンのレジスト１０をリソグラフィーにより形成する。このとき、第２〜第４のハードマスクに転写された接続孔パターンをアライメントに用いる。このアライメントは直接合わせであるため、従来の方法による間接合わせに比較すると、ミスアライメント量を大幅に低減できる。
【００４２】
次に、図３（ｅ）に示すように、レジスト１０をマスクとしてシリコン窒化膜８にエッチングを行い、第４のハードマスクに配線溝パターンを転写する。その後、レジスト１０を除去する。シリコン窒化膜８のエッチングは、図２（ｃ）に示す工程で接続孔パターンを形成する場合と同様に行うことができる。また、レジスト１０の除去工程では、第１〜第４のハードマスクによって有機膜４が保護される。
【００４３】
次に、図３（ｆ）に示すように、シリコン酸化膜５、７にそれぞれの厚さ分（２００ｎｍ）のエッチングを行う。これにより、第１のハードマスクであるシリコン酸化膜５には接続孔パターンが転写される。また、第３のハードマスクであるシリコン酸化膜７には、第４のハードマスク（シリコン窒化膜８）に形成されている配線溝パターンが転写される。
【００４４】
次に、図４（ｇ）に示すように、配線層絶縁膜である有機膜４にエッチングを行い、第１のハードマスク（シリコン酸化膜５）および第２のハードマスク（シリコン窒化膜６）に形成された接続孔パターンを転写する。有機膜４のエッチングは、例えばアンモニアガスをエッチングガスに用いたＥＣＲ（electron cyclotron resonance）プラズマエッチングにより行う。
【００４５】
次に、図４（ｈ）に示すように、第４のハードマスクであるシリコン窒化膜８をエッチングにより除去する。同時に、第３のハードマスク（シリコン酸化膜７）をマスクとして第２のハードマスクであるシリコン窒化膜６にエッチングを行い、第２のハードマスクに配線溝パターンを転写する。
【００４６】
図４（ｇ）に示す工程で、有機膜４の厚さ分のみエッチングを行うかわりに、図５（ｇ’）に示すように、接続層絶縁膜であるシリコン酸化膜３の途中までエッチングを行って接続孔の一部１１ａを形成しておいてもよい。この場合も、次に、図５（ｈ’）に示すように、シリコン窒化膜６、８にエッチングを行い、シリコン窒化膜８を除去するのと同時に、シリコン窒化膜６に配線溝パターンを転写する。
【００４７】
あるいは、図４（ｇ）に示す有機膜４のエッチング工程と、図４（ｈ）に示すシリコン窒化膜６、８のエッチング工程の順序を入れ替えてもよい。この場合は、まず、図６（ｇ”）に示すように、シリコン窒化膜６、８にエッチングを行い、シリコン窒化膜８を除去するのと同時に、シリコン窒化膜６に配線溝パターンを転写する。その後、図６（ｈ”）に示すように、第１のハードマスクであるシリコン酸化膜５をマスクとして有機膜４にエッチングを行い、有機膜４に接続孔パターンを転写する。
【００４８】
図４（ｈ）、図５（ｈ’）または図６（ｈ”）のいずれかの工程の後、図７（ｉ）に示すように、シリコン酸化膜３、５、７にエッチングを行う。これにより、第３のハードマスクであるシリコン酸化膜７は除去される。第１のハードマスク（シリコン酸化膜５）は第２のハードマスク（シリコン窒化膜６）をマスクとしてエッチングされる。これにより、シリコン酸化膜５に配線溝パターンが転写される。また、接続層絶縁膜であるシリコン酸化膜３は有機膜４をマスクとしてエッチングされる。これにより、シリコン酸化膜３に接続孔１１が形成される。
【００４９】
次に、図７（ｊ）に示すように、第１および第２のハードマスク（シリコン酸化膜５およびシリコン窒化膜６）をマスクとして、有機膜４にエッチングを行う。これにより、有機膜に配線溝１２が形成される。
次に、図７（ｋ）に示すように、シリコン窒化膜２、６にエッチングを行う。これにより、シリコン窒化膜６が除去され、同時に、バリア絶縁膜であるシリコン窒化膜２に接続孔が形成される。
【００５０】
以上の工程により、配線溝１２および接続孔１１が形成される。その後、配線溝１２および接続孔１１内を埋め込むようにＣｕ層を形成してから、例えばＣＭＰを行って、絶縁膜上の余分なＣｕ層を除去し、表面を平坦化することにより、Ｃｕデュアルダマシン配線が形成される。
【００５１】
上記の本実施形態の半導体装置の製造方法によれば、接続孔パターンを転写した後、配線溝パターンを転写するため、配線溝パターンのアライメントを、接続孔パターンに対する直接合わせで行うことが可能である。したがって、下層配線を用いた間接合わせによってアライメントを行う従来の方法に比較して、ミスアライメント量を低減できる。これにより、配線間隔の狭い微細配線に接続孔を形成する場合にも、ショート不良が防止され、製品歩留りが向上する。
【００５２】
また、リソグラフィー工程のやり直しを行わなくてもミスアライメント量を抑えることができるため、生産コストを低減できる。
本実施形態の半導体装置の製造方法によれば、ショートマージンを削減せずに、さらに微細な配線を形成することも可能である。したがって、半導体装置をより高集積化することも可能である。
【００５３】
（実施形態２）
本実施形態のＣｕデュアルダマシン配線の形成方法について、図８〜図１１を参照して説明する。まず、図８（ａ）に示すように、下層配線１上にバリア絶縁膜としてシリコン窒化膜２を、例えば厚さ５０ｎｍで形成する。シリコン窒化膜２はＣｕの拡散を防止する。
【００５４】
シリコン窒化膜２上に接続層絶縁膜としてシリコン酸化膜３を、例えば厚さ５００ｎｍで形成する。シリコン酸化膜３上に配線層絶縁膜として有機膜４を、例えば厚さ４００ｎｍで形成する。シリコン酸化膜３および有機膜４は、実施形態１と同様の材料を用いて、実施形態１と同様の方法により形成できる。
【００５５】
有機膜４上に第１のハードマスクとしてシリコン酸化膜５を、例えば厚さ２００ｎｍで形成する。シリコン酸化膜５上に第２のハードマスクとしてシリコン窒化膜６を、例えば厚さ１００ｎｍで形成する。シリコン酸化膜５およびシリコン窒化膜６は、実施形態１と同様の方法により形成できる。
【００５６】
次に、図８（ｂ）に示すように、接続孔パターンのレジスト９をリソグラフィーにより形成する。このとき、下層配線１をアライメントに用いる。リソグラフィーは、実施形態１と同様に行うことができる。
【００５７】
次に、図９（ｃ）に示すように、レジスト９をマスクとしてシリコン窒化膜６に厚さ分（１００ｎｍ）のエッチングを行う。さらに、第１のハードマスクであるシリコン酸化膜５の途中まで（有機膜４に達しないように）、例えば厚さ１００ｎｍ分のエッチングを行い、接続孔パターンをシリコン酸化膜５に転写する。シリコン窒化膜６およびシリコン酸化膜５のエッチングは、実施形態１と同様の方法により行うことができる。その後、レジスト９を除去する。レジスト９の除去工程では、第１および第２のハードマスクによって有機膜４が保護される。
【００５８】
次に、図９（ｄ）に示すように、配線溝パターンのレジスト１０をリソグラフィーにより形成する。このとき、第１および第２のハードマスクに転写された接続孔パターンをアライメントに用いる。このアライメントは直接合わせであるため、従来の方法による間接合わせに比較すると、ミスアライメント量を大幅に低減できる。
【００５９】
次に、図９（ｅ）に示すように、レジスト１０をマスクとしてシリコン窒化膜６にエッチングを行い、第２のハードマスクに配線溝パターンを転写する。その後、レジスト１０を除去する。シリコン窒化膜６のエッチングは、図９（ｃ）に示す工程で接続孔パターンを形成する場合と同様に行うことができる。また、レジスト１０の除去工程では、第１および第２のハードマスクによって有機膜４が保護される。
【００６０】
次に、図１０（ｆ）に示すように、シリコン酸化膜５に形成されている接続孔パターンが有機膜４に達するまで、シリコン酸化膜５にエッチングを行う。図９（ｃ）に示す工程で、シリコン酸化膜５に厚さ１００ｎｍ分のエッチングを行った場合、図１０（ｆ）に示す工程で厚さ１００ｎｍ分のエッチングを行うことにより、接続孔パターンが有機膜４に達する。
【００６１】
このとき、シリコン酸化膜５には第２のハードマスクであるシリコン窒化膜６をマスクとしてエッチングが行われ、配線溝パターンが転写される。接続孔パターンに含まれる部分を除き、配線溝パターンの部分には厚さ１００ｎｍのシリコン酸化膜５が残される。図１０（ｆ）に示す工程でのシリコン酸化膜５のエッチング量は、図９（ｃ）に示す工程でのシリコン酸化膜５のエッチング量に応じて調節し、配線溝パターンが有機膜４に達しないようにする。
【００６２】
次に、図１０（ｇ）に示すように、配線層絶縁膜である有機膜４にエッチングを行い、第１のハードマスク（シリコン酸化膜５）および第２のハードマスク（シリコン窒化膜６）に形成された接続孔パターンを転写する。有機膜４のエッチングは、実施形態１と同様に行うことができる。
【００６３】
次に、図１０（ｈ）に示すように、有機膜４をマスクとして、接続層絶縁膜であるシリコン酸化膜３に厚さ分（５００ｎｍ）のエッチングを行い、シリコン酸化膜３に接続孔１１を形成する。このとき、シリコン窒化膜６をマスクとして、シリコン酸化膜５がエッチングされ、第１のハードマスクに配線溝パターンが転写される。
【００６４】
次に、図１１（ｉ）に示すように、第１および第２のハードマスク（シリコン酸化膜５およびシリコン窒化膜６）をマスクとして、有機膜４にエッチングを行う。これにより、有機膜４に配線溝１２が形成される。
【００６５】
次に、図１１（ｊ）に示すように、シリコン窒化膜２、６にエッチングを行う。これにより、シリコン窒化膜６が除去され、同時に、バリア絶縁膜であるシリコン窒化膜２に接続孔が形成される。その後、実施形態１と同様に配線溝１２および接続孔１１内にＣｕを埋め込み、Ｃｕデュアルダマシン配線が形成される。
【００６６】
上記の本実施形態の半導体装置の製造方法によれば、実施形態１と同様に、配線溝パターンのアライメントを、接続孔パターンに対する直接合わせで行うことが可能である。したがって、ミスアライメント量が低減される。これにより、製品歩留りの向上や、生産コストの低減が可能となる。また、半導体装置をより高集積化することも可能となる。
【００６７】
（実施形態３）
上記の実施形態１および２においては、シリコン酸化膜３をエッチングストッパー層として配線溝１２が形成される。それに対し、本実施形態においては、配線溝のエッチングストッパーとなる層を設けずに、エッチング量を調節することにより、単層の低誘電率膜に配線溝と接続孔の両方を形成する。
【００６８】
以下、本実施形態のＣｕデュアルダマシン配線の形成方法について、図１２〜図１５を参照して説明する。まず、図１２（ａ）に示すように、下層配線１上にバリア絶縁膜としてシリコン窒化膜２を、例えば厚さ５０ｎｍで形成する。シリコン窒化膜２はＣｕの拡散を防止する。
【００６９】
シリコン窒化膜２上に有機膜１３を、例えば厚さ９００ｎｍで形成する。有機膜１３は、実施形態１の有機膜４と同様の材料を用いて、実施形態１と同様の方法により形成できる。
【００７０】
有機膜１３上に第１のハードマスクとしてシリコン酸化膜５を、例えば厚さ２００ｎｍで形成する。シリコン酸化膜５上に第２のハードマスクとしてシリコン窒化膜６を、例えば厚さ１００ｎｍで形成する。シリコン酸化膜５およびシリコン窒化膜６は、実施形態１と同様の方法により形成できる。
【００７１】
次に、図１２（ｂ）に示すように、接続孔パターンのレジスト９をリソグラフィーにより形成する。このとき、下層配線１をアライメントに用いる。リソグラフィーは、実施形態１と同様に行うことができる。
【００７２】
次に、図１３（ｃ）に示すように、レジスト９をマスクとしてシリコン窒化膜６に厚さ分（１００ｎｍ）のエッチングを行う。さらに、第１のハードマスクであるシリコン酸化膜５の途中まで（有機膜１３に達しないように）、例えば厚さ１００ｎｍ分のエッチングを行い、接続孔パターンをシリコン酸化膜５に転写する。シリコン窒化膜６およびシリコン酸化膜５のエッチングは、実施形態１と同様の方法により行うことができる。その後、レジスト９を除去する。レジスト９の除去工程では、第１および第２のハードマスクによって有機膜１３が保護される。
【００７３】
次に、図１３（ｄ）に示すように、配線溝パターンのレジスト１０をリソグラフィーにより形成する。このとき、第１および第２のハードマスクに転写された接続孔パターンをアライメントに用いる。このアライメントは直接合わせであるため、従来の方法による間接合わせに比較すると、ミスアライメント量を大幅に低減できる。
【００７４】
次に、図１３（ｅ）に示すように、レジスト１０をマスクとしてシリコン窒化膜６にエッチングを行い、第２のハードマスクに配線溝パターンを転写する。その後、レジスト１０を除去する。レジスト１０の除去工程では、第１および第２のハードマスクによって有機膜１３が保護される。
【００７５】
次に、図１４（ｆ）に示すように、シリコン酸化膜５に形成されている接続孔パターンが有機膜１３に達するまで、シリコン酸化膜５にエッチングを行う。図１３（ｃ）に示す工程で、シリコン酸化膜５に厚さ１００ｎｍ分のエッチングを行った場合、図１４（ｆ）に示す工程で厚さ１００ｎｍ分のエッチングを行うことにより、接続孔パターンが有機膜１３に達する。
【００７６】
このとき、シリコン酸化膜５には第２のハードマスクであるシリコン窒化膜６をマスクとしてエッチングが行われ、配線溝パターンが転写される。接続孔パターンに含まれる部分を除き、配線溝パターンの部分には厚さ１００ｎｍのシリコン酸化膜５が残される。図１４（ｆ）に示す工程では、実施形態２と同様に、シリコン酸化膜５のエッチング量を調節し、配線溝パターンが有機膜１３に達しないようにする。
【００７７】
次に、図１４（ｇ）に示すように、有機膜１３にエッチングを行い、第１のハードマスク（シリコン酸化膜５）に形成された接続孔パターンを転写する。ここで、有機膜１３の厚さ分（９００ｎｍ）のエッチングは行わず、バリア絶縁膜（シリコン窒化膜２）上に、ある程度の厚さの有機膜１３を残しておく。接続孔部分に残す有機膜１３の厚さは、続く工程で有機膜１３に形成される配線溝の深さよりも小さくする。有機膜１３のエッチングは、実施形態１における有機膜４のエッチングと同様に行うことができる。
【００７８】
次に、図１４（ｈ）に示すように、第２のハードマスク（シリコン窒化膜６）をマスクとして第１のハードマスク（シリコン酸化膜５）にエッチングを行い、第１のハードマスクに配線溝パターンを転写する。
【００７９】
次に、図１５（ｉ）に示すように、第１および第２のハードマスク（シリコン酸化膜５およびシリコン窒化膜６）をマスクとして、有機膜１３にエッチングを行う。これにより、有機膜１３に配線溝１４が形成される。また、接続孔パターン部分の有機膜１３は、シリコン窒化膜２をエッチングストッパー層として、さらにエッチングされる。これにより、有機膜１３に接続孔１５が形成される。
【００８０】
次に、図１５（ｊ）に示すように、シリコン窒化膜２、６にエッチングを行う。これにより、シリコン窒化膜６が除去され、同時に、バリア絶縁膜であるシリコン窒化膜２に接続孔が形成される。その後、実施形態１と同様に配線溝１４および接続孔１５内にＣｕを埋め込み、Ｃｕデュアルダマシン配線が形成される。
【００８１】
上記の本実施形態の半導体装置の製造方法によれば、実施形態１と同様に、配線溝パターンのアライメントを、接続孔パターンに対する直接合わせで行うことが可能である。したがって、ミスアライメント量が低減される。これにより、製品歩留りの向上や、生産コストの低減が可能となる。また、半導体装置をより高集積化することも可能となる。
【００８２】
（実施形態４）
上記の実施形態３においては、エッチング量を調節することにより、単層の低誘電率膜に配線溝と接続孔が形成される。それに対し、本実施形態においては、２層の低誘電率膜の層間にエッチングストッパー層を設け、エッチングストッパー層上の低誘電率膜に配線溝を形成し、下層の低誘電率膜に接続孔を形成する。
【００８３】
以下、本実施形態のＣｕデュアルダマシン配線の形成方法について、図１６〜図１９を参照して説明する。まず、図１６（ａ）に示すように、下層配線１上にバリア絶縁膜としてシリコン窒化膜２を、例えば厚さ５０ｎｍで形成する。シリコン窒化膜２はＣｕの拡散を防止する。シリコン窒化膜２上に下層有機膜１６を、例えば厚さ４００ｎｍで形成する。
【００８４】
下層有機膜１６上にエッチングストッパー層としてシリコン酸化膜１７を、例えば厚さ１００ｎｍで形成する。シリコン酸化膜１７上に上層有機膜１８を、例えば厚さ４００ｎｍで形成する。下層有機膜１６および上層有機膜１８は、実施形態１の有機膜４と同様の材料を用いて、実施形態１と同様の方法により形成できる。
【００８５】
上層有機膜１８上に第１のハードマスクとしてシリコン酸化膜５を、例えば厚さ２００ｎｍで形成する。シリコン酸化膜５上に第２のハードマスクとしてシリコン窒化膜６を、例えば厚さ１００ｎｍで形成する。シリコン酸化膜５およびシリコン窒化膜６は、実施形態１と同様の方法により形成できる。
【００８６】
次に、図１６（ｂ）に示すように、接続孔パターンのレジスト９をリソグラフィーにより形成する。このとき、下層配線１をアライメントに用いる。リソグラフィーは、実施形態１と同様に行うことができる。
【００８７】
次に、図１７（ｃ）に示すように、レジスト９をマスクとしてシリコン窒化膜６に厚さ分（１００ｎｍ）のエッチングを行う。さらに、第１のハードマスクであるシリコン酸化膜５の途中まで（上層有機膜１８に達しないように）、例えば厚さ１００ｎｍ分のエッチングを行い、接続孔パターンをシリコン酸化膜５に転写する。
【００８８】
シリコン窒化膜６およびシリコン酸化膜５のエッチングは、実施形態１と同様の方法により行うことができる。その後、レジスト９を除去する。レジスト９の除去工程では、第１および第２のハードマスクによって上層有機膜１８が保護される。
【００８９】
次に、図１７（ｄ）に示すように、配線溝パターンのレジスト１０をリソグラフィーにより形成する。このとき、第１および第２のハードマスクに転写された接続孔パターンをアライメントに用いる。このアライメントは直接合わせであるため、従来の方法による間接合わせに比較すると、ミスアライメント量を大幅に低減できる。
【００９０】
次に、図１７（ｅ）に示すように、レジスト１０をマスクとしてシリコン窒化膜６にエッチングを行い、第２のハードマスクに配線溝パターンを転写する。その後、レジスト１０を除去する。レジスト１０の除去工程では、第１および第２のハードマスクによって上層有機膜１８が保護される。
【００９１】
次に、図１８（ｆ）に示すように、シリコン酸化膜５に形成されている接続孔パターンが上層有機膜１８に達するまで、シリコン酸化膜５にエッチングを行う。図１７（ｃ）に示す工程で、シリコン酸化膜５に厚さ１００ｎｍ分のエッチングを行った場合、図１８（ｆ）に示す工程で厚さ１００ｎｍ分のエッチングを行うことにより、接続孔パターンが上層有機膜１８に達する。
【００９２】
このとき、シリコン酸化膜５には第２のハードマスクであるシリコン窒化膜６をマスクとしてエッチングが行われ、配線溝パターンが転写される。接続孔パターンに含まれる部分を除き、配線溝パターンの部分には厚さ１００ｎｍのシリコン酸化膜５が残される。図１８（ｆ）に示す工程では、実施形態２と同様に、シリコン酸化膜５のエッチング量を調節し、配線溝パターンが上層有機膜１８に達しないようにする。
【００９３】
次に、図１８（ｇ）に示すように、上層有機膜１８にエッチングを行い、第１のハードマスク（シリコン酸化膜５）に形成された接続孔パターンを転写する。このとき、シリコン酸化膜１７をエッチングストッパー層として用いる。上層有機膜１８のエッチングは、実施形態１における有機膜４のエッチングと同様に行うことができる。
【００９４】
次に、図１８（ｈ）に示すように、第２のハードマスク（シリコン窒化膜６）をマスクとして第１のハードマスク（シリコン酸化膜５）にエッチングを行い、第１のハードマスクに配線溝パターンを転写する。このとき、上層有機膜１８をマスクとしてシリコン酸化膜１７がエッチングされ、シリコン酸化膜１７に接続孔の一部１９ａが形成される。
【００９５】
次に、図１９（ｉ）に示すように、第１および第２のハードマスク（シリコン酸化膜５およびシリコン窒化膜６）をマスクとして、上層有機膜１８にエッチングを行う。これにより、上層有機膜１８に配線溝２０が形成される。このとき、下層有機膜１６はシリコン酸化膜１７をマスクとしてエッチングされる。これにより、下層有機膜１６に接続孔１９が形成される。
【００９６】
次に、図１９（ｊ）に示すように、シリコン窒化膜２、６にエッチングを行う。これにより、シリコン窒化膜６が除去され、同時に、バリア絶縁膜であるシリコン窒化膜２に接続孔が形成される。その後、実施形態１と同様に配線溝２０および接続孔１９内にＣｕを埋め込み、Ｃｕデュアルダマシン配線が形成される。
【００９７】
上記の本実施形態の半導体装置の製造方法によれば、実施形態１と同様に、配線溝パターンのアライメントを、接続孔パターンに対する直接合わせで行うことが可能である。したがって、ミスアライメント量が低減される。これにより、製品歩留りの向上や、生産コストの低減が可能となる。また、半導体装置をより高集積化することも可能となる。
【００９８】
本発明の半導体装置の製造方法の実施形態は、上記の説明に限定されない。例えば、上記のプロセスを適用できる材料であれば、絶縁膜材料を変更することも可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００９９】
【発明の効果】
本発明の半導体装置の製造方法によれば、レジスト剥離の際に有機系低誘電率膜がダメージを受けず、かつ配線溝と接続孔の合わせ精度が向上する。
【図面の簡単な説明】
【図１】図１（ａ）および（ｂ）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図である。
【図２】図２（ｃ）および（ｄ）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図であり、図１（ｂ）に続く工程を示す。
【図３】図３（ｅ）および（ｆ）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図であり、図２（ｄ）に続く工程を示す。
【図４】図４（ｇ）および（ｈ）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図であり、図３（ｆ）に続く工程を示す。
【図５】図５（ｇ’）および（ｈ’）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図であり、図４（ｇ）および（ｈ）の変更例である。
【図６】図６（ｇ”）および（ｈ”）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図であり、図４（ｇ）および（ｈ）の変更例である。
【図７】図７（ｉ）〜（ｋ）は本発明の実施形態１に係る半導体装置の製造方法の製造工程を示す断面図であり、図４（ｈ）、図５（ｈ’）または図６（ｈ”）のいずれかに続く工程を示す。
【図８】図８（ａ）および（ｂ）は本発明の実施形態２に係る半導体装置の製造方法の製造工程を示す断面図である。
【図９】図９（ｃ）〜（ｅ）は本発明の実施形態２に係る半導体装置の製造方法の製造工程を示す断面図であり、図８（ｂ）に続く工程を示す。
【図１０】図１０（ｆ）〜（ｈ）は本発明の実施形態２に係る半導体装置の製造方法の製造工程を示す断面図であり、図９（ｅ）に続く工程を示す。
【図１１】図１１（ｉ）および（ｊ）は本発明の実施形態２に係る半導体装置の製造方法の製造工程を示す断面図であり、図１０（ｈ）に続く工程を示す。
【図１２】図１２（ａ）および（ｂ）は本発明の実施形態３に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１３】図１３（ｃ）〜（ｅ）は本発明の実施形態３に係る半導体装置の製造方法の製造工程を示す断面図であり、図１２（ｂ）に続く工程を示す。
【図１４】図１４（ｆ）〜（ｈ）は本発明の実施形態３に係る半導体装置の製造方法の製造工程を示す断面図であり、図１３（ｅ）に続く工程を示す。
【図１５】図１５（ｉ）および（ｊ）は本発明の実施形態３に係る半導体装置の製造方法の製造工程を示す断面図であり、図１４（ｈ）に続く工程を示す。
【図１６】図１６（ａ）および（ｂ）は本発明の実施形態４に係る半導体装置の製造方法の製造工程を示す断面図である。
【図１７】図１７（ｃ）〜（ｅ）は本発明の実施形態４に係る半導体装置の製造方法の製造工程を示す断面図であり、図１６（ｂ）に続く工程を示す。
【図１８】図１８（ｆ）〜（ｈ）は本発明の実施形態４に係る半導体装置の製造方法の製造工程を示す断面図であり、図１７（ｅ）に続く工程を示す。
【図１９】図１９（ｉ）および（ｊ）は本発明の実施形態４に係る半導体装置の製造方法の製造工程を示す断面図であり、図１８（ｈ）に続く工程を示す。
【図２０】図２０（ａ）〜（ｃ）は従来の半導体装置の製造方法の製造工程を示す断面図である。
【図２１】図２１（ｄ）〜（ｆ）は従来の半導体装置の製造方法の製造工程を示す断面図であり、図２０（ｃ）に続く工程を示す。
【図２２】図２２（ｇ）〜（ｉ）は従来の半導体装置の製造方法の製造工程を示す断面図であり、図２１（ｆ）に続く工程を示す。
【図２３】図２３（ａ）および（ｂ）はミスアライメント量と配線間ショートマージンとの関係を説明する図である。
【符号の説明】
１…下層配線、２…シリコン窒化膜、３…シリコン酸化膜、４…有機膜、５…シリコン酸化膜、６…シリコン窒化膜、７…シリコン酸化膜、８…シリコン窒化膜、９、１０…レジスト、１１…接続孔、１２…配線溝、１３…有機膜、１４…配線溝、１５…接続孔、１６…下層有機膜、１７…シリコン酸化膜、１８…上層有機膜、１９…接続孔、２０…配線溝、１０１…下層配線、１０２…シリコン窒化膜、１０３…シリコン酸化膜、１０４…有機膜、１０５…シリコン酸化膜、１０６…シリコン窒化膜、１０７、１０８…レジスト、１０９…接続孔、１１０…配線溝、１１１…配線、１１２…接続孔。
Claims (10)
- 下層配線上に絶縁膜を形成する工程と、
前記絶縁膜上に、前記絶縁膜とエッチング速度が異なる有機系低誘電率膜を形成する工程と、
前記有機系低誘電率膜上に、前記有機系低誘電率膜とエッチング速度が異なり、前記絶縁膜と同じ条件でエッチングされる第１のハードマスクを形成する工程と、
前記第１のハードマスク上に、前記絶縁膜、有機系低誘電率膜および第１のハードマスクのいずれともエッチング速度が異なる第２のハードマスクを形成する工程と、
前記第２のハードマスク上に、前記有機系低誘電率膜および第２のハードマスクとエッチング速度が異なり、前記絶縁膜および第１のハードマスクと同じ条件でエッチングされる第３のハードマスクを形成する工程と、
前記第３のハードマスク上に、前記絶縁膜、有機系低誘電率膜、第１および第３のハードマスクのいずれともエッチング速度が異なり、前記第２のハードマスクと同じ条件でエッチングされる第４のハードマスクを形成する工程と、
前記第４のハードマスク上に、接続孔パターンで開口部を有する第１のレジストを形成する工程と、
前記第１のレジストをマスクとして前記第４、第３および第２のハードマスクに順にそれぞれ厚さ分のエッチングを行い、前記第２〜第４のハードマスクに接続孔パターンを転写する工程と、
前記第１のレジストを除去する工程と、
前記第４のハードマスク上に、前記接続孔パターンが含まれる配線溝パターンで開口部を有する第２のレジストを形成する工程と、
前記第２のレジストをマスクとして前記第４のハードマスクに厚さ分のエッチングを行い、前記第４のハードマスクに前記配線溝パターンを転写する工程と、前記第２のレジストを除去する工程と、
前記第４のハードマスクをマスクとして前記第３のハードマスクに厚さ分のエッチングを行い、前記第３のハードマスクに前記配線溝パターンを転写するとともに、前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分のエッチングを行い、前記第１のハードマスクに前記接続孔パターンを転写する工程と、
前記第１および第２のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分のエッチングを行い、前記有機系低誘電率膜に前記接続孔パターンを転写する工程と、
前記第４のハードマスクをエッチングにより除去するとともに、前記第３のハードマスクをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、前記第２のハードマスクに前記配線溝パターンを転写する工程と、
前記第３のハードマスクをエッチングにより除去するとともに、前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分のエッチングを行い、前記第１のハードマスクに前記配線溝パターンを転写し、かつ前記有機系低誘電率膜をマスクとして前記絶縁膜に厚さ分のエッチングを行い、前記絶縁膜に接続孔を形成する工程と、
前記第１および第２のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分のエッチングを行い、前記有機系低誘電率膜に配線溝を形成する工程と、
前記第２のハードマスクをエッチングにより除去する工程と、
前記配線溝および前記接続孔に導電体を埋め込む工程とを有する
半導体装置の製造方法。 - 前記有機系低誘電率膜に前記接続孔パターンを転写した後、前記第２および第４のハードマスクにエッチングを行う前に、前記第１および第２のハードマスクと前記有機系低誘電率膜をマスクとして、前記絶縁膜に途中までエッチングを行う工程をさらに有する
請求項１記載の半導体装置の製造方法。 - 前記有機系低誘電率膜に前記接続孔パターンを転写する前に、前記第４のハードマスクをエッチングにより除去するとともに、前記第３のハードマスクをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、前記第２のハードマスクに前記配線溝パターンを転写する
請求項１記載の半導体装置の製造方法。 - 前記下層配線上に前記絶縁膜を形成する前に、前記下層配線上に前記絶縁膜とエッチング速度が異なり、前記第２のハードマスクと同じ条件でエッチングされるバリア絶縁膜であって、前記下層配線の材料の拡散を防止する前記バリア絶縁膜を形成する工程をさらに有し、
前記配線溝の形成後、前記第２のハードマスクをエッチングにより除去するとともに、前記絶縁膜をマスクとして前記バリア絶縁膜に厚さ分のエッチングを行い、前記接続孔底部の前記バリア絶縁膜を除去する
請求項１記載の半導体装置の製造方法。 - 下層配線上に絶縁膜を形成する工程と、
前記絶縁膜上に、前記絶縁膜とエッチング速度が異なる有機系低誘電率膜を形成する工程と、
前記有機系低誘電率膜上に、前記有機系低誘電率膜とエッチング速度が異なり、前記絶縁膜と同じ条件でエッチングされる第１のハードマスクを形成する工程と、
前記第１のハードマスク上に、前記絶縁膜、有機系低誘電率膜および第１のハードマスクのいずれともエッチング速度が異なる第２のハードマスクを形成する工程と、
前記第２のハードマスク上に、接続孔パターンで開口部を有する第１のレジストを形成する工程と、
前記第１のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、さらに前記第１のハードマスクに途中までエッチングを行い、前記第１のハードマスクの上面側と前記第２のハードマスクに接続孔パターンを転写する工程と、
前記第１のレジストを除去する工程と、
前記第２のハードマスク上に、前記接続孔パターンが含まれる配線溝パターンで開口部を有する第２のレジストを形成する工程と、
前記第２のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、前記第２のハードマスクに前記配線溝パターンを転写する工程と、
前記第２のレジストを除去する工程と、
前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分より少ないエッチングを行い、前記第１のハードマスクの上面側に前記配線溝パターンを転写し、かつ前記接続孔パターンが転写された部分の前記第１のハードマスクを除去する工程と、
前記第１のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分のエッチングを行い、前記有機系低誘電率膜に前記接続孔パターンを転写する工程と、前記第２のハードマスクをマスクとして前記第１のハードマスクにエッチングを行い、前記第１のハードマスクに厚さ分の前記配線溝パターンを転写するとともに、前記有機系低誘電率膜をマスクとして前記絶縁膜に厚さ分のエッチングを行い、前記絶縁膜に接続孔を形成する工程と、
前記第１および第２のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分のエッチングを行い、前記有機系低誘電率膜に配線溝を形成する工程と、
前記第２のハードマスクをエッチングにより除去する工程と、
前記配線溝および前記接続孔に導電体を埋め込む工程とを有する
半導体装置の製造方法。 - 前記下層配線上に前記絶縁膜を形成する前に、前記下層配線上に前記絶縁膜とエッチング速度が異なり、前記第２のハードマスクと同じ条件でエッチングされるバリア絶縁膜であって、前記下層配線の材料の拡散を防止する前記バリア絶縁膜を形成する工程をさらに有し、
前記配線溝の形成後、前記第２のハードマスクをエッチングにより除去するとともに、前記絶縁膜をマスクとして前記バリア絶縁膜に厚さ分のエッチングを行い、前記接続孔底部の前記バリア絶縁膜を除去する
請求項５記載の半導体装置の製造方法。 - 下層配線上に有機系低誘電率膜を形成する工程と、
前記有機系低誘電率膜上に、前記有機系低誘電率膜とエッチング速度が異なる第１のハードマスクを形成する工程と、
前記第１のハードマスク上に、前記有機系低誘電率膜および第１のハードマスクのいずれともエッチング速度が異なる第２のハードマスクを形成する工程と、
前記第２のハードマスク上に、接続孔パターンで開口部を有する第１のレジストを形成する工程と、
前記第１のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、さらに前記第１のハードマスクに途中までエッチングを行い、前記第１のハードマスクの上面側と前記第２のハードマスクに接続孔パターンを転写する工程と、
前記第１のレジストを除去する工程と、
前記第２のハードマスク上に、前記接続孔パターンが含まれる配線溝パターンで開口部を有する第２のレジストを形成する工程と、
前記第２のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、前記第２のハードマスクに前記配線溝パターンを転写する工程と、
前記第２のレジストを除去する工程と、
前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分より少ないエッチングを行い、前記第１のハードマスクの上面側に前記配線溝パターンを転写し、かつ前記接続孔パターンが転写された部分の前記第１のハードマスクを除去する工程と、
前記第１のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分より少ないエッチングを行い、前記有機系低誘電率膜の上面側に前記接続孔パターンを転写する工程と、
前記第２のハードマスクをマスクとして前記第１のハードマスクにエッチングを行い、前記第１のハードマスクに厚さ分の前記配線溝パターンを転写する工程と、
前記第１および第２のハードマスクをマスクとして前記有機系低誘電率膜に厚さ分より少ないエッチングを行い、前記有機系低誘電率膜の上面側に配線溝を形成するとともに、前記接続孔パターンが転写された部分の前記有機系低誘電率膜を除去し、前記有機系低誘電率膜の底部側に接続孔を形成する工程と、
前記第２のハードマスクをエッチングにより除去する工程と、
前記配線溝および前記接続孔に導電体を埋め込む工程とを有する
半導体装置の製造方法。 - 前記下層配線上に前記有機系低誘電率膜を形成する前に、前記下層配線上に前記第１のハードマスクとエッチング速度が異なり、前記第２のハードマスクと同じ条件でエッチングされるバリア絶縁膜であって、前記下層配線の材料の拡散を防止する前記バリア絶縁膜を形成する工程をさらに有し、
前記配線溝の形成後、前記第２のハードマスクをエッチングにより除去するとともに、前記有機系低誘電率膜をマスクとして前記バリア絶縁膜に厚さ分のエッチングを行い、前記接続孔底部の前記バリア絶縁膜を除去する
請求項７記載の半導体装置の製造方法。 - 下層配線上に第１の有機系低誘電率膜を形成する工程と、
前記第１の有機系低誘電率膜上に、前記第１の有機系低誘電率膜とエッチング速度が異なる絶縁膜を形成する工程と、
前記絶縁膜上に、前記絶縁膜とエッチング速度が異なり、前記第１の有機系低誘電率膜と同じ条件でエッチングされる第２の有機系低誘電率膜を形成する工程と、
前記第２の有機系低誘電率膜上に、前記第１および第２の有機系低誘電率膜とエッチング速度が異なり、前記絶縁膜と同じ条件でエッチングされる第１のハードマスクを形成する工程と、
前記第１のハードマスク上に、前記第１および第２の有機系低誘電率膜、絶縁膜および第１のハードマスクのいずれともエッチング速度が異なる第２のハードマスクを形成する工程と、
前記第２のハードマスク上に、接続孔パターンで開口部を有する第１のレジストを形成する工程と、
前記第１のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、さらに前記第１のハードマスクに途中までエッチングを行い、前記第１のハードマスクの上面側と前記第２のハードマスクに接続孔パターンを転写する工程と、
前記第１のレジストを除去する工程と、
前記第２のハードマスク上に、前記接続孔パターンが含まれる配線溝パターンで開口部を有する第２のレジストを形成する工程と、
前記第２のレジストをマスクとして前記第２のハードマスクに厚さ分のエッチングを行い、前記第２のハードマスクに前記配線溝パターンを転写する工程と、
前記第２のレジストを除去する工程と、
前記第２のハードマスクをマスクとして前記第１のハードマスクに厚さ分より少ないエッチングを行い、前記第１のハードマスクの上面側に前記配線溝パターンを転写し、かつ前記接続孔パターンが転写された部分の前記第１のハードマスクを除去する工程と、
前記第１のハードマスクをマスクとして前記第２の有機系低誘電率膜に厚さ分のエッチングを行い、前記第２の有機系低誘電率膜に前記接続孔パターンを転写する工程と、
前記第２のハードマスクをマスクとして前記第１のハードマスクにエッチングを行い、前記第１のハードマスクに厚さ分の前記配線溝パターンを転写するとともに、前記第２の有機系低誘電率膜をマスクとして前記絶縁膜に厚さ分のエッチングを行い、前記絶縁膜に前記接続孔パターンを転写する工程と、
前記第１および第２のハードマスクをマスクとして前記第２の有機系低誘電率膜に厚さ分のエッチングを行い、前記第２の有機系低誘電率膜に配線溝を形成するとともに、前記絶縁膜をマスクとして前記第１の有機系低誘電率膜に厚さ分のエッチングを行い、前記第１の有機系低誘電率膜に接続孔を形成する工程と、
前記第２のハードマスクをエッチングにより除去する工程と、
前記配線溝および前記接続孔に導電体を埋め込む工程とを有する
半導体装置の製造方法。 - 前記下層配線上に前記第１の有機系低誘電率膜を形成する前に、前記下層配線上に前記第１のハードマスクとエッチング速度が異なり、前記第２のハードマスクと同じ条件でエッチングされるバリア絶縁膜であって、前記下層配線の材料の拡散を防止する前記バリア絶縁膜を形成する工程をさらに有し、
前記配線溝の形成後、前記第２のハードマスクをエッチングにより除去するとともに、前記第１の有機系低誘電率膜をマスクとして前記バリア絶縁膜に厚さ分のエッチングを行い、前記接続孔底部の前記バリア絶縁膜を除去する
請求項９記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002255774A JP3988592B2 (ja) | 2002-08-30 | 2002-08-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002255774A JP3988592B2 (ja) | 2002-08-30 | 2002-08-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004095902A JP2004095902A (ja) | 2004-03-25 |
| JP3988592B2 true JP3988592B2 (ja) | 2007-10-10 |
Family
ID=32061207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002255774A Expired - Fee Related JP3988592B2 (ja) | 2002-08-30 | 2002-08-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3988592B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179515A (ja) * | 2004-12-20 | 2006-07-06 | Oki Electric Ind Co Ltd | 半導体素子の製造方法、及びエッチング方法 |
| JP4516450B2 (ja) * | 2005-03-02 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7999392B2 (en) | 2005-03-09 | 2011-08-16 | Renesas Electronics Corporation | Multilayer wiring structure, semiconductor device, pattern transfer mask and method for manufacturing multilayer wiring structure |
| JP5201326B2 (ja) * | 2005-10-06 | 2013-06-05 | 日本電気株式会社 | 多層配線の製造方法 |
| KR100766236B1 (ko) * | 2006-05-26 | 2007-10-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| JP5407340B2 (ja) * | 2009-01-07 | 2014-02-05 | 富士通セミコンダクター株式会社 | 配線の形成方法 |
| JP2014127479A (ja) * | 2012-12-25 | 2014-07-07 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US9054158B2 (en) * | 2013-02-08 | 2015-06-09 | Texas Instruments Incorporated | Method of forming a metal contact opening with a width that is smaller than the minimum feature size of a photolithographically-defined opening |
-
2002
- 2002-08-30 JP JP2002255774A patent/JP3988592B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004095902A (ja) | 2004-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10755974B2 (en) | Interconnect structure and method of forming same | |
| KR100428791B1 (ko) | 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법 | |
| US6599830B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100671805B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| KR101401758B1 (ko) | 자가정렬된 상호접속 및 블록킹 부분을 갖는 반도체 디바이스 | |
| KR20030053055A (ko) | 반도체 장치의 상호 접속 구조체 형성 방법 | |
| KR20160039525A (ko) | 반도체 디바이스용 상호 접속 구조체를 형성하는 방법 | |
| JP2004064046A (ja) | 半導体装置及びその製造方法 | |
| JP2002043419A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2000040741A (ja) | 感光性ポリマーを使用するデュアルダマシン工程による金属配線の形成方法 | |
| JP2004063859A (ja) | 半導体装置の製造方法 | |
| US20020106889A1 (en) | Slot via filled dual damascene structure without middle stop layer and method for making the same | |
| JP2000294628A (ja) | 半導体装置およびその製造方法 | |
| JP2008277437A (ja) | 半導体装置およびその製造方法 | |
| JP3988592B2 (ja) | 半導体装置の製造方法 | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| US6524947B1 (en) | Slotted trench dual inlaid structure and method of forming thereof | |
| US6429116B1 (en) | Method of fabricating a slot dual damascene structure without middle stop layer | |
| KR20030077455A (ko) | 이중상감법을 사용한 반도체장치 제조방법 | |
| JP2008041783A (ja) | 半導体装置の製造方法 | |
| KR100461784B1 (ko) | 듀얼 다마신 구조를 갖는 반도체 소자의 제조 방법 | |
| JP2004072080A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100590393B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |