JP3987288B2 - Semiconductor element mounting structure and liquid crystal display device - Google Patents
Semiconductor element mounting structure and liquid crystal display device Download PDFInfo
- Publication number
- JP3987288B2 JP3987288B2 JP2001032547A JP2001032547A JP3987288B2 JP 3987288 B2 JP3987288 B2 JP 3987288B2 JP 2001032547 A JP2001032547 A JP 2001032547A JP 2001032547 A JP2001032547 A JP 2001032547A JP 3987288 B2 JP3987288 B2 JP 3987288B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit board
- wiring
- input terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Combinations Of Printed Boards (AREA)
- Liquid Crystal (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子を実装するための構造に関し、特に液晶表示装置等の電子装置に回路基板を用いて半導体素子を実装するのに適した構造に関する。また、本発明は、かかる実装構造を用いてその駆動用半導体素子を実装した液晶表示装置に関する。
【0002】
【従来の技術】
従来より、電子装置に半導体素子と実装するために、所謂TAB(Tape Automated Bonding)技術を用いて半導体素子を搭載したテープキャリアパッケージを一括接続するTAB方式や、ガラス基板の表面にパターン形成された配線に半導体素子を直接接続するCOG(Chip−on−Glass)方式等が知られている。
【0003】
液晶表示装置では、マトリクス構造のXY電極からなる液晶ディスプレイのパネル周辺部に、上述したTAB方式により駆動用半導体チップを接続するのが一般的である。しかしなから、この場合には、半導体素子の入力配線がTABパッケージの同一面に形成され、かつ各TABパッケージが液晶パネルの外側に装着されるため、実装面積が非常に大きくなり、液晶表示部の周辺に大きな所謂額縁部分即ちデスエリアが形成されて、液晶表示装置全体が大型化し、相対的に表示面積が小さくなるという問題があった。
【0004】
更に、各TABパッケージの半導体素子に入力信号及び電源等を供給するために入力バス配線を設けた別個の駆動回路基板が必要であり、そのためにデスエリアが一層拡大されると共に、コストが増大するという問題があった。
【0005】
また、COG方式により駆動用半導体素子を液晶パネルの表面に直接実装する場合には、液晶パネル周辺部の表面に入力配線、出力配線等をパターニングするため、液晶パネルの実装面積が大きくなり、TAB方式の場合と同様にデスエリアが非常に大きくなる。更に、入力・出力配線と入力バス配線とを同一面上でクロス配線処理するため、製造コストが非常に高くなるという問題があった。
【0006】
そこで、本厭出願人は、特願平5−223523号明細書に記載されるように、多層構造の回路基板を介して液晶駆動用LSIを液晶表示装置に実装する構造を提案した。第26図及び第27図に示すように、この積層回路基板55は、その所定位置に駆動用LSI56を接続した表面に、入力配線57、出力配線58及び入力端子59を形成し、その裏面に液晶パネル60の接続端子61に接続するための出力端子62を形成し、かつ中間層に入力バス配線63等を設けると共に、出力配線と出力端子とを、及び入力配線とバス配線とをそれぞれバイアホール64を介して層間接続している。
【0007】
これによって、TAB基板に接続される駆動回路基板が不要になるので実装面積が小さくなり、液晶表示装置全体を小型化かつ薄型化できると共に、接続点数を少なくして信頼性の向上を図ることができる。
【0008】
【発明が解決しようとする課題】
しかしながら、通常半導体素子1個当たり80〜数百もある多数の出力配線と出力端子とをバイアホールにより層間接続するために、製造コストが高くなり、かつ多数のバイアホールを形成するので回路基板の実装面積が多くなるという問題があった。更に、少なくとも3層以上の多層構造となるために製造工程が複雑になって製造コストが増大するだけでなく、実装後の液晶表示装置の薄型化を十分に図れない。また、加工上の困難性から、出力配線のピッチを例えば150μm以下にまでファイン化することが困難である。このため、電子機器のダウンサイジング化の要請に十分対応することができない虞がある。
【0009】
そこで、本発明の目的は、半導体素子を搭載した回路基板においてバイアホールによる層間接続を少なくしまたは完全に排除して、実装面積を小さくし、また回路基板から入出力線、バス配線のための中間導電層を排除して薄型化を図り、コンパクトでダウンサイジング化の要請に対応できると共に、製造工程を簡単に、かつ製造コストを低減させることかできる半導体素子の実装構造及び実装方法を提供することにある。
【0010】
また、本発明の別の目的は、液晶表示装置にその駆動用LSIを実装する場合に、液晶パネルの額縁面積即ちデスエリアを最小にして、実質的に表示面積を拡大し、ダウンサイジング化の要請に対応して装置全体の小型化・薄型化を図ることかできる液晶表示装置を提供することにある。
【0011】
【課題を解決するための手段】
本発明の半導体素子の実装構造は、複数の半導体素子を実装するための構造であって、電極基板と、複数の前記半導体素子を実装した複数の回路基板とを備え、前記電極基板は、該電極基板の周辺部が前記各回路基板全体を含む領域まで拡大されており、前記各回路基板が、複数の前記半導体素子に接続された入力配線及び出力配線と、前記入力配線に接続された入力端子と、前記出力配線に接続された出力端子と、複数の前記半導体素子の入力端子に接続された入力バス配線とを有し、複数の前記半導体素子は、前記各回路基板の一方の短辺側に配置される第1の半導体素子と、他方の短辺側に配置される第2の半導体素子とを有しており、前記出力配線、前記入力配線、前記入力端子及び前記入力バス配線が、前記各回路基板の複数の前記半導体素子を実装した面に設けられ、前記入力端子は、前記各回路基板の一方の短辺側に形成される第1の入力端子と、他方の短辺側に形成される第2の入力端子とによって構成されており、前記入力配線は、前記第1の入力端子と前記第1の半導体素子とを接続する第1の入力配線と、前記第2の入力端子と前記第2の半導体素子とを接続する第2の入力配線とによって構成されており、前記入力バス配線は、前記各半導体素子の入力端子を相互に接続するように形成され、前記第1の入力端子と前記第2の入力端子とが、前記第1の入力配線、前記第2の入力配線及び前記入力バス配線によって相互に接続されてなり、前記出力端子が、前記各回路基板の前記半導体素子を実装した面と反対側の面に設けられ、かつ前記出力配線と前記各回路基板に形成されたバイアホールにより接続され、前記第1又は第2の入力端子は、隣接する別の前記回路基板に相対するように配列されており、当該回路基板に隣接する回路基板の入力端子との間が、ワイヤボンディングにより接続されており、前記各回路基板の前記出力端子が、前記電極基板の対応する端子に接続されていることを特徴とする。
また、前記回路基板の前記出力端子が、異方性導電膜を介して前記電子装置の前記端子に接続されていることが好ましい。
上記の本発明の実装構造によれば、回路基板を電極基板に機械的に強固且つ確実に接続することができ、又本実装構造を用いた液晶表示装置において、額縁領域を狭くして液晶表示装置をコンパクトにすることが可能となり、前記半導体素子を実装した面の入力バス配線とは別な入力バス配線を設けることができ、以って入力バス配線の抵抗を低くすることが可能となる。
【0012】
また、本発明の半導体素子の実装構造は、電極基板と、複数の前記半導体素子を実装した少なくとも1個の回路基板を備え、前記電極基板は、該電極基板の周辺部が前記回路基板全体を含む領域まで拡大されており、前記回路基板が、前記半導体素子に接続された入力配線及び出力配線と、前記入力配線に接続された入力端子と、前記出力配線に接続された出力端子と、前記入力端子に接続された入力バス配線とを有し、前記出力配線及び前記入力配線、前記入力端子及び前記入力バス配線が前記回路基板の前記半導体素子を実装した面に設けられ、前記入力バス配線は、前記半導体素子の入力端子を経由して相互に接続される前記入力配線により形成され、前記出力端子が前記回路基板の前記半導体素子を実装した面と反対側の面に設けられ、かつ前記出力配線と前記回路基板に形成されたバイアホールにより接続され、前記回路基板の前記出力端子が、前記電極基板の対応する端子に接続されていることを特徴とする。
この本発明の半導体素子の実装構造によれば、上述した回路基板に複数の半導体素子を搭載することができ、これを電子装置に実装することによって、一回の接続工程で複数の半導体素子を同時に接続することができ、かつ回路基板を電極基板に機械的に強固且つ確実に接続することができる。
【0015】
また、本発明の液晶表示装置は、電極基板を有し、複数の液晶駆動用半導体素子を実装した回路基板を有する液晶表示装置であって、前記電極基板は、該電極基板の周辺部が前記各回路基板全体を含む領域まで拡大されており、前記各回路基板が、複数の前記液晶駆動用半導体素子に接続された入力配線及び出力配線と、前記入力配線に接続された入力端子と、前記出力配線に接続された出力端子と、複数の前記液晶駆動用半導体素子の入力端子に接続された入力バス配線とを有し、複数の前記液晶駆動用半導体素子は、前記各回路基板の一方の短辺側に配置される第1の液晶駆動用半導体素子と、他方の短辺側に配置される第2の液晶駆動用半導体素子とを有しており、前記出力配線、前記入力配線、前記入力端子及び前記入力バス配線が前記各回路基板の複数の前記液晶駆動用半導体素子を実装した面に設けられ、前記入力端子は、前記各回路基板の一方の短辺側に形成される第1の入力端子と、他方の短辺側に形成される第2の入力端子とによって構成されており、前記入力配線は、前記第1の入力端子と前記第1の液晶駆動用半導体素子とを接続する第1の入力配線と、前記第2の入力端子と前記第2の液晶駆動用半導体素子とを接続する第2の入力配線とによって構成されており、前記入力バス配線は、前記各液晶駆動用半導体素子の入力端子を相互に接続するように形成され、前記第1の入力端子と前記第2の入力端子とが、前記第1の入力配線、前記第2の入力配線及び前記入力バス配線によって相互に接続されてなり、前記出力端子が、前記各回路基板の複数の前記液晶駆動用半導体素子を実装した面と反対側の面に設けられ、かつ前記出力配線と前記各回路基板に形成されたバイアホールにより接続され、前記第1又は第2の入力端子は、隣接する別の前記回路基板に相対するように配列されており、当該回路基板に隣接する回路基板の入力端子との間が、ワイヤボンディングにより接続されており、前記各回路基板の前記出力端子が、前記電極基板の対応する端子に接続されていることを特徹とする。
【0016】
また、本発明の液晶表示装置は、電極基板と、複数の液晶駆動用半導体素子を実装した少なくと1個の回路基板を有する液晶表示装置であって、前記電極基板は、該電極基板の周辺部が前記回路基板全体を含む領域まで拡大されており、前記回路基板が、前記半導体素子に接続された入力配線及び出力配線と、前記入力配線に接続された入力端子と、前記出力配線に接続された出力端子と、前記入力端子に接続された入力バス配線とを有し、前記出力配線及び前記入力配線、前記入力端子及び前記入力バス配線が前記回路基板の前記半導体素子を実装した面に設けられ、前記入力バス配線は、前記半導体素子の入力端子を経由して相互に接続される前記入力配線により形成され、前記出力端子が前記回路基板の前記半導体素子を実装した面と反対側の面に設けられ、かつ前記出力配線と前記回路基板に形成されたバイアホールにより接続され、前記回路基板の前記出力端子が、前記電極基板の対応する端子に接続されていることを特徴とする。
この本発明の液晶表示装置によれば、上述した各回路基板に複数の半導体素子を搭載することができ、これを液晶表示装置に実装することによって、一回の接続工程で複数の半導体素子を同時に接続することができる。
【0017】
また、本発明の液晶表示装置は、電極基板と、複数の半導体素子を実装した複数の回路基板とを有する液晶表示装置であって、前記電極基板は、該電極基板の周辺部が前記各回路基板全体を含む領域まで拡大されており、前記各回路基板が、複数の前記半導体素子に接続された入力配線及び出力配線と、前記入力配線に接続された入力端子と、前記出力配線に接続された出力端子と、複数の前記半導体素子の入力端子に接続された入力バス配線と を有し、複数の前記半導体素子は、前記各回路基板の一方の短辺側に配置される第1の半導体素子と、他方の短辺側に配置される第2の半導体素子とを有しており、前記出力配線、前記入力配線、前記入力端子及び前記入力バス配線が、前記各回路基板の複数の前記半導体素子を実装した面に設けられ、前記入力端子は、前記各回路基板の一方の短辺側に形成される第1の入力端子と、他方の短辺側に形成される第2の入力端子とによって構成されており、前記入力配線は、前記第1の入力端子と前記第1の半導体素子とを接続する第1の入力配線と、前記第2の入力端子と前記第2の半導体素子とを接続する第2の入力配線とによって構成されており、前記入力バス配線は、前記各半導体素子の入力端子を相互に接続するように形成され、前記第1の入力端子と前記第2の入力端子とが、前記第1の入力配線、前記第2の入力配線及び前記入力バス配線によって相互に接続されてなり、前記出力端子が、前記各回路基板の前記半導体素子を実装した面と反対側の面に設けられ、かつ前記出力配線と前記各回路基板に形成されたバイアホールにより接続され、前記第1又は第2の入力端子は、隣接する別の前記回路基板に相対するように配列されており、当該回路基板に隣接する回路基板の入力端子との間が、ワイヤボンディングにより接続されており、前記各回路基板の前記出力端子が、前記電極基板の対応する端子に接続されていることを特徴とする。
【0021】
上記の本発明の液晶表示装置によれば、液晶表示パネルの表示部分の外側に形成される額縁部分を縮小することができ、実質的に表示部分を拡大して、ダウンサイジング化に適したコンパクトな液晶表示装置を得ることかできると共に、回路基板を電極基板に機械的に強固且つ確実に接続することができる。
【0022】
【発明の実施の形態】
図1に於いて、本発明による半導体素子の実装構造を適用した液晶表示装置1は、通常のXYマトリックス電極構造を有するLCDセル2の周辺部に、その上辺、下辺及び左辺に沿ってそれぞれ多数の回祐基仮3が直線状に連続して接続されている。LCDセル2の上辺及び下辺に接続された回路基板3にはX側の液晶駆動用LSI4が、前記LCDセルの左辺に接続された回路基板3にはY側の液晶駆動用LSI4が、それぞれ1個ずつ後述するように実装されている。また、LCDセル2の左上角部及び左下角部には、X側の前記回路基板の入力バス配線とY側の前記回路基板の入力バス配線とを連絡接続するための中継基板5がそれぞれ配設されている。更に、LCDセル2の左下角部の中継基板5には、前記各回路基板に電線及び電力信号を供給するためのケーブル6が接続されている。
【0023】
回路基板3は、例えばセラミックス、ガラスエポキシ樹脂、ポリイミド樹脂等通常の比較的硬質な基板材料を用いて、図2に示されるように長手方向に細長い長方形に形成されている。回路基板3の一方の面7には、その下半分の略中央位置に、同様に細長い長方形をなす1個の液晶駆動用LSI4が長手方向に沿ってフェイスダウンボンデイングにより実装されている。当然ながら、別の参考例では、必要に応じて長方形以外の異なる形状例えば正方形に近い外形のLSIを用いることができ、それに応じて回路基板3の外形を変更することかできる。また、使用条件や必要に応じて、例えば液晶表示装置1の表示内容か増大して周波数が高くなる場合等に、回路基板3に電気的グランド層を設ける必要か生じる。このような場合には、回路基板3の内部にグランド層として導電層を設けることができる。
【0024】
回路基板3のLSI実装面即ち表面7の上半分には、その上辺に沿って長手方向にLSI4の出力端子と同数の1組の出力端子8が、一定のピッチで直線状に形成され、かつそれぞれLSI4との間に配設された対応する出力配線9に接続されている。通常、出力端子8のピッチは約100〜200μm程度であるか、その材料や成膜プロセスを適当に選択することによって、50μm以下の狭ピッチに形成することも可能である。
【0025】
回路基板3のLSI実装面7と反対側の面即ち裏面10には、その左右両辺に沿ってそれぞれLSI4の入力端子と同数の各1組の入力端子11が、一定のピッチで直線状に並設されている。本参考例に於いて、入力端子11のピッチは約100〜300μm程度である。更に回路基板3の表面7には、入力配線12が、LSI4から前記回路基板の左右各辺に向けて対応する入力端子11の位置まで延長するようにパターン形成されている。各入力端子11は、対応する入力配線12とそれぞれバイアホール13を介して接続され、これによりLSI4に接続されている。本参考例に於いて、バイアホール13の直径は100μmであるが、必要に応じて適当に変更することができる。更に、回路基板3の裏面10には左辺の入力端子11と右辺の入力端子11とを相互に接続する入力バス配線14がパターン形成されている。
【0026】
本参考例では、図示されるように、左右2組の入力端子力11が、それぞれ入力配線12を介して前記LSIの入力端子に接続されている。従って、回路基板3の左辺の入力端子11と右辺の入力端子11とが、前記各LSIの入力端子を経由して入力配線12によって相互に接続されるので、裏面10の入力バス配線14に加えて、それと並行に入力配線12からなる第2の入力バス配線がLSI実装面7に設けられることになる。これにより、回路基板3全体として入力バス配線の抵抗値を小さくすることができる。
【0027】
また、LSI4が特に第2図のように細長いスリムタイプの場合には、内部が複数に例えば左右にブロック分けされ、かつブロック毎に別個にLSI入力端子を設けることがある。このような場合、各ブロックの前記LSI入力端子は、左右いずれか近い方の入力端子11と入力配線12を介して接続され、従って同じ信号が左右から別個に供給される。また、本参考例によれば、左辺の入力端子11から左辺側の入力配線12を介してLSI4に接続し、かつその出力を右辺側の入力配線12を介して右辺の入力端子11に接続することによって、隣接する左右の回路基板のLSIを直列に連結するカスケード接続に適用することができる。
【0028】
実際には、これらの参考例を、使用する回路基板やLSIの構成等要求に応じて適当に組み合わせることができる。例えば、LSI4の内部が部分的に例えば電源系統がブロック分けされて、一部の信号が左右の入力端子及び入力配線から別個に入力され、他の一部の信号は上述したカスケード接続により、例えば右側の入力端子及び入力配線を介して隣接する回路基板のLSIに返信され、かつ残りの信号がLSIの入力端子を経由して接続される左右の入力配線からなる入力バス配線を介して送信されるように構成することも可能である。
【0029】
これらの配線9、12、14及び端子8、11は、Au単体により、またはAgPd、Ag、Cuをベース材料として必要に応じてNi・AuまたはSn等をめっきすることにより形成され、かつ必要に応じてその表面にソルダレジスト等を塗布することによって、腐食及び損傷の防止を図ることができる。バイアホール13は、前記各配線及び端子と同様にAu等の金属材料により、またはAgPd、Ag、Cuをベース材料に必要に応じてNi・AuまたはSn等をめっきすることにより形成され、かつ必要に応じてソルダレジスト等が塗布される。回路基板3に実装されたLSI4は、必要に応じて紫外線硬化型、熱硬化型エポキシ系等の接着剤からなるモールド材15で被覆することにより、耐湿性、絶縁性を高めて信頼性の向上を図ることができる。
【0030】
図3には、回路基板3をLCDセル2に接続することによって、駆動用LSI4を液晶表示装置1に実装した構造が示されている。LCDセル2の電極パターンを形成した下側の透明電極星坂16の周辺部上面には、前記電極に接続されたLCD端子17が、回路基板3の出力端子8に対応させて所定ピッチで直線状に形成されている。各LCD端子17は、通常ITO(酸化インジウムスズ)透明電極からなり、必要に応じてCr、Ni、Au、Cu等の金属又はそれらを組み合わせてめっき処理することができる。
【0031】
回路基板3は、各出力端子8を対応するLCD端子17と位置合わせしつつ、それらの間にACF即ち異方性導電膜18を配設して、所定の加圧・加熱ツールにより熱庄着することによって、一括して電気的かつ機械的に接続される。本参考例では、ACF18として日立化成工業(株)製のAC6000番系または7000番系の熱硬化型のものを使用した。また、ACFには、例えばUV硬化性のものや、ペースト状の異方性導電接着剤を用いることができる。更に、LCDセル2と回路基板3との接続部分には、防湿等を目的としてモールド材19を施すことができる。
【0032】
別の参考例では、第4図に示すように回路基板3の出力端子8にAu、Cu等のバンプ20が形成されている。これに、第3図と同様にACF18を用いて接続することによって、出力端子8とLCD端子17とをより確実かつ良好に電気的に接続することができる。
【0033】
図5に示すように、隣接させてLCDセル2に接続された回路基板3、3′同士は、互いに隣接する入力端子11、11′同士が、Au、Al、Cu等の金属又はそれらの合金からなるワイヤ21を用いてワイヤボンディングにより相互に接続されている。これによって、LCDセル2の周辺に連続して実装された全回路基板3の入力バス配線14が相互に連絡される。実際上、隣接する前記回路基板の入力端子同士をワイヤボンディングする際には、回路基板3、3′の下側に適当な支持部材を配設すると好都合である。また、別の参考例では、図6に示すように、その表面に配線をパターン形成したFPC22を用いて、隣接する回路基板3、3′の入力端子11、11′間を接続することができる。
【0034】
また、上述した参考例では、LSI4がAu等のバンプ付き入力・出力端子23を有し、フェイスダウン方式で回路基板3の入力及び出力配線11、9に直接接続されている。しかしながら、フェイスアップ方式を採用して回路基板3上に上向きに固定したLSI4の各入力・出力端子を対応する入力及び出力配線とワイヤボンディングすることもできる。
【0035】
このように、本発明の半導体素子の実装構造によれば、回路基板3の出力端子8をLSI4の実装面7と同一面上に設けてLCDセル2の端子17と接続することによって、上述した特願平5−223523号明細書記載の実装構造のように、出力配線と出力端子とを接続するためのバイアホールを回路基板に設ける必要がない。特に出力端子の数は入力端子の数よりも非常に多く、上述したように半導体素子1個当たり80〜数百個であるから、出力端子のためのバイアホールをなくすことによって、回路基板をコンパクトかつ安価に形成できかつその面積を有効に利用でき、配線の自由度を高めることができる。また反対側の面10に入力端子11及び入力バス配線14を形成することによって、回路基板3の外形をより小さくし、かつ中間導電層をなくしてその厚さを薄くすることかできる。
【0036】
これによって、LCDセル2の周囲に存在する額縁部分、即ち図1に於いて液晶表示装置1の表示部24の周囲に寸法Aで示される実装領域を、非常に小さくすることができる。更に、回路基板3の薄型化のよって、該回路基板をLCDセル2に実装した際にその厚さの範囲内にLSI4を収めることができる。従ってコンパクト化して、液晶表示装置1全体を小型化することができる。また、別の参考例では、LCDセル2のいずれか1辺にのみ、2辺又は4辺全部に本発明による半導体素子の実装構造を用いることができ、その場合にも同様の作用効果が得られる。
【0037】
図7には、本発明による半導体素子の実装構造の実施例が示されている。本実施例の回路3は、図2に示す参考例の回路基板と概ね同じ細長い長方形をなし、かつその略中央にLCD駆動用LSI4が実装されている。LSI実装面7には、出力配線9、入力配線12に加えて、その左右両辺に沿って各1組の、それぞれLSI4の入力端子と同数の入力端子11が形成されている。左辺の入力端子11と右辺の入力端子11とはそれぞれ対応する左右の人力配線12を介してLSI4の人力端子に接続されている。即ち、LSI4の前記入力端子を経由して左右両辺の入力端子11同士を接続する左右の入力配線12が、同時に入力バス配線14を形成する。更に、本実施例では、左辺の入力配線12から入力した信号に対する前記LSIの出力が、右辺の入力配線12を介して別の回路基板のLSIに送られ該LSIから出力されるようなカスケード接続を組み合わせることも可能である。
【0038】
回路基板3のLSI実装面7と反対側の面10には、参考例の回路基板と同様にその上辺に沿って長手方向に1組の出力端子8が形成され、かつ回路基板3を貫通するバイアホール25によってそれぞれ対応する出力配線9と相互に接続されている。回路基板3は、出力端子8を電極基板16上のLCD端子17と位置合わせしつつ、その間にACF18を配置して熱圧着することにより、同様にLCDセル2に電気的かつ機械的に接続される。本実施例の場合にも、隣接する回路基板3同士は、参考例と同様に入力端子11同士をワイヤ又はFPCを用いることによって相互に接続される。
【0039】
本実施例の場合、LSI実装面7上では入力配線12即ち入力バス配線を設計する際に、電極基板16との接着面積を必要とする反対側の面10と比較して、そのピッチをより大きく設定できるので有利である。また、入力端子11と接続するためのバイアホールを設ける必要がないので、上述した参考例程度ではないが、回路基板3のコンパクト化、コストの低減化及び基板面積の有効利用を図ることができる。
【0040】
図8には、上述した実施例の変形例が示されており、電極基板16の周辺部か、その平面に於いて回路基板3全体を含む領域まで拡大されている。これにより回路基板3を、出力端子8の部分だけでなくその下面10全体で電極パネル16上に接着することができ、LCDセル2に回路基板3を機械的により強固にかつ確実に接続することができる。
【0041】
図9には、1個の回路基板に2個のLCD駆動用LSIを実装した本発明の参考例による半導体素子の実装構造か示されている。この回路基板31は、図2に示す実施例の回路基板3と同様の構成を有し、かつそれよりも左右に細長い帯板状に形成され、その一方の面7に2個のLSI4、4′が、長手方向に一方の側辺に沿って直列にフェイスダウンボンディングにより実装されている。
【0042】
LSI実装面7には、各LSI4、4′の出力端子に対応する同数の各1組の出力端子8、8′が、それぞれ長手方向の他方の側辺に沿って一定ピッチで直線状に配置されている。前記各組の出力端子は、それぞれ対応する各LSI4、4′から延長するようにパターン形成された出力配線9、9′と接続されている。回路基板3の裏面10には、左右各辺にそれぞれ1組の、LSI4、4′の入力端子と同数の入力端子11、11′が、一定ピッチで配置されている。前記左右各組の入力端子同士は、前記回路基板裏面を長手方向に延長するようにパターン形成された入力バス配線14によって、相互に接続されている。
【0043】
更にLSI実装面7には、各LSI4、4′の入力配線12、12′がそれぞれパターン形成されている。前記各LSIから回路基板3の左辺または右辺に向けて延長する入力配線12、12′は、バイアホール13、13′を介して対応する各入力端子11、11′と相互に接続されている。更に前記両LSI4、4′間を延長する入力配線12、12′が、相互に接続されると共に、共通のバイアホール13”を介して入力バス配線14と接続されている。
【0044】
従って、参考例の回路基板3の場合と同様に、回蕗基板31の左辺の入力端子11と右辺の入力端子11′とが、前記両LSIの入力端子を経由して入力配線12及び12′によって相互に接続される。これにより、上述した入力バス配線14に加えて、第2の入力バス配線がLSI実装面7に設けられることになり、全体として入力バス配線の抵抗値を小さくすることができる。
【0045】
更に参考例の場合と同様に、LSI4、4′が細長いスリムタイプで内部が左右にブロック分けされている場合には、前記各LSIの左側または右側ブロックの入力端子か、左辺または右辺の近い方の入力端子11、11′と入力配線12、12′を介して接続され、かつ前記各LSIの他方のブロックの入力端子が、両LSI間の入力配線12、12′及び共通のバイアホール13”を介して入力バス配線14と接続されて、同じ信号が左右ブロックに別個に供給される。また、左辺の入力端子11から左辺側の入力配線12を介して左側のLSI4に接続し、その出力を前記両LSI間の入力配線12、12′を介して右側のLSI4′に接続し、かつその出力を右辺側の入力配線12′を介して右辺の入力端子11′に接続するカスケード接続を含むようにまたは組み合わせて配線を構成することも可能である。
【0046】
回路基板31は、第3の場合と同様に各出力端子8、8′を対応する電極基板のLCD端子に位置合わせしつつ、ACFを用いてLCDセルに一括接続される。このように、本参考例によれば、2個の液晶駆動用LSIを1回の接続工程でLCDセルに実装することができる。また、隣接する回路基板31の入力端子間は、ワイヤボンディング又はFPCにより相互に接続される。これによって、隣接する回路基板同士を連絡するためのバス配線経路が形成される。
【0047】
また、本参考例では、回路基板31を、図7の実施例と同様にLSI実装面に出力端子を設けた構成にすることができる。図10には、このような変形例による半導体素子の実装構造か示されている。同図の回路基板31も同様に細長い帯板状をなし、かつその一方の面7に2個のLSI4、4′が、艮手方向に沿って直列にフェイスダウンボンディングされている。
【0048】
LSI実装面7には、左右各辺にそれぞれ1組の入力端子11、11′が一定ピッチで配置され、かつ前記各入力端子から各LSI4、4′に向けて入力配線12、12′がパターン形成されている。更にLSI実装面7の上辺に向けて各LSI4、4′の出力配線9、9′がパターン形成されている。回路基板3の裏面10には、LCDセルに接続するための各1組の出力端子8、8′が、それぞれ長手方向の側辺に沿って出力配線9、9′に対応する位置に直線状に配置され、かつ回路基板3を貫通するバイアホール25、25′を介して相互に接続されている。
【0049】
また、回路基板3のLSI実装面7には、LSI4、4′の入力端子が接続されるランド同士を接続する入力バス配線14がパターン形成されている。これによって、入力端子11、11′同士が入力配線12、12′及び入力バス配線を介して相互に接続され、隣接する回路基板同士を連格するためのバス配線経路を形成している。
【0050】
更に本発明によれば、1個の回路基板に3個又はそれ以上の半導体素子を実装して、1度の接続工程で多数の半導体素子を同時に実装することができる。このような本発明の好適な実施例が図11に示されている。同図に示すように、LCDセル2には、その周辺部に沿って上辺、下辺及び左辺にそれぞれ1個の細長い帯板状の回路基板32〜34が接続されている。回路基板32、34にはそれぞれ8固のX側駆動用LSI41、42が、及び回路基板33には4個のY側駆動用LSI43が、それぞれ一方の面に長手方向に沿って直線状に連続して実装されている。
【0051】
各回路基板32〜34は、図10示の実施例と略同様の構成を有し、LSI実装面には、左右両辺に設けられた各1組の入力端子に接続された入力配線、及び隣接するLSI同士を連絡するための入力バス配線がパターン形成されている。前記LSI実装面と反対側の面には、各LSIの出力端子が長手方向の一方の側辺に沿って形成されている。従って、各回路基板32〜34は、前記出力端子と電極基板16との間にACFを用いることによって、容易に電極基板16に一括接続される。
【0052】
更に、LCDセル2の左上角部には、中継基板5が配設されて、X側の回路基板32とY側の回路基板33とを前記入力端子を介して相互に接続している。LCDセル2の左下角部には、外部へのケーブルを一体化した中継基板5′が配設され、下側のX側回路基板34とY側回路基板33を接続すると共に、前記各回路基板に外部から電源、入力信号等を供給することができる。また、当然ながら、X側回路基板32、34は、Y側回路基板の接続されない右辺又は左辺には、前記入力端子を設けなくてもよい。
【0053】
本発明によれば、このようにLCDセルの各辺に沿ってそれぞれ1個の回路基板を接続することにより多数の液晶駆動用LSIを実装することによって、工数を少なくし、かつ作業を容易にして生産性の向上を図り、製造コストを低減させることかできる。同時に、上述した各実施例と同様に、液晶表示装置の実装面積を従来より大幅に少なくすることかできる。例えば、図22に示すように、本発明による実装構造を用いて20cm(8インチ)サイズの液晶表示パネルを製造した場合、同一の外形寸法に対して表示部24の周囲に形成される額縁部分即ちデスエリアの大きさを、同図に示す寸法Aに於いて従来のAl=9mmからA2=5mmに削減することができた。これによって、同一外形寸法の液晶表示パネルに於いて、表示部のサイズをDl=20cmからD2=22cm(8.7インチ)のものに変更することができ、表示面積を実質的に拡大することができた。
【0054】
また、本実施例においても、回路基板35を、図2の参考例の回路基板3と同様にLSI実装面に出力端子を設けた構成にすることができ、その場合にも同様に2個の液晶駆動用LSIを搭載することができる。
【0055】
図12及び図13には、本発明の参考例による半導体素子の実装構造の回路基板35が示されている。本参考例の回路基板35は、上述した参考例および実施例の回路基板と同様に細長い長方形をなすが、LCD駆動用LSI4の実装面7上に出力端子8、出力配線9、入力端子11、及び入力配線12がパターン形成され、そのためにバイアホールを全く有しない点で異なる。このように、出力端子又は入力端子と出力配線又は入力配線を接続するバイアホールを全く用いないことによって、回路基仮35自体の構成を極めて簡単にすることかでき、製造コストをより一層低減させることができる。
【0056】
更に、回路基板35の左右各辺には、それぞれ1組のLSI4の入力端子と同数の入力端子11が配設され、かつそれぞれ入力配線12を介して前記LSI入力端子と接続されている。このように左辺及び右辺の入力端子11同士を接続する入力配線12よって、同時に隣接する別の回路基板を連絡するための入力バス配線が形成される。また、本参考例においても上述した参考例および実施例と同様に、左辺の入力配線12から入力した信号に対する前記LSIの出力が、右辺の入力配線12を介して別の回路基板のLSIに送られて出力されるカスケード接続を組み合わせることが可能である。
【0057】
本参考例の回路基板35は、図14に示すように、上述した参考例および実施例と同様にACF18を用いて出力端子8が電極基板16のLCD端子17に電気的かつ機械的に接続される。このようにして薄型化し、かつLSI4と出力端子8とを同一面上に設けた回路基板35をLCDセル2に接続することによって、LSI4が、電極基板16の側方にかつその厚みの範囲内に配置されるので、液晶表示装置全体を薄型化することができる。
【0058】
また、本参考例の回路基板35は、図13に示されるように、入力端子8、出力配線9、入力配線12及び入力端子11が回路基板35のLSI実装面7から内部に埋設するように形成されている。従って、例えば図15のように、回路基板35の裏面10を部分的に削除して窓部26を開設することによって、出力端子8を裏面10側に露出させることができる。
【0059】
このように出力端子8を回路基板35の両面に露出させることによって、回路基板35は、図16に示すように裏面10側から電極基板16のLCD端子17に接続することかできる。この場合、回路基板35をその全面に亘って電極基板16に接着できるので、より確実かつ安定的に固定することができる。回路基板35の窓部26は、例えばエキシマレーザ加工等により裏面10を選択的に除去することによって容易に形成することができる。
【0060】
窓部を開設した回路基板35の別の参考例が、図17に示されている。参考例の回路基板35は、図12に示すように、入力端子11を設けて左右各側辺部分が、外方に幾分突出している。図17の変形例では、前記左右側辺部分の裏面10を削除して、入力端子11を裏面10側に露出させている。このように入力端子11を回路基板35の両面に露出させることによって、複数の回路基板35をLCDセル2の周辺部に隣接させて実装する場合、図18に示すように回路基板35の隣接する入力端子11部分を相互に重ね合わせて、ACFや半田付け等によって相互に接続することかできる。この場合、上述した参考例及び実施例のようにワイヤボンディングやFPCを用いる必繋がないので接続作業が容易であり、かつ接続部分の信頼性が向上し、しかも部品点数か少なくなってコストの低減化を図ることができる。
【0061】
図19(a)〜(c)には、参考例の回路基板の更に別の変形例がそれぞれ示されている。図19(a)の回路基板35は、回路基板裏面10のLSI4に対応する領域に窓部27か設けられている。また、図19(b)には、図19(a)の窓部27に加えて、図14と同様に出力端子8を露出させる窓部28が開設形成されている。更に、図19(c)の回路基板35には、出力端子8、出力配線9、入力配線12を含む回路基板裏面10の略全体を露出させる窓部29が設けられている。これらの変形例では、回路基板35の裏面10にLSI4の実装領域に対応する窓部を設けることによって、LSI4を回路基板35に実装する際に、加熱ツールを入力配線12及び出力配線9に直接当てることができる。このため、LSI4の各入出力端子を入力及び出力配線12、9により容易にギャングボンディングすることによって接続することができる。
【0062】
図20及び図21には、参考例の回路基板35をLCDセル2に接続するための別の構成がそれぞれ示されている。図20の参考例では、入力端子11が、回路基板35の左右両側辺ではなく、長手方向の一方の側辺に沿って出力端子8の配列の左右両側に配置されている。回路基板35のLSI実装面7と反対側の裏面には、図示していないが図17と同様に出力端子8及び入力端子11を露出させる窓部が開設されている。
【0063】
LCDセル2の電極基板16の周辺部には、そのX電極又はY電極に接続されたLCD端子17に加えて、それらと同様に電極基板16の周縁に沿って、回路基板35の入力端子11に対応する位置にパネル接続端子30がパターン形成されている。更に、電極基板16には、前記回路基板に隣接させて別の回路基板35′を接続するために、同様にLCD端子17′及びパネル接続端子30′が、電極基板16の周縁に沿ってパターン形成されている。
【0064】
回路基板35のパネルの接続端子17と隣接する回路基板35′のパネル接続端子17とは、それぞれ電極基板16上にパターン形成されたバス配線36によって相互に接続されている。従って、回路基板35、35′を、その出力端子8、8′及び入力端子11、11′をそれぞれ対応するLCD端子17、17′及びパネル接続端子30、30′に位置合わせして、例えばACFを用いて熱庄着することによって電極基板16に接続すると、同時に前記両回路基板の入力端子11、11′同士が相互に接続される。
【0065】
このように本参考例では、ワイヤボンディングやFPCを用いることなく、各回路基板を電極基板に実装するだけで、隣接する前記回路基板同士が接続されて、入力バス配線が相互に連絡される。従って、接続作業が容易で工数を少なくできる利点がある。更に本参考例では、回路基板35の出力端子8及び入力端子11が一直線状に配置されるので、加圧ヘッドを直線状の簡単な形状にすることができ、ボンディング装置を簡単に構成することができる。
【0066】
また、図20の参考例では、回路基板裏面に窓部を開設して入出力端子を露出させた図17と同じ構成を有する回路基板を使用したが、少なくとも出力端子及び入力端子が同一面上に配設されていれば、他の構成の回路基板を用いることができる。例えば、図12に示される回路基板裏面に窓部を有しない構造のものを使用することができる。この場合、回路基板35は、図14の場合と同様にLSI4が電極基板16の側方に、かつその厚さの範囲内に位置するように接続される。
【0067】
図21の参考例では、各LCD端子17及びパネル接続端子30が電極基板16の内側に配置され、その外側にバス配線36がパターン形成されている。回路基板35は、図20の参考例と同じ構成のものであり、同様にACF等を用いて電極基板16に一括に接続される。
【0068】
本参考例では、LCD端子17からLCDセル2のX電極又はY電極への配線長が、図20の参考例の場合よりも短くなるので、その配線抵抗値が小さくなる利点が得られる。また、LCD端子17等を形成する電極基板16の周辺部を、図20の参考例の場合よりも小さくすることができる。但し、本参考例では、電極基板16の周辺部にLCD端子17及びパネル接続端子30の外側にバス配線36を設ける領域を確保する必要となるので、図20の参考例のように、裏面に窓部を有しない図13の回路基板を接続することは困難である。
【0069】
以上、本発明による半導体素子の実装構造を、電子装置として液晶表示装置に適用した場合について説明したが、本発明は、EL(エレクトロルミネセンス)ディスプレイ、プラズマディスプレイ等の他の電子表示装置や、サーマルプリンタ等の電子印字装置にも同様に適用することができる。
【0070】
図23乃至図25には、電子印字装置としてサーマルプリンタヘッドに駆動用LSIを実装する構造の実施例が示されている。図23に於いて、サーマルプリンタヘッド37には、発熱部38を形成したセラミック基板39上に、駆動用LSI40を搭載した回路基板44が接続されている。回路基板44は、図1の回路基板3と同様の構成を有し、駆動用LSI40を搭載した面に出力配線45、出力端子46、入力配線47が形成され、かつ反対側の面には、入力端子48と隣接する回路基板のLSIに接続するための入力バス配線が形成されると共に、入力端子48がバイアホール49により入力配線47と相互に接続されている。回路基板44は、サーマルプリンタヘッド37の基板39上に形成されたサーマルプリンタヘッド端子50と出力端子46を位置合わせして、ACF51を用いて熱庄着により電気的かつ機械的に接続されている。
【0071】
図24の実施例では、回路基板52が図12の回路基板35と同様の構成を有し、かつ図14の場合と同様にしてサーマルプリンタヘッド37の基板39に接続されている。また、図25の実施例では、回路基板53が図15の回路基板35と同様の構成を有し、かつ図16の場合と同様にしてサーマルプリンタヘッド37の基板39に接続されている。
【0072】
このように本発明の半導体素子の実装構造によれば、電子表示装置だけでなく、電子印字装置その他の様々な電子装置に使用した場合にも、実装面積を非常に小さくしかつ装置全体を薄型化することができ、ダウンサイジング化の要請に対応していわゆるデスエリアの少ないコンパクトな電子装置を実現することができる。
【図面の簡単な説明】
【図1】本発明による参考例の半導体素子の実装構造を適用した液晶表示装置の平面図である。
【図2】図1の液晶表示装置に使用される回路基板を示す平面図である。
【図3】参考例の回路基板をLCDセルに接続した状態を示す図1のIII−III線に於ける部分拡大断面図である。
【図4】参考例の回路基板の変形例を示す図3と同様の断面図である。
【図5】図1の液晶表示装置に於いて隣接する回路基板同士の接続状態を示す部分拡大図である。
【図6】FPC(フレキシブル配線板)を用いて隣接する回路基板同士を接続する別の参考例を示す図5と同様の部分拡大図である。
【図7】本発明の実施例による回路をLCDセルに接続した状態を示す第3図と同様の断面図である。
【図8】実施例の変形例を示す断面図である。
【図9】2個のLCD駆動用LSIを搭載した本発明の参考例による回路基板を示す平面図である。
【図10】図9の変形例である実施例を示す回路基板の平面図である。
【図11】多数のLCD駆動用LSIを搭載した回路基板をLCDセルの周辺に接続した液晶表示装置を示す斜視図である。
【図12】本発明の参考例による半導体素子の実装構造に使用する回路基板の平面図である。
【図13】図12のXII−XII線に於ける回路基板の断面図である。
【図14】参考例の回路基板をLCDセルに接続した状態を示す断面図である。
【図15】参考例の回路基板の変形例を示す図13と同様の断面図である。
【図16】図15の回路基板をLCDセルに接続した状態を示す断面図である。
【図17】参考例の別の変形例による回路基板を示す図12のXVI−XVI線に於ける断面図である。
【図18】(a)(b)は、図17の変形例による複数の回路基板をLCDセルに接続する際に隣接する回路基板同士の接続状態をそれぞれ示す平面図及び側面図である。
【図19】(a)〜(c)は、それぞれ参考例による回路基板の更に別の変形例を示す断面図である。
【図20】複数の回路基板をLCDセルに接続するための本発明の別の参考例を示す斜視図である。
【図21】図20の参考例の変形例を示す斜視図である。
【図22】液晶表示装置の表示部及びデスエリアを示す平面図である。
【図23】本発明の参考例を適用して駆動用LSIを実装した電子印字装置を示す断面図である。
【図24】参考例の回路基板を用いた電子印字装置を示す図23と同様の断面図である。
【図25】参考例の変形例による図15の回路基板を用いた電子印字装置を示す断面図である。
【図26】従来技術による多層構造の回蕗基板を用いた半導体素子の実装構造を示す断面図である。
【図27】図26の回路基板を示す平面図である。
【符号の説明】
1 液晶表示装置
2 LCDセル
3,3′,31,32,33,34,35, 35′,44,52,53 回路基板
4,4′ LSI(半導体素子)
5 中継基板
6 ケーブル
7 LSI実装面
8,8′,46 出力端子
9,9′,45 出力配線
10 LSI実装面7と反対側の面
11,11′,48 入力端子
12,12′,47 入力配線
13,13′,13″, 25,25′,49 バイアホール
14 入力バス配線
15 モールド材
16 透明電極基板
17,17′ LCD端子
18,51 異方性導電膜(ACF)
19 モールド材
20 バンプ
24 表示部
30 パネル接続端子
36 バス配線
37 サーマルプリンタヘッド
38 発熱部
39 セラミック基板
40 駆動用LSI
41,42 X側駆動用LSI
43 Y側駆動用LSI[0001]
BACKGROUND OF THE INVENTION
The present invention provides a structure for mounting a semiconductor element. In In particular, a structure suitable for mounting a semiconductor element using a circuit board in an electronic device such as a liquid crystal display device In Related. The present invention also provides such a mounting structure. The The present invention relates to a liquid crystal display device using the driving semiconductor element mounted thereon.
[0002]
[Prior art]
Conventionally, in order to mount a semiconductor element on an electronic device, a so-called TAB (Tape Automated Bonding) technology is used to collectively connect a tape carrier package on which a semiconductor element is mounted, and a pattern is formed on the surface of a glass substrate. A COG (Chip-on-Glass) method in which a semiconductor element is directly connected to a wiring is known.
[0003]
In a liquid crystal display device, a driving semiconductor chip is generally connected to a peripheral portion of a panel of a liquid crystal display composed of matrix-structured XY electrodes by the TAB method described above. However, in this case, since the input wiring of the semiconductor element is formed on the same surface of the TAB package and each TAB package is mounted outside the liquid crystal panel, the mounting area becomes very large, and the liquid crystal display unit A large so-called frame portion, that is, a death area is formed around the periphery of the LCD, and the entire liquid crystal display device is enlarged, resulting in a relatively small display area.
[0004]
Furthermore, a separate drive circuit board provided with input bus wiring is required to supply input signals, power, etc. to the semiconductor elements of each TAB package, which further increases the death area and costs. There was a problem.
[0005]
In addition, when the driving semiconductor element is directly mounted on the surface of the liquid crystal panel by the COG method, the wiring area of the liquid crystal panel is increased because the input wiring and output wiring are patterned on the surface of the peripheral portion of the liquid crystal panel. As in the case of the method, the death area becomes very large. Further, since the input / output wiring and the input bus wiring are subjected to the cross wiring processing on the same surface, there is a problem that the manufacturing cost becomes very high.
[0006]
Therefore, the present applicant has proposed a structure in which a liquid crystal driving LSI is mounted on a liquid crystal display device via a multilayer circuit board as described in Japanese Patent Application No. 5-223523. As shown in FIGS. 26 and 27, this laminated
[0007]
This eliminates the need for a drive circuit board connected to the TAB board, reducing the mounting area, reducing the overall size of the liquid crystal display device and reducing the number of connection points, and improving reliability. it can.
[0008]
[Problems to be solved by the invention]
However, since a large number of output wirings and output terminals, which are usually 80 to several hundreds per semiconductor element, are interlayer-connected by via holes, the manufacturing cost is increased and a large number of via holes are formed. There was a problem that the mounting area increased. Furthermore, since it has a multilayer structure of at least three layers, the manufacturing process becomes complicated and the manufacturing cost increases, and the liquid crystal display device after mounting cannot be sufficiently thinned. Further, due to the difficulty in processing, it is difficult to refine the output wiring pitch to, for example, 150 μm or less. For this reason, there exists a possibility that it cannot fully respond to the request | requirement of downsizing of an electronic device.
[0009]
Therefore, an object of the present invention is to reduce or completely eliminate interlayer connection due to via holes in a circuit board on which a semiconductor element is mounted, to reduce the mounting area, and from the circuit board to input / output lines and bus wirings. Provided is a semiconductor device mounting structure and a mounting method capable of reducing the thickness by eliminating the intermediate conductive layer, meeting the demand for downsizing, making the manufacturing process simple and reducing the manufacturing cost. There is.
[0010]
Another object of the present invention is to minimize the frame area of the liquid crystal panel, that is, the death area when mounting the driving LSI on the liquid crystal display device, thereby substantially expanding the display area and reducing downsizing. An object of the present invention is to provide a liquid crystal display device capable of reducing the size and thickness of the entire device in response to the demand.
[0011]
[Means for Solving the Problems]
The mounting structure of the semiconductor element of the present invention is plural A structure for mounting a semiconductor element, an electrode substrate, plural A plurality of circuit boards on which the semiconductor elements are mounted When The electrode substrate is expanded to a region where the peripheral portion of the electrode substrate includes the entire circuit board, and the circuit boards are plural An input wiring and an output wiring connected to the semiconductor element; an input terminal connected to the input wiring; an output terminal connected to the output wiring; plural Said Semiconductor element Input bus wiring connected to the input terminal, The plurality of semiconductor elements include a first semiconductor element disposed on one short side of each circuit board and a second semiconductor element disposed on the other short side, Output wiring , The input wiring, the input terminal and the input bus wiring are , Of each circuit board plural Provided on the surface on which the semiconductor element is mounted; The input terminal includes a first input terminal formed on one short side of each circuit board and a second input terminal formed on the other short side, and the input wiring A first input wiring that connects the first input terminal and the first semiconductor element, and a second input wiring that connects the second input terminal and the second semiconductor element. Configured, The input bus wiring is The input terminals of each of the semiconductor elements are formed to be connected to each other, Said 1st input terminal And said Second input terminal Toga , Said First input wiring, second input wiring, and input bus wiring Connected to each other by , The output terminal is , Provided on the surface of each circuit board opposite to the surface on which the semiconductor element is mounted, and connected to the output wiring by a via hole formed in each circuit board; First or second The input terminals are arranged so as to face another adjacent circuit board, and are connected to the input terminals of the circuit board adjacent to the circuit board by wire bonding. The output terminal is connected to a corresponding terminal of the electrode substrate.
The output terminal of the circuit board is preferably connected to the terminal of the electronic device via an anisotropic conductive film.
According to the mounting structure of the present invention described above, the circuit board can be mechanically and securely connected to the electrode substrate, and in the liquid crystal display device using the mounting structure, the frame region is narrowed to display the liquid crystal display. The apparatus can be made compact, and an input bus wiring different from the input bus wiring on the surface on which the semiconductor element is mounted can be provided, thereby reducing the resistance of the input bus wiring. .
[0012]
The semiconductor element mounting structure of the present invention includes an electrode substrate and at least one circuit board on which a plurality of the semiconductor elements are mounted, and the electrode substrate has a peripheral portion of the electrode substrate covering the entire circuit board. The circuit board is expanded to include the input wiring and output wiring connected to the semiconductor element, the input terminal connected to the input wiring, the output terminal connected to the output wiring, Input bus wiring connected to an input terminal, the output wiring and the input wiring, the input terminal and the input bus wiring are provided on a surface of the circuit board on which the semiconductor element is mounted, and the input bus wiring Is formed by the input wiring connected to each other via the input terminal of the semiconductor element, and the output terminal is provided on the surface of the circuit board opposite to the surface on which the semiconductor element is mounted. In addition, the output wiring is connected to a via hole formed in the circuit board, and the output terminal of the circuit board is connected to a corresponding terminal of the electrode board.
According to the semiconductor element mounting structure of the present invention, a plurality of semiconductor elements can be mounted on the circuit board described above, and by mounting this on an electronic device, a plurality of semiconductor elements can be formed in a single connection step. They can be connected simultaneously, and the circuit board can be mechanically firmly and reliably connected to the electrode substrate.
[0015]
The liquid crystal display device of the present invention is a liquid crystal display device having an electrode substrate and a circuit substrate on which a plurality of liquid crystal driving semiconductor elements are mounted, wherein the electrode substrate has a peripheral portion of the electrode substrate. Each of the circuit boards is expanded to a region including the entire circuit board, plural Said For liquid crystal drive An input wiring and an output wiring connected to the semiconductor element, an input terminal connected to the input wiring, an output terminal connected to the output wiring, plural Said Of semiconductor elements for liquid crystal drive Input bus wiring connected to the input terminal, The plurality of liquid crystal driving semiconductor elements include a first liquid crystal driving semiconductor element disposed on one short side of each circuit board and a second liquid crystal driving semiconductor disposed on the other short side. And having an element, Output wiring , The input wiring, the input terminal, and the input bus wiring are connected to each circuit board. plural Said For liquid crystal drive Provided on the surface where the semiconductor element is mounted, The input terminal includes a first input terminal formed on one short side of each circuit board and a second input terminal formed on the other short side, and the input wiring Includes a first input wiring for connecting the first input terminal and the first liquid crystal driving semiconductor element, and a first input wiring for connecting the second input terminal and the second liquid crystal driving semiconductor element. 2 input wirings, The input bus wiring is Formed to connect the input terminals of each of the liquid crystal driving semiconductor elements, Said 1st input terminal And said Second input terminal Toga , Said First input wiring, second input wiring, and input bus wiring Connected to each other by , The output terminal is , Of each circuit board plural Said For liquid crystal drive Provided on a surface opposite to the surface on which the semiconductor element is mounted, and connected to the output wiring by a via hole formed in each circuit board, First or second The input terminals are arranged so as to face another adjacent circuit board, and are connected to the input terminals of the circuit board adjacent to the circuit board by wire bonding. A special feature is that the output terminal is connected to a corresponding terminal of the electrode substrate.
[0016]
The liquid crystal display device of the present invention is a liquid crystal display device having an electrode substrate and at least one circuit board on which a plurality of liquid crystal driving semiconductor elements are mounted, and the electrode substrate has a periphery of the electrode substrate. The part is expanded to a region including the entire circuit board, and the circuit board is connected to the input wiring and output wiring connected to the semiconductor element, the input terminal connected to the input wiring, and the output wiring. The output wiring and the input bus wiring connected to the input terminal, the output wiring and the input wiring, the input terminal and the input bus wiring on the surface of the circuit board on which the semiconductor element is mounted. The input bus wiring is formed by the input wiring connected to each other via the input terminal of the semiconductor element, and the output terminal is a surface on which the semiconductor element is mounted on the circuit board; The output terminal of the circuit board is connected to a corresponding terminal of the electrode board, provided on the opposite surface and connected to the output wiring by a via hole formed in the circuit board. And
According to the liquid crystal display device of the present invention, a plurality of semiconductor elements can be mounted on each circuit board described above, and by mounting this on the liquid crystal display device, a plurality of semiconductor elements can be formed in a single connection step. Can be connected at the same time.
[0017]
Further, the liquid crystal display device of the present invention is a liquid crystal display device having an electrode substrate and a plurality of circuit substrates on which a plurality of semiconductor elements are mounted, and the electrode substrate has a peripheral portion of the electrode substrate at each circuit. It has been expanded to the area including the entire board, each circuit board, plural An input wiring and an output wiring connected to the semiconductor element; an input terminal connected to the input wiring; an output terminal connected to the output wiring; plural Said Semiconductor element An input bus wiring connected to the input terminal, and The plurality of semiconductor elements include a first semiconductor element disposed on one short side of each circuit board and a second semiconductor element disposed on the other short side, Output wiring , The input wiring, the input terminal and the input bus wiring are , Of each circuit board plural Provided on the surface on which the semiconductor element is mounted; The input terminal includes a first input terminal formed on one short side of each circuit board and a second input terminal formed on the other short side, and the input wiring A first input wiring that connects the first input terminal and the first semiconductor element, and a second input wiring that connects the second input terminal and the second semiconductor element. Configured, The input bus wiring is The input terminals of each of the semiconductor elements are formed to be connected to each other, Said 1st input terminal And said Second input terminal Toga , Said First input wiring, second input wiring, and input bus wiring Connected to each other by , The output terminal is , Provided on the surface of each circuit board opposite to the surface on which the semiconductor element is mounted, and connected to the output wiring by a via hole formed in each circuit board; First or second The input terminals are arranged so as to face another adjacent circuit board, and are connected to the input terminals of the circuit board adjacent to the circuit board by wire bonding. The output terminal is connected to a corresponding terminal of the electrode substrate.
[0021]
According to the above-described liquid crystal display device of the present invention, the frame portion formed outside the display portion of the liquid crystal display panel can be reduced, and the display portion can be substantially enlarged to be compact suitable for downsizing. A liquid crystal display device can be obtained, and the circuit board can be mechanically and securely connected to the electrode substrate.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
In FIG. 1, a liquid
[0023]
The
[0024]
On the LSI mounting surface of the
[0025]
On the surface opposite to the
[0026]
In this reference example, as shown in the figure, two sets of left and right
[0027]
In addition, when the
[0028]
In practice, these reference examples can be appropriately combined according to the requirements such as the circuit board to be used and the configuration of the LSI. For example, the inside of the
[0029]
These
[0030]
FIG. 3 shows a structure in which the driving
[0031]
The
[0032]
In another reference example, bumps 20 such as Au and Cu are formed on the
[0033]
As shown in FIG. 5, the
[0034]
In the reference example described above, the
[0035]
Thus, according to the semiconductor element mounting structure of the present invention, the
[0036]
As a result, the frame area existing around the
[0037]
FIG. 7 shows an embodiment of a semiconductor element mounting structure according to the present invention. The
[0038]
On the
[0039]
In the case of this embodiment, when designing the
[0040]
FIG. 8 shows a modification of the above-described embodiment, which is enlarged to a peripheral portion of the
[0041]
FIG. 9 shows a mounting structure of a semiconductor device according to a reference example of the present invention in which two LCD driving LSIs are mounted on one circuit board. This
[0042]
On the
[0043]
Further, on the
[0044]
Accordingly, as in the case of the
[0045]
Further, as in the case of the reference example, when the
[0046]
As in the third case, the
[0047]
Further, in the present reference example, the
[0048]
On the
[0049]
Further, on the
[0050]
Furthermore, according to the present invention, three or more semiconductor elements can be mounted on one circuit board, and a large number of semiconductor elements can be mounted simultaneously in one connection step. Such a preferred embodiment of the present invention is shown in FIG. As shown in the figure, the
[0051]
Each of the
[0052]
Further, the
[0053]
According to the present invention, by mounting a large number of liquid crystal driving LSIs by connecting one circuit board along each side of the LCD cell in this way, man-hours can be reduced and work can be facilitated. Thus, productivity can be improved and manufacturing costs can be reduced. At the same time, like the above-described embodiments, the mounting area of the liquid crystal display device can be significantly reduced as compared with the prior art. For example, as shown in FIG. 22, when a liquid crystal display panel having a size of 20 cm (8 inches) is manufactured using the mounting structure according to the present invention, a frame portion formed around the
[0054]
Also in this embodiment, the
[0055]
12 and 13 show a
[0056]
Further, on each of the left and right sides of the
[0057]
As shown in FIG. 14, the
[0058]
Further, as shown in FIG. 13, the
[0059]
Thus, by exposing the
[0060]
FIG. 17 shows another reference example of the
[0061]
19 (a) to 19 (c) show still other modified examples of the circuit board of the reference example. The
[0062]
FIGS. 20 and 21 show other configurations for connecting the
[0063]
In addition to the
[0064]
The
[0065]
As described above, in this reference example, by simply mounting each circuit board on the electrode substrate without using wire bonding or FPC, the adjacent circuit boards are connected to each other and the input bus wirings are connected to each other. Therefore, there is an advantage that connection work is easy and man-hours can be reduced. Further, in this reference example, since the
[0066]
Further, in the reference example of FIG. 20, a circuit board having the same configuration as that of FIG. 17 in which a window is opened on the back surface of the circuit board to expose the input / output terminals is used, but at least the output terminal and the input terminal are on the same surface. As long as the circuit board is disposed, a circuit board having another configuration can be used. For example, a structure having no window on the back surface of the circuit board shown in FIG. 12 can be used. In this case, as in the case of FIG. 14, the
[0067]
In the reference example of FIG. 21, the
[0068]
In this reference example, the wiring length from the
[0069]
As described above, the case where the semiconductor element mounting structure according to the present invention is applied to a liquid crystal display device as an electronic device has been described, but the present invention is an EL (electroluminescence) display, other electronic display devices such as a plasma display, The present invention can be similarly applied to an electronic printing apparatus such as a thermal printer.
[0070]
23 to 25 show an embodiment of a structure in which a driving LSI is mounted on a thermal printer head as an electronic printing apparatus. In FIG. 23, a circuit board 44 on which a driving
[0071]
In the embodiment of FIG. 24, the
[0072]
As described above, according to the semiconductor element mounting structure of the present invention, the mounting area is very small and the entire apparatus is thin when used not only in an electronic display device but also in an electronic printing device and other various electronic devices. In response to the demand for downsizing, a compact electronic device with a small so-called death area can be realized.
[Brief description of the drawings]
FIG. 1 is a plan view of a liquid crystal display device to which a semiconductor element mounting structure of a reference example according to the present invention is applied.
2 is a plan view showing a circuit board used in the liquid crystal display device of FIG. 1. FIG.
3 is a partial enlarged cross-sectional view taken along line III-III in FIG. 1, showing a state in which the circuit board of the reference example is connected to the LCD cell.
4 is a cross-sectional view similar to FIG. 3, showing a modification of the circuit board of the reference example. FIG.
5 is a partially enlarged view showing a connection state between adjacent circuit boards in the liquid crystal display device of FIG. 1; FIG.
6 is a partially enlarged view similar to FIG. 5 showing another reference example in which adjacent circuit boards are connected using an FPC (flexible wiring board). FIG.
7 is a cross-sectional view similar to FIG. 3 showing a state in which a circuit according to an embodiment of the present invention is connected to an LCD cell.
FIG. 8 is a cross-sectional view showing a modification of the embodiment.
FIG. 9 is a plan view showing a circuit board according to a reference example of the present invention on which two LCD driving LSIs are mounted.
10 is a plan view of a circuit board showing an embodiment which is a modification of FIG. 9; FIG.
FIG. 11 is a perspective view showing a liquid crystal display device in which a circuit board on which a large number of LCD driving LSIs are mounted is connected to the periphery of an LCD cell.
FIG. 12 is a plan view of a circuit board used in a semiconductor device mounting structure according to a reference example of the present invention;
13 is a cross-sectional view of the circuit board taken along line XII-XII in FIG.
FIG. 14 is a cross-sectional view showing a state in which a circuit board of a reference example is connected to an LCD cell.
15 is a cross-sectional view similar to FIG. 13, showing a modification of the circuit board of the reference example.
16 is a cross-sectional view showing a state in which the circuit board of FIG. 15 is connected to the LCD cell.
17 is a cross-sectional view taken along line XVI-XVI of FIG. 12, showing a circuit board according to another modification of the reference example.
18A and 18B are a plan view and a side view, respectively, showing a connection state between adjacent circuit boards when a plurality of circuit boards according to the modification of FIG. 17 are connected to the LCD cell.
FIGS. 19A to 19C are cross-sectional views showing still other modified examples of the circuit board according to the reference example. FIGS.
FIG. 20 is a perspective view showing another reference example of the present invention for connecting a plurality of circuit boards to an LCD cell.
FIG. 21 is a perspective view showing a modification of the reference example of FIG.
FIG. 22 is a plan view showing a display unit and a death area of the liquid crystal display device.
FIG. 23 is a cross-sectional view showing an electronic printing apparatus in which a driving LSI is mounted by applying a reference example of the present invention.
24 is a cross-sectional view similar to FIG. 23, showing an electronic printing apparatus using a circuit board according to a reference example.
25 is a cross-sectional view showing an electronic printing apparatus using the circuit board of FIG. 15 according to a modification of the reference example.
FIG. 26 is a cross-sectional view showing a mounting structure of a semiconductor element using a multilayer substrate having a multilayer structure according to the prior art.
27 is a plan view showing the circuit board of FIG. 26. FIG.
[Explanation of symbols]
1 Liquid crystal display device
2 LCD cell
3, 3 ', 31, 32, 33, 34, 35, 35', 44, 52, 53 Circuit board
4,4 'LSI (semiconductor element)
5 Relay board
6 Cable
7 LSI mounting surface
8,8 ', 46 Output terminal
9,9 ', 45 Output wiring
10 Surface opposite to
11,11 ', 48 Input terminal
12,12 ', 47 Input wiring
13,13 ′, 13 ″, 25,25 ′, 49 Via hole
14 Input bus wiring
15 Mold material
16 Transparent electrode substrate
17,17 'LCD terminal
18,51 Anisotropic Conductive Film (ACF)
19 Mold material
20 Bump
24 display
30 Panel connection terminal
36 Bus wiring
37 Thermal printer head
38 Heat generation part
39 Ceramic substrate
40 Driving LSI
41,42 X-side drive LSI
43 Y side drive LSI
Claims (4)
電極基板と、複数の前記半導体素子を実装した複数の回路基板とを備え、
前記電極基板は、該電極基板の周辺部が前記各回路基板全体を含む領域まで拡大されており、
前記各回路基板が、複数の前記半導体素子に接続された入力配線及び出力配線と、前記入力配線に接続された入力端子と、前記出力配線に接続された出力端子と、複数の前記半導体素子の入力端子に接続された入力バス配線と
を有し、
複数の前記半導体素子は、前記各回路基板の一方の短辺側に配置される第1の半導体素子と、他方の短辺側に配置される第2の半導体素子とを有しており、
前記出力配線、前記入力配線、前記入力端子及び前記入力バス配線が、前記各回路基板の複数の前記半導体素子を実装した面に設けられ、
前記入力端子は、前記各回路基板の一方の短辺側に形成される第1の入力端子と、他方の短辺側に形成される第2の入力端子とによって構成されており、
前記入力配線は、前記第1の入力端子と前記第1の半導体素子とを接続する第1の入力配線と、前記第2の入力端子と前記第2の半導体素子とを接続する第2の入力配線とによって構成されており、
前記入力バス配線は、前記各半導体素子の入力端子を相互に接続するように形成され、前記第1の入力端子と前記第2の入力端子とが、前記第1の入力配線、前記第2の入力配線及び前記入力バス配線によって相互に接続されてなり、
前記出力端子が、前記各回路基板の前記半導体素子を実装した面と反対側の面に設けられ、かつ前記出力配線と前記各回路基板に形成されたバイアホールにより接続され、
前記第1又は第2の入力端子は、隣接する別の前記回路基板に相対するように配列されており、当該回路基板に隣接する回路基板の入力端子との間が、ワイヤボンディングにより接続されており、
前記各回路基板の前記出力端子が、前記電極基板の対応する端子に接続されている
ことを特徴とする半導体素子の実装構造。A structure for mounting a plurality of semiconductor elements,
Comprising an electrode substrate, and a plurality of circuit boards mounted with a plurality of said semiconductor element,
The electrode substrate is expanded to a region where the peripheral portion of the electrode substrate includes the entire circuit board,
Each circuit board includes an input wiring and an output wiring connected to the plurality of semiconductor elements, an input terminal connected to the input wiring, an output terminal connected to the output wiring, and a plurality of the semiconductor elements. Input bus wiring connected to the input terminal,
The plurality of semiconductor elements include a first semiconductor element disposed on one short side of each circuit board and a second semiconductor element disposed on the other short side,
Said output lines, said input lines, said input terminal and said input bus lines are provided to the plurality of the surface mounting the semiconductor elements of the circuit board,
The input terminal is composed of a first input terminal formed on one short side of each circuit board and a second input terminal formed on the other short side;
The input wiring includes a first input wiring that connects the first input terminal and the first semiconductor element, and a second input that connects the second input terminal and the second semiconductor element. It consists of wiring and
The input bus wiring is formed so as to connect the input terminals of the semiconductor elements to each other, and the first input terminal and the second input terminal are connected to the first input wiring and the second input wiring. Connected to each other by the input wiring and the input bus wiring ,
Said output terminal, said mounting the semiconductor element surface of the circuit board and provided on the opposite side, and are connected by the output lines and via holes formed in said each circuit board,
The first or second input terminal is arranged to face another adjacent circuit board, and the input terminal of the circuit board adjacent to the circuit board is connected by wire bonding. And
A mounting structure of a semiconductor element, wherein the output terminal of each circuit board is connected to a corresponding terminal of the electrode board.
前記電極基板は、該電極基板の周辺部が前記各回路基板全体を含む領域まで拡大されており、
前記各回路基板が、複数の前記液晶駆動用半導体素子に接続された入力配線及び出力配線と、前記入力配線に接続された入力端子と、前記出力配線に接続された出力端子と、複数の前記液晶駆動用半導体素子の入力端子に接続された入力バス配線と
を有し、
複数の前記液晶駆動用半導体素子は、前記各回路基板の一方の短辺側に配置される第1の液晶駆動用半導体素子と、他方の短辺側に配置される第2の液晶駆動用半導体素子とを有しており、
前記出力配線、前記入力配線、前記入力端子及び前記入力バス配線が前記各回路基板の複数の前記液晶駆動用半導体素子を実装した面に設けられ、
前記入力端子は、前記各回路基板の一方の短辺側に形成される第1の入力端子と、他方の短辺側に形成される第2の入力端子とによって構成されており、
前記入力配線は、前記第1の入力端子と前記第1の液晶駆動用半導体素子とを接続する第1の入力配線と、前記第2の入力端子と前記第2の液晶駆動用半導体素子とを接続する第2の入力配線とによって構成されており、
前記入力バス配線は、前記各液晶駆動用半導体素子の入力端子を相互に接続するように形成され、前記第1の入力端子と前記第2の入力端子とが、前記第1の入力配線、前記第 2の入力配線及び前記入力バス配線によって相互に接続されてなり、
前記出力端子が、前記各回路基板の複数の前記液晶駆動用半導体素子を実装した面と反対側の面に設けられ、かつ前記出力配線と前記各回路基板に形成されたバイアホールにより接続され、
前記第1又は第2の入力端子は、隣接する別の前記回路基板に相対するように配列されており、当該回路基板に隣接する回路基板の入力端子との間が、ワイヤボンディングにより接続されており、
前記各回路基板の前記出力端子が、前記電極基板の対応する端子に接続されている
ことを特徹とする液晶表示装置。A liquid crystal display device having a circuit board having an electrode substrate and mounting a plurality of liquid crystal driving semiconductor elements,
The electrode substrate is expanded to a region where the peripheral portion of the electrode substrate includes the entire circuit board,
Wherein each circuit board is an input wiring and output wiring connected to a plurality of liquid crystal driving semiconductor element, an input terminal connected to said input line, and an output terminal connected to said output line, a plurality of the And an input bus wiring connected to the input terminal of the liquid crystal driving semiconductor element ,
The plurality of liquid crystal driving semiconductor elements include a first liquid crystal driving semiconductor element disposed on one short side of each circuit board and a second liquid crystal driving semiconductor disposed on the other short side. And having an element,
The output wiring , the input wiring, the input terminal, and the input bus wiring are provided on a surface on which the plurality of liquid crystal driving semiconductor elements are mounted on each circuit board,
The input terminal is composed of a first input terminal formed on one short side of each circuit board and a second input terminal formed on the other short side;
The input wiring includes: a first input wiring that connects the first input terminal and the first liquid crystal driving semiconductor element; and the second input terminal and the second liquid crystal driving semiconductor element. And a second input wiring to be connected,
The input bus wiring is formed to connect input terminals of the liquid crystal driving semiconductor elements to each other, and the first input terminal and the second input terminal are connected to the first input wiring, The second input wiring and the input bus wiring are connected to each other ,
Said output terminal, said plurality of said mounting the liquid crystal driving semiconductor element surface of each circuit board is provided on the opposite side, and are connected by the output lines and via holes formed in said each circuit board,
The first or second input terminal is arranged to face another adjacent circuit board, and the input terminal of the circuit board adjacent to the circuit board is connected by wire bonding. And
A liquid crystal display device in which the output terminal of each circuit board is connected to a corresponding terminal of the electrode board.
前記電極基板は、該電極基板の周辺部が前記各回路基板全体を含む領域まで拡大されており、
前記各回路基板が、複数の前記半導体素子に接続された入力配線及び出力配線と、前記入力配線に接続された入力端子と、前記出力配線に接続された出力端子と、複数の前記半導体素子の入力端子に接続された入力バス配線と
を有し、
複数の前記半導体素子は、前記各回路基板の一方の短辺側に配置される第1の半導体素子と、他方の短辺側に配置される第2の半導体素子とを有しており、
前記出力配線、前記入力配線、前記入力端子及び前記入力バス配線が、前記各回路基板の複数の前記半導体素子を実装した面に設けられ、
前記入力端子は、前記各回路基板の一方の短辺側に形成される第1の入力端子と、他方の短辺側に形成される第2の入力端子とによって構成されており、
前記入力配線は、前記第1の入力端子と前記第1の半導体素子とを接続する第1の入力配線と、前記第2の入力端子と前記第2の半導体素子とを接続する第2の入力配線とによって構成されており、
前記入力バス配線は、前記各半導体素子の入力端子を相互に接続するように形成され、前記第1の入力端子と前記第2の入力端子とが、前記第1の入力配線、前記第2の入力配線及び前記入力バス配線によって相互に接続されてなり、
前記出力端子が、前記各回路基板の前記半導体素子を実装した面と反対側の面に設けられ、かつ前記出力配線と前記各回路基板に形成されたバイアホールにより接続され、
前記第1又は第2の入力端子は、隣接する別の前記回路基板に相対するように配列されており、当該回路基板に隣接する回路基板の入力端子との間が、ワイヤボンディングにより接続されており、
前記各回路基板の前記出力端子が、前記電極基板の対応する端子に接続されている
ことを特徴とする液晶表示装置。A liquid crystal display device having an electrode substrate and a plurality of circuit boards mounted with a plurality of semiconductor elements,
The electrode substrate is expanded to a region where the peripheral portion of the electrode substrate includes the entire circuit board,
Each circuit board includes an input wiring and an output wiring connected to the plurality of semiconductor elements, an input terminal connected to the input wiring, an output terminal connected to the output wiring, and a plurality of the semiconductor elements. An input bus wiring connected to the input terminal, and
The plurality of semiconductor elements include a first semiconductor element disposed on one short side of each circuit board and a second semiconductor element disposed on the other short side,
Said output lines, said input lines, said input terminal and said input bus lines are provided to the plurality of the surface mounting the semiconductor elements of the circuit board,
The input terminal is composed of a first input terminal formed on one short side of each circuit board and a second input terminal formed on the other short side;
The input wiring includes a first input wiring that connects the first input terminal and the first semiconductor element, and a second input that connects the second input terminal and the second semiconductor element. It consists of wiring and
The input bus wiring is formed so as to connect the input terminals of the semiconductor elements to each other, and the first input terminal and the second input terminal are connected to the first input wiring and the second input wiring. Connected to each other by the input wiring and the input bus wiring ,
Said output terminal, said mounting the semiconductor element surface of the circuit board and provided on the opposite side, and are connected by the output lines and via holes formed in said each circuit board,
The first or second input terminal is arranged to face another adjacent circuit board, and the input terminal of the circuit board adjacent to the circuit board is connected by wire bonding. And
The liquid crystal display device, wherein the output terminal of each circuit board is connected to a corresponding terminal of the electrode board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001032547A JP3987288B2 (en) | 1993-11-12 | 2001-02-08 | Semiconductor element mounting structure and liquid crystal display device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28369493 | 1993-11-12 | ||
JP5-283694 | 1993-11-12 | ||
JP2001032547A JP3987288B2 (en) | 1993-11-12 | 2001-02-08 | Semiconductor element mounting structure and liquid crystal display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51371695A Division JP3579903B2 (en) | 1993-11-12 | 1994-11-09 | Semiconductor element mounting structure, semiconductor device mounting structure, and liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001298249A JP2001298249A (en) | 2001-10-26 |
JP3987288B2 true JP3987288B2 (en) | 2007-10-03 |
Family
ID=26555149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001032547A Expired - Lifetime JP3987288B2 (en) | 1993-11-12 | 2001-02-08 | Semiconductor element mounting structure and liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3987288B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101249246B1 (en) * | 2006-06-27 | 2013-04-01 | 삼성디스플레이 주식회사 | Display substrate and display device having the same |
-
2001
- 2001-02-08 JP JP2001032547A patent/JP3987288B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001298249A (en) | 2001-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3579903B2 (en) | Semiconductor element mounting structure, semiconductor device mounting structure, and liquid crystal display device | |
KR100392154B1 (en) | Structure for mounting semiconductor device, method of mounting semiconductor device, multi-layer wiring board, electronic optical apparatus and electronic printing apparatus | |
US10699974B2 (en) | Film for package substrate, semiconductor package, display device, and methods of fabricating the film, the semiconductor package, the display device | |
US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
US6738123B1 (en) | Drive circuit connection structure including a substrate, circuit board, and semiconductor device, and display apparatus including the connection structure | |
JPH09260579A (en) | Terminal structure of flexible wiring board and ic chip mounting structure using the structure | |
JP2602237B2 (en) | Liquid crystal display | |
JP3601455B2 (en) | Liquid crystal display | |
JP3987288B2 (en) | Semiconductor element mounting structure and liquid crystal display device | |
JP3608514B2 (en) | Semiconductor element mounting structure and electronic device | |
US20030218190A1 (en) | Electronic device and method of manufacturing the same, and electronic instrument | |
JP2001264794A (en) | Method for manufacturing liquid crystal display device | |
JP2669352B2 (en) | Liquid crystal display | |
JP2803699B2 (en) | IC chip mounting structure | |
JP2882394B2 (en) | Liquid crystal display | |
JPS58122586A (en) | Liquid crystal display | |
JPH02222598A (en) | Semiconductor device module | |
JP3503173B2 (en) | Composite substrate and method of manufacturing the same | |
JPH04115228A (en) | Liquid crystal display device | |
JP3228619B2 (en) | Display device | |
JP2000332143A (en) | Semiconductor device | |
JPS63233595A (en) | Planar type display device | |
JPS63163885A (en) | Liquid crystal display element and manufacture thereof | |
JPH10107171A (en) | Manufacture of semiconductor device | |
JP2602237C (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050415 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050909 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070712 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |