JP3946578B2 - Manufacturing method of wiring board provided with passive element, wiring board provided with passive element - Google Patents
Manufacturing method of wiring board provided with passive element, wiring board provided with passive element Download PDFInfo
- Publication number
- JP3946578B2 JP3946578B2 JP2002160763A JP2002160763A JP3946578B2 JP 3946578 B2 JP3946578 B2 JP 3946578B2 JP 2002160763 A JP2002160763 A JP 2002160763A JP 2002160763 A JP2002160763 A JP 2002160763A JP 3946578 B2 JP3946578 B2 JP 3946578B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- metal foil
- dielectric
- paste
- insulating plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、受動素子を備えた配線板の製造方法および受動素子を備えた配線板に係り、特に、受動素子の特性改善に適性を有する、受動素子を備えた配線板の製造方法および受動素子を備えた配線板に関する。
【0002】
【従来の技術】
携帯型電子機器の小型化、軽量化、薄型化などに伴い、L(インダクタ、コイル)、C(コンデンサ、キャパシタ)、R(抵抗器)等のチップ部品の小型化が進められてきている。また、CやLなどの受動部品を一つの配線基板中に埋め込み、複合部品化する技術も開発されてきている。このような配線基板との一体化は、特に多層セラミックス基板などで活発に行なわれており、例えば携帯電話機のRF(radio frequency:高周波)モジュールに採用されている。
【0003】
多層セラミックス基板は、例えば、厚膜導体ペーストの印刷によりコイルパターンやコンデンサの電極パターンが形成されているグリーンシート(焼成前のセラミックス材料シート)を必要な枚数だけ用意し、これらを所定の順序で積層して熱圧着し同時に焼成することにより作成される。
【0004】
また、さらには、誘電率の異なる複数のシートを用意し、作り込む受動部品の特性に合わせてシートを選択することが行なわれている。これは、インダクタを構成する層のセラミックス材料には、自己共振周波数を高くとりかつ高Q値を確保できる低誘電率のグリーンシートを、コンデンサを構成する層には、誘電率が高いグリーンシートをおのおの選択するものである。このような組み合わせにより、より高機能なLC複合部品を作り込むことが可能である。
【0005】
【発明が解決しようとする課題】
これらの技術は、いずれも配線基板材料にセラミックスを使用した例である。しかし、ここで、携帯電話機に用いられるRF回路の動作周波数が将来的に10〜20GHzに達した場合を見越して、比誘電率がより低い有機樹脂を基板材料として使用できるようにすることは、製品コストなどの点で重要性が高いと考えられる。現状では、セラミックスと比べて誘電率の低い有機樹脂を基板材料(層間絶縁層)とすると、多層セラミックス基板と同様にして内部にコンデンサ等の受動素子を作り込んだときに、素子としての面積が大きくなったり所望の特性が得られなかったりする可能性が考えられる。
【0006】
また、ハイブリッド積層基板と称するものには、以下のような報告例がある。すなわち、まず、作り込む受動素子の特性に応じて有機高分子材料に誘電体や磁性体を混入した基板材料を作成する。この基板材料をエッチングしてパターニングされたコンデンサ層やコイル層を形成し、これらを所定の順序で積層してハイブリッド積層基板としたものである。
【0007】
しかしながら、この手法では、基板材料間の熱膨張係数などの特性の違いにより、多層化された基板が反ってしまう可能性がある。また、各層で特化された1種類の受動素子しか形成できないため、受動素子配置デザインの自由度が低く、全体として層数が増える傾向にあるため小型化には不向きである。
【0008】
また、別の多層有機樹脂基板としては、抵抗ペースト、誘電体ペースト、導電性ペーストを順次印刷してRやCやLを作り込んでいくものもある。しかしながらこの場合に使用できるペーストは、絶縁層として使用されている有機樹脂の耐熱温度により低い温度で熱処理を完結できる種類のものに限定されるため、受動素子として所望の特性が得られない場合が考えられる。
【0009】
本発明は、上記した状況を考慮してなされたものである。すなわち、本発明は、改善された特性を有する受動素子を備えた配線板の製造方法、そのような受動素子を備えた配線板を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係る、受動素子を備えた配線板の製造方法は、それぞれ第1の面および第2の面を有する第1および第2の金属箔の少なくとも前記第2の金属箔の前記第1の面に誘電体ペーストを塗布する工程と、前記塗布された誘電体ペースト上を含みかつこの誘電体ペーストが塗布された前記第1の面上にも及ぶように導電性ペーストを塗布する工程と、前記第1の金属箔の前記第1の面に対向して熱可塑性かつ熱硬化性を有する絶縁板を配置し、かつ前記絶縁板の前記第1の金属箔が対向する面とは異なる面に対向して前記第2の金属箔の前記第1の面を配置する工程と、前記配置された第1の金属箔、絶縁板、および第2の金属箔の三者を積層加圧かつ加熱して一体化し両面配線板を形成する工程と、前記形成された両面配線板の少なくも前記第2の金属箔をパターニングする工程とを具備することを特徴とする。
【0016】
すなわち、誘電体ペーストは、金属箔の上に塗布される。よって、このペーストの熱処理などの処理(例えば乾燥、焼成、熱硬化など)は、絶縁板の耐熱温度とは無関係に行なうことができる。そして、このように例えば熱処理されたペースト(誘電体)を有する金属箔を絶縁板と積層処理するので、特性の優れた受動素子(この場合にはコンデンサ)を備えた配線板を得ることができる。
【0017】
また、この場合には、さらに、誘電体を導電性ペーストから形成される導電体と金属箔とで挟む構成にすることができ、いわゆる平行平板型のコンデンサが形成される。これにより、高容量のコンデンサを形成することができる。
【0018】
また、本発明に係る、別の、受動素子を備えた配線板の製造方法は、それぞれ第1の面および第2の面を有する第1および第2の金属箔の少なくとも前記第2の金属箔の前記第1の面に誘電体ペーストを塗布する工程と、前記塗布された誘電体ペースト上を含みかつこの誘電体ペーストが塗布された前記第1の面上にも及ぶように第1の導電性ペーストを塗布する工程と、前記塗布された第1の導電性ペースト上を含むように第2の誘電体ペーストを塗布する工程と、前記塗布された第2の誘電体ペースト上を含み、この第2の誘電体ペーストが塗布された前記第1の面上にも及び、かつ前記第1の導電体ペーストに接触しないように第2の導電体ペーストを塗布する工程と、前記第1の金属箔の前記第1の面に対向して熱可塑性かつ熱硬化性を有する絶縁板を配置し、かつ前記絶縁板の前記第1の金属箔が対向する面とは異なる面に対向して前記第2の金属箔の前記第1の面を配置する工程と、前記配置された第1の金属箔、絶縁板、および第2の金属箔の三者を積層加圧かつ加熱して一体化し両面配線板を形成する工程と、前記形成された両面配線板の少なくも前記第2の金属箔をパターニングする工程とを具備することを特徴とする。
【0019】
すなわち、誘電体ペーストおよび導電性ペーストは、金属箔の上に塗布される。よって、これらのペーストの熱処理などの処理(例えば乾燥、焼成、熱硬化など)は、絶縁板の耐熱温度とは無関係に行なうことができる。そして、このように例えば熱処理されたペースト(誘電体)を有する金属箔を絶縁板と積層処理するので、特性の優れた受動素子(この場合にはコンデンサ)を備えた配線板を得ることができる。
【0020】
また、この場合には、さらに、誘電体を導電性ペーストから形成される導電体と金属箔とで挟み、かつ第2の誘電体を導電体と第2の導電性ペーストから形成される導電体とで挟むと構成にすることができ、いわゆる平行平板型のコンデンサを多層化して形成することができる。これにより、より高容量のコンデンサを形成することができる。なお、このような多層化コンデンサは、さらに誘電体ペーストと導電性ペーストとにより誘電体と導電体とを多層化することによりさらに高容量にすることができる。
【0026】
また、本発明に係る、受動素子を備えた配線板は、第1の面と第2の面とを有する絶縁板と、前記絶縁板の前記第2の面に、前記絶縁板の厚み方向に沈み込み設けられた層状導電体と、前記層状導電体の上面の一部に接触して前記絶縁板の厚み方向に沈み込み設けられた層状誘電体と、前記絶縁板の前記第2の面上に設けられ、前記層状導電体および前記層状誘電体に個別の接続を有する配線層とを具備することを特徴とする。
【0028】
この配線板は、上記で述べた製造方法により製造され得る配線板である。
【0062】
【発明の実施の形態】
本発明に係る配線板は、実施態様として、前記層状導電体の下面の下に設けられた第2の層状誘電体と、前記第2の層状誘電体の下面の下を含んで設けられ、前記配線層に接続された第2の導電体とをさらに具備する、としてもよい。多層化された平行平板型のコンデンサを有するものである。
【0066】
以下では本発明の実施形態を図面を参照して説明する。まず、図1(a)、図1(b)は、本発明の一実施形態を説明する上での参考となる製造方法にて両面配線板を製造するプロセスを示す図である。
【0067】
まず、図1(a)上側に示すように、金属箔(例えば銅箔)1を用意する。この金属箔1上に、配線板として必要な受動素子(コンデンサ)の誘電体2とすべく誘電体ペーストを塗布する。塗布する方法は特に問わないが、例えばスクリーン印刷を用いると一面全体に必要な数だけ生産性高くかつ相当に高精度に行なうことができる。誘電体ペーストとしては、例えば、高誘電材料であるチタン酸バリウムの粉末を樹脂バインダ中に分散させた組成物を用いることができる。一例としては、アサヒ化学研究所製の誘電性ペーストCX−16を利用可能である。
【0068】
また、さらに、金属箔1上に、配線板として必要な受動素子(抵抗器)の抵抗体3とすべく抵抗ペーストを塗布する。抵抗ペーストの塗布方法についても上記と同様である。抵抗ペーストとしては、例えば、抵抗材料の粉末を樹脂バインダ中に分散させた組成物を用いることができる。一例としては、アサヒ化学研究所製の抵抗ペーストTU−15−8、TU−50−8、またはTU−100−8を利用可能である。
【0069】
誘電体ペースト、抵抗ペーストの塗布は、一般的には、それぞれ個別に行なって、それぞれ別に乾燥などの処理を行なう方がよい。乾燥後の方が、前の塗布状態に干渉せずその維持に適するからである。この乾燥などの処理は、後述する絶縁板(有機材料)の耐熱温度とは無関係に、それぞれ誘電体ペースト、抵抗ペースト自体の処理として適切な温度で行なうことができる。したがって、その種類の選択の幅は広く、より高精度な受動素子の形成に寄与する。
【0070】
さらに、抵抗体3として一層高精度とするためには、図14(a)、図14(b)に示すような方法(後処理)を用いてもよい。図14(a)、図14(b)は、金属箔に塗布形成された抵抗体(/誘電体/導電体)の縁部での形状の乱れおよびその改善を説明する図である。図14(a)は、断面図であり、図14(b)は、その上面図である。
【0071】
スクリーン印刷などの方法で塗布形成された抵抗体3は、一般的に、図14(a)に示すように、その端部での厚みなどの形状が内側部位とは多少異なって形成される(エッジ効果)。このような厚みの変化は、シート抵抗値(抵抗体としての特性値の一つであり、正方形状の向かい合う辺の間の抵抗値)に乱れを生じる原因になる。そこで、抵抗体3の端部30について、抵抗体3が金属箔1上に形成された段階で除去する。このような除去には、例えば、レーザ光を用いることができる。このような除去により厚みが均一になり、シート抵抗値から予測される抵抗値により近い抵抗体を形成できる。誘電体2の場合も同様に高精度化できる。
【0072】
以上のようにして、抵抗体3、誘電体2が表面に形成された塗布・形成済み金属箔4を形成できる。次に、図1(b)上側に示すように、絶縁板5とすべきプリプレグの両面に対向して、2つの塗布・形成済み金属箔4の抵抗体3、誘電体2側を、配線板として必要な所定位置に配置する。プリプレグは、例えば、エポキシ樹脂のような硬化性樹脂をガラス繊維のような補強材に含浸させたものである。また、硬化する前には半硬化状態にあり、熱可塑性および熱硬化性を有する。
【0073】
次に、図1(b)中央に示すように、塗布・形成済み金属箔4、絶縁板5、もうひとつの塗布・形成済み金属箔4の三者を積層加圧かつ加熱し、一体化して両面配線板6を得る。この両面配線板6においては、誘電体2、抵抗体3が絶縁板5の厚み方向に沈み込んで一体化される。これは、絶縁板5とすべきプリプレグの熱可塑性・熱硬化性のためである。
【0074】
次に、図1(b)下側に示すように、配線板として必要なパターン1aに両面の金属箔1をパターニングする。このパターニングにより、誘電体2、抵抗体3の両端電極が少なくとも形成された両面配線板7を得ることができる。パターニングには、例えば、フォトレジストの塗布・露光によるマスクの形成、このマスクによる金属箔1のエッチングなど、周知の方法を用いることができる。
【0075】
加えて、抵抗体3については、このパターニングにより形成された両端電極を抵抗値測定用端子として用いて、トリミングを行なってもよい。トリミングとは、例えばレーザ光を用いて抵抗体3の一部を焼き切り所定の抵抗値に合わせ込む工程である。
【0076】
なお、この後は図示しないが、パターン1a上を含めてハンダレジストやめっき層の形成、あるいはパターン1a上に表面実装部品の実装、半導体チップのフリップチップ実装などを、周知の方法によって行なうことができる。また、周知のように両面配線板7にスルーホールを穿設してその内表面に導電層を形成し、配線層同士の導通がある両面配線板7とすることもできる。また、上記のような金属箔1のエッチングによれば、渦巻き形状のインダクタを形成することもできるが、その場合の内側端子にはこのようなスルーホールを利用できる。
【0077】
以上説明の例では、選択幅の広い中から材料を選択して誘電体2、抵抗体3をあらかじめ金属箔1上に形成するので、同一層に特性の優れたコンデンサや抵抗器を混在して作り込むことができる。また、絶縁板5として有機材料を用いているのでセラミックスに比べて軽量化が可能である。
【0078】
なお、以上の説明では、コンデンサとなる誘電体2、抵抗器となる抵抗体3を、それぞれペースト状組成物の塗布により形成することを説明したが、これら以外に渦巻き状のインダクタを形成するためには、あらかじめ、ペースト状組成物として導電性ペーストを金属箔1上に渦巻き状に塗布するようにしてもよい。
【0079】
次に、図2(a)、図2(b)は、本発明の一実施形態を説明する上での参考となる別の製造方法にて両面配線板を製造するプロセスを示す図であり、図1(a)、図1(b)と同一の部位には同一の符号を付してある。同一の部位については説明を省略する。
【0080】
この例は、図2(a)下側に示すように、塗布・形成済み金属箔4を導電性バンプ8が形成された導電性バンプ形成済み金属箔4aに作り変えるプロセスが加わるところが、図1(a)、図1(b)に示すものとは異なる点である。
【0081】
導電性バンプ8は、塗布・形成済み金属箔4上の配線板として必要な場所に、例えばスクリーン印刷により形成することができる。そのためには、導電性ペーストとして、例えばペースト状樹脂の中に金属粒(銀、金、銅、半田など)を分散させ、加えて揮発性の溶剤を混合させたものを用意し、これをスクリーン印刷により金属箔4上に印刷し、全体としてほぼ円錐形に形成することができる。
【0082】
以上のようにして導電性バンプ形成済み金属箔4aが得られたら、次に、図2(b)上側に示すように、絶縁板5とすべきプリプレグの両面の一方の側には、塗布・形成済み金属箔4の抵抗体3、誘電体2側を、他方の側には、導電性バンプ形成済み金属箔4aの抵抗体3、誘電体2、導電性バンプ8側を、それぞれ対向、配置させる。
【0083】
次に、図2(b)中央に示すように、塗布・形成済み金属箔4、絶縁板5、導電性バンプ形成済み金属箔4aの三者を積層加圧かつ加熱し、一体化して両面配線板6aを得る。この両面配線板6aにおいては、誘電体2、抵抗体3が絶縁板5の厚み方向に沈み込んで一体化され、かつ導電性バンプ8が絶縁板5を貫通し対向する金属箔1への電気的接触がされた状態となる。これは、すでに述べたように絶縁板5が熱可塑性・熱硬化性を有することと、導電性バンプ8の形状がもともとほぼ円錐であるためである。
【0084】
この両面配線板6aでは、両配線層の電気的導通が導電性バンプ8によりなされており、両配線層の導通のため、スルーホール形成のようなさらなる工程を必要としない。したがって、スルーホール形成のためのスペースを必要とせずより高密度の配線板を得ることができる。また、一体化する工程で、誘電体2、抵抗体3にかかる圧力を導電性バンプ8が支えとなって緩和するので、積層一体化時に生じる誘電体2、抵抗体3の各特性値の変化を抑制できるという効果もある。
【0085】
以上に続き、図2(b)下側に示すように、配線板として必要なパターン1aに両面の金属箔1をパターニングする(図1(b)下側の場合とほぼ同様である)。このパターニングにより、誘電体2、抵抗体3の両端電極が少なくとも形成された両面配線板7aを得ることができる。加えて、抵抗体3については、このパターニングにより形成された両端電極を抵抗値測定用端子として用いて、トリミングを行なってもよい。これもすでに説明した通りである。
【0086】
また、この後は図示しないが、パターン1a上を含めてハンダレジストやめっき層の形成、あるいはパターン1a上に表面実装部品の実装、半導体チップのフリップチップ実装などを、周知の方法によって行なうことができる。また、上記のような金属箔1のエッチングによれば、渦巻き形状のインダクタを形成することもできるが、その場合の内側端子には上記で説明の導電性バンプ8を利用できる。
【0087】
以上説明の例では、図1(a)、図1(b)において説明した例と同様に、選択幅の広い中から材料を選択して誘電体2、抵抗体3をあらかじめ金属箔1上に形成するので、同一層に特性の優れたコンデンサや抵抗器を混在して作り込むことができる。また、絶縁板5として有機材料を用いているのでセラミックスに比べて軽量化が可能である。また、渦巻き状のインダクタを形成するためには、あらかじめ、導電性ペーストを金属箔1上に渦巻き状に塗布するようにしてもよい。
【0088】
図3は、図1(a)および図1(b)において説明した例により製造され得る両面配線板7、または図2(a)および図2(b)において説明した例により製造され得る両面配線板7aを斜視図として示したものである。図3に示すように、絶縁板5の両面(または片面でもよい。)には、抵抗体3による抵抗器、誘電体2によるコンデンサ、パターン1aによる渦巻き状のインダクタが、配線板7、7aにあらかじめ備わる形態として形成され得る。なお、配線パターン1aをランドとして利用して両面配線板7aの両面に表面実装部品や半導体装置などを実装してこのまま実装配線板とすることももちろんできる。
【0089】
図4(a)、図4(b)は、図1(a)および図1(b)、または図2(a)および図2(b)に示したプロセスにより製造された両面配線板7a(7)を4層配線板の素材とするために行なうプロセスを示す図である。図4(a)は断面図であり、図4(b)は斜視図である。図5(a)、図5(b)は、図1(a)および図1(b)、または図2(a)および図2(b)に示したプロセスにより製造された両面配線板7a(7)を用いて4層配線板を製造するときに要する金属箔およびそれに施すプロセスを示す図である。図5(a)は断面図であり、図5(b)は、斜視図である。また、これらの図ですでに説明した部位には同一符号を付してある。なお、n層配線板とは、配線層の数がnである配線板である。
【0090】
まず、図4(a)、図4(b)に示すように、両面配線板7a(7)をコア配線板とするため、その片面上の必要な位置(特定の4層配線板としてのレイアウトに従う位置)に導電性バンプ9を形成する。導電性バンプ9の形成は、すでに述べた導電性バンプ8の形成とほぼ同様に行なうことができる。これにより導電性バンプ9を有する配線板素材71が形成される。
【0091】
同時に、図5(a)、図5(b)に示すように、第3の配線層とするため金属箔1を用意し、その片面上の必要な位置(特定の4層配線板としてのレイアウトに従う位置)に導電性バンプ9を形成する。この導電性バンプ9の形成についても上記と同様である。これにより、導電性バンプ9を有する金属箔11が形成される。
【0092】
図6は、図4(a)、図4(b)に示したプロセスにより製造された配線板素材71と、図5(a)、図5(b)に示した金属箔11とを素材として用いて4層配線板を製造するプロセスを示す図である。図7は、図6に示すプロセスを斜視で示す図である。図6、図7において、すでに説明した部位には同一の符号を付してある。
【0093】
図6、図7各上側に示すように、まず、配線板素材71の導電性バンプ9が形成された面に対向するように、絶縁板51とすべきプリプレグを介して金属箔1を、また配線板素材71の導電性バンプ9が形成されていない面に対向するように、絶縁板51とすべきプリプレグを介して金属箔11の導電性バンプ9が形成された側を、それぞれ配置させる。ここで、絶縁板51とすべきプリプレグは、すでに述べた絶縁板5とすべきプリプレグと同様のものでよい。
【0094】
次に、図6、図7各中央に示すように、金属箔1、絶縁板51、配線板素材71、絶縁板51、金属箔11の五者を積層加圧かつ加熱し、一体化して4層配線板21を得る。この4層配線板21では、配線板素材71両面の配線パターン1aがそれぞれ絶縁板51の厚み方向に沈み込んで一体化され、かつ導電性バンプ9がそれぞれ絶縁板51を貫通し対向する金属箔1またはパターン1aへの電気的接触がされた状態となる。これは、絶縁板51が熱可塑性・熱硬化性を有することと、導電性バンプ9の形状がもともとほぼ円錐であるためである。
【0095】
この4層配線板21では、外側配線層と内側配線層との電気的導通が導電性バンプ9によりなされており、これらの配線層間の導通のため、スルーホール形成のようなさらなる工程を必要としない。したがって、スルーホール形成のためのスペースを必要とせずより高密度の4層配線板を得ることができる。また、スルーホールの形成が不要であることは、他の層のレイアウトに影響を及ぼさない点で、特に層数が多くなるほど意味が大きくなる。
【0096】
次に、図6、図7各下側に示すように、配線板として必要なパターン1bに4層配線板21の両面にある金属箔1をパターニングする。このパターニングにより、4層配線板22を得ることができる。パターニングには、すでに述べたように周知の方法を用いることができ、パターニングにより渦巻き形状のインダクタを形成してもよい。
【0097】
なお、この後は図示しないが、パターン1b上を含めてハンダレジストやめっき層の形成、あるいはパターン1b上に表面実装部品の実装、半導体チップのフリップチップ実装などを、周知の方法によって行なうことができる。
【0098】
以上説明の例では、図1(a)および図1(b)、図2(a)および図2(b)において説明した製造方法により得られた両面配線板7a(7)をコア配線板として4層配線板を製造することを説明した。したがって、すでに説明した両面配線板7a(7)としての特徴を維持して4層配線板を得ることができる。また、多層化に際して有機材料たる絶縁板51を用いているので、多層配線板としてもセラミックスに比べて軽量化可能である。
【0099】
また、以上では、両面配線板7a(7)を用いて4層配線板を製造することを説明したが、3層配線板とすることもほぼ同様に行なうことができる。すなわち、一つの方法としては、図6上側の図において、上から3つまでのもの(金属箔1、絶縁板51、配線板素材71の三者)を積層加圧かつ加熱し、一体化すれば3層配線板を得ることができる。また、もう一つの方法としては、図6上側の図において、下から3つまでのもの(ただし、この場合には配線板素材71の導電性バンプ9は不要なので、配線板素材7a(7)、絶縁板51、金属箔11の三者)を積層加圧かつ加熱し、一体化すれば3層配線板を得ることができる。
【0100】
このような3層配線板においても、すでに説明した両面配線板7a(7)としての特徴が維持されて3層化が実現される。
【0101】
また、以上の説明では、4層配線板の第3、第4の配線層、3層配線板の第3の配線層については受動素子が作り込まれない場合について説明したが、図6上側の図において、上側の金属箔1に代えて図1(a)または図2(a)に示した塗布・形成済み金属箔4(受動素子の形成面を下に向けて用いる)を用い、金属箔11に代えて図2(a)に示した導電性バンプ形成済み金属箔4aを用いるようにして、第3、第4の配線層に受動素子を作り込んでもよい。
【0102】
これらによれば、4層配線板22の第3、第4の配線層に、抵抗体3による抵抗器や誘電体2によるコンデンサがあらかじめ備わる形態として形成され得る。これらの第3、第4の配線層に備わる抵抗器、コンデンサも、あらかじめ積層前の金属箔1上に形成されるので、第1、第2の配線層に備わる抵抗器、コンデンサと同様の利点を有している。また、第3、第4の配線層に備わる抵抗器についてもパターン1bによりトリミングすることが可能である。また、あらかじめ金属箔1へ渦巻き状の導電性ペーストを塗布することにより、第3、第4の配線層に導電性ペーストによるインダクタを形成することもできる。
【0103】
さらに、以上説明の方法を繰り返し使用すれば、4層を超える配線層を有する配線板を得ることも容易にできる。例えば6層配線板であれば、図6上側の図において配線板素材71に代えて4層配線板22の片面に導電性バンプが形成されたものを利用すればよい。そしてこのような繰り返しによりさらに多層化された配線板が得られる。
【0104】
図8は、図6、図7に示した製造方法により製造された4層配線板の一例を示す斜視図である。この例の4層配線板22aでは、外側の配線層のパターン1bにより、半導体装置32や表面実装部品を実装するためのランドを形成し、また4層配線板22aの外縁近くにループアンテナ31を形成するようにした。
【0105】
これにより、例えば無線で情報のやり取りを行なうICカード(integrated circuit カード)に必要な、半導体装置32、ループアンテナ31、および受動素子(配線板として内蔵で備えられたものおよび表面実装部品)を一体化して、これを4層配線板で構成することができる。なお、このようなパターンによるループアンテナ31の形成は、すでに図1(b)または図2(b)で述べた両面配線板7(7a)上のパターン1aで行なうこともできる。
【0106】
図9は、本発明の一実施形態を説明する上での参考となるさらに別の製造方法にて製造された両面配線板の一部断面図である。すでに説明した構成要素には同一符号を付してある。
【0107】
この両面配線板7bは、抵抗体3の導線として、絶縁板5を貫通する導電性バンプ8を直接用いるところが図2(b)に示したものと異なる点である。このような構成に両面配線板を製造するには、図2(a)に示した金属箔4aを形成するときに、金属箔1の抵抗体3上に導電性バンプ8が形成されるようにその位置を設定すればよい。
【0108】
そして、図2(b)に示すように積層化し、そのあと両面の金属箔1をパターニングする。このパターニングにおいては、抵抗体3に接する側の金属箔1は、抵抗体3に対して全く接することがないようにパターニングできる。
【0109】
このような構成の抵抗器では、その導線が金属箔1に用いられる金属材料ではないので、その金属材料との相性を考慮することなく、抵抗体3とすべき抵抗ペーストを選択することができる。ここで、相性とは、例えば、金属箔1の金属材料(例えば銅)と抵抗体3とが接することによる、それらの界面での化学的、物理的変化の起こりやすさをいう。相性が悪いといずれかに早期に腐蝕が生じたりする。この例では、少なくとも金属箔1との相性を考慮する必要がないので抵抗ペーストの選択の幅をさらに広げることができる。よって、さらに高精度化に寄与できる。
【0110】
図10は、図9に示す両面配線板7bの一例としての下面図である。図9と対応する部位には同一符号を付してある。
【0111】
図10に示すように、抵抗体3と導電性バンプ8との接触は、一端について複数(この図に示す場合では3)であってもよい。これは、抵抗体3の形状は、必要な抵抗値に応じて縦横のサイズが変化するところ、導電性バンプ8のサイズは、これを例えば印刷により一時に形成するため、通常、固定されるからである。複数の導電性バンプ8を使用することにより、抵抗体3のサイズに応じた導線の引出しを行なうことができる。
【0112】
図11は、図9に示した一例に対する他の例を示す一部断面図である。すでに説明した構成要素には同一符号を付してある。
【0113】
この両面配線板7cは、抵抗体3に直接に、絶縁板5を貫通する導電性バンプ8aが形成されていることにおいて、図9に示したものと同様である。しかし、この図11に示す場合は、導電性バンプ8aを導線としてではなく、抵抗体3に対する導熱体として使用するようにしたものである。導電性バンプ8aは、抵抗体3の裏面側の配線パターン1cへの導熱的橋渡しの機能を有する。なお、導電性バンプ8aは、一つの抵抗体3に対して複数設けてもよい。
【0114】
このような導熱のための導電性バンプ8aを有する構成の抵抗器では、抵抗器であるがゆえ発生するジュール熱を、導電性バンプ8a、配線パターン1cをもヒートシンクとして用いて配線板の両面で効率的に放散することが可能である。したがって、抵抗器として電力定格を大きくすることができ、これにより配線板に適用される回路設計の自由度を向上する利点がある。
【0115】
図12(a)、図12(b)は、本発明の一実施形態に係る製造方法にて製造される両面配線板の一例を説明するための一部断面図である。ここで、図12(a)は、図12(b)の状態に至る途中段階を示す。また、すでに説明した構成要素には同一符号を付してある。
【0116】
この両面配線板7dは、誘電体2の両端電極として、パターン1aと導電体ペーストから形成された導電体35とを用いるところが、図1(b)、図2(b)に示したものと異なる点である。
【0117】
このような構成に両面配線板を製造するには、まず、図12(a)に示すように、金属箔1上に誘電体2を塗布・形成したあとに、導電体35とすべき導電性ペーストを誘電体2上を含みかつ金属箔1上にも及ぶように塗布する。この塗布には、誘電体2とすべき誘電体ペーストの塗布と同様の方法を利用できる。塗布された導電性ペーストには、所定の乾燥などの処理が行なわれる。そして、この金属箔1を、図1(b)または図2(b)各上側の塗布・形成済み金属箔4に代えて使用して積層する。さらに両面の金属箔1をパターニングすることにより、図12(b)に示すような両面配線板7dを得ることができる(図12(b)は、厳密には、導電性バンプ8が存在するので図2(b)に示す場合に適用したものである。しかし、導電性バンプ8の存在は必須ではない。)。
【0118】
このような誘電体2回りの構造では、パターン1aと導電体35とで誘電体2を挟持しいわゆる平行平板型になるのでより高容量のコンデンサを形成できる。しかも、すでに述べた受動素子や配線板としての改善効果をすべて維持している。
【0119】
図13(a)、図13(b)は、図12(a)および図12(b)に示す一例に対する他の例を説明するための一部断面図である。ここで、図13(a)は、図13(b)の状態に至る途中段階を示す。また、すでに説明した構成要素には同一符号を付してある。
【0120】
この両面配線板7eは、上記した平行平板型のコンデンサ構造をさらに積層的に形成したものである。このような積層によりさらに高容量のコンデンサを形成できる。
【0121】
具体的には、図13(a)に示すように、まず、金属箔1上に誘電体26を塗布・形成し、次に、導電体36とすべき導電性ペーストを、誘電体26上を含み金属箔1上にも及ぶように塗布する。この塗布後所定の乾燥などの処理を行なう。次に、誘電体27とすべき誘電体ペーストを、導電体36上を含み誘電体26に接するように塗布する。この塗布後所定の乾燥などの処理を行なう。次に、導電体38とすべき導電性ペーストを、誘電体27上を含み導電体36に接しないようにかつ金属箔1上に及ぶように塗布する。この塗布後所定の乾燥などの処理を行なう。
【0122】
さらに、誘電体28とすべき誘電体ペーストを、導電体38上を含み誘電体27に接するように塗布する。この塗布後所定の乾燥などの処理を行なう。次に、導電体37とすべき導電性ペーストを、誘電体28上を含み導電体38に接しないようにかつ導電体36に接するように塗布する。この塗布後所定の乾燥などの処理を行なう。各誘電体26、27、28とすべき誘電体ペーストの塗布、各導電体36、37、38とすべき導電性ペーストの塗布は、例えば図12(a)、図12(b)に示した実施形態における誘電体2、導電体35の場合と同様に行なうことができる。
【0123】
そして、この金属箔1を、図1(b)または図2(b)各上側の塗布・形成済み金属箔4に代えて使用して積層する。さらに両面の金属箔1をパターニングすることにより、図13(b)に示すような両面配線板7eを得ることができる(図13(b)は、厳密には、導電性バンプ8が存在するので図2(b)に示す場合に適用したものである。しかし、導電性バンプ8の存在は必須ではない。)。ここで、金属箔1のパターニングは、一つの電極として、誘電体26上の大部分を占めかつ導電体38にも接するようなパターンが存在するように、かつ、もう一つの電極として、導電体36、37との導通があるパターンが存在するように行なう。
【0124】
このような積層によるコンデンサは、さらに同様の積層を行なうことで一層高容量化が実現される。しかも、すでに述べた受動素子や配線板としての改善効果をすべて維持している。
【0125】
なお、以上説明の図9ないし図13(b)の例は、両面配線板の場合を説明しているが、図6、図7に示したような4層配線板(またはすでに説明した3層配線板)における外側の配線層についても以上説明の受動素子を形成できることは自明である。さらに4層を超える多層配線板の場合も同様である。
【0138】
【発明の効果】
以上詳述したように、本発明によれば、誘電体ペーストなどは、金属箔の上に塗布または形成される。よって、これらのペーストの熱処理などの処理(例えば乾燥、焼成、熱硬化など)は、絶縁板の耐熱温度とは無関係に行なうことができる。そして、このように例えば熱処理された誘電体を有する金属箔を絶縁板と積層処理するので、特性の優れた受動素子を備えた配線板を得ることができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態を説明する上での参考となる製造方法にて両面配線板を製造するプロセスを示す図。
【図2】 本発明の一実施形態を説明する上での参考となる別の製造方法にて両面配線板を製造するプロセスを示す図。
【図3】 図1または図2に示したプロセスにより製造された両面配線板の例を示す斜視図。
【図4】 図1または図2に示したプロセスにより製造された両面配線板を3層配線板または4層配線板の素材とするために行なうプロセスを示す図。
【図5】 図1または図2に示したプロセスにより製造された両面配線板を用いて3層配線板または4層配線板を製造するときに要する金属箔およびそれに施すプロセスを示す図。
【図6】 図4に示したプロセスにより製造された配線板素材と、図5に示した金属箔とを用いて4層配線板を製造するプロセスを示す図。
【図7】 図6に示すプロセスを斜視で示す図。
【図8】 図6(図7)に示す製造方法によって形成される4層配線板であって、配線の外層にループアンテナを有するものを示す斜視図。
【図9】 本発明の一実施形態を説明する上での参考となるさらに別の製造方法にて製造された両面配線板の一部断面図。
【図10】 図9に示す両面配線板の下面図。
【図11】 図9に示した一例に対する他の例を示す一部断面図。
【図12】 本発明の一実施形態に係る製造方法にて製造される両面配線板の一例を説明するための一部断面図。
【図13】 図12に示す一例に対する他の例を説明するための一部断面図。
【図14】 金属箔に塗布形成された誘電体/抵抗体/導電体の縁部での形状の乱れおよびその改善を説明する図。
【符号の説明】
1…金属箔 1a、1b、1c…パターン 2…誘電体 3…抵抗体 4…塗布・形成済み金属箔 4a…導電性バンプ形成済み金属箔 5…絶縁板 6…両面配線板 6a…両面配線板 7…両面配線板 7a…両面配線板 7b、7c、7d、7e…両面配線板 8…導電性バンプ 8a…導電性バンプ 9…導電性バンプ 11…導電性バンプを有する金属箔 21…4層配線板 22…4層配線板 22a…4層配線板 26、27、28…誘電体 30…抵抗体の端部 31…ループアンテナ 32…半導体装置 35…導電体 36、37、38…導電体 51…絶縁板 71…配線板素材[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a wiring board provided with passive elements and a wiring board provided with passive elements, and more particularly to a method for manufacturing a wiring board provided with passive elements and a passive element suitable for improving the characteristics of the passive elements. It is related with the wiring board provided with.
[0002]
[Prior art]
As portable electronic devices become smaller, lighter, and thinner, chip components such as L (inductors, coils), C (capacitors, capacitors), and R (resistors) have been reduced. In addition, techniques for embedding passive components such as C and L in one wiring board to form composite components have been developed. Such integration with a wiring board is actively performed especially with a multilayer ceramic substrate or the like, and is used in, for example, an RF (radio frequency) module of a cellular phone.
[0003]
For multilayer ceramic substrates, for example, a necessary number of green sheets (ceramic material sheets before firing) on which coil patterns and capacitor electrode patterns are formed by printing thick film conductor paste are prepared, and these are arranged in a predetermined order. It is created by laminating, thermocompression bonding and firing at the same time.
[0004]
Furthermore, a plurality of sheets having different dielectric constants are prepared, and the sheets are selected in accordance with the characteristics of the passive component to be manufactured. This is because the ceramic material of the layer constituting the inductor has a low dielectric constant green sheet that can ensure a high self-resonance frequency and a high Q value, and the capacitor that constitutes the capacitor has a high dielectric constant green sheet. Each is a choice. By such a combination, it is possible to build a LC composite component with higher functionality.
[0005]
[Problems to be solved by the invention]
All of these techniques are examples in which ceramics are used as a wiring board material. However, in anticipation of the case where the operating frequency of the RF circuit used in the cellular phone will reach 10 to 20 GHz in the future, an organic resin having a lower relative dielectric constant can be used as a substrate material. It is considered important in terms of product costs. At present, if an organic resin having a dielectric constant lower than that of ceramics is used as the substrate material (interlayer insulating layer), when a passive element such as a capacitor is formed in the same manner as a multilayer ceramic substrate, the area as an element is reduced. There is a possibility that it becomes large or a desired characteristic cannot be obtained.
[0006]
In addition, there are the following reported examples of what is called a hybrid laminated substrate. That is, first, a substrate material in which a dielectric material or a magnetic material is mixed into an organic polymer material is prepared according to the characteristics of the passive element to be formed. This substrate material is etched to form patterned capacitor layers and coil layers, which are laminated in a predetermined order to form a hybrid laminated substrate.
[0007]
However, in this method, the multilayered substrate may be warped due to a difference in characteristics such as a thermal expansion coefficient between the substrate materials. In addition, since only one type of passive element specialized for each layer can be formed, the degree of freedom of passive element arrangement design is low, and the number of layers tends to increase as a whole, which is not suitable for miniaturization.
[0008]
As another multilayer organic resin substrate, there is a substrate in which R, C, and L are formed by sequentially printing a resistance paste, a dielectric paste, and a conductive paste. However, since the paste that can be used in this case is limited to a type that can complete the heat treatment at a lower temperature due to the heat resistant temperature of the organic resin used as the insulating layer, the desired characteristics as a passive element may not be obtained. Conceivable.
[0009]
The present invention has been made in consideration of the above situation. That is, an object of the present invention is to provide a method for manufacturing a wiring board provided with passive elements having improved characteristics, and a wiring board provided with such passive elements.
[0015]
[Means for Solving the Problems]
In order to solve the above problems, the present invention relates toIn the method of manufacturing a wiring board including a passive element, a dielectric is provided on at least the first surface of the second metal foil of the first and second metal foils having a first surface and a second surface, respectively. A step of applying a paste, a step of applying a conductive paste so as to cover the first surface to which the dielectric paste is applied, including the applied dielectric paste, and the first An insulating plate having thermoplasticity and thermosetting properties is disposed opposite to the first surface of the metal foil, and the surface of the insulating plate is opposed to a surface different from the surface facing the first metal foil. The step of arranging the first surface of the second metal foil and the three members of the arranged first metal foil, insulating plate, and second metal foil are laminated and pressurized and heated to be integrated. A step of forming a wiring board and at least the second gold of the formed double-sided wiring board; Characterized by comprising a step of patterning the foil.
[0016]
That is, the dielectric paste is applied on the metal foil. Therefore, treatments such as heat treatment of the paste (for example, drying, firing, thermosetting, etc.) can be performed regardless of the heat-resistant temperature of the insulating plate. In this way, for example, a metal foil having a heat-treated paste (dielectric) is laminated with an insulating plate, so that a wiring board having a passive element (in this case, a capacitor) having excellent characteristics can be obtained. .
[0017]
In this case, the dielectric can be further sandwiched between the conductor formed from the conductive paste and the metal foil, so that a so-called parallel plate type capacitor is formed. Thereby, a high-capacitance capacitor can be formed.
[0018]
Further, according to the present inventionAnotherIn the method of manufacturing a wiring board having passive elements, at least the first surface of the second metal foil of the first and second metal foils having the first surface and the second surface is dielectric. A step of applying a body paste; a step of applying a first conductive paste so as to cover the applied dielectric paste and to extend onto the first surface to which the dielectric paste is applied; The applied firstofA step of applying a second dielectric paste so as to include the conductive paste; and the first surface including the second dielectric paste applied to the first surface. A step of applying a second conductor paste so as not to come into contact with the first conductor paste, and a thermoplastic and heat-sensitive material facing the first surface of the first metal foil. Disposing a curable insulating plate, and disposing the first surface of the second metal foil opposite to a surface different from the surface of the insulating plate opposite to the first metal foil; A step of forming a double-sided wiring board by laminating, pressing and heating the arranged first metal foil, insulating plate, and second metal foil to form a double-sided wiring board; and And patterning the second metal foil at least. That.
[0019]
That is, the dielectric paste and the conductive paste are applied on the metal foil. Therefore, treatments such as heat treatment (for example, drying, firing, thermosetting, etc.) of these pastes can be performed regardless of the heat-resistant temperature of the insulating plate. In this way, for example, a metal foil having a heat-treated paste (dielectric) is laminated with an insulating plate, so that a wiring board having a passive element (in this case, a capacitor) having excellent characteristics can be obtained. .
[0020]
In this case, the dielectric is further sandwiched between the conductor formed from the conductive paste and the metal foil, and the second dielectric is formed from the conductor and the second conductive paste. And so-called parallel plate type capacitors can be formed in multiple layers. Thereby, a capacitor having a higher capacity can be formed. Such a multilayer capacitor can be further increased in capacity by multilayering a dielectric and a conductor with a dielectric paste and a conductive paste.
[0026]
Further, according to the present invention, ReceivedA wiring board provided with a moving element includes an insulating plate having a first surface and a second surface, and a layered conductive film provided by sinking in the thickness direction of the insulating plate on the second surface of the insulating plate. A layered dielectric provided in contact with a part of the upper surface of the layered conductor and sinking in the thickness direction of the insulating plate; and the layered conductive provided on the second surface of the insulating plate. Body andLayereddielectricTo the bodyAnd a wiring layer having individual connections.
[0028]
thisThe wiring board described aboveMadeA wiring board that can be manufactured by a manufacturing method.
[0062]
DETAILED DESCRIPTION OF THE INVENTION
BookThe wiring board according to the invention includes, as an embodiment, a second layered dielectric provided under the lower surface of the layered conductor and a lower surface of the second layered dielectric, and the wiring And a second conductor connected to the layer., And may be. It has a multilayered parallel plate type capacitor.
[0066]
Embodiments of the present invention will be described below with reference to the drawings.First,1 (a) and 1 (b) show an embodiment of the present invention.To help explainIt is a figure which shows the process which manufactures a double-sided wiring board with a manufacturing method.
[0067]
First, as shown in FIG. 1A, a metal foil (for example, copper foil) 1 is prepared. A dielectric paste is applied on the
[0068]
Further, a resistance paste is applied on the
[0069]
In general, it is preferable to apply the dielectric paste and the resistance paste separately, and separately perform a treatment such as drying. This is because the dried state is more suitable for the maintenance without interfering with the previous application state. This treatment such as drying can be performed at an appropriate temperature as a treatment for the dielectric paste and the resistance paste itself, irrespective of the heat-resistant temperature of an insulating plate (organic material) described later. Therefore, the selection of the kind is wide and contributes to formation of a more accurate passive element.
[0070]
Furthermore, in order to make the
[0071]
As shown in FIG. 14A, the
[0072]
As described above, the coated and formed
[0073]
Next, as shown in the center of FIG. 1 (b), the coated / formed
[0074]
Next, as shown on the lower side of FIG. 1B, the metal foils 1 on both sides are patterned into a
[0075]
In addition, the
[0076]
Although not shown in the drawings, a solder resist or a plating layer including the
[0077]
As described aboveExampleThen, since the dielectric 2 and the
[0078]
In the above description, it has been described that the dielectric 2 serving as a capacitor and the
[0079]
nextThe figure2 (a) and FIG. 2 (b) show the present invention.oneEmbodimentAnother useful reference in explainingIt is a figure which shows the process which manufactures a double-sided wiring board with a manufacturing method, and the same code | symbol is attached | subjected to the site | part same as FIG. 1 (a) and FIG.1 (b). The description of the same part is omitted.
[0080]
thisExampleAs shown in the lower side of FIG. 2 (a), a process of changing the coated / formed
[0081]
The
[0082]
When the conductive bump-formed
[0083]
Next, as shown in the center of FIG. 2 (b), the coated / formed
[0084]
In this double-
[0085]
Following the above, as shown in the lower side of FIG. 2B, the metal foils 1 on both sides are patterned on the
[0086]
Although not shown in the drawings, a solder resist or a plating layer including the
[0087]
As described aboveExampleThen, it demonstrated in FIG. 1 (a), FIG.1 (b).ExampleIn the same manner as above, since the dielectric 2 and the
[0088]
3 has been described with reference to FIGS. 1 (a) and 1 (b).ExampleThe double-
[0089]
4 (a) and 4 (b) show a double-
[0090]
First, as shown in FIGS. 4A and 4B, since the double-
[0091]
At the same time, as shown in FIGS. 5A and 5B, the
[0092]
FIG. 6 shows the
[0093]
6 and 7, first, the
[0094]
Next, as shown in each center of FIG. 6 and FIG. 7, the
[0095]
In the four-
[0096]
Next, as shown in each lower side of FIGS. 6 and 7, the metal foils 1 on both surfaces of the four-
[0097]
Although not shown in the drawings, a solder resist or a plating layer including the
[0098]
AboveExampleThen, a four-layer wiring board using the double-
[0099]
In the above description, it has been described that the four-layer wiring board is manufactured using the double-
[0100]
Also in such a three-layer wiring board, the characteristics as the double-
[0101]
In the above description, the case where passive elements are not formed for the third and fourth wiring layers of the four-layer wiring board and the third wiring layer of the three-layer wiring board has been described. In the figure, instead of the
[0102]
According to these, the third and fourth wiring layers of the four-
[0103]
Furthermore, if the method described above is used repeatedly, it is possible to easily obtain a wiring board having wiring layers exceeding four layers. For example, in the case of a six-layer wiring board, a board in which conductive bumps are formed on one side of the four-
[0104]
FIG. 8 is a perspective view showing an example of a four-layer wiring board manufactured by the manufacturing method shown in FIGS. In the four-
[0105]
Thereby, for example, the
[0106]
FIG. 9 illustrates the present invention.oneEmbodimentYet another reference to explainDouble-sided wiring board manufactured by manufacturing methodOneFIG. Components already described are given the same reference numerals.
[0107]
This double-
[0108]
And it laminates | stacks as shown in FIG.2 (b), and the
[0109]
In the resistor having such a configuration, since the conducting wire is not a metal material used for the
[0110]
FIG. 10 is a bottom view as an example of the double-
[0111]
As shown in FIG. 10, the contact between the
[0112]
11 is a partial cross-sectional view showing another example of the example shown in FIG. Components already described are given the same reference numerals.
[0113]
This double-
[0114]
In such a resistor having conductive bumps 8a for conducting heat, Joule heat generated due to the resistor is generated on both sides of the wiring board using the conductive bumps 8a and the
[0115]
12 (a) and 12 (b) show the present invention.oneIt is a partial cross section figure for demonstrating an example of the double-sided wiring board manufactured with the manufacturing method which concerns on embodiment. Here, FIG. 12A shows an intermediate stage to reach the state of FIG. Moreover, the same code | symbol is attached | subjected to the component already demonstrated.
[0116]
The double-
[0117]
In order to manufacture a double-sided wiring board having such a configuration, first, as shown in FIG. 12A, after applying and forming the dielectric 2 on the
[0118]
In such a structure around the
[0119]
FIGS. 13A and 13B are partial cross-sectional views for explaining another example with respect to the example shown in FIGS. 12A and 12B. Here, FIG. 13A shows an intermediate stage to the state of FIG. Moreover, the same code | symbol is attached | subjected to the component already demonstrated.
[0120]
This double-
[0121]
Specifically, as shown in FIG. 13A, first, a dielectric 26 is applied and formed on the
[0122]
Further, a dielectric paste to be the dielectric 28 is applied so as to include the
[0123]
Then, this
[0124]
Such a laminated capacitor can be further increased in capacity by further carrying out similar lamination. Moreover, all the improvement effects as the passive elements and wiring boards already described are maintained.
[0125]
Note that the examples of FIGS. 9 to 13B described above describe the case of a double-sided wiring board, but a four-layer wiring board as shown in FIGS. 6 and 7 (or the three-layer already described). It is obvious that the passive elements described above can be formed also on the outer wiring layer in the wiring board). The same applies to a multilayer wiring board having more than four layers.
[0138]
【The invention's effect】
As detailed above, according to the present invention,, InvitationElectrical paceToIs applied or formed on the metal foil. So these pacesToProcessing such as heat treatment (for example, drying, baking, thermosetting, etc.) can be performed regardless of the heat-resistant temperature of the insulating plate. And, for example, this is heat treatedDielectricSince the metal foil is laminated with the insulating plate, a wiring board provided with a passive element having excellent characteristics can be obtained.
[Brief description of the drawings]
FIG. 1 shows an embodiment of the present invention.To help explainThe figure which shows the process which manufactures a double-sided wiring board with a manufacturing method.
FIG. 2 of the present inventiononeEmbodimentAnother useful reference in explainingThe figure which shows the process which manufactures a double-sided wiring board with a manufacturing method.
3 is a perspective view showing an example of a double-sided wiring board manufactured by the process shown in FIG. 1 or FIG. 2. FIG.
4 is a diagram showing a process performed for using a double-sided wiring board manufactured by the process shown in FIG. 1 or FIG. 2 as a material for a three-layer wiring board or a four-layer wiring board; FIG.
FIG. 5 is a diagram showing a metal foil and a process applied thereto when manufacturing a three-layer wiring board or a four-layer wiring board using the double-sided wiring board manufactured by the process shown in FIG. 1 or FIG.
6 is a diagram showing a process for manufacturing a four-layer wiring board using the wiring board material manufactured by the process shown in FIG. 4 and the metal foil shown in FIG. 5;
7 is a perspective view showing the process shown in FIG. 6. FIG.
8 is a perspective view showing a four-layer wiring board formed by the manufacturing method shown in FIG. 6 (FIG. 7) and having a loop antenna on the outer layer of the wiring.
FIG. 9 shows the present invention.oneEmbodimentYet another reference to explainDouble-sided wiring board manufactured by manufacturing methodOneFIG.
10 is a bottom view of the double-sided wiring board shown in FIG. 9. FIG.
FIG. 11 is a partial cross-sectional view showing another example of the example shown in FIG. 9;
FIG. 12 shows the present invention.oneThe partial cross section figure for demonstrating an example of the double-sided wiring board manufactured with the manufacturing method which concerns on embodiment.
13 is a partial cross-sectional view for explaining another example with respect to the example shown in FIG. 12;
FIG. 14 is a diagram for explaining the disorder of the shape at the edge of the dielectric / resistor / conductor formed on the metal foil and the improvement thereof.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
前記塗布された誘電体ペースト上を含みかつこの誘電体ペーストが塗布された前記第1の面上にも及ぶように導電性ペーストを塗布する工程と、
前記第1の金属箔の前記第1の面に対向して熱可塑性かつ熱硬化性を有する絶縁板を配置し、かつ前記絶縁板の前記第1の金属箔が対向する面とは異なる面に対向して前記第2の金属箔の前記第1の面を配置する工程と、
前記配置された第1の金属箔、絶縁板、および第2の金属箔の三者を積層加圧かつ加熱して一体化し両面配線板を形成する工程と、
前記形成された両面配線板の少なくも前記第2の金属箔をパターニングする工程と
を具備することを特徴とする、受動素子を備えた配線板の製造方法。Applying a dielectric paste to at least the first surface of the second metal foil of first and second metal foils each having a first surface and a second surface;
Applying a conductive paste so as to include on the applied dielectric paste and also on the first surface to which the dielectric paste is applied;
An insulating plate having thermoplasticity and thermosetting property is arranged opposite to the first surface of the first metal foil, and the surface of the insulating plate is different from the surface facing the first metal foil. Disposing the first surface of the second metal foil oppositely,
A step of forming a double-sided wiring board by laminating and pressing and laminating the first metal foil, the insulating plate, and the second metal foil, which are arranged, to form a double-sided wiring board;
And a step of patterning at least the second metal foil of the formed double-sided wiring board. A method of manufacturing a wiring board provided with passive elements.
前記塗布された誘電体ペースト上を含みかつこの誘電体ペーストが塗布された前記第1の面上にも及ぶように第1の導電性ペーストを塗布する工程と、
前記塗布された第1の導電性ペースト上を含むように第2の誘電体ペーストを塗布する工程と、
前記塗布された第2の誘電体ペースト上を含み、この第2の誘電体ペーストが塗布された前記第1の面上にも及び、かつ前記第1の導電体ペーストに接触しないように第2の導電体ペーストを塗布する工程と、
前記第1の金属箔の前記第1の面に対向して熱可塑性かつ熱硬化性を有する絶縁板を配置し、かつ前記絶縁板の前記第1の金属箔が対向する面とは異なる面に対向して前記第2の金属箔の前記第1の面を配置する工程と、
前記配置された第1の金属箔、絶縁板、および第2の金属箔の三者を積層加圧かつ加熱して一体化し両面配線板を形成する工程と、
前記形成された両面配線板の少なくも前記第2の金属箔をパターニングする工程と
を具備することを特徴とする、受動素子を備えた配線板の製造方法。Applying a dielectric paste to at least the first surface of the second metal foil of first and second metal foils each having a first surface and a second surface;
Applying a first conductive paste so as to include on the applied dielectric paste and also on the first surface to which the dielectric paste is applied;
A step of applying the second dielectric paste so as to include the first conductive upper paste which is the coating,
The second dielectric paste is applied to the first dielectric paste so as not to come into contact with the first conductive paste. The second dielectric paste extends over the first surface to which the second dielectric paste is applied. Applying a conductive paste of
An insulating plate having thermoplasticity and thermosetting property is arranged opposite to the first surface of the first metal foil, and the surface of the insulating plate is different from the surface facing the first metal foil. Disposing the first surface of the second metal foil oppositely,
A step of forming a double-sided wiring board by laminating and pressing and laminating the first metal foil, the insulating plate, and the second metal foil, which are arranged, to form a double-sided wiring board;
And a step of patterning at least the second metal foil of the formed double-sided wiring board. A method of manufacturing a wiring board provided with passive elements.
前記絶縁板の前記第2の面に、前記絶縁板の厚み方向に沈み込み設けられた層状導電体と、
前記層状導電体の上面の一部に接触して前記絶縁板の厚み方向に沈み込み設けられた層状誘電体と、
前記絶縁板の前記第2の面上に設けられ、前記層状導電体および前記層状誘電体に個別の接続を有する配線層と
を具備することを特徴とする、受動素子を備えた配線板。An insulating plate having a first surface and a second surface;
A layered conductor provided by sinking in the thickness direction of the insulating plate on the second surface of the insulating plate;
A layered dielectric provided in contact with a part of the upper surface of the layered conductor and sinking in the thickness direction of the insulating plate;
Wherein provided on the second surface of the insulating plate, characterized by comprising a wiring layer having a separate connection to the layered conductor and the layered dielectric, the wiring board having a passive element.
前記第2の層状誘電体の下面の下を含んで設けられ、前記配線層に接続された第2の導電体と
をさらに具備することを特徴とする請求項3記載の、受動素子を備えた配線板。A second layered dielectric provided below the bottom surface of the layered conductor;
The passive element according to claim 3 , further comprising: a second conductor provided under the lower surface of the second layered dielectric and connected to the wiring layer. Wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002160763A JP3946578B2 (en) | 2001-06-05 | 2002-05-31 | Manufacturing method of wiring board provided with passive element, wiring board provided with passive element |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-170020 | 2001-06-05 | ||
JP2001170019 | 2001-06-05 | ||
JP2001-170019 | 2001-06-05 | ||
JP2001170020 | 2001-06-05 | ||
JP2002160763A JP3946578B2 (en) | 2001-06-05 | 2002-05-31 | Manufacturing method of wiring board provided with passive element, wiring board provided with passive element |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007059832A Division JP4515477B2 (en) | 2001-06-05 | 2007-03-09 | Method for manufacturing wiring board with passive element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003092460A JP2003092460A (en) | 2003-03-28 |
JP3946578B2 true JP3946578B2 (en) | 2007-07-18 |
Family
ID=27346881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002160763A Expired - Fee Related JP3946578B2 (en) | 2001-06-05 | 2002-05-31 | Manufacturing method of wiring board provided with passive element, wiring board provided with passive element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3946578B2 (en) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2315510A3 (en) | 2001-06-05 | 2012-05-02 | Dai Nippon Printing Co., Ltd. | Wiring board provided with passive element |
US20040099999A1 (en) | 2002-10-11 | 2004-05-27 | Borland William J. | Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards |
US6897761B2 (en) | 2002-12-04 | 2005-05-24 | Cts Corporation | Ball grid array resistor network |
JP2005045191A (en) * | 2003-07-04 | 2005-02-17 | North:Kk | Manufacturing method for wiring circuit board and for multi-layer wiring board |
JP4200285B2 (en) | 2003-04-02 | 2008-12-24 | パナソニック株式会社 | Circuit board manufacturing method |
JP2005026445A (en) * | 2003-07-02 | 2005-01-27 | North:Kk | Multilayer wiring board and its manufacturing method |
US7178229B2 (en) * | 2003-11-20 | 2007-02-20 | E. I. Du Pont De Nemours And Company | Method of making interlayer panels |
US7100277B2 (en) | 2004-07-01 | 2006-09-05 | E. I. Du Pont De Nemours And Company | Methods of forming printed circuit boards having embedded thick film capacitors |
US7342804B2 (en) | 2004-08-09 | 2008-03-11 | Cts Corporation | Ball grid array resistor capacitor network |
JP2006237446A (en) * | 2005-02-28 | 2006-09-07 | Toppan Printing Co Ltd | Multilayer wiring board and its manufacturing method |
JP4982961B2 (en) * | 2005-04-11 | 2012-07-25 | 凸版印刷株式会社 | Manufacturing method of wiring board with built-in components |
WO2007040064A1 (en) * | 2005-09-30 | 2007-04-12 | Matsushita Electric Industrial Co., Ltd. | Sheet-like composite electronic component and method for manufacturing same |
KR101002500B1 (en) * | 2007-02-06 | 2010-12-17 | 이비덴 가부시키가이샤 | Printed wiring board and method for manufacturing the same |
WO2010147120A1 (en) * | 2009-06-15 | 2010-12-23 | Hosaka Takashi | Inductor element with core and method for producing the same |
JP5651936B2 (en) * | 2009-08-25 | 2015-01-14 | 大日本印刷株式会社 | Capacitor element-equipped wiring board and method for manufacturing capacitor element-equipped wiring board |
JP5585035B2 (en) * | 2009-09-28 | 2014-09-10 | 株式会社村田製作所 | Circuit board manufacturing method |
TWI557855B (en) * | 2011-12-30 | 2016-11-11 | 旭德科技股份有限公司 | Package carrier and manufacturing method thereof |
KR101966353B1 (en) * | 2018-02-20 | 2019-04-05 | 에스케이씨 주식회사 | Antenna device and preparation method thereof |
-
2002
- 2002-05-31 JP JP2002160763A patent/JP3946578B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003092460A (en) | 2003-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6872893B2 (en) | Wiring board provided with passive element and cone shaped bumps | |
JP3946578B2 (en) | Manufacturing method of wiring board provided with passive element, wiring board provided with passive element | |
US7676921B2 (en) | Method of manufacturing printed circuit board including embedded capacitors | |
US7548432B2 (en) | Embedded capacitor structure | |
JP3956851B2 (en) | Passive element embedded substrate and manufacturing method thereof | |
JP5188954B2 (en) | Integrated thin film capacitors with optimized temperature characteristics | |
JP2008159973A (en) | Electronic component module and circuit board with built-in components incorporating the module | |
JP4683770B2 (en) | Wiring board with built-in electric element and manufacturing method thereof | |
JP4207517B2 (en) | Embedded substrate | |
KR100713731B1 (en) | Printed wiring boards having low inductance embedded capacitors and methods of making same | |
JP2003188538A (en) | Multilayer board and multilayer module | |
WO2017150611A1 (en) | Module component, method for producing module component, and multilayer substrate | |
JP5830864B2 (en) | Capacitor built-in wiring board and method for manufacturing capacitor built-in wiring board | |
JP4515477B2 (en) | Method for manufacturing wiring board with passive element | |
JP2000340955A (en) | Passive component-incorporated composite multilayered wiring board and manufacture thereof | |
JP4269657B2 (en) | Dielectric multilayer sheet, capacitor sheet with built-in substrate, and substrate with built-in element | |
JP2001298274A (en) | Electronic circuit arrangement | |
KR20060114562A (en) | Embedded capacitor for low temperature co-fired ceramic substrate and method of manufacturing the same | |
KR20060013950A (en) | Method for manufacturing multilayer substrate using dissimilar dielectric material | |
JP4397152B2 (en) | Manufacturing method of multilayer wiring board | |
KR100673537B1 (en) | A low temperature cofired ceramic on metal and method of producing the same | |
JP2009027044A (en) | Multi-layer capacitor and wiring board with built-in capacitor | |
JP4529614B2 (en) | Method for manufacturing printed wiring board | |
JP4802575B2 (en) | Electric circuit board | |
JP2005026445A (en) | Multilayer wiring board and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050520 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060215 Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |