JP3800029B2

JP3800029B2 - Electro-optical device and electronic apparatus

Info

Publication number: JP3800029B2
Application number: JP2001134279A
Authority: JP
Inventors: 義光林
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-05-01
Filing date: 2001-05-01
Publication date: 2006-07-19
Anticipated expiration: 2021-05-01
Also published as: JP2002328616A

Description

【０００１】
【発明の属する技術分野】
本発明は、一対の基板がシール材によって貼り合わされた構造の電気光学装置、およびそれを用いた電子機器に関するものである。さらに詳しくは、当該電気光学装置における基板間のシール技術に関するものである。
【０００２】
【従来の技術】
液晶装置などの電気光学装置は、各種機器の直視型あるいは投射型の表示装置として用いられている。このような電気光学装置のうち、例えば、液晶装置では、図１８に示すように、対向配置されたＴＦＴアレイ基板１０と対向基板２０とがシール材５２で貼り合わされているとともに、基板間でシール材５２で区画された領域内に電気光学物質としての液晶５０が保持されている。また、図１８に示す例では、シール材５２の形成領域の外側には、ＴＦＴアレイ基板１０と対向基板２０とを電気的に導通させる基板間導通材１０６が点状に塗布されている。
【０００３】
また、反射型あるいは半透過・半反射型のアクティブマトリクス型の液晶装置では、ＴＦＴアレイ基板１０の表面のうち、シール材５２で区画された領域内に、対向基板２０の側から入射してきた外光を対向基板２０の方に向けて反射するための光反射膜８ａが画素電極９ａの下層側に形成されており、対向基板２０側から入射した光をＴＦＴアレイ基板１０側で反射し、対向基板１０側から出射された光によって画像を表示することができる。
【０００４】
このような反射型あるいは半透過・半反射型の液晶装置において、光反射膜８ａで反射された光の方向性が強いと、画像をみる角度で明るさが異なるなどの視野角依存性が顕著に出てくる。そこで、従来は、液晶装置を製造する際、図１９（Ａ）に示すように、第２層間絶縁膜５（表面保護膜）の表面に、アクリル樹脂などといった第１の感光性樹脂１３を厚めに塗布した後、図１８および図１９（Ｂ）に示すように、第１の感光性樹脂１３をフォトリソグラフィ技術を用いてパターニングすることによって、光反射膜８ａの下層側のうち、光反射膜８ａと平面的に重なる領域に、凹凸形成用樹脂層１３ａを凹凸形成用突起として所定のパターンで選択的に残すことにより、その上層側に形成される光反射膜８ａの表面に凹凸パターン８ｇを形成している。また、図１９（Ｃ）に示すように、凹凸形成用樹脂層１３ａの上層側に、同じくアクリル樹脂などの第２の感光性樹脂層７を塗布した後、図１８および図１９（Ｄ）に示すように、それをパターニングしたものを平坦化膜７ａとして形成し、凹凸形成用樹脂層１３ａのエッジなどが凹凸パターン８ｇに出ないようにしている。
【０００５】
ここで、凹凸形成用樹脂層１３ａに用いられた第１の感光性樹脂１３、および平坦化膜７に用いられた第２の感光性樹脂７は、従来、図１８に示すように、シール材５２の形成領域と平面的に重なる領域にも残されている。このため、シール材５２の形成領域と平面的に重なる領域では、ＴＦＴアレイ基板１０と対向基板２０との間に第１の感光性樹脂１３、第２の感光性樹脂７、およびシール材５２が介在する構造になっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の液晶装置のように、シール材５２の形成領域と平面的に重なる領域で、ＴＦＴアレイ基板１０と対向基板２０との間に第１の感光性樹脂１３、第２の感光性樹脂７、およびシール材５２が介在する構造では、第１の感光性樹脂１３と第２の感光性樹脂７との界面が、水分の透過を防ぐという観点からすると密着性が低いため、矢印Ｗで示すように、それらの界面を介して、液晶５０が封入されている領域内に外部から水分が侵入して、液晶５０を劣化させるという問題点がある。
【０００７】
以上の問題点に鑑みて、本発明の課題は、シール材が形成されている部分から内部に水分が侵入することを防止することのできる電気光学装置、およびそれを備えた電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明では、対向配置された第１の基板と第２の基板がシール材で貼り合わされているとともに、基板間で前記シール材で区画された領域内に電気光学物質が保持され、前記第１の基板において前記第２の基板と対向する面側には、少なくとも第１の樹脂層および第２の樹脂層がこの順に積層されてなる電気光学装置において、前記シール材の形成領域と平面的に重なる領域には、前記第１の樹脂層および前記第２の樹脂層のうちの少なくとも一方が形成されていない領域が当該シール材の形成領域に沿って設けられていることを特徴とする。
【０００９】
言い換えれば、本発明では、対向配置された第１の基板と第２の基板がシール材で貼り合わされているとともに、基板間で前記シール材で区画された領域内に電気光学物質が保持され、前記第１の基板において前記第２の基板と対向する面側には、少なくとも第１の樹脂層および第２の樹脂層がこの順に積層されてなる電気光学装置において、前記シール材の形成領域と平面的に重なる領域では、前記第１の基板と前記第２の基板とが前記第１の樹脂層および第２の樹脂層の少なくとも一方を介さずに前記シール材によって接着された領域が当該シール材の形成領域に沿って設けられていることを特徴とする。
【００１０】
本発明では、前記シール材の形成領域と平面的に重なる領域には、前記第１の樹脂層および前記第２の樹脂層のうちの少なくとも一方が形成されていない領域が当該シール材の形成領域に沿って設けられているため、前記第１の基板と前記第２の基板とが前記第１の樹脂層および第２の樹脂層の少なくとも一方を介さずに前記シール材によって接着された領域が、当該シール材の形成領域に沿って設けられている。このため、第１の樹脂層と第２の樹脂層との界面が、水分の透過を防ぐという観点からみて密着性が低くても、このような界面がシール材の形成領域において内外を繋げていないので、外部から水分が侵入することがない。
【００１１】
本発明において、前記第１の樹脂層、および前記第２の樹脂層は、例えば、以下の目的で形成される。すなわち、反射型あるいは半透過・半反射型の電気光学装置では、第２の基板側から入射してきた外光を第２の基板の方に向けて反射するための光反射膜を第１の基板側に形成するとともに、この光反射膜に光散乱性を付与することを目的に、前記光反射膜の下層側には、当該光反射膜と平面的に重なる領域に前記第１の樹脂層を凹凸形成用突起として所定のパターンで形成するとともに、前記第１の樹脂層が形成されている領域全体を覆うように前記第２の樹脂層を平坦化膜として形成することが多い。このように構成すると、光反射膜の表面には、第１の樹脂層（凹凸形成用突起）の有無に起因する段差、凹凸によって、光反射膜の表面に凹凸パターンが形成され、かつ、この凹凸パターンでは、凹凸形成用突起のエッジが第２の樹脂層（平坦化膜）で適度に消されているので、視野角依存性を緩和することができる。
【００１２】
本発明において、前記第１の樹脂および前記第２の樹脂層は、いずれも前記シール材の形成領域と平面的に重なる領域を避けて形成されている構成を採用できる。このように構成すると、前記第１の樹脂および前記第２の樹脂層の膜厚がばらついても、基板間の距離がばらつくことがない。
【００１３】
また、前記第１の樹脂層および前記第２の樹脂層のうちのいずれか一方が、前記シール材の形成領域と平面的に重なる領域を避けて形成されていることが好ましい。第１の樹脂層および第２の樹脂層はいずれも平坦化機能を有しているので、シール材の形成領域と平面的に重なる領域に、前記第１の樹脂層および前記第２の樹脂層の一方のみを残しておけば、この樹脂層によって平坦化された領域で第１の基板と第２の基板をシール材によって接着することができる。また、シール材の形成領域と平面的に重なる領域に、第１の樹脂層および第２の樹脂層の一方のみが残っている構成であれば、第１の樹脂層と第２の樹脂層との密着性が低くても、それらの界面を介して、外部から水分が侵入することがない。
【００１４】
本発明において、前記シール材の形成領域と平面的に重なる領域では、その幅方向の一部で前記第１の樹脂層および前記第２の樹脂層の双方が形成されていない領域が前記シール材の形成領域に沿って設けられている構成であってもよい。また、前記シール材の形成領域と平面的に重なる領域では、その幅方向の一部で前記第１の樹脂層および前記第２の樹脂層の一方が形成されていない領域が前記シール材の形成領域に沿って設けられている構成であってもよい。
【００１５】
本発明において、前記電気光学物質は、例えば、液晶である。
【００１６】
本発明を適用した電気光学装置は、携帯電話機、モバイルコンピュータなどといった電子機器の表示装置として用いることができる。
【００１７】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。
【００１８】
［実施の形態１］
（電気光学装置の基本的な構成）
図１は、本発明を適用した電気光学装置を各構成要素とともに対向基板の側から見た平面図であり、図２は、図１のＨ−Ｈ′断面図である。図３は、電気光学装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。なお、本形態の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００１９】
図１および図２において、本形態の電気光学装置１００は、ＴＦＴアレイ基板１０（第１の基板）と対向基板２０（第２の基板）とがシール材５２によって貼り合わされ、このシール材５２によって区画された領域（液晶封入領域）内には、電気光学物質としての液晶５０が挟持されている。シール材５２の形成領域の内側領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路１０１、および実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路１０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４の間をつなぐための複数の配線１０５が設けられており、更に、周辺見切り５３の下などを利用して、プリチャージ回路や検査回路が設けられることもある。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材１０６が形成されている。
【００２０】
なお、データ線駆動回路１０１および走査線駆動回路１０４をＴＦＴアレイ基板１０の上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープオートメイテッド、ボンディング）基板をＴＦＴアレイ基板１０の周辺部に形成された端子群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。なお、電気光学装置１００では、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置されるが、ここでは図示を省略してある。
【００２１】
また、電気光学装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の各画素電極（後述する。）に対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成する。
【００２２】
このような構造を有する電気光学装置１００の画面表示領域においては、図３に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素電極９ａ、およびこの画素電極９ａを駆動するための画素スイッチング用のＴＦＴ３０が形成されており、画素信号Ｓ１、Ｓ２・・・Ｓｎを供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍをこの順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、図２に示す対向基板２０の対向電極２１との間で一定期間保持される。
【００２３】
ここで、液晶５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が低下し、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶５０の部分を通過する光量が増大していく。その結果、全体として電気光学装置１００からは画素信号Ｓ１、Ｓ２、・・・Ｓｎに応じたコントラストを持つ光が出射される。
【００２４】
なお、保持された画素信号Ｓ１、Ｓ２、・・・Ｓｎがリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量６０を付加することがある。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い電気光学装置１００が実現できる。なお、蓄積容量６０を形成する方法としては、図３に例示するように、蓄積容量６０を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。
【００２５】
（ＴＦＴアレイ基板の構成）
図４は、本形態の電気光学装置に用いたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図５は、電気光学装置の画素の一部を図４のＡ−Ａ′線に相当する位置で切断したときの断面図である。図６は、本形態の電気光学装置のコーナー部において、シール材によってＴＦＴアレイ基板と対向基板とが貼り合わされている領域付近の断面図である。
【００２６】
図４において、ＴＦＴアレイ基板１０上には、複数の透明なＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）膜からなる画素電極９ａがマトリクス状に形成されており、これら各画素電極９ａに対して画素スイッチング用のＴＦＴ３０がそれぞれ接続している。また、画素電極９ａの縦横の境界に沿って、データ線６ａ、走査線３ａ、および容量線３ｂが形成され、ＴＦＴ３０は、データ線６ａおよび走査線３ａに対して接続している。すなわち、データ線６ａは、コンタクトホールを介してＴＦＴ３０の高濃度ソース領域１ｄに電気的に接続し、画素電極９ａは、コンタクトホールを介してＴＦＴ３の高濃度ドレイン領域１ｅに電気的に接続している。また、ＴＦＴ３０のチャネル領域１ａ′に対向するように走査線３ａが延びている。なお、蓄積容量６０は、画素スイッチング用のＴＦＴ３０を形成するための半導体膜１の延設部分１ｆを導電化したものを下電極とし、この下電極４１に容量線３ｂが上電極として重なった構造になっている。
【００２７】
このように構成した画素領域のＡ−Ａ′線における断面は、図５に示すように、ＴＦＴアレイ基板１０の基体たる透明な基板１０′の表面に、厚さが３００ｎｍ〜５００ｎｍのシリコン酸化膜（絶縁膜）からなる下地保護膜１１ａが形成され、この下地保護膜１１ａの表面には、厚さが５０ｎｍ〜１００ｎｍの島状の半導体膜１ａが形成されている。半導体膜１ａの表面には、厚さが約５０〜１５０ｎｍのシリコン酸化膜からなるゲート絶縁膜２ａが形成され、このゲート絶縁膜２ａの表面に、厚さが３００ｎｍ〜８００ｎｍの走査線３ａがゲート電極として通っている。半導体膜１ａのうち、走査線３ａに対してゲート絶縁膜２ａを介して対峙する領域がチャネル領域１ａ′になっている。このチャネル領域１ａ′に対して一方側には、低濃度ソース領域１ｂおよび高濃度ソース領域１ｄを備えるソース領域が形成され、他方側には低濃度ドレイン領域１ｃおよび高濃度ドレイン領域１ｅを備えるドレイン領域が形成されている。
【００２８】
画素スイッチング用のＴＦＴ３０の表面側には、厚さが３００ｎｍ〜８００ｎｍのシリコン酸化膜からなる第１層間絶縁膜４ａ、および厚さが１００ｎｍ〜３００ｎｍのシリコン窒化膜からなる第２層間絶縁膜５ａ（表面保護膜）が形成されている。第１層間絶縁膜４ａの表面には、厚さが３００ｎｍ〜８００ｎｍのデータ線６ａが形成され、このデータ線６ａは、第１層間絶縁膜４ａに形成されたコンタクトホールを介して高濃度ソース領域１ｄに電気的に接続している。第１層間絶縁膜４ａの表面にはデータ線６ａと同時形成されたドレイン電極６ｂが形成され、このドレイン電極６ｂは、第１層間絶縁膜４ａに形成されたコンタクトホールを介して高濃度ドレイン領域１ｅに電気的に接続している。
【００２９】
第２層間絶縁膜５ａの上層には、アクリル樹脂などの感光性樹脂からなる平坦化膜７ａが形成され、この平坦化膜７ａの表面には、アルミニウム膜などからなる光反射膜８ａが形成されている。
【００３０】
光反射膜８ａの上層にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、光反射膜８ａの表面に直接、積層され、画素電極９ａと光反射膜８ａとは電気的に接続されている。また、画素電極９ａは、平坦化膜７ａおよび第２層間絶縁膜５ａに形成されたコンタクトホールを介してドレイン電極６ｂに電気的に接続している。
【００３１】
画素電極９ａの表面側にはポリイミド膜からなる配向膜１２が形成されている。この配向膜１２は、ポリイミド膜に対してラビング処理が施された膜である。
【００３２】
なお、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同時形成された絶縁膜（誘電体膜）を介して容量線３ｂが上電極として対向することにより、蓄積容量６０が構成されている。
【００３３】
なお、ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ、および低濃度ドレイン領域１ｃに相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ３０は、ゲート電極（走査線３ａの一部）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度のソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。
【００３４】
また、本形態では、ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）、あるいはトリプルゲート以上でＴＦＴ３０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００３５】
（凹凸パターンおよびシール領域の構成）
図５および図６に示すように、ＴＦＴアレイ基板１０の各画素１００ａには、光反射膜８ａの表面のうち、ＴＦＴ３０の形成領域から外れた領域（光反射膜形成領域／図４を参照）には、凸部８ｂおよび凹部８ｃを備えた凹凸パターン８ｇが形成されている。
【００３６】
このような凹凸パターン８ｇを構成するにあたって、本形態のＴＦＴアレイ基板１０では、光反射膜８ａの下層側のうち、光反射膜８ａと平面的に重なる領域には、アクリル樹脂などの感光性樹脂からなる凹凸形成用樹脂層１３ａが第１の樹脂層（凹凸形成用突起）として第２層間絶縁膜５ａの表面に厚めに形成され、この凹凸形成用樹脂層１３ａの上層には、同じくアクリル樹脂などの感光性樹脂からなる平坦化膜７ａが第２の樹脂層として厚めに積層されている。このため、光反射膜８ａの表面には、凹凸形成用樹脂層１３ａの有無に起因する凹凸によって凹凸パターン８ｇが形成され、この凹凸パターン８ｇでは、平坦化膜７ａによって、凹凸形成用樹脂層１３ａのエッジなどが出ないようになっている。
【００３７】
また、本形態では、ＴＦＴアレイ基板１０の表面に、凹凸形成用樹脂層１３ａおよび平坦化膜７ａが形成されているが、シール領域において、シール材５２が形成されている領域には、凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３、および平坦化膜７ａを構成する第２の感光性樹脂７のいずれもが残っていない。
【００３８】
このため、本形態では、シール材５２の形成領域と平面的に重なる領域には、凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３、および平坦化膜７ａを構成する第２の感光性樹脂７のいずれもが形成されていない領域が、シール材５２の形成領域に沿って設けられている状態にあり、ＴＦＴアレイ基板１０と対向基板２０とが凹凸形成用樹脂層１３ａおよび平坦化膜７ａのいずれをも介さずにシール材５２によって接着された領域が、シール材５２の形成領域に沿って設けられている構造になっている。
【００３９】
なお、シール材５２の形成領域の外側では、ＴＦＴアレイ基板２０においてデータ線６ａと同層の導電膜が基板間導通用電極６ｃとして第２層間絶縁膜５のコンタクトホールから露出している。このため、基板間導通用電極６ｃの露出部分に基板間導電材１０６を塗布してＴＦＴアレイ基板１０と対向基板２０とを貼り合せれば、ＴＦＴアレイ基板１０から対向基板２０の対向電極２１に対して所定の電位を供給することができる。
【００４０】
（対向基板の構成）
図５および図６において、対向基板２０では、ＴＦＴアレイ基板１０に形成されている画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。また、対向電極２１の上層側には、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２は、ポリイミド膜に対してラビング処理が施された膜である。
【００４１】
（本形態の電気光学装置の作用、効果］
このように構成した電気光学装置１００は、反射型の液晶装置であり、画素電極９ａの下層側にアルミニウム膜などからなる光反射膜８ａが形成されている。このため、対向基板２０側から入射した光をＴＦＴアレイ基板１０側で反射し、対向基板２０側から出射することができるため、この間に液晶５０によって各画素１００ａ毎で光変調を行えば、外光を利用して所望の画像を表示することができる（反射モード）。
【００４２】
また、電気光学装置１００において、例えば、図４で２点鎖線で示す領域８′を避けるように光反射膜８ａを形成すれば、半透過・半反射型の液晶装置を構成することができる。この場合、ＴＦＴアレイ基板１０の側にバックライト装置（図示せず）を配置し、このバックライト装置から出射された光をＴＦＴアレイ基板１０の側から入射させれば、この光を、各画素１００ａにおいて画素電極９ａが形成されている領域のうち、光反射膜８ａが形成されていない領域を介して対向基板２０側に透過することができる。このため、液晶５０によって各画素１００ａ毎で光変調を行えば、バックライト装置から出射された光を利用して所望の画像を表示することができる（透過モード）。
【００４３】
また、本形態では、光反射膜８ａの下層側のうち、光反射膜８ａと平面的に重なる領域には、凹凸形成用樹脂層１３ａを所定のパターンで選択的に形成し、この凹凸形成用樹脂層１３ａの有無に起因する段差、凹凸を利用して、光反射膜８ａの表面に凹凸パターン８ｇを形成している。しかも、凹凸パターン８ｇでは、平坦化膜７ａによって、凹凸形成用樹脂層１３ａのエッジなどが出ないようになっている。従って、反射モードで画像を表示する際、対向基板２０側から入射した光を光反射膜８ａで反射される際、光が散乱するので、画像に視野角依存性が発生しにくい。
【００４４】
また、本形態では、ＴＦＴアレイ基板１０の表面に、凹凸形成用樹脂層１３ａおよび平坦化膜７ａが形成されているが、シール材５２が形成されている領域には、凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３、および平坦化膜７ａを構成する第２の感光性樹脂７のいずれもが残っていない。このため、凹凸形成用樹脂層１３ａと平坦化膜７ａとの界面（凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３と平坦化膜７ａを構成する第２の感光性樹脂７との界面）が、水分の透過を防ぐという観点からみて密着性が低くても、このような界面がシール材５２の形成領域に存在しないので、外部から液晶５０が封入されている領域に水分が侵入することがない。それ故、液晶５０が外部から侵入した水分で劣化することがないので、品位の高い画像を長期間にわたって表示することができる。
【００４５】
また、本形態では、シール材５２が形成されている領域には、凹凸形成用樹脂層１３ａおよび平坦化膜７ａのいずれもが残っていないため、凹凸形成用樹脂層１３ａおよび平坦化膜７ａに膜厚ばらつきがあっても、ＴＦＴアレイ基板１０と対向基板２０との基板間距離は、このような膜厚ばらつきの影響を受けない。それ故、ＴＦＴアレイ基板１０と対向基板２０との基板間距離が面内方向でばらつくことがないので、このようなばらつきに起因する干渉色が画像に発生することを防止することができる。
【００４６】
［ＴＦＴの製造方法］
このような構成のＴＦＴアレイ基板１０を製造する方法を、図７ないし図１１を参照して説明する。図７、図８、図９、図１０および図１１は、本形態のＴＦＴアレイ基板１１の製造方法を示す工程断面図であり、いずれの図においても、ＴＦＴ形成領域、このＴＦＴ形成領域から外れた領域の光反射膜形成領域、およびシール材が形成されているシール領域付近の断面を示してある。
【００４７】
まず、図７（Ａ）に示すように、超音波洗浄等により清浄化したガラス製等の基板１０′を準備した後、基板温度が１５０℃〜４５０℃の温度条件下で、基板１０′の全面に、シリコン酸化膜からなる下地保護膜１１をプラズマＣＶＤ法により３００ｎｍ〜５００ｎｍの厚さに形成する。このときの原料ガスとしては、たとえばモノシランと笑気ガスとの混合ガスやＴＥＯＳと酸素、あるいはジシランとアンモニアを用いることができる。
【００４８】
次に、基板温度が１５０℃〜４５０℃の温度条件下で、基板１０′の全面に、非晶質シリコン膜からなる半導体膜１をプラズマＣＶＤ法により５０ｎｍ〜１００ｎｍの厚さに形成する。このときの原料ガスとしては、たとえばジシランやモノシランを用いることができる。次に、半導体膜１に対してレーザ光を照射してレーザアニールを施す。その結果、アモルファスの半導体膜１は、一度溶融し、冷却固化過程を経て結晶化する。この際には、各領域へのレーザ光の照射時間が非常に短時間であり、かつ、照射領域も基板全体に対して局所的であるため、基板全体が同時に高温に熱せられることがない。それ故、基板１０′としてガラス基板などを用いても熱による変形や割れ等が生じない。
【００４９】
次に、半導体膜１の表面にフォトリソグラフィ技術を用いてレジストマスク５５１を形成し、このレジストマスク５５１を介して半導体膜１をエッチングすることにより、図７（Ｂ）に示すように、島状の半導体膜１ａ（能動層）を形成する。
【００５０】
次に、３５０℃以下の温度条件下で、基板１０′の全面に、ＣＶＤ法などにより半導体膜１ａの表面に、シリコン酸化膜などからなるゲート絶縁膜２を５０ｎｍ〜１５０ｎｍの厚さに形成する。このときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。ここで形成するゲート絶縁膜２は、シリコン酸化膜に代えてシリコン窒化膜であってもよい。
【００５１】
次に、図示を省略するが、所定のレジストマスクを介して半導体膜１ａの延設部分１ｆに不純物イオンを打ち込んで、容量線３ｂとの間に蓄積容量６０を構成するための下電極を形成する。
【００５２】
次に、図７（Ｃ）に示すように、スパッタ法などにより、基板１０′の全面に、走査線３ａなどを形成するためのアルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜３を３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスク５５２を形成する。
【００５３】
次に、レジストマスク５５２を介して導電膜３をドライエッチングし、図７（Ｄ）に示すように、走査線３ａ（ゲート電極）、容量線３ｂなどを形成する。
【００５４】
次に、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部（図示せず）の側には、走査線３ａやゲート電極をマスクとして、約０．１×１０¹³／ｃｍ² 〜約１０×１０¹³／ｃｍ² のドーズ量で低濃度の不純物イオン（リンイオン）を打ち込んで、走査線３ａに対して自己整合的に低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃを形成する。ここで、走査線３ａの真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜１ａのままのチャネル領域１ａ′となる。
【００５５】
次に、図８（Ａ）に示すように、画素ＴＦＴ部では、走査線３ａ（ゲート電極）より幅の広いレジストマスク５５３を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０¹⁵／ｃｍ² 〜約１０×１０¹⁵／ｃｍ² のドーズ量で打ち込み、高濃度ソース領域１ｂおよびドレイン領域１ｄを形成する。
【００５６】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極より幅の広いレジストマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、走査線３ａをマスクにして高濃度の不純物を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもよいことは勿論である。
【００５７】
なお、図示を省略するが、このような工程によって、周辺駆動回路部のＮチャネルＴＦＴ部を形成するが、この際には、ＰチャネルＴＦＴ部をマスクで覆っておく。また、周辺駆動回路のＰチャネルＴＦＴ部を形成する際には、画素部およびＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０¹⁵／ｃｍ² 〜約１０×１０¹⁵／ｃｍ² のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。この際、ＮチャネルＴＦＴ部の形成時と同様、ゲート電極をマスクとして、約０．１×１０¹³／ｃｍ² 〜約１０×１０¹³／ｃｍ² のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極より幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約０．１×１０¹⁵／ｃｍ² 〜約１０×１０¹⁵／ｃｍ² のドーズ量で打ち込んで、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵が可能となる。
【００５８】
次に、図８（Ｂ）に示すように、走査線３ａの表面側にＣＶＤ法などにより、シリコン酸化膜などからなる第１層間絶縁膜４を３００ｎｍ〜８００ｎｍの厚さに形成する。このときの原料ガスは、たとえばＴＥＯＳと酸素ガスとの混合ガスを用いることができる。
【００５９】
次に、フォトリソグラフィ技術を用いてレジストマスク５５４を形成する。
【００６０】
次に、レジストマスク５５４を介して第１層間絶縁膜４にドライエッチングを行い、図８（Ｃ）に示すように、第１層間絶縁膜４においてソース領域およびドレイン領域に対応する部分などにコンタクトホールをそれぞれ形成する。
【００６１】
次に、図８（Ｄ）に示すように、第１層間絶縁膜４の表面側に、データ線６ａ（ソース電極）などを構成するためのアルミニウム膜、タンタル膜、モリブデン膜、またはこれらの金属のいずれかを主成分とする合金膜からなる導電膜６をスパッタ法などで３００ｎｍ〜８００ｎｍの厚さに形成した後、フォトリソグラフィ技術を用いてレジストマスク５５５を形成する。
【００６２】
次に、レジストマスク５５５を介して導電膜６にドライエッチングを行い、図９（Ａ）に示すように、データ線６ａ、ドレイン電極６ｂ、および基板間導通用電極６ｃを形成する。
【００６３】
次に、図９（Ｂ）に示すように、データ線６ａ、ドレイン電極６ｂ、および基板間導通用電極６ｃの表面側にＣＶＤ法などにより、シリコン窒化膜などからなる第２層間絶縁膜５を１００ｎｍ〜３００ｎｍの膜厚に形成した後、フォトリソグラフィ技術を用いて、第２層間絶縁膜５にコンタクトホールなどを形成するためのレジストマスク５５６を形成する。
【００６４】
次に、レジストマスク５５６を介して第２層間絶縁膜５にドライエッチングを行い、図９（Ｃ）に示すように、第２層間絶縁膜５のうち、ドレイン電極１４および基板間導通用電極６ｃに対応する部分にコンタクトホールを形成する。
【００６５】
次に、図１０（Ａ）に示すように、第２層間絶縁膜５の表面に、アクリル樹脂などといった第１の感光性樹脂１３を厚めに塗布した後、図１０（Ｂ）に示すように、第１の感光性樹脂１３をフォトリソグラフィ技術を用いてパターニングすることによって、光反射膜８ａの下層側のうち、光反射膜８ａと平面的に重なる領域に（図５を参照）、凹凸形成用樹脂層１３ａを凹凸形成用突起として所定のパターンで選択的に残す。この際、シール材５２の形成領域や基板間導通用電極６ｃの形成領域などといったシール領域（図６を参照）には、第１の感光性樹脂１３を残さない。
【００６６】
次に、図１０（Ｃ）に示すように、凹凸形成用樹脂層１３ａの上層側に、同じくアクリル樹脂などの第２の感光性樹脂層７を塗布した後、第２の感光性樹脂１３をフォトリソグラフィ技術を用いてパターニングすることによって、凹凸形成用樹脂層１３ａが形成されている領域全体を覆うように平坦化膜７ａを残す。この際、シール材５２の形成領域や基板間導通用電極６ｃの形成領域などといったシール領域（図６を参照）には、第２の感光性樹脂７を残さない。ここで、平坦化膜７ａは、流動性を有する材料を塗布したものから形成されるため、平坦化膜７ａの表面には、凹凸形成用樹脂層１３ａの有無に起因する段差、凹凸を適度に打ち消して、エッジのない、なだらかな形状の凹凸パターンが形成される。
【００６７】
次に、図１１（Ａ）に示すように、スパッタ法などによって、平坦化膜７ａの表面にアルミニウム膜などといった反射性を備えた金属膜８を形成した後、フォトリソグラフィ技術を用いてレジストマスク５５７を形成する。
【００６８】
次に、レジストマスク５５７を介して金属膜８にエッチングを行い、図１１（Ｂ）に示すように、所定領域に光反射膜８ａを残す。このようにして形成した光反射膜８ａの表面には、凹凸形成用樹脂層１３ａと、それらの非形成領域とによって形成された段差や凹凸によって５００ｎｍ以上、さらには８００ｎｍ以上の凹凸パターン８ｇが形成され、かつ、この凹凸パターン８ｇは、平坦化膜７ａによって、エッジのない、なだらかな形状になっている。
【００６９】
次に、図１１（Ｃ）に示すように、光反射膜８ａの表面側に、厚さが４０ｎｍ〜２００ｎｍのＩＴＯ膜９をスパッタ法などで形成した後、フォトリソグラフィ技術を用いてレジストマスク５５８を形成する。
【００７０】
次に、レジストマスク５５８を介してＩＴＯ膜９にエッチングを行って、図１１（Ｄ）に示すように、ドレイン電極６ｂに電気的に接続する画素電極９ａを形成する。
【００７１】
しかる後には、図５に示すように、画素電極９ａの表面側のうち、所定領域にポリイミド膜（配向膜１２）を形成する。それには、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、ポリイミド膜を形成した基板をレーヨン系繊維からなるパフ布で一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００７２】
しかる後には、図１および図６に示すように、ＴＦＴアレイ基板１０にシール材３０および基板間導通材１０６を塗布した後、ＴＦＴアレイ基板１０と対向基板２０とを貼り合せる。
【００７３】
［実施の形態２］
図１２は、本発明の実施の形態２に係る電気光学装置のコーナー部において、シール材によってＴＦＴアレイ基板と対向基板とが貼り合わされている領域付近の断面図である。なお、本実施の形態、および以下に説明するいずれの実施の形態も、基本的な構成が実施の形態１と同様であるため、共通する部分に同一の符号を付して図示するとともに、それらの説明を省略する。
【００７４】
実施の形態１では、シール材５２が形成されている領域には、凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３、および平坦化膜７ａを構成する第２の感光性樹脂７のいずれもが残っていない構成であったが、本形態では、図１２に示すように、シール材５２の形成領域と平面的に重なる領域には、凹凸形成用樹脂層１３ａおよび平坦化膜７ａのうち、凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３のみが残っている。
【００７５】
このような構成によれば、シール材５２の形成領域と平面的に重なる領域には、平坦化膜７ａを構成する第２の感光性樹脂７の形成されていない領域がシール材５２の形成領域に沿って設けられている状態にある。すなわち、ＴＦＴアレイ基板１０と対向基板２０とが第２の感光性樹脂７を介さずにシール材５２によって接着されている領域が、シール材５２の形成領域に沿って設けられている。従って、ＴＦＴアレイ基板１０の表面には、凹凸形成用樹脂層１３ａおよび平坦化膜７ａが形成されているが、シール材５２が形成されている領域には、平坦化膜７ａを構成する第２の感光性樹脂７が残っていないため、凹凸形成用樹脂層１３ａと平坦化膜７ａとの界面（第１の感光性樹脂１３と第２の感光性樹脂７との界面）が、水分の透過を防ぐという観点からみて密着性が低くても、このような界面がシール材５２の形成領域に存在しないため、外部から液晶５０が封入されている領域に水分が侵入することがない。それ故、液晶５０が外部から侵入した水分で劣化することがないので、品位の高い画像を長期間にわたって表示することができる。
【００７６】
また、本形態では、シール材５２が形成されている領域には、平坦化膜７ａを構成する第２の感光性樹脂７が残っていないため、平坦化膜７ａ（第２の感光性樹脂７）に膜厚ばらつきがあっても、ＴＦＴアレイ基板１０と対向基板２０との基板間距離は、このような膜厚ばらつきの影響を受けない。それ故、ＴＦＴアレイ基板１０と対向基板２０との基板間距離が面内方向でばらつきことがないので、このようなばらつきに起因する干渉色が画像に発生することを防止することができる。
【００７７】
さらに、本形態では、シール材５２が形成されている領域には、凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３が残っており、この第１の感光性樹脂１３は、この領域を平坦化することが可能である。このため、シール材５２を形成する領域に各種配線を通したときなど、下地に凹凸があってもこのような凹凸は、第１の感光性樹脂１３によって吸収される。それ故、平坦な部分にシール材５２を塗布して、ＴＦＴアレイ基板１０と対向基板２０とを貼り合せることができる。
【００７８】
［実施の形態３］
図１３は、本発明の実施の形態３に係る電気光学装置のコーナー部において、シール材によってＴＦＴアレイ基板と対向基板とが貼り合わされている領域付近の断面図である。
【００７９】
図１３に示すように、本形態では、シール材５２の形成領域と平面的に重なる領域に、凹凸形成用樹脂層１３ａおよび平坦化膜７ａのうち、平坦化膜７ａを構成する第２の感光性樹脂７のみが残っている。
【００８０】
このような構成によれば、シール材５２の形成領域と平面的に重なる領域には、凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３の形成されていない領域がシール材５２の形成領域に沿って設けられている状態にある。すなわち、ＴＦＴアレイ基板１０と対向基板２０とが第１の感光性樹脂１３を介さずにシール材５２によって接着されている領域が、シール材５２の形成領域に沿って設けられている。従って、本形態でも、凹凸形成用樹脂層１３ａと平坦化膜７ａとの界面（第１の感光性樹脂１３と第２の感光性樹脂７との界面）が、水分の透過を防ぐという観点からみて密着性が低くても、このような界面がシール材５２の形成領域に存在しないため、外部から液晶５０が封入されている領域に水分が侵入することがない。それ故、液晶５０が外部から侵入した水分で劣化することがないので、品位の高い画像を長期間にわたって表示することができる。
【００８１】
また、本形態では、シール材５２が形成されている領域には、凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３が残っていないため、凹凸形成用樹脂層１３ａ（第１の感光性樹脂１３）に膜厚ばらつきがあっても、ＴＦＴアレイ基板１０と対向基板２０との基板間距離は、このような膜厚ばらつきの影響を受けない。それ故、ＴＦＴアレイ基板１０と対向基板２０との基板間距離が面内方向でばらつきことがないので、このようなばらつきに起因する干渉色が画像に発生することを防止することができる。
【００８２】
さらに、本形態では、シール材５２が形成されている領域には、平坦化膜７ａを構成する第２の感光性樹脂７が残っており、この第２の感光性樹脂７は、この領域を平坦化することが可能である。このため、シール材５２を形成する領域に各種配線を通したときなど、下地に凹凸があってもこのような凹凸は、第２の感光性樹脂７によって吸収される。それ故、平坦な部分にシール材５２を塗布して、ＴＦＴアレイ基板１０と対向基板２０とを貼り合せることができる。
【００８３】
［実施の形態４］
図１４は、本発明の実施の形態４に係る電気光学装置のコーナー部において、シール材によってＴＦＴアレイ基板と対向基板とが貼り合わされている領域付近の断面図である。
【００８４】
図１４に示すように、本形態では、シール材５２の形成領域と平面的に重なる領域に、凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３、および平坦化膜７ａを構成する第２感光性樹脂７の双方が形成されているが、凹凸形成用樹脂層１３ａおよび平坦化膜７ａが形成されている領域は、シール材３０の形成領域と平面的に重なる領域のうち、その幅方向における内周側の一部のみであり、外周側では、凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３、および平坦化膜７ａを構成する第２感光性樹脂７のいずれもが形成されていない。
【００８５】
従って、本形態によれば、凹凸形成用樹脂層１３ａと平坦化膜７ａとの界面（第１の感光性樹脂１３と第２の感光性樹脂７との界面）が、水分の透過を防ぐという観点からみて密着性が低くても、このような界面がシール材５２の幅方向において内外で繋がっていないため、外部から液晶５０が封入されている領域に水分が侵入することがない。それ故、液晶５０が外部から侵入した水分で劣化することがないので、品位の高い画像を長期間にわたって表示することができる。
【００８６】
［その他の実施の形態］
図１４に示す構成においては、シール材５２の形成領域と平面的に重なる領域に、凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３、および平坦化膜７ａを構成する第２感光性樹脂７の双方が幅方向の一部に形成されていたが、凹凸形成用樹脂層１３ａを構成する第１の感光性樹脂１３、および平坦化膜７ａを構成する第２感光性樹脂７のうちの一方がシール材５２の幅方向の一部に形成されている構成であってもよい。
【００８７】
また、上記のいずれの形態も、画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型の液晶装置を例に説明したが、画素スイッチング素子としてＴＦＤを用いたアクティブマトリクス型の液晶装置、あるいはパッシブマトリクス型の液晶装置、さらには液晶以外の電気光学物質を用いた電気光学装置に本発明を適用してもよい。
【００８８】
［電気光学装置の電子機器への適用］
このように構成した反射型、あるいは半透過・半反射型の電気光学装置１００は、各種の電子機器の表示部として用いることができるが、その一例を、図１５、図１６、および図１７を参照して説明する。
【００８９】
１５は、本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【００９０】
図１５において、電子機器は、表示情報出力源７０、表示情報処理回路７１、電源回路７２、タイミングジェネレータ７３、そして液晶装置７４を有する。また、液晶装置７４は、液晶表示パネル７５および駆動回路７６を有する。液晶装置７４としては、前述した電気光学装置１００を用いることができる。
【００９１】
表示情報出力源７０は、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ７３によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路７１に供給する。
【００９２】
表示情報処理回路７１は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号ＣＬＫと共に駆動回路７６へ供給する。電源回路７２は、各構成要素に所定の電圧を供給する。
【００９３】
図１６は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータ８０は、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有する。液晶表示ユニット８３は、前述した電気光学装置１００を含んで構成される。
【００９４】
図１７は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機９０は、複数の操作ボタン９１と、前述した電気光学装置１００からなる表示部とを有している。
【００９５】
【発明の効果】
以上のとおり、本発明では、電気光学物質を保持する基板上に第１の樹脂層および第２の樹脂層が形成されているが、シール材の形成領域と平面的に重なる領域には、第１の樹脂層および第２の樹脂層のうちの少なくとも一方が形成されていない領域がシール材の形成領域に沿って設けられているため、第１の樹脂層と第２の樹脂層との界面が、水分の透過を防ぐという観点からみて密着性が低くても、このような界面がシール材の形成領域において内外を繋げていないので、外部から水分が侵入することがない。
【図面の簡単な説明】
【図１】電気光学装置を対向基板の側からみたときの平面図である。
【図２】図１のＨ−Ｈ′線における断面図である。
【図３】電気光学装置において、マトリクス状に配置された複数の画素に形成された各種素子、配線などの等価回路図である。
【図４】本発明の実施の形態１に係る電気光学装置において、ＴＦＴアレイ基板に形成された各画素の構成を示す平面図である。
【図５】本発明の実施の形態１に係る電気光学装置を、図４のＡ−Ａ′線に相当する位置での切断したときの断面図である。
【図６】図５に示す電気光学装置のコーナー部において、シール材によってＴＦＴアレイ基板と対向基板とが貼り合わされている領域付近の断面図である。
【図７】（Ａ）〜（Ｄ）は、本発明の実施の形態１に係る電気光学装置のＴＦＴアレイ基板の製造方法を示す工程断面図である。
【図８】（Ａ）〜（Ｄ）は、本発明の実施の形態１に係る電気光学装置のＴＦＴアレイ基板の製造方法において、図７に示す工程に続いて行う各工程の工程断面図である。
【図９】（Ａ）〜（Ｃ）は、本発明の実施の形態１に係る電気光学装置のＴＦＴアレイ基板の製造方法において、図８に示す工程に続いて行う各工程の工程断面図である。
【図１０】（Ａ）〜（Ｄ）は、本発明の実施の形態１に係る電気光学装置のＴＦＴアレイ基板の製造方法において、図９に示す工程に続いて行う各工程の工程断面図である。
【図１１】（Ａ）〜（Ｄ）は、本発明の実施の形態１に係る電気光学装置のＴＦＴアレイ基板の製造方法において、図１０に示す工程に続いて行う各工程の工程断面図である。
【図１２】本発明の実施の形態２に係る電気光学装置のコーナー部において、シール材によってＴＦＴアレイ基板と対向基板とが貼り合わされている領域付近の断面図である。
【図１３】本発明の実施の形態３に係る電気光学装置のコーナー部において、シール材によってＴＦＴアレイ基板と対向基板とが貼り合わされている領域付近の断面図である。
【図１４】本発明の実施の形態４に係る電気光学装置のコーナー部において、シール材によってＴＦＴアレイ基板と対向基板とが貼り合わされている領域付近の断面図である。
【図１５】本発明に係る電気光学装置を表示装置として用いた電子機器の回路構成を示すブロック図である。
【図１６】本発明に係る電気光学装置を用いた電子機器の一実施形態としてのモバイル型のパーソナルコンピュータを示す説明図である。
【図１７】本発明に係る電気光学装置を用いた電子機器の一実施形態としての携帯電話機の説明図である。
【図１８】従来の電気光学装置において、シール材によってＴＦＴアレイ基板と対向基板とが貼り合わされている領域付近の断面図である。
【図１９】従来の電気光学装置の製造方法において、凹凸形成用樹脂層および平坦化膜を形成する工程を示す工程断面図である。
【符号の説明】
１ａ半導体膜
１ａ′ チャネル形成用領域
１ｂ低濃度ソース領域
１ｃ低濃度ドレイン領域
１ｄ高濃度ソース領域
１ｅ高濃度ドレイン領域
２ａゲート絶縁膜
３ａ走査線
３ｂ容量線
４第１層間絶縁膜
５第２層間絶縁膜
６ａデータ線
６ｂドレイン電極
６ｃ基板間導通用電極
７平坦化膜を構成する第２の感光性樹脂
７ａ平坦化膜
８ａ光反射膜
９ａ画素電極
１０ＴＦＴアレイ基板
１１下地保護膜
１３凹凸形成用樹脂層を構成する第１の感光性樹脂
１３ａ凹凸形成用樹脂層
２０対向基板
２１対向電極
２３遮光膜
３０画素スイッチング用のＴＦＴ
５０液晶
５３周辺見切り
６０蓄積容量
１００電気光学装置
１００ａ画素
１０６基板間導通材[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electro-optical device having a structure in which a pair of substrates are bonded together with a sealing material, and an electronic apparatus using the same. More specifically, the present invention relates to a sealing technique between substrates in the electro-optical device.
[0002]
[Prior art]
Electro-optical devices such as liquid crystal devices are used as direct-view type or projection type display devices for various devices. Among such electro-optical devices, for example, in a liquid crystal device, as shown in FIG. 18, the TFT array substrate 10 and the counter substrate 20 that are arranged to face each other are bonded together with a sealing material 52 and sealed between the substrates. A liquid crystal 50 as an electro-optical material is held in a region partitioned by the material 52. In the example shown in FIG. 18, an inter-substrate conductive material 106 that electrically connects the TFT array substrate 10 and the counter substrate 20 is applied in the form of dots outside the region where the seal material 52 is formed.
[0003]
In the active matrix type liquid crystal device of the reflective type or the semi-transmissive / semi-reflective type, the outside of the surface of the TFT array substrate 10 that has entered from the side of the counter substrate 20 into the region partitioned by the sealing material 52. A light reflecting film 8a for reflecting the light toward the counter substrate 20 is formed on the lower layer side of the pixel electrode 9a, and the light incident from the counter substrate 20 side is reflected on the TFT array substrate 10 side. An image can be displayed by light emitted from the substrate 10 side.
[0004]
In such a reflective or semi-transmissive / semi-reflective liquid crystal device, if the directionality of light reflected by the light reflecting film 8a is strong, the viewing angle dependency such as brightness varies depending on the viewing angle of the image is remarkable. Come out. Therefore, conventionally, when manufacturing a liquid crystal device, as shown in FIG. 19A, the first photosensitive resin 13 such as an acrylic resin is thickened on the surface of the second interlayer insulating film 5 (surface protective film). 18 and FIG. 19B, the first photosensitive resin 13 is patterned using a photolithography technique, so that the light reflecting film on the lower layer side of the light reflecting film 8a is formed. By selectively leaving the concavo-convex forming resin layer 13a as a concavo-convex forming projection in a predetermined pattern in a region overlapping with 8a in a plane, the concavo-convex pattern 8g is formed on the surface of the light reflecting film 8a formed on the upper layer side. Forming. Further, as shown in FIG. 19C, after the second photosensitive resin layer 7 such as an acrylic resin is applied on the upper layer side of the unevenness-forming resin layer 13a, as shown in FIG. 18 and FIG. 19D. As shown, a patterning film is formed as a flattening film 7a so that the edges of the concavo-convex-forming resin layer 13a do not appear in the concavo-convex pattern 8g.
[0005]
Here, the first photosensitive resin 13 used for the unevenness-forming resin layer 13a and the second photosensitive resin 7 used for the planarizing film 7 are conventionally made of a sealing material as shown in FIG. It is left also in the area | region which overlaps with the formation area of 52 planarly. For this reason, in the region overlapping the formation region of the sealing material 52 in a plane, the first photosensitive resin 13, the second photosensitive resin 7, and the sealing material 52 are interposed between the TFT array substrate 10 and the counter substrate 20. It has an intervening structure.
[0006]
[Problems to be solved by the invention]
However, as in the conventional liquid crystal device, the first photosensitive resin 13 and the second photosensitive resin are disposed between the TFT array substrate 10 and the counter substrate 20 in a region that overlaps the formation region of the sealing material 52 in a plane. 7 and the structure in which the sealing material 52 is interposed, the interface between the first photosensitive resin 13 and the second photosensitive resin 7 has low adhesion from the viewpoint of preventing moisture permeation. As shown in the drawing, there is a problem that moisture enters from the outside into the region where the liquid crystal 50 is sealed through the interface, thereby deteriorating the liquid crystal 50.
[0007]
In view of the above problems, an object of the present invention is to provide an electro-optical device capable of preventing moisture from entering from a portion where a sealing material is formed, and an electronic apparatus including the electro-optical device. There is.
[0008]
[Means for Solving the Problems]
In order to solve the above-described problems, in the present invention, the first substrate and the second substrate which are arranged to face each other are bonded together with a sealing material, and the electro-optic is provided in a region defined by the sealing material between the substrates. In the electro-optical device in which a substance is held and at least a first resin layer and a second resin layer are laminated in this order on the surface of the first substrate facing the second substrate, the seal A region where at least one of the first resin layer and the second resin layer is not formed is provided along a region where the sealing material is formed in a region overlapping the material forming region in plan view. It is characterized by being.
[0009]
In other words, in the present invention, the first substrate and the second substrate arranged to face each other are bonded together with the sealing material, and the electro-optical material is held in the region partitioned by the sealing material between the substrates, In the electro-optical device in which at least a first resin layer and a second resin layer are laminated in this order on the surface of the first substrate facing the second substrate, the sealing material formation region and In the planarly overlapping region, the region where the first substrate and the second substrate are bonded by the sealing material without passing through at least one of the first resin layer and the second resin layer is the seal. It is provided along the formation region of the material.
[0010]
In the present invention, a region where at least one of the first resin layer and the second resin layer is not formed is a region where the seal material is formed, in a region overlapping the formation region of the seal material in a plane. Therefore, there is a region where the first substrate and the second substrate are bonded by the sealing material without passing through at least one of the first resin layer and the second resin layer. , Provided along the formation region of the sealing material. For this reason, even if the interface between the first resin layer and the second resin layer has low adhesion from the viewpoint of preventing the permeation of moisture, such an interface connects the inside and outside in the sealing material forming region. Since there is no, moisture does not enter from the outside.
[0011]
In the present invention, the first resin layer and the second resin layer are formed, for example, for the following purposes. That is, in the reflective or semi-transmissive / semi-reflective electro-optical device, the first substrate has a light reflecting film for reflecting external light incident from the second substrate side toward the second substrate. The first resin layer is formed in a region overlapping with the light reflection film on the lower layer side of the light reflection film for the purpose of providing light scattering properties to the light reflection film. In many cases, the projections for forming irregularities are formed in a predetermined pattern, and the second resin layer is formed as a planarizing film so as to cover the entire region where the first resin layer is formed. With this configuration, a concavo-convex pattern is formed on the surface of the light reflecting film due to the level difference and concavo-convex caused by the presence or absence of the first resin layer (protrusion for forming the concavo-convex) on the surface of the light reflecting film. In the concavo-convex pattern, the edge of the projection for forming the concavo-convex is moderately erased by the second resin layer (flattening film), so that the viewing angle dependency can be relaxed.
[0012]
In the present invention, the first resin and the second resin layer may be formed so as to avoid a region that overlaps with a region where the sealing material is formed in a plane. If comprised in this way, even if the film thickness of said 1st resin and said 2nd resin layer varies, the distance between board | substrates does not vary.
[0013]
Moreover, it is preferable that either one of the first resin layer and the second resin layer is formed so as to avoid a region that overlaps with a region where the sealing material is formed in a plane. Since both the first resin layer and the second resin layer have a flattening function, the first resin layer and the second resin layer are formed in a region overlapping the formation region of the sealing material in a plane. If only one of them is left, the first substrate and the second substrate can be bonded to each other by a sealing material in the region flattened by the resin layer. In addition, if only one of the first resin layer and the second resin layer remains in the region overlapping the sealing material formation region in a plan view, the first resin layer and the second resin layer Even if the adhesiveness is low, moisture does not enter from the outside through these interfaces.
[0014]
In the present invention, in the region overlapping the formation region of the sealing material in a plan view, a region in which both the first resin layer and the second resin layer are not formed in a part of the width direction is the sealing material. The configuration may be provided along the formation region. Further, in the region overlapping the formation region of the sealing material in a plane, a region where one of the first resin layer and the second resin layer is not formed in a part of the width direction is the formation of the sealing material. The structure provided along the area | region may be sufficient.
[0015]
In the present invention, the electro-optical material is, for example, a liquid crystal.
[0016]
The electro-optical device to which the present invention is applied can be used as a display device of an electronic apparatus such as a mobile phone or a mobile computer.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
[0018]
[Embodiment 1]
(Basic configuration of electro-optical device)
FIG. 1 is a plan view of an electro-optical device to which the present invention is applied as viewed from the side of a counter substrate together with each component, and FIG. 2 is a cross-sectional view taken along line HH ′ of FIG. FIG. 3 is an equivalent circuit diagram of various elements and wirings in a plurality of pixels formed in a matrix in the image display region of the electro-optical device. Note that, in each drawing used in the description of the present embodiment, each layer and each member have different scales so that each layer and each member can be recognized on the drawing.
[0019]
1 and 2, the electro-optical device 100 according to this embodiment includes a TFT array substrate 10 (first substrate) and a counter substrate 20 (second substrate) bonded together by a sealing material 52. A liquid crystal 50 as an electro-optical material is sandwiched in the partitioned area (liquid crystal sealing area). A peripheral parting 53 made of a light shielding material is formed in an inner region of the region where the sealing material 52 is formed. A data line driving circuit 101 and a mounting terminal 102 are formed along one side of the TFT array substrate 10 in a region outside the sealing material 52, and the scanning line driving circuit 104 along two sides adjacent to the one side. Is formed. On the remaining one side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting between the scanning line driving circuits 104 provided on both sides of the image display region 10a. In some cases, a precharge circuit or an inspection circuit is provided. Further, at least one corner portion of the counter substrate 20 is formed with an inter-substrate conductive material 106 for establishing electrical continuity between the TFT array substrate 10 and the counter substrate 20.
[0020]
Instead of forming the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a TAB (tape automated, bonding) substrate on which a driving LSI is mounted is mounted on the TFT array substrate 10. You may make it connect electrically and mechanically with respect to the terminal group formed in the periphery part via an anisotropic conductive film. In the electro-optical device 100, depending on the type of the liquid crystal 50 to be used, that is, the operation mode such as the TN (twisted nematic) mode, the STN (super TN) mode, and the normally white mode / normally black mode, A polarizing film, a retardation film, a polarizing plate and the like are arranged in a predetermined direction, but are not shown here.
[0021]
Further, when the electro-optical device 100 is configured for color display, an RGB color filter is formed together with its protective film on the counter substrate 20 in a region facing each pixel electrode (described later) of the TFT array substrate 10. To do.
[0022]
In the screen display area of the electro-optical device 100 having such a structure, as shown in FIG. 3, a plurality of pixels 100a are arranged in a matrix, and each of these pixels 100a has a pixel electrode 9a. , And a pixel switching TFT 30 for driving the pixel electrode 9 a is formed, and a data line 6 a for supplying pixel signals S 1, S 2... Sn is electrically connected to the source of the TFT 30. . The pixel signals S1, S2,... Sn written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. Good. Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,... Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the pixel signal S1, S2,... Sn supplied from the data line 6a is turned on by turning on the TFT 30 as a switching element for a certain period. Are written in each pixel at a predetermined timing. Thus, the pixel signals S1, S2,... Sn at a predetermined level written to the liquid crystal through the pixel electrode 9a are held for a certain period with the counter electrode 21 of the counter substrate 20 shown in FIG. .
[0023]
Here, the liquid crystal 50 modulates light and enables gradation display by changing the orientation and order of the molecular assembly according to the applied voltage level. In the normally white mode, the amount of incident light passing through the portion of the liquid crystal 50 is reduced according to the applied voltage. In the normally black mode, the incident light is changed according to the applied voltage. The amount of light passing through the portion of the liquid crystal 50 increases. As a result, light having a contrast corresponding to the pixel signals S1, S2,... Sn is emitted from the electro-optical device 100 as a whole.
[0024]
In order to prevent the retained pixel signals S1, S2,... Sn from leaking, a storage capacitor 60 may be added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. . For example, the voltage of the pixel electrode 9a is held by the storage capacitor 60 for a time that is three orders of magnitude longer than the time when the source voltage is applied. As a result, the charge retention characteristics are improved, and the electro-optical device 100 with a high contrast ratio can be realized. As a method of forming the storage capacitor 60, as illustrated in FIG. 3, the storage capacitor 60 is formed between the storage capacitor 60 and the capacitor line 3b, which is a wiring for forming the storage capacitor 60, or with the previous scanning line 3a. Any of them may be formed between them.
[0025]
(Configuration of TFT array substrate)
FIG. 4 is a plan view of a plurality of pixel groups adjacent to each other on the TFT array substrate used in the electro-optical device of this embodiment. FIG. 5 is a cross-sectional view of a part of the pixel of the electro-optical device cut at a position corresponding to the line AA ′ in FIG. FIG. 6 is a cross-sectional view of the vicinity of a region where the TFT array substrate and the counter substrate are bonded to each other by a sealing material at the corner portion of the electro-optical device according to this embodiment.
[0026]
In FIG. 4, pixel electrodes 9a made of a plurality of transparent ITO (Indium Tin Oxide) films are formed in a matrix on the TFT array substrate 10, and a pixel switching TFT 30 is provided for each pixel electrode 9a. Are connected to each other. A data line 6a, a scanning line 3a, and a capacitor line 3b are formed along the vertical and horizontal boundaries of the pixel electrode 9a, and the TFT 30 is connected to the data line 6a and the scanning line 3a. That is, the data line 6a is electrically connected to the high concentration source region 1d of the TFT 30 through the contact hole, and the pixel electrode 9a is electrically connected to the high concentration drain region 1e of the TFT 3 through the contact hole. Yes. Further, the scanning line 3a extends so as to face the channel region 1a ′ of the TFT 30. The storage capacitor 60 has a structure in which the extended portion 1f of the semiconductor film 1 for forming the TFT 30 for pixel switching is made conductive, and the lower electrode 41 is overlapped with the capacitor line 3b as the upper electrode. It has become.
[0027]
As shown in FIG. 5, the cross section taken along the line AA ′ of the pixel region configured as described above is formed on the surface of the transparent substrate 10 ′, which is the base of the TFT array substrate 10, with a silicon oxide film having a thickness of 300 nm to 500 nm. A base protective film 11a made of (insulating film) is formed, and an island-like semiconductor film 1a having a thickness of 50 nm to 100 nm is formed on the surface of the base protective film 11a. A gate insulating film 2a made of a silicon oxide film having a thickness of about 50 to 150 nm is formed on the surface of the semiconductor film 1a, and a scanning line 3a having a thickness of 300 to 800 nm is formed on the surface of the gate insulating film 2a. It passes as an electrode. In the semiconductor film 1a, a region facing the scanning line 3a via the gate insulating film 2a is a channel region 1a ′. A source region having a low concentration source region 1b and a high concentration source region 1d is formed on one side of the channel region 1a ', and a drain having a low concentration drain region 1c and a high concentration drain region 1e is formed on the other side. A region is formed.
[0028]
On the surface side of the pixel switching TFT 30, a first interlayer insulating film 4a made of a silicon oxide film having a thickness of 300 nm to 800 nm and a second interlayer insulating film 5a made of a silicon nitride film having a thickness of 100 nm to 300 nm ( A surface protective film) is formed. A data line 6a having a thickness of 300 nm to 800 nm is formed on the surface of the first interlayer insulating film 4a. The data line 6a is connected to the high concentration source region through a contact hole formed in the first interlayer insulating film 4a. It is electrically connected to 1d. A drain electrode 6b formed simultaneously with the data line 6a is formed on the surface of the first interlayer insulating film 4a. The drain electrode 6b is connected to the high concentration drain region through a contact hole formed in the first interlayer insulating film 4a. 1e is electrically connected.
[0029]
A planarizing film 7a made of a photosensitive resin such as an acrylic resin is formed on the second interlayer insulating film 5a, and a light reflecting film 8a made of an aluminum film or the like is formed on the surface of the planarizing film 7a. ing.
[0030]
A pixel electrode 9a made of an ITO film is formed on the light reflecting film 8a. The pixel electrode 9a is directly laminated on the surface of the light reflecting film 8a, and the pixel electrode 9a and the light reflecting film 8a are electrically connected. The pixel electrode 9a is electrically connected to the drain electrode 6b through a contact hole formed in the planarizing film 7a and the second interlayer insulating film 5a.
[0031]
An alignment film 12 made of a polyimide film is formed on the surface side of the pixel electrode 9a. The alignment film 12 is a film obtained by performing a rubbing process on a polyimide film.
[0032]
Note that the extension line 1f (lower electrode) from the high-concentration drain region 1e faces the capacitor line 3b as an upper electrode through an insulating film (dielectric film) formed simultaneously with the gate insulating film 2a. Thus, the storage capacitor 60 is configured.
[0033]
The TFT 30 preferably has an LDD structure as described above, but may have an offset structure in which impurity ions are not implanted into regions corresponding to the low concentration source region 1b and the low concentration drain region 1c. . Further, the TFT 30 may be a self-aligned TFT in which impurity ions are implanted at a high concentration using a gate electrode (a part of the scanning line 3a) as a mask to form high-concentration source and drain regions in a self-aligned manner. .
[0034]
In this embodiment, a single gate structure is employed in which only one gate electrode (scanning line 3a) of the TFT 30 is disposed between the source and drain regions. However, two or more gate electrodes may be disposed therebetween. Good. At this time, the same signal is applied to each gate electrode. If the TFT 30 is configured with dual gates (double gates) or more than triple gates in this manner, leakage current at the junction between the channel and the source-drain region can be prevented, and the current during OFF can be reduced. If at least one of these gate electrodes has an LDD structure or an offset structure, the off-current can be further reduced and a stable switching element can be obtained.
[0035]
(Structure of uneven pattern and seal area)
As shown in FIGS. 5 and 6, each pixel 100 a of the TFT array substrate 10 includes a region on the surface of the light reflecting film 8 a that is out of the region where the TFT 30 is formed (light reflecting film forming region / see FIG. 4). A concavo-convex pattern 8g having a convex portion 8b and a concave portion 8c is formed.
[0036]
In constructing such a concavo-convex pattern 8g, in the TFT array substrate 10 of the present embodiment, a photosensitive resin such as an acrylic resin is provided in a region on the lower layer side of the light reflecting film 8a that overlaps the light reflecting film 8a in a plane. A concavo-convex-forming resin layer 13a is formed thickly on the surface of the second interlayer insulating film 5a as a first resin layer (projection for concavo-convex formation). A flattening film 7a made of a photosensitive resin such as is thickly laminated as a second resin layer. Therefore, a concavo-convex pattern 8g is formed on the surface of the light reflecting film 8a by concavo-convex due to the presence or absence of the concavo-convex forming resin layer 13a. In the concavo-convex pattern 8g, the concavo-convex forming resin layer 13a is formed by the planarizing film 7a. The edge of the is not coming out.
[0037]
In this embodiment, the unevenness-forming resin layer 13a and the planarizing film 7a are formed on the surface of the TFT array substrate 10. However, in the sealing region, the unevenness is formed in the region where the sealing material 52 is formed. Neither the first photosensitive resin 13 constituting the resin layer 13a nor the second photosensitive resin 7 constituting the planarizing film 7a remains.
[0038]
For this reason, in this embodiment, the first photosensitive resin 13 constituting the unevenness-forming resin layer 13a and the second film constituting the planarizing film 7a are formed in a region overlapping the formation region of the sealing material 52 in a plane. The region where none of the photosensitive resin 7 is formed is in a state of being provided along the region where the sealing material 52 is formed, and the TFT array substrate 10 and the counter substrate 20 are formed between the unevenness forming resin layer 13a and the flat surface. A region bonded by the sealing material 52 without any of the chemical film 7 a is provided along the formation region of the sealing material 52.
[0039]
Outside the region where the sealing material 52 is formed, the conductive film in the same layer as the data line 6a is exposed from the contact hole of the second interlayer insulating film 5 as the inter-substrate conduction electrode 6c in the TFT array substrate 20. Therefore, when the inter-substrate conductive material 106 is applied to the exposed portion of the inter-substrate conduction electrode 6c and the TFT array substrate 10 and the counter substrate 20 are bonded together, the TFT array substrate 10 and the counter electrode 21 of the counter substrate 20 are bonded. On the other hand, a predetermined potential can be supplied.
[0040]
(Configuration of counter substrate)
5 and 6, in the counter substrate 20, a light shielding film 23 called a black matrix or a black stripe is formed in a region facing the vertical and horizontal boundary regions of the pixel electrode 9 a formed on the TFT array substrate 10. On the upper layer side, a counter electrode 21 made of an ITO film is formed. Further, an alignment film 22 made of a polyimide film is formed on the upper layer side of the counter electrode 21, and this alignment film 22 is a film obtained by rubbing the polyimide film.
[0041]
(Operation and effect of the electro-optical device of this embodiment)
The electro-optical device 100 configured as described above is a reflective liquid crystal device, and a light reflecting film 8a made of an aluminum film or the like is formed on the lower layer side of the pixel electrode 9a. For this reason, light incident from the counter substrate 20 side can be reflected from the TFT array substrate 10 side and emitted from the counter substrate 20 side. Therefore, if light modulation is performed for each pixel 100a by the liquid crystal 50 during this period, external light can be obtained. A desired image can be displayed using light (reflection mode).
[0042]
Further, in the electro-optical device 100, for example, if the light reflecting film 8a is formed so as to avoid the region 8 'indicated by the two-dot chain line in FIG. 4, a semi-transmissive / semi-reflective liquid crystal device can be configured. In this case, if a backlight device (not shown) is disposed on the TFT array substrate 10 side and light emitted from the backlight device is incident from the TFT array substrate 10 side, this light is transmitted to each pixel. In the region where the pixel electrode 9a is formed in 100a, the light can be transmitted to the counter substrate 20 side through the region where the light reflecting film 8a is not formed. For this reason, if light modulation is performed for each pixel 100a by the liquid crystal 50, a desired image can be displayed using light emitted from the backlight device (transmission mode).
[0043]
Further, in this embodiment, the unevenness-forming resin layer 13a is selectively formed in a predetermined pattern in a region overlapping the light reflection film 8a in the lower layer side of the light reflection film 8a, and this unevenness formation The uneven pattern 8g is formed on the surface of the light reflecting film 8a by using the step and the unevenness caused by the presence or absence of the resin layer 13a. Moreover, in the concavo-convex pattern 8g, the edge of the concavo-convex-forming resin layer 13a is prevented from coming out by the planarizing film 7a. Therefore, when displaying an image in the reflection mode, when the light incident from the counter substrate 20 is reflected by the light reflection film 8a, the light is scattered, so that the viewing angle dependency is hardly generated in the image.
[0044]
In this embodiment, the unevenness forming resin layer 13a and the planarizing film 7a are formed on the surface of the TFT array substrate 10. However, in the region where the sealing material 52 is formed, the unevenness forming resin layer 13a is formed. None of the first photosensitive resin 13 constituting the second photosensitive resin 7 constituting the planarizing film 7a remains. Therefore, the interface between the unevenness forming resin layer 13a and the planarizing film 7a (the first photosensitive resin 13 constituting the unevenness forming resin layer 13a and the second photosensitive resin 7 constituting the planarizing film 7a) Even if the adhesiveness is low from the viewpoint of preventing the permeation of moisture, such an interface does not exist in the region where the sealing material 52 is formed, so that moisture is present in the region where the liquid crystal 50 is sealed from the outside. There is no invasion. Therefore, since the liquid crystal 50 is not deteriorated by moisture entering from the outside, a high-quality image can be displayed over a long period of time.
[0045]
Further, in this embodiment, since neither the concavo-convex forming resin layer 13a nor the planarizing film 7a remains in the region where the sealing material 52 is formed, the concavo-convex forming resin layer 13a and the planarizing film 7a Even if the film thickness varies, the distance between the TFT array substrate 10 and the counter substrate 20 is not affected by the film thickness variation. Therefore, the inter-substrate distance between the TFT array substrate 10 and the counter substrate 20 does not vary in the in-plane direction, so that it is possible to prevent the interference color caused by such variations from occurring in the image.
[0046]
[TFT manufacturing method]
A method of manufacturing the TFT array substrate 10 having such a configuration will be described with reference to FIGS. 7, 8, 9, 10, and 11 are process cross-sectional views illustrating a manufacturing method of the TFT array substrate 11 of this embodiment. In any of the drawings, the TFT formation region and the TFT formation region are separated. A cross section in the vicinity of the light reflecting film forming region in the region and the sealing region where the sealing material is formed is shown.
[0047]
First, as shown in FIG. 7A, after preparing a substrate 10 ′ made of glass or the like cleaned by ultrasonic cleaning or the like, the substrate 10 ′ is heated under the temperature condition of 150 ° C. to 450 ° C. A base protective film 11 made of a silicon oxide film is formed on the entire surface to a thickness of 300 nm to 500 nm by plasma CVD. As the source gas at this time, for example, a mixed gas of monosilane and laughing gas, TEOS and oxygen, or disilane and ammonia can be used.
[0048]
Next, the semiconductor film 1 made of an amorphous silicon film is formed to a thickness of 50 nm to 100 nm on the entire surface of the substrate 10 ′ under the temperature condition of 150 ° C. to 450 ° C. by plasma CVD. As the source gas at this time, for example, disilane or monosilane can be used. Next, laser annealing is performed by irradiating the semiconductor film 1 with laser light. As a result, the amorphous semiconductor film 1 is once melted and crystallized through a cooling and solidifying process. At this time, the irradiation time of the laser beam to each region is very short, and the irradiation region is also local to the entire substrate, so that the entire substrate is not heated to a high temperature at the same time. Therefore, even if a glass substrate or the like is used as the substrate 10 ', deformation or cracking due to heat does not occur.
[0049]
Next, a resist mask 551 is formed on the surface of the semiconductor film 1 by using a photolithography technique, and the semiconductor film 1 is etched through the resist mask 551, thereby forming an island shape as shown in FIG. The semiconductor film 1a (active layer) is formed.
[0050]
Next, a gate insulating film 2 made of a silicon oxide film or the like is formed to a thickness of 50 nm to 150 nm on the entire surface of the substrate 10 ′ on the surface of the semiconductor film 1 a by a CVD method or the like under a temperature condition of 350 ° C. or less. . As the source gas at this time, for example, a mixed gas of TEOS and oxygen gas can be used. The gate insulating film 2 formed here may be a silicon nitride film instead of the silicon oxide film.
[0051]
Next, although not shown, impurity ions are implanted into the extended portion 1f of the semiconductor film 1a through a predetermined resist mask to form a lower electrode for forming the storage capacitor 60 between the capacitor line 3b. To do.
[0052]
Next, as shown in FIG. 7C, an aluminum film, a tantalum film, a molybdenum film, or any of these metals for forming the scanning lines 3a and the like on the entire surface of the substrate 10 'by sputtering or the like. After forming the conductive film 3 made of an alloy film containing as a main component to a thickness of 300 nm to 800 nm, a resist mask 552 is formed using a photolithography technique.
[0053]
Next, the conductive film 3 is dry-etched through the resist mask 552, so that the scan line 3a (gate electrode), the capacitor line 3b, and the like are formed as illustrated in FIG.
[0054]
Next, on the side of the pixel TFT portion and the N-channel TFT portion (not shown) of the drive circuit, about 0.1 × 10 6 using the scanning line 3a and the gate electrode as a mask. ¹³ / Cm ² ~ About 10 × 10 ¹³ / Cm ² A low concentration impurity region (phosphorus ion) is implanted at a dose of 1 to form a low concentration source region 1b and a low concentration drain region 1c in a self-aligned manner with respect to the scanning line 3a. Here, since it is located directly below the scanning line 3a, the portion where the impurity ions are not introduced becomes the channel region 1a 'which remains the semiconductor film 1a.
[0055]
Next, as shown in FIG. 8A, in the pixel TFT portion, a resist mask 553 wider than the scanning line 3a (gate electrode) is formed, and high-concentration impurity ions (phosphorus ions) are about 0.1 ×. 10 ¹⁵ / Cm ² ~ About 10 × 10 ¹⁵ / Cm ² Then, a high concentration source region 1b and a drain region 1d are formed.
[0056]
In place of these impurity introduction steps, high concentration impurities (phosphorus ions) are implanted in a state where a resist mask wider than the gate electrode is formed without implanting the low concentration impurities, and the source and drain regions of the offset structure May be formed. Needless to say, a high concentration impurity may be implanted using the scanning line 3a as a mask to form a source region and a drain region having a self-aligned structure.
[0057]
Although not shown, the N-channel TFT portion of the peripheral drive circuit portion is formed by such a process. In this case, the P-channel TFT portion is covered with a mask. Further, when forming the P-channel TFT portion of the peripheral drive circuit, the pixel portion and the N-channel TFT portion are covered and protected with a resist, and the gate electrode is used as a mask to provide about 0.1 × 10 ¹⁵ / Cm ² ~ About 10 × 10 ¹⁵ / Cm ² By implanting boron ions at a dose of P, source / drain regions of the P channel are formed in a self-aligned manner. At this time, similarly to the formation of the N-channel TFT portion, about 0.1 × 10 10 using the gate electrode as a mask. ¹³ / Cm ² ~ About 10 × 10 ¹³ / Cm ² After introducing a low concentration impurity (boron ions) at a dose of a low concentration region in the polysilicon film, a mask wider than the gate electrode is formed to reduce the high concentration impurities (boron ions). 0.1 × 10 ¹⁵ / Cm ² ~ About 10 × 10 ¹⁵ / Cm ² The source region and the drain region of the LDD structure (lightly doped drain structure) may be formed by implanting at a dose of. Alternatively, a source region and a drain region having an offset structure may be formed by implanting high concentration impurities (phosphorus ions) in a state where a mask wider than the gate electrode is formed without implanting low concentration impurities. By these ion implantation processes, CMOS can be realized, and the peripheral drive circuit can be built in the same substrate.
[0058]
Next, as shown in FIG. 8B, a first interlayer insulating film 4 made of a silicon oxide film or the like is formed to a thickness of 300 nm to 800 nm on the surface side of the scanning line 3a by a CVD method or the like. As the source gas at this time, for example, a mixed gas of TEOS and oxygen gas can be used.
[0059]
Next, a resist mask 554 is formed using a photolithography technique.
[0060]
Next, dry etching is performed on the first interlayer insulating film 4 through the resist mask 554 to contact portions corresponding to the source region and the drain region in the first interlayer insulating film 4 as shown in FIG. 8C. Each hole is formed.
[0061]
Next, as shown in FIG. 8D, an aluminum film, a tantalum film, a molybdenum film, or a metal thereof for forming the data line 6a (source electrode) or the like on the surface side of the first interlayer insulating film 4 After the conductive film 6 made of an alloy film containing any of the above as a main component is formed to a thickness of 300 nm to 800 nm by a sputtering method or the like, a resist mask 555 is formed using a photolithography technique.
[0062]
Next, dry etching is performed on the conductive film 6 through the resist mask 555 to form the data line 6a, the drain electrode 6b, and the inter-substrate conduction electrode 6c as shown in FIG.
[0063]
Next, as shown in FIG. 9B, a second interlayer insulating film 5 made of a silicon nitride film or the like is formed on the surface side of the data line 6a, the drain electrode 6b, and the inter-substrate conduction electrode 6c by a CVD method or the like. After forming the film to a thickness of 100 nm to 300 nm, a resist mask 556 for forming a contact hole or the like is formed in the second interlayer insulating film 5 by using a photolithography technique.
[0064]
Next, dry etching is performed on the second interlayer insulating film 5 through the resist mask 556. As shown in FIG. 9C, the drain electrode 14 and the inter-substrate conduction electrode 6c in the second interlayer insulating film 5 are formed. A contact hole is formed in a portion corresponding to.
[0065]
Next, as shown in FIG. 10 (A), a first photosensitive resin 13 such as an acrylic resin is applied thickly on the surface of the second interlayer insulating film 5, and then as shown in FIG. 10 (B). By patterning the first photosensitive resin 13 using a photolithography technique, unevenness is formed in a region overlapping with the light reflection film 8a in a lower layer side of the light reflection film 8a (see FIG. 5). The resin layer 13a is selectively left in a predetermined pattern as projections for forming irregularities. At this time, the first photosensitive resin 13 is not left in the sealing region (see FIG. 6) such as the formation region of the sealing material 52 and the formation region of the inter-substrate conduction electrode 6c.
[0066]
Next, as shown in FIG. 10C, after the second photosensitive resin layer 7 such as an acrylic resin is applied to the upper layer side of the unevenness forming resin layer 13a, the second photosensitive resin 13 is applied. By patterning using a photolithography technique, the planarizing film 7a is left so as to cover the entire region where the unevenness-forming resin layer 13a is formed. At this time, the second photosensitive resin 7 is not left in the seal region (see FIG. 6) such as the seal material 52 formation region and the inter-substrate conduction electrode 6c formation region. Here, since the planarizing film 7a is formed from a material having a fluidity applied, the surface of the planarizing film 7a is appropriately provided with steps and irregularities due to the presence or absence of the irregularity-forming resin layer 13a. The concavo-convex pattern having a gentle shape with no edges is formed by canceling.
[0067]
Next, as shown in FIG. 11A, after a metal film 8 having reflectivity such as an aluminum film is formed on the surface of the planarizing film 7a by sputtering or the like, a resist mask is used using a photolithography technique. 557 is formed.
[0068]
Next, the metal film 8 is etched through the resist mask 557, and the light reflecting film 8a is left in a predetermined region as shown in FIG. On the surface of the light reflection film 8a formed in this manner, a concavo-convex pattern 8g having a thickness of 500 nm or more, further 800 nm or more is formed by a step or unevenness formed by the resin layer 13a for concavo-convex formation and the non-formation region thereof And this uneven | corrugated pattern 8g has the gentle shape without an edge by the planarization film | membrane 7a.
[0069]
Next, as shown in FIG. 11C, an ITO film 9 having a thickness of 40 nm to 200 nm is formed on the surface side of the light reflecting film 8a by a sputtering method or the like, and then a resist mask 558 using a photolithography technique. Form.
[0070]
Next, the ITO film 9 is etched through the resist mask 558 to form a pixel electrode 9a electrically connected to the drain electrode 6b as shown in FIG.
[0071]
Thereafter, as shown in FIG. 5, a polyimide film (alignment film 12) is formed in a predetermined region on the surface side of the pixel electrode 9a. For this purpose, a polyimide varnish in which 5 to 10% by weight of polyimide or polyamic acid is dissolved in a solvent such as butyl cellosolve or n-methylpyrrolidone is flexographically printed and then heated and cured (baked). Then, the substrate on which the polyimide film is formed is rubbed in a certain direction with a puff cloth made of rayon fibers, and polyimide molecules are arranged in a certain direction near the surface. As a result, the liquid crystal molecules are aligned in a certain direction by the interaction between the liquid crystal molecules filled later and the polyimide molecules.
[0072]
Thereafter, as shown in FIGS. 1 and 6, after the sealing material 30 and the inter-substrate conductive material 106 are applied to the TFT array substrate 10, the TFT array substrate 10 and the counter substrate 20 are bonded together.
[0073]
[Embodiment 2]
FIG. 12 is a cross-sectional view of the vicinity of a region where the TFT array substrate and the counter substrate are bonded to each other at the corner portion of the electro-optical device according to the second embodiment of the present invention. Since the basic configuration of this embodiment and any of the embodiments described below are the same as those of the first embodiment, common portions are denoted by the same reference numerals and illustrated. The description of is omitted.
[0074]
In the first embodiment, in the region where the sealing material 52 is formed, the first photosensitive resin 13 constituting the unevenness forming resin layer 13a and the second photosensitive resin 7 constituting the planarizing film 7a. However, in this embodiment, as shown in FIG. 12, the unevenness-forming resin layer 13a and the planarizing film 7a are formed in a region overlapping the formation region of the sealing material 52 in a plan view. Among them, only the first photosensitive resin 13 constituting the unevenness-forming resin layer 13a remains.
[0075]
According to such a configuration, a region where the second photosensitive resin 7 constituting the planarizing film 7 a is not formed is a region where the sealing material 52 is formed in a region overlapping the formation region of the sealing material 52 in a plane. It is in the state provided along. That is, a region where the TFT array substrate 10 and the counter substrate 20 are bonded by the sealing material 52 without the second photosensitive resin 7 is provided along the region where the sealing material 52 is formed. Accordingly, the unevenness-forming resin layer 13a and the planarizing film 7a are formed on the surface of the TFT array substrate 10, but the second layer constituting the planarizing film 7a is formed in the region where the sealing material 52 is formed. Since the photosensitive resin 7 does not remain, the interface between the unevenness-forming resin layer 13a and the planarizing film 7a (the interface between the first photosensitive resin 13 and the second photosensitive resin 7) transmits moisture. Even if the adhesiveness is low from the viewpoint of preventing the liquid crystal, such an interface does not exist in the region where the sealing material 52 is formed, so that moisture does not enter the region where the liquid crystal 50 is sealed from the outside. Therefore, since the liquid crystal 50 is not deteriorated by moisture entering from the outside, a high-quality image can be displayed over a long period of time.
[0076]
In the present embodiment, since the second photosensitive resin 7 constituting the planarizing film 7a does not remain in the region where the sealing material 52 is formed, the planarizing film 7a (second photosensitive resin 7) is not formed. ), The inter-substrate distance between the TFT array substrate 10 and the counter substrate 20 is not affected by the film thickness variation. Therefore, the inter-substrate distance between the TFT array substrate 10 and the counter substrate 20 does not vary in the in-plane direction, so that it is possible to prevent interference colors due to such variations from occurring in the image.
[0077]
Furthermore, in this embodiment, the first photosensitive resin 13 constituting the unevenness forming resin layer 13a remains in the region where the sealing material 52 is formed. It is possible to planarize the region. For this reason, even when various wirings are passed through the region where the sealing material 52 is formed, such irregularities are absorbed by the first photosensitive resin 13 even if the foundation has irregularities. Therefore, the TFT array substrate 10 and the counter substrate 20 can be bonded together by applying the sealing material 52 to the flat portion.
[0078]
[Embodiment 3]
FIG. 13 is a cross-sectional view of the vicinity of a region where the TFT array substrate and the counter substrate are bonded to each other at the corner portion of the electro-optical device according to Embodiment 3 of the present invention by a sealing material.
[0079]
As shown in FIG. 13, in this embodiment, the second photosensitive layer constituting the flattening film 7a out of the unevenness-forming resin layer 13a and the flattening film 7a in the region overlapping the formation region of the sealing material 52 in plan view. Only the functional resin 7 remains.
[0080]
According to such a configuration, the region where the first photosensitive resin 13 constituting the unevenness forming resin layer 13 a is not formed is formed in the region overlapping the formation region of the sealing material 52 in a plane. It exists in the state provided along the formation area. That is, a region where the TFT array substrate 10 and the counter substrate 20 are bonded by the sealing material 52 without the first photosensitive resin 13 is provided along the region where the sealing material 52 is formed. Accordingly, also in this embodiment, the interface between the unevenness forming resin layer 13a and the planarizing film 7a (the interface between the first photosensitive resin 13 and the second photosensitive resin 7) prevents moisture permeation. Even if the adhesion is low, such an interface does not exist in the region where the sealing material 52 is formed, so that moisture does not enter the region where the liquid crystal 50 is sealed from the outside. Therefore, since the liquid crystal 50 is not deteriorated by moisture entering from the outside, a high-quality image can be displayed over a long period of time.
[0081]
In this embodiment, since the first photosensitive resin 13 constituting the unevenness forming resin layer 13a does not remain in the region where the sealing material 52 is formed, the unevenness forming resin layer 13a (first Even if the photosensitive resin 13) has a film thickness variation, the inter-substrate distance between the TFT array substrate 10 and the counter substrate 20 is not affected by the film thickness variation. Therefore, the inter-substrate distance between the TFT array substrate 10 and the counter substrate 20 does not vary in the in-plane direction, so that it is possible to prevent interference colors due to such variations from occurring in the image.
[0082]
Furthermore, in this embodiment, the second photosensitive resin 7 constituting the planarizing film 7a remains in the region where the sealing material 52 is formed, and this second photosensitive resin 7 It is possible to planarize. For this reason, even when various wirings are passed through the region where the sealing material 52 is formed, such irregularities are absorbed by the second photosensitive resin 7 even if there are irregularities on the base. Therefore, the TFT array substrate 10 and the counter substrate 20 can be bonded together by applying the sealing material 52 to the flat portion.
[0083]
[Embodiment 4]
FIG. 14 is a cross-sectional view of the vicinity of a region where the TFT array substrate and the counter substrate are bonded to each other at the corner portion of the electro-optical device according to the fourth embodiment of the present invention.
[0084]
As shown in FIG. 14, in this embodiment, the first photosensitive resin 13 and the flattening film 7a constituting the unevenness forming resin layer 13a are formed in a region overlapping the formation region of the sealing material 52 in a plane. Although both of the second photosensitive resin 7 are formed, the region where the unevenness forming resin layer 13a and the planarizing film 7a are formed is the region of the region overlapping the formation region of the sealing material 30 in plan view. It is only a part of the inner peripheral side in the width direction, and on the outer peripheral side, any of the first photosensitive resin 13 constituting the unevenness forming resin layer 13a and the second photosensitive resin 7 constituting the planarizing film 7a There is no formation.
[0085]
Therefore, according to this embodiment, the interface between the unevenness-forming resin layer 13a and the planarizing film 7a (the interface between the first photosensitive resin 13 and the second photosensitive resin 7) prevents moisture permeation. Even if the adhesiveness is low from the viewpoint, since such an interface is not connected inside and outside in the width direction of the sealing material 52, moisture does not enter the region where the liquid crystal 50 is sealed from the outside. Therefore, since the liquid crystal 50 is not deteriorated by moisture entering from the outside, a high-quality image can be displayed over a long period of time.
[0086]
[Other embodiments]
In the configuration shown in FIG. 14, the first photosensitive resin 13 that forms the unevenness forming resin layer 13 a and the second photosensitive film that forms the planarizing film 7 a in a region overlapping the formation region of the sealing material 52 in a plane. Both of the photosensitive resins 7 were formed in a part in the width direction. However, the first photosensitive resin 13 constituting the unevenness forming resin layer 13a and the second photosensitive resin 7 constituting the planarizing film 7a One of them may be formed in a part of the sealing material 52 in the width direction.
[0087]
Also, in each of the above embodiments, an active matrix liquid crystal device using a TFT as a pixel switching element has been described as an example. However, an active matrix liquid crystal device using a TFD as a pixel switching element, or a passive matrix liquid crystal device. The present invention may be applied to a liquid crystal device, and further to an electro-optical device using an electro-optical material other than liquid crystal.
[0088]
[Application of electro-optical device to electronic equipment]
The reflection-type or semi-transmission / semi-reflection type electro-optical device 100 configured as described above can be used as a display unit of various electronic devices. For example, FIG. 15, FIG. 16, and FIG. The description will be given with reference.
[0089]
15 is a block diagram showing a circuit configuration of an electronic apparatus using the electro-optical device according to the invention as a display device.
[0090]
In FIG. 15, the electronic device includes a display information output source 70, a display information processing circuit 71, a power supply circuit 72, a timing generator 73, and a liquid crystal device 74. The liquid crystal device 74 includes a liquid crystal display panel 75 and a drive circuit 76. As the liquid crystal device 74, the above-described electro-optical device 100 can be used.
[0091]
The display information output source 70 includes a storage unit such as a ROM (Read Only Memory) and a RAM (Random Access Memory), a storage unit such as various disks, a tuning circuit that tunes and outputs a digital image signal, and the like, and is generated by a timing generator 73. Display information such as an image signal in a predetermined format is supplied to the display information processing circuit 71 based on the various clock signals.
[0092]
The display information processing circuit 71 includes various known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, a clamp circuit, and the like, executes processing of input display information, The signal is supplied to the drive circuit 76 together with the clock signal CLK. The power supply circuit 72 supplies a predetermined voltage to each component.
[0093]
FIG. 16 shows a mobile personal computer which is an embodiment of an electronic apparatus according to the invention. The personal computer 80 shown here has a main body 82 provided with a keyboard 81 and a liquid crystal display unit 83. The liquid crystal display unit 83 includes the electro-optical device 100 described above.
[0094]
FIG. 17 shows a mobile phone which is another embodiment of the electronic apparatus according to the invention. A cellular phone 90 shown here includes a plurality of operation buttons 91 and a display unit including the electro-optical device 100 described above.
[0095]
【The invention's effect】
As described above, in the present invention, the first resin layer and the second resin layer are formed on the substrate holding the electro-optical material. Since the region where at least one of the first resin layer and the second resin layer is not formed is provided along the region where the sealing material is formed, the interface between the first resin layer and the second resin layer However, even if the adhesiveness is low from the viewpoint of preventing the permeation of moisture, such an interface does not connect the inside and the outside in the sealing material formation region, so that moisture does not enter from the outside.
[Brief description of the drawings]
FIG. 1 is a plan view of an electro-optical device as viewed from a counter substrate side.
FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.
FIG. 3 is an equivalent circuit diagram of various elements and wirings formed in a plurality of pixels arranged in a matrix in the electro-optical device.
4 is a plan view showing the configuration of each pixel formed on the TFT array substrate in the electro-optical device according to the first embodiment of the invention. FIG.
5 is a cross-sectional view of the electro-optical device according to the first embodiment of the present invention cut at a position corresponding to the line AA ′ in FIG. 4;
6 is a cross-sectional view of the vicinity of a region where a TFT array substrate and a counter substrate are bonded together by a sealing material at a corner portion of the electro-optical device shown in FIG.
7A to 7D are process cross-sectional views illustrating a method for manufacturing a TFT array substrate of the electro-optical device according to the first embodiment of the invention.
8A to 8D are process cross-sectional views of each step performed subsequent to the step shown in FIG. 7 in the method for manufacturing a TFT array substrate of the electro-optical device according to Embodiment 1 of the present invention. is there.
9A to 9C are process cross-sectional views of each step performed subsequent to the step shown in FIG. 8 in the method for manufacturing the TFT array substrate of the electro-optical device according to Embodiment 1 of the present invention. is there.
10A to 10D are process cross-sectional views of each step performed subsequent to the step shown in FIG. 9 in the method for manufacturing the TFT array substrate of the electro-optical device according to Embodiment 1 of the present invention. is there.
FIGS. 11A to 11D are process cross-sectional views of each step performed subsequent to the step shown in FIG. 10 in the manufacturing method of the TFT array substrate of the electro-optical device according to the first embodiment of the invention. FIGS. is there.
12 is a cross-sectional view of the vicinity of a region where a TFT array substrate and a counter substrate are bonded together by a sealing material at a corner portion of an electro-optical device according to a second embodiment of the present invention. FIG.
FIG. 13 is a cross-sectional view of the vicinity of a region where a TFT array substrate and a counter substrate are bonded together by a sealing material at a corner portion of an electro-optical device according to a third embodiment of the present invention.
FIG. 14 is a cross-sectional view of a vicinity of a region where a TFT array substrate and a counter substrate are bonded together by a sealing material at a corner portion of an electro-optical device according to a fourth embodiment of the present invention.
FIG. 15 is a block diagram showing a circuit configuration of an electronic apparatus using the electro-optical device according to the invention as a display device.
FIG. 16 is an explanatory diagram showing a mobile personal computer as an embodiment of an electronic apparatus using the electro-optical device according to the invention.
FIG. 17 is an explanatory diagram of a mobile phone as an embodiment of an electronic apparatus using the electro-optical device according to the invention.
FIG. 18 is a cross-sectional view of the vicinity of a region where a TFT array substrate and a counter substrate are bonded together by a sealing material in a conventional electro-optical device.
FIG. 19 is a process cross-sectional view illustrating a process of forming a concavo-convex forming resin layer and a planarizing film in a conventional method of manufacturing an electro-optical device.
[Explanation of symbols]
1a Semiconductor film
1a 'channel forming region
1b Low concentration source region
1c Low concentration drain region
1d high concentration source region
1e High concentration drain region
2a Gate insulation film
3a scanning line
3b capacitance line
4 First interlayer insulating film
5 Second interlayer insulating film
6a Data line
6b Drain electrode
6c Inter-substrate conduction electrode
7 Second photosensitive resin constituting the planarizing film
7a Flattened film
8a Light reflecting film
9a Pixel electrode
10 TFT array substrate
11 Base protective film
13 1st photosensitive resin which comprises the resin layer for uneven | corrugated formation
13a Resin layer for forming irregularities
20 Counter substrate
21 Counter electrode
23 Shading film
30 TFT for pixel switching
50 liquid crystal
53 Peripherals
60 storage capacity
100 electro-optical device
100a pixel
106 Conductive material between boards

Claims

In the electro-optical device in which the first substrate and the second substrate arranged to face each other are bonded together with a sealing material, and an electro-optical material is held in a region partitioned by the sealing material between the substrates.
A light reflection film that reflects light incident from the second substrate side toward the second substrate is formed on the surface of the first substrate that faces the second substrate.
A region on the lower layer side of the light reflecting film that overlaps the light reflecting film in a planar manner has a first resin layer having a predetermined pattern as a projection for forming irregularities, and the first resin layer on the first resin layer. A second resin layer is formed for smoothening the level difference caused by the presence or absence of the projections for forming irregularities;
A region where at least one of the first resin layer and the second resin layer is not formed is provided along a region where the sealing material is formed in a region overlapping the sealing material forming region in plan view. electro-optical apparatus characterized by being.

2. The electro-optical device according to claim 1, wherein each of the first resin layer and the second resin layer is formed so as to avoid a region that overlaps with a region where the sealing material is formed in a plane.

The region where both the first resin layer and the second resin layer are not formed in a part of the width direction in the region overlapping the formation region of the sealing material in a plane in claim 1 or 2. An electro-optical device provided along a formation region of the sealing material.

3. The region according to claim 1, wherein one of the first resin layer and the second resin layer is not formed in a part of the width direction in the region overlapping the formation region of the sealing material in a plane. An electro-optical device provided along a formation region of the sealing material.

In any one of claims 1 to 4, wherein the electro-optical material, an electro-optical device, which is a liquid crystal.

Electronic device characterized by using as a display device the electro-optical device as defined in any of claims 1 to 5.