JP3861499B2 - マトリクス型表示装置の駆動方法、表示装置および電子機器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、画質劣化の発生を抑え、かつ、消費電力を極めて低く抑えたマトリクス型表示装置の駆動方法、マトリクス型表示装置および電子機器に関する。
【０００２】
【従来の技術】
携帯電話のような携帯型電子機器に用いられる表示装置には、より多くの情報が表示できるように、表示ドット数が年々増加している。一方、携帯型電子機器は、電池駆動が原則であるため、低消費電力であることが強く求められている。したがって、携型型電子機器に用いられる表示装置には、高解像度化と、低消費電力化という一見すると相矛盾する２つの特性が求められている。そこで、これを解決するために、高解像度が要求される場合には、全画面表示とする一方、それ以外の場合には、画面の一部領域だけを表示させ、他の領域を非表示状態として、低消費電力化の試みがなされている。
【０００３】
【発明が解決しようとする課題】
しかしながら、高解像度が要求されない場合に、画面の一部領域だけを表示させても、意外と低消費電力化が図られないという問題が発生した。また、画面の一部領域だけを表示させ、他の領域を非表示状態とする構成は、回路の複雑化を招くといった問題も発生した。
【０００４】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、画質劣化の発生を抑えた上で、高解像度化、低消費電力化、さらには、構成の簡略化を図ることが可能なマトリクス型表示装置の駆動方法、および、この駆動回路を備えるマトリクス型表示装置、並びに、この表示装置を備えた電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るマトリクス型表示装置の駆動方法にあっては、複数の走査線と複数のデータ線との各交差に対応して設けられた画素をスイッチング素子により駆動するマトリクス型表示装置の駆動方法であって、前記複数の走査線のうち、一部の走査線を有する第１の領域のみを表示状態とする一方、その他の走査線を有する第２の領域を非表示とする場合に、前記第２の領域に属する走査線の各々に対し、前記スイッチング素子を非導通状態とする非選択信号を供給し、前記非選択信号は、前記データ線に供給される信号における電圧振幅の中間値を基準電位として高電位側の非選択電圧及び低電位側の非選択電圧からなり、１以上の垂直走査期間毎に前記高電位側の非選択電圧と前記低電位側の非選択電圧とで反転されることを特徴としている。
【０００６】
消費電力を低く抑えるという観点のみを考慮すると、非表示領域である第２の領域に属する走査線の各々に対し、データ線に供給される信号の中間値に相当する信号を供給する構成が望ましい、と考えられる。しかしながら、この構成では、中間値に相当する電圧を別途生成する必要があるので、さらに、走査線を駆動する回路において、中間値に相当する電圧の信号を別途選択する必要もあるので、電圧形成回路や走査線駆動回路の構成が複雑化する。
【０００７】
これに対して、本発明によれば、第２の領域に属する走査線の各々に対しては、非選択信号が、中間値を基準として１以上の垂直走査期間毎に反転して供給されるので、電圧実効値はほぼゼロとなる上で、中間値に相当する電圧の信号を生成する必要もないし、選択する必要もない。このため、構成が簡略化される。さらに、１以上の垂直走査期間毎、より好ましくは１垂直走査期間よりも長い期間毎に電圧レベルを切換えているので、当該走査線に供給される信号の周波数も低下する。このため、走査線を駆動する回路において電圧切り換え動作に伴う電力消費が抑えられるとともに、走査線や駆動回路に付随する容量が電圧切り換えによって充放電することで消費される電力も抑えられる。
【０００８】
また、本発明において、前記第１の領域に属する走査線の各々に対し、１水平走査期間を分割した一方の期間において、前記スイッチング素子を導通状態とする選択信号と、前記一方の期間以外の期間において、前記スイッチング素子を非導通とする非選択信号とを、前記データ線に供給される信号における電圧振幅の中間値を基準電位として所定の期間毎に反転して供給することが望ましい。この構成によれば、表示領域である第１の領域に属する走査線の各々に対して供給される信号は、すべての走査線を表示領域とする通常の状態と比べて何ら変わることはない。このため、デューティ比を変更させることに伴う構成の複雑化が回避されるとともに、第１の領域の表示品位が、通常の状態に比べて低下することもない。
【０００９】
さらに、本発明においては、前記第２の領域を非表示とする前に、前記走査線の各々に対して、前記選択信号を供給することが望ましい。上述したように、本発明における画素はスイッチング素子により駆動されるので、ある画素が第２の領域に属することになる場合には、以前に書き込まれた電荷が、スイッチング素子の非導通状態によってそのまま保持されることになる。このため、すべての走査線を表示領域とする通常の状態から、第２の領域を非表示とする状態に移行する場合には、第２の領域に含まれることとなる画素をすべて一旦オフ表示にする段階を経るのが望ましい。本発明では、この段階を経ることが可能となる。
【００１０】
また、上記目的を達成するために、本発明に係るマトリクス型表示装置の駆動方法にあっては、複数の走査線と複数のデータ線との各交差に対応して設けられた画素をスイッチング素子により駆動するマトリクス型表示装置の駆動方法であって、前記複数の走査線のうち、一部の走査線を有する第１の領域のみを表示状態とする一方、その他の走査線を有する第２の領域を非表示とする場合に、前記第２の領域に属する走査線が選択されたときには、前記データ線の各々に対し、当該データ線に供給される信号における電圧振幅の中間値を基準電位とする高電位側データ電圧及び低電位側データ電圧からなる信号を、その中間値を基準として１以上の水平走査期間毎に極性反転して供給することを特徴としている。
【００１１】
非表示領域である第２の領域に属する走査線が選択されたとき、データ線の各々に対しては、消費電力を低く抑えるという観点のみを考慮すると、正側電圧レベルおよび負側電圧レベルの中間値に相当する信号を供給する構成が望ましい、と考えられる。しかしながら、この構成では、中間値に相当する電圧を別途生成する必要があるので、さらに、データ線を駆動する回路において正側電圧レベルおよび負側電圧レベルのほかに、これらの中間値に相当する電圧の信号を別途選択する必要があるので、電圧形成回路やデータ線駆動回路の構成が複雑化する。
【００１２】
これに対して、本発明によれば、第２の領域に属する走査線が選択されたときには、データ線の各々に対して、正側電圧レベルおよび負側電圧レベルの信号が、その中間値を基準として１以上の水平走査期間毎に反転して供給されるので、電圧実効値をほぼゼロとした上で、中間値に相当する電圧の信号を生成する必要もないし、選択する必要もない。このため、構成が簡略化される。さらに、データ線に供給される信号は、１以上の水平走査期間毎、より好ましくは１水平走査期間より長い期間毎に極性反転して、より長い周期でデータ線の供給電圧レベルをスイッチングする構成で足りるとともに、当該データ線を駆動する周波数も低下するので、データ線を駆動する回路における電圧の切り換え動作に伴う電力消費が抑えられるとともに、電圧の切り換えに伴なって回路や配線に付随する容量が充放電することで消費される電力も抑えられる。
【００１３】
ここで、本発明において、前記第２の領域に属する走査線が選択されたときにおける前記高電位側データ電圧及び前記低電位側データ電圧の反転周期は、前記第２の領域に属する走査線数を２以上の整数で割った商分の水平走査期間であることが望ましい。このようにすると、第２の領域に属する走査線が選択されたときに、正側電圧レベルの信号が供給される期間と、負側レベルの信号が供給される期間とが、第２の領域の非表示期間が長期にわたったとしても、互いに等しくなる。非表示画素に印加される実効電圧を、ほぼゼロとして均一化することできる。なお、本発明において、第２の領域に属する走査線数を２で割った商分の水平走査期間とすると、極性反転周期が最長となるので、電圧の切り換え動作に伴って消費される電力や、電圧切り換えに伴って回路や配線に付随する容量が充放電することで消費される電力などが最も抑えられることとなる。
【００１４】
また、本発明において、前記第１の領域に属する走査線が選択されたときには、前記データ線の各々に対し、前記正側電圧レベルおよび前記負側電圧レベルからなる信号を、１水平走査期間において前記スイッチング素子を導通状態とする選択信号が供給される期間と、１水平走査期間において前記スイッチング素子を非導通状態とする非選択信号が供給される期間とに、前記中間値を基準とする前記選択信号の極性に対応して、交互に供給することが望ましく、より好ましくは１水平走査期間内において正側電圧レベルと負側電圧レベルとが略同一期間供給されることが望ましい。このように構成すると、表示領域である第１の領域に属する走査線が選択されたとき、いかなるパターンを表示させても、データ線の各々に対しては、正側電圧レベルおよび負側電圧レベルからなる信号が、１水平走査期間において選択信号の供給期間と非選択信号の供給期間とにおいてそれぞれ供給されるので、保持期間において表示画素に印加される電圧実効値は、ほぼ互いに等しくなる。このため、本来同じ濃度となるべき画素同士において、保持期間におけるリークの相違により実効電圧が異なってしまうという問題が回避されて、表示品位の低下が防止される。
【００１５】
一方、本発明においては、前記第２の領域を非表示とする前に、前記第２の領域に属することになる走査線が選択されるときには、オフ表示させる信号を供給することが望ましい。上述したように、本発明における画素はスイッチング素子により駆動されるので、ある画素が第２の領域に属することになる場合には、それ以前に書き込まれた電荷が、スイッチング素子の非導通状態によってそのまま保持されることになる。このため、すべての走査線を表示領域とする通常の状態から、第２の領域を非表示とする状態に移行する場合に、第２の領域に含まれることとなる画素をすべて一旦オフ表示にする段階を経た方が、第２の領域における非表示状態を確実にすることができる。
【００１６】
また、上記目的を達成するために、本発明に係るマトリクス型表示装置にあっては、複数の走査線と複数のデータ線との各交差に対応して設けられた画素をスイッチング素子により駆動するマトリクス型表示装置であって、前記複数の走査線のうち、一部の走査線を有する第１の領域のみを表示状態とする一方、その他の走査線を有する第２の領域を非表示とする場合に、前記第１の領域に属する走査線の各々に対し、１水平走査期間を分割した一方の期間において、前記スイッチング素子を導通状態にする選択信号と、前記一方の期間以外の期間において、前記スイッチング素子を非導通にする非選択信号とを、前記データ線に供給される信号における電圧振幅の中間値を基準電位として所定の期間毎に反転して供給する一方、前記第２の領域に属する走査線の各々に対し、前記非選択信号を供給し、前記非選択信号は、前記中間値を基準電位として高電位側の非選択電圧及び低電位側の非選択電圧からなり、１以上の垂直走査期間毎に前記高電位側の非選択電圧と前記低電位側の非選択電圧とで反転される走査線駆動回路と、前記データ線の各々に対して、前記第１の領域に属する走査線が選択されたときには、前記中間値を基準電位として高電位側データ電圧及び低電位側データ電圧からなる信号を、１水平走査期間における前記選択信号の供給期間と１水平走査期間における前記非選択信号の供給期間とに、交互に供給する一方、前記第２の領域に属する走査線が選択されたときには、高電位側データ電圧及び低電位側データ電圧の信号を、前記中間値を基準電位として１以上の水平走査期間毎に反転して供給するデータ線駆動回路とを具備することを特徴としている。
【００１７】
本発明では、上述したような効果を、走査線側とデータ線側との双方で奏することができる。したがって、この相乗効果により、なお一層の低消費電力化、さらには、画質劣化の発生を抑えた上で、高解像度化、構成の簡略化を図ることが可能となる。
【００１８】
ここで、本発明において、前記走査線駆動回路は、相隣接する走査線に対して供給する選択信号の極性を、前記中間値を基準として交互に反転することが望ましい。画素を駆動するスイッチング素子の電流−電圧特性は、正極性側の電圧を印加した場合と負極性側の電圧を印加した場合とで若干異なって、画素への印加電圧が異なる場合があるが、本発明によれば、隣接する走査線において供給される選択電圧の極性が反転するとともに、データ信号の極性も選択信号の極性に対応しているので、偶数番目の走査線に位置する画素と奇数番目の走査線に位置する画素への印加電圧が交互に極性反転することになる。このため、その画素の表示むらが目立たず、極性反転駆動周波数が高いのでフリッカも目立たない。
【００１９】
また、本発明において、前記第２の領域を非表示とする前に、前記走査線駆動回路は、前記走査線の各々に対して、前記選択信号を供給する一方、前記データ線駆動回路は、前記第２の領域に属することになる走査線が選択されるときには、オフ表示させる信号を供給することが望ましい。この構成によれば、上述したように、すべての走査線を表示領域とする通常の状態から、第２の領域を非表示とする状態に移行する場合に、第２の領域に含まれることとなる画素がすべて一旦オフ表示されるので、第２の領域における非表示状態を確実にすることができる。
【００２０】
一方、本発明においては、前記データ線駆動回路は、
前記画素に表示させる表示データを記憶するメモリを備え、
前記第１の領域に属する走査線が選択されたときには、前記メモリから表示データを読み出して、当該表示データに基づいて、前記正側電圧レベルおよび前記負側電圧レベルからなる信号を生成する一方、前記第２の領域に属する走査線が選択されたときには、前記メモリからの読み出しを停止することが望ましい。この構成において、第２の領域に属する走査線が選択された場合とは、表示を行う必要がない場合である。本発明によれば、このような場合に、メモリの読み出しが停止されるので、これに伴って消費電力が抑えられる結果、さらなる低消費電力化が図られることとなる。
【００２１】
さらに、本発明において、階調制御信号を生成する階調制御信号生成回路を備え、前記第１の領域に属する走査線が選択されたとき、前記データ線駆動回路は、当該走査線に位置する画素への表示データを、当該画素において表示させる階調に対応するように、前記階調制御信号のタイミングに応じて変調して、対応するデータ線を介して供給する一方、前記第２の領域に属する走査線が選択されたとき、前記階調制御信号生成回路における階調制御信号の生成が停止するとともに、前記データ線駆動回路は、変調を停止することが望ましい。この構成によれば、表示を行う必要がない場合に、階調制御信号の生成が停止されるとともに、階調に応じた信号を変調する動作が停止するので、さらなる低消費電力化が図られることとなる。
【００２２】
また、本発明において、前記スイッチング素子は二端子型スイッチング素子であり、前記マトリクス型表示装置は、一対の基板間に電気光学材料が挟持されてなり、前記画素は、前記一対の基板のうち、一方の基板に設けられた複数の走査線と他方の基板に設けられた複数のデータ線との間に、前記二端子型スイッチング素子と前記電気光学材料とが直列接続されてなることが望ましい。本発明では、スイッチング素子として、トランジスタのような三端子型を用いることも可能ではあるが、一方の基板において、走査線およびデータ線を交差させて形成する必要があるので、配線ショートの可能性が高くなる点に難がある。また、製造プロセスも複雑化する。これに対して、二端子型を用いると、一方の基板に走査線が形成され、他方の基板にデータ線が形成されるので、配線ショートが原理的に発生しない点で有利である。また、製造プロセスも三端子型を用いる場合と比べると簡略化される。
【００２３】
さらに、本発明において、前記二端子型スイッチング素子は、前記走査線または前記データ線のいずれかに接続された導電体／絶縁体／導電体の構造を有することが望ましい。このうち、第１層の導電体は、そのまま走査線またはデータ線として用いることが可能であり、また、絶縁体は、この第１層の導電体を陽極酸化することで形成されるため、製造プロセスの簡略化がなお一層図られることとなる。
【００２４】
くわえて、上記目的を達成するために、本発明に係る電子機器にあっては、上記マトリクス型表示装置を備えることを特徴としている。したがって、この電子機器にあっては、上述したように、表示装置において、画質劣化の発生を抑えた上で、高解像度化、一層の低消費電力化、さらには、構成の簡略化を図ることが可能となる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２６】
＜電気的構成＞
はじめに、本発明の実施形態に係る表示装置の電気的構成について説明する。図１は、この電気的構成を示すブロック図である。この図に示されるように、液晶パネル１００には、複数本のデータ線（セグメント電極）２１２が列（Ｙ）方向に延在して形成される一方、複数本の走査線（コモン電極）３１２が行（Ｘ）方向に延在して形成されるとともに、データ線２１２と走査線３１２との各交点に対応して画素１１６が形成されている。さらに、各画素１１６は、電気光学材料（液晶層）１１８と、スイッチング素子の一例であるＴＦＤ（Thin Film Diode）のような二端子型スイッチング素子（以下、ＴＦＤという）２２０との直列接続からなる。ここで、本実施形態にあっては、説明の便宜上、走査線３１２の総数を２００本とし、データ線２１２の総数を１６０本として、２００行×１６０列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。また、データ線駆動回路２５０は、各データ線２１２に、データ信号Ｘ１〜Ｘ１６０をそれぞれ供給するものであり、走査線駆動回路３５０は、各走査線３１２に、走査信号Ｙ１〜Ｙ２００をそれぞれ供給するものである。
【００２７】
なお、図１において、ＴＦＤ２２０はデータ線２１２の側に接続され、液晶層１１８が走査線３１２の側に接続されているが、これとは逆に、ＴＦＤ２２０が走査線３１２の側に、液晶層１１８がデータ線２１２の側にそれぞれ接続される構成でも良い。
【００２８】
次に、制御回路４００は、データ線駆動回路２５０および走査線駆動回路３５０に対して、後述する各種制御信号やクロック信号などを供給するものである。なお、データ線駆動回路２５０、走査線駆動回路３５０および制御回路４００の詳細についても、後述することとする。
【００２９】
また、駆動電圧形成回路５００は、データ信号として用いられる電圧レベルＶＤＰ、ＶＤＮ、および、走査信号として用いられる電圧レベルＶＳＰ、ＶＨＰ、ＶＨＮ、ＶＳＮをそれぞれ生成するものである。なお、電圧レベルＶＤＰ、ＶＨＰは同一レベルとして共用され、同様に、電圧レベルＶＤＮ、ＶＨＮは同一レベルで共用されるが、本実施形態にあっては説明の便宜上、これら電圧レベルを別個の表記として説明することとする。そして、電源回路６００は、制御回路４００や駆動電圧形成回路５００に電源を供給するものである。
【００３０】
＜パネル構成＞
次に、液晶パネル１００の詳細構成について説明する。図２は、その構造を示す部分破断斜視図である。この図に示されるように、液晶パネル１００は、素子基板２００と、これに対向配置される対向基板３００とを備えている。このうち、素子基板２００の対向面には、ＩＴＯ（Indium Tin Oxide）などの透明導電体からなる画素電極２３４がＸ方向およびＹ方向にマトリクス状に配列しており、このうち、同一列に配列する２００個の画素電極２３４が、Ｙ方向に延在するデータ線２１２の１本に、それぞれＴＦＤ２２０を介して接続されている。ここで、ＴＦＤ２２０は、基板側からみると、タンタル単体やタンタル合金などから形成され、データ線２１２とは枝分かれした第１の導電体２２２と、この第１の導電体２２２を陽極酸化してなる絶縁体２２４と、クロム等などの第２の導電体２２６とから構成されて、導電体／絶縁体／導電体のサンドイッチ構造を採る。このため、ＴＦＤ２２０は、電流−電圧特性が正負双方向にわたって非線形となるダイオードスイッチング特性を有することになる。
【００３１】
また、絶縁体２０１は透明性および絶縁性を有するものであり、これが設けられる理由は、第２の導電体２２６の堆積後における熱処理により、第１の導電体２２２が剥離しないようにするため、および、第１の導電体２２２に不純物が拡散しないようにするためである。したがって、これらが問題とならない場合には、絶縁体２０１は省略可能である。
【００３２】
一方、対向基板３００の対向面には、走査線３１２がＸ方向に延在し、かつ、画素電極２３４と対向するように形成されている。そして、このように構成された素子基板２００と対向基板３００とは、シール材およびスペーサ（ともに図示省略）によって、一定の間隙を保っており、この閉空間に、電気光学材料として例えばＴＮ（Twisted Nematic）型の液晶１０５が封入されて、これにより、図１における液晶層１１８が形成されることとなる。すなわち、液晶層１１８は、データ線２１２と走査線３１２との交点において、当該走査線３１２と、画素電極２３４と、両者の電極間に挟持される液晶１０５とで構成されることになる。
【００３３】
したがって、このような構成において、走査線３１２を介して、走査信号として選択電圧を印加すると、当該ＴＦＤが導通状態となる。この導通状態の際に、データ線２１２を介してデータ信号を印加すると、当該ＴＦＤに接続された液晶層に所定の電荷が蓄積される。電荷蓄積後、非選択電圧を印加して、当該ＴＦＤを非導通状態としても、当該ＴＦＤのリーク（オフリーク）が少なく、かつ、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各ＴＦＤを駆動して蓄積させる電荷の量を制御することによって、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となっている。
【００３４】
なお、データ線２１２と走査線３１２を入れ替えて、２１２を走査線、３１２をデータ線としてもよく、信号と配線の関係を入れ替えても全く同様に表示動作することができる。
【００３５】
ほかに、対向基板３００には、液晶パネル１００の用途に応じて、例えば、ストライプ状や、モザイク状、トライアングル状等に配列されたカラーフィルタが設けられ、さらに、金属材料や樹脂などからなるブラックマトリクスが設けられる。くわえて、素子基板２００および対向基板３００の各対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面には配向方向に応じた偏光板がそれぞれ設けられる（いずれも図示省略）。
【００３６】
ただし、液晶パネル１００においては、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光板などが不要となるため、光利用効率が高まり、このため液晶パネルの高輝度化や低消費電力化などの点において有利である。また、液晶パネル１００を反射型とする場合、画素電極２３４をアルミニウムなどの反射率の高い金属膜などから構成しても良いし、素子基板２００を不透明な半導体基板から構成しても良い。
【００３７】
なお、ＴＦＤ２２０は、二端子型スイッチング素子の一例であり、他に、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Metal Semi-Insulator）などの素子を二端子型スイッチング素子として用いても良い。また、これら素子を２つ逆向きに直列接続または並列接続しても良い。こうすると、ダイオードスイッチング特性が、正負双方向にわたって対称化されるという利点もある。
【００３８】
＜制御回路＞
次に、制御回路４００の詳細構成について説明する。図３は、制御回路４００の構成を示すブロック図である。図において、高周波発振回路４００６は、後述する階調タイミングパルスＧＣＰの源振信号として用いる高周波パルス信号を生成するものである。このため、高周波パルス信号の周波数は、１／２水平走査期間を規定する低周波パルス信号よりも遙かに高く、３ＭＨｚ程度である。また、分周回路４００４は、高周波発振回路４００６から出力される高周波パルス信号を分周して、水平走査の基準となる低周波パルス信号を生成するものである。ここで、本実施形態にあっては、１水平走査期間を前半期間と後半期間とに分割して駆動を行う構成となっているので、この低周波パルス信号は、１／２水平走査期間を規定するために用いられる。このため、低周波パルス信号の周波数は、３０ｋＨｚ程度である。制御信号生成回路４００２は、分周回路４００４から出力された低周波パネル信号に基づいて、各種制御信号やクロック信号（ＰＤ、ＹＤ、ＹＣＬＫ、ＭＹ、ＩＮＨ、ＬＰ、ＭＸ、ＲＥＳ等）などを生成するものである。
【００３９】
ここで、階調制御信号生成回路４００８は、分周回路４００４による低周波パルス信号で規定される１／２水平走査期間において、高周波発振回路４００６による高周波パルス信号を、階調を示す表示データのウェイト（重み付け）に応じて配列させて、図１０に示されるような階調タイミングパルス（階調制御信号）ＧＣＰを生成するものである。なお、図１０において、階調タイミングパルスＧＣＰは、説明の便宜のために等ピッチで配列しているが、実際には、スイッチング素子を介して液晶に印加した電圧に対する画素の光透過率特性（電圧−透過率特性）の非線形性を補償するように、パルスの間隔を部分的に又は全体的に不均一にすることがある。
【００４０】
さて、制御信号生成回路４００２は、分周回路４００４による低周波パルス信号にしたがって、次のような各種制御信号やクロック信号などを生成する。第１に、部分表示制御信号ＰＤは、ある走査線３１２が含まれる領域だけ表示状態として、それ以外の走査線３１２が含まれる領域については非表示領域とする場合（部分表示の場合）には、表示領域に含まれる走査線３１２が選択される期間だけＨレベルとなり、それ以外の期間ではＬレベルとなる信号である。第２に、開始パルスＹＤは、図５に示されるように、１垂直走査期間（１フレーム）の最初に出力されるパルスである。第３に、クロック信号ＹＣＬＫは、走査線側の基準信号であり、図５に示されるように、１水平走査期間に相当する１Ｈの周期を有する。第４に、交流駆動信号ＭＹは、走査線側において液晶画素を交流駆動するために用いる信号であり、図５に示されるように、１水平走査期間１Ｈ毎に信号レベルが反転し、かつ、同一の走査線が選択される水平走査期間においては１フレーム毎に信号レベルが反転する。このため、交流駆動信号ＭＹによって、１水平走査期間毎に液晶画素への印加電圧の極性が反転し、かつ、その極性が１垂直走査期間毎に反転する駆動が制御されることとなる。第５に、制御信号ＩＮＨは、１水平走査期間の後半期間を選択するための信号であり、図５に示されるように、当該後半期間にＨアクティブとなる。第６に、ラッチパルスＬＰは、データ線側において、データ信号をラッチするためのものであり、図１０に示されるように、１水平走査期間の最初に出力される。第７に、リセット信号ＲＥＳは、データ線側において１水平走査期間の前半期間と後半期間とを規定するためのパルスであり、図１０に示されるように、前半期間と後半期間との最初に出力される。第８に、交流駆動信号ＭＸは、データ線側において液晶画素を交流駆動するために用いる信号であり、図１０に示されるように、ある水平走査期間１Ｈの後半期間から次の水平走査期間１Ｈの前半期間まで同レベルを維持し、その後、レベル反転する信号である。なお、１水平走査期間の後半期間における交流駆動信号ＭＸと、同期間における交流駆動信号ＭＹとは、互いに反転レベルとなるように設定される。
【００４１】
また、制御信号生成回路４００２は、部分表示制御信号ＰＤをＬレベルとする場合、階調制御信号生成回路４００８に対して階調タイミングパルスＧＣＰの生成を停止させる制御を行う。
【００４２】
なお、分周回路４００４を低周波発振回路に置き換えて、高周波発振回路４００６とともに２つの発振回路を備える構成としても良い。
【００４３】
＜走査線駆動回路＞
次に、走査線駆動回路３５０の詳細について説明する。図４は、この走査線駆動回路３５０の構成を示すブロック図である。この図において、シフトレジスタ３５０２は、走査線本数に対応する２００ビットシフトレジスタであり、１フレームの最初に供給される開始パルスＹＤを、１水平走査期間の周期を有するクロック信号ＹＣＬＫにしたがって順次シフトして、転送信号ＹＳ１、ＹＳ２、……、ＹＳ２００として出力するものである。ここで、転送信号ＹＳ１〜ＹＳ２００は、各走査線にそれぞれ１対１に対応して、どの走査線３１２を選択すべきかを指定するものである。
【００４４】
続いて、電圧選択信号形成回路３５０４は、交流駆動信号ＭＹと制御信号ＩＮＨとから、各走査線３１２に対して印加すべき電圧を定める電圧選択信号を出力するものである。ここで、本実施形態において、表示領域に含まれる走査線３１２に印加される走査信号の電圧は、ＶＳＰ（正側選択電圧）、ＶＨＰ（正側非選択電圧）、ＶＨＮ（負側非選択電圧）、ＶＳＮ（負側選択電圧）の４値であり、このうち、選択電圧であるＶＳＰまたはＶＳＮが実際に印加される期間は、１水平走査期間の後半期間である。さらに、選択電圧が印加された後に印加される非選択電圧は、選択電圧がＶＳＰであればＶＨＰであり、選択電圧がＶＳＮであればＶＨＮであって、当該選択電圧により一義的に定まっている。
【００４５】
このため、部分表示制御信号ＰＤがＨレベルである場合、電圧選択信号形成回路３５０４は、走査信号の電圧レベルが次のような関係となるように、電圧選択信号を生成する。すなわち、第１に、ある走査線に対応する転送信号がＨレベルになって、当該走査線が選択されると、制御信号ＩＮＨがＨレベルとなる期間（１水平走査期間の後半期間）での交流駆動信号ＭＹに応じた選択電圧とし、第２に、制御信号ＩＮＨがＬレベルに遷移後、当該選択電圧に対応する非選択電圧となるように、電圧選択信号形成回路３５０４は電圧選択信号を生成する。具体的には、電圧選択信号形成回路３５０４は、制御信号ＩＮＨがＨアクティブとなる期間において、交流駆動信号ＭＹがＨレベルであれば正側選択電圧ＶＳＰを選択させる電圧選択信号を当該期間に出力し、この後、正側非選択電圧ＶＨＰを選択させる電圧選択信号を出力する一方、交流駆動信号ＭＹがＬレベルであれば負側選択電圧ＶＳＮを選択させる電圧選択信号を当該期間に出力し、この後、負側非選択電圧ＶＨＮを選択させる電圧選択信号を出力することとなる。
【００４６】
なお、本発明の実施形態においては、走査線やデータ線に印加される電位の正（正極性）と負（負極性）は、データ線に印加される信号の中間電位を基準として高電位側を正、低電位側を負としている。
【００４７】
一方、本実施形態において、非表示領域に含まれる走査線３１２に印加される走査信号の電圧は、ＶＨＰ、ＶＨＮの２値のみである。このため、部分表示制御信号ＰＤがＬレベルである場合、電圧選択信号形成回路３５０４は、走査信号の電圧レベルが次のような関係となるように、電圧選択信号を生成する。すなわち、第１に、ある走査線に対応する転送信号がＨレベルになって、当該走査線が選択されるとともに、制御信号ＩＮＨがＨレベルとなって、１水平走査期間の後半期間が選択されると、正側非選択電圧ＶＨＰ、負側非選択電圧ＶＨＮの一方から他方への反転するように、電圧選択信号形成回路３５０４は電圧選択信号を生成する。
【００４８】
さて、レベルシフタ３５０６は、電圧選択信号形成回路３５０４によって出力される電圧選択信号の電圧振幅を拡大するものである。そして、セレクタ３５０８は、電圧振幅が拡大された電圧選択信号によって指示される電圧を、実際に選択して、対応する走査線３１２の各々に供給するものである。
【００４９】
＜走査信号の電圧波形＞
次に、上記構成の走査線駆動回路３５０によって供給される走査信号の電圧波形について検討する。まず、説明の便宜上、全画面表示を行う場合、すなわち、部分表示制御信号ＰＤが常にＨレベルである場合を想定する。この場合、走査信号の電圧波形は、図５に示される通りとなる。すなわち、開始パルスＹＤが、クロック信号ＹＣＬＫによりシフトレジスタ３５０２において１水平走査期間１Ｈ毎に順次シフトされて、これが転送信号ＹＳ１〜ＹＳ２００として出力されるとともに、制御信号ＩＮＨにより１水平走査期間１Ｈの後半期間が選択され、さらに、当該後半期間における交流駆動信号ＭＹのレベルに応じて走査信号の選択電圧が定められるので、１本の走査線に供給される走査信号の電圧は、当該走査線が選択される水平走査期間の後半期間において、交流駆動信号ＭＹが例えばＨレベルであれば正側選択電圧ＶＳＰとなり、その後、当該選択電圧に対応する正側非選択電圧ＶＨＰを保持する。そして、１フレーム経過して、１水平走査期間の後半期間においては、交流駆動信号ＭＹのレベルが反転してＬレベルとなるので、当該走査線に供給される走査信号の電圧は、負側選択電圧ＶＳＮとなり、その後、当該選択電圧に対応する負側非選択電圧ＶＨＮを保持することになる。例えば、図５に示されるように、ある第ｎフレームにおいて最初に選択される走査線の走査信号Ｙ１の電圧は、当該水平走査期間の後半期間に正側選択電圧ＶＳＰとなり、その後、非選択電圧ＶＨＰを保持し、次の第（ｎ＋１）フレームにおいて、最初の１水平走査期間の後半期間に負側選択電圧ＶＳＮとなり、その後、負側非選択電圧ＶＨＰを保持する、というサイクルの繰り返しとなる。
【００５０】
一方、交流駆動信号ＭＹは、１水平走査期間１Ｈ毎に信号レベルが反転するので、隣接する走査線に供給される走査信号の電圧も、１水平走査期間１Ｈ毎に交互に極性が反転する関係となる。例えば、図５に示されるように、ある第ｎフレームにおいて最初に選択される走査線への走査信号Ｙ１の電圧が、当該水平走査期間の後半期間において正側選択電圧ＶＳＰであれば、２番目に選択される走査線への走査信号Ｙ２の電圧は、当該水平走査期間の後半期間において負側選択電圧ＶＳＮとなる。
【００５１】
次に、部分表示を行う場合における走査信号について検討する。ここでは、例として、図６に示されるような部分表示、具体的には、液晶パネル１００において、上から数えて１〜４０本目の走査線によって走査される画素領域および６１〜２００本目の走査線によって走査される画素領域を、それぞれ非表示領域とする一方、４１〜６０本目の走査線によって走査される画素領域を表示領域とする部分表示を行う場合について想定する。
【００５２】
部分表示の場合においても、開始パルスＹＤが、クロック信号ＹＣＬＫにより１水平走査期間１Ｈ毎に順次シフトされて、これが転送信号ＹＳ１〜ＹＳ２００として出力される点は、全画面表示の場合と同様である。ただし、部分表示制御信号ＰＤは、図７に示されるように、１垂直走査期間のうち、６１〜２００本目、および、次のフレームにおいて１〜４０本目の走査線が選択される計１８０水平走査期間においてＬレベルとなるので、当該１８０水平走査期間において、当該走査線に対応する転送信号ＹＳ１〜ＹＳ４０およびＹＳ６１〜ＹＳ２００がＨレベルに遷移するとともに、制御信号ＩＮＨがＨレベルとなると、１〜４０本目および６１〜２００本目の走査線に供給される走査信号の各電圧レベルは、非選択電圧ＶＨＰからＶＨＮに、または、非選択電圧ＶＨＮからＶＨＰに切り替えられることとなる。
【００５３】
一方、部分表示制御信号ＰＤは、１垂直走査期間のうち、４１〜６０本目の走査線が選択される計２０水平走査期間においてＨレベルとなるから、当該２０水平走査期間において、４１〜６０本目の走査線に供給される走査信号に限って言えば、全画面表示の場合と同様となる。
【００５４】
したがって、図６に示されるような部分表示を行う場合の走査信号、特に、非表示領域と表示領域との境界付近の走査線に供給される走査信号は、図７に示される通りとなる。すなわち、非表示領域たる１〜４０本目の走査線および６１〜２００本目の走査線への走査信号Ｙ１〜Ｙ４０およびＹ６１〜Ｙ２００は、対応する走査線の水平走査期間の中間において、それぞれ非選択電圧ＶＨＰ、ＶＨＮの一方から他方に切り替えられる。このため、本実施形態にあっては、非表示領域への走査信号は、１フレーム毎に非選択電圧の極性が反転されることとなる。
【００５５】
ここで、低消費電力化を図るという観点のみから言えば、非表示領域への走査信号は、データ信号として印加される電圧ＶＤＰ、ＶＤＮの中間電圧とする構成が望ましいが、この構成では、駆動電圧形成回路５００（図１参照）が、別途中間電圧を形成する必要があるだけでなく、電圧選択信号形成回路３５０４（図４参照）による電圧選択信号においてもビット数が余計に必要となり、さらに、セレクタ３５０８の選択範囲が広がってしまうので、構成が複雑化する。これに対し本実施形態によれば、構成そのものは、全画面表示のみを行う従来の構成と大差ないので、構成の複雑化は防止される。その上で、非選択領域への走査信号は、非選択電圧という低い電圧を、１フレーム分に相当する１Ｖという極めて長い間隔でスイッチングするのみによって生成されるので、部分表示を行う場合において走査線駆動回路３５０により消費される電力を、データ信号の中間電圧を供給する構成並に低く抑えることが可能となる。
【００５６】
なお、非選択電圧のスイッチング間隔は、本実施形態では、１フレーム分に相当する１Ｖという期間であったが、それよりも長い間隔とする方が、スイッチングに伴う電力消費が抑えられる。このため、非選択電圧のスイッチング間隔は、図８に示されるように、２フレーム分に相当する２Ｖとしても良いし、それ以上の期間でも良い。ただし、非表示領域への走査信号を、非選択電圧ＶＨＰ、ＶＨＮの一方に固定するのは、交流駆動を前提とする表示装置においては好ましくない。
【００５７】
一方、表示領域たる４１〜６０本目の走査線への走査信号Ｙ４１〜Ｙ６０は、水平走査期間の後半期間に選択電圧ＶＳＰまたはＶＳＮの一方となった後、その選択電圧に対応する非選択電圧に保持されるとともに、１フレーム経過後の水平走査期間の後半期間に他方の選択電圧となり、その後、その選択電圧に対応する非選択電圧となる、というサイクルの繰り返しとなる。したがって、表示領域の走査線に供給される走査信号について言えば、全画面表示のみを行う従来構成となんら変わることはなく、このため、部分表示を行う場合において、表示領域における表示品位は、全画面表示の場合と比較して表示品位が低下するといった不具合も発生しない。
【００５８】
＜データ線駆動回路＞
次に、データ線駆動回路２５０の詳細について説明する。図９は、このデータ線駆動回路３５０の構成を示すブロック図である。この図において、アドレス制御回路２５０２は、表示データの読み出しに用いる行アドレスを生成するためのものであり、当該行アドレスを、１フレームの最初に供給される開始パルスＹＤによりリセットするとともに、１水平走査期間毎に供給されるラッチパルスＬＰで歩進させる構成となっている。ただし、部分表示制御信号ＰＤがＬレベルとなると、アドレス制御回路２５０２は、行アドレスの供給を禁止する。
【００５９】
表示データＲＡＭ２５０４は、２００行×１６０列に配列する画素に対応する記憶領域を有するデュアルポートＲＡＭであり、書き込み側は、制御回路４００から供給される表示データが所定の番地に書き込まれる一方、読み出し側は、行アドレスで指定された番地の表示データが１行分読み出される構成となっている。
【００６０】
次に、ＰＷＭデコーダ２５０６は、データ信号を階調に応じてパルス幅変調するためのものであり、データ信号Ｘ１〜Ｘ１６０の電圧を選択する電圧選択信号を、表示データに応じて、交流駆動信号ＭＸとリセット信号ＲＥＳと階調タイミングパルスＧＣＰとから各データ線２１２毎に生成する。ここで、本実施形態において、データ線２１２に印加されるデータ信号の電圧は、ＶＤＰ（正側データ電圧）、ＶＤＮ（負側データ電圧）の２値である。また、表示データは本実施形態では３ビット（８階調）とする。
【００６１】
このため、部分表示制御信号ＰＤがＨレベルである場合、ＰＷＭデコーダ２５０６は、データ信号の電圧レベルが次のような関係となるように、電圧選択信号を生成する。すなわち、データ信号の電圧レベルが、第１に、１水平走査期間の最初に供給されるリセット信号ＲＥＳによって、交流駆動信号ＭＸのレベルとは反対のレベルとなり、第２に、表示データに対応する順番の階調タイミングパルスＧＣＰの立ち上がりにおいて、交流駆動信号ＭＸと同一レベルに反転する関係となるように、ＰＷＭデコーダ２５０６は電圧選択信号を生成する。図１０には、ＰＷＭデコーダ２５０６に入力される表示データ信号の２進数表示と、それをデコードした結果の電圧選択信号が示される。ただし、ＰＷＭデコーダ２５０６は、表示データが（０００）であれば、交流駆動信号ＭＸと同一レベルとなるように、また、表示データが（１１１）であれば、交流駆動信号ＭＸとは反転レベルとなるように、ＰＷＭデコーダ２５０６は電圧選択信号を生成する。
【００６２】
一方、部分表示制御信号ＰＤがＬレベルである場合、ＰＷＭデコーダ２５０６は、表示データにかかわらず、データ信号の電圧レベルが正側データ電圧ＶＤＰ、負側データ電圧ＶＤＮの一方から他方へ、当該Ｌレベルとなる期間をある偶数で分割した期間毎に反転する関係となるように、電圧選択信号を生成する。なお、本実施形態においては、当該偶数を「６」とする。
【００６３】
実際には、ＰＷＭデコーダ２５０６には、階調タイミングパルスＧＣＰをカウントするカウンタと、このカウンタの計数値と表示データＲＡＭ２５０４から読み出された表示データとの一致を検出して、その一致タイミングで電圧選択信号のレベルを切替える一致検出回路とが含まれている。
【００６４】
セレクタ２５０８は、ＰＷＭデコーダ２５０６による電圧選択信号によって指示される電圧を実際に選択して、対応するデータ線２１２の各々に供給するものである。電圧選択信号は２値レベルの信号なので、その電圧レベルに応じて電圧ＶＤＰとＶＤＮを択一するから、表示データに対応した階調タイミングパルスＧＣＰのタイミングで、電圧ＶＤＰの選択から電圧ＶＤＮへの選択へ切り替わったり、その逆となったりする。これを所定の期間内（１／２Ｈ）で行なうことにより、データ信号のパルス幅が表示データに応じて変化するので、液晶に与える実効電圧が異なり、階調表示が可能となる。
【００６５】
＜データ信号の電圧波形＞
次に、上記構成のデータ線駆動回路２５０によって供給されるデータ信号について検討する。まず、説明の便宜上、全画面表示を行う場合、すなわち、部分表示制御信号ＰＤが常にＨレベルである場合を想定する。この場合、データ信号Ｘｉ（ｉは、１≦ｉ≦１６０を満たす整数）の電圧波形は、図１０に示される通りとなる。すなわち、表示データが（０００）または（１１１）以外であれば、ＰＷＭデコーダ２５０６の電圧選択信号によって、データ信号Ｘｉの電圧レベルは、１水平走査期間の最初に供給されるリセット信号ＲＥＳにより、交流駆動信号ＭＸのレベルと反転レベルにリセットされ、表示データに対応する順番の階調タイミングパルスＧＣＰの立ち上がりにおいて、交流駆動信号ＭＸと同一レベルに反転される。ただし、データ信号Ｘｉの電圧レベルは、表示データが（０００）であれば交流駆動信号ＭＸとは反転レベルにされる一方、表示データが（１１１）であれば交流駆動信号ＭＸとは同一レベルにされる。このため、データ信号Ｘｉは、１水平走査期間に相当する期間１Ｈにおいて、図に示されるように、表示データにかかわらず、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間が互いに等しくなることが判る。
【００６６】
また、１水平走査期間の後半期間において、データ信号の極性を規定する交流駆動信号ＭＸは、同後半期間において走査信号の極性を規定する交流駆動信号ＭＹの反転レベルに設定されているので、データ信号Ｘｉは、走査信号の極性に対応したものとなることも判る。
【００６７】
次に、部分表示を行う場合におけるデータ信号Ｘｉについて検討する。ここでも、図６に示されるような部分表示を想定する。この場合、部分表示制御信号ＰＤは、図１１に示されるように、１フレームのうち、２１〜４０本目の走査線が選択される計２０水平走査期間においてＨレベルとなる一方、１〜４０本目および６１〜２００本目の走査線が選択される計１８０水平走査期間においてＬレベルとなる。
【００６８】
このうち、部分表示制御信号ＰＤがＨレベルとなる期間、すなわち、表示領域に含まれる走査線が選択される期間では、上述した全画面表示と同一視できるから、データ信号Ｘｉの電圧は、交流駆動信号ＭＸおよび表示データにしたがったものとなる。図１１（ａ）における領域ａは、このことを示すものである。したがって、このようなデータ信号Ｘｉによれば、１水平走査期間において、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなるので、部分表示領域ＰＤがＨレベルとなる期間においても、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなる。
【００６９】
一方、部分表示制御信号ＰＤがＬレベルである期間では、すなわち、非表示領域に含まれる走査線が選択される期間では、データ信号Ｘｉの電圧は、ＰＷＭデコーダ２５０６によって表示データにかかわらず、図１１（ａ）に示されるように、正側データ電圧ＶＤＰまたは負側データ電圧ＶＤＮの一方から他方へ、当該Ｌレベルとなる計１８０水平走査期間を「６」で分割した３０水平走査期間３０Ｈ毎に反転される。
【００７０】
このため、部分表示制御信号ＰＤがＬレベルとなる期間においても、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなることが判る。したがって、非表示領域に含まれる走査線が選択される期間において、データ信号の電圧実効値は、ほぼゼロとなる。
【００７１】
ここで、低消費電力化を図るという観点のみから言えば、非表示領域に含まれる走査線が選択される期間におけるデータ信号Ｘｉの電圧は、正側データＶＤＰおよび負側データ電圧ＶＤＮの中間電圧とする構成が望ましいが、この構成では、駆動電圧形成回路５００（図１参照）が、別途中間電圧を形成する必要があるだけでなく、ＰＷＭデコーダ２５０６（図９参照）による電圧選択信号においてもビット数が余計に必要となり、さらに、セレクタ２５０８の選択範囲が広がってしまうので、構成が複雑化する。これに対し本実施形態によれば、構成そのものは、全画面表示のみを行う従来の構成と大差ないので、構成の複雑化は防止される。その上で、非選択領域の走査線が選択される期間におけるデータ信号Ｘｉは、正側データ電圧ＶＤＰまたは負側データ電圧ＶＤＮを、表示領域の走査線が選択される場合よりも極めて長い３０水平走査期間という間隔毎にスイッチングするのみによって生成されるので、部分表示を行う場合において、データ線駆動回路２５０により消費される電力を、中間電圧を供給する構成並に低く抑えることが可能となる。
【００７２】
さらに、部分表示制御信号ＰＤがＬレベルである場合、本実施形態にあっては、上述したように、アドレス制御回路２５０２から行アドレスの供給が禁止される構成となっている。ここで、部分表示制御信号ＰＤがＬレベルある期間では、その期間において表示が行われることがないので、表示データは不要である。したがって、単に、部分表示制御信号ＰＤがＬレベルある期間において、ＰＷＭデコーダ２５０６が、表示データＲＡＭから読み出された表示データを無視する構成でも良いが、本実施形態のように、積極的に行アドレスの供給を禁止すると、表示データの読み出しに消費される電力についても抑えることが可能となる。
【００７３】
同様に、部分表示制御信号ＰＤがＬレベルある期間では、その期間において表示が行われることはないので、階調タイミングパルスＧＣＰは不要である。したがって、単に、ＰＷＭデコーダ２５０６が階調タイミングパルスＧＣＰを無視する構成でも足りる。しかしながら、階調タイミングパルスＧＣＰは、上述したように、１／２水平走査期間において、高周波発振回路４００６による高周波パルス信号を、階調を示す表示データのウェイト（重み付け）に応じて時系列に配列させた信号であるため、その周波数は、１／２水平走査基準となる他のクロック信号や制御信号と比較して遙かに高い。このため、配線容量などに起因して消費される電力も全体から見れば無視できないことが多い。
【００７４】
これに対して本実施形態によれば、部分表示制御信号ＰＤがＬレベルである場合、上述したように、制御信号駆動回路４００２（図３参照）が階調制御信号生成回路４００６に対して、階調タイミングパルスＧＣＰの生成を積極的に停止させる構成となっているので、配線容量などに起因して消費される電力、さらに、階調タイミングパルスＧＣＰにしたがった動作により消費される電力についても抑制することが可能となる。
【００７５】
なお、本実施形態にあっては、一方、部分表示制御信号ＰＤがＬレベルである場合に、データ信号Ｘｉの反転間隔を、当該Ｌレベルとなる期間を「６」で分割した期間毎としたが、これ以上の偶数でも構わないし、これ以下の偶数でも構わない。
【００７６】
例えば、図１２に示されるような部分表示を行う場合には、部分表示制御信号ＰＤは、図１３に示されるように、１フレームのうち、１〜４０本目および８１〜２００本目の走査線が選択される計１６０水平走査期間においてＬレベルとなるが、この場合に、同図（ａ）に示されるように、１６０水平走査期間を「８」で分割した２０水平走査期間２０Ｈ毎に、データ信号Ｘｉの電圧を正側データ電圧ＶＤＰまたは負側データ電圧ＶＤＮの一方から他方へ反転する構成としても良い。
【００７７】
また、例えば、図１１（ｂ）または図１３（ｂ）に示されるように、データ信号Ｘｉを、「４」で分割した期間毎に反転する構成としても良いし、図１１（ｃ）または図１３（ｃ）に示されるように、データ信号Ｘｉを、「２」で分割した期間毎に反転する構成としても良い。ただし、分割する個数としては、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いにほぼ等しくなることを確保しつつ、切替回数をなるべく少なくするという観点から言えば、「２」が最も望ましいと考える。
【００７８】
ところで、部分表示制御信号ＰＤがＬレベルとなる期間が、例えば、１７９水平走査期間のように、偶数で割れないような場合であっても、正側データ電圧ＶＤＰとなる期間を９０水平走査期間とし、負側データ電圧ＶＤＮとなる期間を８９水平走査期間として、なるべく両期間を揃える構成が望ましい。また、この場合において、正側データ電圧ＶＤＰとなる期間を９０水平走査期間とし、負側データ電圧ＶＤＮとなる期間を８９水平走査期間とした後に、両者を入れ替えて、正側データ電圧ＶＤＰとなる期間を８９水平走査期間とし、負側データ電圧ＶＤＮとなる期間を９０水平走査期間とする構成でも良い。
【００７９】
＜画素への印加波形＞
次に、画素１１６において実際に印加される電圧波形について図１４を参照して説明する。まず、走査信号Ｙｊ（ｊは、１≦ｊ≦２００を満たす整数）は、部分表示制御信号ＰＤがＨレベルであれば、その水平走査期間の後半期間において正側選択電圧ＶＳＰとなり、その後、正側非選択電圧ＶＨＰを保持し、１フレーム経過後、次の１水平走査期間の後半期間において負側選択電圧ＶＳＮとなり、その後、負側非選択電圧ＶＨＰを保持する、というサイクルの繰り返しとなるので、同図に示される通りとなる。一方、表示データとして、オン（１１１）、中間調（１００）、オフ（０００）を例示すると、このような表示データに対応するデータ信号Ｘｉは、部分表示制御信号ＰＤがＨレベルであれば、それぞれ同図（ａ）、同図（ｂ）、同図（ｄ）に示される通りとなる。これら点については、すでに説明した通りである。したがって、実際に画素１１６に印加される電圧波形は、走査信号Ｙｊを、データ信号Ｘｉで差し引いたものとなるから、表示データがオン、中間調、オフの場合には、それぞれ同図（ｄ）、同図（ｅ）、同図（ｆ）に示される通りとなる。
【００８０】
ここで、データ信号Ｘｉにあっては、上述したように、表示データにかかわらず正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなるように供給されるので、保持期間（対応する水平走査期間以外の期間）では、表示データがいかに変化したとしても、すべての画素において印加される電圧実効値は、互いに等しくなる。このため、水平走査期間（の後半期間）において液晶層１１８に書き込まれた電荷が、ＴＦＤ２２０のリークによって放電する割合は、すべての画素１１６にわたって均等となる。このことは、本実施形態では、部分表示制御信号ＰＤのレベルとは無関係に言えることである。したがって、同一濃度となるべき画素同士において書き込まれた電荷は、その後、いかなるパターンを表示したとしても、次の書き込みまで同じように減少（放電）するので、特定のパターンを表示させた場合に発生する表示品位の低下を防止することが可能となっている。
【００８１】
また、ＴＦＤ２２０では、上述のように、電流−電圧特性が正負双方向にわたって非線形となるが、当該特性が、正極側と負極側とで若干異なる場合がある。ここで、本実施形態では、隣接する走査線において極性を反転させるとともに、データ信号の極性も走査信号の極性に対応させているので、偶数番目の走査線に位置する画素と奇数番目の走査線に位置する画素の明滅が交互に発生する。このため、フリッカが目立たない構成となっている。
【００８２】
＜全画面表示から部分表示への移行＞
ここまでは、表示領域および非表示領域への走査信号およびデータ信号関係について説明したが、ここでは、すべての走査線を用いて表示を行う全画面表示から、一部の走査線のみを用いて表示を行う部分表示に移行する段階について説明する。
【００８３】
上述したように非表示領域となる走査線には、走査信号として選択電圧が供給されないので、ＴＦＤ２２０の非導通状態が維持されることになる。一方、ＴＦＤ２２０のようなスイッチング素子は、非導通状態におけるリークが小さいので、一旦、液晶層に書き込まれた電荷は、スイッチング素子が非導通状態となっても長期間保持されることになる。このため、通常の全画面表示から部分表示に突如として切り替える構成であると、全画面表示において書き込まれた電荷が、非表示領域となっても保持されるので、本来ならば非表示領域となるべきところで表示が残存するだけでなく、液晶に直流成分が印加された状態を放置することにもなる。
【００８４】
そこで、全画面表示から部分表示に移行する際には、非表示領域に含まれる画素をすべてオフ画素としてから部分表示とすることが望ましいと考える。以下、この具体的波形について、図１５を参照して説明する。なお、ここでは、図６に示されるような部分表示を行うこととして、すべての走査信号Ｙ１〜Ｙ２００について、継続して表示領域への走査信号Ｙ３９、Ｙ４０と、これに隣接し、かつ、非表示領域への走査信号Ｙ４１、Ｙ４２とで代表させて説明することとする。
【００８５】
図１５に示されるように、全画面表示が行われるフレームにあっては、すべての走査信号は、対応する水平走査期間の後半期間に選択電圧ＶＳＰまたはＶＳＮの一方となった後、その選択電圧に対応する非選択電圧に保持されるとともに、隣接する走査線への走査信号同士では、極性が反転される関係を保って供給される。一方、データ信号Ｘｉは、表示データを走査信号の極性で対応させたものとなる（図１５において表示データはすべてオンとしている）。
【００８６】
例えば、３９（４０）本目の走査線に正極性（負極性）の選択電圧が供給される水平走査期間ｔ１（ｔ２）において、データ信号Ｘｉは、正極性（負極性）の表示データに対応したものとなる一方、４１（４２）本目の走査線に正極性（負極性）の選択電圧が供給される水平走査期間ｔ３（ｔ４）においても、データ信号Ｘｉは、正極性（負極性）の表示データに対応したものとなる。
【００８７】
次に、全画面表示から部分表示への移行フレームおいて、表示領域が継続する走査線への走査信号のみならず、非表示領域となる走査線への走査信号についても、全画面表示が行われるフレームと同様に供給される。ただし、非表示領域となる走査線が選択された場合のデータ信号Ｘｉは、表示データにかかわらず、走査信号の極性に応じたオフデータとされる。
【００８８】
例えば、継続して表示領域となる３９（４０）本目の走査線に負極性（正極性）の選択電圧が供給される水平走査期間ｔ５（ｔ６）において、データ信号Ｘｉは、負極性（正極性）の表示データに対応したものとなる一方、非表示領域となる４１（４２）本目の走査線に負極性（正極性）の選択電圧が供給される水平走査期間ｔ７（ｔ８）において、データ信号Ｘｉは、負極性（正極性）のオフデータに対応したものとなる。これにより、非表示領域となる画素にあっては、全画面表示フレームにおいて書き込まれた電荷が放電することとなる。
【００８９】
そして、部分表示が行われる第１フレームにおいて、表示領域への走査信号は、全画面表示が行われるフレームと同様に供給されるが、非表示領域への走査信号は、上述したように非選択電圧ＶＨＰ、ＶＤＰのいずれかとなる。また、データ信号Ｘｉは、表示領域となる走査線が選択された場合には、表示データを走査信号の極性で対応したものとなる一方、非表示領域となる走査線が選択された場合には、上述したようにＶＤＰ、ＶＤＮの一方から他方へ、複数水平走査期間毎に入れ替わる。
【００９０】
例えば、表示領域である３９（４０）本目の走査線に正極性（負極性）の選択電圧が供給される水平走査期間ｔ９（ｔ１０）において、データ信号Ｘｉは、正極性（負極性）の表示データに対応したものとなる一方、非表示領域である４１（４２）本目の走査線に対応する水平走査期間ｔ１１（ｔ１２）において、データ信号ＸｉはＶＤＰを維持する。
【００９１】
なお、部分表示が行われる第２フレームにおいては、極性が反転されるのみである。すなわち、表示領域である３９（４０）本目の走査線に負極性（正極性）の選択電圧が供給される水平走査期間ｔ１３（ｔ１４）において、データ信号Ｘｉは、負極性（正極性）の表示データに対応したものとなる一方、非表示領域である４１（４２）本目の走査線に対応する水平走査期間ｔ１５（ｔ１６）において、データ信号ＸｉはＶＤＮを維持する。
【００９２】
このように、全画面表示から部分表示へ移行する際に、非表示領域となる画素に一端オフデータを書き込んで、電荷を放電させることにより、部分表示における不具合が解消されることとなる。なお、ここの説明では、移行フレームを１フレームとしたが、これ以上の期間としても良いのはもちろんであるが、あまりに長期間に及ぶのは、消費電力の面で好ましくない、と考える。
【００９３】
＜その他＞
上述した実施形態においては、液晶パネル１００の素子基板２００を、ガラス等の透明な絶縁性基板を用い、ここに、ＴＦＤのような二端子型スイッチング素子を形成して、画素１１６を駆動する構成したが、本発明はこれに限られない。例えば、当該基板上にシリコン薄膜を形成するとともに、この薄膜にソース、ドレイン、チャネルを形成したＴＦＴ（Thin Film Transistor：薄膜トランジスタ）により、画素１１６を駆動する構成としてもよい。また、例えば、素子基板２００を半導体基板とし、画素１１６の駆動素子を当該半導体基板表面にソース、ドレイン、チャネルを形成した絶縁ゲート型電界効果トランジスタとしても構わない。この場合、画素電極２３４はアルミニウムなどの金属からなる反射電極から形成されて、反射型として用いることになる。また、素子基板１０１を透明な基板としても、画素電極２３４を反射性金属から構成して反射型にしても良い。
【００９４】
ただし、トランジスタで画素１１６を駆動する構成では、素子基板２００にデータ線２１２および走査線３１２の一方だけではなく、双方を交差させて形成しなければならないので、それだけ配線ショートの可能性が高まる点、さらに、ＴＦＴ自体は、ＴＦＤよりも構成が複雑であるので、製造プロセスが複雑化する点において、不利である。
【００９５】
さらに、実施形態にあっては、電気光学材料として液晶を用いた表示装置を例にとって説明したが、エレクトロルミネッセンスや、蛍光表示管、プラズマディスプレイなど、電気光学効果により表示を行う表示装置に適用可能である。すなわち、本発明は、上述した液晶表示装置と類似の構成を有するすべての電気光学装置に適用なものである。
【００９６】
＜電子機器＞
次に、上述した表示装置を携帯型電子機器に適用する場合について説明する。この場合、電子機器は、図１６に示されるように、主に、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶パネル１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成される。このうち、表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などのメモリや、光ディスク装置などのストレージユニット、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力するものである。また、表示情報処理回路１００２は、図１における制御回路４００を含む上位構成であり、さらに、シリアル−パラレル変換回路や、増幅・極性反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路などを含んで、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫなどのタイミング信号や制御信号とともに駆動回路１００４に出力する。さらに、駆動回路１００４は、上述したデータ線駆動回路２５０や、走査線駆動回路３５０、制御回路４００などに相当し、さらに、製造過程において検査に用いる検査回路などを含んだものである。電源回路１０１０は、各回路に所定の電源を供給するものであり、ここでは、上述した駆動電圧形成回路５００も含む概念のものである。
【００９７】
＜携帯電話＞
次に、上述した表示装置を携帯電話に適用した例について説明する。図１７は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、液晶パネル１００を備えるものである。この液晶パネル１００では、着信時または発信時には全領域を表示領域とする全画面表示が行われる一方、待ち受け時には電界強度や、番号、文字など必要な情報を表示する領域のみを表示領域とする部分表示が行われることとなる。これにより、待ち受け時において表示装置で消費される電力が抑えられるので、待ち受け可能時間の長期化を図ることが可能となる。
【００９８】
なお、本実施形態に係る表示装置を適用する電子機器としては、場合によっては全画面表示とする必要があるが、それ以外の場合には一部領域の表示だけで済ますことが可能であって、低消費電力化の要求の強い機器、例えば、上述した携帯電話のほか、ページャ、時計、ＰＤＡ（個人向け情報端末）などが好適である。ただし、この他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などにも適用可能である。
【００９９】
【発明の効果】
以上説明したように本発明によれば、表示装置において、画質劣化の発生を抑えた上で、高解像度化、低消費電力化、さらには、構成の簡略化を図ることが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る表示装置の電気的構成を示すブロック図である。
【図２】 液晶パネルの構成を示す部分破断斜視図である。
【図３】 制御回路の構成を示すブロック図である。
【図４】 走査線駆動回路の構成を示すブロック図である。
【図５】 走査線駆動回路の動作を説明するためのタイミングチャートである。
【図６】 液晶パネルにおいて、部分表示を説明するための平面図である。
【図７】 部分表示の場合において、走査信号の電圧波形を示すタイミングチャートである。
【図８】 部分表示の場合において、走査信号の電圧波形を示すタイミングチャートである。
【図９】 データ線駆動回路の構成を示すブロック図である。
【図１０】 データ駆動回路の動作を説明するためのタイミングチャートである。
【図１１】 部分表示の場合において、データ信号の電圧波形を示すタイミングチャートである。
【図１２】 液晶パネルにおいて、部分表示を説明するための平面図である。
【図１３】 部分表示の場合において、データ信号の電圧波形を示すタイミングチャートである。
【図１４】 画素への印加電圧波形を示すタイミングチャートである。
【図１５】 全画面表示から部分表示に移行する際の動作を説明するためのタイミングチャートである。
【図１６】 実施形態に係る表示装置を適用した電子機器の概略構成を示すブロック図である。
【図１７】 同表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００……液晶パネル
１１６……画素
１１８……液晶層
２００……素子基板
２１２……データ線
２２０……ＴＦＤ
２２２……第１の導電体
２２４……絶縁体
２２６……第２の導電体
２３４……画素電極
２５０……データ線駆動回路
３００……対向基板
３１２……走査線
３５０……走査線駆動回路
４００……制御回路
５００……駆動電圧形成回路
６００……電源回路
２５０４……表示データＲＡＭ
４００６……高周波発振回路
４００８……階調制御信号生成回路

Claims (15)

1. 複数の走査線と複数のデータ線との各交差に対応して設けられた画素をスイッチング素子により駆動するマトリクス型表示装置の駆動方法であって、
   前記複数の走査線のうち、一部の走査線を有する第１の領域のみを表示状態とする一方、その他の走査線を有する第２の領域を非表示とする場合に、
   前記第２の領域に属する走査線の各々に対し、前記スイッチング素子を非導通状態とする非選択信号を供給し、前記非選択信号は、前記データ線に供給される信号における電圧振幅の中間値を基準電位として高電位側の非選択電圧及び低電位側の非選択電圧からなり、１以上の垂直走査期間毎に前記高電位側の非選択電圧と前記低電位側の非選択電圧とで反転される
   ことを特徴とするマトリクス型表示装置の駆動方法。
2. 前記第１の領域に属する走査線の各々に対し、１水平走査期間を分割した一方の期間において、前記スイッチング素子を導通状態とする選択信号と、前記一方の期間以外の期間において、前記スイッチング素子を非導通とする非選択信号とを、前記中間値を基準電位として所定の期間毎に反転して供給する
   ことを特徴とする請求項１記載のマトリクス型表示装置の駆動方法。
3. 前記第２の領域を非表示とする前に、前記走査線の各々に対して、前記選択信号を供給する
   ことを特徴とする請求項１記載のマトリクス型表示装置の駆動方法。
4. 複数の走査線と複数のデータ線との各交差に対応して設けられた画素をスイッチング素子により駆動するマトリクス型表示装置の駆動方法であって、
   前記複数の走査線のうち、一部の走査線を有する第１の領域のみを表示状態とする一方、その他の走査線を有する第２の領域を非表示とする場合に、
   前記第２の領域に属する走査線が選択されたときには、前記データ線の各々に対し、当該データ線に供給される信号における電圧振幅の中間値を基準電位として高電位側データ電圧及び低電位側データ電圧からなる信号を１以上の水平走査期間毎に反転して供給する
   ことを特徴とするマトリクス型表示装置の駆動方法。
5. 前記第２の領域に属する走査線が選択されたときにおける前記高電位側データ電圧及び前記低電位側データ電圧の反転周期は、前記第２の領域に属する走査線数を２以上の整数で割った商分の水平走査期間である
   ことを特徴とする請求項４記載のマトリクス型表示装置の駆動方法。
6. 前記第１の領域に属する走査線が選択されたときには、前記データ線の各々に対し、前記高電位側データ電圧及び前記低電位側データ電圧からなる信号を、１水平走査期間において前記スイッチング素子を導通状態とする選択信号が供給される期間と、１水平走査期間において前記スイッチング素子を非導通状態とする非選択信号が供給される期間とに、交互に供給する
   ことを特徴とする請求項４記載のマトリクス型表示装置の駆動方法。
7. 前記第２の領域を非表示とする前に、
   前記第２の領域に属することになる走査線が選択されるときには、オフ表示させる電圧を供給する
   ことを特徴とする請求項４記載のマトリクス型表示装置の駆動方法。
8. 複数の走査線と複数のデータ線との各交差に対応して設けられた画素をスイッチング素子により駆動するマトリクス型表示装置であって、
   前記複数の走査線のうち、一部の走査線を有する第１の領域のみを表示状態とする一方、その他の走査線を有する第２の領域を非表示とする場合に、
   前記第１の領域に属する走査線の各々に対し、１水平走査期間を分割した一方の期間において、前記スイッチング素子を導通状態にする選択信号と、前記一方の期間以外の期間において、前記スイッチング素子を非導通にする非選択信号とを、前記データ線に供給される信号における電圧振幅の中間値を基準電位として所定の期間毎に反転して供給する一方、
   前記第２の領域に属する走査線の各々に対し、前記非選択信号を供給し、前記非選択信号は、前記中間値を基準電位として高電位側の非選択電圧及び低電位側の非選択電圧からなり、１以上の垂直走査期間毎に前記高電位側の非選択電圧と前記低電位側の非選択電圧とで反転される走査線駆動回路と、
   前記データ線の各々に対して、
   前記第１の領域に属する走査線が選択されたときには、前記中間値を基準電位として高電位側データ電圧及び低電位側データ電圧からなる信号を、１水平走査期間における前記選択信号の供給期間と１水平走査期間における前記非選択信号の供給期間とに、交互に供給する一方、
   前記第２の領域に属する走査線が選択されたときには、高電位側データ電圧及び低電位側データ電圧の信号を、前記中間値を基準電位として１以上の水平走査期間毎に反転して供給するデータ線駆動回路と
   を具備することを特徴とするマトリクス型表示装置。
9. 前記走査線駆動回路は、相隣接する走査線に対して供給する選択信号の極性を、前記中間値を基準電位として交互に反転する
   ことを特徴とする請求項８記載のマトリクス型表示装置。
10. 前記第２の領域を非表示とする前に、
    前記走査線駆動回路は、前記走査線の各々に対して、前記選択信号を供給する一方、
    前記データ線駆動回路は、前記第２の領域に属することになる走査線が選択されるときには、オフ表示させる電圧を供給する
    ことを特徴とする請求項８記載のマトリクス型表示装置。
11. 前記データ線駆動回路は、
    前記画素に表示させる表示データを記憶するメモリを備え、
    前記第１の領域に属する走査線が選択されたときには、前記メモリから表示データを読み出して、当該表示データに基づいて、高電位側データ電圧及び低電位側データ電圧からなる信号を生成する一方、
    前記第２の領域に属する走査線が選択されたときには、前記メモリからの読み出しを停止する
    ことを特徴とする請求項８載のマトリクス型表示装置。
12. 階調制御信号を生成する階調制御信号生成回路を備え、
    前記第１の領域に属する走査線が選択されたとき、前記データ線駆動回路は、当該走査線に位置する画素への表示データを、当該画素において表示させる階調に対応するように、前記階調制御信号のタイミングに応じて変調して、対応するデータ線を介して供給する一方、
    前記第２の領域に属する走査線が選択されたとき、前記階調制御信号生成回路における階調制御信号の生成が停止するとともに、前記データ線駆動回路は、変調を停止する
    ことを特徴とする請求項８載のマトリクス型表示装置。
13. 前記スイッチング素子は二端子型スイッチング素子であり、
    前記マトリクス型表示装置は、一対の基板間に電気光学材料が挟持されてなり、前記画素は、前記一対の基板のうち、一方の基板に設けられた複数の走査線と他方の基板に設けられた複数のデータ線との間に、前記二端子型スイッチング素子と前記電気光学材料とが直列接続されてなることを特徴とする請求項８乃至１２のいずれかに記載のマトリクス型表示装置。
14. 前記二端子型スイッチング素子は、前記走査線または前記データ線のいずれかに接続された導電体／絶縁体／導電体の構造を有することを特徴とする請求項１３記載のマトリクス型表示装置。
15. 請求項８乃至１４のいずれかに記載のマトリクス型表示装置を備えることを特徴とする電子機器。

Images