Nothing Special   »   [go: up one dir, main page]

JP3717941B2 - 信号受信器用スライス予測器 - Google Patents

信号受信器用スライス予測器 Download PDF

Info

Publication number
JP3717941B2
JP3717941B2 JP53546097A JP53546097A JP3717941B2 JP 3717941 B2 JP3717941 B2 JP 3717941B2 JP 53546097 A JP53546097 A JP 53546097A JP 53546097 A JP53546097 A JP 53546097A JP 3717941 B2 JP3717941 B2 JP 3717941B2
Authority
JP
Japan
Prior art keywords
slice
symbol
values
data processor
slice values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP53546097A
Other languages
English (en)
Other versions
JPH11507194A (ja
Inventor
エイ. ウィルミング,デイビッド
Original Assignee
ゼニス、エレクトロニクス、コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24516307&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3717941(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by ゼニス、エレクトロニクス、コーポレーション filed Critical ゼニス、エレクトロニクス、コーポレーション
Publication of JPH11507194A publication Critical patent/JPH11507194A/ja
Application granted granted Critical
Publication of JP3717941B2 publication Critical patent/JP3717941B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03178Arrangements involving sequence estimation techniques
    • H04L25/03248Arrangements for operating in conjunction with other apparatus
    • H04L25/03273Arrangements for operating in conjunction with other apparatus with carrier recovery circuitry
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/0335Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375Passband transmission
    • H04L2025/03382Single of vestigal sideband
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03178Arrangements involving sequence estimation techniques
    • H04L25/03312Arrangements specific to the provision of output signals
    • H04L25/03324Provision of tentative decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Description

発明の技術的分野
本発明は、データ送信および受信装置で送信および受信される多重レベル記号をスライスするためのスライス装置に関するものである。
発明の背景
トレリスエンコーダにより行われる変調などの、多重レベル変調はデータ送信および受信装置の性能を向上させるための周知の技術である。たとえば、多重レベル変調により、所与の電力レベルにおけるデータ送信および受信装置の信号対雑音(S/N)性能が向上する結果となる。あるいは、多重レベル変調により、所与の信号対雑音性能を達成するために要する送信される電力レベルを低くできる。
要するに、トレリス符号化された変調(TCM)はデータビットの入力列のk入力データビットのおのおのをk+n出力データビットに変換するために、多状態コンボリューションエンコーダを使用することを含み、したがって、それはレートk/(k+n)コンボリューションエンコーダと呼ばれている。その後で、データ送信のために、出力ビットは変調された搬送波の個別多重レベル記号の列にマップされる。各多重レベル記号は2(k+n)個の値の1つを通常有する。それらの値は位相値と振幅値の少なくとも1つにできる。入力データビットを状態依存順次的なやり方で符号化することにより、受信器に最高可能性デコーダ(たとえば、ビタビデコーダ)を用いる場合に、許容できる送信された列の間の増加した最小ユークリッド距離を達成して、誤りの確率を減少するようにできる。
多重レベル変調を用いるデータ送信および受信装置の例では、引き続くデータビット対X1,X2が、8レベル、一次元記号として送信するために符号化される。更に詳しくいえば、4状態コンボリューションエンコーダを用いてビットX1をコンボリューション的に符号化してビットZ0,Z1を発生し、X2を予めコード化してビットZ2を発生する。ビットZ2,Z1,Z0は一次元記号コンステレーション(constellation)を用いてそれぞれ8レベル記号にマップされる。例として、一次元記号コンステレーションのために2(k+n)個の振幅値−7,−5,−3,−1,+1,+3,+5および+7を使用できる。8レベル記号は、適切な同期信号の挿入の後で、搬送波抑制残留側波帯(VSB)信号の形で送信される。
この信号は受信器により受信される。その受信器は、入力側に、チューナと、IF復調器と、アナログ−デジタル(A/D)変換器と、チャネル等化器とを含むことができる。デコーダは、引き続くデータビット対X1,X2を回復するために多重レベル記号を復号する。受信器は、位相雑音誤差と振幅に関連する誤差を減少するために、位相追跡器を含むこともできる。すなわち、データ送信および受信装置で用いられ、かつ搬送波抑制VSB信号を受信するために設計された、テレビジョン受像機などの、多くの信号受信器は受信器の入力側に二重変換チューナを使用する。そのようなチューナの第1の局部発振器が、復調されたデータ中に比較的高いレベルの位相雑音を通常示す。また、復調されたデータは振幅に関連する誤差により劣化させられることがあり、その結果として、復調されたデータには、望ましくないずれと、望ましくない利得レベルとの少なくとも1つが伴う。それらの位相雑音誤差と振幅に関連する誤差により、とくにきつくパックされたデータのコンステレーションの場合には、誤差が修正されなければ許容できない誤差率になることがある。位相雑音誤差と振幅に関連する誤差に起因する誤差率を最小にするために、多重レベル記号を位相追跡器により処理できる。そのような位相追跡器の例が米国特許第5,406,587号明細書に開示されている。
等化器および位相追跡器などの回路は連続して値を付けられた信号からスライスされたデータ信号を通常計算する。従来のスライサは7スライスレベルのセットに従って8レベル記号をスライスして、8つの量子化された出力値の1つを生ずる。このスライスするやり方は理論的には完全に満足できるものであるが、多重レベル記号の振幅を、送信中と受信中とに含まれるようになった雑音のためにのみ、スライスレベルと交差させる雑音の多い条件の下では、従来のスライサの性能は通常低下させられる。
たとえば、+5の値をもともと有する記号の振幅の、位相追跡器の出力端子における値を+6.1にできるように、その振幅を(上記−7,−5,−3,−1,+1,+3,+5および+7コンステレーションを用いて)小さくできる。したがって、受けた信号を−6,−4,−2,0,+2,+4および+6においてスライスするスライス装置が、位相追跡器が使用するための適切に量子化された値+5ではなくて不正確な量子化された値+7を生ずる。
本発明は上記諸問題の1つまたは複数個を解決するものである。
発明の概要
一つの請求項に係る発明は、データプロセッサが受信手段と、選択手段と、スライス手段とを有する。受信手段は複数の多重レベル記号を受ける。選択手段は複数のスライス値のセットの1つを選択する。各スライス値セットは最低3つのスライス値を有する。スライス手段は選択されたスライス値セットに応答して多重レベル記号をスライスする。
他の請求項に係る発明は、データプロセッサは受信手段と、選択手段と、スライス手段とを有する。受信手段は複数の多重レベル記号を受ける。選択手段はただ2つのスライス値のセットの1つを選択する。ただ2つのスライス値のセットのおのおのは複数のスライス値を有する。スライス手段は選択されたスライス値セットに応答して多重レベル記号をスライスする。
さらに、他の請求項に係る発明は、データプロセッサは受信手段と、選択手段と、スライス手段とを有する。受信手段は複数の多重レベル記号を受ける。選択手段はただ5つのスライス値のセットの1つを選択する。ただ5つのスライス値のセットのおのおのは複数のスライス値を有する。スライス手段は選択されたスライス値セットに応答して多重レベル記号をスライスする。
もう一つ他の請求項に係る発明は、データプロセッサは発生手段と、決定手段と、選択手段と、スライス手段とを有する。発生手段は複数の多重レベル記号を含むデータ信号を発生する。決定手段は、データ信号を特徴付ける最低パスメトリックを決定するために各多重レベル記号に応答する。選択手段は最低パスメトリックに応答して複数のスライス値のセットの1つを選択する。スライス手段は選択されたスライス値セットに応答して多重レベル記号をスライスする。
【図面の簡単な説明】
本発明のそれらの特徴およびその他の特徴、並びにそれらの利点およびその他の利点は、図面を参照した時に本発明の詳細な説明から一層明らかになるであろう。
第1図は多重レベル記号データ送信および受信装置において有用で、プリコーダおよびトレリスエンコーダを含む送信器のブロック図である。
第2図は多重レベル記号データ送信および受信装置において有用で、チャネル等化器および位相追跡器を含む受信器のブロック図である。
第3図は第1図のプリコーダおよびトレリスエンコーダを示すブロック図である。
第4図は本発明を実現し、かつ第2図のチャネル等化器および位相追跡器にとって有用なスライス装置である。
第5図は、多重レベル記号データ送信および受信装置の受信器で、くし形フィルタが使用されない場合の第4図に示すスライサのための2つのスライスレベルのセットを示す。
第6図はトレリス符号化プロセスの動作を示す状態表である。
第7図は第3図のトレリスエンコーダのための、第6図を基にした、トレリス線図である。
第8図は多重レベル記号データ送信および受信装置に関連して使用した時に、くし形フィルタの出力を特徴付ける7つの独特の共同セットを示す。
第9図は多重レベル記号データ送信および受信装置の受信器にくし形フィルタを使用した場合の、第4図に示すフィルタの5つのスライス値のセットを示す。
第10図は多重レベル記号データ送信および受信装置の受信器にくし形フィルタを使用した場合の、第4図に示すフィルタの2つのスライス値のセットを示す。
第11図ないし第13図は本発明の定義を示す。
第14図はトレリスエンコーダとくし形フィルタを組合わせて使用した場合の、第7図に示すトレリス線図に類似するトレリス線図である。
詳細な説明
第1図および第2図は、それらは参照することによりここに含まれる、米国特許第5,087,975号明細書および1996年1月25日に公開された国際特許出願PCT/US95/08174号公開明細書に開示されている種類の多重レベルVSB高品位テレビジョン(HDTV)送信および受信装置に応用した多重レベル記号データ送信及び受信装置を全体として示す。しかし、本発明の好適な実施形態で多重レベルVSB HDTVを応用することを意図しているが、本発明は性質がより一般的であるために、低解像度ビデオ装置及び非ビデオをベースとするデータ装置を含めた、他の種類の送信及び受信装置に応用できる。
したがって、第1図に示すように、多重レベル記号データ送信および受信装置の送信器10がデータソース12を含む。このデータソースは一連のデータバイトおよび複数のタイミング信号を供給する。たとえば、データバイトはバイト当り8ビットを含むことができ、圧縮したHDTV信号と、NTSC解像度の圧縮したテレビジョン信号、またはその他の任意のデータ信号を構成できる。
データバイトは連続するフィールドに配列することが好ましいが、必ずしもそうする必要はない。各フィールドはフィールドセグメントと、312のフィールド同期およびデータセグメントとを含む。各フィールド同期およびデータセグメントは、約10.76Msymbols/secの記号レートで生ずる828の8レベル記号と、4つの2レベルデータセグメント同期記号とを含む。データソース12からのデータバイトは、フォーワード誤り修正符号化のためにリードソロモンエンコーダ14に加えられ、その後でバイトインターリーバ16に加えられる。バイトインターリーバ16は、多重レベル記号データ送信および受信装置がバースト雑音の影響を受けやすいことを減少するために、フレーム全体にわたってデータバイトを並べ替える。
バイトインターリーバ16からのインターリーブされたデータバイトは記号インターリーバ18に加えられる。記号インターリーバ18はたとえば2つの出力ビット流X1とX2を記号レートで供給する。上述したように、各ビット対X1とX2は対応する多重レベル記号に変換される。とくに、受信器にくし形フィルタ(後で詳しく説明する)が存在するために、各データセグメントのビット対X1とX2を12のサブセグメントの間にインターリーブすることが望ましい。したがって、各サブセグメントは、たとえば、68個の記号を有する。この記号インターリーブは国際特許出願PCT/US95/08174号公開明細書に詳しく記述されている。
後で詳しく説明するように、3つの出力ビットに変換するために、記号インターリーバ18からのビット対X1とX2の流れはプリコーダおよびトレリスエンコーダ20に結合される。プリコーダおよびトレリスエンコーダ20は12記号分の遅延を特徴とするから、記号インターリーバ18により発生された各サブセグメントが12個の並列エンコーダのそれぞれ1つにより処理されるように、プリコーダおよびトレリスエンコーダ20は記号クロックレートの1/12でおのおの動作する12個の並列エンコーダを含む。プリコーダおよびトレリスエンコーダ20の出力端子に発生された3ビット出力ビットの流れが記号マッパー22に加えられ、そこからマルチプレクサ23に加えられる。マルチプレクサ23はマッパー22の出力をフィールド同期記号およびセグメント同期記号で多重化する。フィールド同期記号およびセグメント同期記号はフィールド構造を構成する。マルチプレクサ23により多重化される、マッパー22によりマップされた記号と、フィールド同期記号と、セグメント同期記号とは、複数の多重レベル記号として送信するためにVSB変調器に接続される。
第2図に示すように、多重レベル記号データ送信および受信装置の受信器26はVSB変調器24により送信された信号を受信し、チューナ、デコーダ、およびA/D変換器28を含む。チューナ、デコーダ、およびA/D変換器28は希望のチャネルを選局し、選局して受信された信号を中間周波数信号に変換し、中間周波数信号をベースバンドアナログ信号に復調し、更に処理するためにそのベースバンドアナログ信号をデジタル信号に変換する。このデジタル信号は多ビット、多重記号の流れを有する。その流れは送信器10により送信され、多極スイッチ30により第1の信号処理経路と第2の信号処理経路とに加えられる。
第1の信号処理経路はくし形フィルタ32と、チャネル等化器34と、位相追跡器36と、ビタビデコーダ38とを含む。第2の信号処理経路はチャネル等化器34と、位相追跡器36と、ビタビデコーダ40と、ポストコーダ42とを含む。ビタビデコーダ38の出力、またはポストコーダ42の出力は信号デインターリーバ44と、バイトデインターリーバ46と、リードソロモンデコーダ48とに接続される。リードソロモンデコーダ48の出力は受信器26の図示していない素子によって更に処理される。くし形フィルタ32は、直線加算器と12記号遅延素子を含むフィードフォーワードフィルタを有することができる。
それらの異なる第1の信号処理経路と第2の信号処理経路を設ける理由は、同一チャネル干渉の可能性があるためである。すなわち、前記米国特許第5,087,975号明細書に詳細に記載されているように、くし形フィルタ32は、各受信信号から12の記号間隔分だけ早く受けた記号を差し引くことにより、NTSC同一チャネル干渉を減少するために動作できる。送信器で行われる記号インターリーブによって、A1−A0,B1−B0,...A2−A1,B2−B1,...A56−A55,B56−B55,...の形でくし形濾波された引き続く出力を供給するために、くし形フィルタ32はデータセグメントの12のサブセグメントのおのおので独立に動作する。
HDTVデジタル信号および標準NTSC信号の両方を受信できる領域において、くし形フィルタ32は望ましい。いくつかの期間に対して、隣接するまたは近くのテレビジョンサービス地域における同じ放送チャネルの少なくともいくつかが、NTSC送信とHDTV送信に割り当てられる傾向がある。この重畳割り当ての結果として、近くのまたは隣接するテレビジョンサービス地域で、HDTV送信とNTSC送信が同じチャネルで行われる場合に、同一チャネル干渉が起きることがある。従って、くし形フィルタ32は、受信したHDTV信号からNTSC同一チャネル干渉を減少することを意図するものである。従って、そのようなサービス地域で受信器26を使用するものとすると、くし形フィルタ32とビタビデコーダ38を含む第1の経路に沿うチューナ、デコーダおよびA/D変換器28からの出力を処理するために、多極スイッチ30が動作させられる。そのようなサービス地域で受信器26が使用されないとすると、チューナ、デコーダおよびA/D変換器28の出力を、くし形フィルタ32とビタビデコーダ38を側路して、代わりにビタビデコーダ40とポストコーダ42を用いて信号を処理する第2の経路に沿って処理できる。受信したデータ信号の処理がくし形フィルタ32により2倍複雑になるから、第2の経路に沿う処理はより簡単である。
第3図に示すように、プリコーダおよびトレリスエンコーダ20はプリコーダ50とトレリスエンコーダ52を含む。プリコーダ50はモジュロ2、帰還プリコーダであって、多重レベル記号(各記号がビットX1,X2として識別されている)を記号インターリーバ18から受けて、中間ビットY1,Y2を発生する。更に詳しくいえば、プリコーダ50はモジュロ2加算器54を含む。この加算器の第1の入力端子がビットX2を受けるために接続される。モジュロ2加算器54の出力端子は中間ビットY2を供給する。その出力端子はマルチプレクサ56の第1の(A)入力端子に接続される。マルチプレクサ56の出力端子は12記号遅延素子58に接続される。12記号遅延素子58の出力端子はモジュロ2加算器54の第2の入力端子に接続され、かつマルチプレクサ56の第2の(B)入力端子にも接続される。プリコーダ50により発生された中間ビットY2は、出力ビットZ2として記号マッパー22の第1の入力端子に加えられる。中間ビットY1はビットX1の符号化されていない形であって、トレリスエンコーダ52に供給される。
トレリスエンコーダ52はレート1/2、4状態系統帰還コンボリューションエンコーダを含む。そのエンコーダは中間ビットY1を出力ビットZ1とZ0に変換する。したがって、トレリスエンコーダ52は中間ビットY1を出力ビットZ1として記号マッパー22の第2の入力端子に直接加えるための信号経路60を含む。また、トレリスエンコーダ52はモジュロ2加算器62を含む。その加算器は信号経路60からの中間ビットY1をそれの第1の入力端子に受ける。モジュロ2加算器62の出力端子はマルチプレクサ64の第1の(A)入力端子に接続される。そのマルチプレクサの出力端子は12記号遅延素子66に接続される。12記号遅延素子66の出力端子は記号マッパー22と、マルチプレクサ64の第2の(B)入力端子と、マルチプレクサ68の第1の(A)入力端子とに接続される。12記号遅延素子66は状態ビットQ0を発生する。その状態ビットは特定の時刻におけるトレリスエンコーダ52の状態を定めるために用いられ、出力ビットZ0として供給される。マルチプレクサ68の出力端子は12記号遅延素子70に接続され、状態ビットQ1を発生する。その状態ビットも特定の時刻におけるトレリスエンコーダ52の状態を定めるために用いられる。12記号遅延素子70の出力はモジュロ2加算器62への第2の入力として接続され、かつ、マルチプレクサ68の第2の(B)入力端子へ帰還される。12記号遅延素子58,66および70のために、データセグメントの各サブセグメントはプリコーダ50とトレリスエンコーダ52により独立に処理される。マルチプレクサ56,64,および68は同期挿入を行えるようにするために設けられる。その時間中はそれらのマルチプレクサのそれぞれの第2の(B)入力端子が選択される。他の全ての時間には、マルチプレクサ56,64および68の第1の(A)入力端子が選択される。
出力ビットZ2,Z1,Z0は記号マッパー22に供給される。記号マッパー22はそれら3つの出力ビットを8つの信号レベルの対応する1つにマップして、多重レベル記号を形成する。それらの8つの信号レベルを第5図の欄AとBに示す。第5図の欄Cは出力ビットZ2,Z1,Z0の種々の組合わせを示す。たとえば、Z2=0、Z1=1、Z0=1であれば、マッパー22は出力ビットZ2,Z1,Z0を−1の多重レベル記号にマップする。第5図からわかるように、記号マッパー22の出力端子に発生された8レベル記号は零レベルを中心として対称的である。受信器26による信号獲得を容易にするためには、パイロット成分を提供するために各記号を所与の量(たとえば、+1単位)だけずらすことが好ましい。その後で、多重レベル記号、および使用するならばパイロット成分、がマルチプレクサ23の第1の入力端子を通じてVSB変調器24に加えられる。VSB変調器24は、前記米国特許第5,087,975号明細書に記載されているように、搬送波抑制VSBの形で送信するために、多重レベル記号(およびパイロット成分)を選択した搬送波において変調する。記号マッパー22の出力はRAM74の入力端子にも加えられる。そのRAMの出力はマルチプレクサ23の第2の入力端子に供給される。マルチプレクサ23の第3の入力がセグメントおよびフレーム同期信号源76から供給される。
また、第5図に示すように、多重レベル記号の8つのレベルが4つのサブセットa,b,c,dに分割される。それら4つのサブセットのおのおのは出力ビットZ1,Z0の特定の状態により識別される。そうすると、出力ビットZ1,Z0の状態が00であると、それらのビットの状態はサブセットdに対応し、出力ビットZ1,Z0の状態が01であると、それらのビットの状態はサブセットbに対応し、出力ビットZ1,Z0の状態が10であると、それらのビットの状態はサブセットbに対応し、出力ビットZ1,Z0の状態が11であると、それらのビットの状態はサブセットaに対応する。
第4図は第2図に示す受信器26の一部の本発明に従う変更を示す。第4図に示すように、出力ビットZ2,Z1,Z0を表す受信多重レベル記号の流れ(10.76MHzに等しいレートで)がチャネル等化器34に供給される。多重レベル記号はチャネル等化器34により等化され、その後で位相追跡器36により処理されて望ましくない位相雑音を除去する。位相追跡器36は前記米国特許第5,087,975号明細書に開示されている種類のものとすることができる。
くし形フィルタ32による処理が不必要であると、位相追跡器36の出力端子が多極スイッチ30の1つの極を介してビタビデコーダ40に接続されて、元のデータビットX1,X2の見積もりを得る。前記国際特許出願PCT/US95/08174号公開明細書に開示されているように、LSI Logic Corp.,により製造されたビタビデコーダなどの、ビタビデコーダがブランチメトリック発生器(MNG)を含む。このブランチメトリック発生器は受信多重レベル記号に応答してブランチメトリックを発生し、それを加算、比較、および選択(ACS)ユニットに加える。ACSユニットはパスメトリック蓄積メモリ(図示せず)に双方向に結合され、トレースバック(traceback)メモリを供給もする。
ビタビデコーダのACSユニットはBMGにより発生されたブランチメトリックに応答して、各多重レベル記号のための複数のパスメトリックを発生する。各パスメトリックはコンボリューションエンコーダの選択された状態に対応する。本発明で用いるコンボリューションエンコーダ(すなわち、トレリスエンコーダ52)は、第6図に示す状態表のQ10(n)欄により示すように4つの状態を有する。それらの4つの状態のおのおのは4回繰り返される。その理由は、第6図のY21(n)欄に示されている中間ビットY1,Y2の4つの可能な状態のためである。Z210(n)欄がQ10(n)欄およびY21(n)欄から得られる。すなわち、第3図に示すように、出力ビットZ2は中間ビットY2に常に等しく、出力ビットZ1は中間ビットY1に常に等しく、出力ビットZ0は状態ビット中間ビットQ0に常に等しい。サブセット(n)欄は4つのサブセット{a,b,cまたはd}のどれにポイントがあるかを示す。R(n)欄は、Z2,Z1,Z0ビットを出力データレベルにマップすることにより決定される。次の状態Q10(n+1)は現在の状態Q10(n)と現在の入力ビットY1(n)との組合わせにより定められる。
第6図の状態表における情報は第7図のトレリス線図により表すこともできる。そこに示すように、ACSユニットにより維持される4つのパスメトリックが4つのエンコーダ状態に対応する。第5図、第6図および第7図に示すように、エンコーダが状態00または状態10にある時は、現在の出力期間中の記号出力はサブセットbまたはサブセットdにあり、およびエンコーダが状態01または状態11にある時は、現在の出力期間中の記号出力はサブセットaまたはサブセットcにある。更に、最小値を持つパスメトリックがエンコーダの現在の状態についての最良の見積もりを提供する。すなわち、ACSユニットにより発生された最小パスメトリックがエンコーダの現在の状態の見積もりを提供し、以後の記号がどのサブセットにあるか予測できるようにする。
上記のように、第4図に示すようにスライスされた信号が、チャネル等化器34の出力を基にしてその等化器のために決定され、第4図に示すようにスライスされた信号が、位相追跡器36の出力を基にしてその位相追跡器のために決定される。8レベル記号をスライスするための7スライスレベルの1つのセットにより特徴づけられる従来のスライサを用いて、スライスを行うことができる。7つのレベルを第5図の欄Eに示す。したがって、+6より正であるレベルを持つ記号が、チャネル等化器34または位相追跡器36へ量子化された値+7として帰還され、+4と+6の間のレベルを持つ記号が量子化された値+5として帰還され、+2と+4の間のレベルを持つ記号が量子化された値+3として帰還され、0と+2の間のレベルを持つ記号が量子化された値−1として帰還され、−2と−4の間のレベルを持つ記号が量子化された値−3として帰還され、−4と−6の間のレベルを持つ記号が量子化された値−5として帰還され、−6以下のレベルを持つ記号が量子化された値−7として帰還される。
このやり方は理論的には完全に満足できるが、送信中及び受信中に混じった雑音のためにのみ、記号レベルの振幅がスライスレベルと交差するような雑音の多い条件の下では、それの性能が低下することがある。上記例では、+5の値をもともと持つ記号の振幅は雑音により小さくされることがあり、そのために位相追跡器36の出力端子またはチャネル等化器の出力端子におけるそれの値は+6.1である。雑音がないと+5の記号は従来のスライサによりそれの適切に等化された値+5まで正しくスライスされる。しかし、雑音が存在すると+5の記号は従来のスライサにより、不正確な等化された+7に不適切にスライスされる。
したがって、従来のスライサとは異なって、本発明のスライサは下記の目的のために複数のスライスレベルセットを蓄積する。それらのスライサの1つ、スライサ74(第4図)、をチャネル等化器とともに用いる。スライサ78は出力を(スイッチ30を通じて)チャネル等化器34と、加算器79の負入力端子とに提供し、入力をチャネル等化器34の出力端子ばかりでなく、部分ビタビデコーダ80のACSユニットからも受ける。(たとえば、スライサ70の出力が帰還フィルタに供給され、加算器79の出力が訓練アルゴリズムに供給されるように、チャネル等化器34は帰還フィルタと訓練アルゴリズムを有する種類のものとすることができる。)チャネル等化器34の出力端子は加算器79の正入力端子にも接続される。部分ビタビデコーダ80のためにACSユニットとビタビデコーダのBMGのみが求められる。同様に、従来のスライサの代わりに、スライサ82が位相追跡器36と共に用いられる。スライサ82は記号入力端子84と、セット選択入力端子86と、出力端子とを有する。記号入力端子は位相追跡器36の出力端子に接続され、セット選択入力端子はビタビデコーダ40のACSユニットに接続される。スライサ82の出力端子は加算器87の負入力端子に接続される。加算器87の正入力端子は記号入力端子84に接続される。加算器87の出力端子は多極スイッチ30の他の極を通じて位相追跡器36に接続される。位相追跡器36が前記米国特許第5,087,975号明細書に開示されている位相追跡器であるならば、スライサ82はそこに開示されているマッパー34に組み込まれる。くし形フィルタ32がアクティブでない時はスライサ78と82はアクティブである。
加算器78と、位相追跡器36と、ビタビデコーダ40とで使用されるスライサ82は3つのスライスレベルの2つのセットを蓄積する。3つのスライスレベルの1つのセットを第5図の欄Fに示す。そのセットは、ビタビデコーダ40のACSユニットにより供給された最低パスメトリックがエンコーダ状態01または11に対応する時に、スライサ82により使用される。3つのスライスレベルの他のセットを第5図の欄Gに示す。そのセットは、ビタビデコーダ40のACSユニットにより供給された最低値パスメトリックがエンコーダ状態00または10に対応する時に、スライサ82により使用される。
いいかえると、ビタビデコーダ40のACSユニットにより供給された最低値パスメトリックがエンコーダ状態01または11に対応するならば、対応する量子化されたレベルを得るために、第5図の欄Fにおける3つのスライスレベル88,90,92のみを使用する必要があるように、位相追跡器36の出力端子における多重レベル記号がサブセットaまたはサブセットcに属すると仮定される。したがって、位相追跡器36の出力端子に生じて、スライサ82に供給される多重レベル記号が+5より正であるならば、この多重レベル記号は+7の値に量子化される。多重レベル記号が+5と+1の間であれば、この多重レベル記号は+3に量子化される。多重レベル記号が+1と−3の間であれば、この多重レベル記号は−1に量子化される。多重レベル記号が−3より負であるならば、この多重レベル記号は−5の値に量子化される。
同様に、最低パスメトリックがエンコーダ状態00または10に対応するならば、多重レベル記号がサブセットbまたはサブセットdに属すると仮定されるから、欄Fに関連して上で述べたように、スライサ82により加算器87に供給される量子化されたレベルを得るために、第5図の欄Gにおけるただ3つのスライスレベルが用いられる。したがって、位相追跡器36の出力端子に生じて、スライサ82に供給される多重レベル記号が+3より正であるならば、この多重レベル記号は+5の値に量子化される。多重レベル記号が−1と+3の間であれば、この多重レベル記号は+1に量子化される。多重レベル記号が−5と−1の間であれば、この多重レベル記号は−3に量子化される。多重レベル記号が−5より負であるならば、この多重レベル記号は−7の値に量子化される。
欄Fと欄Gのいずれを使用しても、隣接するスライスレベルの間の距離は欄Eの従来のスライスレベルのそれの2倍であり、それによりスライス装置は大幅に頑丈になる。雑音により+6.1レベルの記号に悪化された公称+5レベルの記号について説明した上の例では、本発明がないと、その記号はそれの正確な値である5の代わりに+7の値に量子化される。しかし、本発明では、ビタビデコーダ40のACSユニットにより発生された最低パスメトリックが適切なスライスレベル、すなわち、欄Gにおけるスライスレベルのセット、の使用を指示するから、適切な結果が生じさせられる。
位相追跡器36の適切な素子に加えられる誤差信号を発生するために、加算器87はスライサ82により発生された量子化された値を位相追跡器36の出力端子における多重レベル記号から差し引く。
等化器34に組合わされたスライサ78はスライサ82に類似するようにして動作できる。
スライサ82および加算器87の動作の伝達特性を第11図に示す。この図示の実施形態においては3つのスライス値の例、−3,+1および+5を示す。ビタビデコーダ40のACSユニットにより発生された最低値パスメトリックにより指示されているように、スライス値と、位相追跡器36の出力とが、たとえば、+5であるならば、零誤差値が発生される。スライス値が−5で、位相追跡器36の出力が+5.5であるならば、誤差値+0.5が発生される、等である。位相追跡器36が前記米国特許第5,087,975号明細書に開示されている位相追跡器であれば、この特許に開示されているマッパー34はそれの差を発生するためにこの誤差値を使用する。
しかし、データ(たとえば、位相追跡器36の出力)が2つのスライス値の中間に近い(約+3などの)とすると、データを+1または+5の値にスライスするについて不確実性が存在するから、そのデータを不正確にスライスすることが有り得る。不正確なスライスによって誤差が生じ、悪い向きへの修正が行われることがある。そのような状況では、スライスの決定が、おそらく悪い方向に修正するのではなくて、不正確になりがちであるような領域において小さい修正が試みられるように、重み付けられた誤差信号を発生する方がより良いことがある。それらの状況において重み付けられた誤差信号を正確に発生するために、スライサ82と加算器87を単一の誤差ルックアップ・テーブルに組合わせて、第12図に示す応答などの、希望する任意の応答を発生できる。第12図に示すように、誤差信号零がスライス値の中間に発生される。他のデータ値での誤差信号が、第12図の特性に従って同様に修正される。
第12図の特性を実現するための好適な技術は、スライサおよびそれの対応する加算器の代わりに、第3図に示すように、誤差LUT100を使用することである。誤差LUT100は多数のルックアップ・テーブルを蓄積する。それらのルックアップ・テーブルでは、ビタビデコーダ40のACSユニットにより発生された最低値パスメトリックに応答してアクティブなルックアップ・テーブルが選択される。そうすると、入力データの各値は選択されたルックアップ・テーブル内の記憶場所をアドレスし、その記憶場所に記憶されている誤差が対応する誤差信号として読出される。
ビタビデコーダ40とともに動作するスライサ82についての上の説明は、受信器26の第2の処理経路に沿ってデータ処理が行われる場合、すなわち、データを処理するためにくし形フィルタ32を使用しない場合に適用する。しかし、データ処理が第1の処理経路に沿って行われる場合、すなわち、データを処理するためにくし形フィルタ32を使用する場合には、ビタビデコーダ38のACSユニットに接続されるセット選択入力端子を有するスライサ82′をスライサ82の代わりに用いる。データが第1の処理経路に沿って処理されるように多極スイッチ30が動作させられると、スライサ82′はアクティブである。スライサ82′の出力端子は加算器83に接続される。その加算器は加算器87と同様に動作する。同様に、スライサ78′の出力端子は加算器87に類似する加算器に接続され、部分ビタビデコーダ80に類似する、部分ビタビデコーダがスライサ78′とともに用いられる。
くし形フィルタ32はNTSCチャネル干渉を減少するという所望の効果を持つが、くし形フィルタ32は受信器のビタビデコーダを複雑にもする。すなわち、最適なビタビデコーダはトレリスエンコーダの状態ばかりでなく、くし形フィルタ32の遅延素子の状態も考慮しなければならない。トレリスエンコーダ52には4つのエンコーダ状態と、くし形フィルタ32の遅延素子の4つの可能な状態とがあるから、最適なビタビデコーダは16状態トレリスを処理しなければならない。前記国際特許出願PCT/US95/08174号公開明細書は、くし形フィルタとともに使用すべきビタビデコーダの複雑さを減少するための技術を示す。そのように簡単にされたビタビデコーダは、ビタビデコーダ38および部分ビタビデコーダ94のために使用できる。
ビタビデコーダ38と部分ビタビデコーダ94との各BMGは7つのブランチメトリックを発生する。7つのブランチメトリックのおのおのはくし形フィルタ32の出力端子における記号レベルと、7つの共同セットA,B1,B2,C1,C2,D1,D2のおのおのの3つの値の最も近い1つとの間の二乗ユークリッド距離を表す。それらの共同セットと、各共同セットのための3つの値(黒い丸として示す)とをこの明細書の第8図に示す。
第8図に示すそれらの共同セットは以下の説明に従って第9図に示すように配列され直す。トレリスエンコーダ52が特定の状態にあると、第7図に示すようにそれの出力は4つのサブセットのただ2つにあることができる。たとえば、トレリスエンコーダ52が状態00にあると、次の記号はサブセットbまたはcに必ずある。トレリスエンコーダ52の状態の現在の見積もりを用いて、それら2つのサブセットのどれに次の記号があることができることを予測できる。したがって、スライサ82は、サブセットbとサブセットdの少なくとも一方を構成する4つの振幅の1つに信号を量子化できる。
くし形フィルタ32がアクティブであると類似の手順が行われる。トレリスエンコーダ52とくし形フィルタ32との組合わせが特定の状態にあると、くし形フィルタ32の出力が、第8図に示す7つのサブセットのただ2つのうちの1つにあることを、第14図から示すことができる(第14図は前記国際特許出願PCT/US95/08174号公開明細書から再現されるものであって、くし形フィルタ32がアクティブである場合のトレリス線図である)。したがって、(i)トレリスエンコーダ52とくし形フィルタ32との組合わせが状態0にあると、次の記号はサブセットAまたはサブセットC2に必ずあり、(ii)トレリスエンコーダ52とくし形フィルタ32との組合わせが状態1にあると、次の記号はサブセットAまたはサブセットC1に必ずあり、(iii)トレリスエンコーダ52とくし形フィルタ32との組合わせが状態2にあると、次の記号はサブセットB2またはサブセットD2に必ずあり、(iv)トレリスエンコーダ52とくし形フィルタ32との組合わせが状態3にあると、次の記号はサブセットB1またはサブセットD2に必ずあり、(v)トレリスエンコーダ52とくし形フィルタ32との組合わせが状態4にあると、次の記号はサブセットB1またはサブセットD1に必ずあり、(vi)トレリスエンコーダ52とくし形フィルタ32との組合わせが状態5にあると、次の記号はサブセットB1またはサブセットD2に必ずあり、(vii)トレリスエンコーダ52とくし形フィルタ32との組合わせが状態6にあると、次の記号はサブセットAまたはサブセットC1に必ずあり、(viii)トレリスエンコーダ52とくし形フィルタ32との組合わせが状態7にあると、次の記号はサブセットAまたはサブセットC2に必ずある。
遷移(i)と(viii)との出力共同セット(AとC2)が同じであること、遷移(ii)と(vii)との出力共同セットが同じであること、遷移(iv)と(vi)との出力共同セットが同じであることが注目される。したがって、トレリスエンコーダ52/くし形フィルタ32の組合わせに対して、くし形フィルタ32の出力が2つの共同セットの5つのグループの1つの中になければならないように、それらの7つの共同セットはそれらの5つのグループに再配列できる。ビタビデコーダ38により見積もられるトレリスエンコーダ52およびくし形フィルタ32の状態を用いて、それら5つのグループのどれに次の記号があることができるかを予測できる。
それら5つのグループを第9図に示す。各グループは5つのスライスレベルを持つ。同様に、グループAとC1とはスライスレベル+6,+2,−2,−6および−10を持ち、グループB2とD2とはスライスレベル+12,+8,+4,0および−4を持ち、グループB1とD2とはスライスレベル+8,+4,0,−4および−8を持ち、グループB1とD1とはスライスレベル+4,0,−4,−8および−12を持つ。したがって、ビタビデコーダ38のACSユニットにより発生された最低パスメトリックは、第9図に示す5つのグループの内の1つのグループのスライスレベルを選択する。その後で、選択されたスライスレベルのセットをスライサ82′が用いて、位相追跡器36の出力をスライスし、加算器83に供給する量子化された値を発生し、または選択されたスライスレベルのセットをスライサ78′が用いて、位相追跡器34の出力をスライスする。
第9図に示すスライスレベルの5つのセットを第10図に示すスライスレベルの2つのセットに再編成できる。第10図に示すそれらのスライスレベルの2つのセットは第9図に示すスライスレベルの5つのセットより多少頑丈さに欠けるが、それら2つのセットの選択処理はそれより簡単になる。スライス値の第1のセットA,C1,C2は6つのスライスレベルを持ち、スライス値の第2のセットB1,B2,D1,D2は7つのスライスレベルを持つ。スライサ78′と82′は第8図に示す7つのスライスレベルグループ、第9図に示す5つのスライスレベルグループ、または第10図に示す2つのスライスレベルグループをそれぞれに適切に蓄積する。
それらの蓄積されたスライスレベルで、スライサ82がビタビデコーダ40のACSユニットからの最低パスメトリックに応答するのと同様にして、スライサ82′はビタビデコーダ38のACSユニットからの最低パスメトリックに応答し、スライサ82がビタビデコーダ40のACSユニットに応答するのと同様にして、スライサ78′はビタビデコーダ94のACSユニットからの最低パスメトリックに応答する。同様に、スライサ82がビタビデコーダ40のACSユニットに応答するのと同様にして、スライサ78はビタビデコーダ80のACSユニットからの最低パスメトリックに応答する。
本発明のいくつかの限定について上で説明した。他の変更を本発明の技術の当業者は行えるであろう。たとえば、トレリスエンコーダ52は、本発明から逸脱することなしに、第3図に示すもの以外の他の態様を取ることができる。たとえば、エンコーダの状態の数を図示の数とは異ならせることができ、開示した帰還ではなくてフィードフォーワード・アーキテクチャを使用でき、帰還構成またはフィードフォーワード構成のいずれにも非系統的符号化を採用できる。
また、たとえば、直角振幅偏重(QAM)および復調を用いるものなどの、VSB以外の変調技術と復調技術を使用できる。
更に、8レベル記号に関連して本発明を説明したが、本発明は任意の数のレベルを持つ記号に使用できることを理解すべきである。
したがって、本発明の説明は、単なる例示として理解すべきであり、かつ当業者に本発明を実施する最良の態様を教示する目的のためのものである。本発明の要旨から逸脱することなく細部を大幅に変更でき、添付した請求の範囲の範囲内にある全ての変更の排他的な使用を留保する。

Claims (7)

  1. 複数の多重レベル記号を含むデータ信号を発生する発生手段と、
    各多重レベル記号に応答して、データ信号を特徴付ける最低パスメトリックを決定する決定手段と、
    最低パスメトリックに応答してスライス値の複数のセットの1つを選択する選択手段と、
    選択したスライス値のセットに応答して多重レベル記号をスライスするスライス手段と、
    を備えるデータプロセッサ。
  2. 請求項1記載のデータプロセッサにおいて、スライス値の複数のセットのおのおのはいくつかのスライス値を持ち、多重レベル記号は値の数により特徴付けられ、各スライス値セットのスライス値の数は多重レベル記号を特徴付ける値の数の半分より少ないデータプロセッサ。
  3. 請求項1または2記載のデータプロセッサにおいて、各スライス値セットの隣接するスライス値は相互に離隔され、スライス値のセットの1つのセットのスライス値はスライス値のセットの他の1つのセットのスライス値からずらされるデータプロセッサ。
  4. 請求項1または2記載のデータプロセッサにおいて、各スライス値セットの隣接するスライス値はほぼ等しい量だけ相互に離隔され、スライス値のセットの1つのセットのスライス値はスライス値のセットの他の1つのセットの対応するスライス値からほぼ等しい量だけずらされるデータプロセッサ。
  5. 請求項1または2記載のデータプロセッサにおいて、データ信号は4状態エンコーダにより符号化された複数の8レベル記号を有し、決定手段は各記号に応答して、エンコーダのそれぞれの状態におのおの対応する4つのパスメトリックを計算する手段を備えるデータプロセッサ。
  6. 請求項5記載のデータプロセッサにおいて、4状態エンコーダはコンボリューションエンコーダであるデータプロセッサ。
  7. 請求項6記載のデータプロセッサにおいて、選択手段はスライス値の2つのセットの1つを選択する手段を備え、各スライス値セットは3つのスライス値を含むデータプロセッサ。
JP53546097A 1996-04-02 1997-03-31 信号受信器用スライス予測器 Expired - Lifetime JP3717941B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/627,826 US5923711A (en) 1996-04-02 1996-04-02 Slice predictor for a signal receiver
US08/627,826 1996-04-02
PCT/US1997/005120 WO1997037470A1 (en) 1996-04-02 1997-03-31 Slice predictor for a signal receiver

Publications (2)

Publication Number Publication Date
JPH11507194A JPH11507194A (ja) 1999-06-22
JP3717941B2 true JP3717941B2 (ja) 2005-11-16

Family

ID=24516307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53546097A Expired - Lifetime JP3717941B2 (ja) 1996-04-02 1997-03-31 信号受信器用スライス予測器

Country Status (10)

Country Link
US (1) US5923711A (ja)
JP (1) JP3717941B2 (ja)
KR (1) KR100299289B1 (ja)
CN (1) CN1158822C (ja)
AU (1) AU2595597A (ja)
BR (1) BR9702158B1 (ja)
CA (1) CA2222029C (ja)
HK (1) HK1017957A1 (ja)
MX (1) MX9709321A (ja)
WO (1) WO1997037470A1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278743B1 (en) * 1996-11-12 2001-08-21 Zenith Electronics Corporation Non linear amplitude precorrection for HDTV transmitter
KR100248379B1 (ko) * 1997-06-16 2000-03-15 정선종 단일 콘케티네이티드 부호기를 이용한 통신 장치 및 이를 이용한 통신 방법
US6078627A (en) * 1997-12-18 2000-06-20 Advanced Micro Devices, Inc. Circuit and method for multilevel signal decoding, descrambling, and error detection
US6091348A (en) * 1997-12-18 2000-07-18 Advanced Micro Devices, Inc. Circuit and method for on-the-fly bit detection and substitution
US6255969B1 (en) 1997-12-18 2001-07-03 Advanced Micro Devices, Inc. Circuit and method for high speed bit stream capture using a digital delay line
US6850563B1 (en) * 1998-06-19 2005-02-01 Netwave Communications Data slicer for combined trellis decoding and equalization
US6178209B1 (en) * 1998-06-19 2001-01-23 Sarnoff Digital Communications Method of estimating trellis encoded symbols utilizing simplified trellis decoding
US6449002B1 (en) * 1999-12-21 2002-09-10 Thomson Licensing S.A. Truncated metric for NTSC interference rejection in the ATSC-HDTV trellis decoder
US6731692B1 (en) * 2000-03-23 2004-05-04 Agere Systems Inc. Symbol encoding and decoding architecture for trellis-coded modulation in gigabit ethernet
US6963618B2 (en) 2000-04-18 2005-11-08 Zenith Electronics Corporation Enhanced slice prediction feedback
US6996133B2 (en) * 2000-04-18 2006-02-07 Zenith Electronics Corporation Digital communication system for transmitting and receiving robustly encoded data
US6958781B2 (en) * 2000-04-18 2005-10-25 Zenith Electronics Corporation Mapping arrangement for digital communication system
KR100672561B1 (ko) 2000-09-22 2007-01-23 엘지전자 주식회사 디지털 티브이의 통신 시스템
KR100351829B1 (ko) 2000-09-26 2002-09-11 엘지전자 주식회사 디지털 통신 시스템
KR100351831B1 (ko) 2000-10-02 2002-09-11 엘지전자 주식회사 Vsb 송신 시스템
US6934317B1 (en) * 2000-10-11 2005-08-23 Ericsson Inc. Systems and methods for communicating spread spectrum signals using variable signal constellations
US6987543B1 (en) * 2000-11-30 2006-01-17 Lsi Logic Corporation System to efficiently transmit two HDTV channels over satellite using turbo coded 8PSK modulation for DSS compliant receivers
KR100673419B1 (ko) * 2000-12-28 2007-01-24 엘지전자 주식회사 전송 시스템 및 데이터 처리 방법
KR100674423B1 (ko) * 2001-01-19 2007-01-29 엘지전자 주식회사 송/수신 시스템 및 데이터 처리 방법
US7187698B2 (en) 2001-03-13 2007-03-06 Zenith Electronics Corporation Robust digital communication system
US6947487B2 (en) * 2001-04-18 2005-09-20 Lg Electronics Inc. VSB communication system
US7631340B2 (en) * 2001-04-18 2009-12-08 Lg Electronics Inc. VSB communication system
KR100734351B1 (ko) * 2001-04-20 2007-07-03 엘지전자 주식회사 디지털 방송 전송 시스템
KR100736500B1 (ko) * 2001-04-25 2007-07-06 엘지전자 주식회사 디지털티브이의 브이에스비 통신시스템
KR100706508B1 (ko) * 2001-04-25 2007-04-11 엘지전자 주식회사 디지털티브이의 브이에스비 통신시스템
KR100850932B1 (ko) * 2001-06-11 2008-08-12 엘지전자 주식회사 디지털 전송 시스템 및 방법
KR100793766B1 (ko) * 2001-06-11 2008-01-10 엘지전자 주식회사 디지털 전송 시스템 및 방법
KR100510679B1 (ko) * 2003-03-21 2005-08-31 엘지전자 주식회사 디지털 vsb 전송 시스템 및 부가 데이터 다중화 방법
US7155134B2 (en) * 2002-03-22 2006-12-26 Agere Systems Inc. Pulse amplitude modulated transmission scheme for optical channels with soft decision decoding
US7289569B2 (en) * 2002-04-16 2007-10-30 Thomson Licensing HDTV trellis decoder architecture
US8064528B2 (en) 2003-05-21 2011-11-22 Regents Of The University Of Minnesota Estimating frequency-offsets and multi-antenna channels in MIMO OFDM systems
WO2005032021A1 (ja) * 2003-09-30 2005-04-07 Matsushita Electric Industrial Co., Ltd. 無線送信装置、無線受信装置及び無線送信方法
US7599348B2 (en) * 2003-11-04 2009-10-06 Lg Electronics Inc. Digital E8-VSB reception system and E8-VSB data demultiplexing method
JP4220365B2 (ja) * 2003-12-08 2009-02-04 株式会社ケンウッド 送信装置、受信装置、データ送信方法及びデータ受信方法
EP1859531A4 (en) * 2005-03-11 2008-04-09 Agency Science Tech & Res predictor
US20070242828A1 (en) * 2006-04-12 2007-10-18 General Dynamics C4 Systems, Inc. Dynamic interleaving of state vector components in an encrypted data communication system
US20070252902A1 (en) * 2006-04-28 2007-11-01 Mediatek Inc. Teletext data slicer and method thereof
US7724814B2 (en) * 2006-08-15 2010-05-25 Texas Instruments Incorporated Methods and apparatus for decision feedback equalization with dithered updating
TWI380647B (en) * 2008-10-03 2012-12-21 Ic Plus Corp Transceiver apparatus, receiver and power saving method thereof
US8471960B2 (en) 2008-11-24 2013-06-25 Mediatek Inc. Method capable of avoiding data error from incorrect sampling points
US10840971B2 (en) * 2018-08-21 2020-11-17 Micron Technology, Inc. Pre-distortion for multi-level signaling

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3066889D1 (en) * 1980-12-23 1984-04-12 Ibm Method of transmitting binary data sequences and arrangement for enabling the rapid determination of the end of a transmitted binary data sequence
EP0135057B1 (en) * 1983-07-22 1987-11-11 Nec Corporation Demodulator for multilevel amplitude modulation system
US4748626A (en) * 1987-01-28 1988-05-31 Racal Data Communications Inc. Viterbi decoder with reduced number of data move operations
US5086340A (en) * 1990-10-19 1992-02-04 Zenith Electronics Corporation Co-channel interference reduction system for digital high definition television
US5105442A (en) * 1990-11-07 1992-04-14 At&T Bell Laboratories Coded modulation with unequal error protection
US5410569A (en) * 1992-08-19 1995-04-25 Zenith Electronics Corp. Data slicing system for HDTV receiver
US5684834A (en) * 1993-06-14 1997-11-04 Paradyne Corporation Simultaneous analog and digital communication using fractional rate encoding
US5483289A (en) * 1993-12-22 1996-01-09 Matsushita Electric Industrial Co., Ltd. Data slicing circuit and method
FR2718910B1 (fr) * 1994-04-18 1996-05-31 Sat Dispositif de décision à seuils adaptatifs pour modulation à multiétat.
US5583889A (en) * 1994-07-08 1996-12-10 Zenith Electronics Corporation Trellis coded modulation system for HDTV
US5574751A (en) * 1995-04-24 1996-11-12 Motorola, Inc. Method for a soft-decision modulation system

Also Published As

Publication number Publication date
KR100299289B1 (ko) 2001-09-22
MX9709321A (es) 1998-02-28
AU2595597A (en) 1997-10-22
JPH11507194A (ja) 1999-06-22
US5923711A (en) 1999-07-13
CA2222029A1 (en) 1997-10-09
KR19990022088A (ko) 1999-03-25
HK1017957A1 (en) 1999-12-03
BR9702158A (pt) 1999-07-20
WO1997037470A1 (en) 1997-10-09
CN1188579A (zh) 1998-07-22
CN1158822C (zh) 2004-07-21
CA2222029C (en) 2002-11-19
BR9702158B1 (pt) 2008-11-18

Similar Documents

Publication Publication Date Title
JP3717941B2 (ja) 信号受信器用スライス予測器
US5600677A (en) Trellis coded modulation system for digital television signal
US6493402B1 (en) Mode control for trellis decoder
US6529558B1 (en) Coding and decoding a signal modified in accordance with the feedback states of an encoder
US6687310B1 (en) Trellis coded modulation system for digital television signal with trellis coded data and synchronization symbols
US5629958A (en) Data frame structure and synchronization system for digital television signal
JP3119290B2 (ja) 連接符号化を使って多重レベル変調データを通信するための方法及び装置
JP4401078B2 (ja) 判定帰還型等化器における誤差伝播を低減する判定帰還型シーケンス推定装置及び方法
KR100898967B1 (ko) Atsc hdtv 수신기에서 트렐리스 디코더 트레이스백 출력을 이용한 결정 피드백 이퀄라이저 데이터 생성을 이용한 수신기 및 텔레비전 수신기
US6842495B1 (en) Dual mode QAM/VSB receiver
US6226323B1 (en) Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component
US20010022813A1 (en) Technique for minimizing decision feedback equalizer wordlength in the presence of a DC component
EP1127424A2 (en) Dual mode qam/vsb receiver
IE922390A1 (en) Method and apparatus for communicating compressed video¹using trellis coded qam
KR19990028865A (ko) 비디오 신호의 복조 및 디코딩을 위한 장치
JPH11513211A (ja) レートコンパティブルなパンクチャリングされた畳み込み符号を用いるトレリス符号化qam
US6608870B1 (en) Data frame for 8 MHZ channels
WO2000074375A1 (en) Digital television system for 8 mhz channels
KR960007201B1 (ko) 에이치디티브이(hdtv) 송수신장치

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050901

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100909

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110909

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120909

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130909

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term