JP3684866B2

JP3684866B2 - 導通，遮断制御装置

Info

Publication number: JP3684866B2
Application number: JP29490298A
Authority: JP
Inventors: 光彦渡部; 克也小山; 昭二佐々木; 年男林原; 周幸岡本; 一朗大坂
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-10-16
Filing date: 1998-10-16
Publication date: 2005-08-17
Anticipated expiration: 2018-10-16
Also published as: US6373671B1; JP2000125463A; DE19949783A1; DE19949783B4

Description

【０００１】
【発明の属する技術分野】
本発明は車輌における複数の電力負荷を制御する制御装置、特に負荷短絡等により異常な過電流が流れうるような集積回路の安全，安価，且つ木目細かな保護機能を有する導通，遮断制御装置に関する。
【０００２】
【従来の技術】
従来の技術として一般的なのは負荷に供給される電流を検出してこれが過度に大きくなったのを自動的に遮断する方式である。これをMOSFET(Metal Oxide Semiconductor Field Effect Transistor）に応用したものとして、特開昭61− 261920号，特開昭62−11916号，特開昭62−143450号，特開昭63−87128号等多くの公知技術が開示されている。しかし、これらの電流検出手法は時として不具合を生ずる。例えば自動車のヘッドランプ等の負荷においてはオフ状態から点灯開始に移行する際の瞬時的な大電流を遮断すると円滑な点灯動作を損なう。即ち点灯するまで著しい時間を要し、必要なタイミングでの点灯を阻害する、従って、この定常の使用状態での急激な電流は必要不可欠である。このため、電流ではなく温度をモニタすることで負荷の短絡や定常負荷の瞬時電流を許容し、更に異常な短絡事故時には自動的に遮断するような動作が特願平8−303018 号開示の技術により具現される。ところが筆者らは本技術によっても回避できない更なる問題に直面した。それは多数の負荷が１チップの集積回路で制御されている場合である。過電流異常検出方式を用いる場合、過電流異常の都度、遮断状態に移行させ、自動復帰しないようにしてしまうとノイズによる誤動作に対して弱くなる。即ちごく瞬間的，突発的に発生する大電流で一旦遮断状態に移行して復帰しないとユーザーにとって使い勝手が低下する。過電流状態から遮断状態に移行後、異常検出電流を下回った瞬間に導通復帰するようにすると、ある程度電流を制限できるが、継続して負荷短絡が発生している場合に半導通状態が続き、温度上昇や素子劣化を招く。また、過温度を検出する方式では同一チップ上のどの素子が発熱して異常温度になっているのかが特定できない。また、一般的に温度検出を実現する回路のバラツキは無視できず、精度を上げようとすれば非常に高価な装置とならざるを得ない。
【０００３】
【発明が解決しようとする課題】
以上のように温度あるいは電流によって単一の保護機能しか有しない電力素子では複数の負荷への電流の導通，遮断を制御する素子の異常に感知して自動遮断したり、適宜復帰する制御が不可能である。また電流もしくは温度の異常を各負荷毎に検出して遮断する方法では回路構成が複雑で高価なものとなってしまう。本発明は、電力素子を導通状態での電流保護と、これよりも若干反応は遅いが確実に異常を検知できる過温度保護機能とを両立させつつ、異常な状態にある電力素子を特定でき、簡単な回路構成で安価に実現できる改善された導通，遮断制御装置を提供する。
【０００４】
【課題を解決するための手段】
上記課題を解決する手段は、電力素子の電流異常を検出する手段、上記電力素子付近の温度異常を監視する手段、ほぼ一定の周期、或いは、記憶素子等に予め記憶された時間間隔により設定されるタイミングに応じて、前記電流異常と温度異常との情報を元に前記電力素子の導通，遮断を制御する手段等である。
【０００５】
【発明の実施の形態】
本発明における発明の一実施例を図１のブロック図を用いて説明する。図１において１は負荷１０ａ〜１０ｄを制御するための制御信号２１ａ〜２１ｄを出力するマイクロプロセッサ、２は負荷に電力を供給する電源、３ａ〜３ｄは負荷への電流の導通，遮断を制御する（スイッチ）電力素子９ａ〜９ｄに流れる電流の異常状態を検出する過電流検出回路、４ａ〜４ｄはスイッチ電力素子９の発熱異常を検出する温度異常検出器２７から出力される過温度検出信号１２と上記過電流検出回路３から出力される過電流検出信号１５ａ〜１５ｄとの論理積演算を行うゲート素子であり、ラッチセット信号１７ａ〜１７ｄを出力する。５ａ〜５ｄは状態を保持するためのラッチ回路、６ａ〜６ｄはラッチ回路５から出力されるラッチ信号１８ａ〜１８ｄと過電流検出回路３から出力される過電流リミット信号１６ａ〜１６ｄの論理和演算を行うゲート素子、７ａ〜７ｄはゲート素子６から出力される遮断信号１９ａ〜１９ｄによって（スイッチ）電力素子９のゲート電圧２３ａ〜２３ｄを制御する遮断回路、８ａ〜８ｄは(スイッチ)電力素子９に流れる電流量に対しほぼサイズ比に等しい量のミラー電流３９ａ〜３９ｄを流すための半導体素子、１１ａ〜１１ｄは入力回路、２２ａ〜２２ｄは入力信号である。また１００は論理回路であり、電源電圧に応じてリセット発生器９０で生成されるリセット信号９１と、パルス発生器２６で生成される再復帰パルス１４に応じて、ラッチ回路５を初期状態にクリアするラッチクリア信号１４ａ〜１４ｄを生成する。また、パルス発生器２６には、外部（例えばマイクロプロセッサ）から再復帰パルス１４の周期を設定するための設定信号２００が入力される。
【０００６】
また、２５は通信用変調器であり、ラッチセット信号１９が入力され、マイクロプロセッサ１に対してシリアル通信信号２９を出力する。また、この通信用変調器はマイクロプロセッサから供給される基準クロック信号８１によって動作するような構成となっている。
【０００７】
また、２０はスイッチ電力素子９に電流が流れた際に発生する温度上昇を検出する温度検出器であり、温度検出電圧６９を出力する。
【０００８】
また１３は、上記回路が１チップ上に集積された集積回路であり、７１ａ〜７１ｄは負荷１０が接続されている端子の出力端子電圧である。
【０００９】
図中９ａ，９ｂ，９ｃ，９ｄの（スイッチ）電力素子はバイポーラトランジスタ，サイリスタ等でも構成されうるが、ここでは代表的例としてＭＯＳ−ＦＥＴを用いて説明する。半導体素子８ａ〜８ｄに、（スイッチ）電力素子９に流れる電流に対するサイズ比（例えば１／１００）で電流３９ａ〜３９ｄ(ミラー電流)を流すことで極僅かの電流で負荷電流の監視ができる。負荷に直列に抵抗を挿入し、その両端の電位差を監視することで代用できるが、この場合抵抗で消費される無駄な電力が大きいため、本例のように極僅かな電流を分流させて抵抗の電圧降下を監視する方法が電力的に有利である。
【００１０】
図１では同様な４回路をサフィックスａ，ｂ，ｃ，ｄとして示したが、回路の数は４に限らず、任意整数（Ｎ）個に拡張可能である。
【００１１】
上記実施例は以下の各詳細構成図に記す各ブロックから構成され、本件所望の改善された動作を概ね以下に纏める処理により実現する。即ち、サフィックスａの回路で代表的に示すと負荷１０ａを導通させる場合、まずマイクロプロセッサ１が制御信号２１ａを出力する。更に２１ａは要素１３の内部で信号２２ａとして認識される。通常の場合、（スイッチ）電流素子９ａが導通状態に移行すると負荷１０ａは予定された電流範囲内の電流を要素９ａに流す。ところが何らかの異常（例えば負荷１０ａの短絡）により過大な電流が流れた場合には、要素３ａ（及び出力信号１６ａ）である程度の電流制限がなされるにしろ、依然として既定値より過大な値が流れたとして異常検出結果信号１５ａをハイ電位とする。検出した異常信号１５ａと、温度検出器２０及び温度異常検出器２７により検出した過温度検出信号１２との（要素４ａによる）積により、ラッチ回路５ａをセットする。異常状態でセットされたＱ出力は要素１９ａを介し、遮断回路７ａを遮断状態に移行させ電力素子９ａを（同時に８ａも）遮断する。この状態を継続すると再復帰ができないが、パルス発生器２６は適当なインターバルをおいて再復帰トリガとなる信号１４を発生し、ラッチ回路５ａをクリアしようとする。
【００１２】
ラッチ回路５ａのセット信号が低電位にある場合、異常状態は解除されており、クリア信号をもってＱ出力はロウに反転する。ここで入力信号２２ａがハイ電位にあれば再び（スイッチ）電力素子９ａは導通状態に移行せられる。このようにしてノイズ等による誤動作をなくし、しかも確実な保護を施すことができる。次にこの実施例の各部の詳細動作を、以下の詳細構成図、及びタイミングチャート図２〜図１１を用いて説明する。
【００１３】
図２は入力回路１１ａ〜１１ｄの一例を示す構成図である。
【００１４】
図２において、３１ａは基準電圧、３２ａは比較器である。このような構成により、マイクロプロセッサからの制御信号２１ａが入力され、基準電圧３１ａ以上になると入力信号２２ａにハイを出力する。比較器３２ａは信号２１ａ上のノイズに対して強化し、出力に確実な論理信号を出力するためのものであり、トランジスタによるバッファ回路で構成することも勿論可能である。入力信号２２ａは、遮断回路７ａを経由してスイッチ電力素子９ａのゲート端子へと入力される。
【００１５】
次に図３を用いて遮断回路７ａ〜７ｄについて説明する。遮断回路７ａは図３のように、遮断信号１９ａによってスイッチが切り替えられるような構成となっている。通常状態（１９ａ：ロウ）ではスイッチは６０ａ端子に接続されているので、入力信号２２ａに従ってゲート電圧２３ａは変化する。即ち（後述する図８に示すように）入力電圧２２ａがハイとなると、ゲート電圧２３ａもハイとなり、（スイッチ）電力素子９ａがＯＮ状態となって、電源２から負荷１０ａに電流が流れる。
【００１６】
更に図４により、過電流検出回路３ａ〜３ｄについて簡単に説明する。図中３３ａ，３５ａは比較器、３４ａ，３６ａは一定電圧信号４１ａ，４２ａを出力する定電圧源、３７ａ，３８ａはインバータ（反転器）、４３ａは抵抗(素子)、３９ａは電流信号である。電流３９ａは半導体素子（例えばＭＯＳ−ＦＥＴ）８ａに流れる電流を示す。今、定常負荷電流を１００ミリアンペア、素子９ａと素子８ａのサイズ比が１００対１、前記のように分流して得た電流３９ａが定常時に１ミリアンペア、抵抗４３ａの抵抗値が０.２キロΩである場合を想定する。定常の負荷電流において３９ａは１ミリアンペアであるから４３ａの電圧降下は０.２ボルトである。ここで負荷に流れる最大制限電流を１０倍、つまり１アンペアで制限したい場合、抵抗４３ａの電圧降下２ボルトを検出することが必要となる。電源電圧を１２ボルトと過程すると、電圧４１ａを１０ボルトとすることで信号１６ａに最大制限電流以上でハイになる信号を得られる。なぜなら電圧４０ａは定常電流の１０倍時に約１０ボルトそれ以上では１０ボルト以下の電位となるからである。つまり４０ａは抵抗４３ａによって生じた降下電圧であり、電源電圧−（抵抗４３ａ×電流３９ａ）なる値となる。
【００１７】
同様にして電圧４２ａを１１ボルトと設定する。すると定常の５倍程度の電流が流れると電圧信号４０ａは１１ボルト近傍になり、それ以上の電流が流れると１１ボルトを更に下回るようになり、結果的に信号１５ａにハイ電位を生ずる。本例のポイント４５，４６間に適当な抵抗を挿入すれば電圧源３４ａ，３６ａの電位を何れか一方に統一し、共通化することも可能である。
【００１８】
さて次にこの状態で図１及び図８のタイミングチャートに示すように、負荷１０ａの両端が短絡し、ショート状態になった場合は、以下のような動作となる。
【００１９】
負荷が短絡され、またスイッチ電力素子９ａはＯＮしているので、電源からスイッチ電力素子９ａに通常状態と比較して非常に大きな電流が流れる。
【００２０】
この時、スイッチ電力素子９ａと半導体素子８ａは図１に示すような構成の回路のなっているので、ショートによってスイッチ電力素子９ａに流れる電流とほぼ比例した量のミラー電流３９ａが半導体素子８ａを流れる。
【００２１】
上記のようなショート状態となると、瞬時に非常に大きな電流がスイッチ電力素子９ａを介して流れるので、ミラー電流３９ａもこれに応じて図８のように多くなり、これに従って電圧降下量は大きくなって比較器３３ａ，３５ａに入力される降下電圧４０ａも低下する。そしてそれぞれの比較器に設定したしきい値電圧４１ａ，４２ａを超えると、図８に示すように過電流リミット信号１６ａ、及び過電流検出信号１５ａが出力される。
【００２２】
このうち、過電流検出回路３ａから出力された過電流リミット信号１６ａはＯＲゲート６ａを介して遮断回路へと入力される。
【００２３】
遮断回路７ａは上記した通り図３のような構成となっている。ＯＲゲートを介して過電流リミット信号が入力されると、遮断信号１９ａがハイとなるので、スイッチが６１ａ端子側に切り替えられる。これによりこれまでハイであったゲート電圧２３ａはロウとなるので、スイッチ電力素子９ａはＯＦＦしてそれ以上電流量が増加することを防ぐことができる。これにより、スイッチ電力素子９ａの過電流による破壊を防ぐことができる。
【００２４】
次にラッチ回路５ａ〜５ｄについて図５を用いて説明する。ラッチ回路はセット入力とクリア入力端子とを設けており、ラッチセット信号１７ａによってラッチがセットされ、Ｑ出力よりラッチ信号１８ａが出力される。またこれまラッチクリア信号１４ａ〜１４ｄによってゼロクリアされ、初期状態（Ｑ出力：ロウ）にリセットされる。よって上記のような負荷の短絡状態となり、過電流検出回路３ａによって電流異常が検出され、過電流検出信号１５ａが出力されると同時に後述する過温度検出信号１２が出力されると、これら２つの信号のＡＮＤによってラッチセット信号１７ａが出力され、ラッチがセットされてＱ出力にハイが出力される。また、このようにしてセットされたラッチ回路は、論理回路１００によって生成されるラッチクリア信号１４の入力によって自動的にクリアされ、初期状態（Ｑ出力：ロウ）に自己復帰する。
【００２５】
次に、図６に示す温度検出器２０について詳細を説明する。
【００２６】
上記のように負荷が短絡すると、スイッチ電力素子９ａを介して非常に多くの電流が流れる。上記のように過電流リミット信号１６ａによって所定量以上に電流が流れないようになっているが、図８のような過電流リミット信号は所定量以上に電流が流れないようにゲート電圧２３ａをロウに切り替えるのみなので、ロウに切り替えた後電流量が減少すると、図８の３９ａに示すように、再び過電流が流れることとなる。よって入力信号２２ａがハイとなっている期間ずっと過電流が流れ続けることとなる。
【００２７】
この時、スイッチ電力素子９ａは半導体（例えばＭＯＳ−ＦＥＴ）で構成された素子であるため、ＯＮ時でも若干の抵抗（ＯＮ抵抗）をもっている。そのため、通常状態に対して上記のようなショートした場合のように非常に大きな電流が流れた場合、スイッチ電力素子自体がそのＯＮ抵抗によって発熱する。
【００２８】
また本発明は図１のように、回路が１チップ回路１３上に集積されて構成されているので、上記のようなショート状態におけるスイッチ電力素子９ａの発熱は、チップを伝わって温度検出器２０へと伝わることになる。
【００２９】
温度検出器２０、及び温度異常検出器２７は以下のような動作となる。
【００３０】
図６は温度検出器２０及び温度異常検出器２７の一回路例を示す構成図である。
【００３１】
図６において、６４は定電流回路、６５はダイオード、６６はすべてのダイオードの順方向電圧（拡散電圧）である。また６７は比較器、６８は基準電源であり、７０は比較器の比較基準となる温度しきい値電圧、６９はダイオード拡散電圧６６の温度変動によって発生する温度検出電圧である。
【００３２】
負荷が短絡して過電流が流れ、スイッチ電力素子９ａが発熱すると、この熱が同一チップ上に構成されているダイオード６５近傍へと伝わり、ダイオード６５付近の温度が上昇する。ダイオードの拡散電圧６６は温度が上昇すると降下するので、比較器５７に入力される温度検出電圧６９は温度上昇に従って（（電源電圧)−(拡散電圧６６))の式に従って上昇する。この電圧が温度しきい値電圧７０を超えると、過温度検出信号１２が出力される。
【００３３】
上記のように、負荷が短絡して大電流がスイッチ電力素子９ａを流れると、過電流検出回路３ａ及び温度検出器２０及び温度異常検出器２７によって生成された各検出信号によってラッチ回路５ａがセットされてラッチセット信号が出力され、遮断回路７ａによってスイッチ電力素子９ａ（及び半導体素子８ａ）のゲート電圧２３ａがロウとなる。
【００３４】
次に、論理回路１００及びリセット発生器９０，パルス発生器２６について詳細を説明する。
【００３５】
図７はリセット回路９０の詳細を示す回路例である。図７において、１１２は電源電圧、１０１は比較器１０５の比較基準となる基準電圧であり、１０２はこの基準電圧を発生する基準電源、１０３は比較器１０６の比較基準となる基準電圧であり、１０４はこの基準電圧を発生する基準電源である。１０９，１１０は比較器から出力される比較出力電圧、１０７は反転バッファであり、１１１は比較器出力電圧１１０の反転出力、１０８はＡＮＤゲートであり、各比較器からの出力１０９及び１１１をＡＮＤして、リセット出力９１を出力する。
【００３６】
図８はパルス発生器２の一回路例をあらわす構成図である。
【００３７】
図８において、５２はクロック発生回路、５３はクロック発生回路で生成したクロック、５１は計数カウンタ、２００は外部から入力された設定信号である。比較器５０によって計数カウンタ５１の出力と設定信号２００より設定された設定値を比較し、計数カウンタが所定の設定値と一致した時パルスが出力され、これが同期リセット回路５４に入力され、計数カウンタを同期リセットすることにより、ある所定の周期Ｔ１毎にパルスが出力される再復帰パルス１４が出力される。
【００３８】
図９は上記リセット発生器９０及びパルス発生器２６の動作を説明するタイミングチャートである。
【００３９】
電源が立ち上がると、電源電圧１００が次第に上昇し、各基準電圧１０１，１０３を超えると、図中１０９，１１０（反転出力は１１１）のような信号が出力され、この２つの信号のＡＮＤ出力としてリセット出力９１が出力される。
【００４０】
またこのリセット出力９１によって計数カウンタ５１がリセットされ、これより所定周期Ｔ１で図のような再復帰パルス１４が出力される。
【００４１】
また、設定信号２００によって、比較器の比較基準値の設定ができるので、所定周期Ｔ１の幅を場合に応じて適当な周期に可変することができる。
【００４２】
図１０は論理回路１００の一回路例を示す構成図である。
【００４３】
パルス発生器２６から出力された再復帰パルス１４は、リセット発生器から出力されたリセット出力９１がＯＲゲートされて、ラッチクリア信号１４が出力される。これにより、ラッチ回路５は電源が立ち上がると常にリセットされて初期状態に戻ることができる。
【００４４】
図１１は上記のようなラッチ回路のセット、及び再復帰信号１４によるクリア動作を説明したタイミングチャートである。
【００４５】
図中ＣＨａ，ＣＨｂと記してあるのは、図１のａ〜ｄまでに示した各チャンネルのうちのいずれかを示している。
【００４６】
通常状態では、ＣＨａにハイが入力すると、これに従ってＣＨａのＭＯＳゲート電圧はハイとなり、ロウが入力するとゲート電圧はロウとなる。
【００４７】
ショートが発生した場合、上記のような動作によって過電流，過温度が検出され、ラッチ回路のＱ出力からハイがセットされて、遮断回路７によってＭＯＳのゲート電圧２３がロウとなる。これによってスイッチ電力素子には電流が流れなくなり、その後十分な時間が経過するので、電流，温度とも定常状態に戻る。その後、所定周期Ｔ１毎に出力されている再復帰パルス１４によってラッチがクリアされるので、この時点でショートした要因が取り除かれていれば、ラッチがクリアされた時点で再度ＣＨａのＭＯＳゲートはハイとなる。
【００４８】
一方、ＣＨｂのように、再復帰パルス１４が入力される近傍のタイミングでショートが発生した場合、ラッチ回路５のＱ出力がハイにセットされてＭＯＳのゲート電圧２３がロウになってから、ラッチが再復帰パルス１４によってクリアされるまでの時間が短くなる。この場合、電流もしくは温度が定常状態に戻るための時間が足りず、ラッチがクリアされてもなお異常状態が続いているので、再度ラッチがセットされ、ゲート電圧はロウとなる。その後所定周期Ｔ１経過後再度再復帰パルス１４によってラッチがクリアされ、この時点で電流，温度が定常状態となっている場合、クリア後にＭＯＳゲート電圧はＣＨｂの入力に応じてハイとなる。
【００４９】
よって負荷がショートして異常状態となりラッチ回路のＱ出力にハイがセットされた場合でも、負荷ショートによる異常状態が解消された後少なくとも所定周期Ｔ１後に、ラッチ回路はクリアされ、初期状態に自動的に再復帰され、入力信号２２によってゲート電圧２３ａを制御できる状態にすることができる。
【００５０】
上記で説明した各ブロックによる全体の動作、及び効果を図１２のタイミングチャートで説明する。
【００５１】
まずマイクロプロセッサ１から制御信号が入力され、入力信号２２ａがハイとなるとスイッチ電力素子９ａがＯＮして負荷を電流が流れ、出力端子電圧７１ａがロウとなる。この場合は定常状態なので、ミラー電流３９，温度検出電圧も定常状態となっている。
【００５２】
この状態で、負荷１０ａがショート状態となると、図のように出力端子電圧はハイとなり、スイッチ電圧素子９ａには大電流が流れ、同時にこの電流にほぼ比例した量のミラー電流３９ａが図１２の３９ａのように増加する。これにより、過電流検出回路３ａ中の抵抗４３ａによって電圧降下が生じ、降下電圧４０ａは図のように変化する。そしてこれが図中の過電流検出しきい値４１ａを超えて降下すると、過電流検出信号１５ａが出力される。またさらに電流が増加して電圧降下が大きくなり、降下電圧４０ａが電流リミットしきい値４２ａを超えると、電流リミット信号１６ａが出力される。電流リミット信号１６ａはＯＲゲート６ａを介してそのまま遮断回路へと入力され、ゲート電圧２３ａをロウにすることによってスイッチ電力素子９ａ及び半導体素子８ａをＯＦＦする。これによって増加を続けていた電流は減少に転ずるが、ある所定の量まで減少して降下電圧４０ａが電流リミットしきい値４２ａ以上になると電流リミット信号１６ａはロウとなってゲート電圧２３ａはハイとなり、スイッチ電力素子９ａ及び半導体素子８ａがＯＮして、電流は増加に転ずる。以降これを繰り返すことにより、スイッチ電力素子９ａを流れる電流は所定量以上流れることがなくなり、過電流による素子の破損等を防ぐことができる。
【００５３】
上記のように、スイッチ電力素子９ａがＯＮとＯＦＦを繰り返しながら過電流が流れた状態が続くと、内部のＯＮ抵抗によって素子が発熱する。この熱が温度検出器２０によって検出されると、温度検出電圧６９は図のように変化する。これが温度検出しきい値７０を超えると、過温度検出信号１２が出力される。この過温度検出信号１２と、上記出力されている過電流検出信号１５ａのＡＮＤによってラッチセット信号１７ａが出力され、ラッチ回路のＱ出力は１８ａのようにハイにセットされる。このラッチ回路出力１８ａはＯＲゲートを介して遮断回路７ａに入力され、ゲート電圧２３ａをロウにしてスイッチ電力素子９ａをＯＦＦするので、過電流状態は解消され、電流，温度は定常状態に戻る。
【００５４】
その後、所定周期Ｔ１毎に出力されている再復帰パルス１４によってラッチ回路がクリアされると、初期状態に復帰するが、この図１２の例の場合、ショート状態が継続しているので、上記のような動作が繰り返される。
【００５５】
このように、本実施例のような構成によって、複数の負荷を１チップ上に構成された回路によって制御する場合でも、過電流検出と過温度検出を併用することにより、素子の異常状態を確実に検出して素子の破壊を防止することができる。また異常状態となって素子を遮断した場合でも、所定時間その状態を保持することができるので、異常状態と定常状態を繰り返した場合の素子のｏｎ／ｏｆｆの繰り返しによる素子破壊を防ぐことができ、また異常状態が解消された後再復帰パルスによって自動的に初期状態に戻るので、簡単な回路構成で素子の自動遮断，復帰を実現することができる。また、過電流検出回路において、過電流検出しきい値と電流リミットしきい値の２種類のしきい値を設けているので、過電流検出を行った後過温度検出をしてラッチ回路にハイがセットされ素子が遮断するまでの間に流れる電流量を制限し、素子の破壊を防ぐことができる。また、過電流と過温度が同時に発生したときのみ、ラッチ回路をセットしスイッチ電力素子をＯＦＦするので、ノイズ等による瞬時的な過電流による誤動作を防止できる。
【００５６】
本発明における発明の第２実施例を図１３のブロック図を用いて説明をする。図１３において、２０４は論理回路であり、電源電圧に応じてリセット発生器９０で生成されるリセット信号９１と、パルス発生器２６で生成され再復帰パルス１４、及びラッチ回路５からのＱ出力１８ａ〜１８ｄに応じて、カウント回路２０３ａ〜２０３ｄのカウントイネーブルパルスとなるカウント信号１４ａ〜１４ｄを生成する。
【００５７】
またカウント回路２０３ａ〜２０３ｄには、リセット発生器９０からのリセット信号９１が入力される。
【００５８】
また、２０５ａ〜２０５ｄはカウント回路のクリア出力であり、ラッチ回路を初期状態にクリアする。
【００５９】
また、２０１はメモリ手段で、外部より入力された設定信号２００の値を記憶し、その設定値を示す設定信号２０２ａ〜２０２ｄをカウント回路２０３ａ〜２０３ｄに出力する。
【００６０】
これ以外は、第１の実施例と同様である。
【００６１】
次にこの実施例における動作を、図１４，図１５を用いて説明する。
【００６２】
図１４は本実施例における論理回路２０４の詳細を説明する構成図である。パルス発生器２６から出力された再復帰パルス１４はラッチ回路からのＱ出力18ａ〜１８ｄとＡＮＤゲートされ、カウント信号１４ａ〜１４ｄが出力される。これにより、ラッチ回路５ａ〜５ｄがセットされてＱ出力１８ａ〜１８ｄがハイとなった場合にのみ、カウント信号が出力される。
【００６３】
図１５はカウント回路２０３ａの詳細を説明する構成図である。
【００６４】
図１５において、２０２ａは外部より設定された設定信号、２０６ａはカウント信号１４ａをカウントイネーブルにしてカウントアップするアップカウンタ、２０７は比較回路であり、アップカウンタ２０６ａからのカウント値２０８ａと設定信号２０２ａを比較し、一致した場合に一致信号２０９ａを出力する。一致信号２０９ａにはリセット発生器９０より出力されたリセット信号９１がＯＲゲートされ、クリア信号２０５が出力される。このクリア信号２０５によって、電源が立ち上がった場合、リセット信号によりラッチ回路５ａは初期状態にリセットされ、またカウント値２０８ａと設定信号２０２ａが一致した場合にも、ラッチ回路５ａは初期状態にクリアされる。また、一致した場合、アップカウンタ２０６ａにもクリア信号２０５ａが入力され、カウント値はゼロにリセットされる。
【００６５】
この実施例による効果は以下の通りである。
【００６６】
負荷１０ａによるショートによって過電流がスイッチ電力素子９ａに流れると、上記のような過電流，過温度検出によってラッチ回路のＱ出力がハイにセットされ、回路が遮断される。このラッチ回路５ａのＱ出力は同時に論理回路２０４にも入力され、ＡＮＤゲートが開いてカウント信号１４ａが出力される。このカウント信号の周期は、パルス発生器２６で生成される再復帰パルスと同一の周期なので、所定周期Ｔ１となる。この周期Ｔ１のカウント信号がカウント回路203aに入力されると、アップカウンタ２０６ａでこのカウント信号の回数をカウントし、設定信号２０２ａにより設定された設定値になるとクリア出力２０５ａが出力されて、ラッチ回路５ａはクリアされる。よって、異常状態となってラッチ回路にハイがセットされた後、（所定周期Ｔ１×カウント値）後にラッチがクリアされるので、外部から入力される設定信号２０２による設定値に応じて、異常状態になってラッチがセットされてから再復帰するまでの復帰時間を自由に設定することができる。
【００６７】
また、論理回路２０４内のＡＮＤゲートによって、ラッチ回路５にハイがセットされた場合にのみカウント信号１４は出力されるので、異常状態となった場合にのみアップカウンタ２０６ａはカウントアップする。これによって、ラッチ回路５ａ〜５ｄ毎に個別にラッチのセットから復帰までの時間を設定できるので、負荷の種類に応じた復帰時間制御を行うことができる。
【００６８】
また、図１５におけるアップカウンタ２０６ａについては、例えばラッチ回路の出力１８ａをアップカウンタ２０６ａのリセット信号として入力するような構成とすることによっても、所望の動作を実現できる。このような構成により、ラッチ回路のＱ出力にハイがセットされた場合にカウントアップし、ロウにクリアされた場合には初期状態にリセットされるので、上記と同様に、スイッチ電力素子９ａ〜９ｄ毎に個別にラッチのセットから復帰までの時間を設定し、負荷の種類に応じた復帰時間制御を行うことができる。
【００６９】
次に図１６により本発明の他の実施例について説明する。
【００７０】
図１６において１５９はマイクロプロセッサ、１５１は中央処理ユニット、１５２は出力レジスタ、１５４は入力レジスタ、１５０は通信用復調器、１５７は通信用変調器、１５８ａ〜１５８ｄは入力ピン指令、１６１はタイマ、１５６はタイマ割り込み信号、１５９は通信割り込み信号、１６２は過熱状態表示ランプ、８１は通信クロックであり、他前実施例と共通の要素には同一番号を付加した。前記の実施例では過温度異常，過電流異常の検出信号を基にした自動遮断動作の一部をマイクロプロセッサの外部で処理するよう構成したが、本実施例ではこれら保護動作の殆ど全ての制御をマイクロプロセッサ内で完結させようとするものである。即ち温度異常検出信号１２とＮビットの過電流検出信号１５ａ〜１５ｄを通信用変調器１５７で変調し、これを受ける通信用復調器１５０で復調する。更にこれらの復調結果と、入力ピン指令１５８ａ〜１５８ｄとから出力レジスタ１５２を設定することにより出力ポートに信号が出力される。これらの処理は中央処理ユニット１５１で行われるが、処理開始のトリガ信号としてタイマ１６１及び通信用復調器１５０からの割り込み信号１５６，１５９が用意されている。また入力ピン指令の模様を監視するルーチンをメインプログラム中に埋め込めば良い。これらの処理の例を下記図１７〜図１９に示す。尚一般にＮビットの系に拡張可能であるがここでは簡単のため、４ビットでの例を説明する。そして出力レジスタの各ビットをＡ，Ｂ，Ｃ，Ｄ、温度異常を示すビットをＩ０、過電流異常を示すビットをＩＡ，ＩＢ，ＩＣ，ＩＤで示した。またマイクロプロセッサには図示しないリセット信号発生回路からの初期リセット信号が入力され、これにより、出力レジスタや後記するｋａ，ｋｂ，ｋｃ，ｋｄ等の値か零化されるものとする。ｋａ，ｋｂ，ｋｃ，ｋｄについて詳しくは後述するが、負荷が継続して短絡状態にある場合等に導通試行を永遠に継続することは電力素子の劣化につながるため、これを適当な回数（Ｍ）で打ち切るために用意したカウンタであり、マイクロプロセッサ内（外付けも可能）のメモリ素子を用いることで実現できる、という説明にとどめる（本実施例では試行回数カウンタ値と銘々しておく）。また通信用変復調器１５０，１５７間はシリアル（時間軸上に直列に並べた信号列）通信で行われるものとし、このためのクロックはマイクロプロセッサ１５９側から要素１３へライン８１によって供給され、これに同期してＩ０，ＩＡ，ＩＢ，ＩＣ，ＩＤ等の信号列が通信信号ライン２９を介してマイクロプロセッサ側に返されるものとする。またタイマ１６１に設定されるカウント値は、前記した時間Ｔ１を計数し、周期Ｔ１の割り込みパルス１５９を出力するよう設定される。つまり導通試行を繰り返すインターバルＴ１を本タイマにて設定する。又、本例ではクロック８１の周期はタイマ割り込み信号１５９のそれよりも充分短い、即ち充分速い速度で通信がなされることを想定している。また同時に通信速度は過温度，過電流異常信号を充分速い速度でマイクロプロセッサ１５９に伝達されるものとする。もし、この速度が十分速くないと、電力素子が過熱状態で継続的に導通，破壊に陥ることとなる。本実施例の構成で十分な通信速度を得られない場合には、各ビットの情報を多ピン並列伝送で通信する等の手段を講ずる。尚図中の過電流検出回路３ａ〜３ｄの動作は図１の実施例と同様であり、信号１６ａ〜１６ｄで過電流時に自動的に遮断することにより電流を制限するためのものである。
【００７１】
さて処理フロー図１７により、通信割り込み処理の概要を説明する。マイクロプロセッサ１５９内の中央処理ユニット１５１は一連のシリアルデータを受けると１単位受け取るごとに割り込み処理要素を受け取る。１単位の情報の中には温度異常を示すビットＩ０が含まれているのでまずこれをチェックする。このビットが立っていない場合には過熱状態表示を解除すべく、図１６の信号１６３を非活性化させランプ１６２を消灯させる。逆に立っている場合には過温度状態にあると考えられるので更にＩＡ〜ＩＤをチェックする。前述のように過温度情報はチップのある部分の温度を監視するがどの電力素子が過熱状態にあるかまで特定できないため、過電流状態を併せてチェックするわけである。これらＩＡ〜ＩＤに対し、１が立っているビットに対応したＡ〜Ｄのビットを０に落とす、つまり、遮断信号に置換する。１が立っていないビットに対しては前の状態を保持するよう無処理とする。最後に過熱状態を示すランプを点灯させる。以上のように過温度，過電流双方の異常信号により遮断を促す処理は通信が一連の通信がなされる都度頻繁になされる。
【００７２】
逆に導通を促す動作は入力ピン指令１５８ａ〜１５８ｄの変化（特にロウ〜ハイへの変化：遮断指令〜点灯指令への変化）時及びインターバルＴ１毎のタイミングで開始される。これらの頻度は通常前記通信割り込みより極めて小さいのが一般的である。以下これらの処理を図１８，図１９の処理フロー図で説明する。まず図１８に入力ピン指令１５８ａ〜１５８ｄの変化を検出する処理例を示す。通常ピン状態をメモリ上に記憶しておき、これが変化したかどうかをメインルーチンやかなり発生頻度の高いルーチンで監視する。この時もし１５８ａがロウ〜ハイへ変化した場合には試行回数カウンタ値ｋａをチェックする。ｋａは158がロウである状態や初期状態に零にリセットする。従ってピン指令が導通開始を促すタイミングでｋａ＝１にインクリメントされる。Ｍは導通試行回数を規定するよう通常５〜１０のそれ程大きくない整数に設定される。通常Ｉ０はロウであるため、本ルーチンにより入力ピン指令がハイに変化した時点で変化したピンに対応したＡ〜Ｄの内の何れかのビットが１にセットされる。その後前記した通信割り込み処理ルーチンで過温度，過電流が検出された時のみ自動遮断動作に移行せられる。
【００７３】
さて、次に図１９により、タイマ割り込み処理ルーチンの処理を説明する。このルーチンも基本的に図１８のルーチンと同様の処理を行う。ただし、本ルーチンのトリガはタイマ割り込み信号であり、インターバルはＴ１である。ここではピン指令１５８と試行回数カウンタ値（ｋａ，ｋｂ，ｋｃ，ｋｄ）をチェックし導通指令に対応したビット（Ａ〜Ｄ）に１を立てる。この際試行回数が前記Ｍを超える場合には０を入れる。試行回数（ｋａ，ｋｂ，ｋｃ，ｋｄ）はピン指令信号が０（ロウ）である時にゼロにリセットすることで次の導通指令に対する試行回数の計数に備える。
【００７４】
以上を総合した図１６の実施例の動作を図２０の要部波形図に従い以下説明する。尚、図２０中１７０〜１７６は時点を示し、本例においては図１６の負荷１０ｃの両端に短絡異常が発生したものと想定する。また、入力ピン指令を図１６の１５８ａ〜１５８ｄに示すものとし、タイマ割り込みの周期をＴ１、波形１５６のパルス立ち上がりにてタイマ割り込み発生するものとする。更にピン指令信号の変化は図１８の処理ルーチンにより十分短い周期で監視されているものとする。まず、入力ピン指令１５８ａ，１５８ｂ，１５８ｄについては負荷端子に異常なく通常の導通，遮断指令が入力信号２２ａ，２２ｂ，２２ｄとして伝達される。一方、１５８ｃについては時点１７０においてロウ〜ハイに変化したことが図１８で示した処理ルーチンで検出され、２２ｃに導通信号として表出する。２２ｃがハイに変化した時、試行回数カント値ｋｃは１にインクリメントされている。この時負荷１０ｃは短絡異常状態にあるため過電流検出回路３ｃ（図１６）により１５ｃにハイ（高電位）信号として現れる。ここでこの前後の通信信号２９について示すと時点１７０以前には過温度，過電流双方とも異常は検出されていない。この模様通信信号の下部に拡大して描いた。即ち、クロック８１に同期してヘッダ部分から続く一連のＩ０，ＩＡ，ＩＢ，ＩＣ，ＩＤはすべてゼロである。ところが時点１７０を過ぎた時点で過電流検出信号１５ｃが１に次いで過温度検出信号１２が１に変化する。無論この時前記した電流制限動作が働くため信号１６ｃはハイ電位とロウ電位との間で反転動作を繰り返している。そしてついに時点１７６にて通信信号２９中にＩ０と、ＩＣビットに１が立って現れる。これを受信したマイクロプロセッサは図１７に示した通信割り込み処理ルーチンの動作によって出力ビットＣのゼロ化処理を行う。こうして信号２２ｃ電位はハイ〜ロウに変化させられる。次に２２ｃがロウ〜ハイに反転せしめられるのはタイマ割り込み信号１５６が発生する時点１７１である。この時点では図１９のタイマ割り込み処理ルーチンが働き、ｋｃ＝２とされると共に２度目の導通試行動作となって２２ｃをハイ化する。すると先に示した過電流，過温度異常が発生し、再び自動遮断に移行する。こうした一連の動作はｋｃ＝Ｍに達するまで繰り返され、この後はピン指令１５８ｃがハイ電位にあっても最早繰り返されることはない、以上の動作において過熱状態表示ランプ１６２は過温度検出異常時に点灯させるよう表示を行うがこれをブザー等の音源に置換することも勿論可能である。
【００７５】
本実施例において自動的に導通を試行する回数を（ｋａ等に）設定して制限したが個別のタイマ等を用いて時間制限により実現することも可能である。また実施例においては温度検出器を１個のみとして説明したが電力素子の数量が多くチップ内の数箇所にブロック化して分散配置されている場合にはブロック毎、近接した位置に複数個配置することも可能である。
【００７６】
以上のようにマイクロプロセッサを積極的に用いて本発明を実施することができる。
【００７７】
また、それぞれの実施例におけるそれぞれの構成要素は、おのおのハードウェアで実現しても良いし、後に例示したマイクロコンピュータのような高機能演算装置で構成しソフトウェアで実現してもよい。
【００７８】
さて、以上の説明において要素６５ａは温度検出用の素子として一般的なダイオードを多段直列接続により実現した。（スイッチ）電力素子９ａ〜９ｄに相当する部分は比較的大電流を流さねばならないためチップ上のかなりの面積を占めることとなる。今これをチップ上の４割程度と仮定した場合、図２１に示す模様となる。図中１８０は集積回路チップ、１８１ａ〜１８１ｄは（スイッチ）電力素子チップ、１８２は（多段）ダイオード、１８３はチップ上に配置された定電流回路である。多段ダイオード１８２は電力素子ブロックの発熱を検出するため配置されるが公知技術にはこの配置に関しては言及されていない。ここで多段ダイオードが各電力素子の熱的挙動を良く監視できる例を以下に開示する。
【００７９】
図２２はこの観点から発案した本発明の一つの実施例である。多段ダイオードの各段を１８２ａ〜１８２ｄに分解し、各（スイッチ）電力素子チップに近接した位置に配置する。これらはチップ上の（アルミニウム等からなる）配線によって直列に接続され定電流源１８３によって電流駆動される。多段ダイオード端子電位を前記した温度異常検出器２７で監視することで（スイッチ）電力素子チップを均等に監視することが可能となる。（スイッチ）電力素子チップは集積チップ上の一辺に偏って配置されるとは限らず、図２３，図２４に示すように２個所或いはそれ以上の個所のブロックに分割配置されることが考えられるが多段ダイオードをブロック数に均等個近接させることで各ブロックの温度監視を均等に施すことが可能になる。尚図２３の１８２ａｂ，１８２ｃｄはそれぞれダイオードである。
【００８０】
【発明の効果】
本発明によれば、過電流保護により自動遮断機能を有する過電流保護付き電力素子に、これよりも若干反応は遅いが確実に異常を検知できる過温度保護機能を両立させつつ、異常な状態にある電力素子を特定して保護でき、簡単な回路構成で安価に実現できる改善された導通，遮断制御装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図。
【図２】図１の実施例の構成要素のブロック図。
【図３】図１の実施例の構成要素のブロック図。
【図４】図１の実施例の構成要素のブロック図。
【図５】図１の実施例の構成要素のブロック図。
【図６】図１の実施例の構成要素のブロック図。
【図７】図１の実施例の構成要素のブロック図。
【図８】図１の実施例の構成要素のブロック図。
【図９】図７，図８のブロックの動作を説明する要部波形図。
【図１０】図１の実施例の構成要素のブロック図。
【図１１】図１の実施例の要部波形図。
【図１２】図１の実施例の要部波形図。
【図１３】本発明の他の実施例を示すブロック図。
【図１４】図１３の実施例の構成要素のブロック図。
【図１５】図１３の実施例の構成要素のブロック図。
【図１６】本発明の他の実施例を示すブロック図。
【図１７】図１６の実施例のマイクロプロセッサの処理フロー図。
【図１８】図１６の実施例のマイクロプロセッサの処理フロー図。
【図１９】図１６の実施例のマイクロプロセッサの処理フロー図。
【図２０】図１６の実施例の動作を説明する要部波形図。
【図２１】本発明の要素を説明するチップ図。
【図２２】本発明の他の実施例を説明するチップ図。
【図２３】本発明の他の実施例を説明するチップ図。
【図２４】本発明の他の実施例を説明するチップ図。
【符号の説明】
１，１５９…マイクロプロセッサ、２…電源、３ａ〜３ｄ…過電流検出回路、４ａ〜４ｄ…論理積演算ゲート素子、５ａ〜５ｄ…ラッチ回路、６ａ〜６ｄ…論理和演算ゲート素子、７ａ〜７ｄ…遮断回路、８ａ〜８ｄ…半導体素子、９ａ〜９ｄ…(スイッチ)電力素子、１０ａ〜１０ｄ…負荷、１１ａ〜１１ｄ…入力回路、１３…集積回路、１４ａ〜１４ｄ…クリア信号、１７ａ〜１７ｄ…セット信号、２０…温度検出器、２２ａ〜２２ｄ…入力信号、２５，１５７…通信用変調器、２６…パルス発生器、２７…温度異常検出器、２９…通信信号(ライン)、32ａ，３３ａ，３５ａ，６７…比較器、６４，１８３…定電流回路、６５，１８２…(多段)ダイオード、８１…クロック信号、８９…容量、９０…リセット発生器、１５０…通信用復調器、１５１…中央処理ユニット、１５２…出力レジスタ、１５４…入力レジスタ、１５８ａ〜１５８ｄ…ピン指令信号、１６１…タイマ、１６２…過熱表示ランプ、１８０…集積回路チップ、１８１ａ〜１８１ｄ…（スイッチ）電力素子チップ、１８２ａ〜１８２ｄ…ダイオード。

Claims

車輌に搭載された負荷への電力供給を導通，遮断する電力素子と、
前記電力素子に流れる電流を検出する電流検出回路と、
前記検出電流量を電圧信号に変換する電流電圧変換回路と、
前記電力素子の発熱量に応じて電圧信号もしくは電流信号を可変する温度検出回路と、
前記電流検出回路及び前記温度検出回路からの出力に応じて、所定の状態を維持するラッチ回路と、
前記ラッチ回路が前記所定の状態にセットされるまでの間、前記電流検出回路の出力に応じて前記電力素子を電流制限する回路と、
前記ラッチ回路を初期状態に復帰するための復帰パルスを生成する復帰パルス生成回路と、
前記ラッチ回路の出力に応じて前記電力素子の導通，遮断制御を行う遮断回路と、を具備することを特徴とした導通，遮断制御装置。
車輌に搭載された負荷を駆動する電力素子と、
前記電力素子を制御する信号を出力する回路と、
前記回路から出力された前記信号の前記電力素子への導通または遮断を制御する遮断回路と、
前記電力素子に異常電流が流れている過電流状態であることを検出し、該過電流状態の間、前記回路から出力された前記信号が前記電力素子へ入力されるのを遮断するように前記遮断回路を制御する電流検出回路と、
前記電力素子が異常温度である過温度状態であることを検出する温度検出回路と、
前記電流検出回路が前記過電流状態であることを検出し、かつ、前記温度検出回路が前記過温度状態であることを検出したときに、ラッチ信号を出力して、前記遮断回路を前記遮断の状態に維持するため、該ラッチ信号の出力を維持するラッチ回路と、
前記ラッチ回路を初期状態に復帰させるための復帰パルスを生成する復帰パルス生成回路とを備えたことを特徴とする導通，遮断制御装置。
車輌に搭載された負荷を駆動する電力素子と、
前記電力素子を制御する信号を出力する回路と、
前記信号の前記電力素子への導通または遮断を制御する遮断回路と、
前記電力素子に異常電流が流れている過電流状態であることを検出し、該過電流状態の間、前記回路から出力された前記信号が前記電力素子へ入力されるのを遮断するように前記遮断回路を制御する電流検出回路と、
前記遮断回路をそれぞれ遮断の状態に維持するラッチ信号を出力するラッチ回路を有する回路ブロックを複数備えた導通，遮断制御装置であって、
前記導通，遮断制御装置は、前記導通，遮断制御装置が異常温度である過温度状態であることを検出する温度検出回路と、複数の前記ラッチ回路を初期状態に復帰させるための復帰パルスを生成する復帰パルス生成回路とを有し、
複数の前記回路ブロックのいずれか一に属する前記電流検出回路が前記過電流状態であることを検出し、かつ、前記温度検出回路が前記過温度状態であることを検出したときに、前記いずれか一の電流検出回路と同じ回路ブロックに属する前記ラッチ回路が前記ラッチ信号を出力して、該回路ブロックに属する前記遮断回路を前記遮断の状態に維持するため、該ラッチ信号の出力を維持することを特徴とする導通，遮断制御装置。
請求項１乃至３のいずれか一に記載の導通，遮断制御装置において、
前記電流検出回路は、前記過電流状態であると検出するための検出しきい値を変更できることを特徴とする導通，遮断制御装置。
請求項１乃至３のいずれか一に記載の導通，遮断制御装置において、
さらに、前記導通，遮断制御装置は、前記復帰パルス生成回路と前記ラッチ回路とを初期状態にリセットするリセット発生回路を備えたことを特徴とする導通，遮断制御装置。
請求項１乃至５のいずれか一に記載の導通，遮断制御装置において、
前記復帰パルス生成回路は、所定の周期毎に前記復帰パルスを生成することを特徴とする導通，遮断制御装置。
請求項６記載の導通，遮断制御装置において、
前記導通，遮断制御装置は、前記復帰パルスの周期を可変する可変手段を備えたことを特徴とする導通，遮断制御装置。
請求項１乃至３のいずれか一に記載の導通，遮断制御装置において、
さらに、前記ラッチ回路の出力に応じて、前記復帰パルス生成回路で生成される復帰パルスの出力を制限する制限手段を備えたことを特徴とする導通，遮断制御装置。
請求項１乃至３のいずれか一に記載の導通，遮断制御装置において、
さらに、前記復帰パルス生成回路で発生する前記復帰パルスの回数をカウントするカウント手段と、
前記カウント手段からの出力と所定値に設定されたカウントしきい値とを比較する比較手段とを備えたことを特徴とする導通，遮断制御装置。
請求項９記載の導通，遮断制御装置において、
前記カウント手段は、前記ラッチ回路が前記ラッチ信号を出力することによりリセットされることを特徴とする導通，遮断制御装置。
請求項１乃至１０のいずれか一に記載の導通，遮断制御装置において、
前記温度検出回路は、前記電力素子の発熱量に応じて端子電圧を変化する直列接続されたダイオードにより構成されていることを特徴とする導通，遮断制御装置。