Nothing Special   »   [go: up one dir, main page]

JP3684012B2 - Method for producing photovoltaic element - Google Patents

Method for producing photovoltaic element Download PDF

Info

Publication number
JP3684012B2
JP3684012B2 JP00828597A JP828597A JP3684012B2 JP 3684012 B2 JP3684012 B2 JP 3684012B2 JP 00828597 A JP00828597 A JP 00828597A JP 828597 A JP828597 A JP 828597A JP 3684012 B2 JP3684012 B2 JP 3684012B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
cathode electrode
electrode
type semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00828597A
Other languages
Japanese (ja)
Other versions
JPH10209478A (en
Inventor
明 酒井
勇蔵 幸田
直 芳里
正太郎 岡部
孝博 矢島
正博 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP00828597A priority Critical patent/JP3684012B2/en
Priority to US08/927,413 priority patent/US6159763A/en
Priority to EP97116073A priority patent/EP0829910A3/en
Priority to KR1019970047098A priority patent/KR100259237B1/en
Publication of JPH10209478A publication Critical patent/JPH10209478A/en
Application granted granted Critical
Publication of JP3684012B2 publication Critical patent/JP3684012B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、光起電力素子の作製方法に係る。より詳細には、nip接合を少なくとも2組以上積層形成してなる光起電力素子、例えばダブルセル又はトリプルセル構成の積層型セルからなる光起電力素子を作製する場合、シリーズ抵抗が低減され、光劣化特性に優れた半導体薄膜が形成できるため、特性の均一性に優れ、欠陥の少ない光起電力素子がえられる作製方法に係る。
【0002】
特に、本発明に係る光起電力素子の作製方法は、ロールツーロール方式を用いた太陽電池等の光起電力素子を大量生産する方法として好適である。
【0003】
【従来の技術】
従来、アモルファスシリコン膜(以下a−Si膜と記す)等を用いた光起電力素子の作製する方法としては、一般的にはプラズマCVD法が広く用いられており、企業化されている。
【0004】
プラズマCVD法では、良質なi型アモルファス半導体層またはn型半導体層を形成するため、材料ガスであるシラン(SiH4)等に、バンドギャップ調整用のガスとしてCH4、GeH4等を適宜混合し、さらにこの混合ガスを水素(H2)で希釈(1倍ないし100倍程度)する方法が多用されている。また、高周波電力を低く投入して長寿命のラジカルを多数発生させ、表面反応を経て良質膜を得る方法も行われている。
【0005】
しかしながら、上記プラズマCVD法において堆積速度を上げるためには、必要なラジカルの大量供給と、構造緩和のための表面反応を促進することが必要である。このために基板温度を上げる等の処方が検討されていたが、P−I−N接合の形成に不利なことから、工業化へ応用するには適さない方法であった。
【0006】
また、光起電力素子を電力需要を賄うものとして確立させるためには、光起電力素子が、高い光電変換効率、優れた特性安定性、及び、優れた大量生産性を合わせ持つことが基本的に要求される。
【0007】
そのためには、a−Si膜等を用いた光起電力素子の作製においては、電気的、光学的、光導電的又は機械的な特性、及び、繰り返し使用時の疲労特性又は使用環境特性などの向上を図る必要がある。また、大面積化、膜厚及び膜質の均一化を図りながら、しかも高速成膜によって再現性のある量産化を図る必要もある。
【0008】
光起電力素子については、その重要な構成要素である半導体層は、いわゆるpn接合、pin接合等の半導体接合がなされている。a−Si等の薄膜半導体を用いる場合、ホスフィン(PH3),ジボラン(B26)等のドーパントとなる元素を含む原料ガスを主原料ガスであるシラン等に混合してグロー放電分解することにより所望の導電型を有する半導体膜が得られ、所望の基板上にこれらの半導体膜を順次積層作製することによって容易に前述の半導体接合が達成できることが知られている。そして、このようなa−Si系の光起電力素子を作製する場合、各半導体層を作製するための独立した成膜室を設け、成膜室ごとに各半導体層を作製する方法が提案されている。
【0009】
例えば、米国特許4,400,409号明細書には、ロール・ツー・ロール(Roll to Roll)方式を採用した連続プラズマCVD装置が開示されている。この装置によれば、複数のグロー放電領域を設け、所望の幅の十分に長い可撓性の基板を、該基板が前記各グロー放電領域を順次貫通する経路に沿って配置し、前記各グロー放電領域において必要とされる導電型の半導体層を堆積しつつ、前記基板をその長手方向に連続的に搬送せしめることによって、半導体接合を有する素子を連続的に作製できることが記載されている。なお、該明細書では、各半導体層作製時に用いるドーパントガスが他のグロー放電領域ヘ拡散、混入するのを防止するため、ガスゲートを用いている。具体的には、前記各グロー放電領域同士を、スリット状の分離通路によって相互に分離し、さらに該分離通路に例えばAr、H2等の掃気用ガスの流れを形成する手段が採用されている。
【0010】
また、良質膜を得る最近注目されている方法としては、容量結合型のプラズマCVD法において、カソード、アノード間に発生するセルフバイアスと、イオン種とを利用して、良質膜を形成する研究報告が挙げられる。しかし、この研究報告には、次に示すような2つの問題点があった。
(1)従来技術の典型的な放電容器内構造では、基板を含む接地されたアノード電極全体の面積は、カソード電極の面積に比ベて非常に大きくなっている場合が多く、そのようなカソード電極では、投入される高周波電力のほとんどはカソード電極近傍で消費されてしまう。その結果、カソード電極近傍というある限られた部分のみにおいて材料ガスの励起、分解反応が活発となり、薄膜形成レートは高周波電力投入側すなわちカソード電極近傍でのみ大きくなってしまい、たとえ高周波電力を大きく投入していったとしても、アノード電極である基板側への高周波電力は十分に大きく投入されることはなく、所望のとおりの高い堆積速度でもって良質なアモルファス半導体薄膜を得ることは誠に困難なことであった。
(2)従来技術の典型的な放電容器内構造、すなわち基板を含む接地されたアノード電極全体の面積がカソード電極の面積に比ベて非常に大きな構造の放電容器において、直流(DC)電源等を用いてカソード電極ヘ正の電位(バイアス)を印加する手法も行われてはいるが、このような系では直流電源という2次的な手段を用いている結果、プラズマ放電に直流電流が流れてしまう系である。その結果、直流電圧バイアスを大きくしていくとスパーク等の異常放電が起こってしまい、これを抑制し安定な放電を維持することが非常に困難であった。したがって、プラズマ放電に直流電圧を印加することの効果が有効かどうか不鮮明であった。これは、直流電圧と直流電流とを分離できていない系であることに起因する。すなわち、プラズマ放電に対して効果的に直流電圧だけを印加する手段が望まれていた。
【0011】
すなわち、上記研究報告にある技術を採用した場合でも、高速堆積条件下では、依然としてパウダーが成膜空間で発生し、堆積中の半導体薄膜に取り込まれるため、半導体薄膜の膜質に悪影響を与えるという問題点は解決されていなかった。
【0012】
特に、光起電力素子を構成するp型半導体層やn型半導体層は、素子特性の観点からその層厚が高々数百オングストロームと非常に薄く設定される場合が多い。したがって、光起電力素子、とりわけ積層型光起電力素子の形成時には、その層厚の均一性、膜の密着性、ドーパントのドーピング効率、特性の均一性、再現性が、素子の特性に影響するだけでなく、素子の歩留にも大きく影響することから、上記したパウダー発生を抑制し、堆積中の膜にパウダーが取り込まれないようにすることが大切である。
【0013】
ゆえに、空間的にも時間的にも均一でかつ再現性よくa−Si薄膜等の半導体薄膜を得るためには、長時間にわたってなお一層の放電安定性を向上させ、再現性を向上させ、均一性を向上させた形成方法および装置が要求される。さらに装置のスループットを向上させ、コストダウンを図ろうとする場合、半導体薄膜の品質を維持したまま、堆積速度を大きくすることが可能である形成方法および装置が要求される。
【0014】
そして、ダブル、又は、トリプルセル構成の積層型セルを作製する場合、先に述べた高い品質のp型半導体層の作製条件、さらにその上に積層するn型半導体層の作製条件をも含めて最適化される必要がある。
【0015】
【発明が解決しようとする課題】
本発明は、nip接合を少なくとも2組以上積層形成してなる光起電力素子、例えばダブルセル又はトリプルセル構成の積層型セルからなる光起電力素子を作製する場合、シリーズ抵抗が低減され、光劣化特性に優れた半導体薄膜が形成できるため、特性の均一性に優れ、欠陥の少ない光起電力素子の作製方法を提供することを目的とする。また、この作製方法は、ロールツーロール方式を用いた太陽電池等の光起電力素子を大量生産する方法に好適である。
【0016】
【課題を解決するための手段】
本発明は、従来技術における問題点を解決し、上記目的を達成すべく、本発明者らが鋭意研究を重ねた結果完成に至ったものである。
【0017】
即ち本発明は、
(1)プラズマCVD法により、部材の表面に、n型半導体層、i型半導体層およびp型半導体層からなるnip接合を、少なくとも2組以上積層形成してなる光起電力素子の作製方法において、
前記p型半導体層は、
プラズマ放電空間に、高周波電力が印加されるカソード電極と、接地電位にある帯状部材及びアノード電極とを有し、
前記プラズマ放電空間における前記カソード電極の表面積が、前記プラズマ放電空間における前記帯状部材及び前記アノード電極の表面積の和よりも大きく、
グロー放電生起時における前記カソード電極の電位(以下、自己バイアスと呼ぶ)が、前記接地電位にある帯状部材及びアノード電極に対して正電位を維持することができ、
かつ、
前記カソード電極の一部を構成するしきり状電極の形状が、前記しきり状電極に流れる材料ガスの流れを妨げないフィン状もしくはブロック状である、構造からなる前記カソード電極を有する半導体薄膜の作製装置で形成され、
かつ、
前記n型半導体層は、容量結合型の平行平板型のカソード構造を有する半導体薄膜の作製装置で形成されるとき、
前記p型半導体層の作製温度が、前記n型半導体層の作製温度よりも低いことを特徴とする光起電力素子の作製方法である。
【0018】
さらにこれを連続生産装置に適用した発展型として、
(2)帯状部材が複数の連結してなる真空容器内を連続的に通過する時、プラズマCVD法により、前記帯状部材の表面に、n型半導体層、i型半導体層およびp型半導体層からなるnip接合を、少なくとも2組以上積層形成してなる光起電力素子の作製方法において、
前記p型半導体層は、
プラズマ放電空間に、高周波電力が印加されるカソード電極と、接地電位にある帯状部材及びアノード電極とを有し、
前記プラズマ放電空間における前記カソード電極の表面積が、前記プラズマ放電空間における前記帯状部材及び前記アノード電極の表面積の和よりも大きく、
グロー放電生起時における前記カソード電極の電位(以下、自己バイアスと呼ぶ)が、前記接地電位にある帯状部材及びアノード電極に対して正電位を維持することができ、
かつ、
前記カソード電極の一部を構成するしきり状電極の形状が、前記しきり状電極に流れる材料ガスの流れを妨げないフィン状もしくはブロック状である、
構造からなる前記カソード電極を有する半導体薄膜の作製装置で形成され、
かつ、
前記n型半導体層は、容量結合型の平行平板型のカソード構造を有する半導体薄膜の作製装置で形成されるとき、
前記p型半導体層の作製温度が、前記n型半導体層の作製温度よりも低いことを特徴とする光起電力素子の作製方法である。
【0019】
【発明の実施の形態】
本発明に係る光起電力素子の作製方法では、従来のp型薄膜半導体層の作製技術において欠点であるところの、カソード電極近傍というある限られた部分のみにおいて材料ガスの励起、分解反応が促進されることなく、放電空間全体、どちらかといえぼ帯状部材を含むアノード電極側において上述の材料ガスの励起、分解反応を促進し、比較的高い堆積速度をもってして、該帯状部材上ヘ効率よく薄膜を堆積させ得ることを特徴とする半導体薄膜の作製装置を用いる。すなわち、カソードヘ投入される高周波電力量をうまく調整し、投入される高周波電力をより有効に利用して放電空間内に導入される材料ガスを効率的に励起、分解し、しかも高品位なp型半導体薄膜を該帯状部材上へ均一で再現性よく比較的高い堆積速度でもって形成することが可能な光起電力素子の作製方法である。
【0020】
本発明に係る光起電力素子の作製方法において、カソード電極の材料としては、ステンレスおよびその合金、アルミニウムおよびその合金等が考えられるが、その他に、導電性性質をもった材質であれば特にこれらに限った材質である必要はない。アノード電極材料に関しても同様である。
【0021】
本発明に係る光起電力素子の作製方法では、帯状部材を長手方向に連続的に移動せしめながら光起電力素子の成膜空間を順次通過させ、光起電力素子を連続的に作製する。さらには複数の光起電力素子の成膜空間を順次通過させ、積層型光起電力素子を連続的に作製する方法では、グロー放電空間内に設置されたカソード電極の電位(自己バイアス)が、前記帯状部材を含む接地(アノード)電極に対して正電位を維持し得る構造を有し、なおかつ、フィン状もしくはプロック状の形状をした前記しきり状電極は前記帯状部材の搬送方向に平行にもしくは垂直に複数設置され、前記しきり状電極各々の間隔は隣り合う前記しきり状電極の問における放電が生起維持するに充分な間隔を有するカソード構造をもつ装置を用いる。
【0022】
本発明においては、プラズマ放電空間におけるカソード電極の表面積を、プラズマ放電空間における帯状部材及びアノード電極の表面積の和よりも大きくすることを特徴とし、さらにグロー放電を生起し半導体薄膜形成時のカソード電極の電位(自己バイアス)を、投入する高周波電力を調整することを併用することよって、正電位、より好ましくは+5V以上に維持した状態にて、半導体薄膜を堆積することを特徴とする方法である。
【0023】
さらに本発明においては、前記しきり状電極を前記帯状部材の搬送方向に複数設置し、前記しきり状電極各々の間隔は隣り合う前記しきり状電極の間における放電が生起維持するに充分な間隔を有することにより、カソード電極には比較的大きな正電位をセルフバイアスにて生起維持することが可能である。このことは、別途設けた直流(DC)電源等を用いたバイアス印加方法等とは異なり、スパーク等による異常放電の発生を抑制することができる。その結果、放電を安定して生起維持することが可能となり、なおかつ、正の自己バイアスが生起されたカソード電極の一部、すなわちしきり状電極の先端部が前記帯状部材に対して比較的近接していることから、生起された比較的大きな正電位を前記帯状部材状の堆積膜に対して、放電空間を介して効率良く安定してバイアス印加することが可能となる。これは、従来型の典型であるカソード電極面積がアノード(接地)電極面積に対して小さい平行平板型のカソード電極構造において、例えば単にカソード/基板間距離を短くする方法や直流電源を併用して直流電圧をカソードヘ印加する方法等とは明らかに異なるセルフバイアス電位であり、直流バイアス印加効果である。そして、従来の平行平板型に比較し、比較的低温度でも同程度の高品質のp型半導体層がえられる特徴を有する。
【0024】
本発明においては、カソードの正電位により、正に帯電したイオン種はアースにおとした帯状部材の基板の方向へ加速される。そして、特に高品質のp型層を作製するためにはこれらのイオン種のなかで水素イオンの働きが重要とされている。
【0025】
この正電位のセルフバイアスは、プラズマ放電内に存在するイオンの照射効果による結晶化促進を低温度下でも可能としている。
【0026】
又、このように作製される高品質のp型半導体層に積層するn型半導体層としは、アモルファス構造が好適に用いられる。
【0027】
本発明のn型半導体層は容量結合型の平行平板の放電空間で作製する際、この作製温度は前記p型半導体層の作製温度よりも高く設定される。
【0028】
本発明においては、n型及びp型半導体層は容量結合型の放電方法であり、工業的に正弦波13.56MHzが好適に用いられる。
【0029】
以上説明したように、本発明に係る光起電力素子の作製方法では、p型薄膜半導体層の作製方法にイオン種を効果的に使うことで作製温度の低温化を図り、積層構成の光起電力素子の特性向上が可能となる。
【0030】
また、本発明に係る光起電力素子の作製方法を用いることにより、光起電力素子のp型半導体層をマイクロクリスタルシリコン薄膜で実現する際にも有効であり、長時間にわたって放電安定性を向上させ、再現性を向上させ、均一性を向上させ、空間的にも時間的にも均一でかつ再現性よく高品質な半導体薄膜の実現が可能となる。
【0031】
本発明に係る半導体薄膜の作製装置を用いることにより、特に積層型光起電力素子において、極めて良好なpn接合を実現させることができ、より高品位な光起電力素子を再現性よく均一にかつ連続的に形成し得ることが可能となる。
【0032】
また、本発明に係る半導体薄膜の作製装置を用いることにより、特にp型半導体層をマイクロクリスタルシリコン薄膜で形成する場合に、高品位な該薄膜層を比較的高い堆積速度で実現することが可能となり、装置のスループットを大幅に向上させることができる。
【0033】
さらに、本発明に係る光起電力素子の作製方法は、前述の諸問題を解決するとともに、連続的に移動する帯状部材の上に、より高品質で優れた均一性を有する光起電力素子を作製することができる。
【0034】
以下では、本発明に係る半導体薄膜の作製装置に関して説明する。
【0035】
図1は、本発明の放電容器内の特徴を示した模式的断面図である。図3(c)に示したカソード電極例と同様の構造をもつカソード電極1002が、接地(アノード)電極1004上に絶縁ガイシ1009によって電気的に絶縁されて設置されている。また、該カソード電極上には、導電性帯状部材1000が不図示の複数のマグネットローラで支えられ、下に位置するカソード電極および上に位置するランプヒーター1005に物理的に接することなく矢印で示される方向ヘ移動するような構造である。材料ガスはガス導入管l007から導入され、帯状部材とカソード電極の間を通り排気口1006から不図示の真空ポンプによって排気される。カソード電極およびアノード電極材料としては、SUS316を用いた。
【0036】
高周波電力で生起されるグロー放電の放電領域は、カソード電極の一部であるところの複数接地されたしきり状電極1003どうしのすきまおよび帯状部材とカソード電極との間の空間であり、上部の該導電性帯状部材で閉じ込められた領域となる。
【0037】
このような構造の放電容器を用いた場合、帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率は、明らかに1よりも大きなものとなる。また、帯状部材1000とカソード電極の一部であるフィン状もしくはブロック状形状をしたしきり状電極1003との最近接距離(図中l1)は、5cm以下の範囲内とするのが効果的である。さらに、複数設置されたしきり状電極1003どうしの間隔は、放電が生起維持するに充分な間隔を有し、その適度な間隔(図中l2)が、3cm以上10cm以下の範囲内とするのが効果的である。
【0038】
一方、図4と図5は、一般的な従来型カソード電極の模式図である。この図から明らかなように、放電空間に接するカソード電極2002の表面積は、同じく放電空間に接する導電性帯状部材2000を含む接地されたアノード電極2004全体の表面積に比ベて小さい構造となる。すなわち、帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率は、明らかに1よりも小さなものとなる。
【0039】
本発明のカソード電極の形状は、これに限定されるものではなく、例えば、図3(a)〜図3(f)に模式的に示したカソード電極形状であっても構わない。いずれの場合においても、カソード電極材料としては、SUS316を用いた。
【0040】
図3(a)は、帯状部材の搬送方向に対して平行方向にしきり状電極を巾方向の両端に2枚設けた構造の一例である。この両端のしきり状電極間は、材料ガスが通過できるような構造である。
【0041】
図3(b)及び図3(f)は、帯状部材の搬送方向に対して直角方向にしきり状電極を複数設けた構造の一例である。しきり状電極上には、材料ガスが通過できるような複数の通気孔1010を設けた構造である。この通気孔は、材料ガスが通過できる大きさを有し、かつカソード電極としての機能を損なわない構造であればよく、例えば、図3(c)に示すような構造例であってもよい。
【0042】
図3(d)は、帯状部材の搬送方向に対して直線的に平行方向にしきり状電極を複数設けた構造の一例である。
【0043】
図3(e)は、帯状部材の搬送方向に対して蛇行させ且つ平行にしきり状電極を複数設けた構造の一例である。
【0044】
上述した図3(a)〜図3(f)は、帯状部材の直角方向及び平行方向に複数設けたしきり状電極の断面形状を矩形型にした例である。しかし、ガスの流れ及びプラズマの局部的偏りを防げれば、しきり状電極の断面形状は矩形に限定されるものではない。しかも、上述した図3(a)〜図3(f)では、直線的な辺で構成された矩形型を示したが、不図示ではあるが曲線的な辺で構成された形状であっても構わない。要はカソード電極の表面積がアノード電極の表面積よりも大きくなるような形状で、且つ、ガスの流れを妨げない構造であれば良い。
【0045】
上述した本発明に係る半導体薄膜の作製装置を用いて、光起電力素子を作製することにより、前述の諸問題を解決するとともに前述の諸要求を満たし、連続して移動する帯状部材上に、高品質で優れた均一性を有し、欠陥の少ない光起電力素子を作製することができる。
【0046】
後述する実施例1では、図3(a)に示した形状で、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を2.1倍とした、カソード電極構造を有する形成容器を、図6に示したロール・ツー・ロール(Roll to Roll)方式を採用した連続プラズマCVD法における各p型層形成容器として用い、ダブル型光起電力素子を製作した。
【0047】
以下では、図6を参照して、本発明に係るダブル型光起電力素子の作製方法で用いた、半導体薄膜の作製装置について詳細に説明する。
(1)連結部
本発明において、前記帯状部材の送り出し及び巻き取り用真空容器と半導体膜作製用真空容器を分離独立させ、且つ、前記帯状部材をそれらの中を貫通させて連続的に搬送するには連結部は、ガスゲート手段が好適に用いられる。該ガスゲート手段の能力としては前記各容器間に生じる圧力差によって、相互に使用している半導体膜作製用原料ガス等の雰囲気を拡散させない能力を有することが必要である。
従って、その基本概念は米国特許第4,438,723号に開示されているガスゲート手段を採用することができるが、更にその能力は改善される必要がある。具体的には、最大106倍程度の圧力差に耐え得ることが必要であり、排気ポンプとしては排気能力の大きい油拡散ポンプ、ターポ分子ポンプ、メカニカルブースターポンプ等が好適に用いられる。また、ガスゲートの断面形状としてはスリット状又はこれに類似する形状であり、その全長及び用いる排気ポンプの排気能力等と合わせて、一般のコンダクタンス計算式を用いてそれらの寸法カが計算、設計される。更に、分離能力を高めるためにゲートガスを併用することが好ましく、例えばAr、He、Ne、Kr、Xe、Rn等の希ガス又はH2等の半導体膜作製用希釈ガスが挙げられる。ゲートガス流量としてはガスゲート全体のコンダクタンス及び用いる排気ポンプの能力等によって適宜決定されるが、例えば、ガスゲートのほぼ中央部に圧力の最大となるポイントを設ければ、ゲートガスはガスゲート中央部から両サイドの真空容器側ヘ流れ、両サイドの容器間での相互のガス拡散を最小限に抑えることができる。実際には、質量分析計を用いて拡散してくるガス量を測定したり、半導体膜の組成分析を行うことによって最適条件を決定する。
(2)帯状部材
本発明において好適に用いられる帯状部材の材質としては、半導体膜作製時に必要とされる温度において変形、歪みが少なく、所望の強度を有し、また、導電性を有するものであることが好ましく、具体的にはステンレススチール、アルミニウム及びその合金、鉄及びその合金、銅及びその合金等の金属の薄板及びその複合体、及びそれらの表面に異種材質の金属薄膜及び/またはSiO2、Si34、Al23、ΑlN等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面コーティング処理を行ったもの。又、ポリイミド、ポリアミド、ポリエチレンテレフタレート、エポキシ等の耐熱性樹脂製シート又はこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体の表面に金属単体または合金、及び透明導電性酸化物(TCO)等を鍍金、蒸着、スパッタ、塗布等の方法で導電性処理を行ったものが挙げられる。
【0048】
また、前記帯状部材の厚さとしては、前記搬送手段による搬送時に作製される湾曲形状が維持される強度を発揮する範囲内であれば、コスト、収納スペース等を考慮して可能な限り薄い方が望ましい。具体的には、好ましくは0.01mm乃至5mm、より好ましくは0.02mm乃至2mm、最適には0.05mm乃至1mmであることが望ましいが、金属等の薄板を用いる場合、厚さを比較的薄くしても所望の強度が得られやすい。
【0049】
前記帯状部材の幅については、特に制限されることはなく、半導体膜作製手段、あるいはその容器等のサイズによって決定される。
【0050】
前記帯状部材の長さについては、特に制限されることはなく、ロール状に巻き取られる程度の長さであっても良く、長尺のものを溶接等によって更に長尺化したものであっても良い。
【0051】
前記帯状部材が金属等の電気導電性である場合には直接電流取り出し用の電極としても良いし、合成樹脂等の電気絶縁性である場合には半導体膜の作製される鯛の表面にAl、Ag、Pt、Au、Ni、Ti、Mo、W、Fe、V、Cr、Cu、ステンレス、真ちゅう、ニクロム、SnO2、In23、ZnO、SnO2−In23(ITO)等のいわゆる金属単体又は合金、及ぴ透明導電性酸化物(TCO)を鍍金、蒸着、スパッタ等の方法であらかじめ表面処理を行って電流取り出し用の電極を作製しておくことが望ましい。
【0052】
前記帯状部材が金属等の非透光性のものである場合、長波長光の基板表面上での反射率を向上させるための反射性導電膜を該帯状部材上に作製することが揃述のように好ましい。該反射性導電膜の材質として好適に用いられるものとしてAg、Al、Cr等が挙げられる。
【0053】
また、基板材質と半導体膜との間での構成元素の相互拡散を防止したり短絡防止用の緩衝層とする等の目的で金属層等を反射性導電膜として、前記基板上の半導体膜が作製される側に設けることが好ましい。該緩衝層の材質として好適に用いられるものとして、ZnOが挙げられる。
【0054】
また、前記帯状部材が比較的透明であって、該帯状部材の側から光入射を行う層構成の太陽電池とする場合には前記透明導電性酸化物や金属薄膜等の導電性薄膜をあらかじめ堆積作製しておくことが望ましい。
【0055】
また、前記帯状部材の表面性としてはいわゆる平滑面であっても、微小の凹凸面が有っても良い。微小の凹凸面とする場合には球状、円錐状、角錐状等であって、且つその最大高さ(Rmax)は好ましくは500Å乃至5000Åとすることにより、該表面での光反射が乱反射となり、該表面での反射光の光路長の増大をもたらす。
(3)光起電力素子
図7は、本発明で作製される光起電力素子の構成を示す模式図である。
【0056】
同図に示す例は、バンドギャップ及び/又は層厚の異なる2種の半導体層をi型層として用いた光起電力素子を2素子積層して構成された、いわゆるダブル型光起電力素子であり、帯状部材4001(104)、下部電極4003、第1のn型層4004、第1のi型層4005、第1のp型層4006、第2のn型層4007、第2のi型層4008、第2のp型層4009、上部電極4010、集電電極4011から構成されている。
【0057】
図8に示す例は、バンドギャップ及び/又は層厚の異なる3種の半導体層をi型層として用いた光起電力素子を3素子積層して構成された、いわゆるトリプル型光起電力素子であり、帯状部材5001(104)、下部電極5003、第1のn型層5004、第1のi型層5005、第1のp型層5006、第2のn型層5007、第2のi型層5008、第2のp型層5009、第3のn型層5010、第3のi型層5011、第3のp型層5012、上部電極5013、集電電極5014から構成されている。
【0058】
以下では、上記光起電力素子を構成する各層に関して説明する。
(3−1)n型及びp型の各導電型層(すなわち、第1及び第2の導電型層)
本発明の光起電力素子における第1及び第2の導電型層に用いられる材料としては、周期律表第III族又は、V族の原子を1種または複数種から成る、非単結晶半導体が適す。また更に、光照射側の導電型層は、微結晶化した半導体が最適である。該微結晶の粒径は、好ましくは3nm〜20nmで有り、最適には3nm〜10nmである。
【0059】
導電型がn型の場合、含有される添加物としては、周期律表第V族の元素が適している。その中で特にリン(P)、窒素(N)、ひ素(As)、アンチモン(Sb)が最適である。
【0060】
導電型がp型の場合、含有される添加物としては、周期律表第III族の元素が適している。その中で特にホウ素(B)、アルミニウム(Al)、ガリウム(Ga)が最適である。
【0061】
各導電型の層厚は、好ましくは1nm〜50nm、最適には3nm〜10nmである。
【0062】
更に、光照射側の導電型層での光吸収をより少なくするためには、i型層を構成する半導体のバンドギャップより大きなバンドギャップを有する半導体層を用いることが好ましい。例えば、i型層がアモルファスシリコンの場合に光照射側の導電型層に非単結晶炭化シリコンを用いるのが最適である。
(3−2)i型層
本発明の光起電力素子におけるi型層に用いられる半導体材料としては周期律表第IV族の原子を1種または、複数種から成る、Si,Ge、C、SiC、GeC、SiSn、GeSn、SnC等の半導体が挙げられる。III−V族化合物半導体として、GaAs、GaP、GaSb、InP、InAs、II−VI族化合物半導体としてZnSe、ZnS、ZnTe、CdS、CdSe、CdTe、I−III‐VI族化合物半導体として、CuAlS2、CuAlSe2CuAlTe2、CuInS2、CuInSe2、CuInTe2、CuGAS2、CuGaSe2、CuGaTe、AgInSe2、AgInTe2、II−IV−V族化合物半導体としては、ZnSiP2、ZnGeAs2、CdSiAs2、CdSnP2、酸化物半導体として、Cu2O、TiO2、In23、SnO2、ZnO、CdO、Bi23、CdSnO4がそれぞれ挙げられる。
【0063】
【実施例】
以下では、本発明に係る半導体薄膜及び光起電力素子の作製装置を用い、光起電力素子を形成し、得られた光起電力素子の諸特性を評価した。しかし、本発明はこれらの実施例によって何ら限定されるものではない。
【0064】
(実施例1)
本例では、図6に示すようなロール・ツー・ロール(Roll to Roll)方式を採用した連続プラズマCVD装置を用い、図7に示したダブルセル型の光起電力素子を作製した。
【0065】
特に、ダブルセルを作製するため、各導電型層を作製する真空容器を増設した装置を用いた。すなわち、不図示ではあるが、第1n型層作製用の真空容器601、i型層作製用の真空容器100、第1p型層作製用の真空容器602をガスゲートを介して接続した装置をワンセットとして、これをさらに1セット増設し、計2セット繰り返して直列に配置した恰好の装置を用いた。
【0066】
上記ダブルセル型の光起電力素子を作製するとき、第2n型層の作製温度を300℃に固定し、第1p型層の作製温度を100〜350℃の範囲で変化させた。
【0067】
また、各p型層を作製する真空容器のカソード電極の形状は、図3(a)に示した仕切り板形状とした。このカソード電極構造では、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を2.1倍とした。
【0068】
なお、各n型層形成容器および各i型層形成容器としては、平行平板型のRF電極を有する形成容器を用いた。
【0069】
本例で用いた装置は、図6と同様に、帯状部材101の送り出し及び巻き取り用の真空容器301及び302を有し、この2つの真空容器の間に、第1n型層作製用真空容器601、第1i型層作製用真空容器100、第1p型層作製用真空容器602、第2n型層作製用真空容器601、第2i型層作製用真空容器100、第2p型層作製用真空容器602、をガスゲートを介して接続した構成からなる。
【0070】
各真空容器601、100、602の中に配置した各カソード電極の構造は、上述したカソード電極構造とした。
【0071】
このような製造装置を用い、表1−1に示す作製条件で、下部電極上に、第1n型層、第1i型層、第1p型層、第2n型層、第2i型層および第2p型層を、以下に示すような作製手順により連続的に形成し、ダブルセル型の光起電力素子(素子−実1と呼ぶ)を作製した。
(1)まず、基板送り出し機構を有する真空容器301に、帯状部材101が巻きつけられたボビン303をセットした。帯状部材101としては、十分に脱脂、洗浄を行い、下部電極として、スパッタリング法により、銀薄膜を100nm、ZnO薄膜を1μm蒸着してあるSUS430BA製の帯状部材(幅120mm×長さ200m×厚さ0.13mm)を用いた。
(2)帯状部材101をガスゲート、各非単結晶層作製用真空容器を介して、帯状部材巻き取り機構を有する真空容器302まで通し、たるみのない程度に張力調整を行った。
(3)各真空容器301、601、100、602、601、100、602、302を不図示の真空ボンプで真空引きした。
(4)各ガスゲートに、各ゲートガス導入管から、ゲートガスとしてH2を各々700sccm流し、ランプヒータ124n、124、124p、124n、124、124pにより、帯状部材101を、各々350℃、350℃、100〜350℃、300℃、200℃、200℃に加熱した。
(5)各ガス導入管から、表1に示した条件で所定のガスを導入した。
(6)各真空容器内の圧力は、表1に示した圧力値となるように、各コンダクタンスバルブで調整した。
(7)工程(6)に示した圧力調整の後、各カソード電極には表1に示した各RF電力を、それぞれ導入した。
(8)帯状部材101を図中の矢印の方向に搬送させ、帯状部材上に、第1n型層、第1i型層、第1p型層、第2n型層、第2i型層および第2p型層を、順次作製した。
(9)工程(8)で作製した第2p型層の上に、透明電極として、ITO(In23+SnO2) を真空蒸着にて80nm蒸着した後、さらに集電電極として、Alを真空蒸着にて2μm蒸着し、光起電力素子(素子−実1と呼ぶ)の作製を終えた。
【0072】
表1−1には、本例に係る光起電力素子の作製条件を示した。
【0073】
【表1−1】

Figure 0003684012
Figure 0003684012
(比較例1)
本例では、各p型層を形成する真空容器のカソード電極の形状を平行平板型の構造とし、図4及び図5に示したカソード電極構造とした点が実施例1と異なる。このカソード電極構造では、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を0.6倍とした。
【0074】
但し、光起電力素子の作製条件は、実施例1と同じ条件(表1−1)とした。
【0075】
他の点は実施例1と同様として、ダブルセル型の光起電力素子(素子−比1と呼ぶ)を作製した。
【0076】
以下では、実施例1及び比較例1で作製した光起電力素子、すなわち(素子−実1)と(素子−比1)に対して、特性均一性、欠陥密度、光劣化、及びシリーズ抵抗の評価を行なった結果について述べる。
【0077】
特性均一性とは、実施例1及び比較例1で作製した帯状部材上の光起電力素子、すなわち(素子−実1)と(素子−比1)を、10mおきに5cm角の面積で切出し、AM−1.5(100mW/cm2)光照射下に設置し、光電変換効率を測定し、その光電変換効率のバラツキを評価した結果である。第1p層の作製温度が第2n層の作製温度以上のときの(素子−実1)の光電変換効率のバラツキの値を1.00として、相対比較を行なった。
【0078】
欠陥密度とは、実施例1及び比較例1で作製した帯状部材上の光起電力素子、すなわち(素子−実1)と(素子−比1)、の中央部5mの範囲を、5cm角の面積100個切出し、逆方向電流を測定することにより、各光起電力素子の欠陥の有無を検出して、欠陥密度を評価した結果である。第1p層の作製温度が第2n層の作製温度以上のときの(素子−実1)の欠陥密度のバラツキの値を1.00として、相対比較を行なった。
【0079】
光劣化特性とは、実施例1及び比較例1で作製した帯状部材上の光起電力素子、すなわち(素子−実1)と(素子−比1)、の中央部5mの範囲を、5cm角の面積100個切出し、AM−1.5(100mW/cm2)光照射下に設置し、10000時間放置し、光電変換効率を測定して、その光電変換効率の低下率を評価した結果である。第1p層の作製温度が第2n層の作製温度以上のときの(素子−実1)の低下率のバラツキの値を1.00として、相対比較を行なった。
【0080】
シリーズ抵抗とは、実施例1及び比較例1で作製した帯状部材上の光起電力素子、すなわち(素子−実1)と(素子−比1)、を10mおきに5cm角の面積で切出し、AM−1.5(100mW/cm2)光照射下に設置し、I−V特性の開放電圧値近傍の傾きより算出した。第1p層の作製温度が第2n層の作製温度以上のときの(素子−実1)のシリーズ抵抗の値を1.00として、相対比較を行なった。
【0081】
表1−2は、実施例1で作製した光起電力素子、すなわち(素子−実1)に対して、上述した光電変換効率のバラツキ、欠陥密度、及び光劣化率を調べた結果である。また、表1−3は、比較例1で作製した光起電力素子、すなわち(素子−比1)に対する各評価結果である。
【0082】
【表1−2】
Figure 0003684012
【0083】
【表1−3】
Figure 0003684012
表1−2から、実施例1の光起電力素子(素子−実1)は、第1p層の作製温度が第2n層の作製温度より低い場合、変換効率のバラツキ、欠陥密度、光劣化率、シリーズ抵抗において優れており、本発明の作製方法により作製した光起電力素子が、優れた特性を有することが分かった。
【0084】
また、表1−2と表1−3の比較から、従来の装置より本発明の装置を用いて作製した光起電力素子の方が、全ての評価項目で優れていた。
【0085】
即ち、ダブルセル型の光起電力素子を形成する際は、少なくとも、第1p層のカソード電極面積を大きくし、かつ、第1p層の作製温度が第2n層の作製温度より低い場合の光起電力素子(素子−実1)の特性が最良であることが分かった。
【0086】
(実施例2)
本例では、図6に示すようなロール・ツー・ロール(Roll to Roll)方式を採用した連続プラズマCVD装置を用い、図8に示したトリプルセル型の光起電力素子を作製した点が実施例1と異なる。
【0087】
特に、トリプルセルを作製するため、各導電型層を作製する真空容器を増設した装置を用いた。すなわち、不図示ではあるが、第1n型層作製用の真空容器601、i型層作製用の真空容器100、第1p型層作製用の真空容器602をガスゲートを介して接続した装置をワンセットとして、これをさらに2セット増設し、計3セット繰り返して直列に配置した恰好の装置を用いた。
【0088】
上記トリプルセル型の光起電力素子を作製するとき、第2p型層の作製温度を250℃に固定し、第3n型層の作製温度を100〜350℃の範囲で変化させた。
【0089】
また、各p型層を作製する真空容器のカソード電極の形状は、図3(b)に示した仕切り板形状とした。このカソード電極構造では、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を2.9倍とした。
【0090】
なお、各n型層形成容器および各i型層形成容器としては、平行平板型のRF電極を有する形成容器を用いた。
【0091】
このような製造装置を用い、表2−1に示す作製条件で、下部電極上に、第1n型層、第1i型層、第1p型層、第2n型層、第2i型層、第2p型層、第3n型層、第3i型層および第3p型層を、順次積み重ねて堆積し、トリプルセル型の光起電力素子(素子−実2と呼ぶ)を作製した。
【0092】
表2−1には、本例に係る光起電力素子の作製条件を示した。
【0093】
【表2−1】
Figure 0003684012
Figure 0003684012
(比較例2)
本例では、各p型層を形成する真空容器のカソード電極の形状を平行平板型の構造とし、図4及び図5に示したカソード電極構造とした点が実施例1と異なる。このカソード電極構造では、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を0.6倍とした。
【0094】
但し、光起電力素子の作製条件は、実施例2と同じ条件(表2−1)とした。
【0095】
他の点は実施例2と同様として、トリプルセル型の光起電力素子(素子−比2と呼ぶ)を作製した。
以下では、実施例2及び比較例2で作製した光起電力素子、すなわち(素子−実2)と(素子−比2)に対して、特性均一性、欠陥密度、光劣化、及びシリーズ抵抗の評価を行なった結果について述べる。
【0096】
これらの評価方法は、実施例1と全く同様とした。すなわち、実施例2の光起電力素子(素子−実2)の特性均一性、欠陥密度、光劣化、シリーズ抵抗について、第2p層の作製温度が第3n層作製温度以上の場合の値をそれぞれ1.00とし、第2p層の作製温度が第3n層作製温度より低い場合、及び、比較例2の光起電力素子(素子−比2)の各特性結果の比較を行なった。
【0097】
表2−2は、実施例2で作製した光起電力素子、すなわち(素子−実2)に対して、上記諸特性を調べた結果である。また、表2−3は、比較例2で作製した光起電力素子、すなわち(素子−比2)に対する各評価結果である。
【0098】
【表2−2】
Figure 0003684012
【0099】
【表1−3】
Figure 0003684012
表2−2から、実施例2の光起電力素子(素子−実2)は、第2p層の作製温度が第3n層の作製温度より低い場合、変換効率のバラツキ、欠陥密度、光劣化率、シリーズ抵抗において優れており、本発明の作製方法により作製した光起電力素子が、優れた特性を有することが分かった。
【0100】
また、表2−2と表2−3の比較から、従来の装置より本発明の装置を用いて作製した光起電力素子の方が、全ての評価項目で優れていた。
【0101】
即ち、トリプルセル型の光起電力素子を形成する際は、少なくとも、第1p層および第2p層のカソード電極面積を大きくし、第1p層の作製温度が第2n層の作製温度より低く、かつ、第2p層の作製温度が第3n層の作製温度より低い場合の光起電力素子(素子−実2)の特性が最良であることが分かった。
【0102】
(実施例3)
本例では、ダブルセル型の光起電力素子を作製する際に、各p型層を作製する真空容器のカソード電極の形状を、図3(c)に示した仕切り板形状とした点が実施例1と異なる。このカソード電極構造では、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を2.9倍とした。
【0103】
なお、各n型層形成容器および各i型層形成容器としては、平行平板型のRF電極を有する形成容器を用いた。
【0104】
このような製造装置を用い、表1−1に示す作製条件で、下部電極上に、第1n型層、第1i型層、第1p型層、第2n型層、第2i型層および第2p型層を、以下に示すような作製手順により連続的に形成し、ダブルセル型の光起電力素子(素子−実3と呼ぶ)を作製した。
【0105】
他の点は、実施例1と同様とした。
【0106】
以下では、実施例3で作製した光起電力素子、すなわち(素子−実3)に対して、特性均一性、欠陥密度、光劣化、及びシリーズ抵抗の評価を行なった結果について述べる。
【0107】
これらの評価方法は、実施例1と全く同様とした。すなわち、実施例3の光起電力素子(素子−実3)の特性均一性、欠陥密度、光劣化、シリーズ抵抗について、第1p層の作製温度が第2n層作製温度以上の場合の値をそれぞれ1.00とし、第1p層の作製温度が第2n層作製温度より低い場合の各特性結果の比較を行なった。
【0108】
表3は、実施例3で作製した光起電力素子、すなわち(素子−実3)に対して、上記諸特性を調べた結果である。
【0109】
【表3】
Figure 0003684012
表3から、実施例3の光起電力素子(素子−実3)は、第1p層の作製温度が第2n層の作製温度より低い場合、変換効率のバラツキ、欠陥密度、光劣化率、シリーズ抵抗において優れており、本発明の作製方法により作製したダブルセル型の光起電力素子が、優れた特性を有することが分かった。
【0110】
即ち、ダブルセル型の光起電力素子を形成する際は、少なくとも、第1p層のカソード電極面積を大きくし、かつ、第1p層の作製温度が第2n層の作製温度より低い場合の光起電力素子(素子−実3)の特性が最良であることが分かった。
【0111】
(実施例4)
本例では、トリプルセル型の光起電力素子を作製する際に、各p型層を作製する真空容器のカソード電極の形状を、図3(d)に示した仕切り板形状とした点が実施例2と異なる。このカソード電極構造では、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を2.9倍とした。
【0112】
なお、各n型層形成容器および各i型層形成容器としては、平行平板型のRF電極を有する形成容器を用いた。
【0113】
このような製造装置を用い、表2−1に示す作製条件で、下部電極上に、第1n型層、第1i型層、第1p型層、第2n型層、第2i型層および第2p型層を、以下に示すような作製手順により連続的に形成し、ダブルセル型の光起電力素子(素子−実4と呼ぶ)を作製した。
【0114】
他の点は、実施例2と同様とした。
【0115】
以下では、実施例4で作製した光起電力素子、すなわち(素子−実4)に対して、特性均一性、欠陥密度、光劣化、及びシリーズ抵抗の評価を行なった結果について述べる。
【0116】
これらの評価方法は、実施例1と全く同様とした。すなわち、実施例4の光起電力素子(素子−実4)の特性均一性、欠陥密度、光劣化、シリーズ抵抗について、第2p層の作製温度が第3n層作製温度以上の場合の値をそれぞれ1.00とし、第2p層の作製温度が第3n層作製温度より低い場合、及び、比較例2の光起電力素子(素子−比2)の各特性結果の比較を行なった。
【0117】
表4は、実施例4で作製した光起電力素子、すなわち(素子−実4)に対して、上記諸特性を調べた結果である。
【0118】
【表4】
Figure 0003684012
表4から、実施例4の光起電力素子(素子−実4)は、第2p層の作製温度が第3n層の作製温度より低い場合、及び、比較例2の光起電力素子(素子−比2)より、変換効率のバラツキ、欠陥密度、光劣化率、シリーズ抵抗において優れており、本発明の作製方法により作製したトリプルセル型の光起電力素子が、優れた特性を有することが分かった。
【0119】
即ち、トリプルセル型の光起電力素子を形成する際は、少なくとも、第1p層および第2p層のカソード電極面積を大きくし、第1p層の作製温度が第2n層の作製温度より低く、かつ、第2p層の作製温度が第3n層の作製温度より低い場合の光起電力素子(素子−実4)の特性が最良であることが分かった。
【0120】
(実施例5)
本例では、ダブルセル型の光起電力素子を作製する際に、各p型層を作製する真空容器のカソード電極の形状を、図3(e)に示した仕切り板形状とした点が実施例1と異なる。このカソード電極構造では、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を3.1倍とした。
【0121】
また、第1i型層作製用の真空容器100では、マイクロ波CVD法により成膜を行い、第2i型層の形成容器としては平行平板型のRF電極を有する形成容器を用いた。
【0122】
なお、各n型層形成容器および各i型層形成容器としては、平行平板型のRF電極を有する形成容器を用いた。
【0123】
このような製造装置を用い、表5−1に示す作製条件で、下部電極上に、第1n型層、第1i型層、第1p型層、第2n型層、第2i型層および第2p型層を、順次積み重ねて堆積し、ダブルセル型の光起電力素子(素子−実5と呼ぶ)を作製した。
【0124】
他の点は、実施例1と同様とした。
【0125】
表5−1には、本例に係る光起電力素子の作製条件を示した。
【0126】
【表5−1】
Figure 0003684012
Figure 0003684012
(比較例3)
本例では、第1i型層を形成する真空容器100のカソード電極の形状を平行平板型の構造とし、図4及び図5に示したカソード電極構造とした点が実施例5と異なる。このカソード電極構造では、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を0.6倍とした。
【0127】
但し、光起電力素子の作製条件は、実施例1と同じ条件(表1−1)とした。
【0128】
他の点は実施例1と同様として、ダブルセル型の光起電力素子(素子−比3と呼ぶ)を作製した。
【0129】
以下では、実施例5及び比較例3で作製した光起電力素子、すなわち(素子−実5)と(素子−比3)に対して、特性均一性、欠陥密度、光劣化、及びシリーズ抵抗の評価を行なった結果について述べる。
【0130】
これらの評価方法は、実施例1と全く同様とした。すなわち、実施例5の光起電力素子(素子−実5)の特性均一性、欠陥密度、光劣化、シリーズ抵抗について、第1p層の作製温度が第2n層作製温度以上の場合の値をそれぞれ1.00とし、第1p層の作製温度が第2n層作製温度より低い場合、及び、比較例3の光起電力素子(素子−比3)の各特性結果の比較を行なった。
【0131】
表5−2は、実施例5で作製した光起電力素子、すなわち(素子−実5)に対して、上記諸特性を調べた結果である。また、表5−3は、比較例3で作製した光起電力素子、すなわち(素子−比3)に対する各評価結果である。
【0132】
【表5−2】
Figure 0003684012
【0133】
【表5−3】
Figure 0003684012
表5−2から、実施例5の光起電力素子(素子−実5)は、第1p層の作製温度が第2n層の作製温度より低い場合、変換効率のバラツキ、欠陥密度、光劣化率、シリーズ抵抗において優れており、本発明の作製方法により作製したダブルセル型の光起電力素子が、優れた特性を有することが分かった。
【0134】
また、表5−2と表5−3の比較から、従来の装置より本発明の装置を用いて作製した光起電力素子の方が、全ての評価項目で優れていた。
【0135】
即ち、ダブルセル型の光起電力素子を形成する際は、少なくとも、第1p層のカソード電極面積を大きくし、第1p層の作製温度が第2n層の作製温度より低い場合の光起電力素子(素子−実5)の特性が最良であることが分かった。
【0136】
(実施例6)
本例では、トリプルセル型の光起電力素子を作製する際に、各p型層を作製する真空容器のカソード電極の形状を、図3(f)に示した仕切り板形状とした点が実施例2と異なる。このカソード電極構造では、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を2.6倍とした。
【0137】
また、第1i型層および第2i型層作製用の真空容器では、マイクロ波CVD法により成膜を行い、第3i型層の形成容器としては平行平板型のRF電極を有する形成容器を用いた。
【0138】
なお、各n型層形成容器および各i型層形成容器としては、平行平板型のRF電極を有する形成容器を用いた。
【0139】
このような製造装置を用い、表6−1に示す作製条件で、下部電極上に、第1n型層、第1i型層、第1p型層、第2n型層、第2i型層、第2p型層、第3n型層、第3i型層および第3p型層を、順次積み重ねて堆積し、トリプルセル型の光起電力素子(素子−実6と呼ぶ)を作製した。
【0140】
他の点は、実施例2と同様とした。
【0141】
表6−1には、本例に係る光起電力素子の作製条件を示した。
【0142】
【表6−1】
Figure 0003684012
Figure 0003684012
(比較例4)
本例では、第1i型層および第2i型層を形成する真空容器のカソード電極の形状を平行平板型の構造とし、図4及び図5に示したカソード電極構造とした点が実施例6と異なる。このカソード電極構造では、導電性帯状部材及びアノード電極の表面積の和に対するカソード電極の表面積の比率を0.6倍とした。
【0143】
但し、光起電力素子の作製条件は、実施例2と同じ条件(表2−1)とした。
【0144】
他の点は実施例2と同様として、トリプルセル型の光起電力素子(素子−比4と呼ぶ)を作製した。
【0145】
以下では、実施例6及び比較例4で作製した光起電力素子、すなわち(素子−実6)と(素子−比4)に対して、特性均一性、欠陥密度、光劣化、及びシリーズ抵抗の評価を行なった結果について述べる。
【0146】
これらの評価方法は、実施例1と全く同様とした。すなわち、実施例6の光起電力素子(素子−実6)の特性均一性、欠陥密度、光劣化、シリーズ抵抗について、第2p層の作製温度が第3n層作製温度以上の場合の値をそれぞれ1.00とし、第2p層の作製温度が第3n層作製温度より低い場合、及び、比較例4の光起電力素子(素子−比4)の各特性結果の比較を行なった。
【0147】
表6−2は、実施例6で作製した光起電力素子、すなわち(素子−実6)に対して、上記諸特性を調べた結果である。また、表6−3は、比較例4で作製した光起電力素子、すなわち(素子−比4)に対する各評価結果である。
【0148】
【表6−2】
Figure 0003684012
【0149】
【表6−3】
Figure 0003684012
表6−2から、実施例6の光起電力素子(素子−実6)は、第2p層の作製温度が第3n層の作製温度より低い場合、変換効率のバラツキ、欠陥密度、光劣化率、シリーズ抵抗において優れており、本発明の作製方法により作製した光起電力素子が、優れた特性を有することが分かった。
【0150】
また、表6−2と表6−3の比較から、従来の装置より本発明の装置を用いて作製した光起電力素子の方が、全ての評価項目で優れていた。
【0151】
即ち、トリプルセル型の光起電力素子を形成する際は、少なくとも、第1p層および第2p層のカソード電極面積を大きくし、第1p層の作製温度が第2n層の作製温度より低く、かつ、第2p層の作製温度が第3n層の作製温度より低い場合の光起電力素子(素子−実6)の特性が最良であることが分かった。
【0152】
【発明の効果】
以上説明したように、本発明によれば、大面積にわたって、高品質で優れた均一性を有し、欠陥の少ない、光劣化特性の優れた、シリーズ抵抗の改善された光起電力素子を、高いスループットで大量に再現良く生産することが可能な、光起電力素子の作製方法がえられる。
【図面の簡単な説明】
【図1】図1は、本発明に係るカソード電極を用いた半導体薄膜の作製装置の模式的な断面図であり、作製装置における放電空間の一例を説明するために用いた概念的模式図である。
【図2】図2は、本発明に係る第1p型層の作製温度とシリーズ抵抗との関係を示すグラフである。
【図3】図3は、本発明に係るカソード電極の一例を示した模式図である。
【図4】図4は、従来のカソード電極を用いた半導体薄膜の作製装置の模式的な断面図である。
【図5】図5は、作製装置における放電空間の一例を説明するために用いた概念的模式図である。
【図6】図6は、本発明に係る半導体薄膜の作製装置を用いた、光起電力素子の作製装置の模式的な断面図である。
【図7】図7は、本発明に係るダブルセル型の光起電力素子の概念的な断面図である。
【図8】図8は、本発明に係るトリプルセル型の光起電力素子の概念的な断面図である。
【符号の説明】
100 真空容器、
101 帯状部材、
103a、103b、103c 加熱ヒーター、
104a、104b、104c ガス導入管、
107 カソード電極、
124n、124、124p ランプヒーター、
129n、129、129p、130 ガスゲート、
131n、131、131p、132 ガスゲート導入管、
301、302 真空容器、
303、304 ボビン、
305、306 アイドリングローラ、
307、308 コンダクタンスバルブ、
310、311 排気管、
314、315 圧力計、
513 排気管、
601、602 真空容器、
603、604 カソード電極、
605、606 ガス導入管、
607、608 排気管、
1000 導電性帯状部材、
1001 真空容器、
1002 カソード電極、
1003 しきり状電極、
1004 アノード電極、
1005 ランプヒーター、
1006 排気口、
1007 ガス導入管、
1008 ガスゲート、
1009 絶縁ガイシ、
2000 導電性帯状部材、
2001 真空容器
2002 カソード電極、
2004 アノード電極、
2005 ランプヒーター、
2006 排気口、
2007 ガス導入管、
2008 ガスゲート、
2009 絶縁ガイシ、
4001 SUS基板、
4002 Ag薄膜、
4003 ZnO薄膜、
4004 第1n型層、
4005 第1i型層、
4006 第1p型層、
4007 第2n型層、
4008 第2i型層、
4009 第2p型層、
4010 ITO、
4011 集電電極、
5001 SUS基板、
5002 Ag薄膜、
5003 ZnO薄膜、
5004 第1n型層、
5005 第1i型層、
5006 第1p型層、
5007 第2n型層、
5008 第2i型層、
5009 第2p型層、
5010 第3n型層、
5011 第3i型層、
5012 第3p型層、
5013 ITO、
5014 集電電極。[0001]
[Industrial application fields]
The present invention relates to a method for manufacturing a photovoltaic element. More specifically, when a photovoltaic element formed by laminating at least two sets of nip junctions, for example, a photovoltaic element composed of a stacked cell having a double cell or triple cell configuration, series resistance is reduced, Since a semiconductor thin film having excellent deterioration characteristics can be formed, the present invention relates to a manufacturing method in which a photovoltaic element having excellent characteristic uniformity and few defects can be obtained.
[0002]
In particular, the method for producing a photovoltaic element according to the present invention is suitable as a method for mass-producing photovoltaic elements such as solar cells using a roll-to-roll method.
[0003]
[Prior art]
Conventionally, as a method for producing a photovoltaic element using an amorphous silicon film (hereinafter referred to as a-Si film) or the like, the plasma CVD method is generally widely used and commercialized.
[0004]
In the plasma CVD method, silane (SiH), which is a material gas, is used to form a high-quality i-type amorphous semiconductor layer or n-type semiconductor layer. Four ) Etc., as a gas for adjusting the band gap, Four , GeH Four And the like, and the mixed gas is further mixed with hydrogen (H 2 ) Is often used (about 1 to 100 times). In addition, a method of obtaining a high-quality film through surface reaction by generating high-frequency electric power at a low level to generate many long-lived radicals has been performed.
[0005]
However, in order to increase the deposition rate in the plasma CVD method, it is necessary to supply a large amount of necessary radicals and promote a surface reaction for structural relaxation. For this reason, prescriptions such as raising the substrate temperature have been studied, but this method is disadvantageous for the formation of a P-I-N junction, and thus is not suitable for industrial application.
[0006]
In addition, in order to establish a photovoltaic device to cover power demand, it is essential that the photovoltaic device has a high photoelectric conversion efficiency, excellent characteristic stability, and excellent mass productivity. As required.
[0007]
Therefore, in the production of a photovoltaic device using an a-Si film or the like, electrical, optical, photoconductive or mechanical characteristics, and fatigue characteristics or usage environment characteristics during repeated use, etc. There is a need to improve. In addition, it is necessary to achieve mass production with high reproducibility by high-speed film formation while achieving a large area and uniform film thickness and film quality.
[0008]
As for the photovoltaic element, the semiconductor layer, which is an important constituent element, has a semiconductor junction such as a so-called pn junction or pin junction. When a thin film semiconductor such as a-Si is used, phosphine (PH Three ), Diborane (B 2 H 6 A semiconductor film having a desired conductivity type is obtained by mixing a source gas containing an element serving as a dopant such as silane with silane as a main source gas and performing glow discharge decomposition, and these semiconductor films are formed on a desired substrate. It is known that the above-described semiconductor junction can be easily achieved by sequentially laminating the layers. And when manufacturing such an a-Si type photovoltaic device, the method of providing each film formation chamber for each film formation chamber which provided the independent film formation chamber for producing each semiconductor layer was proposed. ing.
[0009]
For example, US Pat. No. 4,400,409 discloses a continuous plasma CVD apparatus that employs a roll-to-roll method. According to this apparatus, a plurality of glow discharge regions are provided, and a sufficiently long flexible substrate having a desired width is disposed along a path through which the substrate sequentially penetrates the glow discharge regions. It is described that an element having a semiconductor junction can be continuously manufactured by continuously transporting the substrate in the longitudinal direction while depositing a semiconductor layer of a necessary conductivity type in a discharge region. In this specification, a gas gate is used in order to prevent the dopant gas used at the time of manufacturing each semiconductor layer from diffusing and mixing into other glow discharge regions. Specifically, the glow discharge regions are separated from each other by a slit-like separation passage, and further, for example, Ar, H 2 A means for forming a flow of scavenging gas such as is employed.
[0010]
In addition, as a recently attracting attention for obtaining a good quality film, a research report on the formation of a good quality film using the self-bias generated between the cathode and the anode and the ion species in the capacitively coupled plasma CVD method. Is mentioned. However, this research report has the following two problems.
(1) In the typical discharge vessel internal structure of the prior art, the area of the entire grounded anode electrode including the substrate is often very large compared to the area of the cathode electrode. In the electrode, most of the high-frequency power input is consumed near the cathode electrode. As a result, material gas excitation and decomposition reactions become active only in a limited area near the cathode electrode, and the thin film formation rate increases only on the high-frequency power input side, that is, in the vicinity of the cathode electrode. Even so, the high-frequency power to the substrate, which is the anode electrode, is not sufficiently large, and it is very difficult to obtain a high-quality amorphous semiconductor thin film with the desired high deposition rate. Met.
(2) In a typical discharge vessel structure of the prior art, that is, a discharge vessel having a structure in which the total area of the grounded anode electrode including the substrate is much larger than the area of the cathode electrode, a direct current (DC) power source or the like Although a method of applying a positive potential (bias) to the cathode electrode using a DC is also performed, in such a system, as a result of using a secondary means called a DC power source, a DC current flows in the plasma discharge. It is a system that ends up. As a result, when the DC voltage bias is increased, abnormal discharge such as spark occurs, and it is very difficult to suppress this and maintain stable discharge. Therefore, it was unclear whether the effect of applying a DC voltage to the plasma discharge was effective. This is due to the fact that the DC voltage and DC current cannot be separated. That is, a means for effectively applying only a DC voltage to plasma discharge has been desired.
[0011]
In other words, even when the technology described in the above research report is adopted, under high-speed deposition conditions, powder is still generated in the film formation space and taken into the semiconductor thin film that is being deposited, which adversely affects the film quality of the semiconductor thin film. The point was not solved.
[0012]
In particular, the p-type semiconductor layer and the n-type semiconductor layer constituting the photovoltaic device are often set to a very thin thickness of several hundred angstroms at the maximum from the viewpoint of device characteristics. Therefore, when forming a photovoltaic device, particularly a stacked photovoltaic device, the layer thickness uniformity, film adhesion, dopant doping efficiency, property uniformity, and reproducibility affect the device properties. In addition, since it greatly affects the yield of the device, it is important to suppress the generation of the powder and prevent the powder from being taken into the film being deposited.
[0013]
Therefore, in order to obtain a semiconductor thin film such as an a-Si thin film that is uniform both spatially and temporally and with good reproducibility, it is possible to further improve discharge stability over a long period of time, improve reproducibility, and evenly. There is a need for a forming method and apparatus having improved properties. Further, in order to improve the throughput of the apparatus and reduce the cost, a forming method and apparatus capable of increasing the deposition rate while maintaining the quality of the semiconductor thin film are required.
[0014]
When a stacked cell having a double or triple cell configuration is manufactured, the manufacturing conditions for the high-quality p-type semiconductor layer described above and the manufacturing conditions for the n-type semiconductor layer stacked thereon are also included. Need to be optimized.
[0015]
[Problems to be solved by the invention]
In the present invention, when producing a photovoltaic element formed by laminating at least two pairs of nip junctions, for example, a photovoltaic element composed of a stacked cell having a double cell or triple cell configuration, series resistance is reduced, and photodegradation is caused. Since a semiconductor thin film having excellent characteristics can be formed, it is an object of the present invention to provide a method for manufacturing a photovoltaic element having excellent characteristics uniformity and few defects. Further, this manufacturing method is suitable for a method for mass-producing photovoltaic elements such as solar cells using a roll-to-roll method.
[0016]
[Means for Solving the Problems]
The present invention has been completed as a result of intensive studies by the present inventors in order to solve the problems in the prior art and achieve the above object.
[0017]
That is, the present invention
(1) By plasma CVD method , Department In a method for manufacturing a photovoltaic element, in which at least two pairs of nip junctions including an n-type semiconductor layer, an i-type semiconductor layer, and a p-type semiconductor layer are stacked on the surface of a material.
The p-type semiconductor layer is
In the plasma discharge space, it has a cathode electrode to which high frequency power is applied, a belt-like member and an anode electrode that are at ground potential,
The surface area of the cathode electrode in the plasma discharge space is greater than the sum of the surface areas of the strip member and the anode electrode in the plasma discharge space;
The potential of the cathode electrode when glow discharge occurs (hereinafter referred to as self-bias) can maintain a positive potential with respect to the strip member and the anode electrode at the ground potential,
And,
Apparatus for producing a semiconductor thin film having a cathode electrode having a structure in which a shape of a threshold electrode constituting a part of the cathode electrode is a fin shape or a block shape that does not obstruct a flow of a material gas flowing through the threshold electrode. Formed with
And,
When the n-type semiconductor layer is formed by a semiconductor thin film manufacturing apparatus having a capacitively coupled parallel plate type cathode structure,
A method for manufacturing a photovoltaic element, wherein a manufacturing temperature of the p-type semiconductor layer is lower than a manufacturing temperature of the n-type semiconductor layer.
[0018]
Furthermore, as an advanced type that applies this to continuous production equipment,
(2) When the strip member continuously passes through a plurality of connected vacuum vessels, an n-type semiconductor layer, an i-type semiconductor layer, and a p-type semiconductor layer are formed on the surface of the strip member by plasma CVD. In a method for manufacturing a photovoltaic device formed by stacking at least two sets of nip junctions,
The p-type semiconductor layer is
In the plasma discharge space, it has a cathode electrode to which high frequency power is applied, a belt-like member and an anode electrode that are at ground potential,
The surface area of the cathode electrode in the plasma discharge space is greater than the sum of the surface areas of the strip member and the anode electrode in the plasma discharge space;
The potential of the cathode electrode when glow discharge occurs (hereinafter referred to as self-bias) can maintain a positive potential with respect to the strip member and the anode electrode at the ground potential,
And,
The shape of the threshold electrode that constitutes a part of the cathode electrode is a fin shape or a block shape that does not hinder the flow of the material gas flowing through the threshold electrode.
Formed with a semiconductor thin film manufacturing apparatus having the cathode electrode having a structure,
And,
When the n-type semiconductor layer is formed by a semiconductor thin film manufacturing apparatus having a capacitively coupled parallel plate type cathode structure,
A method for manufacturing a photovoltaic element, wherein a manufacturing temperature of the p-type semiconductor layer is lower than a manufacturing temperature of the n-type semiconductor layer.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
In the method for producing a photovoltaic device according to the present invention, excitation and decomposition reactions of the material gas are promoted only in a limited part near the cathode electrode, which is a drawback in the conventional technique for producing a p-type thin film semiconductor layer. In this way, the entire discharge space, the anode electrode side including the belt-like member, promotes the excitation and decomposition reaction of the above-mentioned material gas, has a relatively high deposition rate, and efficiently moves on the belt-like member. A semiconductor thin film manufacturing apparatus characterized in that a thin film can be deposited is used. That is, the amount of high-frequency power input to the cathode is adjusted well, the high-frequency power input is used more effectively, the material gas introduced into the discharge space is efficiently excited, decomposed, and high-quality p-type This is a method for producing a photovoltaic device capable of forming a semiconductor thin film on the strip-like member with a relatively high deposition rate with good reproducibility.
[0020]
In the method for producing a photovoltaic device according to the present invention, as a material for the cathode electrode, stainless steel and its alloy, aluminum and its alloy, etc. are conceivable. The material need not be limited to the above. The same applies to the anode electrode material.
[0021]
In the method for producing a photovoltaic device according to the present invention, the photovoltaic device is continuously produced by sequentially passing the film-forming space of the photovoltaic device while continuously moving the belt-like member in the longitudinal direction. Further, in the method of sequentially manufacturing the stacked photovoltaic elements by sequentially passing through the film formation spaces of the plurality of photovoltaic elements, the potential (self-bias) of the cathode electrode installed in the glow discharge space is The ground electrode has a structure capable of maintaining a positive potential with respect to the ground (anode) electrode including the belt-shaped member, and the threshold-shaped electrode having a fin shape or a block shape is parallel to the transport direction of the belt-shaped member or A device having a cathode structure in which a plurality of the electrodes are arranged vertically and the interval between each of the threshold electrodes is sufficient to cause a discharge in the adjacent threshold electrode to be generated and maintained is used.
[0022]
In the present invention, the surface area of the cathode electrode in the plasma discharge space is made larger than the sum of the surface areas of the strip-like member and the anode electrode in the plasma discharge space, and further, the cathode electrode during the formation of the semiconductor thin film is caused by glow discharge. The semiconductor thin film is deposited in a state in which the potential (self-bias) is maintained at a positive potential, more preferably +5 V or more, by adjusting the high-frequency power to be applied. .
[0023]
Furthermore, in the present invention, a plurality of the threshold electrodes are installed in the transport direction of the strip member, and the intervals between the threshold electrodes are sufficiently large to maintain the discharge between the adjacent threshold electrodes. Thus, a relatively large positive potential can be generated and maintained on the cathode electrode by self-bias. This can suppress the occurrence of abnormal discharge due to a spark or the like, unlike a bias application method using a direct current (DC) power source provided separately. As a result, the discharge can be stably generated and maintained, and a part of the cathode electrode in which a positive self-bias is generated, that is, the tip of the threshold electrode is relatively close to the band-shaped member. Therefore, a relatively large positive potential generated can be applied to the strip-shaped deposited film in a stable and efficient manner through the discharge space. This is because, in a parallel plate type cathode electrode structure in which the cathode electrode area, which is typical of the conventional type, is smaller than the anode (ground) electrode area, for example, a method of simply shortening the distance between the cathode and the substrate or a DC power supply is used together. This is a self-bias potential that is clearly different from the method of applying a DC voltage to the cathode, and is a DC bias application effect. Compared to the conventional parallel plate type, the p-type semiconductor layer has the same quality and can be obtained at a relatively low temperature.
[0024]
In the present invention, the positively charged ion species are accelerated by the positive potential of the cathode toward the substrate of the belt-shaped member that is grounded. In particular, in order to produce a high-quality p-type layer, the action of hydrogen ions is important among these ionic species.
[0025]
This positive potential self-bias makes it possible to promote crystallization at a low temperature by the irradiation effect of ions existing in the plasma discharge.
[0026]
Also, an amorphous structure is preferably used as the n-type semiconductor layer stacked on the high-quality p-type semiconductor layer thus manufactured.
[0027]
When the n-type semiconductor layer of the present invention is produced in a capacitively coupled parallel plate discharge space, the production temperature is set higher than the production temperature of the p-type semiconductor layer.
[0028]
In the present invention, the n-type and p-type semiconductor layers are capacitively coupled discharge methods, and a sine wave of 13.56 MHz is preferably used industrially.
[0029]
As described above, in the method for producing a photovoltaic device according to the present invention, the production temperature can be lowered by effectively using ionic species in the method for producing a p-type thin film semiconductor layer, and a photovoltaic device having a stacked structure can be obtained. The characteristics of the power element can be improved.
[0030]
In addition, by using the method for manufacturing a photovoltaic device according to the present invention, it is also effective in realizing the p-type semiconductor layer of the photovoltaic device with a microcrystal silicon thin film, and improves discharge stability over a long period of time. Therefore, it is possible to improve the reproducibility, improve the uniformity, and realize a high-quality semiconductor thin film that is uniform both spatially and temporally with good reproducibility.
[0031]
By using the semiconductor thin film manufacturing apparatus according to the present invention, an extremely good pn junction can be realized particularly in a stacked photovoltaic element, and a higher-quality photovoltaic element can be uniformly formed with good reproducibility. It can be formed continuously.
[0032]
In addition, by using the semiconductor thin film manufacturing apparatus according to the present invention, it is possible to realize a high-quality thin film layer at a relatively high deposition rate, particularly when the p-type semiconductor layer is formed of a microcrystalline silicon thin film. Thus, the throughput of the apparatus can be greatly improved.
[0033]
Furthermore, the method for producing a photovoltaic device according to the present invention solves the above-mentioned problems and provides a photovoltaic device having higher quality and excellent uniformity on a continuously moving belt-like member. Can be produced.
[0034]
Hereinafter, a semiconductor thin film manufacturing apparatus according to the present invention will be described.
[0035]
FIG. 1 is a schematic cross-sectional view showing features in the discharge vessel of the present invention. A cathode electrode 1002 having the same structure as the cathode electrode example shown in FIG. 3C is disposed on the ground (anode) electrode 1004 by being electrically insulated by an insulating insulator 1009. On the cathode electrode, a conductive strip member 1000 is supported by a plurality of magnet rollers (not shown), and is indicated by an arrow without physically contacting the cathode electrode positioned below and the lamp heater 1005 positioned above. It is a structure that moves in the direction to be moved. The material gas is introduced from the gas introduction pipe l007, passes between the belt-like member and the cathode electrode, and is exhausted from the exhaust port 1006 by a vacuum pump (not shown). SUS316 was used as the cathode and anode electrode material.
[0036]
The discharge region of glow discharge generated by high-frequency power is a space between a plurality of ground electrodes 1003 that are part of the cathode electrode and a space between the belt-like member and the cathode electrode. The region is confined by the conductive belt-like member.
[0037]
When the discharge container having such a structure is used, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the strip member and the anode electrode is clearly larger than 1. In addition, the closest distance between the strip-shaped member 1000 and the threshold-shaped electrode 1003 having a fin-like or block-like shape which is a part of the cathode electrode (l in the figure). 1 ) Is effectively within a range of 5 cm or less. Further, the interval between the plurality of installed threshold electrodes 1003 is sufficient to maintain the occurrence of discharge, and an appropriate interval (l in the figure). 2 ) Within the range of 3 cm or more and 10 cm or less is effective.
[0038]
4 and 5 are schematic views of a general conventional cathode electrode. As is apparent from this figure, the surface area of the cathode electrode 2002 in contact with the discharge space is smaller than the surface area of the grounded anode electrode 2004 including the conductive band-like member 2000 in contact with the discharge space. That is, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the strip member and the anode electrode is clearly less than 1.
[0039]
The shape of the cathode electrode of the present invention is not limited to this, and may be, for example, the shape of the cathode electrode schematically shown in FIGS. 3 (a) to 3 (f). In either case, SUS316 was used as the cathode electrode material.
[0040]
FIG. 3A shows an example of a structure in which two strip electrodes are provided at both ends in the width direction in a direction parallel to the transport direction of the belt-shaped member. The structure is such that the material gas can pass between the threshold electrodes at both ends.
[0041]
FIG. 3B and FIG. 3F are examples of a structure in which a plurality of edge-shaped electrodes are provided in a direction perpendicular to the transport direction of the belt-shaped member. A plurality of ventilation holes 1010 through which a material gas can pass are provided on the threshold electrode. The vents may have a size that allows the material gas to pass therethrough and may have a structure that does not impair the function as the cathode electrode. For example, a structure example as shown in FIG.
[0042]
FIG. 3D shows an example of a structure in which a plurality of the strip electrodes are provided in a direction linearly parallel to the transport direction of the belt-shaped member.
[0043]
FIG. 3E shows an example of a structure in which a plurality of continuous electrodes are provided in a meandering manner in parallel with the conveying direction of the belt-shaped member.
[0044]
FIG. 3A to FIG. 3F described above are examples in which the cross-sectional shape of the plurality of threshold electrodes provided in the perpendicular direction and the parallel direction of the band-shaped member is rectangular. However, the cross-sectional shape of the threshold electrode is not limited to a rectangle as long as the gas flow and the local bias of the plasma can be prevented. Moreover, in FIGS. 3A to 3F described above, a rectangular shape constituted by straight sides is shown, but although it is not shown, it may be a shape constituted by curved sides. I do not care. The point is that the cathode electrode has a surface area larger than the surface area of the anode electrode and has a structure that does not hinder the gas flow.
[0045]
By using the semiconductor thin film manufacturing apparatus according to the present invention described above, by producing a photovoltaic device, the above-mentioned problems are solved and the above-mentioned requirements are satisfied, and on the belt-like member that moves continuously, A photovoltaic element having high quality and excellent uniformity and few defects can be produced.
[0046]
In Example 1 to be described later, a cathode electrode structure having the shape shown in FIG. 3A and having a ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode is 2.1 times. The container was used as each p-type layer forming container in the continuous plasma CVD method employing the roll-to-roll method shown in FIG. 6 to produce a double photovoltaic element.
[0047]
Hereinafter, with reference to FIG. 6, a semiconductor thin film manufacturing apparatus used in the double photovoltaic device manufacturing method according to the present invention will be described in detail.
(1) Connecting part
In the present invention, in order to separate the feeding and winding vacuum container of the band-shaped member and the vacuum container for semiconductor film production and to convey the band-shaped member continuously through them, the connecting portion is A gas gate means is preferably used. The capability of the gas gate means is required to have the capability of not diffusing the atmosphere of the raw material gas for the semiconductor film used mutually due to the pressure difference generated between the containers.
Therefore, the basic concept can adopt the gas gating means disclosed in US Pat. No. 4,438,723, but its capability needs to be further improved. Specifically, a maximum of 10 6 It is necessary to be able to withstand about twice the pressure difference, and as the exhaust pump, an oil diffusion pump, a turbo molecular pump, a mechanical booster pump or the like having a large exhaust capacity is preferably used. In addition, the cross-sectional shape of the gas gate is a slit shape or a similar shape, and the dimensional capacity of the gas gate is calculated and designed using a general conductance calculation formula in combination with the overall length and the exhaust capacity of the exhaust pump used. The Furthermore, it is preferable to use a gate gas in combination in order to increase the separation capability. For example, a rare gas such as Ar, He, Ne, Kr, Xe, Rn, or H 2 And the like. The gate gas flow rate is appropriately determined depending on the conductance of the entire gas gate and the capacity of the exhaust pump to be used.For example, if a point at which the pressure is maximum is provided in the substantially central portion of the gas gate, the gate gas is disposed on both sides from the central portion of the gas gate. The gas flows to the vacuum container side, and mutual gas diffusion between the containers on both sides can be minimized. In practice, the optimum condition is determined by measuring the amount of gas diffused using a mass spectrometer or by analyzing the composition of the semiconductor film.
(2) Strip member
As a material of the strip-shaped member suitably used in the present invention, it is preferable that the material has a desired strength and has a low strength without deformation and distortion at a temperature required when the semiconductor film is produced, Specifically, stainless steel, aluminum and its alloys, iron and its alloys, copper thin plates and their composites such as copper and their alloys, and metal thin films and / or SiO of different materials on their surfaces 2 , Si Three N Four , Al 2 O Three Insulating thin film such as ΑlN, etc., which has been surface coated by sputtering, vapor deposition, plating, etc. In addition, a simple metal or alloy and transparent conductive oxide on the surface of a heat-resistant resin sheet such as polyimide, polyamide, polyethylene terephthalate, epoxy, or a composite of these with glass fiber, carbon fiber, boron fiber, metal fiber, etc. (TCO) etc. which performed the electroconductive process by methods, such as plating, vapor deposition, sputtering, application | coating, are mentioned.
[0048]
In addition, the thickness of the belt-shaped member is as thin as possible in consideration of cost, storage space, etc., as long as it is within a range in which the curved shape produced during the conveyance by the conveyance means is maintained. Is desirable. Specifically, it is preferably 0.01 mm to 5 mm, more preferably 0.02 mm to 2 mm, and most preferably 0.05 mm to 1 mm. However, when a thin plate such as a metal is used, the thickness is relatively Even if it is made thin, a desired strength can be easily obtained.
[0049]
The width of the band-shaped member is not particularly limited, and is determined by the size of the semiconductor film manufacturing means or its container.
[0050]
The length of the band-shaped member is not particularly limited, and may be a length that can be wound in a roll shape, which is a longer one that is further elongated by welding or the like. Also good.
[0051]
When the strip member is electrically conductive such as a metal, it may be used as an electrode for direct current extraction, and when it is electrically insulating such as a synthetic resin, Al, Ag, Pt, Au, Ni, Ti, Mo, W, Fe, V, Cr, Cu, stainless steel, brass, nichrome, SnO 2 , In 2 O Three ZnO, SnO 2 -In 2 O Three It is desirable to prepare a current extraction electrode by subjecting a so-called metal simple substance or alloy such as (ITO) or a transparent conductive oxide (TCO) to surface treatment in advance by a method such as plating, vapor deposition or sputtering. .
[0052]
When the strip-shaped member is a non-translucent material such as a metal, it is described that a reflective conductive film for improving the reflectance of the long-wavelength light on the substrate surface is formed on the strip-shaped member. Is preferred. Examples of materials that can be suitably used as the material for the reflective conductive film include Ag, Al, and Cr.
[0053]
In addition, for the purpose of preventing interdiffusion of constituent elements between the substrate material and the semiconductor film or as a buffer layer for preventing a short circuit, a metal layer or the like is used as a reflective conductive film, and the semiconductor film on the substrate is It is preferably provided on the side to be produced. An example of a suitable material for the buffer layer is ZnO.
[0054]
In addition, when the band-shaped member is relatively transparent and a solar cell having a layer structure in which light is incident from the band-shaped member side, a conductive thin film such as the transparent conductive oxide or metal thin film is previously deposited. It is desirable to make it.
[0055]
Further, the surface property of the band-shaped member may be a so-called smooth surface or a minute uneven surface. In the case of a minute uneven surface, it is spherical, conical, pyramidal, etc., and its maximum height (Rmax) is preferably 500 to 5000 mm, so that light reflection on the surface becomes irregular reflection, The optical path length of the reflected light on the surface is increased.
(3) Photovoltaic element
FIG. 7 is a schematic diagram showing the configuration of the photovoltaic element produced in the present invention.
[0056]
The example shown in the figure is a so-called double-type photovoltaic element formed by stacking two photovoltaic elements using two types of semiconductor layers having different band gaps and / or different layer thicknesses as i-type layers. Yes, a strip member 4001 (104), a lower electrode 4003, a first n-type layer 4004, a first i-type layer 4005, a first p-type layer 4006, a second n-type layer 4007, and a second i-type A layer 4008, a second p-type layer 4009, an upper electrode 4010, and a collecting electrode 4011 are included.
[0057]
The example shown in FIG. 8 is a so-called triple-type photovoltaic element configured by stacking three photovoltaic elements using three types of semiconductor layers having different band gaps and / or different layer thicknesses as i-type layers. Yes, a strip member 5001 (104), a lower electrode 5003, a first n-type layer 5004, a first i-type layer 5005, a first p-type layer 5006, a second n-type layer 5007, and a second i-type The layer 5008, the second p-type layer 5009, the third n-type layer 5010, the third i-type layer 5011, the third p-type layer 5012, the upper electrode 5013, and the collecting electrode 5014 are configured.
[0058]
Below, each layer which comprises the said photovoltaic element is demonstrated.
(3-1) n-type and p-type conductivity type layers (that is, first and second conductivity type layers)
The material used for the first and second conductivity type layers in the photovoltaic device of the present invention is a non-single crystal semiconductor composed of one or more atoms of Group III or Group V of the periodic table. Suitable. Furthermore, the conductive layer on the light irradiation side is optimally a microcrystalline semiconductor. The particle size of the microcrystal is preferably 3 nm to 20 nm, and optimally 3 nm to 10 nm.
[0059]
When the conductivity type is n-type, as the additive to be contained, an element belonging to Group V of the periodic table is suitable. Among these, phosphorus (P), nitrogen (N), arsenic (As), and antimony (Sb) are particularly optimal.
[0060]
When the conductivity type is p-type, an element contained in Group III of the periodic table is suitable as an additive to be contained. Of these, boron (B), aluminum (Al), and gallium (Ga) are most suitable.
[0061]
The layer thickness of each conductivity type is preferably 1 nm to 50 nm, optimally 3 nm to 10 nm.
[0062]
Further, in order to reduce light absorption in the conductive layer on the light irradiation side, it is preferable to use a semiconductor layer having a band gap larger than the band gap of the semiconductor constituting the i-type layer. For example, when the i-type layer is amorphous silicon, it is optimal to use non-single-crystal silicon carbide for the conductive type layer on the light irradiation side.
(3-2) i-type layer
As the semiconductor material used for the i-type layer in the photovoltaic device of the present invention, Si, Ge, C, SiC, GeC, SiSn, GeSn, which are composed of one or more kinds of atoms of Group IV of the periodic table, Examples thereof include semiconductors such as SnC. III-V group compound semiconductors: GaAs, GaP, GaSb, InP, InAs, II-VI group compound semiconductors: ZnSe, ZnS, ZnTe, CdS, CdSe, CdTe, I-III-VI group compound semiconductors: CuAlS 2 , CuAlSe 2 CuAlTe 2 , CuInS 2 , CuInSe 2 , CuInTe 2 , CuGAS 2 , CuGaSe 2 , CuGaTe, AgInSe 2 , AgInTe 2 II-IV-V group compound semiconductors include ZnSiP 2 ZnGeAs 2 , CdSiAs 2 , CdSnP 2 Cu as an oxide semiconductor 2 O, TiO 2 , In 2 O Three , SnO 2 , ZnO, CdO, Bi 2 O Three , CdSnO Four Respectively.
[0063]
【Example】
Below, using the semiconductor thin film and photovoltaic device manufacturing apparatus according to the present invention, a photovoltaic device was formed, and various characteristics of the obtained photovoltaic device were evaluated. However, the present invention is not limited to these examples.
[0064]
(Example 1)
In this example, a double cell type photovoltaic device shown in FIG. 7 was produced using a continuous plasma CVD apparatus employing a roll-to-roll method as shown in FIG.
[0065]
In particular, in order to produce a double cell, an apparatus with an additional vacuum vessel for producing each conductivity type layer was used. That is, although not shown, a set of devices in which the vacuum container 601 for producing the first n-type layer, the vacuum container 100 for producing the i-type layer, and the vacuum container 602 for producing the first p-type layer are connected via a gas gate. As a result, one more set was added, and a favorable device was used in which a total of two sets were repeated and arranged in series.
[0066]
When producing the double cell type photovoltaic device, the production temperature of the second n-type layer was fixed at 300 ° C., and the production temperature of the first p-type layer was changed in the range of 100 to 350 ° C.
[0067]
Moreover, the shape of the cathode electrode of the vacuum vessel for producing each p-type layer was the partition plate shape shown in FIG. In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 2.1 times.
[0068]
In addition, as each n-type layer forming container and each i-type layer forming container, a forming container having a parallel plate type RF electrode was used.
[0069]
The apparatus used in this example has vacuum containers 301 and 302 for feeding and winding the belt-like member 101 as in FIG. 6, and a vacuum container for producing the first n-type layer between the two vacuum containers. 601, first i-type layer preparation vacuum container 100, first p-type layer preparation vacuum container 602, second n-type layer preparation vacuum container 601, second i-type layer preparation vacuum container 100, second p-type layer preparation vacuum container 602 are connected via a gas gate.
[0070]
The structure of each cathode electrode arranged in each vacuum vessel 601, 100, 602 is the cathode electrode structure described above.
[0071]
Using such a manufacturing apparatus, the first n-type layer, the first i-type layer, the first p-type layer, the second n-type layer, the second i-type layer, and the second p are formed on the lower electrode under the manufacturing conditions shown in Table 1-1. The mold layer was continuously formed by the following production procedure to produce a double cell type photovoltaic element (referred to as element-actual 1).
(1) First, a bobbin 303 around which the belt-like member 101 was wound was set in a vacuum container 301 having a substrate delivery mechanism. The strip member 101 is sufficiently degreased and washed, and the lower electrode is made of a SUS430BA strip member (width 120 mm × length 200 m × thickness) deposited by sputtering, with a silver thin film 100 nm and a ZnO thin film 1 μm. 0.13 mm) was used.
(2) The belt-like member 101 was passed through the gas gate and the vacuum vessel for producing each non-single crystal layer to the vacuum vessel 302 having the belt-like member winding mechanism, and the tension was adjusted to the extent that there was no slack.
(3) Each vacuum vessel 301, 601, 100, 602, 601, 100, 602, 302 was evacuated with a vacuum pump (not shown).
(4) From each gate gas introduction pipe to each gas gate, H as the gate gas 2 Each of the strip members 101 was heated to 350 ° C., 350 ° C., 100 to 350 ° C., 300 ° C., 200 ° C., and 200 ° C. by lamp heaters 124n, 124, 124p, 124n, 124, and 124p.
(5) A predetermined gas was introduced from each gas introduction tube under the conditions shown in Table 1.
(6) The pressure in each vacuum vessel was adjusted with each conductance valve so that the pressure value shown in Table 1 was obtained.
(7) After the pressure adjustment shown in step (6), each RF power shown in Table 1 was introduced into each cathode electrode.
(8) The belt-like member 101 is conveyed in the direction of the arrow in the figure, and the first n-type layer, the first i-type layer, the first p-type layer, the second n-type layer, the second i-type layer, and the second p-type are formed on the belt-like member. Layers were made sequentially.
(9) On the second p-type layer prepared in step (8), ITO (In 2 O Three + SnO 2 ) Was vapor-deposited by 80 nm, and then, as a collecting electrode, Al was vapor-deposited by 2 μm by vacuum vapor deposition, and the production of the photovoltaic element (referred to as element 1) was completed.
[0072]
Table 1-1 shows the conditions for producing the photovoltaic element according to this example.
[0073]
[Table 1-1]
Figure 0003684012
Figure 0003684012
(Comparative Example 1)
This example is different from Example 1 in that the shape of the cathode electrode of the vacuum vessel forming each p-type layer is a parallel plate structure, and the cathode electrode structure shown in FIGS. In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 0.6 times.
[0074]
However, the production conditions of the photovoltaic element were the same as those in Example 1 (Table 1-1).
[0075]
The other points were the same as in Example 1, and a double cell type photovoltaic element (referred to as element-ratio 1) was produced.
[0076]
In the following, characteristics uniformity, defect density, photodegradation, and series resistance of the photovoltaic elements produced in Example 1 and Comparative Example 1, that is, (Element-Actual 1) and (Element-Ratio 1) are shown. The results of the evaluation will be described.
[0077]
Characteristic uniformity refers to the photovoltaic elements on the belt-shaped member produced in Example 1 and Comparative Example 1, that is, (Element-Actual 1) and (Element-Ratio 1) cut out at an area of 5 cm square every 10 m. AM-1.5 (100 mW / cm 2 It is the result of installing under light irradiation, measuring the photoelectric conversion efficiency, and evaluating the variation in the photoelectric conversion efficiency. Relative comparison was performed by setting the variation value of the photoelectric conversion efficiency of (element-actual 1) when the production temperature of the first p layer is equal to or higher than the production temperature of the second n layer to 1.00.
[0078]
The defect density refers to the range of the central portion 5 m of the photovoltaic elements on the band-shaped member produced in Example 1 and Comparative Example 1, that is, (Element-Actual 1) and (Element-Ratio 1). It is the result of detecting the presence or absence of defects in each photovoltaic element by measuring 100 areas and measuring the reverse current, and evaluating the defect density. Relative comparison was performed by setting the variation value of the defect density of (element-actual 1) to 1.00 when the manufacturing temperature of the first p layer is equal to or higher than the manufacturing temperature of the second n layer.
[0079]
The photodegradation characteristic means that the photovoltaic element on the belt-shaped member produced in Example 1 and Comparative Example 1, that is, the range of the central part 5m of (element-actual 1) and (element-ratio 1) is 5 cm square. Cut out 100 area, AM-1.5 (100mW / cm 2 ) It is the result of installing under light irradiation, leaving it to stand for 10,000 hours, measuring the photoelectric conversion efficiency, and evaluating the decreasing rate of the photoelectric conversion efficiency. Relative comparison was performed by setting the variation value of the decrease rate of (element-actual 1) to 1.00 when the production temperature of the first p layer is equal to or higher than the production temperature of the second n layer.
[0080]
The series resistor is a photovoltaic element on the belt-shaped member produced in Example 1 and Comparative Example 1, that is, (Element-Actual 1) and (Element-Ratio 1), cut out at an area of 5 cm square every 10 m, AM-1.5 (100 mW / cm 2 ) Installed under light irradiation and calculated from the slope of the IV characteristic near the open circuit voltage value. Relative comparison was performed by setting the value of the series resistance of (element-act.
[0081]
Table 1-2 shows the results of examining the above-described variation in photoelectric conversion efficiency, defect density, and photodegradation rate of the photovoltaic element manufactured in Example 1, that is, (element-actual 1). Table 1-3 shows the evaluation results for the photovoltaic element produced in Comparative Example 1, that is, (element-ratio 1).
[0082]
[Table 1-2]
Figure 0003684012
[0083]
[Table 1-3]
Figure 0003684012
From Table 1-2, in the photovoltaic device of Example 1 (device-actual 1), when the production temperature of the first p layer is lower than the production temperature of the second n layer, variation in conversion efficiency, defect density, and photodegradation rate It was found that the photovoltaic device was excellent in series resistance, and the photovoltaic device produced by the production method of the present invention had excellent characteristics.
[0084]
Moreover, from the comparison of Table 1-2 and Table 1-3, the photovoltaic element produced using the apparatus of this invention was superior to all the evaluation items from the conventional apparatus.
[0085]
That is, when forming a double cell type photovoltaic device, at least the cathode electrode area of the first p layer is increased and the production temperature of the first p layer is lower than the production temperature of the second n layer. It was found that the characteristics of the element (element-actual 1) were the best.
[0086]
(Example 2)
In this example, the triple cell type photovoltaic device shown in FIG. 8 was produced using a continuous plasma CVD apparatus employing a roll-to-roll method as shown in FIG. Different from Example 1.
[0087]
In particular, in order to produce a triple cell, an apparatus having an additional vacuum vessel for producing each conductivity type layer was used. That is, although not shown, a set of devices in which the vacuum container 601 for producing the first n-type layer, the vacuum container 100 for producing the i-type layer, and the vacuum container 602 for producing the first p-type layer are connected via a gas gate. As a result, two more sets were added, and a preferred device was used in which a total of three sets were repeated and arranged in series.
[0088]
When producing the triple cell type photovoltaic device, the production temperature of the second p-type layer was fixed at 250 ° C., and the production temperature of the third n-type layer was changed in the range of 100 to 350 ° C.
[0089]
Moreover, the shape of the cathode electrode of the vacuum vessel for producing each p-type layer was the partition plate shape shown in FIG. In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 2.9 times.
[0090]
In addition, as each n-type layer forming container and each i-type layer forming container, a forming container having a parallel plate type RF electrode was used.
[0091]
Using such a manufacturing apparatus, the first n-type layer, the first i-type layer, the first p-type layer, the second n-type layer, the second i-type layer, and the second p are formed on the lower electrode under the manufacturing conditions shown in Table 2-1. A mold layer, a third n-type layer, a third i-type layer, and a third p-type layer were sequentially stacked and deposited to produce a triple cell type photovoltaic element (referred to as element-actual 2).
[0092]
Table 2-1 shows the conditions for producing the photovoltaic element according to this example.
[0093]
[Table 2-1]
Figure 0003684012
Figure 0003684012
(Comparative Example 2)
This example is different from Example 1 in that the shape of the cathode electrode of the vacuum vessel forming each p-type layer is a parallel plate structure, and the cathode electrode structure shown in FIGS. In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 0.6 times.
[0094]
However, the production conditions of the photovoltaic element were the same as those in Example 2 (Table 2-1).
[0095]
Other points were the same as in Example 2, and a triple cell type photovoltaic element (referred to as element-ratio 2) was fabricated.
In the following, characteristics uniformity, defect density, photodegradation, and series resistance of the photovoltaic elements produced in Example 2 and Comparative Example 2, that is, (Element-Actual 2) and (Element-Ratio 2) are shown. The results of the evaluation will be described.
[0096]
These evaluation methods were the same as those in Example 1. That is, for the characteristic uniformity, defect density, photodegradation, and series resistance of the photovoltaic element of Example 2 (element-actual 2), the values obtained when the second p-layer fabrication temperature is equal to or higher than the third n-layer fabrication temperature, respectively. When the preparation temperature of the second p layer was lower than the preparation temperature of the third n layer, and the characteristics of the photovoltaic device of Comparative Example 2 (device ratio 2) were compared.
[0097]
Table 2-2 shows the results obtained by examining the above characteristics of the photovoltaic element manufactured in Example 2, that is, (element-actual 2). Table 2-3 shows the evaluation results for the photovoltaic element produced in Comparative Example 2, that is, (element-ratio 2).
[0098]
[Table 2-2]
Figure 0003684012
[0099]
[Table 1-3]
Figure 0003684012
From Table 2-2, in the photovoltaic device of Example 2 (device-actual 2), when the production temperature of the second p layer is lower than the production temperature of the third n layer, variation in conversion efficiency, defect density, and photodegradation rate It was found that the photovoltaic device was excellent in series resistance, and the photovoltaic device produced by the production method of the present invention had excellent characteristics.
[0100]
Moreover, from the comparison of Table 2-2 and Table 2-3, the photovoltaic element produced using the apparatus of the present invention was superior to all the evaluation items than the conventional apparatus.
[0101]
That is, when forming a triple cell type photovoltaic device, at least the cathode area of the first p layer and the second p layer is increased, the fabrication temperature of the first p layer is lower than the fabrication temperature of the second n layer, and It has been found that the characteristics of the photovoltaic element (element-actual 2) are the best when the production temperature of the second p layer is lower than the production temperature of the third n layer.
[0102]
(Example 3)
In this example, when the double cell type photovoltaic device was manufactured, the shape of the cathode electrode of the vacuum vessel for manufacturing each p-type layer was changed to the partition plate shape shown in FIG. Different from 1. In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 2.9 times.
[0103]
In addition, as each n-type layer forming container and each i-type layer forming container, a forming container having a parallel plate type RF electrode was used.
[0104]
Using such a manufacturing apparatus, the first n-type layer, the first i-type layer, the first p-type layer, the second n-type layer, the second i-type layer, and the second p are formed on the lower electrode under the manufacturing conditions shown in Table 1-1. The mold layer was continuously formed by the production procedure as shown below to produce a double cell type photovoltaic element (referred to as element-actual 3).
[0105]
The other points were the same as in Example 1.
[0106]
Hereinafter, the evaluation results of the characteristic uniformity, defect density, photodegradation, and series resistance of the photovoltaic element manufactured in Example 3, that is, (element-actual 3) will be described.
[0107]
These evaluation methods were the same as those in Example 1. That is, for the characteristic uniformity, defect density, photodegradation, and series resistance of the photovoltaic element of Example 3 (element-actual 3), the values in the case where the first p-layer manufacturing temperature is equal to or higher than the second n-layer manufacturing temperature, respectively. Each characteristic result was compared when the first p-layer fabrication temperature was lower than the second n-layer fabrication temperature.
[0108]
Table 3 shows the results obtained by examining the above characteristics of the photovoltaic element manufactured in Example 3, that is, (element-actual 3).
[0109]
[Table 3]
Figure 0003684012
From Table 3, the photovoltaic element of Example 3 (element-actual 3) has a variation in conversion efficiency, defect density, photodegradation rate, series when the production temperature of the first p layer is lower than the production temperature of the second n layer. It was found that the double cell type photovoltaic device produced by the production method of the present invention was excellent in resistance and had excellent characteristics.
[0110]
That is, when forming a double cell type photovoltaic device, at least the cathode electrode area of the first p layer is increased and the production temperature of the first p layer is lower than the production temperature of the second n layer. It turned out that the characteristic of an element (element-real 3) is the best.
[0111]
(Example 4)
In this example, when producing a triple cell type photovoltaic device, the shape of the cathode electrode of the vacuum vessel for producing each p-type layer was changed to the partition plate shape shown in FIG. 3 (d). Different from Example 2. In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 2.9 times.
[0112]
In addition, as each n-type layer forming container and each i-type layer forming container, a forming container having a parallel plate type RF electrode was used.
[0113]
Using such a manufacturing apparatus, the first n-type layer, the first i-type layer, the first p-type layer, the second n-type layer, the second i-type layer, and the second p are formed on the lower electrode under the manufacturing conditions shown in Table 2-1. The mold layer was continuously formed by the following production procedure to produce a double cell type photovoltaic element (referred to as element-actual 4).
[0114]
The other points were the same as in Example 2.
[0115]
Hereinafter, the evaluation results of the characteristic uniformity, defect density, photodegradation, and series resistance of the photovoltaic element manufactured in Example 4, that is, (element-actual 4) will be described.
[0116]
These evaluation methods were the same as those in Example 1. That is, for the characteristic uniformity, defect density, photodegradation, and series resistance of the photovoltaic element of Example 4 (element-actual 4), the values when the second p-layer fabrication temperature is equal to or higher than the third n-layer fabrication temperature are respectively shown. When the preparation temperature of the second p layer was lower than the preparation temperature of the third n layer, and the characteristics of the photovoltaic device of Comparative Example 2 (device ratio 2) were compared.
[0117]
Table 4 shows the results obtained by examining the above characteristics of the photovoltaic element produced in Example 4, that is, (element-actual 4).
[0118]
[Table 4]
Figure 0003684012
From Table 4, the photovoltaic element of Example 4 (element-actual 4) is the case where the production temperature of the second p layer is lower than the production temperature of the third n layer, and the photovoltaic element of Comparative Example 2 (element- The ratio 2) shows that the conversion efficiency variation, defect density, photodegradation rate, and series resistance are excellent, and the triple cell type photovoltaic device manufactured by the manufacturing method of the present invention has excellent characteristics. It was.
[0119]
That is, when forming a triple cell type photovoltaic device, at least the cathode area of the first p layer and the second p layer is increased, the fabrication temperature of the first p layer is lower than the fabrication temperature of the second n layer, and It has been found that the characteristics of the photovoltaic element (element-actual 4) are best when the production temperature of the second p layer is lower than the production temperature of the third n layer.
[0120]
(Example 5)
In this example, when producing a double cell type photovoltaic device, the shape of the cathode electrode of the vacuum vessel for producing each p-type layer was changed to the partition plate shape shown in FIG. Different from 1. In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 3.1 times.
[0121]
Further, in the vacuum container 100 for producing the first i-type layer, the film was formed by the microwave CVD method, and the formation container having the parallel plate type RF electrode was used as the formation container of the second i-type layer.
[0122]
In addition, as each n-type layer forming container and each i-type layer forming container, a forming container having a parallel plate type RF electrode was used.
[0123]
Using such a manufacturing apparatus, the first n-type layer, the first i-type layer, the first p-type layer, the second n-type layer, the second i-type layer, and the second p are formed on the lower electrode under the production conditions shown in Table 5-1. The mold layers were sequentially stacked and deposited to produce a double cell type photovoltaic element (referred to as element-actual 5).
[0124]
The other points were the same as in Example 1.
[0125]
Table 5-1 shows the conditions for producing the photovoltaic element according to this example.
[0126]
[Table 5-1]
Figure 0003684012
Figure 0003684012
(Comparative Example 3)
This example is different from Example 5 in that the shape of the cathode electrode of the vacuum vessel 100 forming the first i-type layer is a parallel plate structure, and the cathode electrode structure shown in FIGS. In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 0.6 times.
[0127]
However, the production conditions of the photovoltaic element were the same as those in Example 1 (Table 1-1).
[0128]
The other points were the same as in Example 1, and a double cell type photovoltaic element (referred to as element-ratio 3) was produced.
[0129]
In the following, characteristics uniformity, defect density, photodegradation, and series resistance of the photovoltaic elements manufactured in Example 5 and Comparative Example 3, that is, (Element-Actual 5) and (Element-Ratio 3) are shown. The results of the evaluation will be described.
[0130]
These evaluation methods were the same as those in Example 1. That is, for the characteristic uniformity, defect density, photodegradation, and series resistance of the photovoltaic element of Example 5 (element-actual 5), the values when the first p-layer fabrication temperature is equal to or higher than the second n-layer fabrication temperature are respectively shown. When the first p-layer fabrication temperature was lower than the second n-layer fabrication temperature, the results of the characteristics of the photovoltaic device of Comparative Example 3 (device ratio 3) were compared.
[0131]
Table 5-2 shows the results of examining the above characteristics of the photovoltaic element manufactured in Example 5, that is, (Element-Actual 5). Table 5-3 shows the evaluation results for the photovoltaic element produced in Comparative Example 3, that is, (element-ratio 3).
[0132]
[Table 5-2]
Figure 0003684012
[0133]
[Table 5-3]
Figure 0003684012
From Table 5-2, in the photovoltaic element of Example 5 (element-actual 5), when the production temperature of the first p layer is lower than the production temperature of the second n layer, variation in conversion efficiency, defect density, and photodegradation rate It was found that the double cell type photovoltaic device manufactured by the manufacturing method of the present invention was excellent in series resistance and had excellent characteristics.
[0134]
Moreover, from the comparison of Table 5-2 and Table 5-3, the photovoltaic element produced using the apparatus of this invention was superior to all the evaluation items from the conventional apparatus.
[0135]
That is, when forming a double cell type photovoltaic device, at least the cathode electrode area of the first p layer is increased, and the photovoltaic device when the production temperature of the first p layer is lower than the production temperature of the second n layer ( It was found that the characteristics of the element-actual 5) were the best.
[0136]
(Example 6)
In this example, when producing a triple cell type photovoltaic device, the shape of the cathode electrode of the vacuum vessel for producing each p-type layer was changed to the partition plate shape shown in FIG. Different from Example 2. In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 2.6 times.
[0137]
Further, in the vacuum container for producing the first i-type layer and the second i-type layer, the film was formed by the microwave CVD method, and the formation container having the parallel plate type RF electrode was used as the formation container of the third i-type layer. .
[0138]
In addition, as each n-type layer forming container and each i-type layer forming container, a forming container having a parallel plate type RF electrode was used.
[0139]
Using such a manufacturing apparatus, the first n-type layer, the first i-type layer, the first p-type layer, the second n-type layer, the second i-type layer, and the second p are formed on the lower electrode under the production conditions shown in Table 6-1. A mold layer, a third n-type layer, a third i-type layer, and a third p-type layer were sequentially stacked and deposited to produce a triple cell type photovoltaic element (referred to as element-actual 6).
[0140]
The other points were the same as in Example 2.
[0141]
Table 6-1 shows the conditions for producing the photovoltaic element according to this example.
[0142]
[Table 6-1]
Figure 0003684012
Figure 0003684012
(Comparative Example 4)
In this example, the shape of the cathode electrode of the vacuum vessel forming the first i-type layer and the second i-type layer is a parallel plate structure, and the cathode electrode structure shown in FIGS. Different. In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 0.6 times.
[0143]
However, the production conditions of the photovoltaic element were the same as those in Example 2 (Table 2-1).
[0144]
The other points were the same as in Example 2, and a triple cell type photovoltaic element (referred to as element-ratio 4) was produced.
[0145]
In the following, characteristics uniformity, defect density, photodegradation, and series resistance of the photovoltaic elements produced in Example 6 and Comparative Example 4, that is, (Element-Real 6) and (Element-Ratio 4) are shown. The results of the evaluation will be described.
[0146]
These evaluation methods were the same as those in Example 1. That is, for the characteristic uniformity, defect density, photodegradation, and series resistance of the photovoltaic element of Example 6 (element-actual 6), the values when the second p-layer fabrication temperature is equal to or higher than the third n-layer fabrication temperature are respectively shown. When the preparation temperature of the second p-layer was lower than the preparation temperature of the third n-layer, and the results of the characteristics of the photovoltaic device of Comparative Example 4 (device-ratio 4) were compared.
[0147]
Table 6-2 shows the results of examining the above characteristics of the photovoltaic element manufactured in Example 6, that is, (element-actual 6). Table 6-3 shows the evaluation results for the photovoltaic element manufactured in Comparative Example 4, that is, (element-ratio 4).
[0148]
[Table 6-2]
Figure 0003684012
[0149]
[Table 6-3]
Figure 0003684012
From Table 6-2, in the photovoltaic element of Example 6 (element-actual 6), when the production temperature of the second p layer is lower than the production temperature of the third n layer, variation in conversion efficiency, defect density, and photodegradation rate It was found that the photovoltaic device was excellent in series resistance, and the photovoltaic device produced by the production method of the present invention had excellent characteristics.
[0150]
Moreover, from the comparison of Table 6-2 and Table 6-3, the photovoltaic element produced using the apparatus of the present invention was superior to all the evaluation items than the conventional apparatus.
[0151]
That is, when forming a triple cell type photovoltaic device, at least the cathode area of the first p layer and the second p layer is increased, the fabrication temperature of the first p layer is lower than the fabrication temperature of the second n layer, and It was found that the characteristics of the photovoltaic element (element-actual 6) were the best when the production temperature of the second p layer was lower than the production temperature of the third n layer.
[0152]
【The invention's effect】
As described above, according to the present invention, a photovoltaic device having a large area, high quality, excellent uniformity, few defects, excellent photodegradation characteristics, and improved series resistance. A method for producing a photovoltaic device capable of producing a large amount with high throughput and high reproducibility can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a semiconductor thin film manufacturing apparatus using a cathode electrode according to the present invention, and is a conceptual schematic diagram used for explaining an example of a discharge space in the manufacturing apparatus. is there.
FIG. 2 is a graph showing the relationship between the production temperature of the first p-type layer according to the present invention and the series resistance.
FIG. 3 is a schematic view showing an example of a cathode electrode according to the present invention.
FIG. 4 is a schematic cross-sectional view of a conventional semiconductor thin film manufacturing apparatus using a cathode electrode.
FIG. 5 is a conceptual schematic diagram used for explaining an example of a discharge space in a manufacturing apparatus.
FIG. 6 is a schematic cross-sectional view of a photovoltaic device manufacturing apparatus using the semiconductor thin film manufacturing apparatus according to the present invention.
FIG. 7 is a conceptual cross-sectional view of a double cell photovoltaic element according to the present invention.
FIG. 8 is a conceptual cross-sectional view of a triple cell photovoltaic device according to the present invention.
[Explanation of symbols]
100 vacuum vessel,
101 strip members,
103a, 103b, 103c heater,
104a, 104b, 104c gas introduction pipes,
107 cathode electrode,
124n, 124, 124p lamp heater,
129n, 129, 129p, 130 gas gate,
131n, 131, 131p, 132 gas gate introduction pipes,
301, 302 vacuum vessel,
303, 304 bobbins,
305, 306 idle roller,
307, 308 conductance valve,
310, 311 exhaust pipe,
314, 315 pressure gauge,
513 exhaust pipe,
601 and 602 vacuum containers,
603, 604 cathode electrode,
605, 606 gas introduction pipe,
607, 608 exhaust pipe,
1000 conductive strip member,
1001 vacuum vessel,
1002 cathode electrode,
1003 threshold electrode,
1004 Anode electrode,
1005 lamp heater,
1006 exhaust port,
1007 gas introduction pipe,
1008 Gas gate,
1009 Insulating insulator,
2000 conductive strip member,
2001 Vacuum container
2002 cathode electrode,
2004 anode electrode,
2005 lamp heater,
2006 exhaust vent,
2007 gas introduction pipe,
2008 Gas gate,
2009 Insulating insulator,
4001 SUS substrate,
4002 Ag thin film,
4003 ZnO thin film,
4004 1st n-type layer,
4005 1st i-type layer,
4006 first p-type layer;
4007 second n-type layer,
4008 second i-type layer,
4009 second p-type layer,
4010 ITO,
4011 current collecting electrode,
5001 SUS substrate,
5002 Ag thin film,
5003 ZnO thin film,
5004 1st n-type layer,
5005 type 1i layer;
5006 1st p-type layer,
5007 second n-type layer;
5008 type 2i layer,
5009 second p-type layer,
5010 third n-type layer,
5011 third i-type layer,
5012 3rd p-type layer,
5013 ITO,
5014 Current collecting electrode.

Claims (3)

プラズマCVD法により、部材の表面に、n型半導体層、i型半導体層およびp型半導体層からなるnip接合を、少なくとも2組以上積層形成してなる光起電力素子の作製方法において、
前記p型半導体層は、
プラズマ放電空間に、高周波電力が印加されるカソード電極と、接地電位にある部材及びアノード電極とを有し、前記プラズマ放電空間における前記カソード電極の表面積が、前記プラズマ放電空間における前記部材及び前記アノード電極の表面積の和よりも大きく、グロー放電生起時における前記カソード電極の電位(以下、自己バイアスと呼ぶ)が、前記接地電位にある部材及びアノード電極に対して正電位を維持することができ、
かつ、
前記カソード電極の一部を構成するしきり状電極の形状が、前記しきり状電極に流れる材料ガスの流れを妨げないフィン状もしくはブロック状である、構造からなる前記カソード電極を有する半導体薄膜の作製装置で形成され、
かつ、
前記n型半導体層は、容量結合型の平行平板型のカソード構造を有する半導体薄膜の作製装置で形成されるとき、前記p型半導体層の作製温度が、前記n型半導体層の作製温度よりも低いことを特徴とする光起電力素子の作製方法。
By a plasma CVD method, the surface of the section material, n-type semiconductor layer, the nip junction comprising an i-type semiconductor layer and a p-type semiconductor layer, the manufacturing method of a photovoltaic element formed by stacking formed at least two or more sets,
The p-type semiconductor layer is
The plasma discharge space, a cathode electrode high-frequency power is applied, and a member and an anode electrode on the ground, the surface area of the cathode electrode in the plasma discharge space, and pre-Symbol member in the plasma discharge space The potential of the cathode electrode (hereinafter referred to as self-bias) when glow discharge occurs is larger than the sum of the surface areas of the anode electrodes, and maintains a positive potential with respect to the member at the ground potential and the anode electrode. Can
And,
Apparatus for producing a semiconductor thin film having a cathode electrode having a structure in which a shape of a threshold electrode constituting a part of the cathode electrode is a fin shape or a block shape that does not obstruct a flow of a material gas flowing through the threshold electrode. Formed with
And,
When the n-type semiconductor layer is formed by a semiconductor thin film manufacturing apparatus having a capacitively coupled parallel plate type cathode structure, the manufacturing temperature of the p-type semiconductor layer is higher than the manufacturing temperature of the n-type semiconductor layer. A method for manufacturing a photovoltaic element characterized by being low.
プラズマCVD法により、帯状部材の表面に、n型半導体層、i型半導体層およびp型半導体層からなるnip接合を、少なくとも2組以上積層形成してなる光起電力素子の作製方法において、
前記p型半導体層は、
プラズマ放電空間に、高周波電力が印加されるカソード電極と、接地電位にある帯状部材及びアノード電極とを有し、前記プラズマ放電空間における前記カソード電極の表面積が、前記プラズマ放電空間における前記帯状部材及び前記アノード電極の表面積の和よりも大きく、グロー放電生起時における前記カソード電極の電位(以下、自己バイアスと呼ぶ)が、前記接地電位にある帯状部材及びアノード電極に対して正電位を維持することができ、
かつ、
前記カソード電極の一部を構成するしきり状電極の形状が、前記しきり状電極に流れる材料ガスの流れを妨げないフィン状もしくはブロック状である、構造からなる前記カソード電極を有する半導体薄膜の作製装置で形成され、
かつ、
前記n型半導体層は、容量結合型の平行平板型のカソード構造を有する半導体薄膜の作製装置で形成されるとき、前記p型半導体層の作製温度が、前記n型半導体層の作製温度よりも低いことを特徴とする光起電力素子の作製方法。
In a method for manufacturing a photovoltaic device, in which at least two or more pairs of nip junctions composed of an n-type semiconductor layer, an i-type semiconductor layer, and a p-type semiconductor layer are formed on the surface of a belt-shaped member by a plasma CVD method.
The p-type semiconductor layer is
The plasma discharge space has a cathode electrode to which high-frequency power is applied, and a strip-shaped member and an anode electrode that are at ground potential, and the surface area of the cathode electrode in the plasma discharge space is such that the strip-shaped member in the plasma discharge space and The cathode electrode potential (hereinafter referred to as self-bias) when glow discharge occurs is larger than the sum of the surface areas of the anode electrodes, and maintains a positive potential with respect to the strip member and the anode electrode at the ground potential. Can
And,
Apparatus for producing a semiconductor thin film having a cathode electrode having a structure in which a shape of a threshold electrode constituting a part of the cathode electrode is a fin shape or a block shape that does not obstruct a flow of a material gas flowing through the threshold electrode. Formed with
And,
When the n-type semiconductor layer is formed by a semiconductor thin film manufacturing apparatus having a capacitively coupled parallel plate type cathode structure, the manufacturing temperature of the p-type semiconductor layer is higher than the manufacturing temperature of the n-type semiconductor layer. A method for manufacturing a photovoltaic element characterized by being low.
帯状部材が複数の連結してなる真空容器内を連続的に通過する時、プラズマCVD法により、前記帯状部材の表面に、n型半導体層、i型半導体層およびp型半導体層からなるnip接合を、少なくとも2組以上積層形成してなる光起電力素子の作製方法において、
前記p型半導体層は、
プラズマ放電空間に、高周波電力が印加されるカソード電極と、接地電位にある帯状部材及びアノード電極とを有し、前記プラズマ放電空間における前記カソード電極の表面積が、前記プラズマ放電空間における前記帯状部材及び前記アノード電極の表面積の和よりも大きく、グロー放電生起時における前記カソード電極の電位(以下、自己バイアスと呼ぶ)が、前記接地電位にある帯状部材及びアノード電極に対して正電位を維持することができ、
かつ、
前記カソード電極の一部を構成するしきり状電極の形状が、前記しきり状電極に流れる材料ガスの流れを妨げないフィン状もしくはブロック状である、構造からなる前記カソード電極を有する半導体薄膜の作製装置で形成され、
かつ、
前記n型半導体層は、容量結合型の平行平板型のカソード構造を有する半導体薄膜の作製装置で形成されるとき、前記p型半導体層の作製温度が、前記n型半導体層の作製温度よりも低いことを特徴とする光起電力素子の作製方法。
When the band-shaped member continuously passes through a plurality of connected vacuum vessels, a nip junction comprising an n-type semiconductor layer, an i-type semiconductor layer, and a p-type semiconductor layer is formed on the surface of the band-shaped member by plasma CVD. In a method for producing a photovoltaic device formed by laminating at least two or more sets,
The p-type semiconductor layer is
The plasma discharge space has a cathode electrode to which high-frequency power is applied, and a strip-shaped member and an anode electrode that are at ground potential, and the surface area of the cathode electrode in the plasma discharge space is such that the strip-shaped member in the plasma discharge space and The cathode electrode potential (hereinafter referred to as self-bias) when glow discharge occurs is larger than the sum of the surface areas of the anode electrodes, and maintains a positive potential with respect to the strip member and the anode electrode at the ground potential. Can
And,
Apparatus for producing a semiconductor thin film having a cathode electrode having a structure in which a shape of a threshold electrode constituting a part of the cathode electrode is a fin shape or a block shape that does not obstruct a flow of a material gas flowing through the threshold electrode. Formed with
And,
When the n-type semiconductor layer is formed by a semiconductor thin film manufacturing apparatus having a capacitively coupled parallel plate type cathode structure, the manufacturing temperature of the p-type semiconductor layer is higher than the manufacturing temperature of the n-type semiconductor layer. A method for manufacturing a photovoltaic element characterized by being low.
JP00828597A 1996-09-12 1997-01-21 Method for producing photovoltaic element Expired - Fee Related JP3684012B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP00828597A JP3684012B2 (en) 1997-01-21 1997-01-21 Method for producing photovoltaic element
US08/927,413 US6159763A (en) 1996-09-12 1997-09-10 Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element
EP97116073A EP0829910A3 (en) 1996-09-12 1997-09-11 Method and device for forming semiconductor thin films, and photovoltaic elements
KR1019970047098A KR100259237B1 (en) 1996-09-12 1997-09-12 Method and device for forming semiconductor thin films, and photovoltaic element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00828597A JP3684012B2 (en) 1997-01-21 1997-01-21 Method for producing photovoltaic element

Publications (2)

Publication Number Publication Date
JPH10209478A JPH10209478A (en) 1998-08-07
JP3684012B2 true JP3684012B2 (en) 2005-08-17

Family

ID=11688917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00828597A Expired - Fee Related JP3684012B2 (en) 1996-09-12 1997-01-21 Method for producing photovoltaic element

Country Status (1)

Country Link
JP (1) JP3684012B2 (en)

Also Published As

Publication number Publication date
JPH10209478A (en) 1998-08-07

Similar Documents

Publication Publication Date Title
KR100259237B1 (en) Method and device for forming semiconductor thin films, and photovoltaic element
JP4208281B2 (en) Multilayer photovoltaic device
KR100374263B1 (en) Photovoltaic element and method of producing same
US5927994A (en) Method for manufacturing thin film
US6153013A (en) Deposited-film-forming apparatus
US6495392B2 (en) Process for producing a semiconductor device
KR19980024365A (en) Photovoltaic element, manufacturing method and apparatus thereof
US6261862B1 (en) Process for producing photovoltaic element
JPH11251612A (en) Manufacture of photovoltaic element
JP3684013B2 (en) Semiconductor thin film and photovoltaic device manufacturing apparatus
JPH10125944A (en) Photosensor
JP3684012B2 (en) Method for producing photovoltaic element
JPH11261087A (en) Photovoltaic element
JPH11103082A (en) Photosensor and manufacture thereof
JP4416569B2 (en) Deposited film forming method and deposited film forming apparatus
JP2908629B2 (en) Deposition film forming method using microwave plasma CVD method and roll-to-roll method
JP3690772B2 (en) Photovoltaic element forming apparatus and forming method
JP3255903B2 (en) Method and apparatus for forming deposited film
JP3754742B2 (en) Photovoltaic element manufacturing apparatus
JP3554314B2 (en) Deposition film formation method
JP3679494B2 (en) Non-single crystal semiconductor thin film forming apparatus and method
JPH06184755A (en) Method and device for forming deposition film
JP3673593B2 (en) Non-single crystal semiconductor thin film forming apparatus and method
JP3797642B2 (en) Method for manufacturing thin film semiconductor by plasma CVD method
JP2810531B2 (en) Method and apparatus for forming deposited film

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050527

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090603

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090603

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100603

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130603

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees