JP3407469B2

JP3407469B2 - 情報処置装置

Info

Publication number: JP3407469B2
Application number: JP09070895A
Authority: JP
Inventors: 英樹大坂; 行宏関; 茂美足立
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-04-17
Filing date: 1995-04-17
Publication date: 2003-05-19
Anticipated expiration: 2018-05-19
Also published as: JPH08286793A; US5821767A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はバスを介してなされるＣ
ＰＵやメモリ等の素子間（例えばＣＭＯＳ等により構成
されたデジタル回路間又はその機能ブロック間）での信
号伝送をおこなう情報処理装置に関し、特に、複数のモ
ジュールが同一のバス線に接続される装置の信号伝送を
高速に行う情報処理装置に関するものである。

【０００２】

【従来の技術】半導体集積回路装置により構成されたデ
ジタル回路間の信号伝送を高速に行うための技術とし
て、信号振幅を１Ｖ以下のような小振幅で伝達する低振
幅インタフェースに関する技術があげられる。

【０００３】特に、半導体集積回路の益々の高速化によ
って、信号波形のエッジすなわち、立ち上がり速度や立
ち下がり速度が早まることにより、モジュールをバスに
接続したときに生じるインピーダンスの不整合による波
形歪が無視できなくなっている。このため、バスを線路
のインピ−ダンスで終端するいわゆる整合終端方法を用
いるのが一般的となっている。

【０００４】これらの低振幅インタフェースについて
は、例えば日経エレクトロニクス９月２７日号(No.591)
Ｐ２６９〜２９０（日経ＢＰ社、平成５年発行）に詳
しく記載されている。

【０００５】

【発明が解決しようとする課題】図２は、一般的なバス
配線の１例を示す構成図であって、０はバックボードと
呼ばれるプリント配線基板でありバス接続されるモジュ
ール１から４までを搭載するためのコネクタ４１〜４４
が実装されている。これら４１〜４４のコネクタはバス
と呼ばれるバス１０により相互に接続されており、バス
１０の両端は終端抵抗２００と２０１により両端を整合
終端されている。ここで終端抵抗（Ｒｔｔ）２００、２
０１の一方の端は終端電圧電源（Ｖｔｔ）３００にそれ
ぞれ接続されている。

【０００６】１〜４は、コネクタ４１〜４４を介してバ
ス接続されるモジュールである。２１はバスに信号を出
力するドライバ、３２〜３４はバス信号を入力するレシ
ーバである。ここでドライバ２１やレシーバ３２〜３４
は、スタブと呼ばれる配線１１〜１４を介してコネクタ
４１〜４４に接続している。

【０００７】このようなシステムに於いて、スタブ１１
〜１４を伝搬波形の立ち上がり立ち下がり時間に進む距
離に比べて無視できない線路長を持つ場合は、スタブ１
１〜１４とバス１０との間で特性インピーダンスに差が
あるため波形歪みの原因となっている。このためＧＴＬ
(Gunning Transistor Logic)では先に掲げた文献（日経
エレクトロニクス９月２７日号(No.591) Ｐ２６９〜２
９０：日経ＢＰ社、平成５年発行）にもあるように切り
替え時間を遅くするための制御回路が設けてある。

【０００８】このようにスタブと分岐したバスの特性イ
ンピーダンスが異なるために、また、出力インピーダン
スとスタブの特性インピーダンスが異なるために波形歪
みが大きく、動作周波数を上げることができないと言う
課題があった。

【０００９】また、ＧＴＬのようなオープンドレイン型
のインタフェースとＣＴＴ(CenterTapped Termination)
のようなプッシュプル型のインタフェースの間には信号
レベルの互換がないという課題があった。

【００１０】本発明の第１の目的は、伝搬波形の歪みを
小さくすることで高速に信号の伝送行うことができる情
報処理装置を提供することにある。

【００１１】また、本発明の第２の目的は、既存のＧＴ
ＬあるいはＣＴＴのモジュールを変更する事無しに、信
号波形の歪みを少なくすることで更に高速化できるよう
にすることができる情報処理装置を提供することにあ
る。

【００１２】また、本発明の第３の目的は、ＧＴＬのよ
うなオープンドレイン型のインタフェースと、ＣＴＴの
ようなプッシュプル型のインタフェースといった基準電
圧の異なるインタフェースを混在させてデータ転送を可
能とさせる情報処理装置を提供することにある。

【００１３】また、本発明の第４の目的は、必要とする
電源電圧が異なるモジュールを混在してバスに接続する
場合でもデータ転送を可能とさせる情報処理装置を提供
することにある。

【００１４】

【課題を解決するための手段】上記課題を解決するため
に本発明では、信号を伝達するバスと、前記バスに接続
され信号を前記バスに送受信する少なくとも一つのモジ
ュールと、前記バスの両端に設けられ、前記モジュール
が接続された前記バスの特性インピーダンスに従って整
合終端する終端抵抗と、前記バスと前記モジュールの間
に設けられ、前記モジュールの特性インピーダンスに0.
8から1.3を乗じた値から前記バスの特性インピーダンス
に0.5を乗じた値を引いた値を持つマッチング抵抗と、
前記モジュールと前記マッチング抵抗と前記バスとを直
列接続するよう構成される。

【００１５】また、本発明は、バックボードと、少なく
とも１つのモジュールと、前記バックボードと前記モジ
ュールを接続するコネクタを有する情報処理装置であっ
て、前記バックボードは、信号を伝達するバスと、前記
バスの両端に設けられ、前記モジュールが接続された前
記バスの特性インピーダンスに従って整合終端する終端
抵抗とを有し、前記モジュールは、前記バスと前記モジ
ュールの間に設けられ、前記モジュールの特性インピー
ダンスに0.8から1.3を乗じた値から前記バスの特性イン
ピーダンスに0.5を乗じた値を引いた値を持つマッチン
グ抵抗とから構成される。

【００１６】また、本発明は、バックボードと、少なく
とも１つのモジュールと、前記バックボードと前記モジ
ュールを接続するコネクタを有する情報処理装置であっ
て、前記バックボードは、信号を伝達するバスと、前記
バスの両端に設けられ、前記モジュールが接続された前
記バスの特性インピーダンスに従って整合終端する終端
抵抗と、前記バスと前記モジュールの間に設けられ、前
記モジュールの特性インピーダンスに0.8から1.3を乗じ
た値から前記バスの特性インピーダンスに0.5を乗じた
値を引いた値を持つマッチング抵抗とから構成される。

【００１７】

【作用】スタブとバスとの間にマッチング抵抗を挿入す
ることで、スタブから見たバスの特性インピーダンスを
整合する。このことによりスタブの両端での多重反射を
なくすことで波形歪みを無くす。

【００１８】さらにこのマッチング抵抗をバックボード
上のバスとコネクタの間に実装することで、ＧＴＬある
いはＣＴＴインタフェースを持つモジュールを接続した
バス信号波形歪みを小さくすることができる。

【００１９】さらにＧＴＬあるいはＣＴＴインタフェー
スを持つモジュールに供給する入力回路（レシーバ）の
基準電圧と終端電圧をＶｒｅｆ制御回路で制御すること
で、これらが混在したモジュール間でバス接続してもデ
ータ転送することができる。

【００２０】さらに必要とする電源電圧が異なるモジュ
ールを混在してバスに接続する場合でも、モジュール毎
に必要な電源電圧を識別しこれに応じて個別にモジュー
ルに供給することで達成できる。

【００２１】

【実施例】第１の実施例を図1を用いて説明する。図２
に対応する部分には同じ記号を用いている。５１〜５４
はマッチング抵抗で、これらはモジュール１〜４上に於
いてスタブ１１〜１４とコネクタ４１〜４４の間に挿入
され実装されている。

【００２２】伝搬波形の歪みを小さくするためにはスタ
ブとバス間の反射が０となるようにマッチング抵抗の値
を設定すればよい。尚、この理由については後述する。

【００２３】まず、反射係数Γは次式によって求めるこ
とができる。

【００２４】

【数１】 Γ＝（（Ｒｍ＋Ｚ０／２）−Ｚ１）／（（Ｒｍ＋Ｚ０／２）＋Ｚ１) この数１から、反射係数Γが０となる場合のマッチング
抵抗５１〜５４（Ｒｍ）は次の数式によって表される。

【００２５】

【数２】Ｒｍ＝Ｚ１−Ｚ０／２ここで、Ｚ１：スタブ１１〜１４の線路の特性インピ
ーダンスＺ０：バス１０の特性インピーダンスであり、図１に示した回路ついて以下のパラメータに基
づいてシミュレーションを行った。また、シミュレーシ
ョンの結果を図３に、シミュレーションにもちいた図１
の等価回路を図４に示す。

【００２６】・終端電圧電源：Ｖｔｔ３００，３０１＝１．６５
［Ｖ］・終端抵抗：Ｒｔｔ２００，２０１＝３６［Ω］・バス１０の特性インピーダンス：Ｚｏ＝５０［Ω］・スタブＬ１〜Ｌ１２の特性インピーダンス：Ｚ１＝７
５［Ω］・マッチング抵抗：Ｒ１〜Ｒ１２＝５０［Ω］・キャパシタンス：Ｃ１〜Ｃ１２＝１０［ｐＦ］・ドライバの出力インピーダンス：ＲＳ＝１０［Ω］・電圧源：Ｐ１＝０［Ｖ］と３．３［Ｖ］の繰り返しパ
ルス電圧（２５ＭＨｚ）（立ち上がり・立ち下がり時間＝０．５［ｎｓ］）図３でバスの出力点ＶＰ１、バスの近端ＶＰ２バスの遠
端ＶＰ４とも全てリンギングがなく滑らかな波形である
ことが分かる。このようにスタブとバスの間に数２で表
されるマッチング抵抗を挿入することによってバス上の
伝搬信号の波形歪みが極めて小さくなることが分かる。
また、マッチング抵抗５１〜５４を挿入したことで、信
号レベルが小さくなるが、図１では示していないが入力
回路３２〜３４をＧＴＬやＣＴＴと同様にコンパレータ
を用いることで信号を弁別できる。すなわち図５（Ａ）
で示したコンパレータ型レシーバ３０の基準電圧（Ｖｒ
ｅｆ）６０をＣＴＴと同じ終端電圧（この場合Ｖｔｔ＝
１．６５Ｖ）に取ればよい。

【００２７】尚、入力回路３２〜３４の詳しい構成は本
発明の内容に直接関係しないためこれらの構成について
は図４を用いて、後にまとめて記載し、図４の回路の場
合のシュミレーションを図１４、図１５を用いて後に記
載する。

【００２８】次に、マッチング抵抗５１〜５４の最適な
範囲を示す。

【００２９】図６にマッチング抵抗５１〜５４を変化さ
せたときの、受端の信号振幅（ＶＰ２，ＶＰ３）と反射
係数Γを示す。ここで用いたパラメータは図３の条件と
同じである。反射係数Γは、マッチング抵抗５１〜５４
が大きくなるに従い緩やかに増大し、数２で表される抵
抗値の時、零となることがわかる。ここで反射係数Γは
零の場合ばかりでなく±０．１程度であっても実用上問
題ない。この場合のマッチング抵抗Ｒｍは数１から次式
で表される。

【００３０】

【数３】Ｒｍ＝ｋ・Ｚ１−Ｚ０／２，（０．８＜ｋ＜１．３）ここでk = (1 + Γ) / (1 - Γ)であり、反射係数Γを
(-0.1 ≦Γ≦ 0.1)の範囲で代入する事で得られる。こ
のときｋの下限値・上限値は、Γが±0.1を含むよう
に、それぞれ、小数点第２位で切り捨て、切り上げして
いる。

【００３１】また、受端（ＶＰ２，ＶＰ３）での信号振
幅は逆に抵抗が大きくなるに従い低下する。ここで信号
振幅が前記コンパレータ型レシーバ３０が弁別できる振
幅を有している必要があり、この弁別可能な信号振幅は
一般的にＶｒｅｆに対して±０．２Ｖ程度、更にノイズ
マージンを０．２Ｖ程度確保しようとすると信号は、
０．６Ｖ以上確保する必要がある。受端（ＶＰ２，Ｖ
Ｐ３）での信号振幅をＶｋｓｗｉｎｇ以上にするマッチ
ング抵抗Ｒｍは次数で与えられる。

【００３２】

【数４】Ｒｍ≦Ｒｔｔ・（Ｖｔｔ／Ｖｋｓｗｉｎｇ−０．５）−Ｒｓ数１、２から、波形歪みを小さくするために反射係数Γ
±０．１以下にし、かつ、受端での信号振幅を０．６Ｖ
以上を与えるマッチング抵抗５１〜５４の最適な範囲
は、この場合５６〜９７Ωであることがわかる。

【００３３】このようにマッチング抵抗５１〜５４を５
６〜９７Ωに取ることで、信号波形の歪みを極小にで
き、かつ、信号弁別に必要な振幅を確保できるのでバス
データを高速にかつ安定に転送できる。

【００３４】（実施例２）第２の実施例を図７を用いて
説明する。本実施例においてマッチング抵抗５１〜５４
は、スタブ１１〜１４を接続するコネクタ４１〜４４
と、バス１０との間に挿入されている。マッチング抵抗
５１〜５４の値は、第１の実施例と同じ数３で表される
値である。このように構成することによって、スタブか
らバスのインピーダンスの乱れがなくバス上の伝搬信号
の波形歪みが極めて小さくなるという、第１の実施例と
同じ効果がある。

【００３５】更に、第１の実施例と比べてマッチング抵
抗５１〜５４がバス１０とコネクタ４１〜４４の間に挿
入されているので、コネクタ４１〜４４の持つ静電容量
をバス１０から抵抗を介して接続するようになる。その
ためコネクタ４１〜４４の持つ静電容量を抵抗を含めて
介すためバス１０のインピーダンスの乱れ・インピーダ
ンスの低下を防ぐことができる。このことにより、第１
の実施例に比べて更に信号の波形を小さくすることがで
きるという効果がある。

【００３６】また、本実施例では、図２と比べてバック
ボード０上のマッチング抵抗５１〜５４のみ異なる。こ
れにより、図２に示されるようなモジュール１〜４をそ
のまま用いた場合でも、モジュール１〜４のスタブ１１
〜１４とバス１０とのインピーダンス整合が取れること
になり、波形歪みを小さくすることができる。すなわ
ち、モジュール４１〜４４はほとんど変更無しにバック
ボード０上に抵抗を実装するだけでバス転送を更に高速
化できるという効果がある。この場合、バックボード０
に追加する部品は抵抗だけであり、集合抵抗器などを用
いれば、製造する際のコストアップを抑えることができ
る。

【００３７】（実施例３）第３の実施例を図８を用いて
説明する。

【００３８】２１Ａ〜２４ＡはＧＴＬ等のオープンドレ
イン型ドライバであり、本実施例は全てのモジュールの
バスインタフェース回路はオープンドレイン型ドライバ
である。３１〜３４はコンパレータ型レシーバである。
６１〜６４はコンパレータ３１〜３４の基準電圧であ
る。ここでは示していないが基準電圧Ｖｒｅｆ６１〜６
４は、バックボード０から給電されている。また、マッ
チング抵抗Ｒｍ５１〜５４は、数３で与えられる値を取
る。

【００３９】このとき受信端でのデータ信号振幅は、こ
れをＶｋで表せば、次のように表される。

【００４０】

【数５】信号Ｈ状態：Ｖｋｈ＝Ｖｔｔ

【００４１】

【数６】信号Ｌ状態：Ｖｋｌ＝Ｖｔｔ−Ｖｔｔ・Ｒｔｔ／（２・（Ｒｔｔ／２＋Ｒｍ＋Ｒｓ））ここでＲｓはドライバの出力インピーダンスである。コ
ンパレータ型レシーバ６１〜６４の基準電圧Ｖｒｅｆを
次式で表されるように信号振幅の半分の電圧に取る。

【００４２】

【数７】Ｖｒｅｆ＝（Ｖｋｈ−Ｖｋｌ）／２＝Ｖｔｔ・Ｒｔｔ/(（Ｒｔｔ／２＋Ｒｍ＋Ｒｓ）・４）このようにＶｒｅｆ６１〜６４を（７）数のように取る
ことで、従来知られているＧＴＬ等のオープンドレイン
ドライバを用いた場合でも、バックボード０にマッチン
グ抵抗５１〜５４を挿入するだけで波形が安定し、か
つ、高速動作が可能になる。

【００４３】これは、一度ユーザが購入した製品であっ
ても機能モジュールがＧＴＬ等のオープンドレイン型ド
ライバであれば、これを買い換えることなく、バックボ
ードのみ交換することで、バス自体の動作周波数を向上
することができることを意味している。このためシステ
ムの性能アップを少ないコストで達成できるという効果
がある。

【００４４】（実施例４）第４の実施例を図９を用いて
説明する。

【００４５】２１Ｂ〜２４ＢはＣＴＴ等のプッシュプル
型ドライバであり、本実施例は全てのモジュールのバス
インタフェース回路はプッシュプル型ドライバである。
３１〜３４はコンパレータ型レシーバである。６１〜６
４はコンパレータ３１〜３４の基準電圧である。ここで
は示していないが基準電圧Ｖｒｅｆ６１〜６４は、バッ
クボード０から給電されている。マッチング抵抗Ｒｍ５
１〜５４は、数３で与えられる値を取る。

【００４６】このとき受信端でのデータ信号振幅は、Ｖ
ｔｔを中心に同じ電圧でＨとＬに振れるので、この電圧
Ｖｔｔをコンパレータ３１〜３４の基準電圧Ｖｒｅｆ６
１〜６４に取れば信号を弁別できる。

【００４７】

【数８】Ｖｒｅｆ＝ＶｔｔこのようにＶｒｅｆ６１〜６４を数８のように取ること
で、従来技術であるＣＴＴ等のプッシュプル型ドライバ
を用いた場合でも、バックボード０にマッチング抵抗５
１〜５４を挿入するだけで波形が安定し、かつ、高速動
作が可能になる。

【００４８】すなわちモジュールは変更することなしに
データ転送を高速化・安定化する事ができる。

【００４９】これは、一度ユーザが購入した製品であっ
ても機能モジュールがＣＴＴ等のプッシュプル型ドライ
バであれば、これを買い換えることなく、バックボード
のみ交換することで、バス自体の動作周波数を向上する
ことができることを意味している。このためシステムの
性能アップを少ないコストで達成できるという効果があ
る。

【００５０】（実施例５）第５の実施例を図１０を用い
て説明する。本実施例では、オープンドレイン型ドライ
バと、プッシュプル型ドライバを持つモジュールが混在
している場合でもデータ転送を可能とするものである。

【００５１】１はバスインタフェース回路にＧＴＬのよ
うなオープンドレイン型のドライバ２１を持つモジュー
ルである。２〜４はバスインタフェース回路にＣＴＴの
ようなプッシュプル型のドライバ２２〜２４を持つモジ
ュールである。３１〜３４はコンパレータ型レシーバで
あり、それぞれの基準電圧（Ｖｒｅｆ１〜４）６１〜６
４は、Ｖｒｅｆ制御回路４００からコネクタ４１〜４４
を介して給電されている。また終端電圧Ｖｔｔ３００も
Ｖｒｅｆ制御回路４００から制御・給電されている。

【００５２】７１〜７４は各モジュール１〜４の、バス
インタフェース識別信号であり、各モジュール１〜４に
おいて生成され、コネクタ４１〜４４を通じてＶｒｅｆ
制御回路４００に接続されている。このバスインタフェ
ース識別信号７１〜７４は、モジュール１〜４に於いて
バスインタフェースの種類によって生成されるものであ
り、例えばＧＴＬとＣＴＴの２種類の混在バスなら２値
すなわち１ビット信号であればよい。それ以上のバスイ
ンタフェースが混在しているのなら、その種類に応じた
信号を生成できればよく、かつ各インタフェース回路に
応じた固定レベルでよい。尚、バスインタフェース史機
別信号化等をコネクタに割り当ててもよい。

【００５３】今、モジュール１のオープンドレイン型の
ドライバ２１からデータを出力する場合、図３のように
波形歪みが殆どなく低振幅の波形がバス上を伝搬し各モ
ジュールに到達する。ここで波形歪みが小さい理由は、
実施例１、２と同じくスタブ１１とバス１０との間で整
合が取れ多重反射を繰り返さないためである。

【００５４】この到達した波形は各モジュール２〜４の
レシーバ３２〜３４に於いて基準電圧６２〜６４と比較
されることで、データが”Ｈ”か”Ｌ”かを認識され
る。ここでモジュール２〜４上のバス信号振幅Ｖｋは、
次式で表される。

【００５５】

【数９】信号Ｈ状態：Ｖｋｈ＝Ｖｔｔ

【００５６】

【数１０】信号Ｌ状態：Ｖｋｌ＝Ｖｔｔ−Ｖｔｔ・Ｒｔｔ／（２・（Ｒｔｔ／２＋Ｒｍ＋Ｒｓ））ここでＶｋｈとＶｋｌは、ドライバがそれぞれ”
Ｈ”、”Ｌ”状態でのレシーバ３２〜３４の入力信号電
圧である。Ｒｓはドライバの出力インピーダンス、Ｖｔ
ｔは終端電圧、Ｒｔｔは終端抵抗、Ｒｍはマッチング抵
抗５１〜５４の値である。

【００５７】コンパレータ型レシーバ３２〜３４は、そ
の基準電圧６２〜６４を次数で表されるように信号振幅
の半分の電圧に取ることでデータを確実にラッチするこ
とができる。

【００５８】

【数１１】Ｖｒｅｆ＝（Ｖｋｈ−Ｖｋｌ）／２＝Ｖｔｔ・Ｒｔｔ／（（Ｒｔｔ／２＋Ｒｍ＋Ｒｓ）・４）これは、実施例３と同じであり、実施例３と同様にコン
パレータ型レシーバ６１〜６４はデータを弁別できるの
でデータ転送を歪みを少なく確実にかつ高速に行うこと
ができる。

【００５９】次に、モジュール４のプッシュプル型のド
ライバ２４からデータを出力する場合を説明する。ここ
で２２〜２４はＥＮＡＢＬＥ用ＭＯＳスイッチ型トラン
ジスタを省略して示している。プッシュプル型のドライ
バ２４からのデータ波形も、図３のように波形歪みが殆
どなく低振幅の波形がバス上を伝搬し各モジュールに到
達する。ここで波形歪みが小さい理由は、実施例１、２
と同じくスタブ１４とバス１０との間で整合が取れ多重
反射を繰り返さないためである。

【００６０】この到達した波形は各モジュール１〜３の
レシーバ３１〜３３に於いて基準電圧６１〜６３と比較
されることで、データが”Ｈ”か”Ｌ”かを認識され
る。ここでモジュール１〜３上のバス信号振幅Ｖｋは、
次式で表される。

【００６１】

【数１２】信号Ｈ状態：Ｖｋｈ＝Ｖｔｔ−（Ｖｃｃ−Ｖｔｔ）・Ｒｔｔ／（２・（Ｒｔｔ／２＋Ｒｍ＋Ｒｓ））

【００６２】

【数１３】信号Ｌ状態：Ｖｋｌ＝Ｖｔｔ−Ｖｔｔ・Ｒｔｔ／（２・（Ｒｔｔ／２＋Ｒｍ＋Ｒｓ））ここでＶｋｈとＶｋｌは、ドライバがそれぞれ”
Ｈ”、”Ｌ”状態でのレシーバ３１〜３３の入力信号電
圧である。Ｒｓはドライバの出力インピーダンス、Ｖｃ
ｃはＣＴＴの出力ドライバ２４に給電される電源電圧で
ある。Ｖｔｔは終端電圧、Ｒｔｔは終端抵抗、Ｒｍはマ
ッチング抵抗５１〜５４の値である。

【００６３】コンパレータ型レシーバ３１〜３３は、そ
の基準電圧６１〜６３を次式で表されるように信号振幅
の半分の電圧に取ることでデータを確実にラッチするこ
とができる。

【００６４】

【数１４】Ｖｒｅｆ＝（Ｖｋｈ−Ｖｋｌ）／２＝（２Ｖｔｔ−Ｖｃｃ）・Ｒｔｔ／（（Ｒｔｔ／２＋Ｒｍ＋Ｒｓ）・４）これは、ＣＴＴ等のプッシュプル型ドライバ出力に最適
な場合であるが、ＧＴＬ等のオープンドレイン型ドライ
バ出力に最適な数１１と同じ条件にできる。それはＶｔ
ｔ＝Ｖｃｃであり、ＣＴＴドライブ時の基準電圧を与え
る数１４はＧＴＬドライブ時の基準電圧の数１１と同じ
となる。すなわち終端電圧（Ｖｔｔ）３００をＣＴＴド
ライブに給電電圧Ｖｃｃと同じにすることで、ＣＴＴ、
ＧＴＬの何れがドライブであっても信号振幅Ｖｋを同じ
にでき、基準電圧Ｖｒｅｆを同一にできる。

【００６５】このときＣＴＴのドライバは最終段の出力
回路がプッシュプル型（トーテムポール型）であり、こ
の”Ｈ”側トランジスタはＶｔｔ＝Ｖｃｃの時、出力信
号に拘わらずドレイン−ソース間の電圧が０のため、絶
えずオフになるので、結果として最終段のトーテムポー
ル回路はオープンドレイン回路と同じ動作をする。この
ようにしてＣＴＴ、ＧＴＬとも同じ振幅、同じ基準電圧
となり両者間でデータ転送を行うことができる。当然こ
の場合でもスタブとバスの間のインピーダンスはマッチ
ング抵抗Ｒｍにより整合されているので波形歪みが少な
く、高速にかつ確実にデータを伝送できる。

【００６６】このようにＶｔｔ＝Ｖｃｃとし、コンパレ
ータの基準電圧を数１１とすることで、オープンドレイ
ン型ドライバと、プッシュプル型ドライバを持つモジュ
ールが混在している場合でもデータ転送を可能となる。

【００６７】Ｖｒｅｆ４００の具体的な構成と機能を図
１１を用いて説明する。Ｖｒｅｆ制御回路４００は、バ
スに接続されるバスインタフェース回路の種類により各
モジュールに供給する基準電圧Ｖｒｅｆ及び終端電圧Ｖ
ｔｔを制御する。

【００６８】Ｖｒｅｆ制御回路４００には、各モジュー
ルからのバスインタフェース識別信号７１〜７４が入力
されている。また、Ｖｒｅｆ制御回路４００からは各モ
ジュールのバスインタフェースの入力レシーバに基準電
圧（Ｖｒｅｆ１〜４）６１〜６４を供給している。４０
１はインタフェース種認識回路であり、バスインタフェ
ース識別信号７１〜７４が入力されている。

【００６９】認識回路４０１は、バスインタフェース認
識信号７１〜７４の全てがＧＴＬなどのオープンドレイ
ン型ドライバを持つバスインタフェースに一致している
場合は、基準電圧６１〜６４が数１１で表される電圧に
なるよう内部電源４１１〜４１４を制御する。ここで内
部電源４１１〜４１４は、電圧レギュレータ等を制御す
ることで生成しても良いし、制御回路４００に供給され
ている電圧から抵抗分圧を用いることで生成しても良
い。これは、レシーバのコンパレータが電流を消費しな
いので抵抗による電圧ドロップがないためである。ま
た、認識回路４０１は内部電源４１０をバスに接続され
ているドライバが規定している終端電圧になるように制
御する。この電源４１０は終端抵抗２００、２０１を介
して電流が流れるので、抵抗による電圧レベルを作る事
はできない。電圧レギュレータ等の電流を流しても電圧
がドロップしない電源が好ましい。

【００７０】次に、認識回路４０１は、バスインタフェ
ース認識信号７１〜７４の全てがＣＴＴなどのプッシュ
プル型ドライバを持つバスインタフェースに一致してい
る場合は、基準電圧６１〜６４が終端電圧Ｖｔｔと同じ
電圧になるよう内部電源４１１〜４１４を制御する。ま
た、認識回路４０１は内部電源４１０をバスに接続され
ているドライバが規定している終端電圧になるように制
御する。

【００７１】更に、バスインタフェース認識信号７１〜
７４が異なる場合は、すなわちＧＴＬとＣＴＴが混在し
ている場合、終端電圧（Ｖｔｔ）３００をＣＴＴに給電
しているＶｃｃと同じ電圧になるよう電源４１０を制御
するとともに、出力の基準電圧６１〜６４を数１１で表
される電圧になるよう内部電源４１１〜４１４を制御す
る。

【００７２】ここで示したＶｒｅｆ制御回路４００はバ
スインタフェース回路が２種類の場合であるが、それ以
上ある場合は、更にそれに応じた種類の基準電圧を供給
すればよい。

【００７３】ここでは、基準電圧切り替えを認識回路４
０１により行ったが、このほかに認識回路と電圧制御を
プログラマブルにすることで、システム起動時に、ある
いは動作中であっても、構成ソフト（コンフィギュレー
ションソフト）が、自動で制御することができるように
することもできる。このように構成すれば、いわゆるプ
ラグアンドプレーをさまざまなバスインタフェースを持
つモジュール対して実現できる。

【００７４】（実施例６）第６の実施例を図１２を用い
て説明する。本実施例では、必要とする電源電圧が異な
るモジュールを混在してバスに接続する場合でもデータ
転送を可能とするものである。すなわちエンドユーザが
設置済みのモジュールを生かしながら、バスインタフェ
ースとモジュール電源電圧が異なり、かつ新しい機能を
持つモジュールを増設出来るようにすることが本実施例
の目的である。

【００７５】モジュールにそれが接続されているコネク
タ４１〜４４から給電する場合、コネクタには給電用の
ピンが設けられているが、そのピンの位置（番号）はコ
ネクタ４１〜４４において全て同じである。これはバス
上のどのコネクタに接続してもモジュールが動作するた
めに不可欠な条件であり、異種電源を持つモジュールを
混在させるためには、コネクタの同じピン番号から異な
る電圧を給電する必要がある。

【００７６】バス転送は実施例５と同じくバスインタフ
ェース種別をここには示していないがＶｒｅｆ制御回路
が識別し、終端電圧Ｖｔｔとコンパレータ基準電圧Ｖｒ
ｅｆを制御することで成される。

【００７７】モジュール１〜４にはそれぞれ半導体集積
回路（ＬＳＩ）を複数個搭載し、そのうちいくつかのＬ
ＳＩがバス接続されている。ここでは９１〜９４のＬＳ
Ｉを代表させて記載している。ここのモジュール１〜４
は、実現する機能により必要な電源電圧が５Ｖや３．３
Ｖのように異なる場合があり、また±１２Ｖなどを必要
電圧が複数ある場合もある。図１２に於いて各モジュー
ル１〜４が必要とする電圧をＶｃｃ１〜４と表記してい
る。

【００７８】５００は電源供給回路であり、各モジュー
ルが必要とする電源電圧Ｖｃｃ１〜４を供給する。モジ
ュール１〜４において、８１〜８４は給電ラインであり
電源供給回路５００からコネクタ４１〜４４を介して給
電される。１０１〜１０４はモジュール電源識別信号で
ある。各モジュール毎に必要な電源電圧の情報をこの信
号を介してモジュール１〜４から給電回路５００に伝え
られる。

【００７９】この信号の生成方法を図１３を用いて説明
する。コネクタ４０を介して正の電圧７００（Ｖｓｐ）
と負の電圧７０１（Ｖｓｎ）が抵抗６００（Ｒ６００）
と６０１（Ｒ６０１）に加わっている。これらの分割比
によりモジュール電源識別信号１００（Ｖｍｏｄ）を発
生させることができる。このＶｍｏｄは次式で表され
る。

【００８０】

【数１５】Ｖｍｏｄ＝（Ｒ６０１・Ｖｓｐ−Ｒ６００・Ｖｓｎ）／（Ｒ６００＋Ｒ６０１）例えば電圧７００（Ｖｓｐ）、７０１（Ｖｓｎ）が５Ｖ
であってモジュールが必要としている電圧が５Ｖの場合
は、抵抗６００（Ｒ６００）を０Ωにすることで識別信
号１００（Ｖｍｏｄ）は５Ｖ出力される。この信号を受
けて電圧供給回路５００はこのモジュールに対しては５
Ｖを給電すればよい。

【００８１】また、モジュールが必要とする電圧が３．
３Ｖの場合、抵抗分割比をＲ６００：Ｒ６０１＝（１＋
３．３／５）：（１−３．３／５）となるように選べば
よい。また、モジュールに負の電圧が必要な場合でも、
抵抗６００と６０１の比を変えることで識別信号１００
には負の電圧を生成でき電圧給電回路５００に伝えられ
る。

【００８２】このように電圧供給回路５００と識別信号
１００、１０１〜１０４を構成することで、コネクタ毎
の同じ位置のピンを用いてモジュール毎に給電が出来
る。更にここには記載していないＶｒｅｆ制御回路とマ
ッチング抵抗によりバスインタフェースの互換性も取れ
るばかりでなく、データ転送を波形歪みを小さく抑えな
がら高速に行うことが出来る。

【００８３】このほかに、コネクタ４１〜４４のピンの
同じ位置にモジュールが必要とする全ての電源を割り当
てておき、モジュールが必要とする電源を各々使用して
も同じ機能を実現できる。

【００８４】本発明の説明において用いてきた図におい
てバス接続されるモジュール数は４個しか記載していな
いが、一般的にはそれ以上でもそれ以下でも良い。ま
た、個々のモジュールはドライバ・レシーバをそれぞれ
持っていても良いし、片方のみ持っていても良い。これ
はバスが応用されるシステムによる。ここでは示してい
ないが、バスインタフェース回路を通じてデータ転送を
行う論理回路（ＬＳＩ）がある。このバスインタフェー
スは論理ＬＳＩと同一チップであっても良いし、別部品
であっても良い。これは、本発明を通じていえることで
ある。

【００８５】（発明の背景について）半導体集積回路を
有する装置により構成されたデジタル回路間の信号伝送
の高速化に伴う技術の一つとして、信号を１Ｖ以下の低
振幅で伝送するような低振幅インタフェースに関する技
術があげられる。

【００８６】特に、半導体集積回路の益々の高速化によ
って信号波形のエッジ、すなわち立ち上がり速度や立ち
下がり速度が早まることにより、インピーダンスの不整
合による波形歪が無視できなくなっている。このため、
バスを線路のインピ−ダンスで終端するいわゆる整合終
端方法を用いるのが一般的となっている。

【００８７】低振幅インタフェースのデータ出力ドライ
バは大別して、オープンドレイン型とプッシュプル型が
ある。オープンドレイン型の代表的なものとしてＧＴＬ
インタフェースがあり、プッシュプル型の代表的なもの
としてＣＴＴインタフェースがある。また、これらの低
振幅インタフェースのデータ入力レシーバは、基準電圧
（Ｖｒｅｆ）と比較するコンパレータタイプを内蔵する
のが一般的である。

【００８８】図５に、これらの入出力インタフェースを
示す。

【００８９】図５（Ａ）は、イネーブル信号（ＥＮＡＢ
ＬＥ）２０−ｅ付きドライバ２０の出力とコンパレータ
型入力レシーバ３０を持つバスインタフェース回路であ
る。ドライバ２０の出力線とレシーバ３０における一方
の入力はバス１０に接続され、入力レシーバ３０の他方
の端は基準電圧（Ｖｒｅｆ）６０に接続される構成によ
りバスインタフェースを構成するのが一般的である。

【００９０】このインタフェースを通じてバスにデータ
を出力する場合は、ＥＮＡＢＬＥ信号２０−ｅを”Ｌ”
にアサートしてデータを送信する。また、バス上にデー
タを送信しない場合は、ＥＮＡＢＬＥ信号２０−ｅを”
Ｈ”にネゲートするように制御する。このときドライバ
２０の出力インピーダンスはハイインピーダンス（以
下、”Ｈｉ．Ｚ”と呼ぶ）となっている。

【００９１】図５（Ｂ）は、ＧＴＬのようなオープンド
レイン型ドライバの場合の最終段回路２０−ａと、コン
パレータ型レシーバ３０−ａからなるバスインタフェー
スを示している。６０−ａはレシーバ３０−ａ用の基準
電圧（Ｖｒｅｆ）である。このオープンドレイン型ドラ
イバでは、最終段のトランジスタのゲートをオン−オフ
することで図４（Ａ）のＤＡＴＡ−ＯＵＴ信号とＥＮＡ
ＢＬＥ信号を兼ねることができる。すなわち、このオー
プンドレイン型ではバスの信号状態は、”Ｌ”状態と”
Ｈｉ．Ｚ”状態の２種類である。

【００９２】ＧＴＬ等のオープンドレイン型ドライバ２
０−ａを用いてバスインタフェースを構成する場合、コ
ンパレータ型レシーバ３０−ａの基準電圧６０−ａは、
バスの終端電圧Ｖｔｔの約３／４程度に設定するのが一
般的である。

【００９３】図５（Ｃ）は、プッシュプル型のドライバ
の場合の最終段回路２０−ｂと、コンパレータ型レシー
バ３０−ｂからなるバスインタフェースを示している。
６０−ｂはレシーバ３０−ｂ用の基準電圧（Ｖｒｅｆ）
である。このプッシュプル型ドライバの場合、データを
出力するプッシュプル回路と出力信号を”Ｈｉ．Ｚ”に
するＭＯＳスイッチを直列に接続するように構成されて
いる。

【００９４】すなわち、ＥＮＡＢＬＥ信号２０ｅ−ｂに
より、図のように最終段ドライバと直列に接続している
ＭＯＳスイッチを、これの導通の制御をすることで、バ
ス信号を”Ｈｉ．Ｚ”状態にできる。また、ＭＯＳスイ
ッチを導通させてＤＡＴＡ−ＯＵＴ信号に応じたデータ
を出力できる。

【００９５】このようにして、プッシュプル型ドライバ
の場合、バスの信号レベルは”Ｈ”と”Ｌ”と”Ｈｉ．
Ｚ”が３種類ある。

【００９６】ＣＴＴ等のプッシュプル型ドライバ２０−
ｂを用いてバスを構成する場合、コンパレータ型レシー
バ３０−ｂの基準電圧６０−ｂは、バスの終端電圧Ｖｔ
ｔと同じに設定するのが一般的である。

【００９７】これらの低振幅インタフェースについて
は、例えば日経エレクトロニクス９月２７日号(No.591)
Ｐ２６９〜２９０（日経ＢＰ社、平成５年発行）に詳
しく記載されている。

【００９８】図２は、一般的なバス配線の１例を示す構
成図であって、０はバックボードと呼ばれるプリント配
線基板でありバス接続されるモジュール１から４までを
搭載するためのコネクタ４１〜４４が実装されている。
これら４１〜４４のコネクタはメインラインと呼ばれる
バス配線１０により相互に接続されており、メインライ
ン１０の両端は終端抵抗２００と２０１により両端を整
合終端されている。ここで終端抵抗（Ｒｔｔ）２００、
２０１の一方の端は終端電圧電源（Ｖｔｔ）３００にそ
れぞれ接続されている。

【００９９】１〜４は、コネクタ４１〜４４を介してバ
ス接続されるモジュールである。２１はバスに信号を出
力するドライバ、３２〜３４はバス信号を入力するレシ
ーバである。ここでドライバ２１やレシーバ３２〜３４
は、スタブと呼ばれる配線１１〜１４を介してコネクタ
４１〜４４に接続している。

【０１００】このようなシステムに於いて、スタブ１１
〜１４を伝搬波形の立ち上がり立ち下がり時間に進む距
離に比べて無視できない線路長を持つ場合は、スタブ１
１〜１４とメインライン１０との間で特性インピーダン
スに差があるため波形歪みの原因となっている。すなわ
ち、スタブライン１１を通して信号が出力されたとする
とメインライン１０で特性インピーダンスが半分にな
る。これはスタブ１１上の信号がメインライン１０で２
つに分岐しているためである。

【０１０１】このためスタブ１１とメインライン１０の
特性インピーダンスが等しくないので反射が生じる。例
えばスタブ１１〜１４とメインライン１０の特性インピ
ーダンスが５０Ωの場合、電圧反射係数は次式で表され
る。

【０１０２】

【数１６】電圧反射係数： Γ＝（Ｚ１−Ｚｏ）／（Ｚ１＋Ｚｏ）ここで、Ｚｏは信号が伝搬している第１の線路の特性イ
ンピーダンスである。

【０１０３】Ｚ１は第１の線路に接続されている第２の
線路の特性インピーダンスである。数１６に値を代入し
て反射係数を求めると、

【０１０４】

【数１７】 Γ＝（２５−５０）／（２５＋５０）＝１／３となり、３３％の反射が生じる。

【０１０５】このスタブ１１とメインライン１０との接
点で生じる３３％の反射波は、スタブ１１を逆行し、ド
ライブ２１の点で負に全反射（反射係数〜−１）する。
これはドライブ２１の出力インピーダンスが低いためで
あり、再反射波は再びスタブを伝搬する。このようにし
てスタブ１１とメインライン１０との間で反射を繰り返
すため波形が歪む。

【０１０６】これをシミュレートした波形を図１４に、
そのシミュレーション回路を図４に示す。図４に於い
て、図２に対応する部分には、同じ記号を付けて重複す
る説明を省略する。以下の説明も同様である。

【０１０７】図４では、バス接続されるモジュールは１
２個あり、図中では４個示してあり、残りの８個も同様
な構成である。ここでスタブはＬ１〜Ｌ１２で示してあ
る。これは図２のスタブ１１〜１４と同じ働きをする。
図２の入力回路３２〜３４は１０ｐＦのキャパシタンス
Ｃ１〜Ｃ１２でモデリングしている。

【０１０８】図２のドライバ２１を、図４では抵抗ＲＳ
と電源Ｐ１でモデリングしている。抵抗Ｒ１〜Ｒ１２
は、スタブＬ１〜Ｌ１２とメインライン１０とを接続
し、メインライン１０に於いてこれら抵抗Ｒ１〜Ｒ１２
の間隔は３０ｍｍである。また、スタブＬ１〜Ｌ４の長
さは３０ｍｍである。

【０１０９】キャパシタンスＣ１、Ｃ２、Ｃ１２の電圧
波形をそれぞれＶＰ１，ＶＰ２，ＶＰ４で表す。すなわ
ちＶＰ１はドライブ波形、ＶＰ２はバス上で最近端での
波形、ＶＰ４はバス上で最遠端の波形である。

【０１１０】ここで各パラメータの値は以下の通りであ
る。

【０１１１】・終端電圧電源：Ｖｔｔ３００，３０１＝
１．６５［Ｖ］・終端抵抗：Ｒｔｔ２００，２０１＝３６［Ω］・マッチング抵抗：Ｒ１〜Ｒ１２＝０．１［Ω］・メインライン１０の特性インピーダンス：Ｚｏ＝５０
［Ω］・スタブＬ１〜Ｌ１２の特性インピーダンス：Ｚ１＝７
５［Ω］・キャパシタンス：Ｃ１〜Ｃ１２＝１０［ｐＦ］・電圧源：Ｐ１＝０［Ｖ］・ドライバ出力インピーダンス：ＲＳ＝１０［Ω］と１
Ｍ［Ω］・ドライバ出力インピーダンスの切り替え時間０．５
［ｎｓ］（周期２５ＭＨｚ）図１４は、図４の回路の素子のパラメータを上記のよう
に設定し、シミュレーションを行なったときのシミュレ
ート波形であり、それぞれＶＰ１，ＶＰ２，ＶＰ４での
電圧波形である。ドライバの出力インピーダンスＲＳが
１０Ωから１ＭΩに切り替わるとき、波形が大きく乱れ
ているのが分かる。これは、切り替え時間が０．５ｎｓ
と短くこの時間にインピーダンスが大きく変化している
ためである。このためＧＴＬでは先に掲げた文献（日経
エレクトロニクス９月２７日号(No.591)Ｐ２６９〜２９
０：日経ＢＰ社、平成５年発行）にもあるように切り替
え時間を遅くするための制御回路が設けてある。

【０１１２】このようにスタブと分岐したメインライン
の特性インピーダンスが異なるために、また、出力イン
ピーダンスとスタブの特性インピーダンスが異なるため
に波形歪みが大きく、動作周波数を上げることができな
いと言う課題があった。

【０１１３】同様にプッシュプル型のＣＴＴ方式を用い
たドライブ回路を用いた場合のシミュレーション波形を
図１５示す。

【０１１４】等価回路はオープンドレイン型のＧＴＬを
用いた図４と同じであり、出力インピーダンスＲＳと電
源Ｐ１が異なり、異なるパラメータのみ以下に示す。

【０１１５】・ドライバの出力インピーダンス：ＲＳ＝１０［Ω］・電圧源Ｐ１＝０［Ｖ］と３．３［Ｖ］の繰り返しパル
ス電圧の周期：２５ＭＨｚ（立ち上がり・立ち下がり時
間＝０．５［ｎｓ］）図１５では最遠端でのＶＰ４では図１４のオープンドレ
イン型のＧＴＬほどではないが大きくリンギングしてい
るのが分かる。この波形歪みの原因も図５のＧＴＬと同
様である。すなわちスタブと分岐メインラインの特性イ
ンピーダンスが異なるために、また、出力インピーダン
スとスタブの特性インピーダンスが異なるために波形歪
みが大きく、動作周波数を上げることができないと言う
課題があった。また、ＧＴＬのようなオープンドレイン
型のインタフェースとＣＴＴのようなプッシュプル型の
インタフェースの間には信号レベルの互換がないという
課題があった。

【０１１６】これらの課題の存在が本発明のなされた背
景となっている。

【０１１７】以上、説明してきたように本発明では動作
周波数を従来よりも上げることが可能な構成をなしてい
る。またインタフェース間で信号レベルの互換がない場
合であっても、本発明では接続が可能となる。

【０１１８】

【発明の効果】本発明によれば、バックボード上のバス
に少なくとも１つのモジュールを接続する情報処理装置
において、モジュールのスタブとバックボードのバスの
間にスタブの持つ特性インピーダンスから、バスの特性
インピーダンスの半分を引いた値のマッチング抵抗を挿
入することで、スタブバス間の多重反射を無くすことが
でき、波形歪みを少なくデータ転送を行うことが出来
る。これにより、データ転送を高速に行うことが出来
る。

【０１１９】また、このマッチング抵抗を、バスが実装
されているバックボードに実装することにより、一般に
知られているＧＴＬ等のオープンドレイン型ドライバ、
またはＣＴＴ等のプッシュプル型ドライバを用いて波形
歪みが小さくなり、高速にデータ転送が行えるという効
果がある。

【０１２０】また、終端電圧とレシーバのコンパレータ
よう基準電圧を制御することによりＧＴＬ等のオープン
ドレイン型ドライバのバスインタフェース回路とＣＴＴ
などのプッシュプル型ドライブ回路を持つバスインタフ
ェース回路を混在させることが出来る。これにより、エ
ンドユーザが設置済みのモジュールを生かしながら、バ
スインタフェースとモジュール電源が異なる新しい機能
を持つモジュールを増設出来るようにすることができ
る。

【図面の簡単な説明】

【図１】第１の実施例を説明する図。

【図２】従来技術を示す図。

【図３】第１の実施例を用いた場合の信号波形を示す
図。

【図４】シミュレーション等価回路を示す図。

【図５】従来技術のバスインタフェース回路を示す図。

【図６】マッチング抵抗Ｒｍと受端信号振幅、及びスタ
ブでの反射係数を説明する図。

【図７】第２の実施例を説明する図。

【図８】第５の実施例を説明する図。

【図９】第５の実施例に用いられたＶｒｅｆ制御回路の
構成図。

【図１０】第３の実施例を説明する図。

【図１１】第４の実施例を説明する図。

【図１２】第６の実施例を説明する図。

【図１３】第６の実施例に用いられたモジュール電圧識
別信号発生を説明する構成図。

【図１４】ＧＴＬなどオープンドレイン型ドライバによ
る従来技術の信号波形図。

【図１５】ＣＴＴなどプッシュプル型ドライバによる従
来技術の信号波形図。

【符号の説明】

０…バックボード、１，２，３，４，…モジュール、１０…バス、１１，１２，１３，１４…スタブ、２１…ドライバ、３２，３３，３４…レシーバ、４１，４２，４３，４４…コネクタ、５１，５２，５３，５４…マッチング抵抗、２００，２０１…終端抵抗、３００…終端電圧電源。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平７−334280（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 3/00

Claims

(57)【特許請求の範囲】

【請求項１】バックボードと、少なくとも１つのモジュ
ールと、前記バックボードと前記モジュールを接続する
コネクタを有する情報処理装置であって、前記バックボードは、信号を伝達するバスと、前記バスの両端にそれぞれ設け
られ、前記モジュールが接続された前記バスの特性イン
ピーダンスに従って整合終端する２つの終端抵抗と、前記バスと前記モジュールの間に設けられ、前記モジュ
ール上の配線の特性インピーダンスに０．８から１．３
の範囲内の一つの値を乗じ、この値から前記バスの特性
インピーダンスに０．５を乗じた値を引いた値を持つマ
ッチング抵抗と、を持つことを特徴とする情報処理装
置。
【請求項２】バックボードと、少なくとも１つのモジュ
ールと、前記バックボードと前記モジュールを接続する
コネクタを有する情報処理装置であって、前記バックボードは、信号を伝達するバスと、前記バスの両端にそれぞれ設けられ、前記モジュールが
接続された前記バスの特性インピーダンスに従って整合
終端する２つの終端抵抗と、前記モジュールは、前記モジュール内に前記バスに接続
されるように設けられ、前記モジュールの特性インピー
ダンスに０．８から１．３の範囲内の一つの値を乗じ、
この値から前記バスの特性インピーダンスに０．５を乗
じた値を引いた値を持つマッチング抵抗と、を有するこ
とを特徴とする情報処理装置。
【請求項３】請求項１、２のいずれかに記載の情報処理
装置において、前記モジュールは、前記バスに信号を送出する信号送出
回路または前記バスから信号を受信する信号受信回路
と、前記信号送出回路または信号受信回路と前記バスを
接続するスタブ配線とを有することを特徴とする情報処
理装置。
【請求項４】請求項３に記載の情報処理装置において、前記信号送出回路は、オープンドレイン型またはオープ
ンコレクタ型のドライバであり、前記信号受信回路は、
電圧比較回路型レシーバであり、基準電圧を前記バスか
ら到達する信号の振幅の半分の電位とすることを特徴と
する情報処理装置。
【請求項５】請求項３に記載の情報処理装置において、前記信号送出回路は、プッシュプル型のドライバであり
前記信号受信回路は、電圧比較回路型レシーバであり、
基準電圧を前記バスから到達する信号の振幅の半分の電
位とすることを特徴とする情報処理装置。
【請求項６】バックボードと、電源電圧が異なる２つ以
上のモジュールと、前記モジュールがデータの送受を行
う前記バックボード上に設けられたバスを有する情報処
理装置であって、前記バックボードは、信号を伝達するバスと、前記バスの両端にそれぞれ設けられ、前記モジュールが
接続された前記バスの特性インピーダンスに従って整合
終端する２つの終端抵抗と、前記バスと前記モジュール
の間に設けられ、前記モジュール上の両端の特性インピ
ーダンスに０．８から１．３の範囲内の一つの値を乗
じ、この値から前記バスの特性インピーダンスに０．５
を乗じた値を引いた値を持つマッチング抵抗とを有し、前記モジュールに、前記モジュールが必要とする電源電
圧に応じたモジュール電源識別信号を発生させるモジュ
ール電源識別信号発生回路を設け、前記バックボードに前記モジュール電源識別信号により
前記モジュールの供給電圧を制御する電源供給回路を設
けたことを特徴とする情報処理装置。
【請求項７】請求項６のいずれかに記載の情報処理装置
において、前記モジュールは、前記バスに信号を送出する信号送出
回路または前記バスから信号を受信する信号受信回路
と、前記信号送出回路または信号受信回路と前記バスを
接続するスタブ配線とを有することを特徴とする情報処
理装置。
【請求項８】請求項３、７のいずれかに記載の情報処理
装置において、前記バスに接続される複数の前記モジユールはそれぞれ
信号送出回路を有し、前記信号送出回路は、オープンド
レイン型、オープンコレクタ型ドライバ、プッシュプル
型ドライバのいずれかにより構成されており、前記信号受信回路は、電圧比較回路型レシーバであり、
前記バスの終端電圧を前記プッシュプル型ドライバに給
電している電圧と同じ値の電圧とし、前記レシーバに供
給する基準電圧を前記バスから到達する信号の振幅の半
分の電位とすることを特徴とする情報処理装置。
【請求項９】信号を伝達するバスと、前記バスに接続さ
れ、必要に応じて信号を前記バスに送受信する少なくと
も一つのモジュールを接続するための少なくとも１つの
コネクタと、前記バスの両端にそれぞれ設けられ、前記
モジュールが接続された前記バスの特性インピーダンス
に従って整合終端する２つの終端抵抗と、前記バスと前
記コネクタの間に設けられ、前記バスに接続されるべく
なるモジュールの特性インピーダンスに０．８から１．
３の範囲内の一つの値を乗じ、この値から前記バスの特
性インピーダンスに０．５を乗じた値を引いた値を持つ
マッチング抵抗とを有することを特徴とする情報処理モ
ジュール。