JP3485509B2 - フリップチップ型半導体装置及びその製造方法 - Google Patents
フリップチップ型半導体装置及びその製造方法Info
- Publication number
- JP3485509B2 JP3485509B2 JP30649799A JP30649799A JP3485509B2 JP 3485509 B2 JP3485509 B2 JP 3485509B2 JP 30649799 A JP30649799 A JP 30649799A JP 30649799 A JP30649799 A JP 30649799A JP 3485509 B2 JP3485509 B2 JP 3485509B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- flip
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを回
路基板にフリップチップ方式にて電気的に接続するフリ
ップチップ型半導体装置及びその製造方法に関するもの
である。
路基板にフリップチップ方式にて電気的に接続するフリ
ップチップ型半導体装置及びその製造方法に関するもの
である。
【０００２】
【従来の技術】従来より電子部品や半導体装置を液状又
はフィルム状の接着樹脂を介して、回路基板上にフリッ
プチップ接続することが一般的に実施されている。接着
樹脂は、熱可塑性或いは熱硬化性の樹脂中に導電性粒子
を分散させ、フィルム状に整形した異方導電性フィルム
（以下、「ＡＣＦ」とする：Ａｎｉｓｏｔｒｏｐｉｃ
ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）やペースト状の異方
導電性ペースト（以下、「ＡＣＰ」とする：Ａｎｉｓｏ
ｔｒｏｐｉｃｃｏｎｄｕｃｔｉｖｅ ｐａｓｔ）や導電
性の粒子を含まない接着樹脂フィルムやペーストなどが
知られている。
はフィルム状の接着樹脂を介して、回路基板上にフリッ
プチップ接続することが一般的に実施されている。接着
樹脂は、熱可塑性或いは熱硬化性の樹脂中に導電性粒子
を分散させ、フィルム状に整形した異方導電性フィルム
（以下、「ＡＣＦ」とする：Ａｎｉｓｏｔｒｏｐｉｃ
ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）やペースト状の異方
導電性ペースト（以下、「ＡＣＰ」とする：Ａｎｉｓｏ
ｔｒｏｐｉｃｃｏｎｄｕｃｔｉｖｅ ｐａｓｔ）や導電
性の粒子を含まない接着樹脂フィルムやペーストなどが
知られている。
【０００３】以下、ＡＣＦを用いたフリップチップ接続
工程を図１１を用いて説明する。図１１は従来のフリッ
プチップ型半導体装置の製造工程図である。
工程を図１１を用いて説明する。図１１は従来のフリッ
プチップ型半導体装置の製造工程図である。
【０００４】半導体チップ２６のＡｌ電極上には突起電
極２７が形成されている。突起電極２７は金が用いられ
る場合が多いが、これに限定されるものではない。ま
た、突起電極の形成方法として、電解メッキや無電解メ
ッキ、あるいはワイヤーボンドを利用したワイヤーバン
プなどが知られている。
極２７が形成されている。突起電極２７は金が用いられ
る場合が多いが、これに限定されるものではない。ま
た、突起電極の形成方法として、電解メッキや無電解メ
ッキ、あるいはワイヤーボンドを利用したワイヤーバン
プなどが知られている。
【０００５】回路基板２１上には配線パターンが形成さ
れている。半導体チップ２６の電極と対応する位置に、
回路基板２１の電極２２が形成されている。ＡＣＦ接続
の場合、回路基板２１の電極２２を覆うようにＡＣＦ２
４が貼り付けられる。液状熱硬化接着剤を用いた接続で
あれば、ディスペンスなどの手法により、回路基板２１
上に供給される（図１１）。
れている。半導体チップ２６の電極と対応する位置に、
回路基板２１の電極２２が形成されている。ＡＣＦ接続
の場合、回路基板２１の電極２２を覆うようにＡＣＦ２
４が貼り付けられる。液状熱硬化接着剤を用いた接続で
あれば、ディスペンスなどの手法により、回路基板２１
上に供給される（図１１）。
【０００６】フリップチップボンダーなどの半導体チッ
プ搭載装置により、半導体チップ２６の電極２７と回路
基板２１の電極２２が位置合わせされ、回路基板２１上
に半導体チップ２６が搭載される。図中符号２５はボン
ディングツールを示す。この時、加圧、加熱などの所定
の条件で、樹脂を押し広げるとともに、硬化させること
で、半導体チップ２６は回路基板２１上に固定され、半
導体チップ２６の突起電極２７と回路基板２１の電極２
２が接触し、導通が得られる。
プ搭載装置により、半導体チップ２６の電極２７と回路
基板２１の電極２２が位置合わせされ、回路基板２１上
に半導体チップ２６が搭載される。図中符号２５はボン
ディングツールを示す。この時、加圧、加熱などの所定
の条件で、樹脂を押し広げるとともに、硬化させること
で、半導体チップ２６は回路基板２１上に固定され、半
導体チップ２６の突起電極２７と回路基板２１の電極２
２が接触し、導通が得られる。
【０００７】
【発明が解決しようとする課題】ＡＣＦやＡＣＰなどの
接着樹脂を介して、半導体チップ２６を回路基板２１に
フリップチップ接続する場合には次のような問題があ
る。
接着樹脂を介して、半導体チップ２６を回路基板２１に
フリップチップ接続する場合には次のような問題があ
る。
【０００８】即ち、半導体チップ２６を回路基板２１に
搭載する際、加熱、加圧により、接着樹脂が流動し、接
着樹脂をチップ下部に押し広げ、チップ外に排出し、樹
脂はみ出し部を形成する。このとき、接着剤中や接着剤
とチップとの間或いは接着剤と回路基板との間に気泡が
生じる。
搭載する際、加熱、加圧により、接着樹脂が流動し、接
着樹脂をチップ下部に押し広げ、チップ外に排出し、樹
脂はみ出し部を形成する。このとき、接着剤中や接着剤
とチップとの間或いは接着剤と回路基板との間に気泡が
生じる。
【０００９】この気泡の発生原因は、ＡＦＣの張り付け
時やＡＦＰ等の接着樹脂を回路基板に塗布したときに巻
き込む気泡２８や、加熱により樹脂或いは回路基板より
発生するガス或いは樹脂がチップ下部より外に排出され
る過程で巻き込まれる気泡２８などがある。
時やＡＦＰ等の接着樹脂を回路基板に塗布したときに巻
き込む気泡２８や、加熱により樹脂或いは回路基板より
発生するガス或いは樹脂がチップ下部より外に排出され
る過程で巻き込まれる気泡２８などがある。
【００１０】このように樹脂２４内部に気泡２８を含ん
でいる場合、この部分に空気中の湿気を吸湿し、半田付
けリフロー時にポップコーン現象といわれる、膨れや剥
離などを生じ、場合によってはフリップチップ接続部の
導通不良などの問題が生じる。
でいる場合、この部分に空気中の湿気を吸湿し、半田付
けリフロー時にポップコーン現象といわれる、膨れや剥
離などを生じ、場合によってはフリップチップ接続部の
導通不良などの問題が生じる。
【００１１】従来技術の課題の説明に供する図である図
１２（ａ）、（ｂ）に示すように、特に半導体チップを
フリップチップ接続後に樹脂封止されたパッケージの場
合、気泡内に吸湿した水分の逃げる経路が無く、チップ
と回路基板との間などで剥離３１をより生じ易くなる。
また、樹脂封止型の半導体装置の場合、図１２（ｂ）に
示すように、半導体チップ２６と回路基板２１との間な
どで剥離３１が生じる他、封止樹脂３０にクラック３２
が生じる。
１２（ａ）、（ｂ）に示すように、特に半導体チップを
フリップチップ接続後に樹脂封止されたパッケージの場
合、気泡内に吸湿した水分の逃げる経路が無く、チップ
と回路基板との間などで剥離３１をより生じ易くなる。
また、樹脂封止型の半導体装置の場合、図１２（ｂ）に
示すように、半導体チップ２６と回路基板２１との間な
どで剥離３１が生じる他、封止樹脂３０にクラック３２
が生じる。
【００１２】この気泡は、チップ下部より外部に排出さ
れた樹脂中により多く含まれているため、チップエッジ
部付近やはみ出し部に多く見られる。また、多くの半導
体チップの電極はチップの周辺部に形成されているた
め、フリップチップ接続部の導通不良につながりやす
い。
れた樹脂中により多く含まれているため、チップエッジ
部付近やはみ出し部に多く見られる。また、多くの半導
体チップの電極はチップの周辺部に形成されているた
め、フリップチップ接続部の導通不良につながりやす
い。
【００１３】このポップコーン現象を防止する手段は、
フリップチップ接続法ではないが、ワイヤーボンディン
グ法による実装体においては、特開平４−１７１９６９
号公報や、特開平１１−２６６２７号公報に開示されて
いる。
フリップチップ接続法ではないが、ワイヤーボンディン
グ法による実装体においては、特開平４−１７１９６９
号公報や、特開平１１−２６６２７号公報に開示されて
いる。
【００１４】特開平４−１７１９６９号公報では、チッ
プとワイヤーボンディングの接続パッドとの間に貫通孔
を形成することで、液状の封止樹脂をポッティングする
際に発生する気泡を防止する構成となっている。
プとワイヤーボンディングの接続パッドとの間に貫通孔
を形成することで、液状の封止樹脂をポッティングする
際に発生する気泡を防止する構成となっている。
【００１５】また、特開平１１−２６６２７号公報で
は、半導体チップを搭載する領域に貫通孔を形成し、貫
通孔を塞がないように接着剤を供給し、貫通孔を塞がな
いように、半導体チップを接着する構成となっている。
は、半導体チップを搭載する領域に貫通孔を形成し、貫
通孔を塞がないように接着剤を供給し、貫通孔を塞がな
いように、半導体チップを接着する構成となっている。
【００１６】 上述の従来技術は、いずれもワイヤーボ
ンディング法によるものであり、フリップチップ接続に
適用できるものではない。即ち、特開平４−１７１９６
９号公報では、液状のポッティング樹脂を塗布する際に
生ずる気泡を貫通孔から抜く構成であるため、ＡＣＦや
ＡＣＰなどのチップと基板との界面から押し上げられた
接着剤中の気泡を抜くことはできない。また、特開平１
１−２６６２７号公報では、半導体チップの搭載部に貫
通孔を形成しているが、回路基板の配線レイアウトの自
由度が小さくなり、また、接着樹脂が押しつぶされるの
で、接着樹脂は横方向に強くはみ出す。フリップチップ
の接続は加圧が大きいので、貫通孔を通過して裏面へは
み出すとステージとチップとが接着し、取り外せなくな
る。また、フリップチップ接続時の特有のチップエッジ
付近に発生する気泡対策にはならない。
ンディング法によるものであり、フリップチップ接続に
適用できるものではない。即ち、特開平４−１７１９６
９号公報では、液状のポッティング樹脂を塗布する際に
生ずる気泡を貫通孔から抜く構成であるため、ＡＣＦや
ＡＣＰなどのチップと基板との界面から押し上げられた
接着剤中の気泡を抜くことはできない。また、特開平１
１−２６６２７号公報では、半導体チップの搭載部に貫
通孔を形成しているが、回路基板の配線レイアウトの自
由度が小さくなり、また、接着樹脂が押しつぶされるの
で、接着樹脂は横方向に強くはみ出す。フリップチップ
の接続は加圧が大きいので、貫通孔を通過して裏面へは
み出すとステージとチップとが接着し、取り外せなくな
る。また、フリップチップ接続時の特有のチップエッジ
付近に発生する気泡対策にはならない。
【００１７】
【課題を解決するための手段】本発明のフリップチップ
型半導体装置は、第１の電極を有する半導体チップと該
半導体チップと対向する面に前記第１の電極と対向する
位置に第２の電極を有する回路基板とを接続用樹脂を介
してフリップチップ方式にて、電気的に接続するフリッ
プチップ構造半導体装置において、前記半導体チップ外
周端より外側であり、且つ、前記接続用樹脂が前記回路
基板を覆う領域内に少なくとも一部が位置する貫通孔が
前記回路基板に設けられたことを特徴とするものであ
る。
型半導体装置は、第１の電極を有する半導体チップと該
半導体チップと対向する面に前記第１の電極と対向する
位置に第２の電極を有する回路基板とを接続用樹脂を介
してフリップチップ方式にて、電気的に接続するフリッ
プチップ構造半導体装置において、前記半導体チップ外
周端より外側であり、且つ、前記接続用樹脂が前記回路
基板を覆う領域内に少なくとも一部が位置する貫通孔が
前記回路基板に設けられたことを特徴とするものであ
る。
【００１８】また、本発明のフリップチップ型半導体装
置は、２つの前記貫通孔の間隔が、半導体チップ辺にお
いて、端部よりも中央部において、狭くなっていること
が望ましい。
置は、２つの前記貫通孔の間隔が、半導体チップ辺にお
いて、端部よりも中央部において、狭くなっていること
が望ましい。
【００１９】また、本発明のフリップチップ型半導体装
置は、前記貫通孔の半径が、半導体チップの角部よりも
該半導体チップ辺の中央部において、大きくなっている
ことが望ましい。
置は、前記貫通孔の半径が、半導体チップの角部よりも
該半導体チップ辺の中央部において、大きくなっている
ことが望ましい。
【００２０】また、本発明のフリップチップ型半導体装
置は、前記半導体チップを樹脂封止してもよい。
置は、前記半導体チップを樹脂封止してもよい。
【００２１】更に、本発明のフリップチップ型半導体装
置についての製造方法において、体チップを回路基板に
フリップチップ方式にて電気的に接続した後、半導体チ
ップ搭載面と反対面から前記回路基板の前記半導体チッ
プエッジと接続用樹脂塗布面端との間の領域に、少なく
とも一部が位置する貫通孔を形成することが望ましい。
置についての製造方法において、体チップを回路基板に
フリップチップ方式にて電気的に接続した後、半導体チ
ップ搭載面と反対面から前記回路基板の前記半導体チッ
プエッジと接続用樹脂塗布面端との間の領域に、少なく
とも一部が位置する貫通孔を形成することが望ましい。
【００２２】
【発明の実施の形態】以下、実施の形態に基づいて、本
発明のフリップチップ型半導体装置及びその製造方法を
詳細に説明する。
発明のフリップチップ型半導体装置及びその製造方法を
詳細に説明する。
【００２３】図1は本発明の第1の実施例のフリップチッ
プ型半導体装置の製造工程図、図2は本発明の第１の実
施例に用いる回路基板の裏面図、図3は本発明の作用の
説明に供する図、図４は本発明の第2の実施例のフリッ
プチップ型半導体装置の構造断面図、図5は本発明の第3
の実施例に用いる回路基板の裏面図、図６は本発明の第
３の実施例のフリップチップ型半導体装置の製造工程
図、図７は本発明の第４の実施例のフリップチップ型半
導体装置の製造工程図、図８は本発明の第４の実施例に
用いる回路基板の裏面図、図９は本発明の第５の実施例
のフリップチップ型半導体装置の製造工程図、図１０は
本発明の第６の実施例に用いる回路基板の裏面図であ
る。図１乃至図１０において、１は回路基板、２は回路
基板上に形成された電極、３は水分排出用の貫通孔、４
はＡＣＦ、５はボンディングツール、５ａは加熱ツー
ル、６は半導体チップ、７は半導体チップに設けられた
電極、８は気泡、９は外部接続電極用貫通孔、１０は封
止樹脂、１１は外部接続電極、１２はＡＣＰ（液状の熱
硬化性接着剤）、１３はソルダーレジスト、１４はディ
スペンサー、１５はマスクを示す。
プ型半導体装置の製造工程図、図2は本発明の第１の実
施例に用いる回路基板の裏面図、図3は本発明の作用の
説明に供する図、図４は本発明の第2の実施例のフリッ
プチップ型半導体装置の構造断面図、図5は本発明の第3
の実施例に用いる回路基板の裏面図、図６は本発明の第
３の実施例のフリップチップ型半導体装置の製造工程
図、図７は本発明の第４の実施例のフリップチップ型半
導体装置の製造工程図、図８は本発明の第４の実施例に
用いる回路基板の裏面図、図９は本発明の第５の実施例
のフリップチップ型半導体装置の製造工程図、図１０は
本発明の第６の実施例に用いる回路基板の裏面図であ
る。図１乃至図１０において、１は回路基板、２は回路
基板上に形成された電極、３は水分排出用の貫通孔、４
はＡＣＦ、５はボンディングツール、５ａは加熱ツー
ル、６は半導体チップ、７は半導体チップに設けられた
電極、８は気泡、９は外部接続電極用貫通孔、１０は封
止樹脂、１１は外部接続電極、１２はＡＣＰ（液状の熱
硬化性接着剤）、１３はソルダーレジスト、１４はディ
スペンサー、１５はマスクを示す。
【００２４】本発明では、チップエッジ部付近に多くの
気泡を含んでいても、膨れや剥離を防止するために、以
下のような構成とする。
気泡を含んでいても、膨れや剥離を防止するために、以
下のような構成とする。
【００２５】チップエッジ部に相当する回路基板に貫通
孔を形成する。貫通孔を形成する位置は、接着樹脂がチ
ップ外に排出された部分が望ましい。樹脂の種類や量、
回路基板の構成により樹脂の排出量は異なるため、最適
な位置に形成する必要がある。
孔を形成する。貫通孔を形成する位置は、接着樹脂がチ
ップ外に排出された部分が望ましい。樹脂の種類や量、
回路基板の構成により樹脂の排出量は異なるため、最適
な位置に形成する必要がある。
【００２６】通常樹脂の排出量は、チップの側面から這
い上がった樹脂がチップ裏面に到達しない程度であるの
で、チップエッジより０．１〜１．０ｍｍ程度はみ出
す。この部分に貫通孔を形成する。
い上がった樹脂がチップ裏面に到達しない程度であるの
で、チップエッジより０．１〜１．０ｍｍ程度はみ出
す。この部分に貫通孔を形成する。
【００２７】この貫通孔により、チップエッジ部に生じ
た気泡に吸湿された水分が、外部に逃げやすくなり、水
分の気化膨張による膨れや剥離を防止することができ
る。また、接着樹脂はチップの辺の中央部付近が最もは
み出し量が多く、気泡も多く見られるため、辺の中央部
付近には貫通孔の密度を高くしたり、開口率を高くする
ことで効果を高めることができる。
た気泡に吸湿された水分が、外部に逃げやすくなり、水
分の気化膨張による膨れや剥離を防止することができ
る。また、接着樹脂はチップの辺の中央部付近が最もは
み出し量が多く、気泡も多く見られるため、辺の中央部
付近には貫通孔の密度を高くしたり、開口率を高くする
ことで効果を高めることができる。
【００２８】貫通孔が樹脂により塞がった場合であって
も、水分が樹脂内を移動し、貫通孔を通じて外部に排出
される効果がある。これはリフロー接続の予熱や加熱時
に水分が、セラミックやガラス基材、あるいはポリイミ
ドやガラスエポキシ等の基材中よりも、接着樹脂中を透
過し、外部に排出されやすいためである。
も、水分が樹脂内を移動し、貫通孔を通じて外部に排出
される効果がある。これはリフロー接続の予熱や加熱時
に水分が、セラミックやガラス基材、あるいはポリイミ
ドやガラスエポキシ等の基材中よりも、接着樹脂中を透
過し、外部に排出されやすいためである。
【００２９】本発明は、ＡＣＦやＡＣＰなどの接着樹脂
を用いたフリップチップ接続に特有のはみ出し部分付近
に発生する気泡の吸湿によるポップコーン現象を防止す
ることが目的であり、貫通孔の形成位置をチップエッジ
部付近にするものである。
を用いたフリップチップ接続に特有のはみ出し部分付近
に発生する気泡の吸湿によるポップコーン現象を防止す
ることが目的であり、貫通孔の形成位置をチップエッジ
部付近にするものである。
【００３０】つまり、半導体チップのエッジから±１ｍ
ｍ以内に貫通孔を形成することで、チップエッジ部付近
に生じた気泡が吸湿しても、リフロー時に水分が貫通孔
を通じて、外部に排出されやすくなるため、膨れや剥離
などのポップコーン現象を防ぐことが可能となる。ま
た、通常接着樹脂は、半導体チップの辺の中央部が最も
はみ出し量が大きく、同心円状に広がるため、辺の中央
部で、隣接する貫通孔３、３の間隔を狭くし、密度を高
めたり、貫通孔３の径を大きくすることで、より大きな
効果が得られるものである。
ｍ以内に貫通孔を形成することで、チップエッジ部付近
に生じた気泡が吸湿しても、リフロー時に水分が貫通孔
を通じて、外部に排出されやすくなるため、膨れや剥離
などのポップコーン現象を防ぐことが可能となる。ま
た、通常接着樹脂は、半導体チップの辺の中央部が最も
はみ出し量が大きく、同心円状に広がるため、辺の中央
部で、隣接する貫通孔３、３の間隔を狭くし、密度を高
めたり、貫通孔３の径を大きくすることで、より大きな
効果が得られるものである。
【００３１】図１の示すように、回路基板１には半導体
チップ６の電極７に対応した位置に配線の一部となる電
極２が形成されている。回路基板１は７５〜９０μｍの
厚みのポリイミドをベースとした基板で、接着剤（図示
せず）を介して、Ｃｕ箔が貼り付けられ、パターニング
されている。通常、回路基板１の配線はＣｕ配線にＮｉ
メッキ及び金メッキを順次施したものが多く用いられて
いる。配線の厚みは１５〜４０μｍ程度である。図２に
示すように、半導体チップ６の周辺には貫通孔３が複数
個形成されている。貫通孔３の形成位置は、チップエッ
ジの少なくとも一部が外側に位置すればよく、配線の引
き回しに合わせて形成すればよい。本発明の効果を十分
に発揮するためには、ＡＣＦなどの接着用の樹脂中に気
泡が多く含まれている部分に形成する。したがって、概
ねチップエッジの±１ｍｍ以内、好ましくは±０．５ｍ
ｍ以内に形成する。
チップ６の電極７に対応した位置に配線の一部となる電
極２が形成されている。回路基板１は７５〜９０μｍの
厚みのポリイミドをベースとした基板で、接着剤（図示
せず）を介して、Ｃｕ箔が貼り付けられ、パターニング
されている。通常、回路基板１の配線はＣｕ配線にＮｉ
メッキ及び金メッキを順次施したものが多く用いられて
いる。配線の厚みは１５〜４０μｍ程度である。図２に
示すように、半導体チップ６の周辺には貫通孔３が複数
個形成されている。貫通孔３の形成位置は、チップエッ
ジの少なくとも一部が外側に位置すればよく、配線の引
き回しに合わせて形成すればよい。本発明の効果を十分
に発揮するためには、ＡＣＦなどの接着用の樹脂中に気
泡が多く含まれている部分に形成する。したがって、概
ねチップエッジの±１ｍｍ以内、好ましくは±０．５ｍ
ｍ以内に形成する。
【００３２】回路基板１の配線ピッチや引き回しにより
その径は決定されるが、概ね５０〜３００μｍ程度であ
る。貫通孔３の形成方法としては、ドリルやレーザーな
どが用いられるが、どのような形成方法を用いてもよ
い。貫通孔の形状は、円以外の矩形等でも問題ない。
その径は決定されるが、概ね５０〜３００μｍ程度であ
る。貫通孔３の形成方法としては、ドリルやレーザーな
どが用いられるが、どのような形成方法を用いてもよ
い。貫通孔の形状は、円以外の矩形等でも問題ない。
【００３３】回路基板１上には電極２部分を覆うように
異方導電性接着フィルム（以下、「ＡＣＦ」という）４が
貼り付けられている。ＡＣＦ４は図１（ａ）に示すよう
に加熱ツール５ａにより圧着されるため、配線の段差
（図1（ｂ）においては電極２、２間）で空気を挟み込
んだ状態で貼り付けられる。
異方導電性接着フィルム（以下、「ＡＣＦ」という）４が
貼り付けられている。ＡＣＦ４は図１（ａ）に示すよう
に加熱ツール５ａにより圧着されるため、配線の段差
（図1（ｂ）においては電極２、２間）で空気を挟み込
んだ状態で貼り付けられる。
【００３４】次に、回路基板１の電極２と半導体チップ
６の電極７をフリップチップボンダーなどの搭載装置を
用いて位置合わせを行ない、回路基板１上に半導体チッ
プ６を搭載する。この時、所定の圧力と加熱によりＡＣ
Ｆ４は流動し、半導体チップ６と回路基板１間から余分
なＡＣＦ４が排出されるとともに硬化が進行する。半導
体チップ６中央部付近に存在した気泡８や、加熱により
発生したガスによる気泡、或いは、ＡＣＦ４中から発生
したガスによる気泡８ａ等がＡＣＦ４と共に排出される
が、チップエッジ部やはみ出し部４ａには残ってしまう
（図１（ｃ））。
６の電極７をフリップチップボンダーなどの搭載装置を
用いて位置合わせを行ない、回路基板１上に半導体チッ
プ６を搭載する。この時、所定の圧力と加熱によりＡＣ
Ｆ４は流動し、半導体チップ６と回路基板１間から余分
なＡＣＦ４が排出されるとともに硬化が進行する。半導
体チップ６中央部付近に存在した気泡８や、加熱により
発生したガスによる気泡、或いは、ＡＣＦ４中から発生
したガスによる気泡８ａ等がＡＣＦ４と共に排出される
が、チップエッジ部やはみ出し部４ａには残ってしまう
（図１（ｃ））。
【００３５】こうして得られたフリップチップ型半導体
装置を吸湿リフローテストの実施や室内に保存すること
で、フリップチップ型半導体装置は吸湿する。空気中の
水分は密着力の弱い界面や気泡などに多く貯えられ、リ
フロー接続時に気化、膨張し、界面はや膨れなどを生じ
る。
装置を吸湿リフローテストの実施や室内に保存すること
で、フリップチップ型半導体装置は吸湿する。空気中の
水分は密着力の弱い界面や気泡などに多く貯えられ、リ
フロー接続時に気化、膨張し、界面はや膨れなどを生じ
る。
【００３６】しかしながら、本発明では、気泡の発生す
る位置の回路基板に貫通孔を形成しているため、接着樹
脂中の気泡に貯えられた水分が接着樹脂４、４ａ中を移
動し、貫通孔３を通じて外部に排出されるため、界面剥
離や膨れを生ずることがない（図３）。
る位置の回路基板に貫通孔を形成しているため、接着樹
脂中の気泡に貯えられた水分が接着樹脂４、４ａ中を移
動し、貫通孔３を通じて外部に排出されるため、界面剥
離や膨れを生ずることがない（図３）。
【００３７】ここでは、ポリイミドをベースとした基板
を前提に説明してきたが、ガラスエポキシ基板や各種セ
ラミック基板、ガラス基板であっても同様の効果が得ら
れる。特に、セラミック基板やガラス基板などの水分を
透過しにくい基材を用いた場合は、接着樹脂中の水分が
移動し、貫通孔３から排出される効果が高い。
を前提に説明してきたが、ガラスエポキシ基板や各種セ
ラミック基板、ガラス基板であっても同様の効果が得ら
れる。特に、セラミック基板やガラス基板などの水分を
透過しにくい基材を用いた場合は、接着樹脂中の水分が
移動し、貫通孔３から排出される効果が高い。
【００３８】また、第２の実施例として、本発明は、図
４に示すように、半導体チップ６と回路基板１のチップ
搭載面が、モールド樹脂１０により樹脂封止されパッケ
ージ化されたフリップチップ実装体にも適用可能であ
る。このような封止構造体では、リフロー時に気化、膨
張した水分の逃げ道がないため、モールド樹脂１０内部
や回路基板１とモールド樹脂界面、或いは半導体チップ
６とＡＣＦ４界面などで剥離を生じ易くなるが、本発明
では、気泡の発生する位置の回路基板１に貫通孔３を形
成しているため、接着樹脂中の気泡に貯えられた水分が
接着樹脂中を移動し、貫通孔３を通じて外部に排出され
るため、界面剥離や膨れを生ずることがない。尚、図４
は第１の実施例と同様に、ＡＣＦ４を用いて半導体チッ
プ６が回路基板１に接続されている。回路基板１には貫
通孔３が形成されており、外部接続電極用貫通孔９を通
して、外部接続電極１１が回路基板１の配線と接続され
ている。
４に示すように、半導体チップ６と回路基板１のチップ
搭載面が、モールド樹脂１０により樹脂封止されパッケ
ージ化されたフリップチップ実装体にも適用可能であ
る。このような封止構造体では、リフロー時に気化、膨
張した水分の逃げ道がないため、モールド樹脂１０内部
や回路基板１とモールド樹脂界面、或いは半導体チップ
６とＡＣＦ４界面などで剥離を生じ易くなるが、本発明
では、気泡の発生する位置の回路基板１に貫通孔３を形
成しているため、接着樹脂中の気泡に貯えられた水分が
接着樹脂中を移動し、貫通孔３を通じて外部に排出され
るため、界面剥離や膨れを生ずることがない。尚、図４
は第１の実施例と同様に、ＡＣＦ４を用いて半導体チッ
プ６が回路基板１に接続されている。回路基板１には貫
通孔３が形成されており、外部接続電極用貫通孔９を通
して、外部接続電極１１が回路基板１の配線と接続され
ている。
【００３９】次に第３の実施例について、図５乃至図７
を用いて説明する。
を用いて説明する。
【００４０】回路基板１は第１の実施例と同様である
が、図５に示すように、チップの辺の中央部付近に貫通
孔３の密度が高くなるように形成した。本実施例におい
ては、図６（ａ）に示すように、回路基板１のチップ搭
載部にエポキシを主成分とする液状の熱硬化性接着剤１
２がディスペンサー１４等を用いて塗布されている。導
電性粒子を含むものは異方性導電性ペースト（ＡＣＰ）
と呼ばれるものが市販されているが、導電性粒子を含ま
ない接着剤でもよい。
が、図５に示すように、チップの辺の中央部付近に貫通
孔３の密度が高くなるように形成した。本実施例におい
ては、図６（ａ）に示すように、回路基板１のチップ搭
載部にエポキシを主成分とする液状の熱硬化性接着剤１
２がディスペンサー１４等を用いて塗布されている。導
電性粒子を含むものは異方性導電性ペースト（ＡＣＰ）
と呼ばれるものが市販されているが、導電性粒子を含ま
ない接着剤でもよい。
【００４１】回路基板１の電極２と半導体チップ６の電
極７をフリップチップボンダーなどの搭載装置を用いて
位置あわせを行ない、回路基板１上に半導体チップ６を
搭載する。図６（ｂ）に示すように、チップ６により液
状の接着剤１２は押し広げられ、チップ６と回路基板１
との間から余分な接着剤１２が排出される。同時に加熱
することで接着剤が硬化される。この時、チップ下部の
気泡８は接着剤１２と共に排出され、チップエッジ部付
近やはみ出し部１２ａに溜まる。
極７をフリップチップボンダーなどの搭載装置を用いて
位置あわせを行ない、回路基板１上に半導体チップ６を
搭載する。図６（ｂ）に示すように、チップ６により液
状の接着剤１２は押し広げられ、チップ６と回路基板１
との間から余分な接着剤１２が排出される。同時に加熱
することで接着剤が硬化される。この時、チップ下部の
気泡８は接着剤１２と共に排出され、チップエッジ部付
近やはみ出し部１２ａに溜まる。
【００４２】はみ出しの形状を図５（ｂ）に示す。チッ
プ外に排出された接着剤は同心円状に広がるため、半導
体チップ６の辺の中央部が最も大きくはみ出し、角部で
のはみ出しが小さくなる。気泡が含まれるはみ出し部１
２ａの下部により多くの貫通孔３を形成しているため、
リフロー時に水分が貫通孔３から排出される。
プ外に排出された接着剤は同心円状に広がるため、半導
体チップ６の辺の中央部が最も大きくはみ出し、角部で
のはみ出しが小さくなる。気泡が含まれるはみ出し部１
２ａの下部により多くの貫通孔３を形成しているため、
リフロー時に水分が貫通孔３から排出される。
【００４３】液状の熱硬化性接着剤を用いた場合を説明
したが、ＡＣＦなどのフィルム状の接着剤であっても、
同様に同心円状に広がるため、半導体チップの辺の中央
でのはみ出しが大きくなり、本発明の効果がある。
したが、ＡＣＦなどのフィルム状の接着剤であっても、
同様に同心円状に広がるため、半導体チップの辺の中央
でのはみ出しが大きくなり、本発明の効果がある。
【００４４】なお、貫通孔がＡＣＰなどの封止材により
塞がったとしても、本発明の効果は得られる。回路基板
の基材を通しては水分が逃げ難いが、エポキシ樹脂内は
比較的水分が移動しやすく、リフローの予熱時や昇温の
過程で貫通孔を通じて水分が排出されるためである。
塞がったとしても、本発明の効果は得られる。回路基板
の基材を通しては水分が逃げ難いが、エポキシ樹脂内は
比較的水分が移動しやすく、リフローの予熱時や昇温の
過程で貫通孔を通じて水分が排出されるためである。
【００４５】次に、第４の実施例について、図７及び図
８を用いて説明する。
８を用いて説明する。
【００４６】本実施例では、第１の実施例と同様に回路
基板１上にＡＣＦ４が貼り付けられているが、図８に示
すようにチップ６の辺の中央部付近にいくほど開口径の
大きな貫通孔３が形成されている。
基板１上にＡＣＦ４が貼り付けられているが、図８に示
すようにチップ６の辺の中央部付近にいくほど開口径の
大きな貫通孔３が形成されている。
【００４７】まず、図７に示すように、回路基板１の電
極２と半導体チップ６の電極７をフリップチップボンダ
ーなどの搭載装置を用いて、位置合わせを行ない、回路
基板１上に半導体チップ６を搭載する。回路基板１の配
線上にはソルダーレジスト１３が形成されており、配線
の段差は比較的小さくなっているため、気泡の巻き込み
は低減されている。しかし、基板１のチップエッジにお
ける電極２ａ部分は配線の段差とソルダーレジスト１３
の段差が加わり、大きな段差ができるため、気泡８の巻
き込みが大きくなっている。所定の圧力と加熱によりＡ
ＣＦ４は流動し、チップ６と回路基板１との間から余分
なＡＣＦ４が排出されると共に硬化が進行する。チップ
中央部付近に存在した気泡もＡＣＦ４と共に排出される
が、電極部付近の気泡と共にチップエッジ部やフィレッ
ト部に残ってしまう。
極２と半導体チップ６の電極７をフリップチップボンダ
ーなどの搭載装置を用いて、位置合わせを行ない、回路
基板１上に半導体チップ６を搭載する。回路基板１の配
線上にはソルダーレジスト１３が形成されており、配線
の段差は比較的小さくなっているため、気泡の巻き込み
は低減されている。しかし、基板１のチップエッジにお
ける電極２ａ部分は配線の段差とソルダーレジスト１３
の段差が加わり、大きな段差ができるため、気泡８の巻
き込みが大きくなっている。所定の圧力と加熱によりＡ
ＣＦ４は流動し、チップ６と回路基板１との間から余分
なＡＣＦ４が排出されると共に硬化が進行する。チップ
中央部付近に存在した気泡もＡＣＦ４と共に排出される
が、電極部付近の気泡と共にチップエッジ部やフィレッ
ト部に残ってしまう。
【００４８】次に、図７（ｃ）に示すように、このフリ
ップチップ型半導体装置をトランスファモールドにより
樹脂封止し、回転基板裏面の外部電極取り出し部に半田
ボール１１を形成することで、ボールグリッドアレイの
ような半導体パッケージが得られる。半導体パッケージ
のチップエッジ部付近の気泡に空気中の水分を吸湿し貯
えられた水分はリフロー接続時に気化、膨張しようとす
るが、リフローの予熱部等で回路基板に形成された貫通
孔３より水分が排出されるため、ポップコーン現象の発
生はなく、高い信頼性が確保できる。
ップチップ型半導体装置をトランスファモールドにより
樹脂封止し、回転基板裏面の外部電極取り出し部に半田
ボール１１を形成することで、ボールグリッドアレイの
ような半導体パッケージが得られる。半導体パッケージ
のチップエッジ部付近の気泡に空気中の水分を吸湿し貯
えられた水分はリフロー接続時に気化、膨張しようとす
るが、リフローの予熱部等で回路基板に形成された貫通
孔３より水分が排出されるため、ポップコーン現象の発
生はなく、高い信頼性が確保できる。
【００４９】次に第5の実施例について、図９を用いて
説明する。
説明する。
【００５０】図９は実施例４と同様の手法により作成し
たフリップチップ型半導体装置の回路基板側にマスク１
５を位置合わせし、レーザーにより貫通孔３ａを形成す
る工程を示した略図である。レーザーに限らずドリルに
よる貫通孔３ａの形成など、他の手法を用いてもよい。
また、フリップチップ型半導体装置は実施例４以外の実
施例におけるフリップチップ型半導体装置においても適
用可能である。
たフリップチップ型半導体装置の回路基板側にマスク１
５を位置合わせし、レーザーにより貫通孔３ａを形成す
る工程を示した略図である。レーザーに限らずドリルに
よる貫通孔３ａの形成など、他の手法を用いてもよい。
また、フリップチップ型半導体装置は実施例４以外の実
施例におけるフリップチップ型半導体装置においても適
用可能である。
【００５１】フリップチップ実装後に貫通孔３を形成す
ることで、貫通孔３が接着樹脂で塞がることなく、ま
た、一部の気泡が開口するなど、リフロー時の水分がよ
り抜けやすい構造となる。
ることで、貫通孔３が接着樹脂で塞がることなく、ま
た、一部の気泡が開口するなど、リフロー時の水分がよ
り抜けやすい構造となる。
【００５２】また、本発明において、図１１に示すよう
に回路基板のチップエッジ接触領域上に貫通孔３を設け
てもよい。
に回路基板のチップエッジ接触領域上に貫通孔３を設け
てもよい。
【００５３】以上、本発明は、フリップチップ方式を用
いて、回路基板に半導体チップを搭載する半導体装置に
おいて、少なくとも半導体チップ６のエッジより外側
に、少なくとも一部が位置する貫通孔３を回路基板１に
設けていればよく、上述の実施例に記載の貫通孔３の形
状、配列と回路基板１及び半導体チップの接続方法（Ａ
ＣＦを用いるか、ＡＣＰを用いるか、またはソルダーレ
ジストを用いるか否か）との組み合わせは上述の実施例
に限定されるものではない。
いて、回路基板に半導体チップを搭載する半導体装置に
おいて、少なくとも半導体チップ６のエッジより外側
に、少なくとも一部が位置する貫通孔３を回路基板１に
設けていればよく、上述の実施例に記載の貫通孔３の形
状、配列と回路基板１及び半導体チップの接続方法（Ａ
ＣＦを用いるか、ＡＣＰを用いるか、またはソルダーレ
ジストを用いるか否か）との組み合わせは上述の実施例
に限定されるものではない。
【００５４】
【発明の効果】以上、詳細に説明したように、本発明
の、第１の電極を有する半導体チップと該半導体チップ
と対向する面に前記第１の電極と対向する位置に第２の
電極を有する回路基板とを接続用樹脂を介してフリップ
チップ方式にて、電気的に接続するフリップチップ構造
半導体装置において、前記半導体チップ外周端より外側
であり、且つ、前記接続用樹脂が前記回路基板を覆う領
域内に少なくとも一部が位置する貫通孔が前記回路基板
に設けられたことフリップチップ構造の半導体装置を用
いることによって、また、本発明のように、２つの前記
貫通孔の間隔が、半導体チップ辺において、端部よりも
中央部において狭くなるようにすることによって、より
効率的に水分を排出することができるので、ポップコー
ン現象を抑制することができる。
の、第１の電極を有する半導体チップと該半導体チップ
と対向する面に前記第１の電極と対向する位置に第２の
電極を有する回路基板とを接続用樹脂を介してフリップ
チップ方式にて、電気的に接続するフリップチップ構造
半導体装置において、前記半導体チップ外周端より外側
であり、且つ、前記接続用樹脂が前記回路基板を覆う領
域内に少なくとも一部が位置する貫通孔が前記回路基板
に設けられたことフリップチップ構造の半導体装置を用
いることによって、また、本発明のように、２つの前記
貫通孔の間隔が、半導体チップ辺において、端部よりも
中央部において狭くなるようにすることによって、より
効率的に水分を排出することができるので、ポップコー
ン現象を抑制することができる。
【００５５】また、本発明のように、フリップチップ構
造半導体装置は、前記貫通孔の半径が、半導体チップの
角部よりも該半導体チップ辺の中央部において大きくす
ることによって、更により効率的に水分を排出すること
ができるので、ポップコーン現象を抑制することができ
る。
造半導体装置は、前記貫通孔の半径が、半導体チップの
角部よりも該半導体チップ辺の中央部において大きくす
ることによって、更により効率的に水分を排出すること
ができるので、ポップコーン現象を抑制することができ
る。
【００５６】また、本発明のように、半導体チップを樹
脂封止することによって、プリント基板等に実装し、携
帯電話等に組み込まれても、半導体チップ等を保護する
ことができる。
脂封止することによって、プリント基板等に実装し、携
帯電話等に組み込まれても、半導体チップ等を保護する
ことができる。
【００５７】更に、本発明のように、フリップチップ構
造半導体装置についての製造方法において、半導体チッ
プを回路基板にフリップチップ方式にて電気的に接続し
た後、半導体チップ搭載面と反対面から前記回路基板の
前記半導体チップエッジと接続用樹脂塗布面端との間の
領域に少なくとも一部が位置するように貫通孔を形成す
ることにより、貫通孔が接着用樹脂で塞がること無く、
また、一部の気泡が開口することができ、リフロー時の
水分が選り抜けやすい構造にすることができる。
造半導体装置についての製造方法において、半導体チッ
プを回路基板にフリップチップ方式にて電気的に接続し
た後、半導体チップ搭載面と反対面から前記回路基板の
前記半導体チップエッジと接続用樹脂塗布面端との間の
領域に少なくとも一部が位置するように貫通孔を形成す
ることにより、貫通孔が接着用樹脂で塞がること無く、
また、一部の気泡が開口することができ、リフロー時の
水分が選り抜けやすい構造にすることができる。
【図１】本発明の第１の実施例のフリップチップ型半導
体装置の製造工程図である。
体装置の製造工程図である。
【図2】本発明の第１の実施例に用いる回路基板の裏面
図である。
図である。
【図3】本発明の作用の説明に供する図である。
【図４】本発明の第2の実施例のフリップチップ型半導
体装置の構造断面図である。
体装置の構造断面図である。
【図5】（ａ）は本発明の第3の実施例に用いる、チップ
エッジの中央部において貫通孔密度が高くなっている回
路基板の裏面図であり、（ｂ）は同中央部において貫通
孔の径が大きくなっている回路基板の裏面図である。
エッジの中央部において貫通孔密度が高くなっている回
路基板の裏面図であり、（ｂ）は同中央部において貫通
孔の径が大きくなっている回路基板の裏面図である。
【図６】本発明の第３の実施例のフリップチップ型半導
体装置の製造工程図である。
体装置の製造工程図である。
【図７】本発明の第４の実施例のフリップチップ型半導
体装置の製造工程図である。
体装置の製造工程図である。
【図８】本発明の第４の実施例に用いる回路基板の裏面
図である。
図である。
【図９】本発明の第５の実施例のフリップチップ型半導
体装置の製造工程図である。
体装置の製造工程図である。
【図１０】本発明の第６の実施例に用いる回路基板の裏
面図である。
面図である。
【図１１】従来のフリップチップ型半導体装置の製造工
程図である。
程図である。
【図１２】従来技術の課題の説明に供する図である。
１ 回路基板
２ 回路基板上に形成された電極
３ 水分排出用の貫通孔
４ ＡＣＦ
５ ボンディングツール
５ａ 加熱ツール
６ 半導体チップ
７ 半導体チップに設けられた電極
８ 気泡
９ 外部接続電極用貫通孔
１０ 封止樹脂
１１ 外部接続電極
１２ ＡＣＰ（液状の熱硬化性接着剤）
１３ ソルダーレジスト
１４ ディスペンサー
１５ マスク
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開2000−183237（ＪＰ，Ａ)
特開 平11−26483（ＪＰ，Ａ)
特開 平11−26627（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12,23/28
H01L 21/56,21/60
Claims (5)
- 【請求項１】 第１の電極を有する半導体チップと該半
導体チップと対向する面に前記第１の電極と対向する位
置に第２の電極を有する回路基板とを接続用樹脂を介し
てフリップチップ方式にて、電気的に接続するフリップ
チップ型半導体装置において、 前記半導体チップ外周端より外側であり、且つ、前記接
続用樹脂が前記回路基板を覆う領域内に少なくとも一部
が位置する複数の貫通孔が前記回路基板に設けられ、２
つの前記貫通孔の間隔が、半導体チップ辺において、端
部よりも中央部において、狭くなっていることを特徴と
するフリップチップ型半導体装置。 - 【請求項２】 第１の電極を有する半導体チップと該半
導体チップと対向する面に前記第１の電極と対向する位
置に第２の電極を有する回路基板とを接続用樹脂を介し
てフリップチップ方式にて、電気的に接続するフリップ
チップ型半導体装置において、 前記半導体チップ外周端より外側であり、且つ、前記接
続用樹脂が前記回路基板を覆う領域内に少なくとも一部
が位置する複数の貫通孔が前記回路基板に設けられ、前
記貫通孔の半径が、半導体チップの角部よりも該半導体
チップ辺の中央部において、大きくなっていることを特
徴とするフリップチップ型半導体装置。 - 【請求項３】 ２つの前記貫通孔の間隔が、半導体チッ
プ辺において、端部よりも中央部において、狭くなって
いることを特徴とする、請求項２に記載のフリップチッ
プ型半導体装置。 - 【請求項４】 前記半導体チップを樹脂封止したことを
特徴とする、請求項１〜請求項３のいずれかに記載のフ
リップチップ型半導体装置。 - 【請求項５】 請求項１〜請求項４に記載のフリップチ
ップ型半導体装置の製造方法において、 半導体チップを回路基板にフリップチップ方式にて電気
的に接続した後、半導体チップ搭載面と反対面から前記
回路基板の前記半導体チップエッジと接続用樹脂塗布面
端との間の領域に、少なくとも一部が位置するように貫
通孔を形成することを特徴とする、フリップチップ型半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30649799A JP3485509B2 (ja) | 1999-10-28 | 1999-10-28 | フリップチップ型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30649799A JP3485509B2 (ja) | 1999-10-28 | 1999-10-28 | フリップチップ型半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127194A JP2001127194A (ja) | 2001-05-11 |
| JP3485509B2 true JP3485509B2 (ja) | 2004-01-13 |
Family
ID=17957747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30649799A Expired - Fee Related JP3485509B2 (ja) | 1999-10-28 | 1999-10-28 | フリップチップ型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3485509B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005076352A1 (ja) * | 2004-02-05 | 2005-08-18 | Renesas Technology Corp. | 半導体装置および半導体装置の製造方法 |
| JP2006019450A (ja) * | 2004-06-30 | 2006-01-19 | Sumitomo Metal Micro Devices Inc | 回路基板及び実装後基板 |
| JP4695148B2 (ja) | 2005-10-06 | 2011-06-08 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US8106521B2 (en) | 2006-10-19 | 2012-01-31 | Panasonic Corporation | Semiconductor device mounted structure with an underfill sealing-bonding resin with voids |
| JP4866779B2 (ja) * | 2007-04-24 | 2012-02-01 | トッパン・フォームズ株式会社 | 導電接続構造およびその製造方法 |
| JP5230580B2 (ja) * | 2009-11-09 | 2013-07-10 | パナソニック株式会社 | 半導体装置およびその実装方法 |
| JP7331521B2 (ja) * | 2019-07-24 | 2023-08-23 | Tdk株式会社 | 電子部品内蔵基板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1126483A (ja) * | 1997-06-30 | 1999-01-29 | Matsushita Electric Works Ltd | 樹脂封止半導体装置及びその樹脂封止方法 |
| JP3827407B2 (ja) * | 1997-07-03 | 2006-09-27 | 三井化学株式会社 | 半導体搭載用基板 |
| JP2000183237A (ja) * | 1998-12-10 | 2000-06-30 | Sony Corp | 半導体装置、プリント配線板及びその製造方法 |
-
1999
- 1999-10-28 JP JP30649799A patent/JP3485509B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001127194A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356453B1 (en) | Electronic package having flip chip integrated circuit and passive chip component | |
| US6546620B1 (en) | Flip chip integrated circuit and passive chip component package fabrication method | |
| JP3481117B2 (ja) | 半導体装置及びその製造方法 | |
| US6734557B2 (en) | Semiconductor device | |
| KR100272399B1 (ko) | 전자부품의 제조방법 및 이에 의해 제조된 전자부품 | |
| US8298874B2 (en) | Packaged electronic devices having die attach regions with selective thin dielectric layer | |
| JP3866033B2 (ja) | 半導体装置の製造方法 | |
| JP3485509B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2007103733A (ja) | 基板およびそれを用いた半導体装置 | |
| JP3857574B2 (ja) | 半導体装置及びその製造方法 | |
| JP3838530B2 (ja) | 半導体装置の製造方法 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JPH11214449A (ja) | 電子回路装置 | |
| JP2001267452A (ja) | 半導体装置 | |
| JP4561969B2 (ja) | 半導体装置 | |
| JPH11186440A (ja) | 半導体装置 | |
| KR0127034B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100648044B1 (ko) | 반도체 패키지의 제조 방법 | |
| JPH11176878A (ja) | 半導体装置、その製造方法および実装方法 | |
| JP2877122B2 (ja) | 半導体装置及びリードフレーム | |
| JPH05144816A (ja) | フエイスダウンボンデイング方法 | |
| JP4117480B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003031602A (ja) | 半導体装置パッケージ及びその製造方法 | |
| JPH08274209A (ja) | チップキャリヤ及びその製造方法 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |