Nothing Special   »   [go: up one dir, main page]

JP3472024B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP3472024B2
JP3472024B2 JP06532196A JP6532196A JP3472024B2 JP 3472024 B2 JP3472024 B2 JP 3472024B2 JP 06532196 A JP06532196 A JP 06532196A JP 6532196 A JP6532196 A JP 6532196A JP 3472024 B2 JP3472024 B2 JP 3472024B2
Authority
JP
Japan
Prior art keywords
film
glass substrate
concentration
oxide film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06532196A
Other languages
English (en)
Other versions
JPH09232236A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP06532196A priority Critical patent/JP3472024B2/ja
Priority to US08/805,950 priority patent/US6376862B1/en
Priority to KR1019970006935A priority patent/KR100392026B1/ko
Publication of JPH09232236A publication Critical patent/JPH09232236A/ja
Priority to JP23046298A priority patent/JP3581576B2/ja
Priority to US09/152,362 priority patent/US6323070B1/en
Priority to KR1020010033750A priority patent/KR100455594B1/ko
Application granted granted Critical
Publication of JP3472024B2 publication Critical patent/JP3472024B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6758Thin-film transistors [TFT] characterised by the insulating substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0221Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本明細書で開示する発明は、ガラ
ス基板上に形成される薄膜トランジスタに代表される半
導体装置に関する。またその作製方法に関する。
【0002】
【従来の技術】従来より、珪素膜を用いた薄膜トランジ
スタが知られている。これは、ガラス基板や石英基板上
に形成された珪素膜を用いて、薄膜トランジスタを構成
する技術である。
【0003】ガラス基板や石英基板が利用されるのは、
アクティブマトリクス型の液晶表示に上記薄膜トランジ
スタを利用するためである。従来は、非晶質珪素膜を用
いて薄膜トランジスタが形成されてきたが、より高性能
を求めるために結晶性を有する珪素膜(結晶性珪素膜と
いう)を利用して薄膜トランジスタを作製することが試
みられている。
【0004】結晶性珪素膜を用いた薄膜トランジスタ
は、非晶質珪素膜を用いたものに比較して、2桁以上の
高速動作を行わすことができる。従って、これまで外付
けのIC回路によって構成されていたアクティブマトリ
クス型の液晶表示装置の周辺駆動回路をガラス基板また
は石英基板上にアクティブマトリクス回路と同様に作り
込むことができる。
【0005】このような構成は、装置全体の小型化や作
製工程の簡略化に非常に有利なものとなる。また作製コ
ストの低減にもつながる構成となる。
【0006】結晶性珪素膜は、非晶質珪素膜をプラズマ
CVD法や減圧熱CVD法で成膜した後、加熱処理、ま
たはレーザー光の照射を行うことにより、結晶化させる
ことにより得ている。
【0007】しかし、加熱処理の場合、結晶化にむらが
できたりし、なかなか必要とするような結晶性を広い面
積にわたって得ることが困難であるのが現状である。
【0008】また、レーザー光の照射による方法も部分
的には高い結晶性を得ることができるが、広い面積にわ
たり、良好なアニール効果を得ることが困難である。特
に、良好な結晶性を得るような条件でのレーザー光の照
射は、不安定になりやすい。
【0009】このような問題を解決する方法として特開
平6−232059号に記載された技術が公知である。
この技術は、非晶質珪素膜に珪素の結晶化を助長する金
属元素(例えばニッケル)を導入し、従来よりも低い温
度での加熱処理で結晶性珪素膜を得る技術である。
【0010】本発明人らの研究によれば、この方法で得
られた結晶性珪素膜は、広い面積にわたって実用に耐え
る結晶性を有していることが判明している。
【0011】しかし、膜中に金属元素を含有しているた
め、その導入量の制御が微妙であるという問題がある。
またこのことに関連して、再現席や安定性(得られたデ
バイスの電気的な安定性)に問題があることが明らかに
なっている。
【0012】また、残留する金属元素の影響によって、
得られる半導体装置の特性の経時変化が大きいという問
題がある。また残留する金属元素の影響によって、得ら
れる薄膜トランジスタのOFF電流値が大きいといった
問題が存在する。
【0013】即ち、珪素の結晶化を助長する金属元素
は、結晶性珪素膜を得るためには有用な役割を果たす
が、一方で一端結晶性珪素膜を得た後においては、その
存在が数々の問題を引き起こすマイナス要因となってし
まう。
【0014】
【発明が解決しようとする課題】本明細書で開示する発
明は、珪素の結晶化を助長する金属元素を利用して得ら
れた結晶性珪素膜における金属の濃度元素の濃度を減少
させる技術を提供することを課題とする。また高い電気
的な特性を得られる薄膜半導体装置の構成を提供するこ
とを課題とする。
【0015】
【課題を解決するための手段】本明細書で開示する発明
の一つは、ガラス基板上に珪素の結晶化を助長する金属
元素を用いて結晶性珪素膜を形成する工程を有し、該工
程は最高プロセス温度が650℃を越えて1000℃未
満であり、かつそのプロセス温度が1時間以上であり、
前記ガラス基板はOHを50ppm〜2000ppmの
濃度で含み、前記ガラス基板は塩素を10ppm〜10
00ppmの濃度で含み、前記ガラス基板は歪点が65
0℃〜1000℃の範囲にあることを特徴とする。
【0016】また、上記構成における最高プロセス温度
は、700℃を越えて980℃未満とすることがより好
ましい。この場合、そのプロセス時間は30分以上とす
ることが好ましい。
【0017】他の発明の構成は、ガラス基板上に珪素の
結晶化を助長する金属元素を用いて結晶性珪素膜を形成
する工程と、ハロゲン元素を含んだ熱酸化膜を形成し前
記結晶性珪素膜から前記金属元素を除去する工程と、を
有し、前記2つの工程において、最高プロセス温度は6
50℃〜1000℃であり、前記ガラス基板はOHを5
0ppm〜2000ppmの濃度で含み、前記ガラス基
板は塩素を10ppm〜1000ppmの濃度で含み、
前記ガラス基板は歪点が650℃〜1000℃の範囲に
あることを特徴とする。
【0018】他の発明の構成は、ガラス基板を用いた半
導体装置であって、前記ガラス基板はOHを50ppm
〜2000ppmの濃度で含み、前記ガラス基板は塩素
を10ppm〜1000ppmの濃度で含み、前記ガラ
ス基板は歪点が650℃〜1000℃の範囲にあること
を特徴とする。
【0019】他の発明の構成は、ガラス基板を用いた半
導体装置であって、前記ガラス基板はOHを50ppm
〜2000ppmの濃度で含み、前記ガラス基板は塩素
を10ppm〜1000ppmの濃度で含み、前記ガラ
ス基板は歪点が650℃〜1000℃の範囲にあり、前
記半導体装置を構成する珪素薄膜中には、珪素の結晶化
を助長する金属元素が1×1016cm-3〜5×1019
-3の濃度で含まれており、前記金属元素は前記珪素膜
の界面近傍において高い濃度分布を有していることを特
徴とする。
【0020】珪素の結晶化を助長する金属元素を利用し
た場合、得られる結晶性珪素膜中に残留する当該金属元
素の濃度は上記範囲内のものとなる。なお、上記範囲以
上の濃度で当該金属元素を含んでいる場合、金属の影響
が出過ぎ、半導体としての特性が得られなくなる。ま
た、半導体装置としての信頼性が極度に低下する。
【0021】他の発明の構成は、ガラス基板を用いた半
導体装置であって、前記ガラス基板はOHを50ppm
〜2000ppmの濃度で含み、前記ガラス基板は塩素
を10ppm〜1000ppmの濃度で含み、前記ガラ
ス基板は歪点が650℃〜1000℃の範囲にあり、前
記半導体装置を構成する珪素薄膜中には、珪素の結晶化
を助長する金属元素が1×1016cm-3〜5×1019
-3の濃度で含まれており、かつハロゲン元素が1×1
16cm-3以上の濃度で含まれていることを特徴とす
る。
【0022】ハロゲン元素を含んだ雰囲気中での加熱処
理により熱酸化膜を形成した場合、熱酸化膜の形成と同
時に結晶性珪素膜中へのハロゲン元素を侵入する。そし
てその結果、結晶性珪素膜中にはハロゲン元素が1×1
16cm-3以上の濃度で含まれることになる。なお、結
晶性珪素膜中に含まれる結晶性珪素膜の濃度の上限は5
×1020cm-3程度とすることが好ましい。
【0023】他の発明の構成は、ガラス基板を用いた半
導体装置であって、前記ガラス基板は歪点が650℃〜
1000℃の範囲にあり、前記半導体装置を構成する珪
素薄膜中には、珪素の結晶化を助長する金属元素が1×
1016cm-3〜5×1019cm-3の濃度で含まれてお
り、かつハロゲン元素が1×1016cm-3以上の濃度で
含まれていることを特徴とする。
【0024】本明細書で開示する発明においては、珪素
の結晶化を助長する金属元素として、Fe、Co、N
i、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au
から選ばれた一種または複数種類のものが用いることが
できる。
【0025】また、ハロゲン元素を含んだ酸化性雰囲気
としては、O2 雰囲気、またはO2を含んだ雰囲気中に
HCl、HF、HBr、Cl2 、F2 、Br2 、NF3
から選ばれた一種または複数種類のガスが添加されたも
のを選択することができる。
【0026】本明細書における不純物濃度は、SIMS
(2次イオン分析法)で計測された計測値の最小値とし
て定義される。
【0027】
【発明の実施例の形態】本明細書で開示する発明の好ま
し実施の形態としては、まず非晶質珪素膜を所定の物性
を有するガラス基板上に成膜する。
【0028】次に上記ガラス基板上に成膜された非晶質
珪素膜をニッケルで代表される珪素の結晶化を助長する
金属元素の作用により結晶化させ、結晶性珪素膜を得
る。この結晶化は加熱処理によって行なう。またレーザ
ー光の照射を併用して行う。
【0029】上記の結晶化のための加熱処理は、その温
度を650℃〜1000℃として行うことが効果的であ
る。この温度以下であっても結晶化を進行させることが
できるが、より高い結晶性を得るためには、上記範囲内
の温度で行うことが好ましい。
【0030】特に横成長を利用した結晶性性珪素膜を得
る場合には、上記の範囲内の温度で加熱処理を行うこと
により、非常に実用性の高い結晶性珪素膜(結晶化領
域)を得ることができる。
【0031】なお、上記の範囲よりも高い温度で加熱処
理を行うことは、基板として高価で取り扱いの不便な石
英ガラス基板を利用する必要があること、また装置の治
具の耐熱性の問題から基板の大面積化に不利なこと、等
の観点から好ましいことではない。
【0032】上記の加熱処理により形成された結晶性珪
素膜中には、当該金属元素が相当の濃度で含まれてい
る。
【0033】ここでHClを添加した酸化性雰囲気中に
おいて加熱処理を行い、結晶性珪素膜の表面に熱酸化膜
を形成する。
【0034】この加熱処理において、熱酸化膜中にニッ
ケル元素が高濃度に取り込まれる。即ち、高濃度にニッ
ケル元素を含んだ熱酸化膜が形成される。そして結晶性
珪素膜中におけるニッケル元素の濃度が減少する。
【0035】この時、加熱処理の温度を650℃以上、
1000℃以下とする。この加熱処理の温度が上記の温
度範囲より低いと熱酸化膜の形成が進まず、結晶性珪素
膜中からのニッケル元素の除去が効果的に行われない。
【0036】また、上記の加熱温度が上記野温度範囲よ
り高い場合は、熱酸化膜の膜質にバラツキが生じやす
く、また石英基板を利用する必要が生じる。さらに装置
に加わる負担が大きくなるので好ましくない。
【0037】上記の加熱処理の後、形成された熱酸化膜
を除去することにより、高い結晶性を有し、かつニッケ
ル元素の濃度が低い結晶性珪素膜を得ることができる。
【0038】またガラス基板として、OH濃度が50p
pm〜2000ppmでかつ塩素濃度が10ppm〜1
000ppmであり、歪点が650℃〜1000℃の範
囲にあるものを用いる。
【0039】さらに好ましくは、OH濃度が300pp
m〜700ppm、塩素濃度が50ppm〜150pp
mのガラス基板を用いる。
【0040】OH濃度を上記範囲とすることで、基板に
ある程度の柔軟性を与えることができ、基板搬送時や取
り扱い時における破損を抑制することができる。
【0041】また、塩素濃度を上記範囲とすることで、
基板側にニッケル元素をゲッタリングする作用を得るこ
とができる。
【0042】また歪点が650℃〜950℃の範囲、こ
の好ましくは800℃以上のものとすることで、加熱処
理時における基板の湾曲や変形を問題とならないレベル
にすることができる。
【0043】
【実施例】
〔実施例1〕本実施例では、ガラス基板上にニッケル元
素を利用して結晶性珪素膜を得る構成について示す。
【0044】本実施例では、ガラス基板としてSiCl
4 を原料として作製されるガラス基板を利用する。この
ガラス基板は、OHを300ppm〜700ppm、塩
素を50ppm〜150ppm含むもので、SiCl4
から合成される。このガラス基板は、600℃〜800
℃の温度範囲において利用することができる。以下に図
1を用いて本実施例の作製工程を示す。まず、上記ガラ
ス基板101上に下地膜として酸化珪素膜102を30
00Åの厚さに成膜する。
【0045】酸化窒化珪素膜の成膜は、スパッタ法を用
いて行う。この酸化珪素膜は、後の工程においてガラス
基板からの不純物(ガラス基板中には半導体の作製レベ
ルで見て多量の不純物が含まれている)の拡散を抑制す
る機能を有している。
【0046】なお、この不純物の拡散を抑制する機能を
最大限に得るためには、スパッタリング法で形成された
酸化珪素膜が最適である。これは、その膜質が緻密で固
いからである。
【0047】この下地膜102は、可能な限りなるべく
高い硬度とすることが重要なポイントとなる。これは、
最終的に得られた薄膜トランジスタの耐久試験におい
て、下地膜の硬さが硬い方が(即ち、そのエッチングレ
ートが小さい方が)信頼性が高いことから結論される。
なお、その理由は、薄膜トランジスタの作製工程中にお
けるガラス基板からの不純物の遮蔽効果に依るものと考
えられる。
【0048】また、下地膜の膜質を固くすることは、下
地膜と珪素膜との間で形成される変成層の形成を抑制す
ることができる。
【0049】変成層には非晶質成分または低級の結晶成
分が多く含まれており、後に薄膜トランジスタの動作を
不安定化させる大きな要因となる。従って下地膜の膜質
を改善することにより、形成される変成層の厚さを薄く
することが重要となる。
【0050】具体的には、変成層の厚さが2〜50Å程
度となるように下地膜の膜質を制御することが重要とな
る。
【0051】また、この下地膜102中に塩素で代表さ
れるハロゲン元素を微量に含有させておくことは有効で
ある。このようにすると、後の工程において、半導体層
中に存在する珪素の結晶化を助長する金属元素をハロゲ
ン元素によってゲッタリングすることができる。
【0052】また、下地膜の成膜後に水素プラズマ処理
を加えることは有効である。また、酸素と水素とを混合
した雰囲気でのプラズマ処理を行うことは有効である。
これは、下地膜の表面に吸着している炭素成分を除去
し、後に形成される半導体膜との界面特性を向上させる
ことに効果がある。
【0053】また、炭素成分を除去することにより、前
述の変成層の形成を抑制することができる。
【0054】なお、ガラス基板201の平坦性が優れ、
またその表面を洗浄にできるのであれば、下地膜は必ず
しも必要ない。ただしこの場合も変成層の形成を抑制す
るために上記のプラズマ処理を行うことが有用である。
【0055】次に後に結晶性珪素膜となる非晶質珪素膜
103を1600Åの厚さに減圧熱CVD法で成膜す
る。減圧熱CVD法を用いるのは、その方が後に得られ
る結晶性珪素膜の膜質が優れているからである。具体的
には、膜質が緻密であるからである。なお、減圧熱CV
D法以外の方法としては、プラズマCVD法を用いるこ
とができる。
【0056】ここで作製する非晶質珪素膜は、膜中の酸
素濃度が5×1017cm-3〜2×1019cm-3 である
ことが望ましい。これは、後の金属元素(珪素の結晶化
を助長する金属元素)のゲッタリング工程において、酸
素が重要な役割を果たすからである。
【0057】ただし、酸素濃度が上記濃度範囲より高い
場合は、非晶質珪素膜の結晶化が阻害されるので注意が
必要である。
【0058】また他の不純物濃度、例えば、窒素や炭素
の不純物濃度は極力低い方がよい。具体的には、2×1
19cm-3以下の濃度とすることが必要である。
【0059】この非晶質珪素膜103を加熱のみよって
結晶化させる場合は、この出発膜(非晶質珪素膜)10
3の膜厚を800Å〜5000μm、好ましく1500
〜3000Åとする。
【0060】この膜厚範囲より厚い場合は、成膜時間が
長くなるので生産コストの点から不経済となる。またこ
の膜厚範囲より薄い場合は、結晶化が不均一になった
り、工程の再現性が悪くなる。
【0061】こうして図1(A)に示す状態を得る。
【0062】次に非晶質珪素膜103を結晶化させるた
めにニッケル元素を導入する。ここでは、10ppm
(重量換算)のニッケルを含んだニッケル酢酸塩溶液を
非晶質珪素膜103の表面に塗布することによってニッ
ケル元素を導入する。
【0063】ニッケル元素の導入方法としては、上記の
溶液を用いる方法の他に、スパッタ法やCVD法、さら
にプラズマ処理や吸着法を用いることができる。
【0064】上記の溶液を用いる方法は、簡便であり、
また金属元素の濃度調整が簡単であるという点で有用で
ある。
【0065】ニッケル酢酸塩溶液を塗布することによ
り、図1(B)に示すようにニッケル酢酸塩の水膜10
4が形成される。この状態において、図示しないスピン
コーターを用いて余分な溶液を吹き飛ばす。このように
して、ニッケル元素が非晶質珪素膜103の表面に接し
て保持された状態が得られる。
【0066】なお、後の加熱工程における不純物の残留
を考慮すると、酢酸ニッケル塩溶液を用いる代わりに硫
酸ニッケルを用いることは有用である。これは、酢酸ニ
ッケル塩溶液は炭素を含んでおり、これが後の加熱工程
において炭化して膜中に残留することが懸念されるから
である。
【0067】ニッケル元素の導入量の調整は、溶液中に
おけるニッケル元素の濃度を調整することにより行うこ
とができる。また、スピンコータによる塗布条件の設
定、さらに溶液の保持時間によって調整することができ
る。
【0068】そして、図1(C)に示す状態において、
800℃の温度での加熱処理を行い、非晶質珪素膜10
3を結晶化させる。こうして、結晶性珪素膜105を得
る。この加熱処理は、還元雰囲気中で行う。
【0069】ここでは、水素を3%含んだ窒素雰囲気中
で800℃、4時間の加熱処理を行う。
【0070】上記の加熱処理による結晶化の工程におい
て、雰囲気を還元雰囲気とするのは、加熱処理工程中に
おいて、酸化物が形成されてしまうことを防止するため
である。具体的には、ニッケルと酸素とが反応して、N
iOX が膜の表面や膜中に形成されてしまうことを抑制
するためである。
【0071】酸素は、後のゲッタリング工程において、
ニッケルと結合して、珪素膜中からのニッケルのゲッタ
リングに多大な貢献をすることとなる。しかしながら、
この結晶化の段階で酸素とニッケルとが結合すること
は、結晶化を阻害するものであることが判明している。
従って、この加熱による結晶化の工程においては、酸化
物の形成を極力抑制することが重要となる。
【0072】上記の結晶化のための加熱処理を行う雰囲
気中の酸素濃度は、ppmオーダー、好ましくは1pp
m以下とすることが必要である。
【0073】また、上記の結晶化のための加熱処理を行
う雰囲気をほとんどを占める気体としては、窒素以外に
アルゴン等の不活性ガスを利用することができる。
【0074】上記の結晶化のための加熱処理温度の下限
は、その効果および再現性から見て450℃以上とする
ことが好ましい。またその上限は、使用するガラス基板
の歪点以下とすることが好ましい。
【0075】なお、基板として石英基板を用いれば、さ
らに1050℃程度まで加熱温度を高くすることが可能
である。この場合、より高い結晶性を有する結晶性珪素
膜を得ることができる。しかし、石英基板は欠けたり割
れたりすることが多く、また高価であるので、生産コス
トや歩留りの点で不利となる。
【0076】上記の還元雰囲気中での加熱を行うことに
よって、図1(C)に示すように結晶性珪素膜105を
得る。
【0077】結晶性結晶性珪素膜105を得たら、再度
の加熱処理を行う。この加熱処理は、ハロゲン元素を含
有した酸化性雰囲気中において行う。
【0078】ここでは、50%(体積%)の酸素を含ん
だ窒素雰囲気中において、850℃の温度での加熱処理
を行う。またこの雰囲気には、酸素に対して5%のHC
lを含有させる。
【0079】HClは酸素に対して0.5 %〜10%(体
積%)の割合で混合することが好ましい。なお、この濃
度以上に混合すると、膜の表面が膜厚と同程度上の凹凸
に荒れてしまうので注意が必要である。また上記濃度以
下では、ニッケルを酸化膜中に取り込む効果が少なくな
るので好ましくない。
【0080】この加熱処理工程においは、106で示さ
れる熱酸化膜を200Åの厚さに成膜する。(図1
(D))
【0081】上記加熱処理の工程は、結晶化のために初
期の段階で意図的に混入させたニッケル元素(またはそ
の他の珪素の結晶化を助長する金属元素)を結晶性珪素
膜105中から除去するための工程である。この加熱処
理は、前述の結晶化を行うために行った加熱処理よりも
高い温度で行うことが好ましい。これは、ニッケル元素
のゲッタリングをより効果的に行うためである。
【0082】また、この加熱処理温度の上限は、使用す
るガラス基板の歪点によって制限される。使用するガラ
ス基板の歪点以上の温度で加熱処理を行うと、基板が変
形するので注意が必要である。
【0083】HClは酸素に対して0.5 %〜10%(体
積%)の割合で混合することが好ましい。なお、この濃
度以上に混合すると、膜の表面が膜厚と同程度上の凹凸
に荒れてしまうので注意が必要である。
【0084】200Å厚の熱酸化膜106が形成される
ことで、元々1600Å厚であった結晶性珪素膜105
の膜厚は約1500Å程度となる。
【0085】なお加熱温度を高くした場合、所定の熱酸
化膜を形成する時間が短くなってしまう。この場合、処
理時間が短くなることにより、ニッケルを珪素膜中から
酸化膜中へとゲッタリングする効果が充分に発揮されな
い問題が生じる。
【0086】そこでこのような場合には、雰囲気中の酸
素濃度を減らし、熱酸化膜の成膜レートを下げることが
有効になる。
【0087】この工程においては、ハロゲン元素の作用
により、ニッケル元素が珪素膜外にゲッタリングされ
る。ここでは、塩素の作用により、形成される自然酸化
膜106中にニッケル元素がゲッタリングされる。
【0088】このゲッタリングにおいては、結晶性珪素
膜中に存在する酸素が重要な役割を果たす。即ち、酸素
とニッケルが結合することによって形成される酸化ニッ
ケルに塩素によるゲッタリング効果が作用して、効果的
にニッケル元素のゲッタリングが進行する。
【0089】前述したように、酸素は、その濃度が多過
ぎると、図1(C)に示す結晶化工程において、非晶質
珪素膜103の結晶化を阻害する要素となる。しかしな
がら、上述のようにその存在はニッケルのゲッタリング
過程においては重要な役割を果たす。従って、出発膜と
なる非晶質珪素膜中に存在する酸素濃度の制御は重要な
ものとなる。
【0090】ここではハロゲン元素としてClを選択
し、またその導入方法としてHClを用いる例を示し
た。しかしHCl以外のガスとして、HF、HBr、C
2 、F2 、Br2 、NF3 から選ばれた一種または複
数種類のものを用いることもできる。また一般にハロゲ
ンの水素化物を用いることができる。
【0091】これらのガスは、雰囲気中での含有量(体
積含有量)をHFであれば0.25〜5%、HBrであれば
1〜15%、Cl2 であれば0.25〜5%、F2 であれば
0.125 〜2.5 %、Br2 であれば0.5 〜10%、NF3
であれば0.1 〜5%とする。
【0092】上記の範囲以下の濃度とすると、有意な効
果が得られるなくなる。また、上記の範囲以上の濃度と
すると、珪素膜の表面が荒れてしまう。
【0093】この工程を経ることにより、ニッケル元素
の濃度を最大で初期の1/10以下とすることができ
る。これは、何らハロゲン元素によるゲッタリングを行
わない場合に比較して、ニッケル元素を1/10以下に
できることを意味する。この効果は、他の金属元素を用
いた場合でも同様に得られる。
【0094】また上記の工程においては、形成される酸
化膜中にニッケル元素がゲッタリングされるので、酸化
膜中におけるニッケル濃度が他の領域に比較して当然高
くなる。
【0095】特に、珪素膜105と酸化膜106との界
面近傍においてニッケル元素が高くなる傾向が観察され
る。これは、ゲッタリングが主に行われる領域が、珪素
膜と酸化膜との界面近傍の酸化膜側であることが要因で
あると考えられる。また、界面近傍においてゲッタリン
グが進行するのは、界面近傍の応力や欠陥の存在が要因
であると考えられる。
【0096】また、下地膜105と珪素膜105との界
面及びその近傍においてニッケル元素が高くなる傾向が
観察される。また、ガラス基板101中へのニッケル元
素のゲッタリングが行われる。これは、ガラス基板中に
も塩素が含有されているからである。
【0097】(D)に示す熱酸化膜106を形成した
ら、このニッケルを高濃度に含んだ熱酸化膜106を除
去する。この熱酸化膜106の除去はバッファーフッ酸
(その他フッ酸系のエッチャント)を用いたウェットエ
ッチングや、ドライエッチングを用いて行う。
【0098】こうして、図1(E)に示すように、含有
ニッケル濃度を低減した結晶性珪素膜107を得ること
ができる。
【0099】また得られた結晶性珪素膜107の表面近
傍には、比較的ニッケル元素が高濃度に含まれるので、
上記の酸化膜106のエッチングをさらに進めて、結晶
性珪素膜107の表面層を少しオーバーエッチングする
ことは有効である。
【0100】〔実施例2〕本実施例は、実施例1に示す
構成において、図1(B)に示す加熱処理により結晶性
珪素膜を得た後、さらにレーザー光の照射を行い、その
結晶性を助長させる場合の例を示す。
【0101】図1(B)に示す加熱処理の温度が低かっ
たり、処理時間が短い場合、即ち、作製工程上の理由
で、加熱温度が制限されたり、加熱時間が制限されてし
まう場合、必要とする結晶性が得られないことがある。
このような場合は、レーザー光の照射によるアニールを
施すことにより、必要とする高い結晶性を得ることがで
きる。
【0102】この場合のレーザー光の照射は、非晶質珪
素膜を直接結晶化させる場合に比較して、許容されるレ
ーザー照射条件の幅は広い。また、その再現性も高いも
のとすることができる。
【0103】レーザー光の照射は、図1(C)に示す工
程の後に行えばよい。また、本実施例においては、図1
(A)において成膜される出発膜となる非晶質珪素膜1
03の膜厚を200Å〜2000Åとすることが重要で
ある。これは、非晶質珪素膜の膜厚が薄い方がレーザー
光の照射によるアニール効果が高いものとなるからであ
る。
【0104】使用するレーザー光としては、紫外領域の
エキシマレーザーを使用することが好ましい。具体的に
は、KrFエキシマレーザー(波長248nm)やXe
Clエキシマレーザー(波長308nm)を用いること
が好ましい。
【0105】〔実施例3〕本実施例は、実施例2におけ
るレーザー光の代わりに赤外線ランプを利用した場合の
例である。赤外線を用いた場合、ガラス基板をあまり加
熱せずに珪素膜を選択的に加熱することができる。従っ
て、ガラス基板に対して熱ダメージを与えずに効果的な
加熱処理を行うことができる。
【0106】〔実施例4〕本実施例は、実施例1に示す
構成において、珪素の結晶化を助長する金属元素とし
て、Cuを用いた場合の例である。この場合、Cuを導
入するための溶液として、酢酸第2銅(Cu(CH3
OO)2 )や塩化第2銅(CuCl2 2H2O)を用い
ればよい。
【0107】〔実施例5〕本実施例では、実施例1とは
異なる形態の結晶成長を行わせる例に関する。本実施例
は、珪素の結晶化を助長する金属元素を利用して、横成
長と呼ばれる基板に平行な方向への結晶成長を行わす方
法に関する。
【0108】図2に本実施例の作製工程を示す。まず、
実施例1と同様なガラス基板201上に下地膜202と
して酸化窒化珪素膜を3000Åの厚さに成膜する。な
お、ガラス基板201の平坦性が優れ、またその表面を
洗浄にできるのであれば、下地膜は必ずしも必要ない。
【0109】次に結晶性珪素膜の出発膜となる非晶質珪
素膜203を減圧熱CVD法でもって、2000Åの厚
さに成膜する。なお、減圧熱CVD法の代わりにプラズ
マCVD法を用いてもよい。
【0110】次に図示しない酸化珪素膜を1500Åの
厚さに成膜し、それをパターニングすることにより、2
04で示されるマスクを形成する。このマスクには20
5で示される領域で開口が形成されている。この開口2
05が形成されている領域においては、非晶質珪素膜2
03が露呈している。(図2(A))
【0111】開口205は、図面の奥行及び手前方向に
長手方向を有する細長い長方形を有している。この開口
203の幅は20μm以上とするのが適当である。また
その長手方向の長さは任意に決めればよい。
【0112】そして実施例1で示した重量換算で10p
pmのニッケル元素を含んだ酢酸ニッケル溶液を塗布す
る。そして図示しないスピナーを用いてスピンドライを
行い余分な溶液を除去する。
【0113】こうして、ニッケル元素が図2(A)の点
線206で示されるように、非晶質珪素膜203の露呈
した表面に接して保持された状態が実現される。
【0114】次に水素を3%含有した極力酸素を含まな
い窒素雰囲気中において、800℃、4時間の加熱処理
を行う。すると、図2(B)の207で示されるような
基板に平行な方向への結晶成長が進行する。この結晶成
長は、ニッケル元素が導入された開口205の領域から
周囲に向かって進行する。この基板に平行な方向への結
晶成長を横成長またはラテラル成長と称する。
【0115】本実施例に示すような条件においては、こ
の横成長を100μm以上にわたって行わすことができ
る。こうして横成長した領域を有する珪素膜208を得
る。(図2(B))
【0116】そしてニッケル元素を選択的に導入するた
めの酸化珪素膜でなるマスク204を除去する。
【0117】そしてこの状態で、酸素50%、酸素に対
してHClを3%含んだ窒素雰囲気中において、850
℃の加熱処理を行う。この工程において、ニッケル元素
を膜中に高濃度に含んだ酸化膜209が形成される。そ
して同時に珪素膜208中のニッケル元素濃度を相対的
に減少させることができる。
【0118】ここでは、209で示される熱酸化膜が2
00Åの厚さに成膜される。この熱酸化膜中には、塩素
の作用によりゲッタリングされたニッケル元素が高濃度
に含まれることになる。また、熱酸化膜209が成膜さ
れることで、結晶性珪素膜208は1900Å程度の膜
厚となる。(図2(D))
【0119】図2(D)に示す工程が終了したら、図示
はしないが、ニッケル元素を高い濃度で含んだ熱酸化膜
209を除去する。
【0120】この状態における結晶性珪素膜において
は、ニッケル元素が結晶性珪素膜の表面に向かって高濃
度に存在するような濃度分布を有している。
【0121】従って、この熱酸化膜209を除去した後
に、さらに結晶性珪素膜の表面をエッチングし、このニ
ッケル元素が高濃度に存在している領域を除去すること
は有用である。即ち、高濃度にニッケル元素が存在して
いる結晶性珪素膜の表面をエッチングすることで、より
ニッケル元素濃度を低減した結晶性珪素膜を得ることが
できる。
【0122】次にパターニングを行うことにより、横成
長領域でなるパターン210を形成する。(図2
(E))
【0123】ここで、パターン210には、縦成長領域
と非晶質領域、さらに横成長の先端領域が存在しないよ
うにすることが重要である。
【0124】これは、縦成長と横成長の先端領域におい
ては、ニッケル元素の濃度が相対的に高いからである。
また、非晶質領域はその電気的な特性が劣るからであ
る。
【0125】このようにして得られた横成長領域でなる
パターン210中に残留するニッケル元素の濃度は、実
施例1で示した場合に比較してさらに低いものとするこ
とができる。
【0126】これは、横成長領域中に含まれる金属元素
の濃度がそもそも低いことにも起因する。具体的には、
横成長領域でなるパターン209中のニッケル元素の濃
度を1017cm-3以下のオーダーにすることが容易に可
能となる。
【0127】また横成長領域を利用して薄膜トランジス
タを形成した場合、実施例1に示したような縦成長(実
施例1の場合は全面が縦成長する)領域を利用した場合
に比較して、より高移動度を有するものを得ることがで
きる。
【0128】なお、図2(E)に示すパターンを形成後
にさらにエッチング処理を行い、パターン表面に存在し
ているニッケル元素を除去することは有用である。
【0129】210でなるパターンを形成したら、80
0℃の酸素雰囲気中において200Å厚の熱酸化膜21
1を形成する。この熱酸化膜211は、薄膜トランジス
タを構成するのであれば、後にゲイト絶縁膜の一部とな
る。
【0130】〔実施例6〕本実施例は、本明細書に開示
する発明を利用して、アクティブマトリクス型の液晶表
示装置やアクティブマトリクス型のEL表示装置の画素
領域に配置される薄膜トランジスタを作製する例を示
す。
【0131】図3に本実施例の作製工程を示す。まず、
実施例1または実施例5に示した工程によりガラス基板
上に結晶性珪素膜を形成する。
【0132】実施例1に示した構成で結晶性珪素膜を得
る場合には、それをパターニングすることにより、図3
(A)に示す状態を得る。
【0133】図3(A)に示す状態において、301が
ガラス基板、302が下地膜、303が結晶性珪素膜で
構成された活性層である。
【0134】図3(A)に示す状態を得たら、酸素と水
素を混合した減圧雰囲気でのプラズマ処理を施す。この
プラズマは、高周波放電によって生成する。
【0135】このプラズマ処理によって、活性層303
の露呈した表面に存在している有機物が除去される。正
確には、酸素プラズマによって活性層の表面に吸着して
いる有機物が酸化され、さらに水素プラズマによってこ
の酸化した有機物が還元気化される。こうして活性層3
03の露呈した表面に存在する有機物が除去される。
【0136】この有機物の除去は、活性層303の表面
における固定電荷の存在を抑制する上で非常に効果があ
る。有機物の存在に起因する固定電荷は、デバイスの動
作を阻害したり、特性の不安定性の要因となるものであ
り、その存在を少なくすることは非常に有用である。
【0137】有機物の除去を行ったら、850℃の酸素
雰囲気中において熱酸化を行い、100Åの熱酸化膜3
00を形成する。この熱酸化膜は、半導体層との界面特
性が高く、後にゲイト絶縁膜の一部を構成することとな
る。こうして図3(A)に示す状態を得る。
【0138】図3(A)に示す状態を得たら、ゲイト絶
縁膜を構成する酸化珪素膜304を1000Åの厚さに
成膜する。成膜方法はプラズマCVD法を用いる。この
酸化珪素膜304は熱酸化膜300と合わせてゲイト絶
縁膜として機能する。
【0139】また酸化珪素膜中にハロゲン元素を含有さ
せることは有効である。即ち、ハロゲン元素の作用によ
りニッケル元素を固定化することで、活性層中に存在す
るニッケル元素(その他珪素の結晶化を助長する金属元
素)の影響で、ゲイト絶縁膜の絶縁膜としての機能が低
下してしまうことを防ぐことができる。
【0140】ゲイト絶縁膜として機能する酸化珪素膜3
04を成膜したら、後にゲイト電極として機能する図示
しないアルミニウム膜をスパッタ法で成膜する。このア
ルミニウム膜中には、スカンジウムを0.2 重量%含有さ
せる。
【0141】アルミニウム膜中にスカンジウムを含有さ
せるのは、後の工程において、ヒロックやウィスカーが
発生することを抑制するためである。ヒロックやウィス
カーは、加熱が行われることによって、アルミニウムの
異常成長が発生し、針状あるいは刺状の突起部が形成さ
れてしまうことをいう。
【0142】アルミニウム膜を成膜したら、図示しない
緻密な陽極酸化膜を形成する。この陽極酸化膜は、3%
の酒石酸を含んだエチレングルコール溶液を電解溶液と
して行う。
【0143】この工程においては、上記電解溶液中にお
いて、アルミニウム膜を陽極、白金を陰極として陽極酸
化を行うことで、アルミニウム膜の表面に緻密な膜質を
有する陽極酸化膜が形成される。
【0144】この図示しない緻密な膜質を有する陽極酸
化膜の膜厚は100Å程度とする。この陽極酸化膜は後
にアルミニウム膜上に形成されるレジストマスクとの密
着性を向上させる役割を有している。
【0145】なお、この陽極酸化膜の膜厚は、陽極酸化
時の印加電圧によって制御することができる。
【0146】次にレジストマスク306を配置する。そ
してアルミニウム膜を305で示されるパターンにパタ
ーニングする。こうして図3(B)に示す状態を得る。
【0147】ここで再度の陽極酸化を行う。ここでは、
3%のシュウ酸水溶液を電解溶液として用いる。この電
解溶液中において、アルミニウムのパターン305を陽
極とした陽極酸化を行うことにより、308で示される
多孔質状の陽極酸化膜が形成される。(図3(C))
【0148】この工程においては、上部に密着性の高い
レジストマスク306が存在する関係で、アルミニウム
パターンの側面に選択的に陽極酸化膜308が形成され
る。
【0149】この陽極酸化膜308は、その膜厚を数μ
mまで成長させることができる。ここでは、その膜厚を
6000Åとする。なお、その成長距離は、陽極酸化時
間によって制御することができる。
【0150】そしてレジストマスク306を除去する。
さらに、再度の緻密な陽極酸化膜の形成を行う。即ち、
前述した3%の酒石酸を含んだエチレングルコール溶液
を電解溶液として用いた陽極酸化を再び行う。すると、
多孔質状の陽極酸化膜308中に電解溶液が進入する関
係から、309で示されるように緻密な膜質を有する陽
極酸化膜が形成される。
【0151】この緻密な陽極酸化膜309の膜厚は10
00Åとする。この膜厚の制御は印加電圧によって行う
ことができる。
【0152】ここで、露呈した酸化珪素膜304と熱酸
化膜300をエッチングする。このエッチングはドライ
エッチングを利用する。そして酢酸と硝酸とリン酸とを
混合した混酸を用いて多孔質状の陽極酸化膜308を除
去する。こうして図3(D)に示す状態を得る。
【0153】図3(D)に示す状態を得たら、不純物イ
オンの注入を行う。ここでは、Nチャネル型の薄膜トラ
ンジスタを作製するためにP(リン)イオンの注入をプ
ラズマドーピング法でもって行う。
【0154】この工程においては、ヘビードープがされ
る311と315の領域とライトドープがされる312
と314の領域が形成される。これは、残存した酸化珪
素膜310の一部が半透過なマスクとして機能し、注入
されたイオンの一部がそこで遮蔽されるからである。
【0155】そしてレーザー光または強光の照射を行う
ことにより、不純物イオンが注入された領域の活性化を
行う。こうして、ソース領域311、チャネル形成領域
313、ドレイン領域315、低濃度不純物領域312
と314が自己整合的に形成される。
【0156】ここで、314で示されるのが、LDD
(ライトドープドレイン)領域と称される領域となる。
(図3(D))
【0157】なお、緻密な陽極酸化膜309の膜厚を2
000Å以上というように厚くした場合、その膜厚でも
ってチャネル形成領域313の外側にオフセットゲイト
領域を形成することができる。
【0158】本実施例においても図示はされていないが
オフットゲイト領域は形成されている。しかし本実施例
に示す構成の場合は、その寸法が小さく、その存在によ
る寄与は小さいものとなる。
【0159】次に層間絶縁膜316として酸化珪素膜、
または窒化珪素膜、またはその積層膜を形成する。層間
絶縁膜としては、酸化珪素膜または窒化珪素膜上に樹脂
材料でなる層を形成して構成してもよい。
【0160】そしてコンタクトホールの形成を行い、ソ
ース電極317とドレイン電極318の形成を行う。こ
うして図3(E)に示す薄膜トランジスタが完成する。
【0161】〔実施例7〕本実施例では、図3に示すの
とは異なる工程で薄膜トランジスタを作製する例を示
す。
【0162】図4に本実施例の作製工程を示す。まず、
実施例1または実施例2に示した工程によりガラス基板
上に結晶性珪素膜を形成する。そしてそれをパターニン
グすることにより、図4(A)に示す状態を得る。
【0163】図4(A)に示す状態を得たら、酸素と水
素の混合減圧雰囲気中においてプラズマ処理を行う。
【0164】図4(A)に示す状態において、401が
ガラス基板、402が下地膜、403が結晶性珪素膜で
構成された活性層である。また400はゲッタリングの
ための熱酸化膜の除去後に再度形成された熱酸化膜であ
る。
【0165】図4(A)に示す状態を得たら、ゲイト絶
縁膜を構成する酸化珪素膜404を1000Åの厚さに
成膜する。成膜方法は、プラズマCVD法を用いる。酸
化珪素膜404は熱酸化膜400とともにゲイト絶縁膜
を構成する。
【0166】ゲイト絶縁膜として機能する酸化珪素膜4
04を成膜したら、後にゲイト電極として機能する図示
しないアルミニウム膜をスパッタ法で成膜する。このア
ルミニウム膜中には、スカンジウムを0.2 重量%含有さ
せる。
【0167】アルミニウム膜を成膜したら、図示しない
緻密な陽極酸化膜を形成する。この図示しない緻密な膜
質を有する陽極酸化膜の膜厚は100Å程度とする。こ
の陽極酸化膜は後に形成されるレジストマスクとの密着
性を向上させる役割を有している。
【0168】次にレジストマスク405を形成する。そ
してアルミニウム膜を406で示されるパターンにパタ
ーニングする。
【0169】ここで再度の陽極酸化を行う。ここでは、
3%のシュウ酸水溶液を電解溶液として用いる。この電
解溶液中において、アルミニウムのパターン406を陽
極とした陽極酸化を行うことにより、407で示される
多孔質状の陽極酸化膜が形成される。
【0170】この工程においては、上部に密着性の高い
レジストマスク405が存在する関係で、アルミニウム
パターンの側面に選択的に陽極酸化膜407が形成され
る。(図4(B))
【0171】この陽極酸化膜は、その膜厚を数μmまで
成長させることができる。ここでは、その膜厚を600
0Åとする。なお、その成長距離は、陽極酸化時間によ
って制御することができる。
【0172】そしてレジストマスク405を除去する。
さらに、再度の緻密な陽極酸化膜の形成を行う。即ち、
前述した3%の酒石酸を含んだエチレングルコール溶液
を電解溶液として用いた陽極酸化を再び行う。すると、
多孔質状の陽極酸化膜407中に電解溶液が進入する関
係から、408で示されるように緻密な膜質を有する陽
極酸化膜が形成される。(図4(C))
【0173】ここで、最初の不純物イオンの注入を行
う。この工程は、レジストマスク405を除去してから
行ってもよい。
【0174】この不純物イオンの注入によって、ソース
領域409とドレイン領域411が形成される。また4
10の領域には不純物イオンが注入されない。(図4
(C))
【0175】次に酢酸と硝酸とリン酸とを混合した混酸
を用いて多孔質状の陽極酸化膜307を除去する。こう
して図4(D)に示す状態を得る。
【0176】図4(D)に示す状態を得たら、再度不純
物イオンの注入を行う。この不純物イオンは最初の不純
物イオンの注入条件よりライトドーピングの条件で行
う。
【0177】この工程において、ライトドープ領域41
2と413が形成される。そして414で示される領域
がチャネル形成領域となる。(図4(D))
【0178】そしてレーザー光または強光の照射を行う
ことにより、不純物イオンが注入された領域の活性化を
行う。こうして、ソース領域409、チャネル形成領域
414、ドレイン領域411、低濃度不純物領域412
と413が自己整合的に形成される。
【0179】ここで、413で示されるのが、LDD
(ライトドープドレイン)領域と称される領域である。
(図4(D))
【0180】次に層間絶縁膜414として酸化珪素膜、
または窒化珪素膜、またはその積層膜を形成する。層間
絶縁膜としては、酸化珪素膜または窒化珪素膜上に樹脂
材料でなる層を形成して構成してもよい。
【0181】そしてコンタクトホールの形成を行い、ソ
ース電極416とドレイン電極417の形成を行う。こ
うして図4(E)に示す薄膜トランジスタが完成する。
【0182】〔実施例8〕本実施例は、Nチャネル型の
薄膜トランジスタとPチャネル型の薄膜トランジスタと
を相補型に構成した例に関する。
【0183】本実施例に示す構成は、例えば、絶縁表面
上に集積化された各種薄膜集積回路に利用することがで
きる。また、例えばアクティブマトリクス型の液晶表示
装置の周辺駆動回路に利用することができる。
【0184】まず図5(A)に示すようにガラス基板5
01上に下地膜502として酸化珪素膜を成膜する。こ
こでは、ガラス基板としてOHを300ppm〜700
ppm、塩素を50ppm〜150ppm含むものを用
いる。以下に図1を用いて本実施例の作製工程を示す。
まず、上記ガラス基板101上に下地膜として酸化珪素
膜102を3000Åの厚さに成膜する。
【0185】さらに図示しない非晶質珪素膜をプラズマ
CVD法または減圧熱CVD法でもって成膜する。さら
に実施例1に示した方法により、この非晶質珪素膜を結
晶性珪素膜に変成する。
【0186】そして酸素と水素の混合雰囲気中において
プラズマ処理を行う。さらに得られた結晶性珪素膜をパ
ターニングして、活性層503と504を得る。こうし
て図5(A)に示す状態を得る。
【0187】なおここでは、活性層の側面を移動するキ
ャリアの影響を抑制するために、図5(A)に示した状
態において、HClを3%含んだ窒素雰囲気中にて75
0℃、10時間の加熱処理を行う。
【0188】活性層の側面に金属元素の存在によるトラ
ップ準位が存在すると、OFF電流特性の悪化を招くの
で、ここで示すような処理を行い、活性層の側面におけ
る準位の密度を低下させておくことは有用である。
【0189】さらにゲイト絶縁膜を構成する熱酸化膜5
00と酸化窒化珪素膜505を成膜する。ここで、基板
として石英を用いるならば、前述の熱酸化法を用いて熱
酸化膜のみでもってゲイト絶縁膜を構成することが望ま
しい。
【0190】そして後にゲイト電極を構成するための図
示しないアルミニウム膜を4000Åの厚さに成膜す
る。アルミニウム膜以外には、陽極酸化可能な金属(例
えばタンタル)を利用することができる。
【0191】アルミニウム膜を形成したら、前述した方
法により、その表面に極薄い緻密な陽極酸化膜を形成す
る。
【0192】次にアルミニウム膜上に図示しないレジス
トマスクを配置し、アルミニウム膜のパターニングを行
う。そして、得られたアルミニウムパターンを陽極とし
て陽極酸化を行い、多孔質状の陽極酸化膜508と50
9を形成する。この多孔質状の陽極酸化膜の膜厚は例え
ば5000Åとする。
【0193】さらに再度緻密な陽極酸化膜を形成する条
件で陽極酸化を行い、緻密な陽極酸化膜510と511
を形成する。ここで緻密な陽極酸化膜510と511の
膜厚は800Åとする。こうして図5(B)に示す状態
を得る。
【0194】さらに露呈した酸化珪素膜505と熱酸化
膜500をドライエッチングによって除去し、図5
(C)に示す状態を得る。
【0195】図5(C)に示す状態を得たら、酢酸と硝
酸とリン酸を混合した混酸を用いて、多孔質状の陽極酸
化膜508と509を除去する。こうして図5(D)に
示す状態を得る。
【0196】ここで、交互にレジストマスクを配置し
て、左側の薄膜トランジスタにPイオンが、右側の薄膜
トランジスタにBイオンが注入されるようにする。
【0197】この不純物イオンの注入によって、高濃度
のN型を有するソース領域514とドレイン領域517
が自己整合的に形成される。
【0198】また、低濃度にPイオンがドープされた弱
いN型を有する領域515が同時に形成される。また、
チャネル形成領域516が同時に形成される。
【0199】515で示される弱いN型を有する領域が
形成されるのは、残存したゲイト絶縁膜512が存在す
るからである。即ち、ゲイト絶縁膜512を透過したP
イオンがゲイト絶縁膜512によって一部遮蔽されるか
らである。
【0200】また同様な原理により、強いP型を有する
ソース領域521とドレイン領域518が自己整合的に
形成される。また、低濃度不純物領域520が同時に形
成される。また、チャネル形成領域519が同時に形成
される。
【0201】なお、緻密な陽極酸化膜510と511の
膜厚が2000Åというように厚い場合には、その厚さ
でチャネル形成領域に接してオフセットゲイト領域を形
成することができる。
【0202】本実施例の場合は、緻密な陽極酸化膜51
0と511の膜厚が1000Å以下と薄いので、その存
在は無視することができる。
【0203】そして、レーザー光または強光の照射を行
い、不純物イオンが注入された領域のアニールを行う。
【0204】そして図5(E)に示すように層間絶縁膜
として窒化珪素膜522と酸化珪素膜523を成膜す
る。それぞれの膜厚は1000Åとする。なお、酸化珪
素膜523は成膜しなくてもよい。
【0205】ここで、窒化珪素膜によって、薄膜トラン
ジスタが覆われることになる。窒化珪素膜は緻密であ
り、また界面特性がよいので、このような構成とするこ
とで、薄膜トランジスタの信頼性を高めることができ
る。
【0206】さらに樹脂材料でなる層間絶縁膜524を
スピンコート法を用いて形成する。ここでは、層間絶縁
膜524の厚さは1μmとする。(図5(E))
【0207】そしてコンタクトホールの形成を行い、左
側のNチャネル型の薄膜トランジスタのソース電極52
5とドレイン電極526を形成する。また同時に右側の
薄膜トランジスタのソース電極527とドレイン電極5
26を形成する。ここで、526は共通に配置されたも
のとなる。
【0208】こうして、相補型に構成されたCMOS構
造を有する薄膜トランジスタ回路を構成することができ
る。
【0209】本実施例に示す構成においては、薄膜トラ
ンジスタを窒化膜で覆い、さらに樹脂材料によって覆っ
た構成が得られる。この構成は、可動イオンや水分の侵
入しにくい耐久性の高いものとすることができる。
【0210】また、さらに多層配線を形成したような場
合に、薄膜トランジスタと配線との間に容量が形成され
てしまうことを防ぐことができる。
【0211】〔実施例9〕本実施例は、実施例1または
実施例2で得た結晶性珪素膜に対して、さらにレーザー
光の照射を行うことにより、単結晶または実質的に単結
晶と見なせる領域を形成する構成に関する。
【0212】まず実施例1に示したようにニッケル元素
の作用を利用して結晶性珪素膜を得る。そして、その膜
に対してエキシマレーザー(例えばKrFエキシマレー
ザー)を照射して、さらにその結晶性を助長させる。こ
の際、450℃以上の温度での加熱処理を併用し、さら
にレーザー光の照射条件を最適化することで単結晶また
は実質的に単結晶と見なせる領域を形成する。
【0213】このような方法で結晶化を大きく助長させ
た膜は、ESRで計測した電子スピン密度が3×1017
個cm-3以下であり、またSIMSで計測した最低値と
して当該ニッケル元素濃度を3×1017cm-3以下で有
し、さらに単結晶と見なすことができる領域を有するも
のとなる。
【0214】この領域には、実質的に結晶粒界が存在し
ておらず、単結晶珪素ウエハーに匹敵する高い電気的な
特性を得ることができる。
【0215】またこの単結晶と見なせる領域は、水素を
5原子%以下〜1×1015cm-3程度含んでいる。この
値は、SIMS(2次イオン分析方法)による計測より
明らかにされる。
【0216】このような単結晶または単結晶と見なせる
領域を利用して薄膜トランジスタを作製することで、単
結晶ウエハーを利用して作製したMOS型トランジスタ
に匹敵するものを得ることができる。
【0217】〔実施例10〕本実施例は、実施例1に示
す工程において、下地膜の表面に直接ニッケル元素を導
入する例を示す。この場合、ニッケル元素は非晶質珪素
膜の下面に接して保持されることになる。
【0218】この場合は、下地膜の形成後にニッケル元
素の導入を行いまず下地膜の表面にニッケル元素(当該
金属元素)が接して保持された状態とする。このニッケ
ル元素の導入方法としては、溶液を用いる方法の他にス
パッタ法やCVD法、さらに吸着法を用いることができ
る。
【0219】〔実施例11〕本実施例は、ニッケルの作
用によって結晶化された結晶性珪素膜の膜中から塩素の
作用によってニッケルをゲッタリングする効果について
実験データに基づいて説明する。
【0220】図6に示すのは、ニッケルを利用すること
によって得られた結晶性珪素膜の断面方向におけるニッ
ケル元素の濃度分布を計測した結果である。この計測値
は、SIMS(2次イオン分析方法)によって得られた
ものである。
【0221】なお、表面付近の測定データは、表面の凹
凸や吸着物の影響を受けるために有意なものではない。
また同様な理由で界面付近のデータについても多少の誤
差が含まれている。
【0222】この計測値が得られた試料の作製方法につ
いて簡単に説明する。まず、石英基板上に下地膜として
酸化珪素膜を4000Åの厚さに成膜し、さらに減圧熱
CVD法により非晶質珪素膜を500Åの厚さに成膜す
る。
【0223】そして、この非晶質珪素膜に対して実施例
1に示すようなニッケル酢酸塩溶液を用いた方法により
ニッケル元素を導入する。さらにこれを650℃、4時
間の加熱処理により結晶化させ、結晶性珪素膜を得る。
【0224】さらに950℃の酸素雰囲気中において加
熱処理を行い500Å厚の熱酸化膜を形成する。
【0225】図6を見れば明らかなように、ニッケル元
素は結晶性珪素膜(Poly-Si)中に高濃度(他の領域に比
較すれば)で存在している。なお、熱酸化膜の表面にお
いて、ニッケル元素の濃度が高くなっているのは、表面
状態の影響を受けた計測誤差であり、有意なものではな
い。
【0226】次に熱酸化膜の形成方法を3%のHClを
含んだ950℃の酸素雰囲気中におけるものとした場合
のサンプルの測定データを図7に示す。
【0227】図7から明らかなように、結晶性珪素膜
(Poly-Si)中におけるニッケル濃度は低下し、代わりに
酸化膜中におけるニッケル濃度が相対的に増加する。こ
れは、酸化膜中にニッケル元素が吸い出された(ゲッタ
リングされた)ことを意味している。
【0228】図6と図7の違いは、酸化膜の形成の際に
雰囲気中にHClを含有させた点のみである。従って、
上記のゲッタリングの効果は、HClによるものである
と結論することができる。またHによるゲッタリング効
果は確認されていないから、より正確にはCl(塩素)
の作用によって、図6と図7の違いに示されるようなゲ
ッタリング効果が得られることが結論される。
【0229】また、このニッケル元素をゲッタリングし
た熱酸化膜を除去することにより、ニッケル濃度を低く
した結晶性珪素膜を得ることができも理解される。
【0230】図8に図7のデータが得られた試料と同じ
条件で作製された試料におけるCl元素の濃度分布を示
す。図8から明らかなようにCl元素は結晶性珪素膜と
熱酸化膜の界面近傍に集中している。
【0231】〔実施例12〕本実施例は、実施例11に
示すデータが得られた結晶性珪素膜の出発膜としてプラ
ズマCVD法で成膜された非晶質珪素膜を利用する場合
の例を示す。プラズマCVD法で成膜された非晶質珪素
膜は減圧熱CVD法で成膜された非晶質珪素膜とは、そ
の膜質が異なるので、後述するようにゲッタリングの作
用も異なるものとなる。
【0232】まず比較のためのデータを図9に示す。図
9に示すのは、熱酸化膜を950℃の酸素雰囲気中で形
成した場合のサンプルの測定データである。図9から明
らかなように結晶性珪素膜(Poly-Si)中には高濃度にニ
ッケル元素が存在している。
【0233】なお、ニッケルの導入条件は同じであるの
に、図6に比較すると、結晶性珪素膜(Poly-Si)中にお
けるニッケル濃度は高い。これは、プラズマCVD法で
成膜された非晶質珪素膜の膜質が緻密でなく欠陥が多い
ために、ニッケル元素がより膜中に拡散し易いためであ
ると考えられる。
【0234】また別の観点からは次のような見方をする
ことができる。即ち、ニッケル酢酸溶液を塗布する前に
非晶質珪素膜の表面にUV酸化法によって極薄い酸化膜
を形成するのであるが、この酸化膜の膜厚が下地の非晶
質珪素膜の膜質の違いの影響を受けて異なっている可能
性がある。この場合、その膜厚の違いによって、珪素膜
中に拡散するニッケル元素の量が異なるので、その影響
が図6と図9の違いに現れたと見ることもできる。
【0235】図10に示すのは、熱酸化膜の形成に際し
て雰囲気を酸素に対してHClを1%含有させたものと
した場合のデータである。図10を見れば明らかよう
に、結晶性珪素膜(Poly-Si)中におけるニッケル濃度は
図9に示すデータに比較して低下している。また、代わ
りに熱酸化膜中のニッケル濃度が高くなっている。
【0236】これは、熱酸化膜中に塩素の作用によって
ニッケル元素がゲッタリングされたことを意味してい
る。このように、塩素を含んだ酸化性雰囲気中における
熱酸化膜を形成することにより、その熱酸化膜中に珪素
膜中に存在するニッケル元素を効果的にゲッタリングさ
せることができる。
【0237】従って、このニッケル元素をゲッタリング
した熱酸化膜を除去することにより、ニッケル濃度を低
くした結晶性珪素膜を得ることができる。
【0238】図11に示すのは、図10に示すデータが
得られた試料と同じ作製条件によって得られた試料にお
ける塩素濃度を調べた結果である。図11を見れば明ら
かなように、塩素は下地膜と結晶性珪素膜、さらに結晶
性珪素膜と熱酸化膜の界面近傍に高濃度に存在してい
る。
【0239】図11は図8と対比されるものであるが、
図11のような塩素濃度の分布が形成されてしまうの
は、出発膜である非晶質珪素膜がプラズマCVD法によ
るものであり、その膜質が緻密でないことによるものと
考えられる。
【0240】また図10からその傾向が明らかである
が、この場合は下地膜と結晶性珪素膜との界面近傍にお
いてもニッケル濃度が高くなる。これは、下地膜との界
面近傍(または下地膜中)に存在する塩素の作用によっ
て、下地膜に向かってニッケルのゲッタリングが行われ
た結果であると理解される。
【0241】また、このような現象は、下地膜にハロゲ
ン元素を添加した場合にも得られるものと考えられる。
【0242】
【発明の効果】本明細書で開示する発明を利用すること
により、金属元素を利用して得られた結晶性珪素膜にお
ける金属の濃度元素の濃度を減少させることができる。
そして、高い電気的な特性を得られる薄膜半導体装置の
構成を得ることができる。
【図面の簡単な説明】
【図1】 結晶性珪素膜を得る工程を示す図。
【図2】 結晶性珪素膜を得る工程を示す図。
【図3】 薄膜トランジスタを作製する工程を示す
図。
【図4】 薄膜トランジスタを作製する工程を示す
図。
【図5】 薄膜トランジスタを作製する工程を示す
図。
【図6】 ニッケル元素の濃度分布を示す図。
【図7】 ニッケル元素の濃度分布を示す図。
【図8】 塩素元素の濃度分布を示す図。
【図9】 ニッケル元素の濃度分布を示す図。
【図10】 ニッケル元素の濃度分布を示す図。
【図11】 塩素元素の濃度分布を示す図。
【符号の説明】
101 ガラス基板または石英基板 102 下地膜(酸化珪素膜または酸化窒化珪素
膜) 103 非晶質珪素膜 104 ニッケルを含んだ溶液の水膜 105 結晶性珪素膜 106 熱酸化膜 107 ニッケル元素の濃度が低減された結晶性
珪素膜 201 ガラス基板または石英基板 202 下地膜(酸化珪素膜または酸化窒化珪素
膜) 203 非晶質珪素膜 204 酸化珪素膜でなるマスク 205 開口部 206 接して保持されたニッケル 207 基板に平行な方向への結晶成長の方向 208 珪素膜 209 熱酸化膜 210 パターニングされた珪素膜

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】ガラス基板上に珪素の結晶化を助長する金
    属元素を用いて結晶性珪素膜を形成する工程を有し、 該工程は最高プロセス温度が650℃を越えて1000
    ℃未満であり、かつそのプロセス時間が1時間以上であ
    り、 前記ガラス基板はOHを50ppm〜2000ppmの
    濃度で含み、 前記ガラス基板は塩素を10ppm〜1000ppmの
    濃度で含み、 前記ガラス基板は歪点が650℃〜1000℃の範囲に
    あることを特徴とする半導体装置の作製方法。
  2. 【請求項2】請求項1において、 最高プロセス温度が700℃を越えて980℃未満であ
    り、かつそのプロセス時間が30分以上であることを特
    徴とする半導体装置の作製方法。
  3. 【請求項3】ガラス基板上に珪素の結晶化を助長する金
    属元素を用いて結晶性珪素膜を形成する工程と、 ハロゲン元素を含んだ熱酸化膜を形成し、前記結晶性珪
    素膜から前記金属元素を除去する工程とを有し、 前記2つの工程において、最高プロセス温度は650℃
    を越えて1000℃未満であり、 前記ガラス基板はOHを50ppm〜2000ppmの
    濃度で含み、 前記ガラス基板は塩素を10ppm〜1000ppmの
    濃度で含み、 前記ガラス基板は歪点が650℃〜1000℃の範囲に
    あることを特徴とする半導体装置の作製方法。
  4. 【請求項4】請求項1または請求項3において、 珪素の結晶化を助長する金属元素として、 Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、P
    t、Cu、Auから選ばれた一種または複数種類のもの
    が用いられることを特徴とする半導体装置の作製方法。
  5. 【請求項5】請求項3において、 ハロゲン元素を含んだ熱酸化膜は、 O2にHCl、HF、HBr、Cl2、F2、Br2、NF
    3から選ばれた一種または複数種類のガスが添加された
    雰囲気中での加熱処理によって形成することを特徴とす
    る半導体装置の作製方法。
  6. 【請求項6】請求項3において、 ハロゲン元素を含んだ熱酸化膜は、 HCl、HF、HBr、Cl2、F2、Br2、NF3から
    選ばれた一種または複数種類のガスが添加されたO2
    含んだ雰囲気中において加熱処理を施すことによって形
    成することを特徴とする半導体装置の作製方法。
  7. 【請求項7】前記半導体装置は、アクティブマトリクス
    型の液晶表示装置の画素領域に配置される薄膜トランジ
    スタであることを特徴とする請求項1乃至6のいずれか
    一項に記載の半導体装置の作製方法。
  8. 【請求項8】前記半導体装置は、アクティブマトリクス
    型のEL表示装置の画素領域に配置される薄膜トランジ
    スタであることを特徴とする請求項1乃至6のいずれか
    一項に記載の半導体装置の作製方法。
JP06532196A 1996-02-26 1996-02-26 半導体装置の作製方法 Expired - Fee Related JP3472024B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP06532196A JP3472024B2 (ja) 1996-02-26 1996-02-26 半導体装置の作製方法
US08/805,950 US6376862B1 (en) 1996-02-26 1997-02-24 Semiconductor device and its manufacturing method
KR1019970006935A KR100392026B1 (ko) 1996-02-26 1997-02-26 반도체장치
JP23046298A JP3581576B2 (ja) 1996-02-26 1998-08-17 半導体装置の作製方法
US09/152,362 US6323070B1 (en) 1996-02-26 1998-09-14 Semiconductor device and its manufacturing method
KR1020010033750A KR100455594B1 (ko) 1996-02-26 2001-06-15 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06532196A JP3472024B2 (ja) 1996-02-26 1996-02-26 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP23046298A Division JP3581576B2 (ja) 1996-02-26 1998-08-17 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH09232236A JPH09232236A (ja) 1997-09-05
JP3472024B2 true JP3472024B2 (ja) 2003-12-02

Family

ID=13283538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06532196A Expired - Fee Related JP3472024B2 (ja) 1996-02-26 1996-02-26 半導体装置の作製方法

Country Status (3)

Country Link
US (2) US6376862B1 (ja)
JP (1) JP3472024B2 (ja)
KR (2) KR100392026B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617648B1 (en) 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
TWI224806B (en) * 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
JP2002076364A (ja) * 2000-06-15 2002-03-15 Seiko Epson Corp 基板装置及びその製造方法並びに電気光学装置
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
JP2005057042A (ja) * 2003-08-04 2005-03-03 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびその製造方法
JP4889943B2 (ja) * 2003-12-25 2012-03-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100600878B1 (ko) * 2004-06-29 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101188868B1 (ko) * 2005-06-30 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100882909B1 (ko) * 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
JP5993141B2 (ja) * 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
KR102556021B1 (ko) 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
WO2019176040A1 (ja) * 2018-03-15 2019-09-19 シャープ株式会社 アクティブマトリクス基板および表示デバイス

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753542A (en) 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5147826A (en) 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5410428A (en) * 1990-10-30 1995-04-25 Shin-Etsu Quartz Products Co. Ltd. Optical member made of high-purity and transparent synthetic silica glass and method for production thereof or blank thereof
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
WO1993000307A1 (en) * 1991-06-29 1993-01-07 Shin-Etsu Quartz Products Company Limited Synthetic quartz glass optical member for excimer laser and production thereof
US5576556A (en) 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
US5639698A (en) 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
KR100203982B1 (ko) 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
TW278219B (ja) 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW241377B (ja) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5529937A (en) 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3411408B2 (ja) * 1993-09-07 2003-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5498904A (en) 1994-02-22 1996-03-12 Sanyo Electric Co., Ltd. Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3897826B2 (ja) 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
TW395008B (en) 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
TW448584B (en) 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst

Also Published As

Publication number Publication date
US6376862B1 (en) 2002-04-23
KR100455594B1 (ko) 2004-11-09
KR970063447A (ko) 1997-09-12
KR100392026B1 (ko) 2003-11-01
JPH09232236A (ja) 1997-09-05
US6323070B1 (en) 2001-11-27

Similar Documents

Publication Publication Date Title
US6465287B1 (en) Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
KR100285020B1 (ko) 반도체장치 제작방법
US5985740A (en) Method of manufacturing a semiconductor device including reduction of a catalyst
JP3472024B2 (ja) 半導体装置の作製方法
KR100440083B1 (ko) 반도체박막제작방법
US6541315B2 (en) Semiconductor device and fabrication method thereof
US5994172A (en) Method for producing semiconductor device
US7135741B1 (en) Method of manufacturing a semiconductor device
US6204101B1 (en) Method of manufacturing semiconductor device
JPH09162416A (ja) 半導体装置およびその作製方法
JP3910229B2 (ja) 半導体薄膜の作製方法
JPH10233365A (ja) 半導体装置の作製方法
JP3468967B2 (ja) 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3452808B2 (ja) 半導体装置
JP3394406B2 (ja) 結晶性珪素膜の作製方法
JP3581576B2 (ja) 半導体装置の作製方法
JPH09260288A (ja) 半導体装置及びその作製方法
JPH09312406A (ja) 半導体装置の作製方法
JP4321828B2 (ja) 半導体装置の作製方法
JP4067752B2 (ja) 半導体装置の作製方法
JPH09260685A (ja) 半導体装置及びその作製方法
JPH09266171A (ja) 半導体装置の作製方法
JPH09266172A (ja) 半導体装置の作製方法
JPH09266319A (ja) 半導体装置の作製方法
JP2001144016A5 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090912

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100912

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100912

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees