Nothing Special   »   [go: up one dir, main page]

JP3462166B2 - 化合物半導体装置 - Google Patents

化合物半導体装置

Info

Publication number
JP3462166B2
JP3462166B2 JP2000273497A JP2000273497A JP3462166B2 JP 3462166 B2 JP3462166 B2 JP 3462166B2 JP 2000273497 A JP2000273497 A JP 2000273497A JP 2000273497 A JP2000273497 A JP 2000273497A JP 3462166 B2 JP3462166 B2 JP 3462166B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
wiring
substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000273497A
Other languages
English (en)
Other versions
JP2002083936A (ja
Inventor
要司 鈴木
Original Assignee
富士通カンタムデバイス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通カンタムデバイス株式会社 filed Critical 富士通カンタムデバイス株式会社
Priority to JP2000273497A priority Critical patent/JP3462166B2/ja
Priority to TW090121164A priority patent/TW497177B/zh
Priority to US09/945,622 priority patent/US6472738B2/en
Publication of JP2002083936A publication Critical patent/JP2002083936A/ja
Application granted granted Critical
Publication of JP3462166B2 publication Critical patent/JP3462166B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、化合物半導体装置
に関し、より詳しくは、距離的制約が特性に大きく影響
するマイクロ波モノリシック集積回路（ＭＭＩＣ）等の
ような化合物半導体装置に関する。 【０００２】 【従来の技術】近年の通信分野では、限られた周波数資
源の中でより高い周波帯のアプリケーションが積極的に
開発されている。そのようなアプリケーションに対応す
る半導体装置として、ガリウム砒素などの化合物半導体
を用いたＭＭＩＣが使用されている。ＭＭＩＣは、複数
の素子を１つの基板上に形成することにより高周波信号
における素子間の距離的制約を解決すべく設計されたも
のである。ＭＭＩＣの回路を構成する素子としては、Ｈ
ＥＭＴ、ＭＥＳＦＥＴ等の能動素子と、抵抗、リアクタ
ンス及びキャパシタンス等の受動素子があり、それらの
素子が配線を介して接続される。 【０００３】従来のＭＭＩＣは例えば図１に示すような
構造を有している。また、図１に示したＭＭＩＣの回路
図は図２のようになる。図１において、化合物半導体基
板１００の上には第１のＦＥＴ１０１と第２のＦＥＴ１
０２が間隔をおいて形成されている。第１のＦＥＴ１０
１のゲートは、第１の配線１０３と第１のキャパシタ１
０４を介して第１のパッド１０５に接続されるととも
に、第２の配線１０６を介して第２のパッド１０７に接
続されている。第２の配線１０６は、第１のスルーホー
ル１０８との間で第２のキャパシタ１０９を接続する形
状となっている。 【０００４】第１のＦＥＴ１０１のソースは第２のスル
ーホール１１０に接続されている。また、第１のＦＥＴ
１０１のドレインは、第３の配線１１１と第３のキャパ
シタ１１２を介して第２のＦＥＴ１０２のゲートに接続
されている。また、第１のＦＥＴのドレインは、第４の
配線１１３と第１の抵抗１１４、第４のキャパシタ１１
５を介して第３のスルーホール１１６に接続され、さら
に、第５の配線１１７を介して第３のパッド１１８に接
続されている。第５の配線１１７は、さらに第５のキャ
パシタ１１９を介して第４のスルーホール１２０に接続
されている。 【０００５】第２のＦＥＴ１０２のゲートは、第６の配
線１２１を介して第４のパッド１２２に接続されてい
る。第６の配線１２１は、また、第６のキャパシタ１２
３を介して第５のスルーホール１２４に接続されてい
る。第２のＦＥＴ１０２のソースは、第６のスルーホー
ル１３６に接続されている。第２のＦＥＴ１０２のドレ
インは、第７の配線１２５、第７のキャパシタ１２６を
介して第５のパッド１２７に接続されている。第２のＦ
ＥＴのドレインは、第８の配線１２８を介して第６のパ
ッド１２９に接続され、さらに、第９の配線１３０、第
２の抵抗１３１及び第８のキャパシタ１３２を介して第
７のスルーホール１３３に接続されている。第８の配線
１２８は、また、第９のキャパシタ１３４を介して第８
のスルーホール１３５に接続されている。 【０００６】なお、上記した第１〜第８のスルーホール
は、化合物半導体基板１００の裏面の接地電極（不図
示）に接続されている。図１のＭＭＩＣは、上記したよ
うに化合物半導体基板の一方の面に能動素子、受動素
子、配線等を配置し、金属等の導体から形成された配線
によって素子間を接続する構成を有するものであり、素
子間の距離のばらつきを抑制する効果を得ることができ
た。 【０００７】しかし、図１に示すＭＭＩＣにおいては、
外部周辺回路との接続には第１のパッド１０５と第５の
パッド１２７に金ワイヤーを介した接続が必要になるの
で、ワイヤー長のばらつきによる特性の低下が生じてし
まう。しかも、高周波化に対応させたさらなる高性能化
のための設計を行おうとすると配置に制約が伴う。即
ち、各素子の接続距離が長くなるほど抵抗成分やインダ
クタンス成分が大きくなるので、さらなる高周波数化に
対応した構造が必要になる。 【０００８】このことから、各素子間の接続のさらなる
最短化が望ましい。特開平８−１８００４号公報では、
素子間の接続距離を短縮するために、絶縁中間層の両面
に形成された２つの結晶能動層にそれぞれ第１及び第２
のＨＥＭＴを形成するとともに、結晶能動層及び中間絶
縁層に形成された孔の中に高濃度ｎ型層を埋め込むこと
により、高濃度ｎ型層を介して第１のＨＥＭＴと第２の
ＨＥＭＴを接続する構造が記載されている。 【０００９】また、特開平８−１８１２１１号公報にお
いては、酸化シリコン層とシリコン層を有するＳＯＩ(s
ilicon on insulator)基板を用いて、シリコン層には保
護膜で覆われた能動素子を形成し、酸化シリコン層上に
は受動素子を形成することが記載されている。その保護
膜には第１のビアホールが形成され、また、酸化シリコ
ン膜とシリコン層には、第１のビアホールに繋がる第２
のビアホールが形成されている。そして、第１のビアホ
ール内には保護膜上の電極に接続される第１の導電性膜
が形成され、第２のビアホール内には第１の導電性膜に
接続される第２の導電性膜が形成されている。それらの
第１及び第２の導電性膜は、保護膜上の電極と受動素子
の接続を担うことになる。 【００１０】さらに、特開昭５８−２１８１３０号公
報、特開平１１−２１４４４８号公報には、半導体基板
の上下面にそれぞれ別々に集積回路を形成することが記
載されているが、それらの集積回路はシリコン基板内で
互いに接続される構造にはなっていない。 【００１１】 【発明が解決しようとする課題】ところで、特開平８−
１８００４号公報に記載された化合物半導体装置によれ
ば、半導体基板の両面のそれぞれの能動素子を同じ条件
で外部回路に接続するのは難しい。また、半導体基板を
セラミック基板上に取り付ける場合には、上側の能動素
子と外部回路はワイヤを介して行うことになるので、ワ
イヤ接続に伴うインダクタンス成分や抵抗成分の不均一
は避けられない。 【００１２】また、特開平８−１８１２１１号公報に記
載されたシリコン製の半導体装置においては、能動素子
を覆う保護絶縁膜から露出される導電性パッドに外部回
路を接続するのが一般的であり、パッドと外部回路との
接続には金ワイヤやバンプが用いられる。したがって、
その半導体装置においても信号系接続にともなうインダ
クタンス成分のバラツキが生じる。 【００１３】さらに、特開昭５８−２１８１３０号公
報、特開平１１−２１４４４８号公報に記載された半導
体装置は、半導体基板の両面に互いに独立した集積回路
が形成されているだけである。したがって、第１面側の
集積回路と第２面側の集積回路のいずれかの信号系への
ワイヤ接続は避けられないので、ワイヤ接続に伴うイン
ダクタンス成分や抵抗成分のばらつきが存在する。 【００１４】本発明の目的は、集積回路を構成する素子
の配置の制約を小さくするとともに高周波伝送系でのイ
ンダクタンス成分のバラツキを抑制するための化合物半
導体装置を提供することにある。 【００１５】 【課題を解決するための手段】上記した課題は、化合物
半導体基板の第１面にのみ形成された能動素子と、前記
第１面上に形成されて前記能動素子に接続される信号系
配線と、前記化合物半導体基板の第２面上に形成される
信号系端子と前記第１面上で信号系配線と接続される第
１のコイルと、前記第２面上で前記信号系端子と接続さ
れる第２のコイルとを有し、前記第１のコイルと前記第
２のコイルは前記第１面と前記第２面との間で誘導性接
続することを特徴とする化合物半導体装置によって解決
される。 【００１６】 【００１７】 【００１８】 【００１９】次に、本発明の作用について説明する。本
発明によれば、半導体基板の第１面の上に能動素子を形
成し、その能動素子の信号系接続を半導体基板の第２面
側に形成された端子のみで行うようにしたので、その端
子を配線基板上の配線に接続することにより、ワイヤを
介した外部回路との接続は不要になる。これにより、信
号系のインダクタンス成分や抵抗成分のばらつきは抑制
される。 【００２０】半導体基板の第１面上の能動素子と第２面
の端子は、コンタクトホールを通して接続されるか、又
はコイルによる誘導性接続されるか、又は対向する電極
の容量性接続されるかのいずれかを選択してもよい。誘
導性接続や容量性接続によれば、半導体基板にホールを
形成する必要はなくなり、半導体基板の機械的強度を高
く保つことができる。 【００２１】能動素子に接続されるバイアス端子はイン
ダクタンス成分のばらつきによる影響が小さいので、半
導体基板の第１面側に形成してもよい。また、半導体基
板の第２面において、入力端子と出力端子の間に接地用
導電膜を配置することにより、入力系信号と出力系信号
は接地用導電膜によって遮蔽される。また、本発明によ
れば、能動素子に接続されるコンデンサの一方の電極を
半導体基板のホール内に形成するようにしたので、コン
デンサの電極の第１面から第２面への引き出しを基板の
厚さ方向で行うことができ、回路設計の面積を小さくし
たり、回路設計の自由度を高くすることができる。 【００２２】 【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。 （第１の実施の形態）図３(a),(b) は、本発明の第１実
施形態の化合物半導体装置であるＭＭＩＣを示す上面図
と下面図である。 【００２３】図３(a) に示された半絶縁性のGaAs（化合
物半導体）基板１の第１面（上面）には、第１及び第２
のＨＥＭＴ(high electron mobility transistor) ２，
３と、第１及び第２の抵抗素子４，５と、バイアス回路
系配線が形成されている。なお、ＨＥＭＴの代わりにＭ
ＥＳＦＥＴ(metal semiconductor FET) 、ＭＩＳＦＥＴ
(metal-insulator-semiconductor FET) 、ＨＢＴ(heter
o-bipolar transistor) のような能動素子を形成しても
よい。また、図３(b) に示されたGaAs基板１の第２面
（下面）には、コンデンサ１１〜１９のような受動素子
と、入力端子２５、出力端子２６、コンタクトパッドな
どが形成されていて、能動素子は形成されていない。 【００２４】第１及び第２のＨＥＭＴ２，３と第１及び
第２の抵抗素子４，５には、以下に示すような配線、コ
ンタクトパッド等が接続されている。GaAs基板１の第１
面において、第１のＨＥＭＴ２のうち第２のＨＥＭＴ３
に近い一側部には第１のドレイン引出電極６ａが形成さ
れ、他側部には第１のゲート引出電極７ａが形成され、
さらに、第１のＨＥＭＴ２の両端の前後には第１のソー
ス引出電極２ｓが形成されている。第１のゲート引出電
極７ａは、第１の配線７ｂを介してパッド状の第１のバ
イアス端子２１に接続されている。また、第１の配線７
ｂの側方には第１のコンタクトパッド７ｃが突出して形
成されている。 【００２５】第１のドレイン引出電極６ａは、第２の配
線６ｂを介してパッド状の第２のバイアス端子２２に接
続されている。また、第２の配線６ｂの側方には第２の
コンタクトパッド６ｃが突出して形成されている。さら
に、第１のドレイン引出電極６ａは、第３の配線６ｄと
第１の抵抗素子４を介して第３のコンタクトパッド６ｅ
にも接続されている。 【００２６】また、第２のＨＥＭＴ３のうち第１のＨＥ
ＭＴ２に近い一側部には第２のゲート引出電極８ａが形
成され、他側部には第２のドレイン引出電極９ａが形成
され、さらに第２のＨＥＭＴ３の両端の前後には第２の
ソース引出電極３ｓが形成されている。第２のゲート引
出電極８ａは、第４の配線８ｂを介してパッド状の第３
のバイアス端子２３に接続されている。また、第４の配
線８ｂの側方には第４のコンタクトパッド８ｃが突出し
て形成されている。 【００２７】第２のドレイン引出電極９ａは、第５の配
線９ｂを介してパッド状の第４のバイアス端子２４に接
続されている。また、第５の配線９ｂの側方には第５の
コンタクトパッド９ｃが接続されている。さらに、第１
のドレイン引出電極９ａは、第６の配線９ｄと第２の抵
抗素子５を介して第６のコンタクトパッド９ｅにも接続
されている。 【００２８】GaAs基板１の第２面において、第１〜第４
のバイアス端子２１〜２４の裏側にはそれぞれ第１〜第
４のコンデンサ１１〜１４が形成されている。第１のコ
ンデンサ１１を構成する第１の端子１１ａは第１のコン
タクトパッド７ｃの裏側に引き出されていて、GaAs基板
１に形成された第１のホール１０ａを介して第１のコン
タクトパッド７ｃに接続されている。第２〜第４のコン
デンサ１２〜１４も同様であって、第２〜第４のコンデ
ンサ１２〜１４のそれぞれの第１の端子１２ａ、１３
ａ、１４ａは、それぞれ第２、第４、第５のコンタクト
パッド６ｃ，８ｃ，９ｃの裏側に引き出されていて、Ga
As基板１に形成された第２〜第４のホール１０ｂ〜１０
ｄを通して第２、第４、第５のコンタクトパッド６ｃ，
８ｃ，９ｃに接続されている。 【００２９】第１のドレイン引出電極６ａと第２のゲー
ト引出電極８ａの間の領域の裏側には第５のコンデンサ
１５が形成され、第５のコンデンサ１５の第１の電極１
５ａは第１のドレイン引出電極６ａの裏側に引き出され
て第５のホール１０ｅを通して第１のドレイン引出電極
６ａに接続されている。また、第５のコンデンサ１５の
第２の電極１５ｂは、第２のゲート引出電極８ａの裏側
に引き出されて第６のホール１０ｆを通して第２のゲー
ト引出電極８ａに電気的に接続されている。 【００３０】また、第２面においては第６及び第７のコ
ンデンサ１６，１７が形成され、第６のコンデンサ１６
の第１の電極１６ａは第７のホール１０ｇを通して第１
面側の第３のコンタクトパッド６ｅに接続され、また、
第７のコンデンサ１７の第１の電極１７ａは第８のホー
ル１０ｈを通して第１面側の第６のコンタクトパッド９
ｅに接続されている。 【００３１】さらに、第２面においては第８及び第９の
コンデンサ１８，１９が形成され、第８のコンデンサ１
８の第１の電極１８ａは第９のホール１０ｉを通して第
１面側の第１のゲート引出電極７ａに接続され、また、
第９のコンデンサ１９の第１の電極１９ａは第１０のホ
ール１０ｊを通して第１面側の第２のドレイン引出電極
９ａに接続されている。 【００３２】第２面には接地用金属膜２０がヒートシン
クを兼ねて形成され、その接地用金属膜２０は第１〜第
９のコンデンサ１１〜１９とそれらの第１の電極１１ａ
〜１９ａと第５のコンデンサ１５の第２の電極１５ｂを
露出するための窓２０ａ〜２０ｇを有している。接地用
電極２０は、第１１〜第１４のホール１０ｋ〜１０ｎを
通して第１及び第２のソース引出電極２ｓ，３ｓに電気
的に接続されている。また、第１〜第４のコンデンサ１
１〜１４の第２の電極１１ｂ，１２ｂ，１３ｂ，１４ｂ
は、それらの周囲の窓２０ａ、２０ｂの縁まで延在して
接地用金属膜２０に接続されている。同様に、第６及び
第７のコンデンサ１６，１７の第２の電極１６ｂ，１７
ｂも接地用金属膜２０に接続されている。 【００３３】第８のコンデンサ１８の第２の電極１８ｂ
は、接地用金属膜２０とは接触せずにGaAs基板１の周縁
近傍に延在しており、その上には柱状導体金属（ピラ
ー）からなる高周波入力端子２５が形成されている。ま
た、第９のコンデンサ１９の第２の電極１９ｂは、接地
用金属膜２０とは接触せずにGaAs基板１の周縁近傍に延
在しており、その上には柱状導体金属からなる高周波出
力端子２６が形成されている。なお、GaAs基板１の第２
面では、高周波入力端子２５と高周波出力端子２６がそ
れらの間の接地用金属膜２０によって遮蔽された状態に
なっている。 【００３４】高周波入力端子２５と高周波出力端子２６
は、接地用金属膜２０と同じ構造の金属膜から形成さ
れ、その金属膜はメッキ法等により厚く形成されてい
る。なお、第１〜第９のコンデンサ１１〜１９は、図３
に図示されていないが、それぞれの第１の電極１１ａ〜
１９ａと第２の電極１１ｂ〜１９ｂの間に挟まれた誘電
体膜を有している。 【００３５】また、ソース引出電極２ｓ，３ｓ、ドレイ
ン引出電極６ａ，９ａは、それぞれ金層、金ゲルマニウ
ム／ニッケル金層、またはチタン／プラチナ／金層等か
ら構成され、ゲート引出電極７ａ，８ａは、タングステ
ン、タングステンシリサイド、窒化タングステンシリサ
イド等の金属材料から構成される。第１、第４の配線７
ｂ，８ｂはゲート引出電極７ａ，８ａと同じ層から形成
され、第２，第３、第５及び第６の配線６ｂ，６ｄ，９
ｂ，９ｄはドレイン引出電極６ａ，９ａと同じ層から形
成されている。また、第１〜第４のバイアス端子２１〜
２４もドレイン引出電極６ａ，９ａと同じ層から形成さ
れている。 【００３６】以上のような構成のＭＭＩＣの等価回路
は、図２に示すようになる。即ち、本実施形態のＭＭＩ
Ｃは、図１に示した従来のＭＭＩＣと同じ回路構成であ
りながらそのチップサイズは小さくなる。しかも、GaAs
基板１の第１面に能動素子を形成し、第２面に受動素子
を形成し、第１面側の能動素子と第２面側の受動素子の
接続をホールを通して行っているので、面積的、距離的
な設計上の制約を少なくすることができる。 【００３７】しかも、第１のＨＥＭＴ２のドレイン引出
電極６ａと第２のＨＥＭＴ３のゲート引出電極８ａの間
に接続されるコンデンサ１５を第２面上に形成したの
で、それらのドレイン引出電極６ａとゲート引出電極８
ａの距離を従来よりも縮小化して第１及び第２のＨＥＭ
Ｔ２，３相互間の距離を短くすることができる。また、
高周波の伝送路は第２面に形成されている。即ち、高周
波入力端子２５と高周波出力端子２６は、第２面上に柱
状導体金属から形成されているので、セラミック基板
（不図示）上の配線パターンに、例えば半田を介して直
接接続することができる。 【００３８】これに対して、バイアス用の電圧供給は配
線距離のばらつきの影響をあまり受けないので、GaAs基
板１の第１面側に形成された第１〜第４のバイアス端子
２１〜２４と外部電源（不図示）の接続はワイヤを介し
て行っても特に問題はない。また、接地用金属膜２０は
セラミック基板上の接地配線に接続される。さらに、Ga
As基板１の第２面のうちコンデンサ１１〜１９、高周波
入力端子２５及び高周波出力端子２６とその周囲を除い
た領域に接地用金属膜２０が形成されているので、接地
用金属膜２０はヒートシンクとしても機能するので、Ｈ
ＥＭＴ２，３のチャネル部で生じる熱をGaAs基板１と接
地用金属膜２０を通して外部に逃がす放熱効果が大き
い。 【００３９】次に、図３(a) のＩ−Ｉ線断面から見たＭ
ＭＩＣの製造工程を図４〜図６に基づいて説明する。な
お、図４〜図６においては、ゲート引出電極７ａ，８
ａ、ドレイン引出電極６ａ，９ａは、それらの配置をわ
かりやすくするためにＨＥＭＴから離れて描かれている
が、実際にはゲート引出電極７ａ，８ａはＨＥＭＴ２，
３のゲート電極（不図示）に接続され、ドレイン引出電
極６ａ，９ａはＨＥＭＴ２，３のドレイン電極（不図
示）に接続されている。 【００４０】まず、図３(a) に示した第１及び第２のＨ
ＥＭＴ２，３とこれに接続されるゲート引出電極７ａ，
８ａ、ソース引出電極２ｓ，３ｓ、ドレイン引出電極６
ａ，９ａ、その他のバイアス回路系の第１〜第６の配線
６ｂ，６ｄ，７ｂ，８ｂ，９ｂ，９ｄ等をGaAs基板１の
第１面に形成する。この段階でのGaAs基板１の厚さは約
０．６ｍｍとなっている。ＨＥＭＴ２，３のチャネル層
等の能動層は、エピタキシャル成長により形成してもよ
いしイオン注入により形成してもよい。その断面は、図
４(a) のようになる。 【００４１】続いて、図４(b) に示すように、GaAs基板
１上に接着剤２８を塗布してＨＥＭＴ２，３等を覆う。
そして、GaAs基板１を接着剤２８を介して支持基板２
９、例えばガラス基板に接着する。その接着剤２８とし
てはＵＶ硬化型を使用してもよい。また、接着剤２８の
代わりにワックスを使用してもよい。続いて、図４(c)
に示すように、GaAs基板１の第２面側を研磨又はエッチ
ングして２０〜１００μｍ程度の厚さまで薄くする。 【００４２】次に、図４(d) に示すように、GaAs基板１
の第２面の上にレジスト３０を塗布し、これを露光、現
像して第１及び第２のゲート引出電極７ａ，８ａ、第１
及び第２のドレイン引出電極６ａ，９ａの裏側に窓３０
ａを形成する。この場合、図４(d) には図示していない
が、第１及び第２のソース引出電極２ｓ，３ｓ、第１〜
第６のコンタクトパッド６ｃ，６ｅ，７ｃ，８ｃ，９
ｃ，９ｅの裏側にも窓（不図示）が形成される。 【００４３】続いて、レジスト３０の窓３０ａを通して
GaAs基板１をエッチングして第１〜第１４のホール１０
ａ〜１０ｎを形成する。図５(a) は、ゲート引出電極７
ａ，８ａ、ドレイン引出電極６ａ，９ａの下のホール１
０ｅ，１０ｆ，１０ｉ，１０ｊを示している。次に、レ
ジスト３０を除去した後に、図５(b) に示すように、金
（Au）層、チタン／タンタル層、ニッケルクロム等の第
１の金属層３１をGaAs基板１の第２面の上とホール１０
ａ〜１０ｎの内部にスパッタ法により形成する。続い
て、図５(c) に示すように、第１の金属層３１をフォト
リソグラフィー法によりパターニングすることにより、
第１〜第５のホール１０ａ〜１０ｅ，第７〜第１０のホ
ール１０ｇ〜ｊの内部に延在するコンデンサ用の第１の
電極１１ａ〜１９ａを形成する。なお、第１の金属層３
１は、第６のホール１０ｆ、第１１〜第１４のホール１
０ｋ〜１０ｎ内とその周辺、接地領域、入出力端子領域
にそれぞれ孤立して残される。 【００４４】続いて、GaAs基板１の第２面と第１の金属
層３１と第１の電極１１ａ〜１９ａの上に窒化シリコン
よりなる誘電体層３２を形成する。そして、図５(d) に
示すように、誘電体層３２をフォトリソグラフィー法に
よりパターニングして、第１の電極１１ａ〜１９ａのう
ちホール１０ａ〜１０ｅ，１０ｇ〜ｊを除く部分に残
す。 【００４５】次に、図６(a) に示すように、GaAs基板１
の第２面に第１の金属層３１と誘電体層３２を覆うAuよ
りなる第２の金属膜３３を形成する。この後に、第２の
金属層３３の上にレジスト３４を塗布し、これを露光、
現像することにより、コンデンサ領域及びその周辺領
域、入力端子領域周囲、出力端子領域周囲にレジスト３
４を残す。 【００４６】そして、第２の金属膜３３を電極に使用す
る電解メッキ法により、レジスト３４に覆われない部分
の第２の金属膜３３の上に金層を約数十μｍの厚さに形
成する。これにより、図６(b) に示すように、GaAs基板
１の第２面の上には第１１〜第１４のホール１０ｋ〜１
０ｎを通して第１及び第２のＨＥＭＴ２，３のソース引
出電極２ｓ．３ｓに電気的に接続される接地用金属膜２
０が形成され、さらに柱状導電体である高周波入力端子
２５と高周波出力端子２６が形成される。 【００４７】レジスト３４を除去した後に、図６(c) に
示すように、第２の金属膜３３をフォトリソグラフィー
法によりパターニングして、第１〜第９のコンデンサ１
１〜１９の第２の電極１１ｂ〜１９ｂを形成する。即
ち、第１〜第４のコンデンサ１１〜１４の第２の電極１
１ｂ〜１４ｂと第６及び第７のコンデンサ１６，１７の
第２の電極１６ｂ，１７ｂは接地用金属膜２０にそのま
ま延在し、第８のコンデンサ１８の第２の電極１８ｂは
高周波入力端子２５の下にそのまま延在し、第５のコン
デンサ１５の第２の電極１５ｂは第１の金属膜３１及び
ホール１０ｆを介して第２のＨＥＭＴ３のゲート引出電
極８ａに接続され、さらに第９のコンデンサ１９の第２
の電極１９ｂは高周波出力端子２６にそのまま延在す
る。 【００４８】なお、接地用金属膜２０は、第１の金属膜
３１及びホール１０ｋ〜１０ｎを介してＨＥＭＴ２，３
のソース引出電極２ｓ，３ｓに接続される。その後に、
図６(d) に示すように、接着剤２８を溶剤によって除去
すると、支持基板２９はGaAs基板１から容易に離脱す
る。以上の工程により、図３(a),(b) に示したＭＭＩＣ
の形成が終了する。 （第２の実施の形態）第２の実施の形態では、化合物半
導体基板の第１面に能動素子と受動素子の全てを有する
とともに、第２面にバイアス電源接続と入出力端子接続
を有する構造のＭＭＩＣについて説明する。 【００４９】図７(a),(b) は、本発明の第２の実施の形
態に係るＭＭＩＣの第１面と第２面を示す平面図であ
る。図７(a) に示した半絶縁性のGaAs（化合物半導体）
基板４１の第１面の中央には、ＨＥＭＴ４２が形成され
ている。なお、ＨＥＭＴの代わりにＭＥＳＦＥＴ、ＭＩ
ＳＦＥＴ、ＨＢＴのような能動素子を形成してもよい。
また、図７(b) に示されたGaAs基板４１の第２面（下
面）には能動素子、受動素子は形成されていない。 【００５０】ＨＥＭＴ４２の一側にはゲート引出電極４
３ａが形成され、そのゲート引出電極４３ａからは第１
の配線４３ｂと第２の配線４３ｃが接続されている。第
１の配線４３ｂの先端には、第１のコンデンサ４４の第
１の電極が接続されている。第１のコンデンサ４４の第
２の電極は第１のコンタクトパッド４３ｄに接続されて
いる。また、第２の配線４３ｃの先端は２つに分岐さ
れ、その一方には第２のコンタクトパッド４３ｅが接続
されており、他方には第２のコンデンサ４５の第１の電
極が接続されている。第２のコンデンサ４５の第２の電
極は第３のコンタクトパッド４３ｆに接続されている。 【００５１】ＨＥＭＴ４２の他側にはドレイン引出電極
４６ａが形成され、そのドレイン電極４６ａには第３〜
第５の配線４６ｂ〜４６ｄが接続されている。第３の配
線４６ｂはその途中に抵抗素子４７が直列に接続され、
さらにその先端には第３のコンデンサ４８の第１の電極
が接続されている。第３のコンデンサ４８の第２電極に
は第４のコンタクトパッド４６ｅが接続されている。ま
た、第４の配線４６ｃの先端には第４のコンデンサ４９
の第１の電極が接続され、第４のコンデンサ４９の第２
の電極は第５のコンタクトパッド４６ｆに接続されてい
る。第５の配線４６ｄの先端は第６のコンタクトパッド
４６ｇに接続され、さらに第５の配線４６ｄの側方には
第５のコンデンサ５０の第１の電極が接続されている。
また、第５のコンデンサ５０の第２の電極は第７のコン
タクトパッド４６ｈに接続されている。 【００５２】ＨＥＭＴ４２の両端の前後には、それぞれ
ソース引出電極５１が形成されている。図７(b) に示し
たGaAs基板４１の第２面の中央には接地用金属膜５２が
形成され、その接地用金属膜５２は第１〜第５のホール
４１ａ〜４１ｅを通して第１面側のソース引出電極５１
と第３，第４及び第７のコンタクトパッド４３ｆ、４６
ｅ，４６ｈにそれぞれ接続されている。 【００５３】また、第２面には、第６のホール４１ｆを
通して第１面側の第１のコンタクトパッド４３ｄに接続
される高周波入力端子５３と、第７のホール４１ｇを通
して第１面側の第２のコンタクトパッド４３ｅに接続さ
れる第１のバイアス端子５４と、第８のホール４１ｈを
通して第１面側の第５のコンタクトパッド４６ｆに接続
される高周波出力端子５５と、第９のホール４１ｉを通
して第１面側の第６のコンタクトパッド４６ｇに接続さ
れる第２のバイアス端子５６とが形成されている。な
お、GaAs基板４１の第２面では、高周波入力端子５３と
高周波出力端子５５が、それらの間の接地用金属膜５２
によって遮蔽された状態になっている。 【００５４】図７(a),(b) に示されたＭＭＩＣの回路図
は図８のようになる。なお、第１〜第５の配線４３ｂ，
４３ｃ，４６ｂ〜４６ｄが第１実施形態に比べて長いの
で、図８においてインダクタンス成分が存在している。
上記したＭＭＩＣにおいては、GaAs基板４１の第１面側
に能動素子、受動素子の機能回路が全て搭載され、第２
面側にはバイアス端子５４，５６、高周波入力端子５３
及び高周波出力端子５５のみが形成されている。従っ
て、GaAs基板４１の第１面から外部への接続が不要とな
り、重要な回路が存在する第１面を全て酸化シリコン膜
で覆うことができる。 【００５５】また、第２面のみで外部と接続する構造と
なっているので、第２面上にバイアス端子５４，５６、
高周波入力端子５３及び高周波出力端子５５を作成して
いる途中や作成完了直前において機能回路の特性を測定
することが可能になる。上記したＭＭＩＣは例えばセラ
ミック基板（不図示）に搭載され、第２面の高周波入力
端子５３と高周波出力端子５５は、それぞれセラミック
基板上の信号系配線に例えば半田を介して接続され、バ
イアス端子５４，５６はバイアス系配線に接続される。
また、接地用金属膜５２はセラミック基板上の接地配線
に接続される。 【００５６】次に、図７(a) のII−II線断面から見たＭ
ＭＩＣの製造工程を図９〜図１１に基づいて説明する。
なお、図９〜図１１においては、ゲート引出電極４３
ａ、ドレイン引出電極４６ａは、それらの配置をわかり
やすくするためにＨＥＭＴ４２から離れて描かれている
が、実際にはゲート引出電極４３ａはＨＥＭＴ４２のゲ
ート電極（不図示）に接続され、ドレイン引出電極４６
ａはＨＥＭＴ４２のドレイン電極（不図示）に接続され
ている。 【００５７】まず、図７(a) に示したＨＥＭＴ４２とこ
れに接続されるゲート引出電極４３ａ、ドレイン引出電
極４６ａ、ソース引出電極５１、第１〜第５のコンデン
サ４４，４５，４８〜５０、抵抗素子４７、配線４３
ｂ、４３ｃ、４６ｂ〜４６ｄ等をGaAs基板４１の第１面
に形成する。ＨＥＭＴ４２のチャネル層等の能動層は、
エピタキシャル成長又はイオン注入により形成される。
その断面は、図９(a) のようになる。 【００５８】図９(a) において、第１のコンデンサ４４
の第１の電極は第１の配線４３を構成する金属膜から構
成され、第２の電極は第１のコンタクトパッド４３ｄを
構成する金属膜から構成されている。そして、第１のコ
ンデンサ４４の第１の電極と第２の電極の間には、窒化
シリコンよりなる誘電体膜４４ａが形成されている。ま
た、第４のコンデンサ４９の第１の電極は第４の配線４
６ｃを構成する金属膜から構成され、第２の電極は第５
のコンタクトパッド４６ｆを構成する金属膜から構成さ
れている。そして、第４のコンデンサ４９の第１の電極
と第２の電極の間には、窒化シリコンよりなる誘電体膜
４９ａが形成されている。 【００５９】次に、図９(b) に示すように、GaAs基板４
１の第１面上に、酸化シリコン、窒化シリコン、ポリイ
ミド、ＢＣＢ（ベンゾシクロブチン）、或いはこれらの
組み合わせ等の絶縁材からなる表面保護５８を形成して
ＨＥＭＴ４２，抵抗素子４７及びコンデンサ４４，４
５，４８〜５０等を覆う。表面保護膜５８は、ＨＥＭＴ
４２，抵抗素子４７及びコンデンサ４４，４５，４８〜
５０の耐湿性及びスクラッチプロテクションを向上する
ために形成される。 【００６０】続いて、図９(c) に示すように、表面保護
膜５８とGaAs基板４１上に接着剤５９を塗布する。そし
て、接着剤５９を介して支持基板６０にGaAs基板４１を
平行に接着する。その接着剤５９としてはＵＶ硬化型を
使用してもよい。また、接着剤５９の代わりにワックス
を使用してもよい。続いて、図９(d) に示すように、Ga
As基板４１の第２面側を研磨又はエッチングして２０〜
１００μｍ程度の厚さまで薄くする。 【００６１】次に、図１０(a) に示すように、GaAs基板
４１をの第２面の上にレジスト６１を塗布し、これを露
光、現像して第１のコンタクトパッド４３ｄ、第５のコ
ンタクトパッド４６ｆの裏側に窓６１ａを形成する。こ
の場合、図１０(a) には図示していないが、ゲート引出
電極４３ａ、ドレイン引出電極４６ａ、ソース引出電極
５１、第２〜第４、第６及び第７のコンタクトパッド４
３ｅ，４３ｆ，４６ｅ，４６ｇ、４６ｈの裏側にも窓
（不図示）が形成される。 【００６２】続いて、レジスト６１の窓６１ａを通して
GaAs基板４１をエッチングして第１〜第９のホール４１
ａ〜４１ｉを形成する。次に、レジスト６１を除去した
後に、図１０(b) に示すように、GaAs基板４１の第２面
上と第１〜第７のホール４１ａ〜４１ｉ内に金（Au）膜
６２をスパッタ法により約４００ｎｍの厚さに形成す
る。 【００６３】続いて、図１０(c) に示すように、金膜６
２の上にレジスト６３を塗布し、これを露光、現像して
接地領域、入出力領域、バイアス領域に開口６３ａを形
成する。そして、図１１(a) に示すように、金膜６２を
電極に使用する電解メッキ法により、レジスト６３の開
口６３ａ内に金を数十μｍの厚さに形成する。そして、
接地領域に形成された金を接地用金属膜５２として使用
し、入力領域に形成された金を高周波入力端子５３とし
て使用し、出力領域に形成された金を高周波出力端子５
５として使用し、入力側と出力側のそれぞれののバイア
ス領域に形成された金を第１及び第２のバイアス端子５
４，５６として使用する。 【００６４】次に、図１１(b) に示すようにレジスト６
３を除去した後に、図１１(c) に示すように、接地用金
属膜５２，高周波入力端子５３、高周波出力端子５５、
第１及び第２のバイアス端子５４，５６をマスクに使用
して、金膜６２をエッチングすると、接地用金属膜５
２，高周波入力端子５３、高周波出力端子５５、第１及
び第２のバイアス端子５４，５６は分離される。 【００６５】この状態では、チップ状のGaAs基板４１は
支持基板６０に張り付けられているので、GaAs基板４１
の取り扱いが容易であり、接地用金属膜５２，高周波入
力端子５３、高周波出力端子５５、第１及び第２のバイ
アス端子５４，５６などにプローブなどの測定端子を当
てることにより、第１面側の素子や回路の電気的特性を
測定し、その良否を判定することができる。 【００６６】その後に、図１１(d) に示すように、接着
剤５９を溶剤によって除去すると、支持基板６０はGaAs
基板４１から容易に離脱する。以上の工程により、図７
(a),(b) に示したＭＭＩＣの形成が終了する。 （第３の実施の形態）第１実施形態又は第２実施形態の
ＭＭＩＣに使用されるコンデンサとして以下に説明する
ような構造を採用してもよい。 【００６７】図１２は、本発明の第３実施形態に係るＭ
ＭＩＣのコンデンサの第１例を示す断面図である。図１
２において、GaAs基板１（４１）の第１面には酸化シリ
コン、酸化窒化シリコン、窒化シリコンなどからなる誘
電体膜６５と、誘電体膜６５上に形成された第１の電極
６６が形成されている。 【００６８】また、GaAs基板１のうち誘電体膜６５の下
には第２面側が広くなっているホール１ｖが形成され、
そのホール１ｖ内には誘電体膜６５の表面に接続される
第２の電極６７が形成されている。第２の電極６７は、
GaAs基板１（４１）の第２面上で配線、接地用金属膜、
入力端子、出力端子又はバイアス端子に接続される。そ
のような第１の電極６６、誘電体膜６５及び第２の電極
６７によりコンデンサＣ1 が構成される。 【００６９】図１３は、本発明の第３実施形態に係るＭ
ＭＩＣのコンデンサの第２例を示す断面図である。図１
３において、GaAs基板１（４１）の第１面には第１の電
極６８が形成されている。また、GaAs基板１のうち第１
の電極６８の下には第２面側が広くなっているホール１
ｖが形成されている。そのホール１ｖの内面とその周囲
の第２面には、酸化シリコン、酸化窒化シリコン、窒化
シリコンなどからなる誘電体膜６９が形成され、さらに
誘電体膜６９の上には第２の電極７０が形成されてい
る。第２の電極７０は、GaAs基板１（４１）の第２面上
の配線、接地用金属膜、入力端子、出力端子又はバイア
ス端子に接続される。 【００７０】そのような第１の電極６８、誘電体膜６９
及び第２の電極７０によりコンデンサＣ2 が構成され
る。なお、第１の電極６６，６８は、第１又は第２実施
形態における配線を構成する金属膜、或いは金、プラチ
ナなどの金属から構成されている。また、第２の電極６
７，７０は、第１の電極６６，６８と同じような金属か
ら構成されている。 【００７１】図１２又は図１３に示したコンデンサ
Ｃ1 ，Ｃ2 を構成する第２の電極６７，７０はホール１
ｖ内に形成されている。これにより、コンデンサの第１
の電極を第１面上に配置し、第２の電極を第２面側に引
き出す場合に、ホール１ｖ内の導電膜をそのままコンデ
ンサＣ1 ，Ｃ2の第２の電極６７，７０として使用する
ことができるので、コンデンサＣ1 ，Ｃ 2 の第２の電極
６７，７０を図３(a) 、図７(a) のように第１面側に形
成する必要がなくなる。しかも、コンデンサＣ1 ，Ｃ2
とその下のホール１ｖは誘電体膜６５，６９の形成部分
に重ねて形成することができるので、図３(a) 、図７
(a)のようにコンデンサの第２の電極を誘電体膜からは
み出させる必要がなくなり、コンデンサの第１面から第
２面への引き出しを基板の厚さ方向で行うことになるの
で、面積を小さくすることが可能になる。これにより、
回路設計の自由度がさらに増し、高性能化を図ることが
可能になる。 【００７２】なお、図１２，図１３ではGaAs基板１（４
１）の第１面に第１の電極６６，６８を形成し、第２面
とホール１ｖ内に第２の電極６７，７０を形成している
が、その反対に第２面に第１の電極６６，６８を形成
し、第１面とホール１ｖ内に第２の電極６７，７０を形
成するような構造を採用してもよい。 （第４の実施の形態）第１及び第２の実施の形態では化
合物半導体基板の第１面のコンタクトパッドと第２面の
コンタクトパッド又は端子とを接続するために、化合物
半導体基板にホールを形成しているが、ホールの代わり
に図１４(a),(b) に示すような構造を採用してもよい。 【００７３】図１４(a),(b) において、例えば２５μｍ
以上の厚さを有するGaAs基板１（４１）の第１面の回路
と第２面の回路の接続部分では、第１面側に渦巻（スパ
イラル）状の第１のコイル７１が形成され、第２面側に
は渦巻き状の第２のコイル７２が形成されており、第１
のコイル７１と第２のコイル７２は互いにGaAs基板１を
挟んで対向している。第１のコイル７１は、第１又は第
２の実施形態に示した第１面の信号系の配線やコンデン
サに接続され、また、第２のコイル７２は、第１又は第
２の実施形態に示した第２面の信号系のコンデンサ、端
子に接続されている。なお、第１及び第２のコイル７
１，７２の内側の端部はコイル７１，７２の上に形成さ
れた絶縁膜７３，７４の上を通って外部に引き出され
る。 第１のコイル７１においては電気信号は磁気信号
に変換され、第２のコイル７２にはその磁気信号が伝達
される。そして、第２のコイル７２では、誘導電流によ
って磁気信号が電気信号に変換され第２面側のコンタク
トパッド、配線等に電気信号が伝達されることになる。 【００７４】なお、図１４では示されていないが、GaAs
基板１（４１）の第１面と第２面の回路接続部分を除い
ては第１実施形態と同じような構成を採用する。以上の
ように信号の伝達を第１及び第２のコイル７１，７２を
介して行う構造によれば、GaAs基板１にホールの一部又
は全部を形成する必要がなくなるので、GaAs基板１の機
械的強度を大きく保ちたい場合には有効である。また、
ホールの代わりにコイル７１，７２を設けることで回路
設計上の自由度が増し、高性能化が図れる。 【００７５】なお、図１５に示すように、第１及び第２
のコイル７１，７２の代わりに、第１及び第２の電極８
１，８２を形成して容量性の接続を行ってもよい。 【００７６】 【発明の効果】以上述べたように本発明によれば、半導
体基板の第１面の上に能動素子を形成し、その能動素子
の信号系接続を半導体基板の第２面側に形成された端子
のみで行うようにしたので、その端子を配線基板上の配
線に接続することにより、ワイヤを介した外部回路との
接続は不要になり、信号系のインダクタンス成分や抵抗
成分のばらつきを抑制できる。 【００７７】また、能動素子に接続されるコンデンサの
一部を半導体基板のホール内に形成するようにしたの
で、コンデンサの電極の第１面から第２面への引き出し
を基板の厚さ方向で行うことができ、回路設計の面積を
小さくしたり、回路設計の自由度を高くすることができ
る。
【図面の簡単な説明】 【図１】図１は、従来のＭＭＩＣを示す平面図である。 【図２】図２は、ＭＭＩＣにおける第１の回路図であ
る。 【図３】図３(a) は、本発明の第１実施形態に係るＭＭ
ＩＣの第１面を示す平面図、図３(b) は、そのＭＭＩＣ
の第２面を示す平面図である。 【図４】図４(a) 〜(d) は、本発明の第１実施形態に係
るＭＭＩＣの形成工程を示す断面図（その１）である。 【図５】図５(a) 〜(d) は、本発明の第１実施形態に係
るＭＭＩＣの形成工程を示す断面図（その２）である。 【図６】図６(a) 〜(d) は、本発明の第１実施形態に係
るＭＭＩＣの形成工程を示す断面図（その３）である。 【図７】図７(a) は、本発明の第2 実施形態に係るＭＭ
ＩＣの第１面を示す平面図、図７(b) は、そのＭＭＩＣ
の第２面を示す平面図である。 【図８】図８は、ＭＭＩＣにおける第２の回路図であ
る。 【図９】図９(a) 〜(d) は、本発明の第２実施形態に係
るＭＭＩＣの形成工程を示す断面図（その１）である。 【図１０】図１０(a) 〜(c) は、本発明の第２実施形態
に係るＭＭＩＣの形成工程を示す断面図（その２）であ
る。 【図１１】図１１(a) 〜(d) は、本発明の第２実施形態
に係るＭＭＩＣの形成工程を示す断面図（その３）であ
る。 【図１２】図１２は、本発明の第３実施形態に係るＭＭ
ＩＣの第１のキャパシタを示す断面図である。 【図１３】図１３は、本発明の第３実施形態に係るＭＭ
ＩＣの第２のキャパシタを示す断面図である。 【図１４】図１４(a) は、本発明の第４実施形態に係る
ＭＭＩＣの第１面と第２面の回路の接続構造を示す斜視
図、図１４(b) は、図１４(a) の接続構造の断面図であ
る。 【図１５】図１５は、本発明の第４実施形態にかかるＭ
ＭＩＣの第１面と第２面の回路の接続構造の別な例を示
す斜視図である。 【符号の説明】 １…GaAs（化合物半導体）基板、２，３…ＨＥＭＴ、
４，５…抵抗素子、６ａ，９ａ…ドレイン引出電極、７
ａ，８ａ…ゲート引出電極、６ｂ，７ｂ，６ｄ，８ｂ，
９ｂ，９ｄ…配線、１０ａ〜１０ｎ…ホール、１１〜１
９…コンデンサ、２０…接地用金属膜、２１〜２４バイ
アス端子、２５…高周波入力端子、２６…高周波出力端
子、４１…GaAs（化合物半導体）基板、４２…ＨＥＭ
Ｔ、４３ａ…ゲート引出電極、４３ｂ，４３ｃ，４６
ｂ，４６ｃ，４６ｄ…配線、４４，４５，４８，４９，
５０…コンデンサ、４３ｄ，４３ｅ，４６ｅ，４６ｆ，
４６ｇ，４６ｈ…コンタクトパッド、４７…抵抗素子、
５１…ソース引出電極、５２…接地用金属膜、５３…高
周波入力端子、５４，５６…バイアス端子、５５…高周
波出力端子、１ｖ…ホール、６６、６８…第１の電極、
６５，６９…誘電体膜、６７，７０…第２の電極、７
１，７２…コイル、８１，８２…電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/04 29/812 (56)参考文献 特開 平８−97367（ＪＰ，Ａ) 特開 平３−99461（ＪＰ，Ａ) 特開 平４−114463（ＪＰ，Ａ) 特開 平９−321175（ＪＰ，Ａ) 特開 昭59−172748（ＪＰ，Ａ) 特開 平２−140969（ＪＰ，Ａ) 特開 平11−102910（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/095 H01L 29/812 H01L 21/338 H01L 27/06 H01L 21/822 H01L 21/8232 H01L 27/04

Claims (1)

  1. (57)【特許請求の範囲】 【請求項１】化合物半導体基板の第１面にのみ形成され
    た能動素子と、 前記第１面上に形成されて前記能動素子に接続される信
    号系配線と、 前記化合物半導体基板の第２面上に形成される信号系端
    子と、 前記第１面上で信号系配線と接続される第１のコイル
    と、 前記第２面上で前記信号系端子と接続される第２のコイ
    ルとを有し、前記第１のコイルと前記第２のコイルは 前記第１面と前
    記第２面との間で誘導性接続することを特徴とする化合
    物半導体装置。
JP2000273497A 2000-09-08 2000-09-08 化合物半導体装置 Expired - Fee Related JP3462166B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000273497A JP3462166B2 (ja) 2000-09-08 2000-09-08 化合物半導体装置
TW090121164A TW497177B (en) 2000-09-08 2001-08-28 Compound semiconductor device
US09/945,622 US6472738B2 (en) 2000-09-08 2001-09-05 Compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000273497A JP3462166B2 (ja) 2000-09-08 2000-09-08 化合物半導体装置

Publications (2)

Publication Number Publication Date
JP2002083936A JP2002083936A (ja) 2002-03-22
JP3462166B2 true JP3462166B2 (ja) 2003-11-05

Family

ID=18759429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000273497A Expired - Fee Related JP3462166B2 (ja) 2000-09-08 2000-09-08 化合物半導体装置

Country Status (3)

Country Link
US (1) US6472738B2 (ja)
JP (1) JP3462166B2 (ja)
TW (1) TW497177B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282721A (ja) * 2002-03-26 2003-10-03 Murata Mfg Co Ltd 半導体装置および送受信装置
US6838332B1 (en) * 2003-08-15 2005-01-04 Freescale Semiconductor, Inc. Method for forming a semiconductor device having electrical contact from opposite sides
WO2005029578A1 (en) * 2003-09-24 2005-03-31 Koninklijke Philips Electronics N.V. Semiconductor device, method of manufacturing same, identification label and information carrier
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2005277173A (ja) * 2004-03-25 2005-10-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20060278976A1 (en) * 2004-09-02 2006-12-14 Koninklijke Phillips Electronics N.C. Semiconductor device, method and manufacturing same, identification label and information carrier
US7335931B2 (en) * 2004-12-17 2008-02-26 Raytheon Company Monolithic microwave integrated circuit compatible FET structure
EP1693891B1 (en) * 2005-01-31 2019-07-31 IMEC vzw Method of manufacturing a semiconductor device
EP1739736A1 (en) * 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Method of manufacturing a semiconductor device
JP4680763B2 (ja) * 2005-12-16 2011-05-11 住友電工デバイス・イノベーション株式会社 電子装置および半導体装置
US8193591B2 (en) * 2006-04-13 2012-06-05 Freescale Semiconductor, Inc. Transistor and method with dual layer passivation
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
US8183151B2 (en) 2007-05-04 2012-05-22 Micron Technology, Inc. Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom
US8766400B2 (en) * 2009-08-20 2014-07-01 Ching-Yu Ni Electronic device containing passive components and fabrication method thereof
JP5532743B2 (ja) * 2009-08-20 2014-06-25 三菱電機株式会社 半導体装置及びその製造方法
WO2011066863A1 (en) * 2009-12-03 2011-06-09 Epcos Ag Semiconductor chip with backside metallization and arrangement of said chip on a carrier
DE102009059303A1 (de) * 2009-12-23 2011-06-30 United Monolithic Semiconductors GmbH, 89081 Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil
JP5868574B2 (ja) * 2010-03-15 2016-02-24 富士通株式会社 半導体装置及びその製造方法
US8344504B2 (en) 2010-07-29 2013-01-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar and moisture barrier
US8314472B2 (en) * 2010-07-29 2012-11-20 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar
JP5619542B2 (ja) 2010-09-08 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体基板の処理方法及び半導体装置の製造方法
US8553420B2 (en) * 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
KR101813180B1 (ko) * 2011-06-28 2017-12-29 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
US8536707B2 (en) 2011-11-29 2013-09-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure comprising moisture barrier and conductive redistribution layer
US9123780B2 (en) 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
DE102013212446A1 (de) * 2013-06-27 2015-01-15 Zf Friedrichshafen Ag Elektrische Schaltung und Verfahren zum Herstellen einer elektrischen Schaltung zur Ansteuerung einer Last
US9818854B2 (en) * 2015-04-30 2017-11-14 Semiconductor Components Industries, Llc Electronic device including a bidirectional HEMT
TWI627644B (zh) * 2016-08-05 2018-06-21 瑞昱半導體股份有限公司 半導體元件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58218130A (ja) 1982-06-11 1983-12-19 Mitsubishi Electric Corp 混成集積回路
JP3130575B2 (ja) * 1991-07-25 2001-01-31 日本電気株式会社 マイクロ波ミリ波送受信モジュール
US5635762A (en) * 1993-05-18 1997-06-03 U.S. Philips Corporation Flip chip semiconductor device with dual purpose metallized ground conductor
JPH0818004A (ja) 1994-06-29 1996-01-19 Hitachi Ltd 半導体装置とその製法
JPH0897375A (ja) * 1994-07-26 1996-04-12 Toshiba Corp マイクロ波集積回路装置及びその製造方法
US5521406A (en) * 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance
JPH08181211A (ja) 1994-12-26 1996-07-12 Hitachi Ltd 半導体素子およびその製造方法
JPH1092974A (ja) 1996-09-19 1998-04-10 Toshiba Microelectron Corp 外囲器及びその外囲器を用いた半導体装置
JP3547303B2 (ja) 1998-01-27 2004-07-28 沖電気工業株式会社 半導体装置の製造方法
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip

Also Published As

Publication number Publication date
TW497177B (en) 2002-08-01
JP2002083936A (ja) 2002-03-22
US6472738B2 (en) 2002-10-29
US20020030267A1 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
JP3462166B2 (ja) 化合物半導体装置
JP4538107B2 (ja) 半導体素子及び金属化層を有する絶縁層が接着剤により取付られているガラス支持体を有する半導体装置
JP4290158B2 (ja) 半導体装置
JP5522858B2 (ja) 無線アプリケーション用高出力半導体素子および高出力半導体素子の製造方法
KR19990055422A (ko) 실리콘 기판에서의 인덕터 장치 및 그 제조 방법
JP3600544B2 (ja) 半導体装置の製造方法
JP3579000B2 (ja) 半導体装置
JP2008085362A (ja) 半導体装置及び半導体モジュール
JPH08222695A (ja) インダクタ素子及びその製造方法
TW200910575A (en) Semiconductor device and a method for fabricating the same
JPH05335487A (ja) 伝送回路素子
JP3455413B2 (ja) 半導体装置
JP2880023B2 (ja) 高周波トランジスタ回路
KR100632136B1 (ko) 반도체디바이스제조방법
JP3631428B2 (ja) フリップチップ実装構造を持つ半導体装置
JP3168969B2 (ja) 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法
JPH0927594A (ja) 高周波モノリシック集積回路
JP2003504876A (ja) 半導体デバイス及びその製造方法
JP2005051161A (ja) 高周波回路装置
KR100379900B1 (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법
JPH11354717A (ja) 高周波インダクタ
KR200263538Y1 (ko) 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용소자
JP3521152B2 (ja) 集積回路装置
JPH1092976A (ja) 高周波集積回路
KR20000023863A (ko) 고주파 집적 회로용 인덕터 장치 및 형성 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees