Nothing Special   »   [go: up one dir, main page]

JP3385604B2 - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法

Info

Publication number
JP3385604B2
JP3385604B2 JP11351896A JP11351896A JP3385604B2 JP 3385604 B2 JP3385604 B2 JP 3385604B2 JP 11351896 A JP11351896 A JP 11351896A JP 11351896 A JP11351896 A JP 11351896A JP 3385604 B2 JP3385604 B2 JP 3385604B2
Authority
JP
Japan
Prior art keywords
substrate
forming
adhesive tape
residue
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11351896A
Other languages
English (en)
Other versions
JPH09298200A (ja
Inventor
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11351896A priority Critical patent/JP3385604B2/ja
Priority to US08/851,852 priority patent/US5866475A/en
Publication of JPH09298200A publication Critical patent/JPH09298200A/ja
Application granted granted Critical
Publication of JP3385604B2 publication Critical patent/JP3385604B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置を実装
基板に実装するためのはんだバンプを形成する方法に関
し、更に詳しくは、高い信頼性で半導体装置を実装基板
に実装できるように改良されたはんだバンプの形成方法
に関するものである。
【０００２】
【従来の技術】半導体装置の実装密度を高めて電子機器
をより一層小型化するために、半導体装置を実装基板、
例えばプリント配線基板の上に直接マウントし、半導体
装置とプリント配線基板の電極同士をボンディングする
フリップチップ・ボンディングが広く行われている。は
んだバンプ法は、フリップチップ・ボンディングの一つ
の方法であって、図６に示すように、Ａｌ電極パッド１
２上にはんだボールバンプ２２を形成し、はんだボール
バンプ２２とプリント配線基板の電極（図示せず）とを
接合することにより、半導体装置とプリント配線基板と
を電気的に接続している。そして、密着性向上と相互拡
散防止のために、バリアメタル２９が、半導体装置のＡ
ｌ電極パッド１２とはんだボールバンプ２２との間に介
在している。このバリアメタルがはんだボールバンプの
仕上がり形状を左右することから、ＢＬＭ（Ball Limit
ting Metal）膜と呼ばれている。はんだボールバンプ
は、ＢＬＭ膜を形成後、ＢＬＭ膜上にはんだ膜を成膜
し、更に熱処理し、溶融したはんだの表面張力によって
ＢＬＭ膜上で所定形状に形成される。
【０００３】以下に、図７を参照して、はんだバンプの
形成方法の例を説明する。図７（ａ）から（ｅ）は、そ
れぞれ、はんだボールバンプ法を実施する際の各工程で
の基板断面図である。はんだバンプを形成するには、先
ず、図７（ａ）に示すように、シリコン基板１０上にＡ
ｌ合金等からなる電極パッド１２をスパッタ法により形
成し、次いで、ポリイミド膜やシリコン窒化膜等の絶縁
膜からなる表面保護層１１を基板１０上に被覆する。次
いで、表面保護層１１に開口し、電極パッド１２を露出
させる接続孔を形成した後、電極パッド１２上にバリア
メタル層からなるＢＬＭ膜１４をパターン形成する。
【０００４】次いで、基板上に、図７（ｂ）に示すよう
に、レジスト膜１８を成膜し、更に、パターニングして
ＢＬＭ膜１４が露出する開口部１６を形成する。次に、
図７（ｃ）に示すように、基板上に蒸着等によりはんだ
膜２０を成膜する。続いて、レジスト剥離洗浄によりレ
ジスト膜１８を除去し、合わせてレジスト膜１８上のは
んだ膜２０をリフトオフする。この結果、はんだ膜２０
は、図７（ｄ）に示すように、開口部１６（図７（ｂ）
参照）内にのみ残留する。次に、熱処理によりはんだ膜
２０を溶融させ、ＢＬＭ膜１４上に位置するはんだ膜２
０をボール状はんだに変形させ、図７（ｅ）に示すよう
に、はんだボールバンプ２２を形成する。
【０００５】ところで、半導体装置の高集積化及び微細
化が進み、それにつれて、隣り合う電極パッドとの距離
（ピッチ）が益々縮小している。一方、半導体装置を実
装する実装基板、例えばプリント配線基板との接合強度
の信頼性確保の観点からバンプ径は、一定の寸法より小
さくすることは難しい。そこで、図８に示すように、隣
接するバンプ２３ＡとバンプＢとの相互の接触を避ける
ためには、電極パッドとは異なる広い領域にはんだバン
プの形成領域を確保し、一端に電極パッドと接続する接
続部２４、他端にはんだバンプ下地部２５、及び、接続
部とはんだバンプ下地部とを接続する配線部２６を有す
る電極延長部２７をバリアメタルで形成し、次いではん
だバンプ下地部にはんだバンプを形成することが試みら
れている。
【０００６】図１（ａ）から（ｄ）は、それぞれ、電極
延長部を形成する際の各工程での図８の矢視Ｉ−Ｉ部分
の基板断面図である。先ず、Ａｌ電極パッド３０が形成
されている半導体基板３２にポリイミドまたはシリコン
窒化膜等からなる表面保護膜３４を形成し、次に、Ａｌ
電極パッド３０を露出し、かつ図８に示す電極延長部２
７とほぼ同じ形状の細長い接続孔３６を形成する。次い
で、基板全面にフォトレジスト膜４０を成膜し、更に、
露光と現像によるパターニングを行い、接続孔３６に連
通する開口部３８を開口する（図１（ａ）参照）。次い
で、開口部３８を開口した基板を高周波プラズマ処理装
置にセットし、プラズマによるスパッタエッチング（逆
スパッタリング）をフォトレジスト膜４０に施して、フ
ォトレジスト膜４０表面へイオンを衝突させて熱膨張に
よる変形を生じさせ、図１（ｂ）に示すように、開口部
３８の開口縁４２の口径が開口部３８の底部より縮小す
るオーバーハング状にする。
【０００７】更に、Ｃｒ、Ｃｕ及びＡｕから成る金属多
層膜であるバリアメタル層４６、４８を基板上に成膜す
る。その結果、図１（ｃ）に示すように、露出したＡｌ
電極パッド３０上及びフォトレジスト膜４０上には、そ
れぞれバリアメタル層４６、４８が成膜されるが、開口
部３８の孔壁面４２には、オーバーハング状の変形のた
めにバリアメタル層は成膜されない。次いで、基板をレ
ジスト剥離液に浸して加熱揺動処理を行うと、フォトレ
ジスト膜４０は除去され、フォトレジスト膜４０上に成
膜されたバリアメタル層４８もリフトオフにより同時に
除去される。この結果、図１（ｄ）に示すように、Ａｌ
電極パッド３０に接続するバリアメタル層からなる電極
延長部４６が形成される。
【０００８】
【発明が解決しようとする課題】しかし、上述した従来
のはんだバンプの形成方法では、ＢＬＭ膜により所定形
状の電極延長部をパターン形成し、はんだバンプ下地部
に所定形状のはんだボールバンプを形成することを、高
い歩留まりで行うことは難しかった。このために、半導
体装置を実装する際のフリップチップ・ボンディングの
信頼性を向上させ、実装部品の製品歩留りを向上させる
ことが難しかった。
【０００９】以上のような事情に照らして、本発明の目
的は、高い信頼性でフリップチップ・ボンディングでき
るようなはんだバンプを半導体装置に形成する方法提供
することである。
【００１０】
【課題を解決するための手段】本発明者は、従来の方法
によりはんだバンプを形成した場合に生じる上述した問
題点は、次のような原因に因ることを見い出した。その
原因とは、レジスト膜と共にＢＬＭ膜をリフトオフする
際に、レジスト膜及びＢＬＭ膜のリフトオフが不完全
で、少なからず残渣が基板面に残ることである。図７で
説明したはんだバンプの形成方法では、Ａｌ電極パッド
上に単純な円形の接続孔を開口するものであったのに対
して、図８に示すように電極延長部を形成する場合に
は、はんだバンプ下地部及び電極パッドの円形領域に直
線状の配線部を接続した、直線部と曲線部とが混在する
形となる。この複雑なパターン形状がレジスト膜及びＢ
ＬＭ膜のリフトオフ不良を招くのである。すなわち、Ｂ
ＬＭの成膜前処理としてスパッタエッチングにより接続
孔をオーバーハング状に変形する際に、単純な円の場合
とは異なり、電極延長部に対応するフォトレジスト開口
縁を長い全長にわたって適度なオーバーハング状に変形
させることが難しく、そのために、開口縁の変形が不充
分な場所でパターン側壁部にもＢＬＭ膜が成膜する。そ
のため、レジスト剥離液が、内部に十分に浸透すること
ができなくなり、レジスト膜の除去が不十分となり、そ
の結果、図１（ｅ）に示すように、ＢＬＭ膜等のリフト
オフ残渣が多量に発生するのである。そして、本発明者
は、鋭意検討の結果、上記の残渣を粘着テープで除去で
きることを見い出し、本発明を完成するに至った。
【００１１】上記課題を解決するために、本発明に係る
はんだバンプの形成方法は、一端に電極パッドと接続す
る接続部、他端にはんだバンプ下地部、及び、接続部と
はんだバンプ下地部とを接続する配線部を有し、バリア
メタルからなる電極延長部を形成し、次いではんだバン
プ下地部にはんだバンプを形成する際に、電極パッド及
び表面保護膜が順次形成された基板上にレジスト膜を成
膜し、次いで、ホトリソグラフィ法によりパターニング
し、所定パターンの接続孔を開口する開口工程と、次い
で、接続孔を開口した基板上にバリアメタル層を成膜
し、更にレジスト膜と共にレジスト膜上のバリアメタル
層をレジスト剥離洗浄でリフトオフすることにより除去
して、接続孔内にバリアメタル層からなる電極延長部を
形成する延長部形成工程と、更に、延長部形成工程を経
た基板面に粘着テープを貼り付けて基板面上の残渣を粘
着テープに被着させ、次いで粘着テープを残渣と共に基
板面から剥離して、残渣を基板面から除去する残渣除去
工程とを備えることを特徴としている。
【００１２】粘着テープを基板全面にわたり貼り付け、
次いで剥離することにより、レジスト剥離液を用いたリ
フトオフ処理により、除去しきれずに基板表面に残った
レジスト膜残渣やバリアメタル残渣が除去される。従っ
て、これらの残渣の量が大幅に低減され、その結果、は
んだボールバンプを所定形状に形成でき、フリップチッ
プ・ボンディング不良を大幅に改善することができる。
尚、粘着テープの貼り付け又は剥離はローラを用いて行
うと良い。
【００１３】また、好適には、接続孔開口工程に続い
て、レジスト膜に逆スパッタリング処理を施して、接続
孔の開口縁の口径が接続孔の底部に比べて縮小するオー
バーハング状に変形させる逆スパッタリング工程を備え
る。これにより、バリアメタル層を形成する際、オーバ
ーハング状に変形された孔壁面にはバリアメタル層は形
成されない。従って、レジスト膜を除去する際、レジス
ト剥離液が孔壁面から浸透するので、レジスト膜が確実
に除去される。除去されるレジスト膜と共にレジスト膜
面に積層するバリアメタル層も確実に除去される。
【００１４】また、残渣除去工程後、有機溶剤により基
板表面を洗浄する洗浄工程を備えることが好ましい。こ
れにより、残渣除去工程の後でも残留している残渣、粘
着テープの粘着剤の一部が基板上に付着して残ったもの
を溶解、除去できる。この結果、基板表面の残渣が完全
に除去され、従って、より一層接続信頼性の高いはんだ
バンプを形成することができる。洗浄工程では、基板を
回転させながら、スプレー又はジェットノズルを用いて
有機溶剤を吹き付けることが好ましい。レジスト剥離液
は加熱等の温度調整がされていると更に一層好ましい。
これにより、溶剤の吹き付けによる衝撃力や遠心力等の
物理力を残渣に加えて除去、及び溶解して除去すること
ができる。
【００１５】本発明方法によりはんだバンプを形成した
半導体装置をプリント配線基板等にフリップチップで実
装した製品は、信頼性及び耐久性が従来に比べて大きく
向上する。本発明方法は、特に、微細なデザインルール
で設計され、高集積度、高性能及び高信頼性が要求され
る半導体装置にはんだバンプを形成するのに最適であ
る。
【００１６】
【発明の実施の形態】以下に、実施例を挙げ、添付図面
を参照して、本発明の実施の形態をより詳細に説明す
る。実施例１ 本実施例は、本発明に係るはんだバンプの形成方法を適
用して半導体装置にはんだバンプを形成する例である。
本実施例では、先ず、図１に示す各工程を実施し、次い
で、粘着テープによる残渣除去工程を実施し、更に図７
に示す工程に従って電極延長部のはんだバンプ下地部に
はんだバンプを形成する。図２は、粘着テープを基板に
貼り付けた状態での基板断面図であり、図３（ａ）及び
（ｂ）は、それぞれ、粘着テープによる残渣除去工程を
実施する際の各段階を粘着テープと基板との状態を示す
模式図である。実施例１では、図３に示すような、粘着
テープによる残渣除去装置６０を用いる。残渣除去装置
６０は、粘着テープを巻回した巻テープ６２と、基板表
面処理部６４と、巻取ローラ６６と、粘着テープ６８と
から構成される。粘着テープ６８は、巻テープ６２から
引き出され基板表面処理部６４、更には巻取ローラ６６
にわたり一本に繋がっており、テープ幅は基板の幅より
も大きい。基板表面処理部６４には、移動ローラ６９が
備えられており、その長さはテープ幅と同じである。粘
着テープ６８はラミネートテープの一種であり、図２に
示すように、粘着剤層７０とラミネート紙７２とから構
成される。処理装置６０では、粘着テープ６８のラミネ
ート紙７２が移動ローラ６９に接し、移動ローラ６９の
下に位置する粘着テープでは、粘着剤層７０が下側に、
ラミネート紙７２が上側に位置している。
【００１７】図１（ｅ）に示す工程を終了した後に、図
３（ａ）に示すように、基板５２の端面が移動ローラ６
９の真下で、かつ、基板表面が移動ローラの移動方向Ｓ
側に位置するように、しかも、粘着テープ６８の粘着剤
層が基板表面に接するように基板５２を配置した。次い
で、図３（ｂ）に示すように、粘着テープ６８を押し出
しながら、かつ、粘着テープ６８を基板５２の表面に押
しつけながら、移動ローラ６９をＳ方向に移動させた。
この結果、図２に示すように、粘着剤層７０は、基板表
面に密着し、更には基板表面上のレジスト膜残渣５４及
びバリアメタル残渣５６にも密着した。
【００１８】次いで、移動ローラ６９を移動前である元
の位置に戻した（図３（ｃ）参照）。次いで、巻取ロー
ラ６６をＷ方向に回転させて、粘着テープ６８を基板表
面から引き剥がした。その結果、レジスト膜残渣５４及
びバリアメタル残渣５６は粘着テープと共に除去され、
この結果、基板表面の残渣の量は大きく低減した。
【００１９】次いで、従来と同様にして、図７に示すよ
うに、はんだボールバンプを形成した。尚、はんだ膜の
成膜には、高融点はんだ（Ｐｂが９７％、Ｓｎが３％の
組成比）を用いた。本実施例では、電極延長部の形成を
ＢＬＭ膜の形成の際に同時に行い、新たな工程を入れな
くてよいので、製造コストをほとんど上げなくて済む。
また、実施例１のレジスト除去工程で使用したレジスト
剥離液は、（ＣＨ3 ）2 ＳＯ（Dimethyl sulfoxide）と
ＣＨ3 ＮＣ4 Ｈ6 Ｏ（N-methyl-2-pyrrolidone）との混
合液であった。
【００２０】実施例１の方法によりはんだバンプを形成
した半導体装置をプリント配線基板上にフリップチップ
で実装した製品は、信頼性及び耐久性が従来に比べて大
きく改善されたことが確認された。また、製品は高歩留
まりで製造できた。
【００２１】実施例２ 実施例２では、実施例１で実施した残渣除去工程後に、
更に、レジスト剥離洗浄工程及び残渣洗浄工程を行うこ
と以外は実施例１と同じであり、従って、同じ工程の説
明は省略する。実施例１で実施した残渣除去工程によ
り、基板上の残渣の量は大幅に低減したが、熱変質して
基板表面に焼き付いたフォトレジスト膜や粘着剤層７０
からの粘着剤が、僅かに基板表面に付着していた。そこ
で、実施例２では、図４及び図５に示すような装置を使
用して、実施例１で行ったレジスト剥離洗浄工程と同じ
処理を短時間行い、更に、アセトン又はイソプロピルア
ルコールにより、基板を洗浄した（残渣洗浄工程）。こ
の結果、基板表面上のフォトレジスト膜や粘着剤の量
は、更に大きく低減した。
【００２２】図４及び図５は、それぞれ、洗浄装置の例
を示す模式的斜視図である。図４に示す洗浄装置７６
は、基板を収納するキャリア７８と、スプレー部８０と
から構成される。洗浄する際、残渣除去工程を終えた基
板８１をキャリアに収納し、次いで、基板をキャリアと
一体で回転させながら、スプレー部８０から温度調整さ
れたレジスト剥離液、更には有機溶剤を、スプレー噴出
して基板に吹き付けることにより、溶液の衝撃力を残渣
に加えながら洗浄する。スプレー前の溶液の圧力は、い
ずれも７kg/cm2である。
【００２３】図５に示す洗浄装置８２は、基板を１枚毎
に固定するスピンコータ（図示せず）と、ジェットノズ
ル８４とから構成される。洗浄する際、基板８１をスピ
ンコーターに固定し、次いで、回転させながら、ジェッ
トノズル８４から温度調整されたレジスト剥離液、更に
は有機溶剤を基板８１に向けて噴出することにより、基
板８１から溶液に遠心力を与えながら洗浄する。噴出前
の溶液の圧力は、いずれも７０kg/cm2である。洗浄装置
７６又は洗浄装置８２を用いると、残渣に物理的な力を
加えて除去でき、また、溶剤が温度調整されているため
残渣を溶解しやすい。洗浄工程を終了した後、実施例１
と同様にして、はんだボールバンプを形成した。
【００２４】この後、実施例２の方法によりはんだバン
プを形成した半導体装置をフリップチップ・ボンディン
グで実装した製品は、信頼性及び耐久性が、実施例１よ
りも更に大きく改善されることが確認された。また、フ
リップチップ・ボンディングの際の製品歩留りは、高か
った。
【００２５】
【発明の効果】本発明方法によれば、一端に電極パッド
と接続する接続部、他端にはんだバンプ下地部、及び、
接続部とはんだバンプ下地部とを接続する配線部を有
し、バリアメタルからなる電極延長部を形成し、次いで
はんだバンプ下地部にはんだバンプを形成する際に、粘
着テープにより基板上の残渣を除去することにより、所
定形状の電極延長部及びはんだバンプを形成し、フリッ
プチップ・ボンディング不良を防止することができる。
よって、本発明方法によりはんだバンプが形成されてい
る半導体装置を実装した製品は、高い信頼性を有する。
【図面の簡単な説明】
【図１】図１（ａ）から（ｅ）は、それぞれ、各工程で
の基板断面図である。
【図２】実施例１で粘着テープによる残渣剥離を行うこ
とを示す基板断面図である。
【図３】図３（ａ）から（ｃ）は、それぞれ、ローラを
用いて粘着テープを基板に貼り付け、次いで、粘着テー
プを剥離する様子を示す模式図である。
【図４】洗浄装置の例を示す模式的斜視図である。
【図５】洗浄装置の例を示す模式的斜視図である。
【図６】従来のはんだバンプを示す基板の斜視図であ
る。
【図７】図７（ａ）から（ｅ）は、それぞれ、はんだバ
ンプを形成する従来の電極の形成方法を示す各工程での
基板断面図である。
【図８】電極延長部のはんだバンプ下地部にはんだバン
プを形成した基板の斜視図である。
【符号の説明】
１０……半導体基板、１１……表面保護層、１２……電
極パッド、１４……ＢＬＭ膜、１６……開口部、１８…
…レジスト膜、２０……はんだ膜、２２……はんだボー
ルバンプ、２３……はんだボールバンプ、２４……接続
部、２５……はんだバンプ下地部、２６……配線部、２
７……電極延長部、２９……はんだバンプ下地部、３０
……Ａｌ電極パッド、３２……半導体基板、３４……表
面保護膜、３６……接続孔、３８……開口部、４０……
フォトレジスト膜、４２……孔壁、４４……孔壁、４６
……ＢＬＭ膜（バリアメタル層）、４８……バリアメタ
ル層、５０……不要なバリアメタル層、５２……基板、
５４……レジスト膜残渣、５６……バリアメタル残渣、
６０……処理装置、６２……巻テープ６２、６４……基
板表面処理部、６６……巻取ローラ、６８……粘着テー
プ、６９……移動ローラ、７０……粘着剤層、７２……
ラミネート紙、７６……洗浄装置、７８……キャリア、
８０……スプレー部、８１……基板、８２……洗浄装
置、８４……ジェットノズル。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−42842（ＪＰ，Ａ) 特開 平２−90624（ＪＰ，Ａ) 特開 平８−203908（ＪＰ，Ａ) 特開 平８−17833（ＪＰ，Ａ) 特開 平８−162457（ＪＰ，Ａ) 特開 平９−82711（ＪＰ，Ａ) 特開 昭64−27247（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/027 H01L 21/60 311

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 一端に電極パッドと接続する接続部、他
    端にはんだバンプ下地部、及び、接続部とはんだバンプ
    下地部とを接続する配線部を有する電極延長部をバリア
    メタルで形成し、次いではんだバンプ下地部上にはんだ
    バンプを形成する際に、 電極パッド及び表面保護膜が順次形成された基板上にレ
    ジスト膜を成膜し、次いで、ホトリソグラフィ法により
    パターニングし、所定パターンの接続孔を開口する開口
    工程と、 次いで、接続孔を開口した基板上にバリアメタル層を成
    膜し、更にレジスト膜と共にレジスト膜上のバリアメタ
    ル層をレジスト剥離洗浄でリフトオフすることにより除
    去して、接続孔内にバリアメタル層からなる電極延長部
    を形成する延長部形成工程と、 更に、延長部形成工程を経た基板面に粘着テープを貼り
    付けて基板面上の残渣を粘着テープに被着させ、次いで
    粘着テープを残渣と共に基板面から剥離して、残渣を基
    板面から除去する残渣除去工程とを備えることを特徴と
    するはんだバンプの形成方法。
  2. 【請求項２】 請求項１において、開口工程に続いて、
    レジスト膜にスパッタエッチング（逆スパッタリング）
    処理を施して、接続孔の開口縁の口径が接続孔の底部に
    比べて縮小するオーバーハング状に変形させるスパッタ
    エッチング工程を備えることを特徴とするはんだバンプ
    の形成方法。
  3. 【請求項３】 残渣除去工程において、粘着テープを巻
    回したローラを基板上で基板の一端から他端まで前進さ
    せることにより粘着テープを基板上に貼り付け、次い
    で、貼り付けた粘着テープの一端を巻きつけた別のロー
    ラを回転させることにより、基板面から粘着テープを剥
    離させることを特徴とする請求項１又は２に記載のはん
    だバンプの形成方法。
  4. 【請求項４】 残渣除去工程後、有機溶剤により基板面
    を洗浄する洗浄工程を備えることを特徴とする請求項１
    から３のうちのいずれか１項に記載のはんだバンプの形
    成方法。
JP11351896A 1996-05-08 1996-05-08 はんだバンプの形成方法 Expired - Fee Related JP3385604B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11351896A JP3385604B2 (ja) 1996-05-08 1996-05-08 はんだバンプの形成方法
US08/851,852 US5866475A (en) 1996-05-08 1997-05-06 Method of forming solder bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11351896A JP3385604B2 (ja) 1996-05-08 1996-05-08 はんだバンプの形成方法

Publications (2)

Publication Number Publication Date
JPH09298200A JPH09298200A (ja) 1997-11-18
JP3385604B2 true JP3385604B2 (ja) 2003-03-10

Family

ID=14614384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11351896A Expired - Fee Related JP3385604B2 (ja) 1996-05-08 1996-05-08 はんだバンプの形成方法

Country Status (2)

Country Link
US (1) US5866475A (ja)
JP (1) JP3385604B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115262A (en) * 1998-06-08 2000-09-05 Ford Motor Company Enhanced mounting pads for printed circuit boards
JP3727172B2 (ja) * 1998-06-09 2005-12-14 沖電気工業株式会社 半導体装置
US6998711B1 (en) 1998-08-14 2006-02-14 Micron Technology, Inc. Method of forming a micro solder ball for use in C4 bonding process
US6136689A (en) * 1998-08-14 2000-10-24 Micron Technology, Inc. Method of forming a micro solder ball for use in C4 bonding process
US6878396B2 (en) * 2000-04-10 2005-04-12 Micron Technology, Inc. Micro C-4 semiconductor die and method for depositing connection sites thereon
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US6372545B1 (en) 2001-03-22 2002-04-16 Taiwan Semiconductor Manufacturing Company Method for under bump metal patterning of bumping process
US6806118B2 (en) * 2002-02-07 2004-10-19 Fujitsu Limited Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure
US7159758B1 (en) * 2003-06-26 2007-01-09 Emc Corporation Circuit board processing techniques using solder fusing
US20080290482A1 (en) * 2007-05-25 2008-11-27 National Semiconductor Corporation Method of packaging integrated circuits
TWI468093B (zh) * 2008-10-31 2015-01-01 Princo Corp 多層基板之導孔結構及其製造方法
ITMI20101890A1 (it) * 2010-10-15 2012-04-16 Microcontrol Electronic Srl Procedimento ed apparecchiatura per la rimozione di metallizzazioni su un substrato quale un wafer.
JP6978151B2 (ja) 2017-09-28 2021-12-08 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
KR20240058996A (ko) * 2019-03-31 2024-05-03 데쿠세리아루즈 가부시키가이샤 상날 롤, 슬릿 장치, 슬릿 방법 및 적층 테이프
CN111554581A (zh) * 2020-04-07 2020-08-18 厦门通富微电子有限公司 一种导电柱的形成工艺及封装体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461934A (en) * 1987-09-02 1989-03-08 Nippon Denso Co Semiconductor device and manufacture thereof
JP2653179B2 (ja) * 1989-08-21 1997-09-10 富士電機株式会社 集積回路装置用バンプ電極の製造方法
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
DE69014871T2 (de) * 1990-07-31 1995-05-24 Ibm Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
JP3111797B2 (ja) * 1994-04-01 2000-11-27 富士電機株式会社 薄膜光電変換モジュールの製造方法および製造装置
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies

Also Published As

Publication number Publication date
JPH09298200A (ja) 1997-11-18
US5866475A (en) 1999-02-02

Similar Documents

Publication Publication Date Title
JP3385604B2 (ja) はんだバンプの形成方法
US6232212B1 (en) Flip chip bump bonding
US6597069B1 (en) Flip chip metallization
US4273859A (en) Method of forming solder bump terminals on semiconductor elements
US6759319B2 (en) Residue-free solder bumping process
US20050142835A1 (en) Method of disposing conductive bumps onto a semiconductor device and semiconductor devices so formed
US6782897B2 (en) Method of protecting a passivation layer during solder bump formation
JP3451987B2 (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
KR20050076798A (ko) 프린트 배선 기판, 그 제조 방법과 제조 장치, 배선 회로패턴 및 프린트 배선판
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
WO1997032457A1 (en) Method for manufacturing electronic circuit device
WO2002035602A1 (fr) Procede et dispositif de formation de bosses
JP3362574B2 (ja) バリアメタルの形成方法
TWI595332B (zh) 光阻剝離方法
JP3827001B2 (ja) バンプの形成方法並びにフリップチップ及び半導体装置の製造方法
JP2001223232A (ja) 半導体装置の製造方法
JP3326779B2 (ja) 半導体装置の製造方法及び半導体装置
JPH06342796A (ja) 突起電極の形成方法
KR950005270B1 (ko) 표면실장형 반도체 패키지의 범퍼형성방법
WO2003069967A1 (fr) Procede de production de substrat de circuit
JPH08167612A (ja) 突起電極の形成方法
JP3580452B2 (ja) 半導体装置の製造方法
JPH11340268A (ja) 半導体装置の製造方法
JP2003142512A (ja) バンプの形成方法、フリップチップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JPS63222446A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees