JP2001223232A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001223232A JP2001223232A JP2000030077A JP2000030077A JP2001223232A JP 2001223232 A JP2001223232 A JP 2001223232A JP 2000030077 A JP2000030077 A JP 2000030077A JP 2000030077 A JP2000030077 A JP 2000030077A JP 2001223232 A JP2001223232 A JP 2001223232A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- protective film
- semiconductor device
- manufacturing
- conductive portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェハの破損を防止して製品歩留まり
を向上させることができる半導体装置の製造方法を提供
することを目的とする。 【解決手段】 半導体素子の外部接続用の電極２に導電
部７が形成された半導体装置の製造方法において、回路
形成面に保護膜３が形成された状態の半導体ウェハ１の
回路形成面の反対側を除去して薄化する。この後、保護
膜３に電極２の位置に対応して保護膜３を貫通する貫通
孔３ａを形成し、貫通孔３ａ内に電極２と導通する導電
部７を形成した後に保護膜３を半導体ウェハ１から除去
する。これにより、導電部形成時の半導体ウェハ１を補
強して半導体素子の破損を防止することができる。
を向上させることができる半導体装置の製造方法を提供
することを目的とする。 【解決手段】 半導体素子の外部接続用の電極２に導電
部７が形成された半導体装置の製造方法において、回路
形成面に保護膜３が形成された状態の半導体ウェハ１の
回路形成面の反対側を除去して薄化する。この後、保護
膜３に電極２の位置に対応して保護膜３を貫通する貫通
孔３ａを形成し、貫通孔３ａ内に電極２と導通する導電
部７を形成した後に保護膜３を半導体ウェハ１から除去
する。これにより、導電部形成時の半導体ウェハ１を補
強して半導体素子の破損を防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の外部
接続用の電極上に導電部を形成する半導体装置の製造方
法に関するものである。
接続用の電極上に導電部を形成する半導体装置の製造方
法に関するものである。
【０００２】
【従来の技術】半導体装置に用いられるシリコン基板の
製造工程では、半導体装置の薄型化にともない基板の厚
さを薄くするための薄化加工が行われる。この薄化加工
は、シリコン基板の表面に回路パターンを形成した後
に、回路形成面と反対側の裏面を機械研削、湿式エッチ
ングあるいはプラズマ処理などによって除去することに
より行われる。従来この薄化加工は一般に電極上に半田
バンプなどの導電部を形成した後に行われていた。
製造工程では、半導体装置の薄型化にともない基板の厚
さを薄くするための薄化加工が行われる。この薄化加工
は、シリコン基板の表面に回路パターンを形成した後
に、回路形成面と反対側の裏面を機械研削、湿式エッチ
ングあるいはプラズマ処理などによって除去することに
より行われる。従来この薄化加工は一般に電極上に半田
バンプなどの導電部を形成した後に行われていた。
【０００３】
【発明が解決しようとする課題】ところが、半田バンプ
形成後に薄化加工を行うと、バンプ形成部の形状不連続
部分には応力集中が発生しやすいことからこの部分の強
度が低下する結果、半導体ウェハにクラックが生じる場
合があった。また、薄化加工後の半導体ウェハは全体の
強度がきわめて脆弱で、ハンドリングが難しいことから
破損が生じやすく、製品歩留まりを低下させる要因とな
っていた。
形成後に薄化加工を行うと、バンプ形成部の形状不連続
部分には応力集中が発生しやすいことからこの部分の強
度が低下する結果、半導体ウェハにクラックが生じる場
合があった。また、薄化加工後の半導体ウェハは全体の
強度がきわめて脆弱で、ハンドリングが難しいことから
破損が生じやすく、製品歩留まりを低下させる要因とな
っていた。
【０００４】そこで本発明は、半導体ウェハの破損を防
止して製品歩留まりを向上させることができる半導体装
置の製造方法を提供することを目的とする。
止して製品歩留まりを向上させることができる半導体装
置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、半導体素子の外部接続用の電極に導電
部が形成された半導体装置を製造する半導体装置の製造
方法であって、半導体素子が形成された半導体ウェハの
回路形成面に保護膜を形成する工程と、保護膜が形成さ
れた半導体ウェハの回路形成面の反対側を除去して半導
体ウェハを薄化する工程と、前記保護膜に前記電極の位
置に対応して保護膜を貫通する貫通孔を形成する工程
と、この貫通孔内に前記電極と導通する導電部を形成す
る工程と、導電部形成後に前記保護膜を半導体ウェハか
ら除去する工程とを含む。
置の製造方法は、半導体素子の外部接続用の電極に導電
部が形成された半導体装置を製造する半導体装置の製造
方法であって、半導体素子が形成された半導体ウェハの
回路形成面に保護膜を形成する工程と、保護膜が形成さ
れた半導体ウェハの回路形成面の反対側を除去して半導
体ウェハを薄化する工程と、前記保護膜に前記電極の位
置に対応して保護膜を貫通する貫通孔を形成する工程
と、この貫通孔内に前記電極と導通する導電部を形成す
る工程と、導電部形成後に前記保護膜を半導体ウェハか
ら除去する工程とを含む。
【０００６】請求項２記載の半導体装置の製造方法は、
請求項１記載の半導体装置の製造方法であって、前記導
電部形成を、導電性ペーストを前記貫通孔に充填するこ
とにより行う。
請求項１記載の半導体装置の製造方法であって、前記導
電部形成を、導電性ペーストを前記貫通孔に充填するこ
とにより行う。
【０００７】請求項３記載の半導体装置の製造方法は、
請求項１記載の半導体装置の製造方法であって、前記導
電部形成を、前記貫通孔に導電性ボールを搭載すること
により行う。
請求項１記載の半導体装置の製造方法であって、前記導
電部形成を、前記貫通孔に導電性ボールを搭載すること
により行う。
【０００８】請求項４記載の半導体装置の製造方法は、
請求項１記載の半導体装置の製造方法であって、前記導
電部形成を、前記貫通孔内に金属メッキ層を形成するこ
とにより行う。
請求項１記載の半導体装置の製造方法であって、前記導
電部形成を、前記貫通孔内に金属メッキ層を形成するこ
とにより行う。
【０００９】本発明によれば、半導体ウェハの回路形成
面を保護する保護膜を形成した状態の半導体ウェハの回
路形成面の反対側を除去して半導体ウェハを薄化し、こ
の後に保護膜を貫通して設けられた貫通孔内に電極と導
通する導電部を形成することにより、導電部形成時の半
導体ウェハを補強して半導体素子の破損を防止すること
ができる。
面を保護する保護膜を形成した状態の半導体ウェハの回
路形成面の反対側を除去して半導体ウェハを薄化し、こ
の後に保護膜を貫通して設けられた貫通孔内に電極と導
通する導電部を形成することにより、導電部形成時の半
導体ウェハを補強して半導体素子の破損を防止すること
ができる。
【００１０】
【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図１、図２、図３、図４は本発明の
一実施の形態の半導体装置の製造方法の工程説明図であ
る。図１（ａ），（ｂ），（ｃ）、図２（ａ），
（ｂ），（ｃ）は、半導体装置の製造方法を工程順に示
している。
参照して説明する。図１、図２、図３、図４は本発明の
一実施の形態の半導体装置の製造方法の工程説明図であ
る。図１（ａ），（ｂ），（ｃ）、図２（ａ），
（ｂ），（ｃ）は、半導体装置の製造方法を工程順に示
している。
【００１１】図１（ａ）において、１は複数の半導体素
子が形成された半導体ウェハである。半導体ウェハ１の
上面は回路形成面であり、外部接続用の電極２が形成さ
れている。次に、図１（ｂ）に示すように、半導体ウェ
ハ１の上面の回路形成面にはポリイミドなどの耐熱性を
有する樹脂材質の保護膜３が形成されており、保護膜３
は半導体ウェハ１の回路形成面を保護するとともに、こ
の後の薄化工程で脆弱になった半導体ウェハ１を補強す
る機能を有している。
子が形成された半導体ウェハである。半導体ウェハ１の
上面は回路形成面であり、外部接続用の電極２が形成さ
れている。次に、図１（ｂ）に示すように、半導体ウェ
ハ１の上面の回路形成面にはポリイミドなどの耐熱性を
有する樹脂材質の保護膜３が形成されており、保護膜３
は半導体ウェハ１の回路形成面を保護するとともに、こ
の後の薄化工程で脆弱になった半導体ウェハ１を補強す
る機能を有している。
【００１２】この保護膜３は、半導体ウェハ１の表面を
保護するのみならず、半導体ウェハ１を加工して半導体
装置を製造する以下の工程において半導体ウェハ１を補
強する役割を有している。この保護膜３形成は、シート
状に加工した樹脂膜を接着剤によって半導体ウェハ１の
回路形成面に接着する方法の他、液状の樹脂を回路形成
面上に均一に塗布する方法などを用いることができる。
保護するのみならず、半導体ウェハ１を加工して半導体
装置を製造する以下の工程において半導体ウェハ１を補
強する役割を有している。この保護膜３形成は、シート
状に加工した樹脂膜を接着剤によって半導体ウェハ１の
回路形成面に接着する方法の他、液状の樹脂を回路形成
面上に均一に塗布する方法などを用いることができる。
【００１３】次に、保護膜３が形成された半導体ウェハ
１は、薄化工程に送られる。ここでは、図１（ｃ）に示
すように、半導体ウェハ１の回路形成面の反対側を除去
することにより、半導体ウェハ１を薄化する（破線で示
す下側部分参照）。この薄化の方法としては、研磨など
の機械的研削加工や、薬液により化学的に半導体ウェハ
をエッチングする湿式加工の他、プラズマ処理装置によ
ってプラズマエッチングを行う方法、あるいはこれらの
方法を組み合わせて薄化を行う方法などを用いることが
できる。この薄化工程に先立って、半導体ウェハ１は保
護膜３によって補強されているため、薄化工程において
半導体ウェハ１が破損することがなく、製品信頼性や歩
留まりを向上させることができる。
１は、薄化工程に送られる。ここでは、図１（ｃ）に示
すように、半導体ウェハ１の回路形成面の反対側を除去
することにより、半導体ウェハ１を薄化する（破線で示
す下側部分参照）。この薄化の方法としては、研磨など
の機械的研削加工や、薬液により化学的に半導体ウェハ
をエッチングする湿式加工の他、プラズマ処理装置によ
ってプラズマエッチングを行う方法、あるいはこれらの
方法を組み合わせて薄化を行う方法などを用いることが
できる。この薄化工程に先立って、半導体ウェハ１は保
護膜３によって補強されているため、薄化工程において
半導体ウェハ１が破損することがなく、製品信頼性や歩
留まりを向上させることができる。
【００１４】次に、薄化が完了した半導体ウェハ１は貫
通孔形成工程に送られる。ここでは、図２（ａ）に示す
ように、半導体ウェハ１の上面に形成された保護膜３に
貫通孔形成が行われる。この貫通孔形成にはレーザ加工
が用いられ、電極２の位置に対応して保護膜３を貫通す
る貫通孔３ａを形成する。保護膜３の所定位置にレーザ
光を照射することにより、照射位置にある樹脂が昇華
し、保護膜３には電極２の表面に到達する貫通孔３ａが
形成される。
通孔形成工程に送られる。ここでは、図２（ａ）に示す
ように、半導体ウェハ１の上面に形成された保護膜３に
貫通孔形成が行われる。この貫通孔形成にはレーザ加工
が用いられ、電極２の位置に対応して保護膜３を貫通す
る貫通孔３ａを形成する。保護膜３の所定位置にレーザ
光を照射することにより、照射位置にある樹脂が昇華
し、保護膜３には電極２の表面に到達する貫通孔３ａが
形成される。
【００１５】次に、貫通孔３ａ内に導電部７を形成する
工程について説明する。本発明では、導電性ペーストを
貫通孔３ａの内部に充填し、この導電性ペーストを加熱
することにより、図２（ｂ）に示すように、電極２と導
通する導電部７を形成する。導電性ペーストとしては、
クリーム半田５等の金属ペーストや熱硬化性の導電性樹
脂が用いられる。金属ペーストの場合には、加熱によっ
て金属成分を溶融させて半導体ウェハ１の電極２と接合
して導電部７となり、導電性樹脂の場合は貫通孔３ａ内
で熱硬化することによって電極２と電気的に導通した導
電部７となる。次に図面を用いて導電部形成工程を具体
的に説明する。
工程について説明する。本発明では、導電性ペーストを
貫通孔３ａの内部に充填し、この導電性ペーストを加熱
することにより、図２（ｂ）に示すように、電極２と導
通する導電部７を形成する。導電性ペーストとしては、
クリーム半田５等の金属ペーストや熱硬化性の導電性樹
脂が用いられる。金属ペーストの場合には、加熱によっ
て金属成分を溶融させて半導体ウェハ１の電極２と接合
して導電部７となり、導電性樹脂の場合は貫通孔３ａ内
で熱硬化することによって電極２と電気的に導通した導
電部７となる。次に図面を用いて導電部形成工程を具体
的に説明する。
【００１６】図３は、金属ペーストを用いて導電部を形
成する工程を示している。金属ペーストは導電性の金属
粒子と液状の有機溶剤とを混合してペースト状としたも
のであり、その代表的なものとしてクリーム半田が知ら
れている。図３（ａ）に示すように、貫通孔３ａが設け
られた保護膜３の上面にスクリーンマスク１０を装着
し、貫通孔３ａの位置に対応して設けられたパターン孔
１０ａを介して、貫通孔３ａ内とパターン孔１０ａ内に
クリーム半田５を充填する。
成する工程を示している。金属ペーストは導電性の金属
粒子と液状の有機溶剤とを混合してペースト状としたも
のであり、その代表的なものとしてクリーム半田が知ら
れている。図３（ａ）に示すように、貫通孔３ａが設け
られた保護膜３の上面にスクリーンマスク１０を装着
し、貫通孔３ａの位置に対応して設けられたパターン孔
１０ａを介して、貫通孔３ａ内とパターン孔１０ａ内に
クリーム半田５を充填する。
【００１７】これにより、図３（ｂ）に示すように貫通
孔３ａ内部のみならず保護膜３の上面にもクリーム半田
５が供給される。そしてこの後加熱によりクリーム半田
５中の半田粒子を溶融させるが、各貫通孔３ａの位置に
は充分な量のクリーム半田５が供給されているので、溶
融した半田は貫通孔３ａの上側に突出した状態で固化
し、図３（ｃ）に示すように各貫通孔３ａの位置には、
電極２と導通し保護膜３の上面よりも上方に突出する突
出部を一体的に備えた導電部７が形成される。
孔３ａ内部のみならず保護膜３の上面にもクリーム半田
５が供給される。そしてこの後加熱によりクリーム半田
５中の半田粒子を溶融させるが、各貫通孔３ａの位置に
は充分な量のクリーム半田５が供給されているので、溶
融した半田は貫通孔３ａの上側に突出した状態で固化
し、図３（ｃ）に示すように各貫通孔３ａの位置には、
電極２と導通し保護膜３の上面よりも上方に突出する突
出部を一体的に備えた導電部７が形成される。
【００１８】図４は、導電部形成の他の例を示してい
る。まず図４（ａ）に示すように、金属ペーストである
クリーム半田５が充填される。クリーム半田５はスキー
ジ等のへら状のものを用いて充填される。次いで、貫通
孔３ａに充填されたクリーム半田５上には、図４（ｂ）
に示すように導電性ボールとしての半田ボール６が搭載
される。この半田ボール６はクリーム半田５と同じ半田
で形成されている。このボール搭載時に、貫通孔３ａの
周囲の保護膜３は半田ボール６の位置ずれを防ぐガイド
として機能する。
る。まず図４（ａ）に示すように、金属ペーストである
クリーム半田５が充填される。クリーム半田５はスキー
ジ等のへら状のものを用いて充填される。次いで、貫通
孔３ａに充填されたクリーム半田５上には、図４（ｂ）
に示すように導電性ボールとしての半田ボール６が搭載
される。この半田ボール６はクリーム半田５と同じ半田
で形成されている。このボール搭載時に、貫通孔３ａの
周囲の保護膜３は半田ボール６の位置ずれを防ぐガイド
として機能する。
【００１９】この後半導体ウェハ１はリフロー工程に送
られここで加熱される。これにより、半田ボール６およ
びクリーム半田５中の半田粒子が溶融し、電極２上面と
半田接合される。これにより、図４（ｃ）に示すよう
に、貫通孔３ａには電極２と導通する導電部７が形成さ
れる。
られここで加熱される。これにより、半田ボール６およ
びクリーム半田５中の半田粒子が溶融し、電極２上面と
半田接合される。これにより、図４（ｃ）に示すよう
に、貫通孔３ａには電極２と導通する導電部７が形成さ
れる。
【００２０】なお、貫通孔３ａ内に導電部を形成する方
法としては、上記２例以外にも無電解メッキなどによっ
て、電極２表面に金属メッキ層を積層することにより、
貫通孔３ａ内に導電部を形成するようにしてもよい。こ
の場合には、保護膜３がメッキ膜形成用のレジストとし
て機能する。
法としては、上記２例以外にも無電解メッキなどによっ
て、電極２表面に金属メッキ層を積層することにより、
貫通孔３ａ内に導電部を形成するようにしてもよい。こ
の場合には、保護膜３がメッキ膜形成用のレジストとし
て機能する。
【００２１】この後、導電部７が形成された半導体ウェ
ハ１は、保護膜剥離工程に送られる。ここでは、図２
（ｃ）に示すように、半導体ウェハ１の上面から保護膜
３が剥離される。これにより、半導体素子の外部接続用
の電極に導電部が形成された半導体装置が完成する。な
お保護膜３の除去方法としては、薬液やプラズマを用い
たエッチングによる方法でも良い。
ハ１は、保護膜剥離工程に送られる。ここでは、図２
（ｃ）に示すように、半導体ウェハ１の上面から保護膜
３が剥離される。これにより、半導体素子の外部接続用
の電極に導電部が形成された半導体装置が完成する。な
お保護膜３の除去方法としては、薬液やプラズマを用い
たエッチングによる方法でも良い。
【００２２】上記説明したように、本実施の形態に示す
半導体装置の製造過程では、半導体ウェハ１の電極２に
導通する導電部７の形成に先だって、半導体ウェハ１の
回路形成面に保護膜３を形成するようにしている。これ
により、導電部形成過程において回路形成面が保護され
ると共に、脆弱な半導体ウェハ１が保護膜により補強さ
れているため、導電部形成工程を含む半導体装置の製造
過程において、半導体ウェハ１の破損が生じることがな
い。したがって、完成した半導体装置の品質が確保され
ると共に、製品歩留まりを向上させることができる。
半導体装置の製造過程では、半導体ウェハ１の電極２に
導通する導電部７の形成に先だって、半導体ウェハ１の
回路形成面に保護膜３を形成するようにしている。これ
により、導電部形成過程において回路形成面が保護され
ると共に、脆弱な半導体ウェハ１が保護膜により補強さ
れているため、導電部形成工程を含む半導体装置の製造
過程において、半導体ウェハ１の破損が生じることがな
い。したがって、完成した半導体装置の品質が確保され
ると共に、製品歩留まりを向上させることができる。
【００２３】
【発明の効果】本発明によれば、半導体ウェハの回路形
成面を保護する保護膜を形成した状態の半導体ウェハの
回路形成面の反対側を除去して半導体ウェハを薄化し、
この後に保護膜を貫通して設けられた貫通孔内に電極と
導通する導電部を形成するようにしたので、導電部形成
時の半導体ウェハを補強して半導体素子の破損を防止す
ることができ、完成した半導体装置の品質が確保される
と共に、製品歩留まりを向上させることができる。
成面を保護する保護膜を形成した状態の半導体ウェハの
回路形成面の反対側を除去して半導体ウェハを薄化し、
この後に保護膜を貫通して設けられた貫通孔内に電極と
導通する導電部を形成するようにしたので、導電部形成
時の半導体ウェハを補強して半導体素子の破損を防止す
ることができ、完成した半導体装置の品質が確保される
と共に、製品歩留まりを向上させることができる。
【図１】本発明の一実施の形態の半導体装置の製造方法
の工程説明図
の工程説明図
【図２】本発明の一実施の形態の半導体装置の製造方法
の工程説明図
の工程説明図
【図３】本発明の一実施の形態の半導体装置の製造方法
の工程説明図
の工程説明図
【図４】本発明の一実施の形態の半導体装置の製造方法
の工程説明図
の工程説明図
１ 半導体ウェハ ２ 電極 ３ 保護膜 ３ａ 貫通孔 ５ クリーム半田 ６ 半田ボール ７ 導電部
Claims (4)
- 【請求項１】半導体素子の外部接続用の電極に導電部が
形成された半導体装置を製造する半導体装置の製造方法
であって、半導体素子が形成された半導体ウェハの回路
形成面に保護膜を形成する工程と、保護膜が形成された
半導体ウェハの回路形成面の反対側を除去して半導体ウ
ェハを薄化する工程と、前記保護膜に前記電極の位置に
対応して保護膜を貫通する貫通孔を形成する工程と、こ
の貫通孔内に前記電極と導通する導電部を形成する工程
と、導電部形成後に前記保護膜を半導体ウェハから除去
する工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】前記導電部形成を、導電性ペーストを前記
貫通孔に充填することにより行うことを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項３】前記導電部形成を、前記貫通孔に導電性ボ
ールを搭載することにより行うことを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項４】前記導電部形成を、前記貫通孔内に金属メ
ッキ層を形成することにより行うことを特徴とする請求
項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000030077A JP2001223232A (ja) | 2000-02-08 | 2000-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000030077A JP2001223232A (ja) | 2000-02-08 | 2000-02-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001223232A true JP2001223232A (ja) | 2001-08-17 |
Family
ID=18555138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000030077A Pending JP2001223232A (ja) | 2000-02-08 | 2000-02-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001223232A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003060987A1 (en) * | 2002-01-10 | 2003-07-24 | Nec Corporation | Method of arranging micro spheres with liquid, micro sphere arranging device, and semiconductor device |
| US7235428B2 (en) | 2002-11-21 | 2007-06-26 | Rohm Co., Ltd. | Semiconductor device production method |
| JPWO2006077630A1 (ja) * | 2005-01-19 | 2008-06-12 | 新日本無線株式会社 | 半導体装置の製造方法 |
| JP2008166340A (ja) * | 2006-12-27 | 2008-07-17 | Casio Comput Co Ltd | 半導体装置の製造方法 |
| JP2010500935A (ja) * | 2006-08-16 | 2010-01-14 | サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド | セラミック素子の射出成形 |
-
2000
- 2000-02-08 JP JP2000030077A patent/JP2001223232A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003060987A1 (en) * | 2002-01-10 | 2003-07-24 | Nec Corporation | Method of arranging micro spheres with liquid, micro sphere arranging device, and semiconductor device |
| US7119438B2 (en) | 2002-01-10 | 2006-10-10 | Nec Corporation | Method of arranging microspheres with liquid, microsphere arranging device, and semiconductor device |
| CN100341126C (zh) * | 2002-01-10 | 2007-10-03 | 日本电气株式会社 | 使用液体进行微球分布的方法、微球分布设备和半导体器件 |
| US7235428B2 (en) | 2002-11-21 | 2007-06-26 | Rohm Co., Ltd. | Semiconductor device production method |
| US8089163B2 (en) | 2002-11-21 | 2012-01-03 | Rohm Co., Ltd. | Semiconductor device production method and semiconductor device |
| KR101120128B1 (ko) | 2002-11-21 | 2012-02-22 | 로무 가부시키가이샤 | 반도체 장치의 제조방법 및 반도체 장치 |
| JPWO2006077630A1 (ja) * | 2005-01-19 | 2008-06-12 | 新日本無線株式会社 | 半導体装置の製造方法 |
| JP4739198B2 (ja) * | 2005-01-19 | 2011-08-03 | 新日本無線株式会社 | 半導体装置の製造方法 |
| JP2010500935A (ja) * | 2006-08-16 | 2010-01-14 | サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド | セラミック素子の射出成形 |
| JP2008166340A (ja) * | 2006-12-27 | 2008-07-17 | Casio Comput Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861345B2 (en) | Method of disposing conductive bumps onto a semiconductor device | |
| JP3386029B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4219951B2 (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
| JP2000058709A (ja) | 突起電極構造および突起電極形成方法 | |
| JP2001144126A (ja) | 半導体装置の製造方法および半導体装置 | |
| WO2000010369A1 (fr) | Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| JP2002093830A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
| JP2001135663A (ja) | 半導体装置及びその製造方法 | |
| US20220078921A1 (en) | Method of producing circuit boards | |
| JP3451987B2 (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JP2001223293A (ja) | 半導体装置及びその製造方法 | |
| JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| JP2001144123A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001223232A (ja) | 半導体装置の製造方法 | |
| JP2006005097A (ja) | 回路モジュール体の製造方法 | |
| JP2004079816A (ja) | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造 | |
| JP2010109293A (ja) | 配線構造の製造方法及び低温配線部品回収方法 | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JP2001230267A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20080212301A1 (en) | Electronic part mounting board and method of mounting the same | |
| JP2002124527A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |