Nothing Special   »   [go: up one dir, main page]

JP3211878B2 - 通信処理制御手段及びそれを備えた情報処理装置 - Google Patents

通信処理制御手段及びそれを備えた情報処理装置

Info

Publication number
JP3211878B2
JP3211878B2 JP05553598A JP5553598A JP3211878B2 JP 3211878 B2 JP3211878 B2 JP 3211878B2 JP 05553598 A JP05553598 A JP 05553598A JP 5553598 A JP5553598 A JP 5553598A JP 3211878 B2 JP3211878 B2 JP 3211878B2
Authority
JP
Japan
Prior art keywords
data
communication processing
unit
error
crc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05553598A
Other languages
English (en)
Other versions
JPH11261663A (ja
Inventor
昭 実宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP05553598A priority Critical patent/JP3211878B2/ja
Priority to US09/262,337 priority patent/US6357033B1/en
Publication of JPH11261663A publication Critical patent/JPH11261663A/ja
Application granted granted Critical
Publication of JP3211878B2 publication Critical patent/JP3211878B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1608Error detection by comparing the output signals of redundant hardware
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Probability & Statistics with Applications (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Communication Control (AREA)
  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、障害処理装置に関
し、特に情報処理装置における通信処理制御部の障害処
理方法及びそれを実行する装置に関する。
【0002】
【従来の技術】ビジネスのボーダーレス化、24時間3
65日の顧客に対するサービスなどの要因により、情報
処理システムは、顧客のニーズとしてますますオープン
化、ネットワーク化、高信頼化が求められている。
【0003】このような背景から、各種サーバのネット
ワーク制御機能に求められる信頼性の要求は、最近特に
高くなってきており、運用中の無停止性に対する要求
が、顧客のニーズと共に拡大されつつある。
【0004】このような要請のあるシステムとしては、
例えば、競馬の投票システムや航空管制、商社、金融機
関の国際ネットワークシステム、地震などに対する防災
システム、などが挙げられる。
【0005】従来、この種の情報処理装置では、ネット
ワーク管理装置が故障した場合でもネットワーク管理を
有効におこなうために、ネットワーク管理装置を2重化
し通常のネットワーク管理用の主管理装置と、バックア
ップ管理用の副管理装置とを備えている。各管理装置
は、管理状況を交換するために管理装置間通信制御部を
備え、また管理状況を記憶するために管理状況記憶部を
も備えている。
【0006】このような構成を備えた情報処理装置にお
いては、主管理装置が故障した場合であっても、副管理
装置の存在により、管理状況を損なうことなく継続して
ネットワーク管理を行うことができる。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術においては、以下に示すように、社会的な
問題を引き起こす可能性があるという問題があった。
【0008】上述した従来技術において、主管理装置が
故障した場合、主管理装置から副管理装置に対しての切
替が行なわれるのであるが、当該切替に際しては、ハー
ドウェア(HW)もしくはソフトウェア(SW)による
障害処理が入ることとなる。そのため、従来技術におけ
る主管理装置から副管理装置への切替には、何らかの時
間を必要とすることとなり、主管理装置から副管理装置
に切り替えられるまでの切り替え時間は、ゼロではな
い。
【0009】このように切替時間をなくすことができな
いということは、ミッションクリティカルな処理を実施
しているケースにおいて実行される処理に多大な影響を
及ぼすことを意味する。また、このような影響により、
場合によっては、システムダウンに伴う社会的な問題へ
と発展する恐れも容易に考えられる。
【0010】そこで、本発明は、上述した課題を解決す
べく、障害発生時の装置切り替え時間をゼロにすること
により、ミッションクリティカルな処理実施時において
も、確実に処理継続を行ない得る高信頼の装置を提供す
ることを目的とする。
【0011】
【課題を解決するための手段】本発明は、上述した課題
を解決すべく、以下に示すような通信処理制御手段及び
それを備えた情報処理装置を提供する。尚、ここでいう
情報処理装置とは、CPU及びメモリ部を有する演算処
理制御部を具備すると共にネットワークに接続されるも
のであり、通信処理制御手段とは、当該情報処理装置内
に設けられ、前記演算処理制御部とネットワークとの間
のデータ伝送の制御を行なうためのものである。
【0012】本発明によれば、前記通信処理制御手段で
あって、データ伝送経路を2重化するための第1及び第
2の通信処理部を有し、当該第1及び第2の通信処理部
の夫々への入力データに対して、CRCデータを生成・
付加すると共に、前記第1及び第2の通信処理部の夫々
からの出力データに含まれる前記CRCデータをチェッ
クする機能を有し、前記第1及び第2の通信処理部にお
いて障害が発生した場合には、当該CRCデータのチェ
ックにより、確実に当該障害を検出し得ることを特徴と
する通信処理制御手段が得られる。
【0013】また、本発明によれば、前記通信処理制御
手段であって、前記CRCデータをチェックした結果、
前記障害を検出した場合には、当該CRCデータのチェ
ックの結果に従い、2重化された前記第1及び第2の通
信処理部の内、正常な一方の通信処理部から出力される
データに基づいて、当該通信処理制御手段からの出力と
する機能を有することを特徴とする通信処理制御手段が
得られる。
【0014】この通信処理制御手段は、更に具体的に
は、以下のような構成を備える。
【0015】即ち、前記通信処理制御手段は、第1及び
第2のCRC生成部と、第1乃至第4のCRCエラー検
出報告部と、第1及び第2のエラー制御回路と、第1及
び第2の比較出力制御部とを備える。
【0016】第1のCRC生成部は、第1のCRCデー
タを生成すると共に、前記演算処理制御部からの第1の
データを受けて、当該第1のデータに対して、前記第1
のCRCデータを付加して、第2のデータとして、前記
第1及び第2の通信処理部に対して出力するためもので
ある。
【0017】第1及び第2のCRCエラー検出報告部
は、夫々、前記第1及び第2の通信処理部のいずれかに
接続され、当該接続された通信処理部からの前記第2の
データを受けて、当該第2のデータに含まれる前記第1
のCRCデータを参照して前記チェックを行ない、前記
第1及び第2の通信処理部において障害が発生したか否
かを検出するためのものである。
【0018】第1のエラー制御回路は、第1及び第2の
CRCエラー検出報告部に接続され、前記第1及び第2
のCRCエラー検出報告部における検出結果に従い、前
記第1及び第2の通信処理部のいずれかにおいて障害が
発生していた場合には、当該障害の発生した通信処理部
に係る出力を無効とする旨のエラー制御指示信号を生成
するためのものである。
【0019】第1の比較出力制御部は、前記第1及び第
2のCRCエラー検出報告部、並びに第1のエラー制御
回路に接続され、前記第1及び第2のCRCエラー検出
報告部を介して受けた前記第1及び第2の通信処理部か
らの前記第2のデータを比較して、比較の結果、エラー
が無いと判断するか、又は、第1のエラー制御回路から
の前記エラー制御指示信号が出力されていない場合に
は、2重化された前記第1及び第2の通信処理部からの
前記第2のデータを各々論理ORして前記演算処理制御
部に対して出力すると共に、前記第1のエラー制御回路
からのエラー制御指示信号を受けた場合には、当該エラ
ー制御指示信号に従って、前記第1及び第2の通信処理
部の内、正常な一方の通信処理部からの前記第2のデー
タのみを出力データとして前記ネットワーク側へ出力す
るためのものである。
【0020】また、第2のCRC生成部は、第2のCR
Cデータを生成すると共に、前記ネットワーク側からの
第3のデータを受けて、当該第3のデータに対して、前
記第2のCRCデータを付加して、第4のデータとし
て、前記第1及び第2の通信処理部に対して出力するた
めのものである。
【0021】第3及び第4のCRCエラー検出報告部
は、夫々、前記第1及び第2の通信処理部のいずれかに
接続され、当該接続された通信処理部からの前記第4の
データを受けて、当該第4のデータに含まれる前記第2
のCRCデータを参照して前記チェックを行ない、前記
第1及び第2の通信処理部において障害が発生したか否
かを検出するためのものである。
【0022】第2のエラー制御回路は、第3及び第4の
CRCエラー検出報告部に接続され、前記第3及び第4
のCRCエラー検出報告部における検出結果に従い、前
記第1及び第2の通信処理部のいずれかにおいて障害が
発生していた場合には、当該障害の発生した通信処理部
に係る出力を無効とする旨のエラー制御指示信号を生成
するためのものである。
【0023】第2の比較出力制御部は、前記第3及び第
4のCRCエラー検出報告部、並びに第2のエラー制御
回路に接続され、前記第3及び第4のCRCエラー検出
報告部を介して受けた前記第1及び第2の通信処理部か
らの前記第4のデータを比較して、比較の結果、エラー
が無いと判断するか、又は、第2のエラー制御回路から
の前記エラー制御指示信号が出力されていない場合に
は、2重化された前記第1及び第2の通信処理部からの
前記第4のデータを各々論理ORして前記演算処理制御
部に対して出力すると共に、前記第2のエラー制御回路
からのエラー制御指示信号を受けた場合には、当該エラ
ー制御指示信号に従って、前記第1及び第2の通信処理
部の内、正常な一方の通信処理部からの前記第4のデー
タのみを出力データとして前記演算処理制御部へ出力す
るためのものである。
【0024】更に、本発明によれば、上述した通信処理
制御手段を備えたことを特徴とする情報処理装置が得ら
れる。
【0025】また、この情報処理装置をサーバ装置とし
て有し、他に複数のクライアント装置を備え、前記サー
バ装置と前記クライアント装置とがネットワークを介し
て接続されてなるクライアント/サーバシステムを構築
することもできる。
【0026】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図1乃至図4を用いて説明する。
【0027】本発明の実施の形態による情報処理装置
は、図1に示されるように、複数の中央演算処理装置
(以下、CPU)11,12及びメモリ部10を有する
演算処理制御部1と、及び当該演算処理制御部1とネッ
トワークとの間のデータ伝送の制御を行なうための通信
処理制御部2とを備える。通信処理制御部2は、演算処
理制御部1に対して信号線100及び信号線101によ
り接続されており、一方、ネットワーク側に対して信号
線102及び信号線103により接続されている。
【0028】詳しくは、通信処理制御部2は、図2に示
されるように、CRC生成部21,22、通信処理部8
0,90、CRCエラー検出報告部23〜26、比較出
力制御部30,31、エラー制御回路61,71を備え
ている。
【0029】CRC生成部21は、CRC(cycli
c redundancy check;巡回冗長検
査)データを生成すると共に、信号線100を介して演
算処理制御部1から受けた入力データに対して、その生
成したCRCデータを付加するためのものである。同様
に、CRC生成部22は、CRCデータを生成すると共
に、信号線102を介してネットワーク側から受けた入
力データに対して、その生成したCRCデータを付加す
るためのものである。
【0030】通信処理部80,90は、信号線104に
よりCRC生成部21に接続されていると共に、信号線
120によりCRC生成部22に接続されている。また
通信処理部80は、図3に示されるように、回路制御部
42及びデータ転送制御部50を備えている。同様に、
通信処理部90も、図示しなかったものの、回線制御部
及びデータ転送制御部を備えている。これら通信処理部
80,90は、通信処理制御部2内において、2重化さ
れており、同一の処理を行う。
【0031】CRCエラー検出報告部24,25は、通
信処理部80から出力される出力データを、夫々、信号
線121,106を介して受けて、当該出力データに付
加されているCRCデータを見て、エラーの有無をチェ
ックする。同様に、CRCエラー検出報告部23,26
は、通信処理部90からの出力データを、夫々、信号線
122,107を介して受けて、当該出力データに付加
されているCRCデータを見て、エラーの有無をチェッ
クする。
【0032】また、CRCエラー検出報告部23,24
は、夫々、通信処理部90,80から受けた出力データ
を比較出力制御部30に対して、信号線124,123
を介して出力する。同様に、CRCエラー検出報告部2
5,26は、夫々、通信処理部80,90から受けた出
力データを比較出力制御部31に対して、信号線108
及び109を介して出力する。
【0033】更に、CRCエラー検出報告部23,24
は、CRCデータからエラーがあったことを検出する
と、夫々、エラー制御回路61に対して、信号線12
6,125を介してエラーがあった旨の報告を行なう。
同様に、CRCエラー検出報告部25,26は、CRC
データからエラーがあったことを検出すると、夫々、エ
ラー制御回路71に対して、信号線110,111を介
して、CRCエラーの報告を行う。
【0034】比較出力制御部30は、2重化された通信
制御部80,90からの出力データを、夫々、信号線1
21,122、CRCエラー検出報告部24,23、及
び信号線123,124を介して受けて、それら出力デ
ータを比較し、比較の結果エラーの無い場合や、後述す
るようにエラー制御回路61からのエラー制御指示が出
されていない場合には、2重化された通信制御部80,
90からの出力を各々論理ORして出力する。同様にし
て、比較出力制御部31は、2重化された通信制御部8
0,90からの出力データを、夫々、信号線106,1
07、CRCエラー検出報告部25,26、及び信号線
108,109を介して受けて、それら出力データを比
較し、比較の結果エラーの無い場合や、後述するように
エラー制御回路71からのエラー制御指示が出されてい
ない場合には、2重化された通信制御部80,90から
の出力を各々論理ORして出力する。
【0035】一方、比較出力制御部30,31は、夫
々、エラー制御回路61,71からのエラー制御指示を
受けると、当該指示に従って、選択された一方の通信処
理部からの出力データを選択して、信号線101,10
3を介して、通信処理制御部2外部に出力する。
【0036】エラー制御回路61は、信号線126又は
信号線125を介して、CRCエラー検出報告部23又
はCRCエラー検出報告部24からのエラー報告を受け
ると、2重化された通信処理部80,90のうちエラー
の検出された通信処理部からのデータ出力を無効にする
様に、信号線128を介してエラー制御指示を発行し、
比較出力制御部30を制御する。これにより正常な通信
処理部からの出力データのみを用いて、比較出力制御部
30の出力データ、即ち、通信処理制御部2からの出力
データとするよう制御することができる。
【0037】同様に、エラー制御回路71は、信号線1
10又は信号線111を介して、CRCエラー検出報告
部25又はCRCエラー検出報告部26からのエラー報
告を受けると、2重化された通信処理部80,90のう
ちエラーの検出された通信処理部からのデータ出力を無
効にする様に、信号線112を介してエラー制御指示を
発行し、比較出力制御部31を制御する。
【0038】詳しくは、エラー制御回路61は、図4に
示されるように、構成制御回路62及びエラー検出制御
回路63を備えている。
【0039】構成制御回路62及びエラー検出制御回路
63は、エラーの検出された通信処理部からのデータ出
力を無効にすることにより、正常な通信処理部からの出
力データのみを用いて比較出力制御部30の出力データ
とするように、信号線128を介して、前述のエラー制
御指示を比較出力制御部30に対して発行し、比較出力
制御部30の出力を制御する。
【0040】尚、エラー制御回路71も、エラー制御回
路61と同様に、構成制御回路及びエラー検出制御回路
を備えている。
【0041】このような構成を備える情報処理装置にお
いて、伝送されるデータにエラーが生じた場合に行われ
る処理について、以下に説明する。尚、以下において
は、一例として、ネットワーク側から信号線102を介
して入力されたデータを、信号線101を介して出力デ
ータとして演算処理制御部1側に出力する場合について
述べる。
【0042】信号線102を介してネットワーク側から
入力される入力データは、CRC生成部22に入力さ
れ、CRCデータを付加されて、信号線120を介し
て、二つの通信処理部80及び90に入力される。
【0043】通信処理部80からの出力データは、信号
線121を介して、CRCエラー検出報告部24へ入力
され、一方、通信処理部90からの出力データは、信号
線122を介して、CRCエラー検出報告部25に対し
て入力される。
【0044】CRCエラー検出報告部24は、通信処理
部80から受けたデータを、信号線123を介して、比
較出力制御部30に対して出力すると共に、通信処理部
80から受けたデータに対してエラーチェックを行い、
信号線125を介して、チェック結果をエラー制御回路
61に対して出力する。同様に、CRCエラー検出報告
部23は、通信処理部90から受けたデータを、信号線
124を介して、比較出力制御部30に対して出力する
と共に、通信処理部90から受けたデータに対してエラ
ーチェックを行い、信号線126を介して、チェック結
果をエラー制御回路61に対して出力する。
【0045】ここで、データエラーが生じていない場
合、比較出力制御部30は、CRCエラー検出報告部2
4及び23を介して受けた通信処理部80及び90の出
力データを比較して、比較の結果、エラーが無いと判断
するか、又は、エラー制御回路71からのエラー制御指
示が出されていない状態となることから、2重化された
通信処理部80,90からの出力データを各々論理OR
して出力する。
【0046】しかしながら、データエラーが生じている
場合は、次のようにして処理される。
【0047】即ち、エラー制御回路61は、CRCエラ
ー検出報告部23,24からのエラー報告を受けると、
比較出力制御部30,31に対して、2重化された通信
処理部80,90のうちエラーの検出された通信処理部
からのデータ出力を無効にするように制御すべく、エラ
ー制御指示を発行する。
【0048】比較出力制御部30は、エラー制御回路6
1からのエラー制御指示を受けて、正常な通信処理部か
らの出力データのみを用いて、通信処理制御部2の出力
データとして演算処理制御部1側へ出力する。
【0049】このような構成を備え、且つ、エラー制御
を行なう本実施の形態による情報処理装置によれば、一
方の通信処理部において障害が発生した場合において
も、従来技術における通信処理部間の切替時間に相当す
る時間を必要とせず、通信処理制御部2からの出力が停
止することはない。従って、本実施の形態による情報処
理装置は、従来技術の有する問題点を解消したものであ
り、ミッションクリティカルな処理についても適用し得
るものであるといえる。
【0050】尚、本実施の形態による情報処理装置の応
用例としては、図5に示されるデータ通信ネットワーク
におけるサーバ501〜504としての利用が挙げられ
る。図5に示されるネットワークシステムは、所謂、ク
ライアント/サーバシステムであり、本実施の形態を応
用したサーバ501〜504と、メインフレーム505
と、ワークステーション506〜508とを備えてい
る。また、それらサーバ501〜504、メインフレー
ム505、ワークステーション506〜508は、互い
に高速ネットワーク520を介して接続されている。更
に、メインフレーム505に対しては、データベース5
10が接続されている。
【0051】図5に示されるネットワーク構成自体は、
公知のものである。
【0052】しかしながら、本実施の形態による情報処
理装置をサーバとして備える当該ネットワークシステム
は、従来のネットワークシステムと比較して、安定性の
高いサービスを提供し得るものであることは、上述した
実施の形態における説明から言うまでもない。
【0053】
【発明の効果】以上説明したように、本発明によれば、
通信処理制御部内に設けられた複数の通信処理部に入力
される入力データに対して、CRCデータを生成及び付
加し、通信処理部からの出力データに含まれるCRCデ
ータを監視することで、いずれかの通信処理部において
障害が発生した場合であっても、2重化された当該通信
処理部の障害を確実に検出することができる。
【0054】更に、本発明によれば、通信処理部の2重
化をはかり、それら通信処理部の出力結果を随時判断す
ることにより、たとえ、いずれかの通信処理部において
障害が発生した場合であっても、従来技術における装置
切り替え時間に相当する時間を必要としない情報処理装
置が得られる。
【0055】更に、このような情報処理装置は、障害発
生時の切り替え時間が不要であることから、たとえ、障
害が発生した場合であっても、確実に処理が継続するよ
うに保証されることとなり、ミッションクリティカルな
処理にも適用可能なものとなる。
【図面の簡単な説明】
【図1】本発明の実施の形態による情報処理装置の構成
を示すブロック図である。
【図2】図1に示される通信処理制御部の構成を示すブ
ロック図である。
【図3】図2に示される通信処理部の内部構成を示すブ
ロック図である。
【図4】図2に示されるエラー制御回路の内部構成を示
すブロック図である。
【図5】本発明の実施の形態による情報処理装置をサー
バとして応用したクライアント/サーバシステムを示す
図である。
【符号の説明】
1 演算処理制御部 2 通信処理制御部 11,12 CPU 10 メモリ部 21,22 CRC生成部 23,24 CRCエラー検出報告部 25,26 CRCエラー検出報告部 30,31 比較出力制御部 42 回線制御部 50 データ転送制御部 61,71 エラー制御回路 62 構成制御回路 63 エラー検出制御回路 80,90 通信処理部 100,101,102,103 信号線 104,106,107,108 信号線 109,110,111 信号線 112,113 信号線 120,121,122,123 信号線 124,125,126,127 信号線 501,502,503,504 サーバ 505 メインフレーム 506,507,508 ワークステーショ
ン 510 データベース 520 高速ネットワーク

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 CPU及びメモリ部を有する演算処理制
    御部を具備すると共にネットワークに接続される情報処
    理装置内に設けられ、前記演算処理制御部とネットワー
    クとの間のデータ伝送の制御を行なうため データ伝送経路を2重化するための第1及び第2の通信
    処理部を有し、 当該第1及び第2の通信処理部の夫々への入力データに
    対して、CRCデータを生成・付加すると共に、前記第
    1及び第2の通信処理部の夫々からの出力データに含ま
    れる前記CRCデータをチェックする機能を有し、 前記第1及び第2の通信処理部において障害が発生した
    場合には、当該CRCデータのチェックにより、確実に
    当該障害を検出し得る通信処理制御手段であって、 前記CRCデータをチェックした結果、前記障害を検出
    した場合には、当該CRCデータのチェックの結果に従
    い、2重化された前記第1及び第2の通信処理部の内、
    正常な一方の通信処理部から出力されるデータに基づい
    て、当該通信処理制御手段からの出力とする機能を有す
    通信処理制御手段において、 第1のCRCデータを生成すると共に、前記演算処理制
    御部からの第1のデータを受けて、当該第1のデータに
    対して、前記第1のCRCデータを付加して、第2のデ
    ータとして、前記第1及び第2の通信処理部に対して出
    力するための第1のCRC生成部と、 夫々に前記第1及び第2の通信処理部のいずれかに接続
    され、当該接続された通信処理部からの前記第2のデー
    タを受けて、当該第2のデータに含まれる前記第1のC
    RCデータを参照して前記チェックを行ない、前記第1
    及び第2の通信処理部において障害が発生したか否かを
    検出するための第1及び第2のCRCエラー検出報告部
    と、 第1及び第2のCRCエラー検出報告部に接続され、前
    記第1及び第2のCRCエラー検出報告部における検出
    結果に従い、前記第1及び第2の通信処理部のいずれか
    において障害が発生していた場合には、当該障害の発生
    した通信処理部に係る出力を無効とする旨のエラー制御
    指示信号を生成するための第1のエラー制御回路と、 前記第1及び第2のCRCエラー検出報告部、並びに第
    1のエラー制御回路に接続され、前記第1及び第2のC
    RCエラー検出報告部を介して受けた前記第1及び第2
    の通信処理部からの前記第2のデータを比較して、比較
    の結果、エラーが無いと判断するか、又は、第1のエラ
    ー制御回路からの前記エラー制御指示信号が出力されて
    いない場合には、2重化された前記第1及び第2の通信
    処理部からの前記第2のデータを各々論理ORして前記
    演算処理制御部に対して出力すると共に、前記第1のエ
    ラー制御回路からのエラー制御指示信号を受けた場合に
    は、当該エラー制御指示信号に従って、前記第1及び第
    2の通信処理部の内、正常な一方の通信処理部からの前
    記第2のデータのみを出力データとして前記ネットワー
    ク側へ出力するための第1の比較出力制御部とを有する
    ことを特徴とする通信処理制御手段。
  2. 【請求項2】 請求項に記載の通信処理制御手段であ
    って、 第2のCRCデータを生成すると共に、前記ネットワー
    ク側からの第3のデータを受けて、当該第3のデータに
    対して、前記第2のCRCデータを付加して、第4のデ
    ータとして、前記第1及び第2の通信処理部に対して出
    力するための第2のCRC生成部と、 夫々に前記第1及び第2の通信処理部のいずれかに接続
    され、当該接続された通信処理部からの前記第4のデー
    タを受けて、当該第4のデータに含まれる前記第2のC
    RCデータを参照して前記チェックを行ない、前記第1
    及び第2の通信処理部において障害が発生したか否かを
    検出するための第3及び第4のCRCエラー検出報告部
    と、 第3及び第4のCRCエラー検出報告部に接続され、前
    記第3及び第4のCRCエラー検出報告部における検出
    結果に従い、前記第1及び第2の通信処理部のいずれか
    において障害が発生していた場合には、当該障害の発生
    した通信処理部に係る出力を無効とする旨のエラー制御
    指示信号を生成するための第2のエラー制御回路と、 前記第3及び第4のCRCエラー検出報告部、並びに第
    2のエラー制御回路に接続され、前記第3及び第4のC
    RCエラー検出報告部を介して受けた前記第1及び第2
    の通信処理部からの前記第4のデータを比較して、比較
    の結果、エラーが無いと判断するか、又は、第2のエラ
    ー制御回路からの前記エラー制御指示信号が出力されて
    いない場合には、2重化された前記第1及び第2の通信
    処理部からの前記第4のデータを各々論理ORして前記
    演算処理制御部に対して出力すると共に、前記第2のエ
    ラー制御回路からのエラー制御指示信号を受けた場合に
    は、当該エラー制御指示信号に従って、前記第1及び第
    2の通信処理部の内、正常な一方の通信処理部からの前
    記第4のデータのみを出力データとして前記演算処理制
    御部へ出力するための第2の比較出力制御部とを有する
    ことを特徴とする通信処理制御手段。
  3. 【請求項3】 請求項1又は請求項2に記載の通信処理
    制御手段を備えたことを特徴とする情報処理装置。
  4. 【請求項4】 請求項3に記載の情報処理装置をサーバ
    装置として有し、他に複数のクライアント装置を備え、
    前記サーバ装置と前記クライアント装置とがネットワー
    クを介して接続されてなるクライアント/サーバシステ
    ム。
  5. 【請求項5】 複数のCPUとメモリ部、ネットワーク
    との制御を実施する通信処理制御部とから構成される情
    報処理システムにおいて、 回路制御部及びデータ転送制御部とから構成される通信
    処理部が2重化された通信処理制御部を有し、更に、 通信処理部への入力データに対してCRCを生成するC
    RC生成部と、 通信処理部からの出力データに対してCRCのエラーを
    チェックして、エラーが、検出された場合は、エラー制
    御回路にCRCエラーの報告を行うCRCエラー検出報
    告部と、 2重化された通信制御部からの出力データを、比較して
    比較エラーのない場合や、エラー制御回路からのエラー
    制御指示が指示されていない場合には、2重化された通
    信制御部からの出力を各々論理ORして出力する比較出
    力制御部とを備え、 CRCエラー検出報告部からのエラー制御回路へのエラ
    ー報告により、2重化された通信処理部のうちエラーの
    検出された通信処理部からのデータ出力を無効にするこ
    とにより、正常な通信処理部からの出力データのみを用
    いて、比較出力制御部の出力とするよう制御することを
    特徴とする情報処理装置。
JP05553598A 1998-03-06 1998-03-06 通信処理制御手段及びそれを備えた情報処理装置 Expired - Lifetime JP3211878B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05553598A JP3211878B2 (ja) 1998-03-06 1998-03-06 通信処理制御手段及びそれを備えた情報処理装置
US09/262,337 US6357033B1 (en) 1998-03-06 1999-03-04 Communication processing control apparatus and information processing system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05553598A JP3211878B2 (ja) 1998-03-06 1998-03-06 通信処理制御手段及びそれを備えた情報処理装置

Publications (2)

Publication Number Publication Date
JPH11261663A JPH11261663A (ja) 1999-09-24
JP3211878B2 true JP3211878B2 (ja) 2001-09-25

Family

ID=13001433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05553598A Expired - Lifetime JP3211878B2 (ja) 1998-03-06 1998-03-06 通信処理制御手段及びそれを備えた情報処理装置

Country Status (2)

Country Link
US (1) US6357033B1 (ja)
JP (1) JP3211878B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101810888B1 (ko) 2017-08-23 2017-12-20 (주)풍림파마텍 슬립방지 체결구조를 갖는 주사기 캡

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003076809A (ja) * 2001-08-31 2003-03-14 Japan Racing Association 電話回線投票会員向投票内容照会システム
US7228482B2 (en) * 2003-03-06 2007-06-05 Canon Kabushiki Kaisha Communication system, communication control method, and program for implementing the method
KR100609082B1 (ko) 2004-07-16 2006-08-08 주식회사 세미라인 미션 크리티컬한 생산설비 관리장치
JP2006048122A (ja) 2004-07-30 2006-02-16 Ntt Docomo Inc 通信システム
US8549389B2 (en) * 2011-05-24 2013-10-01 Honeywell International Inc. Systems and methods for 1553 bus operation self checking
US10514990B2 (en) * 2017-11-27 2019-12-24 Intel Corporation Mission-critical computing architecture
US10946866B2 (en) 2018-03-31 2021-03-16 Intel Corporation Core tightly coupled lockstep for high functional safety
JP6841261B2 (ja) * 2018-04-19 2021-03-10 横河電機株式会社 伝送器
US11120642B2 (en) 2018-06-27 2021-09-14 Intel Corporation Functional safety critical audio system for autonomous and industrial applications
US11520297B2 (en) 2019-03-29 2022-12-06 Intel Corporation Enhancing diagnostic capabilities of computing systems by combining variable patrolling API and comparison mechanism of variables

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543651A (en) * 1983-09-12 1985-09-24 At&T Bell Laboratories Duplicated time division switching system
US4791590A (en) * 1985-11-19 1988-12-13 Cornell Research Foundation, Inc. High performance signal processor
US4937741A (en) * 1988-04-28 1990-06-26 The Charles Stark Draper Laboratory, Inc. Synchronization of fault-tolerant parallel processing systems
JPH0470231A (ja) 1990-07-11 1992-03-05 Toshiba Corp ネットワークの二重化システム
JPH04301946A (ja) 1991-03-28 1992-10-26 Mitsubishi Electric Corp 自己診断型ネットワーク管理装置
DE69230234T2 (de) * 1991-04-18 2000-04-20 Canon K.K. Gerätüberwachungseinheit
JPH04365238A (ja) 1991-06-13 1992-12-17 Nec Corp 通信処理二重化装置および方法
JPH0563683A (ja) 1991-08-31 1993-03-12 Nec Corp デイジタル伝送用冗長系切替え装置
JPH05308399A (ja) 1991-11-28 1993-11-19 Fujitsu Ltd 二重化通信制御装置
JPH05176017A (ja) 1991-12-25 1993-07-13 Nec Corp デジタル伝送システムにおける冗長系切り換え方式
US5838894A (en) * 1992-12-17 1998-11-17 Tandem Computers Incorporated Logical, fail-functional, dual central processor units formed from three processor units
JPH0730616A (ja) 1993-07-08 1995-01-31 Hitachi Ltd 通信制御装置
CA2117506C (en) * 1993-08-19 2000-10-10 Minoru Oda Return address adding mechanism for use in parallel processing system
JPH07240770A (ja) 1994-02-28 1995-09-12 Fujitsu Ltd 回線切り換え制御装置
JPH07288564A (ja) 1994-04-20 1995-10-31 Yokogawa Electric Corp 二重化通信制御装置
JPH08235092A (ja) * 1995-02-22 1996-09-13 Kofu Nippon Denki Kk データ転送制御装置
JP3412384B2 (ja) * 1996-03-13 2003-06-03 株式会社日立製作所 制御モデル構築支援装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101810888B1 (ko) 2017-08-23 2017-12-20 (주)풍림파마텍 슬립방지 체결구조를 갖는 주사기 캡

Also Published As

Publication number Publication date
US6357033B1 (en) 2002-03-12
JPH11261663A (ja) 1999-09-24

Similar Documents

Publication Publication Date Title
US6266785B1 (en) File system filter driver apparatus and method
AU2002231167B2 (en) Method of "split-brain" prevention in computer cluster systems
US6526521B1 (en) Methods and apparatus for providing data storage access
US5838900A (en) Digital data processing methods and apparatus for fault detection and fault tolerance
JP4330547B2 (ja) 情報処理システムの制御方法、情報処理システム、情報処理システムの制御プログラム、冗長構成制御装置
JP3211878B2 (ja) 通信処理制御手段及びそれを備えた情報処理装置
JPH0746322B2 (ja) 障害装置特定システム
JP3447347B2 (ja) 障害検出方法
JP3248485B2 (ja) クラスタシステム、クラスタシステムにおける監視方式およびその方法
JP2004110801A (ja) 再初期化したチャネル間接続の妥当性を検査するための技法
JP3132744B2 (ja) 二重化cpu保守交換時の動作一致検証方式
US7526544B2 (en) Message tracking method, apparatus, and system
Emmerson et al. Fault tolerance achieved in VLSI
JP2002132535A (ja) 分散型計算機システムにおける計算機診断方式
JPH0934852A (ja) クラスタシステム
KR100241557B1 (ko) 이중화 네트워크의 데이터 송수신 처리 방법
JPS62115555A (ja) 計算機システムの補助記憶装置2重化管理方法
Sakai Integration of PRIMECLUSTER and Mission- Critical IA Server PRIMEQUEST
KR100257162B1 (ko) 이중화 시스템에서 상대 시스템의 감시방법 및 장치
JP3015537B2 (ja) 電子計算機の二重化方式
JP2946541B2 (ja) 二重化制御システム
Anderson Providing fault tolerance in distributed system
US20060028978A1 (en) Method and apparatus for continuous operation of a point-of-sale system during a single point-of-failure
JPH0721106A (ja) ネットワーク管理方法
JPH03160529A (ja) 二重化計算機システム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9