JP3271211B2 - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JP3271211B2 JP3271211B2 JP15285193A JP15285193A JP3271211B2 JP 3271211 B2 JP3271211 B2 JP 3271211B2 JP 15285193 A JP15285193 A JP 15285193A JP 15285193 A JP15285193 A JP 15285193A JP 3271211 B2 JP3271211 B2 JP 3271211B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- input
- output
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、大振幅や高周波などの
信号を処理するスイッチ回路に関するものである。
信号を処理するスイッチ回路に関するものである。
【０００２】
【従来の技術】図６は、従来のスイッチ回路の構成例を
示す回路図である。図６において、ＶCCは電源電圧、Ｑ
1 〜Ｑ7 はｎｐｎ型トランジスタ、Ｉ1 〜Ｉ3 は定電流
源をそれぞれ示している。
示す回路図である。図６において、ＶCCは電源電圧、Ｑ
1 〜Ｑ7 はｎｐｎ型トランジスタ、Ｉ1 〜Ｉ3 は定電流
源をそれぞれ示している。
【０００３】このスイッチ回路では、トランジスタＱ1
およびＱ2 のエミッタ同士が接続されて第１のトランジ
スタ差動対が構成されるとともに、トランジスタＱ3 お
よびＱ4 のエミッタ同士が接続されて第２のトランジス
タ差動対が構成され、第１のトランジスタ差動対のエミ
ッタ同士の接続中点がトランジスタＱ5 のコレクタに接
続され、第２のトランジスタ差動対のエミッタ同士の接
続中点がトランジスタＱ6 のコレクタに接続され、か
つ、トランジスタＱ5 およびＱ6 のエミッタ同士が接続
され、それらの接続中点が定電流源Ｉ1 に接続されてい
る。トランジスタＱ1 およびＱ3 のコレクタは電源電圧
ＶCCに接続され、トランジスタＱ2 およびＱ4 のコレク
タは定電流源Ｉ2 およびトランジスタＱ7 のベースに接
続されている。トランジスタＱ7 のコレクタは電源電圧
ＶCCに接続され、エミッタはトランジスタＱ2 ，Ｑ4 の
ベースおよび出力信号ＶOUT の出力端に接続され、これ
らの接続中点は定電流源Ｉ3 に接続されている。
およびＱ2 のエミッタ同士が接続されて第１のトランジ
スタ差動対が構成されるとともに、トランジスタＱ3 お
よびＱ4 のエミッタ同士が接続されて第２のトランジス
タ差動対が構成され、第１のトランジスタ差動対のエミ
ッタ同士の接続中点がトランジスタＱ5 のコレクタに接
続され、第２のトランジスタ差動対のエミッタ同士の接
続中点がトランジスタＱ6 のコレクタに接続され、か
つ、トランジスタＱ5 およびＱ6 のエミッタ同士が接続
され、それらの接続中点が定電流源Ｉ1 に接続されてい
る。トランジスタＱ1 およびＱ3 のコレクタは電源電圧
ＶCCに接続され、トランジスタＱ2 およびＱ4 のコレク
タは定電流源Ｉ2 およびトランジスタＱ7 のベースに接
続されている。トランジスタＱ7 のコレクタは電源電圧
ＶCCに接続され、エミッタはトランジスタＱ2 ，Ｑ4 の
ベースおよび出力信号ＶOUT の出力端に接続され、これ
らの接続中点は定電流源Ｉ3 に接続されている。
【０００４】第１のトランジスタ差動対のトランジスタ
Ｑ1 のベースが信号ＩＮ１の入力ラインに接続され、第
２のトランジスタ差動対のトランジスタＱ3 のベースが
信号ＩＮ２の入力ラインに接続されるとともに、トラン
ジスタＱ5 およびＱ6 のベースがコントロール信号ＣＴ
Ｌの入力ラインに接続されている。
Ｑ1 のベースが信号ＩＮ１の入力ラインに接続され、第
２のトランジスタ差動対のトランジスタＱ3 のベースが
信号ＩＮ２の入力ラインに接続されるとともに、トラン
ジスタＱ5 およびＱ6 のベースがコントロール信号ＣＴ
Ｌの入力ラインに接続されている。
【０００５】このような構成を有するスイッチ回路は、
コントロール信号ＣＴＬを、たとえば相補的なレベルで
トランジスタＱ5 およびＱ6 のベースに入力させること
により、第１のトランジスタ差動対および第２のトラン
ジスタ差動対のうちのいずれか一方を作動させて、出力
端から出力信号ＶOUT から信号ＩＮ１およびＩＮ２のい
ずれかを選択的に出力させるように構成されている。
コントロール信号ＣＴＬを、たとえば相補的なレベルで
トランジスタＱ5 およびＱ6 のベースに入力させること
により、第１のトランジスタ差動対および第２のトラン
ジスタ差動対のうちのいずれか一方を作動させて、出力
端から出力信号ＶOUT から信号ＩＮ１およびＩＮ２のい
ずれかを選択的に出力させるように構成されている。
【０００６】しかし、このスイッチ回路においては、ト
ランジスタ差動対が非選択の場合、たとえばトランジス
タＱ1 ，Ｑ2 がオフ状態にあるときに、図６に示すよう
に、トランジスタＱ1 およびＱ2 のベース・エミッタ間
容量Ｃ1 およびＣ2 を通して出力ＶOUT にクロストーク
として現れてしまうという問題がある。
ランジスタ差動対が非選択の場合、たとえばトランジス
タＱ1 ，Ｑ2 がオフ状態にあるときに、図６に示すよう
に、トランジスタＱ1 およびＱ2 のベース・エミッタ間
容量Ｃ1 およびＣ2 を通して出力ＶOUT にクロストーク
として現れてしまうという問題がある。
【０００７】そこで、この問題を解消するため、図７に
示すように、第１および第２のトランジスタ差動対のエ
ミッタ同士の接続中点と電源電圧ＶCCとの間に、大きな
抵抗値の抵抗素子Ｒ1 ，Ｒ2 を接続して、非選択側のト
ランジスタ差動対のエミッタの電位をつり上げるように
構成した回路が提案されている。
示すように、第１および第２のトランジスタ差動対のエ
ミッタ同士の接続中点と電源電圧ＶCCとの間に、大きな
抵抗値の抵抗素子Ｒ1 ，Ｒ2 を接続して、非選択側のト
ランジスタ差動対のエミッタの電位をつり上げるように
構成した回路が提案されている。
【０００８】このスイッチ回路では、非選択側のトラン
ジスタ差動対のエミッタの電位がつり上げられること
で、トランジスタのベース・エミッタ間に逆バイアスが
かかり、図８に示すように、ベース・エミッタ間容量Ｃ
1 ，Ｃ2 は小さくなる。その結果、ベース・エミッタ間
容量Ｃ1 およびＣ2 を通しての出力ＶOUT へのクロスト
ークが低減される。
ジスタ差動対のエミッタの電位がつり上げられること
で、トランジスタのベース・エミッタ間に逆バイアスが
かかり、図８に示すように、ベース・エミッタ間容量Ｃ
1 ，Ｃ2 は小さくなる。その結果、ベース・エミッタ間
容量Ｃ1 およびＣ2 を通しての出力ＶOUT へのクロスト
ークが低減される。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た回路では、大振幅の信号を扱う場合や、電源電圧の差
が大きい、たとえば±５Ｖのときなどの場合には、非選
択側のトランジスタ差動対のエミッタ・ベース間に定格
以上の逆バイアスが加わることがあるため、不向きであ
る。
た回路では、大振幅の信号を扱う場合や、電源電圧の差
が大きい、たとえば±５Ｖのときなどの場合には、非選
択側のトランジスタ差動対のエミッタ・ベース間に定格
以上の逆バイアスが加わることがあるため、不向きであ
る。
【００１０】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、大振幅の信号を扱う場合や、電
源電圧の差が大きい回路などにも適用でき、しかもクロ
ストークを確実に低減できるスイッチ回路を提供するこ
とにある。
のであり、その目的は、大振幅の信号を扱う場合や、電
源電圧の差が大きい回路などにも適用でき、しかもクロ
ストークを確実に低減できるスイッチ回路を提供するこ
とにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、複数の入力回路と、選択回路と、制御
回路とを有し、上記複数の入力回路の各々は、信号入力
端子と、第１の出力端子と、エミッタが上記第１の出力
端子に接続された出力トランジスタと、エミッタ同士が
接続された２つのトランジスタを有し、一方のトランジ
スタのベースが上記信号入力端子に接続され、他方のト
ランジスタのベースが上記第１の出力端子に接続され、
当該他方のトランジスタのコレクタが上記出力トランジ
スタのベースに接続された第１のトランジスタ差動対
と、エミッタ同士が接続された２つのトランジスタを有
し、一方のトランジスタのベースが上記第１の出力端子
に接続され、他方のトランジスタのベースが基準電位に
接続され、当該他方のトランジスタのコレクタが上記出
力トランジスタのベースに接続された第２のトランジス
タ差動対と、制御信号が上記信号入力端子に入力される
信号を選択することを示す場合には上記第１のトランジ
スタ差動対のみを駆動し、当該制御信号が上記信号入力
端子に入力される信号を選択しないことを示す場合には
上記第２のトランジスタ差動対のみを駆動するスイッチ
ング部と、を含み、上記選択回路は、上記複数の入力回
路の第１の出力端子に接続された複数の入力端子と、第
２の出力端子と、エミッタが上記第２の出力端子に接続
された出力トランジスタと、エミッタ同士が接続された
２つのトランジスタを有し、一方のトランジスタのベー
スが上記対応する入力端子に接続され、他方のトランジ
スタのベースが上記第２の出力端子に接続され、当該他
方のトランジスタのコレクタが上記出力トランジスタの
ベースに接続された複数のトランジスタ差動対と、を含
み、上記制御信号を受けて、当該制御信号により選択さ
れて該当する入力回路から出力された信号が入力端子を
介して供給されるトランジスタ差動対のみを駆動し、上
記制御回路は、複数の入力信号から所定の信号を選択す
るための上記制御信号を上記複数の入力回路および選択
回路に出力する。
め、本発明では、複数の入力回路と、選択回路と、制御
回路とを有し、上記複数の入力回路の各々は、信号入力
端子と、第１の出力端子と、エミッタが上記第１の出力
端子に接続された出力トランジスタと、エミッタ同士が
接続された２つのトランジスタを有し、一方のトランジ
スタのベースが上記信号入力端子に接続され、他方のト
ランジスタのベースが上記第１の出力端子に接続され、
当該他方のトランジスタのコレクタが上記出力トランジ
スタのベースに接続された第１のトランジスタ差動対
と、エミッタ同士が接続された２つのトランジスタを有
し、一方のトランジスタのベースが上記第１の出力端子
に接続され、他方のトランジスタのベースが基準電位に
接続され、当該他方のトランジスタのコレクタが上記出
力トランジスタのベースに接続された第２のトランジス
タ差動対と、制御信号が上記信号入力端子に入力される
信号を選択することを示す場合には上記第１のトランジ
スタ差動対のみを駆動し、当該制御信号が上記信号入力
端子に入力される信号を選択しないことを示す場合には
上記第２のトランジスタ差動対のみを駆動するスイッチ
ング部と、を含み、上記選択回路は、上記複数の入力回
路の第１の出力端子に接続された複数の入力端子と、第
２の出力端子と、エミッタが上記第２の出力端子に接続
された出力トランジスタと、エミッタ同士が接続された
２つのトランジスタを有し、一方のトランジスタのベー
スが上記対応する入力端子に接続され、他方のトランジ
スタのベースが上記第２の出力端子に接続され、当該他
方のトランジスタのコレクタが上記出力トランジスタの
ベースに接続された複数のトランジスタ差動対と、を含
み、上記制御信号を受けて、当該制御信号により選択さ
れて該当する入力回路から出力された信号が入力端子を
介して供給されるトランジスタ差動対のみを駆動し、上
記制御回路は、複数の入力信号から所定の信号を選択す
るための上記制御信号を上記複数の入力回路および選択
回路に出力する。
【００１２】また、本発明では、上記選択回路は、エミ
ッタ同士が接続された２つのトランジスタを有し、一方
のトランジスタのベースが上記第２の出力端子に接続さ
れ、他方のトランジスタのベースが上記基準電位に接続
され、当該他方のトランジスタのコレクタが上記出力ト
ランジスタのベースに接続された非選択用トランジスタ
差動対をさらに有し、上記制御信号がいずれの入力信号
も選択しないことを示す場合には、上記非選択用トラン
ジスタ差動対のみを駆動する。
ッタ同士が接続された２つのトランジスタを有し、一方
のトランジスタのベースが上記第２の出力端子に接続さ
れ、他方のトランジスタのベースが上記基準電位に接続
され、当該他方のトランジスタのコレクタが上記出力ト
ランジスタのベースに接続された非選択用トランジスタ
差動対をさらに有し、上記制御信号がいずれの入力信号
も選択しないことを示す場合には、上記非選択用トラン
ジスタ差動対のみを駆動する。
【００１３】
【作用】本発明によれば、制御回路により所望の信号を
選択するための制御信号が生成され、各入力回路および
選択回路に出力される。選択すべき入力信号が入力され
る入力回路では、その出力が信号入力ラインに接続さ
れ、非選択の信号が入力される入力回路では、その出力
が定電圧源に接続され、所定の電位に保持される。選択
回路では、複数の入力回路の出力から制御信号の指示に
従い、たとえば選択信号が入力された入力回路の出力が
選択され、出力信号として出力される。
選択するための制御信号が生成され、各入力回路および
選択回路に出力される。選択すべき入力信号が入力され
る入力回路では、その出力が信号入力ラインに接続さ
れ、非選択の信号が入力される入力回路では、その出力
が定電圧源に接続され、所定の電位に保持される。選択
回路では、複数の入力回路の出力から制御信号の指示に
従い、たとえば選択信号が入力された入力回路の出力が
選択され、出力信号として出力される。
【００１４】また、本発明によれば、非選択の場合に
は、出力段となる選択回路の出力が所定の電位、たとえ
ば０Ｖに保持される。
は、出力段となる選択回路の出力が所定の電位、たとえ
ば０Ｖに保持される。
【００１５】
【実施例】図１および図２は、本発明に係るスイッチ回
路の一実施例を示すブロック構成図で、図２は図１の回
路の機能を模式的に示している。図１において、１１〜
１３は入力回路、２０は選択回路、３０は制御回路、Ｉ
Ｎ１〜ＩＮ３は入力信号、ＳＥＬ１，ＳＥＬ２は選択信
号、ＣＴＲＬはコントロール信号、ＶOUT は出力信号を
それぞれ示している。
路の一実施例を示すブロック構成図で、図２は図１の回
路の機能を模式的に示している。図１において、１１〜
１３は入力回路、２０は選択回路、３０は制御回路、Ｉ
Ｎ１〜ＩＮ３は入力信号、ＳＥＬ１，ＳＥＬ２は選択信
号、ＣＴＲＬはコントロール信号、ＶOUT は出力信号を
それぞれ示している。
【００１６】入力回路１１〜１３は、それぞれ異なる信
号ＩＮ１〜ＩＮ３が入力され、図２に示すように、制御
回路３０によるコントロール信号ＣＴＲＬの入力に応じ
てその出力端の接続を信号入力ラインおよび定電圧源Ｖ
B 間で切り替えるスイッチング部ＳＷ11，ＳＷ12，ＳＷ
13を有する。
号ＩＮ１〜ＩＮ３が入力され、図２に示すように、制御
回路３０によるコントロール信号ＣＴＲＬの入力に応じ
てその出力端の接続を信号入力ラインおよび定電圧源Ｖ
B 間で切り替えるスイッチング部ＳＷ11，ＳＷ12，ＳＷ
13を有する。
【００１７】選択回路２０は、入力回路１１〜１３の出
力がそれぞれ入力され、図２に示すように、制御回路３
０によるコントロール信号ＣＴＲＬの入力に応じて、入
力回路１１〜１３の出力のうちの一の出力を選択するス
イッチング部ＳＷ21を有し、選択された入力回路による
入力信号ＩＮ１〜ＩＮ３のうちの一の入力信号を出力信
号ＶOUT として出力する。
力がそれぞれ入力され、図２に示すように、制御回路３
０によるコントロール信号ＣＴＲＬの入力に応じて、入
力回路１１〜１３の出力のうちの一の出力を選択するス
イッチング部ＳＷ21を有し、選択された入力回路による
入力信号ＩＮ１〜ＩＮ３のうちの一の入力信号を出力信
号ＶOUT として出力する。
【００１８】制御回路３０は、選択信号ＳＥＬ１および
ＳＥＬ２の入力レベルに応じて、３つの入力信号ＩＮ
１，ＩＮ２，ＩＮ３のうちから一の信号を選択するため
のコントロール信号ＣＴＲＬを生成し、選択回路２０お
よび入力回路１１〜１３に出力する。
ＳＥＬ２の入力レベルに応じて、３つの入力信号ＩＮ
１，ＩＮ２，ＩＮ３のうちから一の信号を選択するため
のコントロール信号ＣＴＲＬを生成し、選択回路２０お
よび入力回路１１〜１３に出力する。
【００１９】たとえば、選択信号ＳＥＬＩおよびＳＥＬ
２の両信号がハイレベル「Ｈ」の場合には、入力信号Ｉ
Ｎ１を選択するためのコントロール信号ＣＴＲＬ１を生
成して選択回路２０および入力回路１１に出力する。選
択信号ＳＥＬ１がハイレベル「Ｈ」で、選択信号ＳＥＬ
２がローレベル「Ｌ」の場合には、入力信号ＩＮ２を選
択するためのコントロール信号ＣＴＲＬ２を生成して選
択回路２０および入力回路１２に出力する。選択信号Ｓ
ＥＬ１がローレベル「Ｌ」で、選択信号ＳＥＬ２がハイ
レベル「Ｈ」の場合には、入力信号ＩＮ３を選択するた
めのコントロール信号ＣＴＲＬ３を生成して選択回路２
０および入力回路１３に出力する。選択信号ＳＥＬ１お
よびＳＥＬ２の両信号がローレベル「Ｌ」の場合には、
いずれの入力信号をも選択しないためのコントロール信
号ＣＴＲＬ４を生成して選択回路２０に出力する。
２の両信号がハイレベル「Ｈ」の場合には、入力信号Ｉ
Ｎ１を選択するためのコントロール信号ＣＴＲＬ１を生
成して選択回路２０および入力回路１１に出力する。選
択信号ＳＥＬ１がハイレベル「Ｈ」で、選択信号ＳＥＬ
２がローレベル「Ｌ」の場合には、入力信号ＩＮ２を選
択するためのコントロール信号ＣＴＲＬ２を生成して選
択回路２０および入力回路１２に出力する。選択信号Ｓ
ＥＬ１がローレベル「Ｌ」で、選択信号ＳＥＬ２がハイ
レベル「Ｈ」の場合には、入力信号ＩＮ３を選択するた
めのコントロール信号ＣＴＲＬ３を生成して選択回路２
０および入力回路１３に出力する。選択信号ＳＥＬ１お
よびＳＥＬ２の両信号がローレベル「Ｌ」の場合には、
いずれの入力信号をも選択しないためのコントロール信
号ＣＴＲＬ４を生成して選択回路２０に出力する。
【００２０】選択回路２０および入力回路１１〜１３に
入力されるコントロール信号ＣＴＲＬは、選択回路２０
のスイッチング部ＳＷ21と入力回路１１〜１３にあるス
イッチング部ＳＷ11〜ＳＷ13とを連動させ、選択された
信号が入力される入力回路においては選択回路２０の入
力と接続されている出力が信号入力ラインと接続され、
選択されない信号が入力される入力回路においては、そ
の出力は定電圧源ＶBに接続されて所定の電位に保持さ
れる。
入力されるコントロール信号ＣＴＲＬは、選択回路２０
のスイッチング部ＳＷ21と入力回路１１〜１３にあるス
イッチング部ＳＷ11〜ＳＷ13とを連動させ、選択された
信号が入力される入力回路においては選択回路２０の入
力と接続されている出力が信号入力ラインと接続され、
選択されない信号が入力される入力回路においては、そ
の出力は定電圧源ＶBに接続されて所定の電位に保持さ
れる。
【００２１】次に、入力回路１１（１２，１３）、選択
回路２０および制御回路３０の具体的な構成例につい
て、図３〜図５を用いて説明する。
回路２０および制御回路３０の具体的な構成例につい
て、図３〜図５を用いて説明する。
【００２２】図３は、入力回路１１の一構成例を示す回
路図である。図３の入力回路は、ｎｐｎ型トランジスタ
Ｑ101 〜Ｑ110 、ｐｎｐ型トランジスタＰ101 〜
Ｐ104 、抵抗素子Ｒ101 〜Ｒ110 およびキャパシタＣ
101 〜Ｃ103により構成されている。また、図３におい
て、ＶCCは＋５Ｖの電源電圧、ＶEEは−５Ｖの電源電
圧、ＴINは信号ＩＮ１の入力用端子、ＴOUT は出力端
子、ＴCTRLはコントロール信号ＣＴＲＬの入力端子、Ｔ
BIASはバイアス信号ＢＩＡＳの入力端子をそれぞれ示し
ている。この回路における各素子は、以下のように接続
されている。
路図である。図３の入力回路は、ｎｐｎ型トランジスタ
Ｑ101 〜Ｑ110 、ｐｎｐ型トランジスタＰ101 〜
Ｐ104 、抵抗素子Ｒ101 〜Ｒ110 およびキャパシタＣ
101 〜Ｃ103により構成されている。また、図３におい
て、ＶCCは＋５Ｖの電源電圧、ＶEEは−５Ｖの電源電
圧、ＴINは信号ＩＮ１の入力用端子、ＴOUT は出力端
子、ＴCTRLはコントロール信号ＣＴＲＬの入力端子、Ｔ
BIASはバイアス信号ＢＩＡＳの入力端子をそれぞれ示し
ている。この回路における各素子は、以下のように接続
されている。
【００２３】すなわち、トランジスタＱ101 およびＱ
102 のエミッタ同士、並びにトランジスタＱ103 および
Ｑ104 のエミッタ同士が接続されてトランジスタ差動対
が構成されている。トランジスタＱ101 のベースは入力
端子ＴINに接続され、コレクタは電源電圧ＶCCに接続さ
れ、ベースおよび入力端子ＴINの接続中点と接地ＧＮＤ
との間にはバイアス抵抗としての抵抗素子Ｒ101 が接続
されている。トランジスタＱ102 のベースはトランジス
タＱ103 のベース、トランジスタＱ107 のエミッタ、ト
ランジスタＱ108 のコレクタおよび出力端子ＴOUT に接
続され、コレクタはトランジスタＱ107 のベースに接続
されている。トランジスタＱ101 およびＱ102 のエミッ
タ同士の接続中点はトランジスタＱ105 のコレクタに接
続されている。トランジスタＱ105 のベースは端子Ｔ
CTRLに接続され、エミッタはトランジスタＱ106 のエミ
ッタに接続され、このエミッタ同士の接続中点は抵抗素
子Ｒ106 を介して電源電圧ＶEEに接続されている。
102 のエミッタ同士、並びにトランジスタＱ103 および
Ｑ104 のエミッタ同士が接続されてトランジスタ差動対
が構成されている。トランジスタＱ101 のベースは入力
端子ＴINに接続され、コレクタは電源電圧ＶCCに接続さ
れ、ベースおよび入力端子ＴINの接続中点と接地ＧＮＤ
との間にはバイアス抵抗としての抵抗素子Ｒ101 が接続
されている。トランジスタＱ102 のベースはトランジス
タＱ103 のベース、トランジスタＱ107 のエミッタ、ト
ランジスタＱ108 のコレクタおよび出力端子ＴOUT に接
続され、コレクタはトランジスタＱ107 のベースに接続
されている。トランジスタＱ101 およびＱ102 のエミッ
タ同士の接続中点はトランジスタＱ105 のコレクタに接
続されている。トランジスタＱ105 のベースは端子Ｔ
CTRLに接続され、エミッタはトランジスタＱ106 のエミ
ッタに接続され、このエミッタ同士の接続中点は抵抗素
子Ｒ106 を介して電源電圧ＶEEに接続されている。
【００２４】トランジスタＱ103 のコレクタはトランジ
スタＱ107 のベースおよびトランジスタＰ101 のコレク
タに接続され、トランジスタＱ103 のコレクタおよびト
ランジスタＱ107 のベースの接続中点と電源電圧ＶEEと
の間には、キャパシタＣ102，Ｃ103 が並列に接続され
ている。トランジスタＱ104 のベースは接地ＧＮＤに接
続され、コレクタは電源電圧ＶCCに接続されている。そ
して、トランジスタＱ103 およびＱ104 のエミッタ同士
の接続中点はトランジスタＱ106 のコレクタに接続され
ている。トランジスタＱ106 のベースはトランジスタＱ
110 のコレクタに接続されるとともに、抵抗素子Ｒ108
を介してトランジスタＱ108 およびＱ109 のベース同士
の接続中点に接続されている。
スタＱ107 のベースおよびトランジスタＰ101 のコレク
タに接続され、トランジスタＱ103 のコレクタおよびト
ランジスタＱ107 のベースの接続中点と電源電圧ＶEEと
の間には、キャパシタＣ102，Ｃ103 が並列に接続され
ている。トランジスタＱ104 のベースは接地ＧＮＤに接
続され、コレクタは電源電圧ＶCCに接続されている。そ
して、トランジスタＱ103 およびＱ104 のエミッタ同士
の接続中点はトランジスタＱ106 のコレクタに接続され
ている。トランジスタＱ106 のベースはトランジスタＱ
110 のコレクタに接続されるとともに、抵抗素子Ｒ108
を介してトランジスタＱ108 およびＱ109 のベース同士
の接続中点に接続されている。
【００２５】トランジスタＱ107 のコレクタは電源電圧
ＶCCに接続され、トランジスタＱ108 のエミッタは抵抗
素子Ｒ107 を介して電源電圧ＶEEに接続されている。ト
ランジスタＱ108 のベースは上述したように抵抗素子Ｒ
108 を介してトランジスタＱ106 のベースに接続される
とともに、トランジスタＱ109 のベースに接続され、ト
ランジスタＱ109 のベースは端子ＴBIASに接続されてい
る。トランジスタＱ109 のエミッタは抵抗素子Ｒ105 を
介して電源電圧ＶEEに接続され、コレクタはトランジス
タＰ103 のコレクタおよびトランジスタＰ104 のベース
に接続されている。トランジスタＱ110 のベースは抵抗
素子Ｒ109 を介して端子ＴCTRLに接続されているととも
に、抵抗素子Ｒ110 を介して電源電圧ＶEEに接続さてい
る。
ＶCCに接続され、トランジスタＱ108 のエミッタは抵抗
素子Ｒ107 を介して電源電圧ＶEEに接続されている。ト
ランジスタＱ108 のベースは上述したように抵抗素子Ｒ
108 を介してトランジスタＱ106 のベースに接続される
とともに、トランジスタＱ109 のベースに接続され、ト
ランジスタＱ109 のベースは端子ＴBIASに接続されてい
る。トランジスタＱ109 のエミッタは抵抗素子Ｒ105 を
介して電源電圧ＶEEに接続され、コレクタはトランジス
タＰ103 のコレクタおよびトランジスタＰ104 のベース
に接続されている。トランジスタＱ110 のベースは抵抗
素子Ｒ109 を介して端子ＴCTRLに接続されているととも
に、抵抗素子Ｒ110 を介して電源電圧ＶEEに接続さてい
る。
【００２６】トランジスタＰ101 のベースはトランジス
タＰ102 のベースに接続され、エミッタは抵抗素子Ｒ
102 を介して電源電圧ＶCCに接続されている。トランジ
スタＰ102 のベースはトランジスタＰ103 のベースに接
続され、コレクタはそのベースおよびトランジスタＰ
104 のエミッタに接続され、エミッタは抵抗素子Ｒ103
を介して電源電圧ＶCCに接続されている。トランジスタ
Ｐ103 のエミッタは抵抗素子Ｒ104 を介して電源電圧Ｖ
CCに接続されている。また、トランジスタＰ104 のベー
スはキャパシタＣ101 を介して電源電圧ＶCCに接続さ
れ、コレクタは電源電圧ＶEEに接続されている。
タＰ102 のベースに接続され、エミッタは抵抗素子Ｒ
102 を介して電源電圧ＶCCに接続されている。トランジ
スタＰ102 のベースはトランジスタＰ103 のベースに接
続され、コレクタはそのベースおよびトランジスタＰ
104 のエミッタに接続され、エミッタは抵抗素子Ｒ103
を介して電源電圧ＶCCに接続されている。トランジスタ
Ｐ103 のエミッタは抵抗素子Ｒ104 を介して電源電圧Ｖ
CCに接続されている。また、トランジスタＰ104 のベー
スはキャパシタＣ101 を介して電源電圧ＶCCに接続さ
れ、コレクタは電源電圧ＶEEに接続されている。
【００２７】図３の入力回路においては、トランジスタ
Ｑ110 および抵抗素子Ｒ109 ，Ｒ 110 によりスイッチン
グ部ＳＷ11の要部が構成され、トランジスタＱ101 およ
びＱ102 のトランジスタ差動対により入力段が構成さ
れ、トランジスタＰ101 〜Ｐ104 、トランジスタＱ
108 ，Ｑ109 および抵抗素子Ｒ102 〜Ｒ105 ，Ｒ107 に
より定電流源が構成され、トランジスタＱ107 により出
力段が構成されている。この回路おいて、端子ＴCTRLに
入力される制御回路３０によるコントロール信号ＣＴＲ
Ｌ１はハイレベルのときは、たとえば−３．８６Ｖで入
力され、ローレベルのきには−５Ｖで入力される。ま
た、端子ＴBIASに入力されるバイアス信号ＢＩＡＳは回
路動作時は常時−３．８６Ｖのハイレベルで入力され
る。さらに、スイッチング部ＳＷ11を構成する抵抗素子
Ｒ109 およびＲ110 の抵抗値は、たとえば８ｋΩおよび
５０ｋΩに設定される。
Ｑ110 および抵抗素子Ｒ109 ，Ｒ 110 によりスイッチン
グ部ＳＷ11の要部が構成され、トランジスタＱ101 およ
びＱ102 のトランジスタ差動対により入力段が構成さ
れ、トランジスタＰ101 〜Ｐ104 、トランジスタＱ
108 ，Ｑ109 および抵抗素子Ｒ102 〜Ｒ105 ，Ｒ107 に
より定電流源が構成され、トランジスタＱ107 により出
力段が構成されている。この回路おいて、端子ＴCTRLに
入力される制御回路３０によるコントロール信号ＣＴＲ
Ｌ１はハイレベルのときは、たとえば−３．８６Ｖで入
力され、ローレベルのきには−５Ｖで入力される。ま
た、端子ＴBIASに入力されるバイアス信号ＢＩＡＳは回
路動作時は常時−３．８６Ｖのハイレベルで入力され
る。さらに、スイッチング部ＳＷ11を構成する抵抗素子
Ｒ109 およびＲ110 の抵抗値は、たとえば８ｋΩおよび
５０ｋΩに設定される。
【００２８】次に、図３の回路のコントロール信号ＣＴ
ＲＬ１がハイレベル（−３．８６Ｖ）で入力された場合
と、ローレベル（−５Ｖ）で入力された場合、すなわち
選択時および非選択時の動作について説明する。なお、
選択時、非選択時にかかわらず、端子ＴBIASにはバイア
ス信号ＢＩＡＳは回路動作時は常時−３．８６Ｖのハイ
レベルで入力されることから、トランジスタＱ109 およ
びＱ110 には、たとえば４００μＡの電流が流れる。ま
た、入力波形は、０．７ＶPP／１．０ＶPPの２通りあ
り、いずれも帯域は、２０ＭＨｚである。
ＲＬ１がハイレベル（−３．８６Ｖ）で入力された場合
と、ローレベル（−５Ｖ）で入力された場合、すなわち
選択時および非選択時の動作について説明する。なお、
選択時、非選択時にかかわらず、端子ＴBIASにはバイア
ス信号ＢＩＡＳは回路動作時は常時−３．８６Ｖのハイ
レベルで入力されることから、トランジスタＱ109 およ
びＱ110 には、たとえば４００μＡの電流が流れる。ま
た、入力波形は、０．７ＶPP／１．０ＶPPの２通りあ
り、いずれも帯域は、２０ＭＨｚである。
【００２９】選択時には、端子ＴCTRLに−３．８６Ｖの
コントロール信号ＣＴＲＬ１が入力されることから、端
子ＴCTRLに接続されるトランジスタＱ105 のベース電圧
は−３．８６Ｖとなる。一方、抵抗素子Ｒ109 を介して
端子ＴCTRLに接続されるトランジスタＱ110 のベース電
圧は、そのベース・エミッタ間電圧ＶBEを０．７５Ｖと
すると、次式で示すように−４．２５Ｖとなる。 （−５Ｖ）−（−０．７５Ｖ）＝−４．２５Ｖ したがって、抵抗素子Ｒ109 に流れる電流は、次式で示
すように、４８．７５μＡとなる。 ｛（−３．８６Ｖ）−（−４．２５Ｖ）｝／８ｋ＝４
８．７５μＡ また、抵抗素子Ｒ110 に流れる電流は、次式で示すよう
に、１５μＡとなる。 ｛（−５Ｖ）−（−４．２５Ｖ）｝／５０ｋ＝１５μＡ このため、トランジスタＱ110 のベースには３３．７５
μＡの電流が流れることから、トランジスタＱ110 はオ
ン状態となる。
コントロール信号ＣＴＲＬ１が入力されることから、端
子ＴCTRLに接続されるトランジスタＱ105 のベース電圧
は−３．８６Ｖとなる。一方、抵抗素子Ｒ109 を介して
端子ＴCTRLに接続されるトランジスタＱ110 のベース電
圧は、そのベース・エミッタ間電圧ＶBEを０．７５Ｖと
すると、次式で示すように−４．２５Ｖとなる。 （−５Ｖ）−（−０．７５Ｖ）＝−４．２５Ｖ したがって、抵抗素子Ｒ109 に流れる電流は、次式で示
すように、４８．７５μＡとなる。 ｛（−３．８６Ｖ）−（−４．２５Ｖ）｝／８ｋ＝４
８．７５μＡ また、抵抗素子Ｒ110 に流れる電流は、次式で示すよう
に、１５μＡとなる。 ｛（−５Ｖ）−（−４．２５Ｖ）｝／５０ｋ＝１５μＡ このため、トランジスタＱ110 のベースには３３．７５
μＡの電流が流れることから、トランジスタＱ110 はオ
ン状態となる。
【００３０】トランジスタＱ110 がオン状態となったこ
とに伴い、そのコレクタ電流が流れることから、トラン
ジスタＱ110 のコレクタ電圧、すなわち、トランジスタ
Ｑ106 のベース電圧が下がる。このトランジスタＱ106
のベース電圧を、そのエミッタ同士が接続されたトラン
ジスタＱ105 のベース電圧−３．８６Ｖと比較すると、
トランジスタＱ105 のベース電圧の方が高い。したがっ
て、トランジスタＱ105 がオン状態となり、トランジス
タＱ106 はオフ状態となる。これにより、入力段を構成
するトランジスタ差動対のトランジスタＱ101 およびＱ
102 がオン状態となり、入力端子ＴINから入力された信
号ＩＮ１は、出力端子ＴOUT から信号Ｓ11として選択回
路２０に出力される。
とに伴い、そのコレクタ電流が流れることから、トラン
ジスタＱ110 のコレクタ電圧、すなわち、トランジスタ
Ｑ106 のベース電圧が下がる。このトランジスタＱ106
のベース電圧を、そのエミッタ同士が接続されたトラン
ジスタＱ105 のベース電圧−３．８６Ｖと比較すると、
トランジスタＱ105 のベース電圧の方が高い。したがっ
て、トランジスタＱ105 がオン状態となり、トランジス
タＱ106 はオフ状態となる。これにより、入力段を構成
するトランジスタ差動対のトランジスタＱ101 およびＱ
102 がオン状態となり、入力端子ＴINから入力された信
号ＩＮ１は、出力端子ＴOUT から信号Ｓ11として選択回
路２０に出力される。
【００３１】非選択時には、端子ＴCTRLに−５Ｖのコン
トロール信号ＣＴＲＬ１が入力されることから、端子Ｔ
CTRLに接続されるトランジスタＱ105 のベース電圧は−
５Ｖに固定される。その結果、トランジスタＱ105 はオ
フ状態となり、Ｑ106 はオン状態となる。これにより、
入力段を構成するトランジスタ差動対のトランジスタＱ
101 およびＱ102 はオフ状態、トランジスタ差動対のト
ランジスタＱ103 およびＱ104 がオン状態となる。この
とき、トランジスタＱ104 のベースが接地ＧＮＤに接続
されていることから、トランジスタＱ103 のベース電圧
も接地レベルに固定（ミュート状態と）される。このた
め、入力端子ＴINから信号ＩＮ１が入力されても、出力
端子ＴOUT のレベルは変化しない。
トロール信号ＣＴＲＬ１が入力されることから、端子Ｔ
CTRLに接続されるトランジスタＱ105 のベース電圧は−
５Ｖに固定される。その結果、トランジスタＱ105 はオ
フ状態となり、Ｑ106 はオン状態となる。これにより、
入力段を構成するトランジスタ差動対のトランジスタＱ
101 およびＱ102 はオフ状態、トランジスタ差動対のト
ランジスタＱ103 およびＱ104 がオン状態となる。この
とき、トランジスタＱ104 のベースが接地ＧＮＤに接続
されていることから、トランジスタＱ103 のベース電圧
も接地レベルに固定（ミュート状態と）される。このた
め、入力端子ＴINから信号ＩＮ１が入力されても、出力
端子ＴOUT のレベルは変化しない。
【００３２】以上の構成および動作は、入力回路１２お
よび１３においても同様であり、その説明は省略する。
よび１３においても同様であり、その説明は省略する。
【００３３】次に、図４を用いて選択回路２０の構成例
について説明する。図４は、選択回路２０の一構成例を
示す回路図で、この選択回路は、ｎｐｎ型トランジスタ
Ｑ201 〜Ｑ215 、ｐｎｐ型トランジスタＰ201 〜
Ｐ204 、抵抗素子Ｒ201 〜Ｒ206 およびキャパシタＣ
201 〜Ｃ203 により構成されている。また、図４におい
て、ＶCCは＋５Ｖの電源電圧、ＶEEは−５Ｖの電源電
圧、ＴIN1 ，ＴIN2 ，ＴIN3 はそれぞれ入力回路１１，
１２，１３の出力信号Ｓ11（ＩＮ１），Ｓ12（ＩＮ
２），Ｓ13（ＩＮ３）の入力用端子、ＴOUT は出力端
子、ＴCTRL1 ，ＴCTRL2 ，ＴCTRL3 ，ＴCTRL4 はそれぞ
れコントロール信号ＣＴＲＬ１，ＣＴＲＬ２，ＣＴＲＬ
３，ＣＴＲＬ４の入力端子、ＴBIASはバイアス信号ＢＩ
ＡＳの入力端子をそれぞれ示している。この回路におけ
る各素子は、以下のように接続されている。
について説明する。図４は、選択回路２０の一構成例を
示す回路図で、この選択回路は、ｎｐｎ型トランジスタ
Ｑ201 〜Ｑ215 、ｐｎｐ型トランジスタＰ201 〜
Ｐ204 、抵抗素子Ｒ201 〜Ｒ206 およびキャパシタＣ
201 〜Ｃ203 により構成されている。また、図４におい
て、ＶCCは＋５Ｖの電源電圧、ＶEEは−５Ｖの電源電
圧、ＴIN1 ，ＴIN2 ，ＴIN3 はそれぞれ入力回路１１，
１２，１３の出力信号Ｓ11（ＩＮ１），Ｓ12（ＩＮ
２），Ｓ13（ＩＮ３）の入力用端子、ＴOUT は出力端
子、ＴCTRL1 ，ＴCTRL2 ，ＴCTRL3 ，ＴCTRL4 はそれぞ
れコントロール信号ＣＴＲＬ１，ＣＴＲＬ２，ＣＴＲＬ
３，ＣＴＲＬ４の入力端子、ＴBIASはバイアス信号ＢＩ
ＡＳの入力端子をそれぞれ示している。この回路におけ
る各素子は、以下のように接続されている。
【００３４】すなわち、トランジスタＱ201 およびＱ
202 のエミッタ同士、トランジスタＱ203 およびＱ204
のエミッタ同士、トランジスタＱ205 およびＱ206 のエ
ミッタ同士、並びにトランジスタＱ207 およびＱ208 の
エミッタ同士が接続されてトランジスタ差動対が構成さ
れている。また、トランジスタＱ209 〜Ｑ212 の各エミ
ッタ同士も接続され、これらの接続中点は抵抗素子Ｒ
204 を介して電源電圧ＶEEに接続されている。
202 のエミッタ同士、トランジスタＱ203 およびＱ204
のエミッタ同士、トランジスタＱ205 およびＱ206 のエ
ミッタ同士、並びにトランジスタＱ207 およびＱ208 の
エミッタ同士が接続されてトランジスタ差動対が構成さ
れている。また、トランジスタＱ209 〜Ｑ212 の各エミ
ッタ同士も接続され、これらの接続中点は抵抗素子Ｒ
204 を介して電源電圧ＶEEに接続されている。
【００３５】トランジスタＱ201 のベースは入力端子Ｔ
IN1 に接続され、コレクタは電源電圧ＶCCに接続されて
いる。トランジスタＱ202 のベースはトランジスタＱ
204 ，Ｑ206 ，Ｑ208 のベース、トランジスタＱ213 の
エミッタ、トランジスタＱ214 のコレクタおよび出力端
子ＴOUT に接続され、コレクタはトランジスタＱ204 ，
Ｑ206 ，Ｑ208 、Ｐ201のコレクタおよびトランジスタ
Ｑ213 のベースに接続されている。トランジスタＱ201
およびＱ202 のエミッタ同士の接続中点はトランジスタ
Ｑ209 のコレクタに接続されている。トランジスタＱ
209 のベースは端子ＴCTRL1に接続されている。
IN1 に接続され、コレクタは電源電圧ＶCCに接続されて
いる。トランジスタＱ202 のベースはトランジスタＱ
204 ，Ｑ206 ，Ｑ208 のベース、トランジスタＱ213 の
エミッタ、トランジスタＱ214 のコレクタおよび出力端
子ＴOUT に接続され、コレクタはトランジスタＱ204 ，
Ｑ206 ，Ｑ208 、Ｐ201のコレクタおよびトランジスタ
Ｑ213 のベースに接続されている。トランジスタＱ201
およびＱ202 のエミッタ同士の接続中点はトランジスタ
Ｑ209 のコレクタに接続されている。トランジスタＱ
209 のベースは端子ＴCTRL1に接続されている。
【００３６】トランジスタＱ203 のベースは入力端子Ｔ
IN2 に接続され、コレクタは電源電圧ＶCCに接続されて
いる。トランジスタＱ203 およびＱ204 のエミッタ同士
の接続中点はトランジスタＱ210 のコレクタに接続され
ている。トランジスタＱ210 のベースは端子ＴCTRL2に
接続されている。
IN2 に接続され、コレクタは電源電圧ＶCCに接続されて
いる。トランジスタＱ203 およびＱ204 のエミッタ同士
の接続中点はトランジスタＱ210 のコレクタに接続され
ている。トランジスタＱ210 のベースは端子ＴCTRL2に
接続されている。
【００３７】トランジスタＱ205 のベースは入力端子Ｔ
IN3 に接続され、コレクタは電源電圧ＶCCに接続されて
いる。トランジスタＱ205 およびＱ206 のエミッタ同士
の接続中点はトランジスタＱ211 のコレクタに接続され
ている。トランジスタＱ211 のベースは端子ＴCTRL3に
接続されている。
IN3 に接続され、コレクタは電源電圧ＶCCに接続されて
いる。トランジスタＱ205 およびＱ206 のエミッタ同士
の接続中点はトランジスタＱ211 のコレクタに接続され
ている。トランジスタＱ211 のベースは端子ＴCTRL3に
接続されている。
【００３８】トランジスタＱ207 のベースは接地ＧＮＤ
に接続され、コレクタは電源電圧ＶCCに接続されてい
る。トランジスタＱ207 およびＱ208 のエミッタ同士の
接続中点はトランジスタＱ212 のコレクタに接続されて
いる。トランジスタＱ212 のベースは端子ＴCTRL4に接
続されている。
に接続され、コレクタは電源電圧ＶCCに接続されてい
る。トランジスタＱ207 およびＱ208 のエミッタ同士の
接続中点はトランジスタＱ212 のコレクタに接続されて
いる。トランジスタＱ212 のベースは端子ＴCTRL4に接
続されている。
【００３９】トランジスタＱ213 のコレクタは電源電圧
ＶCCに接続され、エミッタはトランジスタＱ214 のコレ
クタに接続され、ベースは上述したようにトランジスタ
Ｑ202 ，Ｑ204 ，Ｑ206 ，Ｑ208 およびＰ201 のコレク
タに接続されているとともに、電源電圧ＶEEとの間にキ
ャパシタＣ 202 ，Ｃ 203 が並列に接続されている。トラ
ンジスタＱ214 のベースは端子ＴBIASおよびトランジス
タＱ215 のベースに接続され、エミッタは抵抗素子Ｒ
205 を介して電源電圧ＶEEに接続されている。トランジ
スタＱ215 のエミッタは抵抗素子Ｒ206 を介して電源電
圧ＶEEに接続され、コレクタはトランジスタＰ203 のコ
レクタおよびトランジスタＰ204 のベースに接続されて
いる。
ＶCCに接続され、エミッタはトランジスタＱ214 のコレ
クタに接続され、ベースは上述したようにトランジスタ
Ｑ202 ，Ｑ204 ，Ｑ206 ，Ｑ208 およびＰ201 のコレク
タに接続されているとともに、電源電圧ＶEEとの間にキ
ャパシタＣ 202 ，Ｃ 203 が並列に接続されている。トラ
ンジスタＱ214 のベースは端子ＴBIASおよびトランジス
タＱ215 のベースに接続され、エミッタは抵抗素子Ｒ
205 を介して電源電圧ＶEEに接続されている。トランジ
スタＱ215 のエミッタは抵抗素子Ｒ206 を介して電源電
圧ＶEEに接続され、コレクタはトランジスタＰ203 のコ
レクタおよびトランジスタＰ204 のベースに接続されて
いる。
【００４０】トランジスタＰ201 のベースはトランジス
タＰ202 のベースに接続され、エミッタは抵抗素子Ｒ
201 を介して電源電圧ＶCCに接続されている。トランジ
スタＰ202 のベースはトランジスタＰ203 のベースに接
続され、コレクタはそのベースおよびトランジスタＰ
204 のエミッタに接続され、エミッタは抵抗素子Ｒ202
を介して電源電圧ＶCCに接続されている。トランジスタ
Ｐ203 のエミッタは抵抗素子Ｒ203 を介して電源電圧Ｖ
CCに接続されている。また、トランジスタＰ204 のベー
スはキャパシタＣ201 を介して電源電圧ＶCCに接続さ
れ、コレクタは電源電圧ＶEEに接続されている。
タＰ202 のベースに接続され、エミッタは抵抗素子Ｒ
201 を介して電源電圧ＶCCに接続されている。トランジ
スタＰ202 のベースはトランジスタＰ203 のベースに接
続され、コレクタはそのベースおよびトランジスタＰ
204 のエミッタに接続され、エミッタは抵抗素子Ｒ202
を介して電源電圧ＶCCに接続されている。トランジスタ
Ｐ203 のエミッタは抵抗素子Ｒ203 を介して電源電圧Ｖ
CCに接続されている。また、トランジスタＰ204 のベー
スはキャパシタＣ201 を介して電源電圧ＶCCに接続さ
れ、コレクタは電源電圧ＶEEに接続されている。
【００４１】図４の選択回路においては、トランジスタ
Ｑ209 〜Ｑ212 によりスイッチング部ＳＷ21が構成さ
れ、トランジスタＰ201 〜Ｐ204 、トランジスタ
Ｑ214 ，Ｑ215 および抵抗素子Ｒ201 〜Ｒ206 により定
電流源が構成され、トランジスタＱ213 により出力段が
構成されている。この回路おいても、端子ＴCTRL1 〜Ｔ
CTRL4 に入力される制御回路３０によるコントロール信
号ＣＴＲＬ１〜ＣＴＲＬ４はハイレベルのときには、た
とえば−３．８６Ｖで入力され、ローレベルのきには−
５Ｖで入力される。また、端子ＴBIASに入力されるバイ
アス信号ＢＩＡＳは回路動作時は常時−３．８６Ｖのハ
イレベルで入力される。
Ｑ209 〜Ｑ212 によりスイッチング部ＳＷ21が構成さ
れ、トランジスタＰ201 〜Ｐ204 、トランジスタ
Ｑ214 ，Ｑ215 および抵抗素子Ｒ201 〜Ｒ206 により定
電流源が構成され、トランジスタＱ213 により出力段が
構成されている。この回路おいても、端子ＴCTRL1 〜Ｔ
CTRL4 に入力される制御回路３０によるコントロール信
号ＣＴＲＬ１〜ＣＴＲＬ４はハイレベルのときには、た
とえば−３．８６Ｖで入力され、ローレベルのきには−
５Ｖで入力される。また、端子ＴBIASに入力されるバイ
アス信号ＢＩＡＳは回路動作時は常時−３．８６Ｖのハ
イレベルで入力される。
【００４２】この選択回路においては、制御回路３０に
よるコントロール信号ＣＴＲＬ１〜ＣＴＲＬ４のうち、
コントロール信号ＣＴＲＬ１が−３．８６Ｖで端子Ｔ
CTRL1に入力され、残りのコントロール信号ＣＴＲＬ２
〜ＣＴＲＬ４が−５Ｖで端子ＴCTRL2 〜ＴCTRL4 に入力
されると、スイッチング部ＳＷ21のトランジスタＱ209
のベース電圧が−３．８６Ｖとなり、他のトランジスタ
Ｑ210 〜Ｑ212 のベース電圧は−５Ｖとなることから、
トランジスタＱ209 のみがオン状態となり、他のトラン
ジスタＱ210 〜Ｑ212 はオフ状態となる。したがって、
トランジスタＱ201 およびＱ202 がオン状態となり、入
力端子ＴIN1 に入力された信号、すなわち入力回路１１
の出力信号Ｓ11（ＩＮ１）のみが出力端子ＴOUT に出力
され、信号ＶOUT として出力される。
よるコントロール信号ＣＴＲＬ１〜ＣＴＲＬ４のうち、
コントロール信号ＣＴＲＬ１が−３．８６Ｖで端子Ｔ
CTRL1に入力され、残りのコントロール信号ＣＴＲＬ２
〜ＣＴＲＬ４が−５Ｖで端子ＴCTRL2 〜ＴCTRL4 に入力
されると、スイッチング部ＳＷ21のトランジスタＱ209
のベース電圧が−３．８６Ｖとなり、他のトランジスタ
Ｑ210 〜Ｑ212 のベース電圧は−５Ｖとなることから、
トランジスタＱ209 のみがオン状態となり、他のトラン
ジスタＱ210 〜Ｑ212 はオフ状態となる。したがって、
トランジスタＱ201 およびＱ202 がオン状態となり、入
力端子ＴIN1 に入力された信号、すなわち入力回路１１
の出力信号Ｓ11（ＩＮ１）のみが出力端子ＴOUT に出力
され、信号ＶOUT として出力される。
【００４３】コントロール信号ＣＴＲＬ２が−３．８６
Ｖで端子ＴCTRL2 に入力され、残りのコントロール信号
ＣＴＲＬ１，ＣＴＲＬ３，ＣＴＲＬ４が−５Ｖで端子Ｔ
CTRL1 ，ＴCTRL3 ，ＴCTRL4 に入力されると、スイッチ
ング部ＳＷ21のトランジスタＱ210 のベース電圧が−
３．８６Ｖとなり、他のトランジスタＱ209 ，Ｑ211 ，
Ｑ212 のベース電圧は−５Ｖとなることから、トランジ
スタＱ210 のみがオン状態となり、他のトランジスタＱ
209 ，Ｑ211 ，Ｑ212 はオフ状態となる。したがって、
トランジスタＱ203 およびＱ204 がオン状態となり、入
力端子ＴIN2 に入力された信号、すなわち入力回路１２
の出力信号Ｓ12（ＩＮ２）のみが出力端子ＴOUT に出力
され、信号ＶOUT として出力される。
Ｖで端子ＴCTRL2 に入力され、残りのコントロール信号
ＣＴＲＬ１，ＣＴＲＬ３，ＣＴＲＬ４が−５Ｖで端子Ｔ
CTRL1 ，ＴCTRL3 ，ＴCTRL4 に入力されると、スイッチ
ング部ＳＷ21のトランジスタＱ210 のベース電圧が−
３．８６Ｖとなり、他のトランジスタＱ209 ，Ｑ211 ，
Ｑ212 のベース電圧は−５Ｖとなることから、トランジ
スタＱ210 のみがオン状態となり、他のトランジスタＱ
209 ，Ｑ211 ，Ｑ212 はオフ状態となる。したがって、
トランジスタＱ203 およびＱ204 がオン状態となり、入
力端子ＴIN2 に入力された信号、すなわち入力回路１２
の出力信号Ｓ12（ＩＮ２）のみが出力端子ＴOUT に出力
され、信号ＶOUT として出力される。
【００４４】コントロール信号ＣＴＲＬ３が−３．８６
Ｖで端子ＴCTRL3 に入力され、残りのコントロール信号
ＣＴＲＬ１，ＣＴＲＬ２，ＣＴＲＬ４が−５Ｖで端子Ｔ
CTRL1 ，ＴCTRL2 ，ＴCTRL4 に入力されると、スイッチ
ング部ＳＷ21のトランジスタＱ211 のベース電圧が−
３．８６Ｖとなり、他のトランジスタＱ209 ，Ｑ210 ，
Ｑ212 のベース電圧は−５Ｖとなることから、トランジ
スタＱ211 のみがオン状態となり、他のトランジスタＱ
209 ，Ｑ210 ，Ｑ212 はオフ状態となる。したがって、
トランジスタＱ205 およびＱ206 がオン状態となり、入
力端子ＴIN3 に入力された信号、すなわち入力回路１３
の出力信号Ｓ13（ＩＮ３）のみが出力端子ＴOUT に出力
され、信号ＶOUT として出力される。
Ｖで端子ＴCTRL3 に入力され、残りのコントロール信号
ＣＴＲＬ１，ＣＴＲＬ２，ＣＴＲＬ４が−５Ｖで端子Ｔ
CTRL1 ，ＴCTRL2 ，ＴCTRL4 に入力されると、スイッチ
ング部ＳＷ21のトランジスタＱ211 のベース電圧が−
３．８６Ｖとなり、他のトランジスタＱ209 ，Ｑ210 ，
Ｑ212 のベース電圧は−５Ｖとなることから、トランジ
スタＱ211 のみがオン状態となり、他のトランジスタＱ
209 ，Ｑ210 ，Ｑ212 はオフ状態となる。したがって、
トランジスタＱ205 およびＱ206 がオン状態となり、入
力端子ＴIN3 に入力された信号、すなわち入力回路１３
の出力信号Ｓ13（ＩＮ３）のみが出力端子ＴOUT に出力
され、信号ＶOUT として出力される。
【００４５】これに対して、コントロール信号ＣＴＲＬ
４が−３．８６Ｖで端子ＴCTRL4 に入力され、残りのコ
ントロール信号ＣＴＲＬ１〜ＣＴＲＬ３が−５Ｖで端子
ＴCTRL1 〜ＴCTRL3 に入力されると、スイッチング部Ｓ
Ｗ21のトランジスタＱ212 のベース電圧が−３．８６Ｖ
となり、他のトランジスタＱ209 〜Ｑ211 のベース電圧
は−５Ｖとなることから、トランジスタＱ212 のみがオ
ン状態となり、他のトランジスタＱ209 〜Ｑ211 はオフ
状態となる。このとき、トランジスタＱ207 およびＱ
208 がオン状態となるが、トランジスタＱ207 のベース
が接地ＧＮＤに接続されていることから、トランジスタ
Ｑ208のベース電圧も接地レベルに固定（ミュート状態
と）される。したがって、出力端子ＴOUT のレベルは０
Ｖに固定され、変化しない。
４が−３．８６Ｖで端子ＴCTRL4 に入力され、残りのコ
ントロール信号ＣＴＲＬ１〜ＣＴＲＬ３が−５Ｖで端子
ＴCTRL1 〜ＴCTRL3 に入力されると、スイッチング部Ｓ
Ｗ21のトランジスタＱ212 のベース電圧が−３．８６Ｖ
となり、他のトランジスタＱ209 〜Ｑ211 のベース電圧
は−５Ｖとなることから、トランジスタＱ212 のみがオ
ン状態となり、他のトランジスタＱ209 〜Ｑ211 はオフ
状態となる。このとき、トランジスタＱ207 およびＱ
208 がオン状態となるが、トランジスタＱ207 のベース
が接地ＧＮＤに接続されていることから、トランジスタ
Ｑ208のベース電圧も接地レベルに固定（ミュート状態
と）される。したがって、出力端子ＴOUT のレベルは０
Ｖに固定され、変化しない。
【００４６】次に、図５を用いて制御回路３０の構成例
について説明する。図５は、制御回路３０の一構成例を
示す回路図で、この制御回路３０は、ｎｐｎ型トランジ
スタＱ301 〜Ｑ327 、ｐｎｐ型トランジスタＰ301 〜Ｐ
314 、抵抗素子Ｒ301 〜Ｒ315 およびキャパシタＣ301
により構成されている。また、図５において、ＶCCは＋
５Ｖの電源電圧、ＶEEは−５Ｖの電源電圧、ＴSEL1は選
択信号ＳＥＬ１の入力端子、ＴSEL2は選択信号ＳＥＬ２
の入力端子、ＴCTRL1 ，ＴCTRL2 ，ＴCTRL3 ，ＴCTRL4
はそれぞれコントロール信号ＣＴＲＬ１，ＣＴＲＬ２，
ＣＴＲＬ３，ＣＴＲＬ４の出力端子、ＴBIASはバイアス
信号ＢＩＡＳの入力端子をそれぞれ示している。この回
路における各素子は、以下のように接続されている。
について説明する。図５は、制御回路３０の一構成例を
示す回路図で、この制御回路３０は、ｎｐｎ型トランジ
スタＱ301 〜Ｑ327 、ｐｎｐ型トランジスタＰ301 〜Ｐ
314 、抵抗素子Ｒ301 〜Ｒ315 およびキャパシタＣ301
により構成されている。また、図５において、ＶCCは＋
５Ｖの電源電圧、ＶEEは−５Ｖの電源電圧、ＴSEL1は選
択信号ＳＥＬ１の入力端子、ＴSEL2は選択信号ＳＥＬ２
の入力端子、ＴCTRL1 ，ＴCTRL2 ，ＴCTRL3 ，ＴCTRL4
はそれぞれコントロール信号ＣＴＲＬ１，ＣＴＲＬ２，
ＣＴＲＬ３，ＣＴＲＬ４の出力端子、ＴBIASはバイアス
信号ＢＩＡＳの入力端子をそれぞれ示している。この回
路における各素子は、以下のように接続されている。
【００４７】すなわち、トランジスタＱ301 のベースは
バイアス用抵抗素子Ｒ301 を介して端子ＴSEL1に接続さ
れ、コレクタは電源電圧ＶCCに接続され、エミッタはト
ランジスタＱ303 のエミッタ、トランジスタＱ307 のコ
レクタおよびトランジスタＰ310 のベースに接続されて
いる。トランジスタＱ302 のベースはバイアス用抵抗素
子Ｒ302 を介して端子ＴSEL2に接続され、コレクタは電
源電圧ＶCCに接続され、エミッタはトランジスタＱ304
のコレクタおよびベースに接続されている。
バイアス用抵抗素子Ｒ301 を介して端子ＴSEL1に接続さ
れ、コレクタは電源電圧ＶCCに接続され、エミッタはト
ランジスタＱ303 のエミッタ、トランジスタＱ307 のコ
レクタおよびトランジスタＰ310 のベースに接続されて
いる。トランジスタＱ302 のベースはバイアス用抵抗素
子Ｒ302 を介して端子ＴSEL2に接続され、コレクタは電
源電圧ＶCCに接続され、エミッタはトランジスタＱ304
のコレクタおよびベースに接続されている。
【００４８】トランジスタＱ303 のベースはトランジス
タＰ309 のベースに接続され、コレクタは電源電圧ＶCC
に接続されている。トランジスタＱ304 のエミッタはト
ランジスタＱ305 のコレクタおよびベースに接続され、
トランジスタＱ305 のエミッタはトランジスタＱ306 の
コレクタに接続され、その接続中点はトランジスタＰ
312 およびＰ314 のベースにそれぞれ接続されている。
タＰ309 のベースに接続され、コレクタは電源電圧ＶCC
に接続されている。トランジスタＱ304 のエミッタはト
ランジスタＱ305 のコレクタおよびベースに接続され、
トランジスタＱ305 のエミッタはトランジスタＱ306 の
コレクタに接続され、その接続中点はトランジスタＰ
312 およびＰ314 のベースにそれぞれ接続されている。
【００４９】トランジスタＱ306 のベースはトランジス
タＱ307 のベースに接続され、エミッタは抵抗素子Ｒ
315 を介して電源電圧ＶEEに接続されている。トランジ
スタＱ307 のベースはトランジスタＱ308 のベースに接
続され、エミッタは抵抗素子Ｒ314 を介して電源電圧Ｖ
EEに接続されている。トランジスタＱ308 のベースはト
ランジスタＱ309 のベースに接続され、エミッタは抵抗
素子Ｒ311 を介して電源電圧ＶEEに接続され、コレクタ
はトランジスタＰ303 のコレクタおよびトランジスタＰ
305 のベースに接続されている。トランジスタＱ309 の
ベースはトランジスタＱ310 のベースに接続され、エミ
ッタは抵抗素子Ｒ310 を介して電源電圧ＶEEに接続さ
れ、コレクタはトランジスタＱ315 のエミッタに接続さ
れ、コレクタとトランジスタＱ315 のエミッタとの接続
中点はトランジスタＰ311 のベースおよびトランジスタ
Ｐ313 のベースに接続されている。トランジスタＱ310
のベースはコレクタと接続されるとともに、トランジス
タＱ311 のベースに接続され、エミッタは抵抗素子Ｒ
309 を介して電源電圧ＶEEに接続され、ベースとコレク
タとの接続中点はトランジスタＱ312 のエミッタに接続
されている。トランジスタＱ311 のベースは端子ＴBIAS
に接続され、エミッタは抵抗素子Ｒ308 を介して電源電
圧ＶEEに接続され、コレクタはトランジスタＱ312 のベ
ースおよびトランジスタＰ302 のコレクタに接続されて
いる。トランジスタＱ312 のベースと電源電圧ＶEEとの
間にはキャパシタＣ301 が接続され、トランジスタＱ
312 のコレクタは電源電圧ＶCCに接続されている。
タＱ307 のベースに接続され、エミッタは抵抗素子Ｒ
315 を介して電源電圧ＶEEに接続されている。トランジ
スタＱ307 のベースはトランジスタＱ308 のベースに接
続され、エミッタは抵抗素子Ｒ314 を介して電源電圧Ｖ
EEに接続されている。トランジスタＱ308 のベースはト
ランジスタＱ309 のベースに接続され、エミッタは抵抗
素子Ｒ311 を介して電源電圧ＶEEに接続され、コレクタ
はトランジスタＰ303 のコレクタおよびトランジスタＰ
305 のベースに接続されている。トランジスタＱ309 の
ベースはトランジスタＱ310 のベースに接続され、エミ
ッタは抵抗素子Ｒ310 を介して電源電圧ＶEEに接続さ
れ、コレクタはトランジスタＱ315 のエミッタに接続さ
れ、コレクタとトランジスタＱ315 のエミッタとの接続
中点はトランジスタＰ311 のベースおよびトランジスタ
Ｐ313 のベースに接続されている。トランジスタＱ310
のベースはコレクタと接続されるとともに、トランジス
タＱ311 のベースに接続され、エミッタは抵抗素子Ｒ
309 を介して電源電圧ＶEEに接続され、ベースとコレク
タとの接続中点はトランジスタＱ312 のエミッタに接続
されている。トランジスタＱ311 のベースは端子ＴBIAS
に接続され、エミッタは抵抗素子Ｒ308 を介して電源電
圧ＶEEに接続され、コレクタはトランジスタＱ312 のベ
ースおよびトランジスタＰ302 のコレクタに接続されて
いる。トランジスタＱ312 のベースと電源電圧ＶEEとの
間にはキャパシタＣ301 が接続され、トランジスタＱ
312 のコレクタは電源電圧ＶCCに接続されている。
【００５０】トランジスタＱ313 のベースは直列に接続
された抵抗素子Ｒ303 およびＲ304の接続中点に接続さ
れ、エミッタはトランジスタＱ314 のコレクタおよびベ
ースに接続され、コレクタは電源電圧ＶCCに接続されて
いる。また、トランジスタＱ313 のエミッタとトランジ
スタＱ314 のコレクタとの接続中点はトランジスタＰ
309 のベースに接続されている。トランジスタＱ314 の
エミッタはトランジスタＱ315 のコレクタおよびベース
に接続されている。
された抵抗素子Ｒ303 およびＲ304の接続中点に接続さ
れ、エミッタはトランジスタＱ314 のコレクタおよびベ
ースに接続され、コレクタは電源電圧ＶCCに接続されて
いる。また、トランジスタＱ313 のエミッタとトランジ
スタＱ314 のコレクタとの接続中点はトランジスタＰ
309 のベースに接続されている。トランジスタＱ314 の
エミッタはトランジスタＱ315 のコレクタおよびベース
に接続されている。
【００５１】トランジスタＱ316 のベースはトランジス
タＱ318 およびＰ311 のコレクタに接続され、エミッタ
はトランジスタＱ317 のコレクタおよびベースに接続さ
れ、コレクタは電源電圧ＶCCに接続されている。トラン
ジスタＱ317 のベースとコレクタとの接続中点はトラン
ジスタＱ318 のベースおよび出力端子ＴCTRL1 に接続さ
れ、エミッタはトランジスタＱ321 ，Ｑ323 ，Ｑ327 の
エミッタに接続され、これらエミッタ同士の接続中点は
抵抗素子Ｒ313 を介して電源電圧ＶEEに接続されてい
る。トランジスタＱ318 のエミッタはトランジスタＱ
319 ，Ｑ324 ，Ｑ325 の接続中点に接続され、これらエ
ミッタ同士の接続中点は抵抗素子Ｒ312 を介して電源電
圧ＶEEに接続されている。
タＱ318 およびＰ311 のコレクタに接続され、エミッタ
はトランジスタＱ317 のコレクタおよびベースに接続さ
れ、コレクタは電源電圧ＶCCに接続されている。トラン
ジスタＱ317 のベースとコレクタとの接続中点はトラン
ジスタＱ318 のベースおよび出力端子ＴCTRL1 に接続さ
れ、エミッタはトランジスタＱ321 ，Ｑ323 ，Ｑ327 の
エミッタに接続され、これらエミッタ同士の接続中点は
抵抗素子Ｒ313 を介して電源電圧ＶEEに接続されてい
る。トランジスタＱ318 のエミッタはトランジスタＱ
319 ，Ｑ324 ，Ｑ325 の接続中点に接続され、これらエ
ミッタ同士の接続中点は抵抗素子Ｒ312 を介して電源電
圧ＶEEに接続されている。
【００５２】トランジスタＱ319 のベースはトランジス
タＱ321 のベースおよびコレクタ、並びに出力端子Ｔ
CTRL2 に接続され、コレクタはトランジスタＱ320 のベ
ースおよびトランジスタＰ312 のコレクタに接続されて
いる。トランジスタＱ320 のエミッタはトランジスタＱ
321 のべーとコレクタとの接続中点に接続され、コレク
タはトランジスタＱ322 のコレクタに接続され、これら
コレクタ同士の接続中点は電源電圧ＶCCに接続されてい
る。
タＱ321 のベースおよびコレクタ、並びに出力端子Ｔ
CTRL2 に接続され、コレクタはトランジスタＱ320 のベ
ースおよびトランジスタＰ312 のコレクタに接続されて
いる。トランジスタＱ320 のエミッタはトランジスタＱ
321 のべーとコレクタとの接続中点に接続され、コレク
タはトランジスタＱ322 のコレクタに接続され、これら
コレクタ同士の接続中点は電源電圧ＶCCに接続されてい
る。
【００５３】トランジスタＱ322 のベースはトランジス
タＱ324 およびＰ313 のコレクタに接続され、エミッタ
はトランジスタＱ323 のコレクタおよびベースに接続さ
れている。トランジスタＱ323 のベースはコレクタに接
続されるとともに、トランジスタＱ324 のベースおよび
出力端子ＴCTRL3 に接続されている。トランジスタＱ
325 のベースはトランジスタＱ327 のベースおよびコレ
クタ、並びに出力端子ＴCTRL4 に接続され、コレクタは
トランジスタＱ326 のベースおよびトランジスタＰ314
のコレクタに接続されている。トランジスタＱ326 のエ
ミッタはトランジスタＱ327 のベースとコレクタとの接
続中点に接続され、コレクタは電源電圧ＶCCに接続され
ている。
タＱ324 およびＰ313 のコレクタに接続され、エミッタ
はトランジスタＱ323 のコレクタおよびベースに接続さ
れている。トランジスタＱ323 のベースはコレクタに接
続されるとともに、トランジスタＱ324 のベースおよび
出力端子ＴCTRL3 に接続されている。トランジスタＱ
325 のベースはトランジスタＱ327 のベースおよびコレ
クタ、並びに出力端子ＴCTRL4 に接続され、コレクタは
トランジスタＱ326 のベースおよびトランジスタＰ314
のコレクタに接続されている。トランジスタＱ326 のエ
ミッタはトランジスタＱ327 のベースとコレクタとの接
続中点に接続され、コレクタは電源電圧ＶCCに接続され
ている。
【００５４】トランジスタＰ301 のベースはコレクタと
接続され、エミッタは電源電圧ＶCCに接続され、ベース
とコレクタとの接続中点は抵抗素子Ｒ303 の一端に接続
されている。トランジスタＰ302 のベースは接地ＧＮＤ
に接続され、エミッタは抵抗素子Ｒ304 の一端に接続さ
れている。そして、抵抗素子Ｒ303 およびＲ304 の他端
同士の接続中点が、上述したように、トランジスタＱ
313 のベースに接続されている。
接続され、エミッタは電源電圧ＶCCに接続され、ベース
とコレクタとの接続中点は抵抗素子Ｒ303 の一端に接続
されている。トランジスタＰ302 のベースは接地ＧＮＤ
に接続され、エミッタは抵抗素子Ｒ304 の一端に接続さ
れている。そして、抵抗素子Ｒ303 およびＲ304 の他端
同士の接続中点が、上述したように、トランジスタＱ
313 のベースに接続されている。
【００５５】トランジスタＰ303 のベースはトランジス
タＰ304 のベースに接続され、エミッタは抵抗素子Ｒ
305 を介して電源電圧ＶCCに接続されている。トランジ
スタＰ304 のベースはコレクタと接続されるとともに、
トランジスタＰ308 のベースに接続され、コレクタとベ
ースとの接続中点はトランジスタＰ305 のエミッタに接
続され、エミッタは抵抗素子Ｒ306 を介して電源電圧Ｖ
CCに接続されいてる。トランジスタＰ305 のコレクタは
接地ＧＮＤに接続されている。トランジスタＰ308 のコ
レクタはトランジスタＰ309 およびＰ310 のエミッタに
接続され、エミッタは抵抗素子Ｒ307 を介して電源電圧
ＶCCに接続されている。トランジスタＰ309 のコレクタ
はトランジスタＰ311 およびＰ312 のエミッタに接続さ
れ、トランジスタＰ310 のコレクタはトランジスタＰ
313 およびＰ314のエミッタに接続されている。
タＰ304 のベースに接続され、エミッタは抵抗素子Ｒ
305 を介して電源電圧ＶCCに接続されている。トランジ
スタＰ304 のベースはコレクタと接続されるとともに、
トランジスタＰ308 のベースに接続され、コレクタとベ
ースとの接続中点はトランジスタＰ305 のエミッタに接
続され、エミッタは抵抗素子Ｒ306 を介して電源電圧Ｖ
CCに接続されいてる。トランジスタＰ305 のコレクタは
接地ＧＮＤに接続されている。トランジスタＰ308 のコ
レクタはトランジスタＰ309 およびＰ310 のエミッタに
接続され、エミッタは抵抗素子Ｒ307 を介して電源電圧
ＶCCに接続されている。トランジスタＰ309 のコレクタ
はトランジスタＰ311 およびＰ312 のエミッタに接続さ
れ、トランジスタＰ310 のコレクタはトランジスタＰ
313 およびＰ314のエミッタに接続されている。
【００５６】図５の制御回路においては、電源電圧ＶCC
と接地ＧＮＤとの間に、トランジスタＰ301 およびＰ
302 は同一特性で、抵抗素子Ｒ303 ，Ｒ304 は同じ抵抗
値に設定されて接続されている。その結果、トランジス
タＱ313 のベース電圧は２．５Ｖとなっている。
と接地ＧＮＤとの間に、トランジスタＰ301 およびＰ
302 は同一特性で、抵抗素子Ｒ303 ，Ｒ304 は同じ抵抗
値に設定されて接続されている。その結果、トランジス
タＱ313 のベース電圧は２．５Ｖとなっている。
【００５７】この制御回路３０に、たとえば選択信号Ｓ
ＥＬ１，ＳＥＬ２の両信号がローレベルで入力される
と、トランジスタＱ301 およびＱ302 のベース電圧が０
Ｖとなる。トランジスタＱ301 のベース電圧が０Ｖであ
ることから、トランジスタＰ310のベース電圧は、次式
で示すように、−０．７５Ｖとなる。 ０Ｖ−０．７５Ｖ＝−０．７５Ｖ 一方、トランジスタＰ309 のベース電圧は、次式で示す
ように、０Ｖとなる。 ０Ｖ−０．７５Ｖ＋０．７５Ｖ＝０Ｖ その結果、トランジスタＰ310 がオン状態となり、トラ
ンジスタＰ309 がオフ状態となる。
ＥＬ１，ＳＥＬ２の両信号がローレベルで入力される
と、トランジスタＱ301 およびＱ302 のベース電圧が０
Ｖとなる。トランジスタＱ301 のベース電圧が０Ｖであ
ることから、トランジスタＰ310のベース電圧は、次式
で示すように、−０．７５Ｖとなる。 ０Ｖ−０．７５Ｖ＝−０．７５Ｖ 一方、トランジスタＰ309 のベース電圧は、次式で示す
ように、０Ｖとなる。 ０Ｖ−０．７５Ｖ＋０．７５Ｖ＝０Ｖ その結果、トランジスタＰ310 がオン状態となり、トラ
ンジスタＰ309 がオフ状態となる。
【００５８】また、トランジスタＱ302 のベース電圧が
０Ｖであることから、トランジスタＰ314 のベース電圧
は、トランジスタＱ302 ，Ｑ304 ，Ｑ305 のベース・エ
ミッタ間電圧ＶBEによる電圧効果により、次式で示すよ
うに、−２．２５Ｖとなる。 ０Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝−２．２
５Ｖ これに対して、トランジスタＰ313 のベース電圧は、上
述したように、トランジスタＱ313 のベース電圧が２．
５Ｖに保持されていることから、トランジスタＱ313 〜
Ｑ315 のベース・エミッタ間電圧ＶBEによる電圧効果に
より、次式で示すように、０．２５Ｖとなる。 ２．５Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝０．
２５Ｖ その結果、トランジスタＰ314 がオン状態となり、トラ
ンジスタＰ313 がオフ状態となる。したがって、選択信
号ＳＥＬ１，ＳＥＬ２の両信号がローレベルで入力され
た場合、端子ＴCTRL4 が選択され、コントロール信号Ｃ
ＴＲＬ４が出力される。
０Ｖであることから、トランジスタＰ314 のベース電圧
は、トランジスタＱ302 ，Ｑ304 ，Ｑ305 のベース・エ
ミッタ間電圧ＶBEによる電圧効果により、次式で示すよ
うに、−２．２５Ｖとなる。 ０Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝−２．２
５Ｖ これに対して、トランジスタＰ313 のベース電圧は、上
述したように、トランジスタＱ313 のベース電圧が２．
５Ｖに保持されていることから、トランジスタＱ313 〜
Ｑ315 のベース・エミッタ間電圧ＶBEによる電圧効果に
より、次式で示すように、０．２５Ｖとなる。 ２．５Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝０．
２５Ｖ その結果、トランジスタＰ314 がオン状態となり、トラ
ンジスタＰ313 がオフ状態となる。したがって、選択信
号ＳＥＬ１，ＳＥＬ２の両信号がローレベルで入力され
た場合、端子ＴCTRL4 が選択され、コントロール信号Ｃ
ＴＲＬ４が出力される。
【００５９】選択信号ＳＥＬ１がローレベルで入力さ
れ、選択信号ＳＥＬ２がハイレベルで入力されると、ト
ランジスタＱ301 のベース電圧が０Ｖとなり、トランジ
スタＱ302 のベース電圧は５Ｖとなる。トランジスタＱ
301 のベース電圧が０Ｖであることから、トランジスタ
Ｐ310のベース電圧は、上述したように、−０．７５Ｖ
となり、トランジスタＰ309 のベース電圧は０Ｖとな
る。その結果、トランジスタＰ310 がオン状態となり、
トランジスタＰ309 がオフ状態となる。
れ、選択信号ＳＥＬ２がハイレベルで入力されると、ト
ランジスタＱ301 のベース電圧が０Ｖとなり、トランジ
スタＱ302 のベース電圧は５Ｖとなる。トランジスタＱ
301 のベース電圧が０Ｖであることから、トランジスタ
Ｐ310のベース電圧は、上述したように、−０．７５Ｖ
となり、トランジスタＰ309 のベース電圧は０Ｖとな
る。その結果、トランジスタＰ310 がオン状態となり、
トランジスタＰ309 がオフ状態となる。
【００６０】また、トランジスタＱ302 のベース電圧が
５Ｖであることから、トランジスタＰ314 のベース電圧
は、トランジスタＱ302 ，Ｑ304 ，Ｑ305 のベース・エ
ミッタ間電圧ＶBEによる電圧効果により、次式で示すよ
うに、２．７５Ｖとなる。 ５Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝２．７５
Ｖ これに対して、トランジスタＰ313 のベース電圧は、上
述したように、０．２５Ｖとなる。その結果、トランジ
スタＰ314 がオフ状態となり、トランジスタＰ313 がオ
ン状態となる。したがって、選択信号ＳＥＬ１がローレ
ベルで入力され、選択信号ＳＥＬ２がハイレベルで入力
された場合、端子ＴCTRL3 が選択され、コントロール信
号ＣＴＲＬ３が出力される。
５Ｖであることから、トランジスタＰ314 のベース電圧
は、トランジスタＱ302 ，Ｑ304 ，Ｑ305 のベース・エ
ミッタ間電圧ＶBEによる電圧効果により、次式で示すよ
うに、２．７５Ｖとなる。 ５Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝２．７５
Ｖ これに対して、トランジスタＰ313 のベース電圧は、上
述したように、０．２５Ｖとなる。その結果、トランジ
スタＰ314 がオフ状態となり、トランジスタＰ313 がオ
ン状態となる。したがって、選択信号ＳＥＬ１がローレ
ベルで入力され、選択信号ＳＥＬ２がハイレベルで入力
された場合、端子ＴCTRL3 が選択され、コントロール信
号ＣＴＲＬ３が出力される。
【００６１】選択信号ＳＥＬ１がハイレベルで入力さ
れ、選択信号ＳＥＬ２がローレベルで入力されると、ト
ランジスタＱ301 のベース電圧が５Ｖとなり、トランジ
スタＱ302 のベース電圧は０Ｖとなる。トランジスタＱ
301 のベース電圧が５Ｖであることから、トランジスタ
Ｐ310のベース電圧は、次式で示すように、４．２５Ｖ
となる。 ５Ｖ−０．７５Ｖ＝４．２５Ｖ 一方、トランジスタＰ309 のベース電圧は、次式で示す
ように、５Ｖとなる。 ５Ｖ−０．７５Ｖ＋０．７５Ｖ＝５Ｖ その結果、トランジスタＰ310 がオフ状態となり、トラ
ンジスタＰ309 がオン状態となる。
れ、選択信号ＳＥＬ２がローレベルで入力されると、ト
ランジスタＱ301 のベース電圧が５Ｖとなり、トランジ
スタＱ302 のベース電圧は０Ｖとなる。トランジスタＱ
301 のベース電圧が５Ｖであることから、トランジスタ
Ｐ310のベース電圧は、次式で示すように、４．２５Ｖ
となる。 ５Ｖ−０．７５Ｖ＝４．２５Ｖ 一方、トランジスタＰ309 のベース電圧は、次式で示す
ように、５Ｖとなる。 ５Ｖ−０．７５Ｖ＋０．７５Ｖ＝５Ｖ その結果、トランジスタＰ310 がオフ状態となり、トラ
ンジスタＰ309 がオン状態となる。
【００６２】また、トランジスタＱ302 のベース電圧が
０Ｖであることから、トランジスタＰ312 のベース電圧
は、トランジスタＱ302 ，Ｑ304 ，Ｑ305 のベース・エ
ミッタ間電圧ＶBEによる電圧効果により、次式で示すよ
うに、−２．２５Ｖとなる。 ０Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝−２．２
５Ｖ これに対して、トランジスタＰ311 のベース電圧は、上
述したように、トランジスタＱ313 のベース電圧が２．
５Ｖに保持されていることから、トランジスタＱ313 〜
Ｑ315 のベース・エミッタ間電圧ＶBEによる電圧効果に
より、０．２５Ｖとなる。その結果、トランジスタＰ
312 がオン状態となり、トランジスタＰ311 がオフ状態
となる。したがって、選択信号ＳＥＬ１がハイレベルで
入力され、選択信号ＳＥＬ２がローレベルで入力された
場合、端子ＴCTRL2 が選択され、コントロール信号ＣＴ
ＲＬ２が出力される。
０Ｖであることから、トランジスタＰ312 のベース電圧
は、トランジスタＱ302 ，Ｑ304 ，Ｑ305 のベース・エ
ミッタ間電圧ＶBEによる電圧効果により、次式で示すよ
うに、−２．２５Ｖとなる。 ０Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝−２．２
５Ｖ これに対して、トランジスタＰ311 のベース電圧は、上
述したように、トランジスタＱ313 のベース電圧が２．
５Ｖに保持されていることから、トランジスタＱ313 〜
Ｑ315 のベース・エミッタ間電圧ＶBEによる電圧効果に
より、０．２５Ｖとなる。その結果、トランジスタＰ
312 がオン状態となり、トランジスタＰ311 がオフ状態
となる。したがって、選択信号ＳＥＬ１がハイレベルで
入力され、選択信号ＳＥＬ２がローレベルで入力された
場合、端子ＴCTRL2 が選択され、コントロール信号ＣＴ
ＲＬ２が出力される。
【００６３】選択信号ＳＥＬ１およびＳＥＬ２の両信号
がハイレベルで入力されると、トランジスタＱ301 およ
びＱ302 のベース電圧が５Ｖとなる。トランジスタＱ
301 のベース電圧が５Ｖであることから、トランジスタ
Ｐ310のベース電圧は、上述したように４．２５Ｖとな
り、トランジスタＰ309 のベース電圧は、５Ｖとなる。
その結果、トランジスタＰ310 がオフ状態となり、トラ
ンジスタＰ309 がオン状態となる。
がハイレベルで入力されると、トランジスタＱ301 およ
びＱ302 のベース電圧が５Ｖとなる。トランジスタＱ
301 のベース電圧が５Ｖであることから、トランジスタ
Ｐ310のベース電圧は、上述したように４．２５Ｖとな
り、トランジスタＰ309 のベース電圧は、５Ｖとなる。
その結果、トランジスタＰ310 がオフ状態となり、トラ
ンジスタＰ309 がオン状態となる。
【００６４】また、トランジスタＱ302 のベース電圧が
５Ｖであることから、トランジスタＰ312 のベース電圧
は、トランジスタＱ302 ，Ｑ304 ，Ｑ305 のベース・エ
ミッタ間電圧ＶBEによる電圧効果により、次式で示すよ
うに、２．７５Ｖとなる。 ５Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝２．７５
Ｖ これに対して、トランジスタＰ311 のベース電圧は、上
述したように、０．２５Ｖとなる。その結果、トランジ
スタＰ312 がオフ状態となり、トランジスタＰ311 がオ
ン状態となる。したがって、選択信号ＳＥＬ１およびＳ
ＥＬ２の両信号がハイレベルで入力された場合、端子Ｔ
CTRL1 が選択され、コントロール信号ＣＴＲＬ１が出力
される。
５Ｖであることから、トランジスタＰ312 のベース電圧
は、トランジスタＱ302 ，Ｑ304 ，Ｑ305 のベース・エ
ミッタ間電圧ＶBEによる電圧効果により、次式で示すよ
うに、２．７５Ｖとなる。 ５Ｖ−０．７５Ｖ−０．７５Ｖ−０．７５Ｖ＝２．７５
Ｖ これに対して、トランジスタＰ311 のベース電圧は、上
述したように、０．２５Ｖとなる。その結果、トランジ
スタＰ312 がオフ状態となり、トランジスタＰ311 がオ
ン状態となる。したがって、選択信号ＳＥＬ１およびＳ
ＥＬ２の両信号がハイレベルで入力された場合、端子Ｔ
CTRL1 が選択され、コントロール信号ＣＴＲＬ１が出力
される。
【００６５】すなわち、図１のスイッチ回路では、ま
ず、制御回路３０において、選択信号ＳＥＬ１およびＳ
ＥＬ２の入力レベルに応じて、３つの入力信号ＩＮ１，
ＩＮ２，ＩＮ３のうちから一の信号を選択するためのコ
ントロール信号ＣＴＲＬ１〜ＣＴＲＬ４が生成されて、
選択回路２０および入力回路１１〜１３に出力される。
ず、制御回路３０において、選択信号ＳＥＬ１およびＳ
ＥＬ２の入力レベルに応じて、３つの入力信号ＩＮ１，
ＩＮ２，ＩＮ３のうちから一の信号を選択するためのコ
ントロール信号ＣＴＲＬ１〜ＣＴＲＬ４が生成されて、
選択回路２０および入力回路１１〜１３に出力される。
【００６６】選択回路２０および入力回路１１〜１３に
入力されるコントロール信号ＣＴＲＬ１〜ＣＴＲＬ４
は、選択回路２０のスイッチング部ＳＷ21と入力回路１
１〜１３にあるスイッチング部ＳＷ11〜ＳＷ13とを連動
させる。したがって、選択された信号が入力される入力
回路においては、選択回路２０の入力と接続されている
出力が信号入力ラインと接続され、選択されない信号が
入力される入力回路においては、その出力は定電圧源Ｖ
B に接続されて所定の電位に保持される。そして、選択
回路２０に、入力回路１１〜１３の出力がそれぞれ入力
され、制御回路３０によるコントロール信号ＣＴＲＬ１
〜ＣＴＲＬ３の入力に応じて、入力回路１１〜１３の出
力のうちの一の出力がスイッチング部ＳＷ21により選択
されて出力信号ＶOUT として出力され、また、コントロ
ール信号ＣＴＲＬ４により出力端子ＴOUT が０Ｖに固定
される。
入力されるコントロール信号ＣＴＲＬ１〜ＣＴＲＬ４
は、選択回路２０のスイッチング部ＳＷ21と入力回路１
１〜１３にあるスイッチング部ＳＷ11〜ＳＷ13とを連動
させる。したがって、選択された信号が入力される入力
回路においては、選択回路２０の入力と接続されている
出力が信号入力ラインと接続され、選択されない信号が
入力される入力回路においては、その出力は定電圧源Ｖ
B に接続されて所定の電位に保持される。そして、選択
回路２０に、入力回路１１〜１３の出力がそれぞれ入力
され、制御回路３０によるコントロール信号ＣＴＲＬ１
〜ＣＴＲＬ３の入力に応じて、入力回路１１〜１３の出
力のうちの一の出力がスイッチング部ＳＷ21により選択
されて出力信号ＶOUT として出力され、また、コントロ
ール信号ＣＴＲＬ４により出力端子ＴOUT が０Ｖに固定
される。
【００６７】以上説明したように、本実施例によれば、
スイッチ回路を２段構成とし、初段のスイッチ回路とし
ての入力回路１１〜１３において、制御回路３０による
コントロール信号ＣＴＲＬ１〜ＣＴＲＬ３により選択さ
れた場合、その入力信号ＩＮ１〜ＩＮ３を通過させ、非
選択の場合には、定電圧源ＶB にその出力を接続してミ
ュート状態とし、次段のスイッチ回路としての選択回路
２０において、制御回路３０によるコントロール信号Ｃ
ＴＲＬ１〜ＣＴＲＬ３に基づいて各入力回路１１〜１３
の出力を選択して、最終的な出力信号ＶOUT を得るよう
に構成したので、クロストークは非常に小さく、クロス
トーク分離が良い。また、２段目の選択回路２０および
初段の入力回路１１〜１３を制御回路３０による同一の
コントロール信号によって制御していることから、制御
系の素子数や端子数の増加を防止できる。さらに、選択
回路２０においては、非選択時、すなわちコントロール
信号ＣＴＲＬ４を入力した場合には出力端ＴOUT を０Ｖ
に固定するように構成されているので、安定な出力状態
を保持できる。
スイッチ回路を２段構成とし、初段のスイッチ回路とし
ての入力回路１１〜１３において、制御回路３０による
コントロール信号ＣＴＲＬ１〜ＣＴＲＬ３により選択さ
れた場合、その入力信号ＩＮ１〜ＩＮ３を通過させ、非
選択の場合には、定電圧源ＶB にその出力を接続してミ
ュート状態とし、次段のスイッチ回路としての選択回路
２０において、制御回路３０によるコントロール信号Ｃ
ＴＲＬ１〜ＣＴＲＬ３に基づいて各入力回路１１〜１３
の出力を選択して、最終的な出力信号ＶOUT を得るよう
に構成したので、クロストークは非常に小さく、クロス
トーク分離が良い。また、２段目の選択回路２０および
初段の入力回路１１〜１３を制御回路３０による同一の
コントロール信号によって制御していることから、制御
系の素子数や端子数の増加を防止できる。さらに、選択
回路２０においては、非選択時、すなわちコントロール
信号ＣＴＲＬ４を入力した場合には出力端ＴOUT を０Ｖ
に固定するように構成されているので、安定な出力状態
を保持できる。
【００６８】
【発明の効果】以上説明したように、本発明によれば、
大振幅の信号を扱う場合や、電源電圧の差が大きい回路
などにも適用でき、クロストークを確実に低減できるス
イッチ回路を実現できる。
大振幅の信号を扱う場合や、電源電圧の差が大きい回路
などにも適用でき、クロストークを確実に低減できるス
イッチ回路を実現できる。
【図１】本発明に係るスイッチ回路の一実施例を示すブ
ロック構成図である。
ロック構成図である。
【図２】図１の回路の機能を模式的に示すブロック構成
図である。
図である。
【図３】本発明に係る入力回路の具体的な構成例を示す
回路図である。
回路図である。
【図４】本発明に係る選択回路の具体的な構成例を示す
回路図である。
回路図である。
【図５】本発明に係る制御回路の具体的な構成例を示す
回路図である。
回路図である。
【図６】従来のスイッチ回路の構成例を示す回路図であ
る。
る。
【図７】図６のスイッチ回路の改良例を示す回路図であ
る。
る。
【図８】図７の回路の特性を説明するための図である。
１１〜１３…入力回路 ２０…選択回路 ３０…制御回路 ＩＮ１〜ＩＮ３…入力信号 ＳＥＬ１，ＳＥＬ２…選択信号 ＣＴＲＬ１〜ＣＴＲＬ４…コントロール信号 ＶOUT …出力信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−235413（ＪＰ，Ａ) 特開 平３−150923（ＪＰ，Ａ) 特開 平５−114846（ＪＰ，Ａ) 実開 平３−128331（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70
Claims (2)
- 【請求項１】 複数の入力回路と、選択回路と、制御回
路とを有し、 上記複数の入力回路の各々は、 信号入力端子と、 第１の出力端子と、 エミッタが上記第１の出力端子に接続された出力トラン
ジスタと、 エミッタ同士が接続された２つのトランジスタを有し、
一方のトランジスタのベースが上記信号入力端子に接続
され、他方のトランジスタのベースが上記第１の出力端
子に接続され、当該他方のトランジスタのコレクタが上
記出力トランジスタのベースに接続された第１のトラン
ジスタ差動対と、 エミッタ同士が接続された２つのトランジスタを有し、
一方のトランジスタのベースが上記第１の出力端子に接
続され、他方のトランジスタのベースが基準電位に接続
され、当該他方のトランジスタのコレクタが上記出力ト
ランジスタのベースに接続された第２のトランジスタ差
動対と、 制御信号が上記信号入力端子に入力される信号を選択す
ることを示す場合には上記第１のトランジスタ差動対の
みを駆動し、当該制御信号が上記信号入力端子に入力さ
れる信号を選択しないことを示す場合には上記第２のト
ランジスタ差動対のみを駆動するスイッチング部と、を
含み、 上記選択回路は、 上記複数の入力回路の第１の出力端子に接続された複数
の入力端子と、第２の出力端子と、 エミッタが上記第２の出力端子に接続された出力トラン
ジスタと、 エミッタ同士が接続された２つのトランジスタを有し、
一方のトランジスタのベースが上記対応する入力端子に
接続され、他方のトランジスタのベースが上記第２の出
力端子に接続され、当該他方のトランジスタのコレクタ
が上記出力トランジスタのベースに接続された複数のト
ランジスタ差動対と、を含み、 上記制御信号を受けて、当該制御信号により選択されて
該当する入力回路から出力された信号が入力端子を介し
て供給されるトランジスタ差動対のみを駆動し、 上記制御回路は、 複数の入力信号から所定の信号を選択するための上記制
御信号を上記複数の入力回路および選択回路に出力する
ことを特徴とするスイッチ回路。 - 【請求項２】 上記選択回路は、エミッタ同士が接続さ
れた２つのトランジスタを有し、一方のトランジスタの
ベースが上記第２の出力端子に接続され、他方のトラン
ジスタのベースが上記基準電位に接続され、当該他方の
トランジスタのコレクタが上記出力トランジスタのベー
スに接続された非選択用トランジスタ差動対をさらに有
し、上記制御信号がいずれの入力信号も選択しないこと
を示す場合には、上記非選択用トランジスタ差動対のみ
を駆動する請求項１記載のスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15285193A JP3271211B2 (ja) | 1993-05-31 | 1993-05-31 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15285193A JP3271211B2 (ja) | 1993-05-31 | 1993-05-31 | スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06338775A JPH06338775A (ja) | 1994-12-06 |
| JP3271211B2 true JP3271211B2 (ja) | 2002-04-02 |
Family
ID=15549521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15285193A Expired - Fee Related JP3271211B2 (ja) | 1993-05-31 | 1993-05-31 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3271211B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388005B1 (en) | 1969-11-01 | 2002-05-14 | Dow Corning Toray Silicone Co., Ltd. | Emulsion and process of preparing emulsions and oily compositions |
| US6461597B1 (en) | 1999-11-16 | 2002-10-08 | Dow Corning Toray Silicone Co., Ltd. | Method of treating hair or skin |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4018941B2 (ja) | 2002-06-26 | 2007-12-05 | オリオン電機株式会社 | 信号干渉防止ユニット及び信号処理装置 |
| JP4702172B2 (ja) * | 2006-05-15 | 2011-06-15 | 株式会社デンソー | 信号選択回路 |
-
1993
- 1993-05-31 JP JP15285193A patent/JP3271211B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388005B1 (en) | 1969-11-01 | 2002-05-14 | Dow Corning Toray Silicone Co., Ltd. | Emulsion and process of preparing emulsions and oily compositions |
| US6461597B1 (en) | 1999-11-16 | 2002-10-08 | Dow Corning Toray Silicone Co., Ltd. | Method of treating hair or skin |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06338775A (ja) | 1994-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH043687B2 (ja) | ||
| US5999044A (en) | Differential driver having multiple output voltage ranges | |
| EP0697766B1 (en) | Buffer circuit with wide dynamic range | |
| JP3271211B2 (ja) | スイッチ回路 | |
| EP0326695A2 (en) | BIMOS memory sense amplifier system | |
| US6504419B1 (en) | High-speed closed loop switch and method for video and communications signals | |
| JP2591301B2 (ja) | 折れ線特性回路 | |
| JPS58138111A (ja) | 差動検出回路 | |
| US4980578A (en) | Fast sense amplifier | |
| US5177380A (en) | ECL latch with single-ended and differential inputs | |
| US6008696A (en) | Low noise amplifier with actively terminated input | |
| JPS6057727B2 (ja) | ミユ−テイング回路 | |
| US4082964A (en) | Diode switch | |
| US5459411A (en) | Wired-OR logic circuits each having a constant current source | |
| JPS5940712A (ja) | 切換増幅器 | |
| JPH05183411A (ja) | アナログスイッチ回路 | |
| JP2956911B2 (ja) | Ｉｃ試験装置 | |
| JP3002553B2 (ja) | アナログ・スイッチ回路 | |
| US4495469A (en) | Differential amplifier output leading circuit, and intermediate frequency amplifier using same | |
| JPS61140218A (ja) | 入力回路 | |
| US5614865A (en) | Differential amplifier with improved operational range | |
| EP0487037B1 (en) | Holding circuit | |
| KR850001869B1 (ko) | 디코우더(decoder)회로 | |
| JPS5869117A (ja) | 切換回路 | |
| JPH0231522B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |