Nothing Special   »   [go: up one dir, main page]

JP3269128B2 - Liquid crystal display device, electronic printing device, and semiconductor element mounting method - Google Patents

Liquid crystal display device, electronic printing device, and semiconductor element mounting method

Info

Publication number
JP3269128B2
JP3269128B2 JP23382992A JP23382992A JP3269128B2 JP 3269128 B2 JP3269128 B2 JP 3269128B2 JP 23382992 A JP23382992 A JP 23382992A JP 23382992 A JP23382992 A JP 23382992A JP 3269128 B2 JP3269128 B2 JP 3269128B2
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring pattern
output
pitch
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23382992A
Other languages
Japanese (ja)
Other versions
JPH0685000A (en
Inventor
永至 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP23382992A priority Critical patent/JP3269128B2/en
Publication of JPH0685000A publication Critical patent/JPH0685000A/en
Application granted granted Critical
Publication of JP3269128B2 publication Critical patent/JP3269128B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の技術分野】本発明は、液晶表示装置、電子印
字装置及び半導体素子の実装方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, an electronic printing device, and a method for mounting a semiconductor device.

【0002】[0002]

【従来の技術】従来の半導体素子の実装構造について図
に基づき具体的に説明する。図4は従来の半導体素子の
実装構造を示す平面図である。図4において、回路基板
2上には出力端子3・入力端子4・出力配線パターン5
・入力配線パターン6等が形成され、その所定の位置に
半導体素子1が実装されている。この時、半導体素子1
は、回路配線基板2の出力端子5と半導体素子1の主た
る出力端子辺7のなす小さい方の角が90゜になるよう
に実装していた。
2. Description of the Related Art A conventional structure for mounting a semiconductor device will be specifically described with reference to the drawings. FIG. 4 is a plan view showing a mounting structure of a conventional semiconductor device. In FIG. 4, an output terminal 3, an input terminal 4, and an output wiring pattern 5 are provided on a circuit board 2.
The input wiring pattern 6 and the like are formed, and the semiconductor element 1 is mounted at a predetermined position. At this time, the semiconductor element 1
Was mounted such that the smaller angle between the output terminal 5 of the circuit wiring board 2 and the main output terminal side 7 of the semiconductor element 1 was 90 °.

【0003】[0003]

【発明が解決しようとする課題】しかしながら上記従来
技術は、半導体素子1の出力端子9のピッチよりも回路
基板2の出力端子3のピッチ、あるいはその回路基板2
に接続されている電子素子の入力端子のピッチが小さい
場合には、それぞれのピッチを整合させる別の基板を介
して実装する等の方法が必要で、実装構造として非常に
大きいサイズになってしまうという問題を有し、1機種
の半導体素子で対応できる電子素子の範囲は、回路基板
の出力端子あるいは電子素子の入力端子のピッチが、そ
の半導体素子の出力端子ピッチよりも大きい場合に限ら
れていた。そのため回路基板あるいは電子素子の接続端
子のピッチが小さくなると新しい半導体素子を製作する
必要があり製造コストが高くなってしまっていた。
However, in the above prior art, the pitch of the output terminals 3 of the circuit board 2 or the pitch of the output terminals 9 of the circuit board 2 is smaller than the pitch of the output terminals 9 of the semiconductor element 1.
When the pitch of the input terminals of the electronic elements connected to each other is small, a method such as mounting via another substrate that matches the respective pitches is necessary, and the mounting structure becomes extremely large in size. The range of electronic elements that can be handled by one type of semiconductor element is limited to the case where the pitch of the output terminals of the circuit board or the input terminals of the electronic element is larger than the pitch of the output terminals of the semiconductor element. Was. For this reason, when the pitch of the connection terminals of the circuit board or the electronic element is reduced, it is necessary to manufacture a new semiconductor element, thereby increasing the manufacturing cost.

【0004】そこで、本発明の半導体素子の実装構造
は、上記の問題点を解決するために該半導体素子の出力
端子辺と該回路配線基板の主たる出力配線パターンのな
す小さい方の角が0゜を超え90゜未満になるように半
導体素子を傾けて実装する。
In order to solve the above problems, the mounting structure of the semiconductor device according to the present invention has a small angle of 0 ° between the output terminal side of the semiconductor device and the main output wiring pattern of the circuit wiring board. The semiconductor element is inclined and mounted so as to exceed 90 ° and less than 90 °.

【0005】その目的とするところは、安価で汎用性の
高い半導体素子の実装構造の提供することである。
An object of the present invention is to provide an inexpensive and highly versatile semiconductor element mounting structure.

【0006】[0006]

【課題を解決するための手段】本発明の液晶表示装置
は、表示電極が設けられる基板を備える液晶表示装置に
おいて、前記基板には、前記表示電極に接続される出力
配線パターンが設けられるとともに、前記出力配線パタ
ーンに接続される出力端子を有する半導体素子が実装さ
れ、前記半導体素子は、少なくともその1辺に沿って前
記出力端子を有しており、前記半導体素子は、前記1辺
と前記出力配線パターンとがなす角度θが0°<θ<9
0°となるように実装されていることを特徴とする。ま
た、本発明の液晶表示装置は、表示電極が設けられる基
板を備える液晶表示装置において、前記基板には、出力
配線パターンが設けられるとともに、半導体素子が実装
され、前記出力配線パターンは、前記表示電極に接続さ
れ、前記半導体素子は、少なくともその1辺に沿って出
力端子を有し、前記出力配線パターンの配列方向のピッ
チと、前記出力端子の配列方向のピッチとは異なってお
り、前記半導体素子は、前記出力配線パターンに対して
前記1辺を傾けて実装されており、前記出力端子は、前
記出力配線パターンに接続されることを特徴とする。ま
た、本発明の電子印字装置は、電子印字素子が設けられ
る基板を備える電子印字装置において、前記基板には、
前記電子印字素子に接続される出力配線パターンが設け
られるとともに、前記出力配線パターンに接続される出
力端子を有する半導体素子が実装され、前記半導体素子
は、少なくともその1辺に沿って前記出力端子を有して
おり、前記半導体素子は、前記1辺と前記出力配線パタ
ーンとがなす角度θが0°<θ<90°となるように実
装されていることを特徴とする。また、本発明の半導体
素子の実装方法は、少なくともその1辺に沿って第1の
ピッチで配列された端子を有する半導体素子を、第2の
ピッチで配列された配線パターンが設けられた基板に実
装する半導体素子の実装方法において、前記1辺が前記
配線パターンに対して傾くように前記半導体素子を実装
し、前記端子を前記配線パターンに接続する工程を具備
し、前記第1のピッチと前記第2のピッチとは互いに異
なっていることを特徴とする。
According to the present invention, there is provided a liquid crystal display device including a substrate provided with a display electrode, wherein the substrate is provided with an output wiring pattern connected to the display electrode. A semiconductor element having an output terminal connected to the output wiring pattern is mounted, and the semiconductor element has the output terminal along at least one side thereof, and the semiconductor element has the one side and the output side. The angle θ formed with the wiring pattern is 0 ° <θ <9
It is characterized by being mounted so as to be 0 °. Further, the liquid crystal display device of the present invention is a liquid crystal display device including a substrate provided with a display electrode, wherein the substrate is provided with an output wiring pattern, a semiconductor element is mounted, and the output wiring pattern is Connected to an electrode, the semiconductor element has an output terminal along at least one side thereof, and a pitch in an arrangement direction of the output wiring pattern is different from a pitch in an arrangement direction of the output terminal. The element is mounted with the one side inclined with respect to the output wiring pattern, and the output terminal is connected to the output wiring pattern. Further, the electronic printing apparatus of the present invention is an electronic printing apparatus including a substrate provided with an electronic printing element, wherein the substrate includes
An output wiring pattern connected to the electronic printing element is provided, and a semiconductor element having an output terminal connected to the output wiring pattern is mounted, and the semiconductor element has the output terminal along at least one side thereof. Wherein the semiconductor element is mounted such that an angle θ between the one side and the output wiring pattern satisfies 0 ° <θ <90 °. Further, the method for mounting a semiconductor element according to the present invention is a method for mounting a semiconductor element having terminals arranged at a first pitch along at least one side thereof on a substrate provided with a wiring pattern arranged at a second pitch. The method for mounting a semiconductor element to be mounted includes a step of mounting the semiconductor element so that the one side is inclined with respect to the wiring pattern, and connecting the terminal to the wiring pattern. The second pitch is different from the second pitch.

【0007】[0007]

【実施例】[実施例1] 図1は、本発明の半導体素子の実装構造を示す主要平面
図である。同図において回路配線基板2上には出力配線
パターン5、出力端子パターン3、入力配線パターン6
及び入力端子パターン4が形成されている。その回路配
線基板2の所定の位置に半導体素子1が各配線パターン
と位置合わせされて実装されている。半導体素子1は、
ギャングボンディングにより回路配線基板2にインナー
リードボンディングされている。半導体素子1には、出
力端子辺7に沿って出力端子9が装備され、同様に入力
端子辺8に沿って入力端子10が装備されている。出力
端子9及び入力端子10のレイアウトは、出力端子9及
び入力端子10の全てを半導体素子1の1つの辺に集中
させて設けても良いし複数の辺に設けても良い。また本
実施例では、テープキャリアパッケージ(以下TCPと
言う)での実施例として、回路配線基板2の材料はポリ
イミドフィルムを用いたが、セラミック・ガラスセラミ
ック等のセラミック材料やエポキシ樹脂・ガラスエポキ
シ樹脂・フェノール・紙フェノール・ベークライト・紙
ベークライト樹脂等の樹脂材料でもよい。また回路配線
についても片面配線・両面配線またはそれ以上の多層配
線でもよい。半導体素子1は出力端子辺7と回路配線基
板2の出力端子パターン3が角度θをなすように傾けて
実装されている。この時のθの値は、0°<θ<90°
の範囲で回路配線基板2の出力端子パターン3のピッチ
に半導体素子1の出力端子9のピッチが整合するように
定める。このように半導体素子1を回路配線基板2の出
力端子パターン3に対して角度θだけ傾けて実装するこ
とにより、回路配線基板2の出力端子パターン3のピッ
チが半導体素子1の出力端子9のピッチよりも小さい値
をとる場合でも、専用の半導体素子を新たに設計・製作
する必要がない。従って少ない種類の半導体素子で多種
のTCP等の半導体装置及び電子光学装置等の電子装置
を設計・製作することができるため製造コストの削減が
可能である。
[Embodiment 1] FIG. 1 is a main plan view showing a mounting structure of a semiconductor device of the present invention. In the figure, an output wiring pattern 5, an output terminal pattern 3, and an input wiring pattern 6 are provided on a circuit wiring board 2.
And an input terminal pattern 4 are formed. The semiconductor element 1 is mounted at a predetermined position on the circuit wiring board 2 so as to be aligned with each wiring pattern. The semiconductor element 1 is
Inner lead bonding is performed on the circuit wiring board 2 by gang bonding. The semiconductor element 1 is provided with an output terminal 9 along the output terminal side 7, and is similarly provided with an input terminal 10 along the input terminal side 8. The layout of the output terminal 9 and the input terminal 10 may be provided so that all of the output terminal 9 and the input terminal 10 are concentrated on one side of the semiconductor element 1 or may be provided on a plurality of sides. In this embodiment, a polyimide film is used as the material of the circuit wiring board 2 as an example in a tape carrier package (hereinafter referred to as TCP). However, a ceramic material such as ceramic or glass ceramic, or an epoxy resin or a glass epoxy resin -A resin material such as phenol, paper phenol, bakelite, and paper bakelite resin may be used. The circuit wiring may be a single-sided wiring, a double-sided wiring, or a multilayer wiring of more than one side. The semiconductor element 1 is mounted such that the output terminal side 7 and the output terminal pattern 3 of the circuit wiring board 2 are inclined at an angle θ. The value of θ at this time is 0 ° <θ <90 °
Is determined so that the pitch of the output terminals 9 of the semiconductor element 1 matches the pitch of the output terminal patterns 3 of the circuit wiring board 2 within the range described above. By mounting the semiconductor element 1 at an angle θ with respect to the output terminal pattern 3 of the circuit wiring board 2 in this manner, the pitch of the output terminal pattern 3 of the circuit wiring board 2 becomes smaller than the pitch of the output terminal 9 of the semiconductor element 1. Even when the value is smaller than the above, there is no need to newly design and manufacture a dedicated semiconductor element. Therefore, a large number of semiconductor devices such as TCP and electronic devices such as electro-optical devices can be designed and manufactured with a small number of semiconductor elements, so that the manufacturing cost can be reduced.

【0008】[実施例2]図2は、本発明の半導体素子
の実装構造を液晶表示装置(以下LCDと言う)に用い
た一実施例であり、図2aはLCD全体の平面図、図2
bは図2aのA−A’断面図である。図2a及び図2b
においてLCD21の各電極基板には半導体素子を実装
するスペース24が設けてある。この実装スペース24
にはLCDの表示電極につながっている、半導体素子1
用の出力配線パターン25と、同じく半導体素子1用の
入力配線パターン26が装備されている。これら配線パ
ターン群の所定の位置に半導体素子1が位置決めされフ
ェイスダウン実装により実装されている。また入力配線
パターン26にはバス基板23が異方性導電膜(以下A
CFと言う)28により接続されている。端子ピッチの
構成は、本実施例でも、実施例1と同様に次のような端
子ピッチ構成となっている。
[Embodiment 2] FIG. 2 shows an embodiment in which the semiconductor device mounting structure of the present invention is used in a liquid crystal display device (hereinafter referred to as LCD). FIG. 2A is a plan view of the whole LCD.
FIG. 2B is a sectional view taken along line AA ′ of FIG. 2A. 2a and 2b
In each of the electrode substrates of the LCD 21, a space 24 for mounting a semiconductor element is provided. This mounting space 24
Is the semiconductor element 1 connected to the display electrode of the LCD.
And an input wiring pattern 26 for the semiconductor element 1. The semiconductor element 1 is positioned at a predetermined position of the wiring pattern group, and is mounted by face-down mounting. A bus substrate 23 is formed on the input wiring pattern 26 by an anisotropic conductive film (hereinafter referred to as A).
(Referred to as CF) 28. The configuration of the terminal pitch is also the same as that of the first embodiment in the following terminal pitch configuration in this embodiment.

【0009】LCDの表示部の表示パターン27のピッ
チPpは、半導体素子1の出力端子9のピッチよりも小
さいピッチとなっているが、半導体素子1を斜めに傾け
て実装することにより、出力端子ピッチの更に小さい半
導体素子を使用することなく電子装置を製作することが
できた。本実施例では、電子表示素子としてLCDを用
いたが、プラズマディスプレイ、EL(エレクトロルミ
ネッセンス)ディスプレイ、光電管ディスプレイ、LE
Dディスプレイ等でも同様に本実施例の半導体素子の実
装構造を用いることが可能である。
Although the pitch Pp of the display pattern 27 of the display section of the LCD is smaller than the pitch of the output terminals 9 of the semiconductor element 1, the output terminals are inclined by mounting the semiconductor element 1 at an angle. An electronic device could be manufactured without using a semiconductor element having a smaller pitch. In this embodiment, an LCD is used as an electronic display element. However, a plasma display, an EL (electroluminescence) display, a photoelectric tube display, and an LE
Similarly, the mounting structure of the semiconductor element of this embodiment can be used for a D display or the like.

【0010】[実施例3]図3は、本発明の半導体素子
の実装構造を感熱式電子印字装置(以下電子印字装置と
言う)に用いた一実施例であり、図3aは電子印字装置
全体の平面図、図3bは図3aのB−B’断面図であ
る。実施例2と同様に本発明の半導体素子の実装構造を
用いている。
[Embodiment 3] FIG. 3 shows an embodiment in which the semiconductor element mounting structure of the present invention is used in a thermal electronic printing apparatus (hereinafter referred to as an electronic printing apparatus). 3b is a sectional view taken along the line BB 'of FIG. 3a. As in the second embodiment, the semiconductor element mounting structure of the present invention is used.

【0011】[0011]

【発明の効果】以上説明したように本発明の半導体素子
の実装構造を用いることにより、安価で生産性の高い電
子光学装置や電子印字装置等の電子機器を提供すること
が可能となる。
As described above, by using the semiconductor element mounting structure of the present invention, it is possible to provide inexpensive electronic devices such as an electronic optical device and an electronic printing device with high productivity.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体素子の実装構造の一実施例を示
す図。
FIG. 1 is a diagram showing one embodiment of a mounting structure of a semiconductor device of the present invention.

【図2】本発明の半導体素子の実装構造の一実施例を示
す図。
FIG. 2 is a view showing one embodiment of a mounting structure of a semiconductor element of the present invention.

【図3】本発明の半導体素子の実装構造の一実施例を示
す図。
FIG. 3 is a diagram showing one embodiment of a mounting structure of a semiconductor element of the present invention.

【図4】従来の半導体素子の実装構造の実施例を示す
図。
FIG. 4 is a diagram showing an embodiment of a conventional semiconductor element mounting structure.

【符号の説明】[Explanation of symbols]

1.半導体素子 2.回路配線基板 3.回路配線基板の出力端子パターン 4.回路配線基板の入力端子パターン 5.出力配線パターン 6.入力配線パターン 7.出力端子辺 8.入力端子辺 9.半導体素子の出力端子 10.半導体素子の入力端子 21.液晶表示素子 22.電子印字素子 23.バス基板 24.実装スペース 25.出力配線パターン 26.入力配線パターン 27.表示パターン 28.異方性導電膜(ACF) 1. Semiconductor element 2. Circuit wiring board 3. 3. Output terminal pattern of circuit wiring board 4. Input terminal pattern of circuit wiring board Output wiring pattern 6. Input wiring pattern 7. 7. Output terminal side 8. Input terminal side 9. Output terminal of semiconductor device Input terminal of semiconductor element 21. Liquid crystal display device 22. Electronic printing element 23. Bus board 24. Mounting space 25. Output wiring pattern 26. Input wiring pattern 27. Display pattern 28. Anisotropic conductive film (ACF)

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H05K 1/18 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/60 H05K 1/18

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】表示電極が設けられる基板を備える液晶表
示装置において、 前記基板には、前記表示電極に接続される出力配線パタ
ーンが設けられるとともに、前記出力配線パターンに接
続される出力端子を有する半導体素子が実装され、 前記半導体素子は、少なくともその1辺に沿って前記出
力端子を有しており、 前記半導体素子は、前記1辺と前記出力配線パターンと
がなす角度θが0°<θ<90°となるように実装され
ていることを特徴とする液晶表示装置。
1. A liquid crystal display device comprising a substrate provided with a display electrode, wherein the substrate has an output wiring pattern connected to the display electrode and has an output terminal connected to the output wiring pattern. A semiconductor element is mounted, the semiconductor element has the output terminal along at least one side thereof, and the semiconductor element has an angle θ between the one side and the output wiring pattern of 0 ° <θ A liquid crystal display device which is mounted so as to be <90 °.
【請求項2】表示電極が設けられる基板を備える液晶表
示装置において、 前記基板には、出力配線パターンが設けられるととも
に、半導体素子が実装され、 前記出力配線パターンは、前記表示電極に接続され、 前記半導体素子は、少なくともその1辺に沿って出力端
子を有し、 前記出力配線パターンの配列方向のピッチと、前記出力
端子の配列方向のピッチとは異なっており、 前記半導体素子は、前記出力配線パターンに対して前記
1辺を傾けて実装されており、 前記出力端子は、前記出力配線パターンに接続されるこ
とを特徴とする液晶表示装置。
2. A liquid crystal display device comprising a substrate provided with a display electrode, wherein the substrate is provided with an output wiring pattern, a semiconductor element is mounted, and the output wiring pattern is connected to the display electrode. The semiconductor element has an output terminal along at least one side thereof, and a pitch in an arrangement direction of the output wiring pattern is different from a pitch in an arrangement direction of the output terminal. The liquid crystal display device, wherein the one side is mounted with respect to a wiring pattern, and the output terminal is connected to the output wiring pattern.
【請求項3】電子印字素子が設けられる基板を備える電
子印字装置において、 前記基板には、前記電子印字素子に接続される出力配線
パターンが設けられるとともに、前記出力配線パターン
に接続される出力端子を有する半導体素子が実装され、 前記半導体素子は、少なくともその1辺に沿って前記出
力端子を有しており、前記半導体素子は、前記1辺と前
記出力配線パターンとがなす角度θが0°<θ<90°
となるように実装されていることを特徴とする電子印字
装置。
3. An electronic printing apparatus comprising a substrate provided with an electronic printing element, wherein the substrate is provided with an output wiring pattern connected to the electronic printing element and an output terminal connected to the output wiring pattern. Wherein the semiconductor element has the output terminal along at least one side thereof, and the semiconductor element has an angle θ between the one side and the output wiring pattern of 0 °. <Θ <90 °
An electronic printing apparatus characterized by being mounted so as to be as follows.
【請求項4】少なくともその1辺に沿って第1のピッチ
で配列された端子を有する半導体素子を、第2のピッチ
で配列された配線パターンが設けられた基板に実装する
半導体素子の実装方法において、 前記1辺が前記配線パターンに対して傾くように前記半
導体素子を実装し、前記端子を前記配線パターンに接続
する工程を具備し、 前記第1のピッチと前記第2のピッチとは互いに異なっ
ていることを特徴とする半導体素子の実装方法。
4. A method of mounting a semiconductor element having a semiconductor element having terminals arranged at a first pitch along at least one side thereof on a substrate provided with a wiring pattern arranged at a second pitch. A step of mounting the semiconductor element such that the one side is inclined with respect to the wiring pattern, and connecting the terminal to the wiring pattern, wherein the first pitch and the second pitch are mutually A method of mounting a semiconductor element, which is different.
JP23382992A 1992-09-01 1992-09-01 Liquid crystal display device, electronic printing device, and semiconductor element mounting method Expired - Fee Related JP3269128B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23382992A JP3269128B2 (en) 1992-09-01 1992-09-01 Liquid crystal display device, electronic printing device, and semiconductor element mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23382992A JP3269128B2 (en) 1992-09-01 1992-09-01 Liquid crystal display device, electronic printing device, and semiconductor element mounting method

Publications (2)

Publication Number Publication Date
JPH0685000A JPH0685000A (en) 1994-03-25
JP3269128B2 true JP3269128B2 (en) 2002-03-25

Family

ID=16961220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23382992A Expired - Fee Related JP3269128B2 (en) 1992-09-01 1992-09-01 Liquid crystal display device, electronic printing device, and semiconductor element mounting method

Country Status (1)

Country Link
JP (1) JP3269128B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665840B1 (en) * 2004-12-10 2007-01-09 삼성전자주식회사 Memory module of daisy-chain structure and method for fabricating the same
JP2007129046A (en) * 2005-11-02 2007-05-24 Murata Mfg Co Ltd Mounting structure of capacitor array
JP5164547B2 (en) * 2007-12-12 2013-03-21 三菱電機株式会社 Liquid crystal display
WO2014024440A1 (en) * 2012-08-08 2014-02-13 シャープ株式会社 Display device

Also Published As

Publication number Publication date
JPH0685000A (en) 1994-03-25

Similar Documents

Publication Publication Date Title
US20060268213A1 (en) Low-cost flexible film package module and method of manufacturing the same
US20070034402A1 (en) Tape substrate, tape package and flat panel display using same
US4927491A (en) Method of bonding IC unit
US7420821B2 (en) Electronic module and driving circuit board therefor
EP0466376B1 (en) Driver circuit package for liquid crystal display
EP0735807B1 (en) Electric-circuit board for a display apparatus
JP3645172B2 (en) Semiconductor integrated circuit device mounting substrate
JP3269128B2 (en) Liquid crystal display device, electronic printing device, and semiconductor element mounting method
US5555116A (en) Liquid crystal display having adjacent electrode terminals set equal in length
JP3067038B2 (en) Connection terminal arrangement structure of electronic components, tape carrier package, and liquid crystal display device using the tape carrier package
CN109192738B (en) Electronic device
JP2920843B2 (en) Liquid crystal display
JPH05173166A (en) Liquid crystal display device
EP0333931A2 (en) A driving method for a flat panel display apparatus and the flat panel display apparatus
JP3013433B2 (en) Wiring connection structure and electro-optical device
JP2003289087A (en) Wiring board, semiconductor device, its manufacturing method, panel module, and electronic apparatus
KR20010045248A (en) Chip on flexible circuit having multi-layered interconnections and LCD module having the same
JPH1093210A (en) Flexible circuit board and liquid crystal display unit
WO2007142065A1 (en) Display
JPH1073838A (en) Flexible circuit board and liquid crystal display device
JPH06224254A (en) Packaging electrode and connection method therefor
JP2004177578A (en) Electronic module
JP2005236123A (en) Ic connection structure and liquid crystal display device
JPH07239479A (en) Liquid crystal display element
JPS62283320A (en) Electronic connecting device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees