JP3123941B2 - 直交信号復調用ベースバンド信号処理回路 - Google Patents
直交信号復調用ベースバンド信号処理回路Info
- Publication number
- JP3123941B2 JP3123941B2 JP09103092A JP10309297A JP3123941B2 JP 3123941 B2 JP3123941 B2 JP 3123941B2 JP 09103092 A JP09103092 A JP 09103092A JP 10309297 A JP10309297 A JP 10309297A JP 3123941 B2 JP3123941 B2 JP 3123941B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- quadrature
- circuit
- frequency correction
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は直交信号復調用ベー
スバンド信号処理回路に関し、特に移動体無線等に使用
する直交変調信号の受信状態の安定化用の復調周波数補
正機能を有する直交信号復調用ベースバンド信号処理回
路に関する。
スバンド信号処理回路に関し、特に移動体無線等に使用
する直交変調信号の受信状態の安定化用の復調周波数補
正機能を有する直交信号復調用ベースバンド信号処理回
路に関する。
【０００２】
【従来の技術】この種の直交変調信号を同期検波等の方
式で受信・復調する受信回路は、直交変調信号の受信状
態を安定させ高精度の復調を行うために、受信側の復調
周波数を送信側の変調周波数に高精度で一致させるため
の周波数補正を必要とする。
式で受信・復調する受信回路は、直交変調信号の受信状
態を安定させ高精度の復調を行うために、受信側の復調
周波数を送信側の変調周波数に高精度で一致させるため
の周波数補正を必要とする。
【０００３】従来この周波数補正は、例えば、特開平６
２１６９５７号公報（文献１）記載の従来の直交信号復
調回路のように、局部発振回路の発振周波数を変化させ
ることで行ってきた。このため、局部発振回路用の電圧
制御発振器（ＶＣＯ）の制御回路には、周波数補正専用
にディジタル／アナログ変換器（ＤＡＣ）等のＶＣＯ周
辺回路を必要とした。
２１６９５７号公報（文献１）記載の従来の直交信号復
調回路のように、局部発振回路の発振周波数を変化させ
ることで行ってきた。このため、局部発振回路用の電圧
制御発振器（ＶＣＯ）の制御回路には、周波数補正専用
にディジタル／アナログ変換器（ＤＡＣ）等のＶＣＯ周
辺回路を必要とした。
【０００４】近時、高機能化、小型軽量化が著しい移動
体無線等の携帯無線端末では、操作性向上の観点から電
源である小型電池の充電間隔をできるだけ延長するため
消費電力の削滅が必項条件である。特に待ち受け受信時
の受信時間を延長することに各社が技術を競っている。
このため、待ち受け受信時の消費電力をできる限り低減
する必要がある。消費電力の低減のための有効な手段と
して回路の削滅、特にアナログ回路の削滅がある。
体無線等の携帯無線端末では、操作性向上の観点から電
源である小型電池の充電間隔をできるだけ延長するため
消費電力の削滅が必項条件である。特に待ち受け受信時
の受信時間を延長することに各社が技術を競っている。
このため、待ち受け受信時の消費電力をできる限り低減
する必要がある。消費電力の低減のための有効な手段と
して回路の削滅、特にアナログ回路の削滅がある。
【０００５】一般的な移動体端末は、受信方式としてへ
テロダイン検波方式を採用しており、ＲＦ周波数をＩＦ
周波数にダウンコンバージョンするための第１ＰＬＬ回
路と、ＩＦ周波数をべ一スバンド周波数にダウンコンバ
ージョンする第２ＰＬＬ回路との２つのＰＬＬ回路を備
える。
テロダイン検波方式を採用しており、ＲＦ周波数をＩＦ
周波数にダウンコンバージョンするための第１ＰＬＬ回
路と、ＩＦ周波数をべ一スバンド周波数にダウンコンバ
ージョンする第２ＰＬＬ回路との２つのＰＬＬ回路を備
える。
【０００６】これら２つのＰＬＬ回路の各々は、それぞ
れ独立のＶＣＯ、すなわち第１ＰＬＬ回路はＲＦ用ＶＣ
Ｏを第２ＰＬＬ回路はＩＦ用ＶＣＯを備える。さらに、
上述の周波数補正を必要とする場合は、これら第１ＰＬ
Ｌ回路，第２ＰＬＬ回路とは独立してＰＬＬのリファレ
ンス周波数を発生する基準発振回路の微調整用の回路を
必要とする。上記基準発振回路は一般に温度補償した電
圧制御水晶発振回路（ＶＣＴＣＸＯ）を用い、その微調
整用回路としてＤＡＣ等の大規模アナログ回路を用い
る。したがって、アナログ回路が増加し、消費電力が増
えるという問題があった。
れ独立のＶＣＯ、すなわち第１ＰＬＬ回路はＲＦ用ＶＣ
Ｏを第２ＰＬＬ回路はＩＦ用ＶＣＯを備える。さらに、
上述の周波数補正を必要とする場合は、これら第１ＰＬ
Ｌ回路，第２ＰＬＬ回路とは独立してＰＬＬのリファレ
ンス周波数を発生する基準発振回路の微調整用の回路を
必要とする。上記基準発振回路は一般に温度補償した電
圧制御水晶発振回路（ＶＣＴＣＸＯ）を用い、その微調
整用回路としてＤＡＣ等の大規模アナログ回路を用い
る。したがって、アナログ回路が増加し、消費電力が増
えるという問題があった。
【０００７】消費電力を削滅するため、周波数補正をデ
ィジタル処理で行えば、上述のＤＡＣ等の大規模のアナ
ログ回路が不必要になる。
ィジタル処理で行えば、上述のＤＡＣ等の大規模のアナ
ログ回路が不必要になる。
【０００８】この基本原理は次の通りである。ディジタ
ル信号処理で行うために、直交変調信号の特性を利用
し、ベースバンド周波数にダウンコンバージョンしたベ
ースバンド信号を直交検波し以下の演算を行う。
ル信号処理で行うために、直交変調信号の特性を利用
し、ベースバンド周波数にダウンコンバージョンしたベ
ースバンド信号を直交検波し以下の演算を行う。
【０００９】 Ｉ＝Ｉ’ｃｏｓθ−Ｑ’ｓｉｎθ・・・・・・・・・・・・・・・（１ａ） Ｑ＝Ｉ’ｓｉｎθ＋Ｑ’ｃｏｓθ・・・・・・・・・・・・・・・（１ｂ） ここで、Ｉ’，Ｑ’は受信直交変調信号の検波信号、ｃ
ｏｓθ，ｓｉｎθは補正周波数信号、Ｉ，Ｑは周波数補
正後の直交変調信号をそれぞれ表す。
ｏｓθ，ｓｉｎθは補正周波数信号、Ｉ，Ｑは周波数補
正後の直交変調信号をそれぞれ表す。
【００１０】なお、一般的には、ＩＦ信号処理回路搭載
ＬＳＩ（ＩＦ用ＬＳＩ）を用いてＩＦからベースバンド
ヘのダウンコンバージョン時に直交検波も同時に行う。
ＬＳＩ（ＩＦ用ＬＳＩ）を用いてＩＦからベースバンド
ヘのダウンコンバージョン時に直交検波も同時に行う。
【００１１】検波信号Ｉ’，Ｑ’は、各々ｓｉｎ２π
ｆ，ｃｏｓ２πｆと定義できる。いま補正周波数をｆｃ
と定義すると、（１ａ），（１ｂ）式は次式のように書
き換えられる。
ｆ，ｃｏｓ２πｆと定義できる。いま補正周波数をｆｃ
と定義すると、（１ａ），（１ｂ）式は次式のように書
き換えられる。
【００１２】 Ｉ＝ｓｉｎ２πｆｃｏｓ２πｆｃ−ｃｏｓ２πｆｓｉｎ２πｆｃ・（２ａ） Ｑ＝ｓｉｎ２πｆｓｉｎ２πｆｃ＋ｃｏｓ２πｆｃｏｓ２πｆｃ・（２ｂ） 三角関数加法定埋より、（２ａ），（２ｂ）式は次式の
ように変換され、ｆｃ分の検波周波数の変化が発生す
る。
ように変換され、ｆｃ分の検波周波数の変化が発生す
る。
【００１３】 Ｉ＝ｓｉｎ２π（ｆ−ｆｃ）・・・・・・・・・・・・・・・・・（３ａ） Ｑ＝ｃｏｓ２π（ｆ−ｆｃ）・・・・・・・・・・・・・・・・・（３ｂ） このことを利用し、ディジタル化したベースバンド信号
処理回路にて周波数補正を行えば、従来必要であった第
２ＶＣＯの周辺回路を削滅できる。
処理回路にて周波数補正を行えば、従来必要であった第
２ＶＣＯの周辺回路を削滅できる。
【００１４】従来の直交信号復調用ベースバンド信号処
理回路をブロックで示す図６を参照すると、この図に示
す従来の直交信号復調用ベースバンド信号処理回路は、
Ｉ，Ｑアナログ入力信号Ｉ，Ｑの各々をディジタルＩ，
Ｑ信号ＩＤ，ＱＤに変換する１ビットΔΣ型のアナログ
ディジタル変換器（ＡＤＣ）１，２と、ディジタルＩ，
Ｑ信号ＩＤ，ＱＤを間引き第１間引き信号ＩＭ，ＱＭを
出力する第１間引きフイルタ３，４と、第１間引き信号
ＩＭ，ＱＭを間引きディジタル出力信号ＩＳ，ＱＳを出
力する第２間引きフィルタ５とを備える。
理回路をブロックで示す図６を参照すると、この図に示
す従来の直交信号復調用ベースバンド信号処理回路は、
Ｉ，Ｑアナログ入力信号Ｉ，Ｑの各々をディジタルＩ，
Ｑ信号ＩＤ，ＱＤに変換する１ビットΔΣ型のアナログ
ディジタル変換器（ＡＤＣ）１，２と、ディジタルＩ，
Ｑ信号ＩＤ，ＱＤを間引き第１間引き信号ＩＭ，ＱＭを
出力する第１間引きフイルタ３，４と、第１間引き信号
ＩＭ，ＱＭを間引きディジタル出力信号ＩＳ，ＱＳを出
力する第２間引きフィルタ５とを備える。
【００１５】第２間引きフィルタ５の構成をブロックで
示す図７を参照すると、この第２間引きフィルタ５は、
３６ワードのデータＲＡＭ５１，５２と、係数ＲＯＭ５
３と、加算回路５４と、乗算回路５５と、加算回路５６
と、データＲＡＭ５１，５２係数ＲＯＭ５３の各々の出
力信号をそれぞれ一時保持するラッチ回路Ｌ５２，Ｌ５
３，Ｌ５５と、加算回路５４の出力信号を一時保持する
ラッチ回路Ｌ５４と、乗算回路５５の出力信号を一時保
持するラッチ回路Ｌ５６と、加算回路５６の出力信号を
一時保持するラッチ回路Ｌ５７とを備える。
示す図７を参照すると、この第２間引きフィルタ５は、
３６ワードのデータＲＡＭ５１，５２と、係数ＲＯＭ５
３と、加算回路５４と、乗算回路５５と、加算回路５６
と、データＲＡＭ５１，５２係数ＲＯＭ５３の各々の出
力信号をそれぞれ一時保持するラッチ回路Ｌ５２，Ｌ５
３，Ｌ５５と、加算回路５４の出力信号を一時保持する
ラッチ回路Ｌ５４と、乗算回路５５の出力信号を一時保
持するラッチ回路Ｌ５６と、加算回路５６の出力信号を
一時保持するラッチ回路Ｌ５７とを備える。
【００１６】この従来の直交信号復調用ベースバンド信
号処理回路は、図示のように、よく知られたオーバサン
プリング型ＡＤＣを用いて構成されている。一例とし
て、第１間引きフィルタは１６タップ３段の櫛型フィル
タを用い、ディジタルＩ，Ｑ信号ＩＤ，ＱＤを１／１６
に間引いて、第１間引き信号ＩＭ，ＱＭを生成する。第
２間引きフィルタは、直線位相の４８タップのＦＩＲ型
フィルタを用い、第１間引き信号ＩＭ，ＱＭを１／３に
間引いて、間引きディジタル出力信号ＩＳ，ＱＳを生成
する。したがって、この例では４８倍のオーバサンプリ
ング型ＡＤＣとなる。この構成にて（３ａ），（３ｂ）
式の演算を実現すれば良い。
号処理回路は、図示のように、よく知られたオーバサン
プリング型ＡＤＣを用いて構成されている。一例とし
て、第１間引きフィルタは１６タップ３段の櫛型フィル
タを用い、ディジタルＩ，Ｑ信号ＩＤ，ＱＤを１／１６
に間引いて、第１間引き信号ＩＭ，ＱＭを生成する。第
２間引きフィルタは、直線位相の４８タップのＦＩＲ型
フィルタを用い、第１間引き信号ＩＭ，ＱＭを１／３に
間引いて、間引きディジタル出力信号ＩＳ，ＱＳを生成
する。したがって、この例では４８倍のオーバサンプリ
ング型ＡＤＣとなる。この構成にて（３ａ），（３ｂ）
式の演算を実現すれば良い。
【００１７】ここで考慮すべき問題が２つ有る。第１の
問題は、（１ａ），（１ｂ）式から明らかなように周波
数補正には乗算回路を必要とする。このためデイジタル
回路としては、回路規模が増加する。
問題は、（１ａ），（１ｂ）式から明らかなように周波
数補正には乗算回路を必要とする。このためデイジタル
回路としては、回路規模が増加する。
【００１８】第２の問題は、ＡＤＣには通常オフセット
が存在し、オーバサンプリング型も同様であることであ
る。（１ａ），（１ｂ）〜（３ａ），（３ｂ）式より明
らかなように、オフセットが生じた場合オフセット信号
も周波数補正されてしまいノイズとして現れる。
が存在し、オーバサンプリング型も同様であることであ
る。（１ａ），（１ｂ）〜（３ａ），（３ｂ）式より明
らかなように、オフセットが生じた場合オフセット信号
も周波数補正されてしまいノイズとして現れる。
【００１９】
【発明が解決しようとする課題】上述した従来の直交信
号復調用ベースバンド信号処理回路は、ベースバンド信
号処理回路をオーバサンプリング型ＡＤＣを用いて構成
しているが、所要の周波数補正演算の実施には回路規模
の大きい乗算回路を必要とし、全体の回路規模が増大す
るという欠点があった。
号復調用ベースバンド信号処理回路は、ベースバンド信
号処理回路をオーバサンプリング型ＡＤＣを用いて構成
しているが、所要の周波数補正演算の実施には回路規模
の大きい乗算回路を必要とし、全体の回路規模が増大す
るという欠点があった。
【００２０】また、ＡＤＣに本質的に存在するオフセッ
トが生じた場合オフセット信号も周波数補正されてしま
いノイズとして現れるという欠点があった。
トが生じた場合オフセット信号も周波数補正されてしま
いノイズとして現れるという欠点があった。
【００２１】本発明の目的は、大規模なアナログ回路を
削滅して回路規模を低減し、低消費電力の移動帯携帯無
線端末の実現が可能な直交信号復調用ベースバンド信号
処理回路を提供することにある。
削滅して回路規模を低減し、低消費電力の移動帯携帯無
線端末の実現が可能な直交信号復調用ベースバンド信号
処理回路を提供することにある。
【００２２】
【課題を解決するための手段】本発明の直交信号復調用
ベースバンド信号処理回路は、同相信号とこの同相信号
と直交する直交信号とから成る直交変調信号を受信し中
間周波信号をダウンコンバージョンして生成したベース
バンド信号の供給を受け、このベースバンド信号の前記
同相信号と前記直交信号とを予め定めた周波数でサンプ
リングした後アナログディジタル変換するアナログディ
ジタル変換回路を備え、前記ベースバンド信号を直交検
波しこの直交検波信号に受信した前記直交変調信号の変
調周波数と前記直交変調信号を復調した復調信号の周波
数とを一致させるための周波数補正を行うことにより前
記直交変調信号を同期検波方式で復調する直交信号復調
用ベースバンド信号処理回路において、前記ベースバン
ド信号を直交検波し次式の演算を行って前記周波数補正
を行う直交検波演算回路を備え、前記直交検波演算回路
が、第１のサンプリング周期で前記同相信号，前記直交
信号の各々をディジタル同相信号，ディジタル直交信号
にそれぞれ変換する第１，第２の１ビットΔΣ型のアナ
ログディジタル変換器と、前記ディジタル同相信号，デ
ィジタル直交信号の各々を前記第１のサンプリング周期
より長い第２のサンプリング周期で間引きそれぞれ第１
間引き同相信号，第１間引き直交信号を出力する第１，
第２の第１間引きフイルタと、前記周波数補正用の補正
値の供給を受け周波数補正信号を生成する正弦／余弦発
生回路と、前記周波数補正信号の供給に応答して前記第
１間引き同相信号，第１間引き直交信号の各々に所定の
周波数補正演算を行い補正第１間引き同相信号，補正第
１間引き直交信号を生成し、これら補正第１間引き同相
信号，補正第１間引き直交信号の各々を第２のサンプリ
ング周期より長い第３のサンプリング周期で間引きディ
ジタル同相出力信号，ディジタル直交出力信号の各々を
出力する第２間引きフィルタとを備えて構成されてい
る。 Ｉ＝Ｉ’ｃｏｓθ−Ｑ’ｓｉｎθ Ｑ＝Ｉ’ｓｉｎθ＋Ｑ’ｃｏｓθ ここで、Ｉ’，Ｑ’は受信直交変調信号の検波信号、ｃ
ｏｓθ，ｓｉｎθは補正周波数信号、Ｉ，Ｑは周波数補
正後の直交変調信号、θ＝２πｆｃ、ｆｃは補正周波
数。
ベースバンド信号処理回路は、同相信号とこの同相信号
と直交する直交信号とから成る直交変調信号を受信し中
間周波信号をダウンコンバージョンして生成したベース
バンド信号の供給を受け、このベースバンド信号の前記
同相信号と前記直交信号とを予め定めた周波数でサンプ
リングした後アナログディジタル変換するアナログディ
ジタル変換回路を備え、前記ベースバンド信号を直交検
波しこの直交検波信号に受信した前記直交変調信号の変
調周波数と前記直交変調信号を復調した復調信号の周波
数とを一致させるための周波数補正を行うことにより前
記直交変調信号を同期検波方式で復調する直交信号復調
用ベースバンド信号処理回路において、前記ベースバン
ド信号を直交検波し次式の演算を行って前記周波数補正
を行う直交検波演算回路を備え、前記直交検波演算回路
が、第１のサンプリング周期で前記同相信号，前記直交
信号の各々をディジタル同相信号，ディジタル直交信号
にそれぞれ変換する第１，第２の１ビットΔΣ型のアナ
ログディジタル変換器と、前記ディジタル同相信号，デ
ィジタル直交信号の各々を前記第１のサンプリング周期
より長い第２のサンプリング周期で間引きそれぞれ第１
間引き同相信号，第１間引き直交信号を出力する第１，
第２の第１間引きフイルタと、前記周波数補正用の補正
値の供給を受け周波数補正信号を生成する正弦／余弦発
生回路と、前記周波数補正信号の供給に応答して前記第
１間引き同相信号，第１間引き直交信号の各々に所定の
周波数補正演算を行い補正第１間引き同相信号，補正第
１間引き直交信号を生成し、これら補正第１間引き同相
信号，補正第１間引き直交信号の各々を第２のサンプリ
ング周期より長い第３のサンプリング周期で間引きディ
ジタル同相出力信号，ディジタル直交出力信号の各々を
出力する第２間引きフィルタとを備えて構成されてい
る。 Ｉ＝Ｉ’ｃｏｓθ−Ｑ’ｓｉｎθ Ｑ＝Ｉ’ｓｉｎθ＋Ｑ’ｃｏｓθ ここで、Ｉ’，Ｑ’は受信直交変調信号の検波信号、ｃ
ｏｓθ，ｓｉｎθは補正周波数信号、Ｉ，Ｑは周波数補
正後の直交変調信号、θ＝２πｆｃ、ｆｃは補正周波
数。
【００２３】Ｉ＝Ｉ’ｃｏｓθ−Ｑ’ｓｉｎθ Ｑ＝Ｉ’ｓｉｎθ＋Ｑ’ｃｏｓθ ここで、Ｉ’，Ｑ’は受信直交変調信号の検波信号、ｃ
ｏｓθ，ｓｉｎθは補正周波数信号、Ｉ，Ｑは周波数補
正後の直交変調信号、θ＝２πｆｃ、ｆｃは補正周波
数。
ｏｓθ，ｓｉｎθは補正周波数信号、Ｉ，Ｑは周波数補
正後の直交変調信号、θ＝２πｆｃ、ｆｃは補正周波
数。
【００２４】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図６と共通の構成要素には共通の文字／数字を用いて
ブロックで示す図１を参照すると、この図に示す本実施
の形態の直交信号復調用ベースバンド信号処理回路は、
従来と共通の１ビットΔΣ型のアナログディジタル変換
器（ＡＤＣ）１，２と、第１間引きフイルタ３，４とに
加えて、ディジタルＩ，Ｑ信号ＩＤ，ＱＤの各々のオフ
セット値ＩＯ，ＱＯを丸めそれぞれ丸め信号ＩＲ，ＱＲ
を生成するΔΣ型の丸め回路６，７と、周波数補正値Ｆ
Ｃの供給を受け周波数補正演算すなわちｓｉｎ／ｃｏｓ
信号ＦＳを生成する正弦／余弦発生回路８と、第２間引
きフィルタ５の代わりに丸め信号ＩＲ，ＱＲの供給に応
答して所定のオフセット補正を実施するとともにｓｉｎ
／ｃｏｓ信号ＦＳの供給に応答して所定の周波数補正を
行う第２間引きフィルタ５Ａを備える。
を図６と共通の構成要素には共通の文字／数字を用いて
ブロックで示す図１を参照すると、この図に示す本実施
の形態の直交信号復調用ベースバンド信号処理回路は、
従来と共通の１ビットΔΣ型のアナログディジタル変換
器（ＡＤＣ）１，２と、第１間引きフイルタ３，４とに
加えて、ディジタルＩ，Ｑ信号ＩＤ，ＱＤの各々のオフ
セット値ＩＯ，ＱＯを丸めそれぞれ丸め信号ＩＲ，ＱＲ
を生成するΔΣ型の丸め回路６，７と、周波数補正値Ｆ
Ｃの供給を受け周波数補正演算すなわちｓｉｎ／ｃｏｓ
信号ＦＳを生成する正弦／余弦発生回路８と、第２間引
きフィルタ５の代わりに丸め信号ＩＲ，ＱＲの供給に応
答して所定のオフセット補正を実施するとともにｓｉｎ
／ｃｏｓ信号ＦＳの供給に応答して所定の周波数補正を
行う第２間引きフィルタ５Ａを備える。
【００２５】本実施の形態の回路は、従来と同様にオー
バサンプリング型ＡＤＣを用いて構成され、第１間引き
フィルタ３，４は１６タップ３段の櫛型フィルタを用
い、ディジタルＩ，Ｑ信号ＩＤ，ＱＤを１／１６に間引
いて、第１間引き信号ＩＭ，ＱＭを生成する。第２間引
きフィルタ５Ａは、直線位相の３６タップのＦＩＲ型フ
ィルタを用い、第１間引き信号ＩＭ，ＱＭを１／３に間
引いて、間引きディジタル出力信号ＩＳ，ＱＳを生成す
る。したがって、４８倍のオーバサンプリング型ＡＤＣ
となる。
バサンプリング型ＡＤＣを用いて構成され、第１間引き
フィルタ３，４は１６タップ３段の櫛型フィルタを用
い、ディジタルＩ，Ｑ信号ＩＤ，ＱＤを１／１６に間引
いて、第１間引き信号ＩＭ，ＱＭを生成する。第２間引
きフィルタ５Ａは、直線位相の３６タップのＦＩＲ型フ
ィルタを用い、第１間引き信号ＩＭ，ＱＭを１／３に間
引いて、間引きディジタル出力信号ＩＳ，ＱＳを生成す
る。したがって、４８倍のオーバサンプリング型ＡＤＣ
となる。
【００２６】本実施の形態では、（１ａ），（１ｂ）式
の補正演算を第１間引きフィルタ３，４の出力の第１間
引き信号ＩＭ，ＱＭに対し、第２間引きフィルタ５Ａの
入力側で行う。
の補正演算を第１間引きフィルタ３，４の出力の第１間
引き信号ＩＭ，ＱＭに対し、第２間引きフィルタ５Ａの
入力側で行う。
【００２７】第２間引きフィルタ５Ａの構成を図７と共
通の構成要素には共通の文字／数字を用いてブロックで
示す図２を参照すると、この第２間引きフィルタ５は、
従来と共通の３６ワードのデータＲＡＭ５１，５２と、
係数ＲＯＭ５３と、加算回路５４と、乗算回路５５と、
加算回路５６と、ラッチ回路Ｌ５２〜Ｌ５７とに加えて
Ｉ，Ｑ各３ワード計６ワードの第１間引き信号ＩＭ，Ｑ
Ｍを一時保持するラッチ回路Ｌ５１と、データＲＡＭ５
１の出力とラッチＬ５１の出力とのいずれか一方を選択
する選択回路Ｓ５１と、データＲＡＭ５２の出力と丸め
信号ＩＲ／ＱＲとのいずれか一方を選択する選択回路Ｓ
５２と、係数ＲＯＭ５３の出力とｓｉｎ／ｃｏｓ信号Ｆ
とのいずれか一方を選択する選択回路Ｓ５３とを備え
る。
通の構成要素には共通の文字／数字を用いてブロックで
示す図２を参照すると、この第２間引きフィルタ５は、
従来と共通の３６ワードのデータＲＡＭ５１，５２と、
係数ＲＯＭ５３と、加算回路５４と、乗算回路５５と、
加算回路５６と、ラッチ回路Ｌ５２〜Ｌ５７とに加えて
Ｉ，Ｑ各３ワード計６ワードの第１間引き信号ＩＭ，Ｑ
Ｍを一時保持するラッチ回路Ｌ５１と、データＲＡＭ５
１の出力とラッチＬ５１の出力とのいずれか一方を選択
する選択回路Ｓ５１と、データＲＡＭ５２の出力と丸め
信号ＩＲ／ＱＲとのいずれか一方を選択する選択回路Ｓ
５２と、係数ＲＯＭ５３の出力とｓｉｎ／ｃｏｓ信号Ｆ
とのいずれか一方を選択する選択回路Ｓ５３とを備え
る。
【００２８】次に、図１，図２を参照して本実施の形態
の動作について説明すると、本実施の形態は上述した周
波数補正演算における乗算回路の必要性とＡＤＣのオフ
セットとの２つの問題を解決し、ディジタル信号処理に
よる周波数補正を実現するものである。
の動作について説明すると、本実施の形態は上述した周
波数補正演算における乗算回路の必要性とＡＤＣのオフ
セットとの２つの問題を解決し、ディジタル信号処理に
よる周波数補正を実現するものである。
【００２９】まず第１の問題について考察すると、（１
ａ），（１ｂ）式は乗算を必要とするため、当然乗算回
路を必要とする。従来の第１間引きフィルタ，第２間引
きフィルタから成るベースバンド信号処理回路において
新たに乗算回路を設けるには回路に与えるインパクトが
非常に大きく、また消費電力的にも不利である。このた
め、新たに乗算回路を設けることなく実現したい。そこ
で、従来の第２間引きフィルタ５の乗算回路５５を共用
して所要の演算を行うことを検討する。
ａ），（１ｂ）式は乗算を必要とするため、当然乗算回
路を必要とする。従来の第１間引きフィルタ，第２間引
きフィルタから成るベースバンド信号処理回路において
新たに乗算回路を設けるには回路に与えるインパクトが
非常に大きく、また消費電力的にも不利である。このた
め、新たに乗算回路を設けることなく実現したい。そこ
で、従来の第２間引きフィルタ５の乗算回路５５を共用
して所要の演算を行うことを検討する。
【００３０】乗算回路５５を周波数補正用の乗算に利用
する場合は、データの流れを考慮すると二通りの実現方
法、すなわち、周波数補正を第１間引きフィルタの出力
に対し行う方法と、第２間引きフィル夕の出力に対して
行う方法とが考えられる。
する場合は、データの流れを考慮すると二通りの実現方
法、すなわち、周波数補正を第１間引きフィルタの出力
に対し行う方法と、第２間引きフィル夕の出力に対して
行う方法とが考えられる。
【００３１】第１の間引きフィルタの出力に対して周波
数補正を行う場合は、サンプリングレートが、第２間引
きフィルタのサンプリングレートより速いため、多くの
周波数補正演算を必要とする。このため演算量を考える
と第２間引きフィルタの出力で行う方が有利である。し
かし第２間引きフィルタの出力で周波数補正を行う場合
はその補正結果が第２間引きフィルタのフィルタ特性の
影響を受けてしまうという問題がある。というのは、オ
ーバサンプリング型ＡＤＣでは、第１間引きフィルタ
は、通過域から阻止域に緩やかに特性が変化する櫛形特
性のフィルタを用い、第２間引きフィルタは急峻な過渡
域特性を持つローパスフィルタを用いる。このため第２
間引きフィルタの出力に対し上記補正を実施すると、過
渡域では阻止域の周波数に対し補正を掛け通過域信号と
してしまう。また逆に通過域の信号に補正を掛け阻止域
の信号としまう。このため第２間引きフィルタの特性が
周波数補正を実施したことにより大きく変化してしま
う。これは大きな問題である。
数補正を行う場合は、サンプリングレートが、第２間引
きフィルタのサンプリングレートより速いため、多くの
周波数補正演算を必要とする。このため演算量を考える
と第２間引きフィルタの出力で行う方が有利である。し
かし第２間引きフィルタの出力で周波数補正を行う場合
はその補正結果が第２間引きフィルタのフィルタ特性の
影響を受けてしまうという問題がある。というのは、オ
ーバサンプリング型ＡＤＣでは、第１間引きフィルタ
は、通過域から阻止域に緩やかに特性が変化する櫛形特
性のフィルタを用い、第２間引きフィルタは急峻な過渡
域特性を持つローパスフィルタを用いる。このため第２
間引きフィルタの出力に対し上記補正を実施すると、過
渡域では阻止域の周波数に対し補正を掛け通過域信号と
してしまう。また逆に通過域の信号に補正を掛け阻止域
の信号としまう。このため第２間引きフィルタの特性が
周波数補正を実施したことにより大きく変化してしま
う。これは大きな問題である。
【００３２】そこで、演算量は多いが第１間引きフィル
タの出力に対し周波数補正を施せば第２間引きフィル夕
の出力で生じた問題を軽滅できる。また、さらに演算量
は増すが、第１間引きフィルタの入力で行えば上記問題
は全く生じないことが容易に想像できる。
タの出力に対し周波数補正を施せば第２間引きフィル夕
の出力で生じた問題を軽滅できる。また、さらに演算量
は増すが、第１間引きフィルタの入力で行えば上記問題
は全く生じないことが容易に想像できる。
【００３３】これまで、第２間引きフィルタの乗算回路
５５を共用することを検討してきたが、オーバサンプリ
ング型のＡＤＣを用いる場合は、第１間引きフィルタ
３，４の入力は１ビットであるため特に乗算回路を必要
としない。そこで周波数補正を第１間引きフィルタの前
後のいずれかに挿入することとする。
５５を共用することを検討してきたが、オーバサンプリ
ング型のＡＤＣを用いる場合は、第１間引きフィルタ
３，４の入力は１ビットであるため特に乗算回路を必要
としない。そこで周波数補正を第１間引きフィルタの前
後のいずれかに挿入することとする。
【００３４】次に第２の問題について考察すると、この
ＡＤＣのオフセットの問題は、公知のＤＣオフセットの
キャンセリング手法を用いれば容易に解決できる。例え
ば、あらかじめキャリブレーション期間を設けＤＣオフ
セット値を算出し、この値にてＤＣオフセットをキャン
セルすれば問題ない。ここで、ＤＣキャンセリング演算
は周波数補正演算の手前で行うことは、勿論である。
ＡＤＣのオフセットの問題は、公知のＤＣオフセットの
キャンセリング手法を用いれば容易に解決できる。例え
ば、あらかじめキャリブレーション期間を設けＤＣオフ
セット値を算出し、この値にてＤＣオフセットをキャン
セルすれば問題ない。ここで、ＤＣキャンセリング演算
は周波数補正演算の手前で行うことは、勿論である。
【００３５】ＤＣキャンセリングの問題点は、演算の精
度である。第１間引きフィルタ３，４の入力信号ＩＤ，
ＱＤは１ビット分解能であり出力信号ＩＭ，ＱＭは１２
ビット分解能である。このためこのままではＤＣキャン
セルの精度が各信号のビット分解能の制約を受けてしま
う。もちろんＤＣキャンセルに必要なビット数で演算を
行えば問題ないが、第１間引きフィルタ３，４以降の全
ての回路すなわち間引き回路５Ａの直線位相のＦＩＲフ
ィルタ演算のためのデータＲＡＭ５１，５２，乗算回路
５５，加算回路５４，５６等の演算ビット数を拡張する
必要があり回路規模増加につながり非常に問題である。
度である。第１間引きフィルタ３，４の入力信号ＩＤ，
ＱＤは１ビット分解能であり出力信号ＩＭ，ＱＭは１２
ビット分解能である。このためこのままではＤＣキャン
セルの精度が各信号のビット分解能の制約を受けてしま
う。もちろんＤＣキャンセルに必要なビット数で演算を
行えば問題ないが、第１間引きフィルタ３，４以降の全
ての回路すなわち間引き回路５Ａの直線位相のＦＩＲフ
ィルタ演算のためのデータＲＡＭ５１，５２，乗算回路
５５，加算回路５４，５６等の演算ビット数を拡張する
必要があり回路規模増加につながり非常に問題である。
【００３６】ディジタル技術による周披数補正時に発生
するＤＣキャンセルの問題点を解決するため、高ビット
分解能のＤＣキャリブレーション値をΔΣ変調回路を用
いた丸め回路６で低ビット分解能の丸めデータＩＲ，Ｑ
Ｒに丸めＤＣキャンセリング演算を行う。また周波数補
正演算も同様に正弦／余弦発生回路８を用いて丸めるこ
とで第１間引きフィル夕３，４入力での周波数補正演算
も大幅な回路規模の増大を招くことなく行える。
するＤＣキャンセルの問題点を解決するため、高ビット
分解能のＤＣキャリブレーション値をΔΣ変調回路を用
いた丸め回路６で低ビット分解能の丸めデータＩＲ，Ｑ
Ｒに丸めＤＣキャンセリング演算を行う。また周波数補
正演算も同様に正弦／余弦発生回路８を用いて丸めるこ
とで第１間引きフィル夕３，４入力での周波数補正演算
も大幅な回路規模の増大を招くことなく行える。
【００３７】図２を再度参照すると、この図に示す第２
間引きフィルタ５Ａは、１サンプリング周期の期間中に
４８回の積和演算を４８ステップで行う信号処理回路で
構成した、ＤＣキャンセリングと周波数補正機能と付加
した第２間引きフィルタである。
間引きフィルタ５Ａは、１サンプリング周期の期間中に
４８回の積和演算を４８ステップで行う信号処理回路で
構成した、ＤＣキャンセリングと周波数補正機能と付加
した第２間引きフィルタである。
【００３８】動作について説明すると、まず４８ステッ
プの最初の１２ステップで信号ＩＭ，ＱＭの周波数補正
を行い、後の３６ステップでＩＭ，ＱＭの間引き演算を
行う。上述のように、間引きフィルタとして直線位相の
ＦＩＲフィルタを用いるため、フィルタ係数の折り返し
を利用した演算を行うことにより３６ステップでＩ，Ｑ
の演算が可能となる。演算を時分割にて行うため、入力
データを一時蓄えるためのバッファ用のラッチＬ５１と
しては信号ＩＭ，ＱＭ各３ワード分計６ワード分必要で
ある。
プの最初の１２ステップで信号ＩＭ，ＱＭの周波数補正
を行い、後の３６ステップでＩＭ，ＱＭの間引き演算を
行う。上述のように、間引きフィルタとして直線位相の
ＦＩＲフィルタを用いるため、フィルタ係数の折り返し
を利用した演算を行うことにより３６ステップでＩ，Ｑ
の演算が可能となる。演算を時分割にて行うため、入力
データを一時蓄えるためのバッファ用のラッチＬ５１と
しては信号ＩＭ，ＱＭ各３ワード分計６ワード分必要で
ある。
【００３９】入力データ信号ＩＭ，ＱＭは、まずこのバ
ッファＬ５１に一時的に保持される。このバッファＬ５
１からデータを必要に応じて読みだし演算を行う。まず
加算回路５４はバッファＬ５１からデータを読み出し、
選択回路Ｓ５２を経由して供給を受けた丸め信号ＩＲ／
ＱＲを加算してＤＣオフセットをキャンセルする。この
時入力丸め信号ＩＲ／ＱＲは後述のΔΣ型の丸め回路
６，７により補数処理したＤＣオフセット値ＩＯ，ＱＯ
を丸め処理したものである。次に乗算回路５５及ぴ加算
回路５６は（ｌ）式の周渡数補正演算処埋を実施し、そ
の後、第２間引きフィルタの出力データすなわち間引き
ディジタル出力信号ＩＳ，ＱＳとして順次データＲＡＭ
５１に蓄える。この時データＲＡＭ５１の最古データが
データＲＡＭ５２に転送され、データＲＡＭ５２の最古
データは廃棄される。
ッファＬ５１に一時的に保持される。このバッファＬ５
１からデータを必要に応じて読みだし演算を行う。まず
加算回路５４はバッファＬ５１からデータを読み出し、
選択回路Ｓ５２を経由して供給を受けた丸め信号ＩＲ／
ＱＲを加算してＤＣオフセットをキャンセルする。この
時入力丸め信号ＩＲ／ＱＲは後述のΔΣ型の丸め回路
６，７により補数処理したＤＣオフセット値ＩＯ，ＱＯ
を丸め処理したものである。次に乗算回路５５及ぴ加算
回路５６は（ｌ）式の周渡数補正演算処埋を実施し、そ
の後、第２間引きフィルタの出力データすなわち間引き
ディジタル出力信号ＩＳ，ＱＳとして順次データＲＡＭ
５１に蓄える。この時データＲＡＭ５１の最古データが
データＲＡＭ５２に転送され、データＲＡＭ５２の最古
データは廃棄される。
【００４０】この後、第２間引きフィルタ演算を開始す
る。第２間引きフィルタ演算は、データＲＡＭ５１は最
新のデータから順次データＤＮとして、及びデータＲＡ
Ｍ５２は最古のデータから順次データＤＰとしてこれら
データＤＮ，ＤＰのペアでそれぞれ読み出し加算回路５
４にてこれら読み出したデータＤＮ，ＤＰを相互加算
し、乗算回路は係数ＲＯＭ５３からのフィルタ係数を掛
け、加算回路５６にて１８回累積加算する。これによ
り、３６タップのＦＩＲフィルタである第２間引きフィ
ルタ演算を行い、出力を得る。
る。第２間引きフィルタ演算は、データＲＡＭ５１は最
新のデータから順次データＤＮとして、及びデータＲＡ
Ｍ５２は最古のデータから順次データＤＰとしてこれら
データＤＮ，ＤＰのペアでそれぞれ読み出し加算回路５
４にてこれら読み出したデータＤＮ，ＤＰを相互加算
し、乗算回路は係数ＲＯＭ５３からのフィルタ係数を掛
け、加算回路５６にて１８回累積加算する。これによ
り、３６タップのＦＩＲフィルタである第２間引きフィ
ルタ演算を行い、出力を得る。
【００４１】丸め回路６の構成をブロックで示す図３を
参照すると、この丸め回路６は、加算回路Ａ６１〜Ａ６
４と、遅延回路Ｄ６１〜Ｄ６３と、切り捨て回路６１と
から構成される２次のΔΣ変調回路から成り、上述した
ようにＤＣオフセット値ＩＯ，ＱＯを丸めることにより
ＤＣキャンセリング精度を向上するためのものである。
参照すると、この丸め回路６は、加算回路Ａ６１〜Ａ６
４と、遅延回路Ｄ６１〜Ｄ６３と、切り捨て回路６１と
から構成される２次のΔΣ変調回路から成り、上述した
ようにＤＣオフセット値ＩＯ，ＱＯを丸めることにより
ＤＣキャンセリング精度を向上するためのものである。
【００４２】丸め回路６は、１６ビットのＤＣオフセッ
ト値ＩＯのＬＳＢ４ビットを切り捨て回路６１にて切り
捨て、１２ビットの丸め信号ＩＲを生成する。入力デー
タであるＤＣオフセット値ＩＯは、予め測定し保持した
値である。
ト値ＩＯのＬＳＢ４ビットを切り捨て回路６１にて切り
捨て、１２ビットの丸め信号ＩＲを生成する。入力デー
タであるＤＣオフセット値ＩＯは、予め測定し保持した
値である。
【００４３】正弦／余弦発生回路８は、周波数補正設定
値対応の周波数のディジタル正弦波及びディジタル余弦
波を発生する回路である。
値対応の周波数のディジタル正弦波及びディジタル余弦
波を発生する回路である。
【００４４】次に、本発明あ第２の実施の形態を図１と
共通の構成要素には共通の文字／数字を用いてブロック
で示す図４を参照すると、この図に示す本実施の形態の
第１の実施の形態との相違点は、ＡＤＣ１，２の出力Ｉ
Ｄ，ＱＤの各々に対し丸め信号ＩＲ，ＱＲを減算しオフ
セットキャンセルを行い、キャンセル信号ＩＣ，ＱＣを
出力する加算回路１１，１２と、キャンセル信号ＩＣ，
ＱＣの各々に対し周波数補正演算を実施し補正信号Ｉ
Ｆ，ＱＦを第１間引きフィルタに出力する周波数補正演
算回路１０と、正弦／余弦発生回路８の出力信号ＦＳを
丸めて丸め補正信号ＦＲを出力する丸め回路９とを備
え、第１間引きフィルタ３，４の手前で周波数補正演算
を行うことである。
共通の構成要素には共通の文字／数字を用いてブロック
で示す図４を参照すると、この図に示す本実施の形態の
第１の実施の形態との相違点は、ＡＤＣ１，２の出力Ｉ
Ｄ，ＱＤの各々に対し丸め信号ＩＲ，ＱＲを減算しオフ
セットキャンセルを行い、キャンセル信号ＩＣ，ＱＣを
出力する加算回路１１，１２と、キャンセル信号ＩＣ，
ＱＣの各々に対し周波数補正演算を実施し補正信号Ｉ
Ｆ，ＱＦを第１間引きフィルタに出力する周波数補正演
算回路１０と、正弦／余弦発生回路８の出力信号ＦＳを
丸めて丸め補正信号ＦＲを出力する丸め回路９とを備
え、第１間引きフィルタ３，４の手前で周波数補正演算
を行うことである。
【００４５】図４を参照して本実施の形態の動作につい
て第１の実施の形態との相違点を重点的に説明すると、
加算回路１１，１２の各々はＡＤＣ１，２の出力、すな
わち、１ビットディジタルデータ（２の補数表示では２
ビット）ＩＤ，ＱＤの各々に対し丸め回路６，７の各々
からの丸め信号ＩＲ，ＱＲを減算しオフセットキャンセ
ルを行いキャンセル信号ＩＣ，ＱＣを出力する。周波数
補正演算回路１０は、キャンセル信号ＩＣ，ＱＣの各々
に対し丸め補正信号ＦＲを用いて周波数補正演算、すな
わち、（１）式の演算を実施し、補正信号ＩＦ，ＱＦを
出力し第１間引きフィルタに供給する。このとき（１）
式の乗算は、乗数が１ビットに丸められているため補数
演算で実現できる。
て第１の実施の形態との相違点を重点的に説明すると、
加算回路１１，１２の各々はＡＤＣ１，２の出力、すな
わち、１ビットディジタルデータ（２の補数表示では２
ビット）ＩＤ，ＱＤの各々に対し丸め回路６，７の各々
からの丸め信号ＩＲ，ＱＲを減算しオフセットキャンセ
ルを行いキャンセル信号ＩＣ，ＱＣを出力する。周波数
補正演算回路１０は、キャンセル信号ＩＣ，ＱＣの各々
に対し丸め補正信号ＦＲを用いて周波数補正演算、すな
わち、（１）式の演算を実施し、補正信号ＩＦ，ＱＦを
出力し第１間引きフィルタに供給する。このとき（１）
式の乗算は、乗数が１ビットに丸められているため補数
演算で実現できる。
【００４６】周波数補正演算回路１０の構成をブロック
で示す図５を参照すると、この周波数補正演算回路１０
は、キャンセル信号ＩＣ及び丸め補正信号ｃｏｓ／ｓｉ
ｎＦＲの各々の供給をそれぞれ受ける補数回路１０２，
１０３と、キャンセル信号ＱＣ及び丸め補正信号ｓｉｎ
／ｃｏｓＦＲの各々の供給をそれぞれ受ける補数回路１
０１，１０４と、補数回路１０１，１０２の出力の減算
をし補正信号ＩＦを出力する加算回路Ａ１０１と、補数
回路１０３，１０４の出力の減算をし補正信号ＱＦを出
力する加算回路Ａ１０２とを備える。
で示す図５を参照すると、この周波数補正演算回路１０
は、キャンセル信号ＩＣ及び丸め補正信号ｃｏｓ／ｓｉ
ｎＦＲの各々の供給をそれぞれ受ける補数回路１０２，
１０３と、キャンセル信号ＱＣ及び丸め補正信号ｓｉｎ
／ｃｏｓＦＲの各々の供給をそれぞれ受ける補数回路１
０１，１０４と、補数回路１０１，１０２の出力の減算
をし補正信号ＩＦを出力する加算回路Ａ１０１と、補数
回路１０３，１０４の出力の減算をし補正信号ＱＦを出
力する加算回路Ａ１０２とを備える。
【００４７】動作について説明すると、まず、乗数であ
る丸め補正信号（ｓｉｎ／ｃｏｓ）ＦＲが−１の時、被
乗数であるキャンセル信号ＩＣ，ＱＣに対し補数処理を
行い、＋１の時は何もせずそのまま出力する。
る丸め補正信号（ｓｉｎ／ｃｏｓ）ＦＲが−１の時、被
乗数であるキャンセル信号ＩＣ，ＱＣに対し補数処理を
行い、＋１の時は何もせずそのまま出力する。
【００４８】ＤＣオフセットキャンセル及び周波数補正
を実施された補正信号ＩＦ，ＱＦは従来と同様に第１間
引きフィルタ３，４及び第２間引きフィルタ５を通過処
理され出力信号ＩＳ，ＱＳとして出力する。
を実施された補正信号ＩＦ，ＱＦは従来と同様に第１間
引きフィルタ３，４及び第２間引きフィルタ５を通過処
理され出力信号ＩＳ，ＱＳとして出力する。
【００４９】本実施の形態では、周波数補正信号ＦＲの
丸めをｌビットとする。
丸めをｌビットとする。
【００５０】なお、このように、周波数補正演算回路１
０において乗算回路を用いない構成の場合は、周波数補
正信号ＦＲとして±２まで可能である。±２はシフト演
算で実現できるため、周波数補正信号ＦＲを２ビットに
丸めた場合も乗算回路を使用しないで周波数補正演算を
実現できる。
０において乗算回路を用いない構成の場合は、周波数補
正信号ＦＲとして±２まで可能である。±２はシフト演
算で実現できるため、周波数補正信号ＦＲを２ビットに
丸めた場合も乗算回路を使用しないで周波数補正演算を
実現できる。
【００５１】
【発明の効果】以上説明したように、本発明の直交信号
復調用ベースバンド信号処理回路は、ベースバンド信号
を直交検波し次式の演算を行って周波数補正を行う直交
検波演算回路すなわち第２間引きフィルタを備えている
ので、乗算回路を使用しない比較的小回路規模でディジ
タルでの周波数補正を実現可能であるという効果があ
る。
復調用ベースバンド信号処理回路は、ベースバンド信号
を直交検波し次式の演算を行って周波数補正を行う直交
検波演算回路すなわち第２間引きフィルタを備えている
ので、乗算回路を使用しない比較的小回路規模でディジ
タルでの周波数補正を実現可能であるという効果があ
る。
【００５２】Ｉ＝Ｉ’ｃｏｓθ−Ｑ’ｓｉｎθ Ｑ＝Ｉ’ｓｉｎθ＋Ｑ’ｃｏｓθ また、これにより、周波数補正用にＤＡＣ等の大規模ア
ナログ回路を削減でき、消費電力を大幅に低減できると
いう効果がある。
ナログ回路を削減でき、消費電力を大幅に低減できると
いう効果がある。
【図１】本発明の直交信号復調用ベースバンド信号処理
回路の第１の実施の形態を示すブロック図である。
回路の第１の実施の形態を示すブロック図である。
【図２】図１の第２間引きフィルタの構成を示すブロッ
ク図である。
ク図である。
【図３】図１の丸め回路の構成を示すブロック図であ
る。
る。
【図４】本発明の直交信号復調用ベースバンド信号処理
回路の第２の実施の形態を示すブロック図である。
回路の第２の実施の形態を示すブロック図である。
【図５】図４の周波数補正演算回路の構成を示すブロッ
ク図である。
ク図である。
【図６】従来の直交信号復調用ベースバンド信号処理回
路の一例を示すブロック図である。
路の一例を示すブロック図である。
【図７】図６の第２間引き回路の構成を示すブロック図
である。
である。
１，２ ＡＤＣ ３，４ 第１間引きフィルタ ５，５Ａ 第２間引きフィルタ ６，７，９ 丸め回路 ８ 正弦／余弦発生回路 １０ 周波数補正演算回路 １１，１２，５４，５６，Ａ６１〜Ａ６４，Ａ１０１，
Ａ１０２ 加算回路 ５１，５２ データＲＡＭ ５３ 係数ＲＯＭ ５５ 乗算回路 ６１ 切り捨て回路 １０１〜１０４ 補数回路 Ｄ６１〜Ｄ６３ 遅延回路 Ｌ５１〜Ｌ５７ ラッチ Ｓ５１〜Ｓ５３ 選択回路
Ａ１０２ 加算回路 ５１，５２ データＲＡＭ ５３ 係数ＲＯＭ ５５ 乗算回路 ６１ 切り捨て回路 １０１〜１０４ 補数回路 Ｄ６１〜Ｄ６３ 遅延回路 Ｌ５１〜Ｌ５７ ラッチ Ｓ５１〜Ｓ５３ 選択回路
フロントページの続き (56)参考文献 特開 平６−334698（ＪＰ，Ａ) 特開 平９−83596（ＪＰ，Ａ) 特開 平７−327057（ＪＰ，Ａ) 特開 平９−83588（ＪＰ，Ａ) 特開 平８−335959（ＪＰ，Ａ) 特開 平４−360345（ＪＰ，Ａ) 特開 平９−18531（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (5)
- 【請求項１】 同相信号とこの同相信号と直交する直交
信号とから成る直交変調信号を受信し中間周波信号をダ
ウンコンバージョンして生成したベースバンド信号の供
給を受け、このベースバンド信号の前記同相信号と前記
直交信号とを予め定めた周波数でサンプリングした後ア
ナログディジタル変換するアナログディジタル変換回路
を備え、前記ベースバンド信号を直交検波しこの直交検
波信号に受信した前記直交変調信号の変調周波数と前記
直交変調信号を復調した復調信号の周波数とを一致させ
るための周波数補正を行うことにより前記直交変調信号
を同期検波方式で復調する直交信号復調用ベースバンド
信号処理回路において、 前記ベースバンド信号を直交検波し次式の演算を行って
前記周波数補正を行う直交検波演算回路を備え、 前記直交検波演算回路が、第１のサンプリング周期で前
記同相信号，前記直交信号の各々をディジタル同相信
号，ディジタル直交信号にそれぞれ変換する第１，第２
の１ビットΔΣ型のアナログディジタル変換器と、 前記ディジタル同相信号，ディジタル直交信号の各々を
前記第１のサンプリング周期より長い第２のサンプリン
グ周期で間引きそれぞれ第１間引き同相信号，第１間引
き直交信号を出力する第１，第２の第１間引きフイルタ
と、 前記周波数補正用の補正値の供給を受け周波数補正信号
を生成する正弦／余弦発生回路と、 前記周波数補正信号の供給に応答して前記第１間引き同
相信号，第１間引き直交信号の各々に所定の周波数補正
演算を行い補正第１間引き同相信号，補正第１間引き直
交信号を生成し、これら補正第１間引き同相信号，補正
第１間引き直交信号の各々を第２のサンプリング周期よ
り長い第３のサンプリング周期で間引きディジタル同相
出力信号，ディジタル直交出力信号の各々を出力する第
２間引きフィルタとを備えることを特徴とする直交信号
復調用ベースバンド信号処理回路。 Ｉ＝Ｉ’ｃｏｓθ−Ｑ’ｓｉｎθ Ｑ＝Ｉ’ｓｉｎθ＋Ｑ’ｃｏｓθ ここで、Ｉ’，Ｑ’は受信直交変調信号の検波信号、ｃ
ｏｓθ，ｓｉｎθは補正周波数信号、Ｉ，Ｑは周波数補
正後の直交変調信号、θ＝２πｆｃ、ｆｃは補正周波
数。 - 【請求項２】 前記周波数補正信号の所定数の下位ビッ
トを切捨てて丸め周波数補正信号を生成するΔΣ型の周
波数補正信号丸め回路を備え、この丸め周波数補正信号
を用いて前記周波数補正演算を実施することを特徴とす
る請求項１記載の直交信号復調用ベースバンド信号処理
回路。 - 【請求項３】 前記周波数補正演算の前に前記ディジタ
ル同相信号，ディジタル直交信号の各々の直流オフセッ
ト値である同相オフセット値，直交オフセット値の各々
を相殺するオフセット値キャンセル演算を実施すること
を特徴とする請求項１記載の直交信号復調用ベースバン
ド信号処理回路。 - 【請求項４】 前記丸め周波数補正信号が１ビット又は
２ビットのディジタル信号であり、前記周波数補正演算
を被乗数である前記第１間引き同相信号，第１間引き直
交信号の各々の補数演算とシフト演算とリセットの少な
くとも１つの操作を実施することにより乗算回路の機能
を実施することを特徴とする請求項２記載の直交信号復
調用ベースバンド信号処理回路。 - 【請求項５】 前記同相オフセット値，前記直交オフセ
ット値の各々の所定数の下位ビットを切捨てて丸めそれ
ぞれ丸め同相オフセット値，丸め直交オフセット値を生
成するΔΣ型の第１，第２の丸め回路を備え、前記同相
オフセット値，丸め直交オフセット値を用いて前記オフ
セット値キャンセル演算を実施することを特徴とする請
求項３記載の直交信号復調用ベースバンド信号処理回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09103092A JP3123941B2 (ja) | 1997-04-21 | 1997-04-21 | 直交信号復調用ベースバンド信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09103092A JP3123941B2 (ja) | 1997-04-21 | 1997-04-21 | 直交信号復調用ベースバンド信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10294765A JPH10294765A (ja) | 1998-11-04 |
| JP3123941B2 true JP3123941B2 (ja) | 2001-01-15 |
Family
ID=14345001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09103092A Expired - Fee Related JP3123941B2 (ja) | 1997-04-21 | 1997-04-21 | 直交信号復調用ベースバンド信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3123941B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322473B1 (ko) * | 1999-11-19 | 2002-02-07 | 오길록 | 4 채널용 멀티 비트 입력 에프아이알 필터를 이용한직각위상천이키잉 변조장치 및 방법 |
| DE19960559A1 (de) * | 1999-12-15 | 2001-07-05 | Infineon Technologies Ag | Empfangsvorrichtung für winkelmodulierte Signale |
-
1997
- 1997-04-21 JP JP09103092A patent/JP3123941B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10294765A (ja) | 1998-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5841388A (en) | A/D converter apparatus with frequency conversion function and radio apparatus using the same | |
| KR100407338B1 (ko) | 수신기 | |
| US5832043A (en) | System and method for maintaining continuous phase during up/down conversion of near-zero hertz intermediate frequencies | |
| JP2976706B2 (ja) | 被変調信号用周波数変換式コヒーレントａｄ変換システム | |
| US6690748B2 (en) | Receiver with improved digital intermediate to base band demodulator | |
| US6324231B1 (en) | DC offset cancellation apparatus and method for digital demodulatation | |
| EP0692867B1 (en) | FM modulation circuit and method | |
| US6647075B1 (en) | Digital tuner with optimized clock frequency and integrated parallel CIC filter and local oscillator | |
| US7751303B2 (en) | Demodulation circuit for use in receiver using if directing sampling scheme | |
| JP3123941B2 (ja) | 直交信号復調用ベースバンド信号処理回路 | |
| US6347123B1 (en) | Low-current sample rate converter | |
| KR100957321B1 (ko) | 소프트웨어 무선기 및 이를 이용한 신호처리 방법 | |
| US8060050B2 (en) | Method and system for analog and digital RF receiver interface | |
| EP1107459B1 (en) | Method and apparatus for digitally removing a DC-offset smaller than one LSB | |
| JP3532908B2 (ja) | 周波数制御装置 | |
| JP3275179B2 (ja) | 量子化を用いる直角信号の復調 | |
| US8023607B2 (en) | Frequency synchronization method and apparatus | |
| JP2002271431A (ja) | 低域通過フィルタ | |
| JP2000224041A (ja) | Δσａｄ変換装置および受信装置 | |
| JP3506562B2 (ja) | ダイレクトコンバージョン受信機 | |
| JPH07273554A (ja) | 周波数シンセサイザ装置 | |
| JP3454724B2 (ja) | 復調回路 | |
| GB2240242A (en) | Exponential multiplier | |
| WO2014091270A1 (en) | Method and device for estimation and correction of i/q mismatch using iterative loops | |
| JPH01256253A (ja) | データ復調方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001003 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |