JP2976706B2 - 被変調信号用周波数変換式コヒーレントａｄ変換システム - Google Patents
被変調信号用周波数変換式コヒーレントａｄ変換システムInfo
- Publication number
- JP2976706B2 JP2976706B2 JP4178894A JP17889492A JP2976706B2 JP 2976706 B2 JP2976706 B2 JP 2976706B2 JP 4178894 A JP4178894 A JP 4178894A JP 17889492 A JP17889492 A JP 17889492A JP 2976706 B2 JP2976706 B2 JP 2976706B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- input
- converter
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
- H03M3/37—Compensation or reduction of delay or phase error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Circuits Of Receivers In General (AREA)
- Radio Relay Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は一般にデータ変換システ
ムに関し、より具体的には被変調信号用ＡＤ変換システ
ムに関する。
ムに関し、より具体的には被変調信号用ＡＤ変換システ
ムに関する。
【０００２】
【従来の技術】送信機から受信機への情報信号の伝送
中、通常は、情報信号の周波数または振幅のいずれかが
変調される。情報信号の振幅を変調する場合には、信号
は、比較的狭い帯域幅の中で相当量の情報を伝送でき
る。振幅変調信号を伝送をするときの搬送周波数は一般
に数百キロヘルツであるのに対し、情報帯域幅はわずか
１０〜２０キロヘルツでよい。同様に、搬送周波数が情
報信号によって変調される場合には、情報はメガヘルツ
範囲の周波数で伝送される。
中、通常は、情報信号の周波数または振幅のいずれかが
変調される。情報信号の振幅を変調する場合には、信号
は、比較的狭い帯域幅の中で相当量の情報を伝送でき
る。振幅変調信号を伝送をするときの搬送周波数は一般
に数百キロヘルツであるのに対し、情報帯域幅はわずか
１０〜２０キロヘルツでよい。同様に、搬送周波数が情
報信号によって変調される場合には、情報はメガヘルツ
範囲の周波数で伝送される。
【０００３】しかしながら、ほとんどの受信機は、振幅
変調信号または周波数変調信号の伝送周波数より大幅に
低い周波数で動作する。たとえば、ＡＤ変換器は、後で
受信機によって処理するため、被伝送アナログ信号をデ
ィジタル信号に変換する必要がある。しかし、ＡＤ変換
器の動作周波数は通常、百キロヘルツ未満である。その
ため、振幅変調信号または周波数変調信号の伝送周波数
は、ＡＤ変換器が適正に動作できるような周波数に達す
るまで、ダウンコンバートしなければならない。しか
も、ＡＤ変換器が送出するディジタル信号の周波数、す
なわち標本化周波数は、ナイキスト基準に従って、被伝
送情報信号の最高周波数成分の少なくとも２倍でなけれ
ばならない。
変調信号または周波数変調信号の伝送周波数より大幅に
低い周波数で動作する。たとえば、ＡＤ変換器は、後で
受信機によって処理するため、被伝送アナログ信号をデ
ィジタル信号に変換する必要がある。しかし、ＡＤ変換
器の動作周波数は通常、百キロヘルツ未満である。その
ため、振幅変調信号または周波数変調信号の伝送周波数
は、ＡＤ変換器が適正に動作できるような周波数に達す
るまで、ダウンコンバートしなければならない。しか
も、ＡＤ変換器が送出するディジタル信号の周波数、す
なわち標本化周波数は、ナイキスト基準に従って、被伝
送情報信号の最高周波数成分の少なくとも２倍でなけれ
ばならない。
【０００４】これらの条件を満たすには、通常、被変調
信号が受信機に送出されるときの周波数に、基準クロッ
ク信号を乗じる。正弦波または余弦波のいずれかである
この２つの周波数を掛け合わせると、この乗算の積は２
つの成分を生じる。第１の成分は単に、この２つの周波
数の差であり、第２の成分は、同じ２つの周波数の和で
ある。掛け合わされた被変調情報信号はついで、ＡＤ変
換器が効率的に動作できるような周波数で、過標本化Ａ
Ｄ変換器に送出できる。標本化クロックは、被変調情報
がディジタル形式に変換されて、所定の標本化周波数で
出力されるように、ＡＤ変換器に信号を送出する。この
所定の標本化周波数は通常、ＡＤ変換器に入力される入
力クロック信号の何分の一かにあたり、ＡＤ変換器の仕
様に依存している。たとえば、モトローラ社が販売して
いる市販のシグマデルタＡＤ変換器（ＤＳＰ５６ＡＤＣ
１６）では、入力クロック周波数は、ＡＤ変換器の出力
信号の標本化周波数の１２８倍である。
信号が受信機に送出されるときの周波数に、基準クロッ
ク信号を乗じる。正弦波または余弦波のいずれかである
この２つの周波数を掛け合わせると、この乗算の積は２
つの成分を生じる。第１の成分は単に、この２つの周波
数の差であり、第２の成分は、同じ２つの周波数の和で
ある。掛け合わされた被変調情報信号はついで、ＡＤ変
換器が効率的に動作できるような周波数で、過標本化Ａ
Ｄ変換器に送出できる。標本化クロックは、被変調情報
がディジタル形式に変換されて、所定の標本化周波数で
出力されるように、ＡＤ変換器に信号を送出する。この
所定の標本化周波数は通常、ＡＤ変換器に入力される入
力クロック信号の何分の一かにあたり、ＡＤ変換器の仕
様に依存している。たとえば、モトローラ社が販売して
いる市販のシグマデルタＡＤ変換器（ＤＳＰ５６ＡＤＣ
１６）では、入力クロック周波数は、ＡＤ変換器の出力
信号の標本化周波数の１２８倍である。
【０００５】上記の受信機はより低い周波数で被変調信
号を送出するが、基準クロック信号と標本化クロックの
位相が異なることによって、付加的位相誤差が入る。こ
の付加的位相誤差はその後、ＡＤ変換器から出力される
ディジタル情報信号に反映される。
号を送出するが、基準クロック信号と標本化クロックの
位相が異なることによって、付加的位相誤差が入る。こ
の付加的位相誤差はその後、ＡＤ変換器から出力される
ディジタル情報信号に反映される。
【０００６】
【発明が解決しようとする課題】また、ＡＤ変換器が送
出する信号は受信機回路によって復調しなければらな
い。復調動作は、ＡＤ変換器に入力される信号の中心周
波数と、ＡＤ変換器が送出する信号出力の周波数の比率
に依存する。後で受信機で使用するため、通常、この比
率の正弦または余弦を計算しなければならない。ある数
値の正弦または余弦を計算するには、受信機は、正弦値
または余弦値を補間できるようなメモリ記憶テーブルを
提供しなければならない。テーブルの数値間の補間には
密度の濃い命令と多くの時間を要することが多い。した
がって、位相誤差、被変調信号の波形はともに、タイム
リーに信号を復調できない。
出する信号は受信機回路によって復調しなければらな
い。復調動作は、ＡＤ変換器に入力される信号の中心周
波数と、ＡＤ変換器が送出する信号出力の周波数の比率
に依存する。後で受信機で使用するため、通常、この比
率の正弦または余弦を計算しなければならない。ある数
値の正弦または余弦を計算するには、受信機は、正弦値
または余弦値を補間できるようなメモリ記憶テーブルを
提供しなければならない。テーブルの数値間の補間には
密度の濃い命令と多くの時間を要することが多い。した
がって、位相誤差、被変調信号の波形はともに、タイム
リーに信号を復調できない。
【０００７】
【課題を解決するための手段】本発明は前述の必要性を
満たすものである。したがって１つの形態では、被変調
入力信号を受信する第１入力を有するアナログ信号逓倍
器、ダウンコンバージョン基準周波数を受信する第２入
力および中間周波数信号を送出する出力によって構成さ
れる被変調信号用周波数変換式コヒーレントＡＤ信号逓
倍器が提供される。この周波数変換式コヒーレントＡＤ
変換システムはまた、所定の中心周波数で中間周波数を
受信する入力を有する過標本化ＡＤ変換器、基準クロッ
ク信号を受信するクロック入力ならびに所定の標本化周
波数で被フィルタ出力ディジタル信号を送出する出力に
よっても構成される。基準クロック手段は、基準クロッ
ク信号を送出するために、過標本化ＡＤ変換器のクロッ
ク入力に結合される。分周器は、基準クロック信号に結
合された入力を有する。この分周器は、所定の除数で基
準クロック信号を割り、ダウンコンバージョン基準周波
数信号を送出するために、アナログ信号逓倍器の第２入
力に結合される出力を有する。
満たすものである。したがって１つの形態では、被変調
入力信号を受信する第１入力を有するアナログ信号逓倍
器、ダウンコンバージョン基準周波数を受信する第２入
力および中間周波数信号を送出する出力によって構成さ
れる被変調信号用周波数変換式コヒーレントＡＤ信号逓
倍器が提供される。この周波数変換式コヒーレントＡＤ
変換システムはまた、所定の中心周波数で中間周波数を
受信する入力を有する過標本化ＡＤ変換器、基準クロッ
ク信号を受信するクロック入力ならびに所定の標本化周
波数で被フィルタ出力ディジタル信号を送出する出力に
よっても構成される。基準クロック手段は、基準クロッ
ク信号を送出するために、過標本化ＡＤ変換器のクロッ
ク入力に結合される。分周器は、基準クロック信号に結
合された入力を有する。この分周器は、所定の除数で基
準クロック信号を割り、ダウンコンバージョン基準周波
数信号を送出するために、アナログ信号逓倍器の第２入
力に結合される出力を有する。
【０００８】上記およびその他の特徴ならびに利点は、
添付図面と共に下記の詳細な説明により、より明確に把
握される。
添付図面と共に下記の詳細な説明により、より明確に把
握される。
【０００９】
【実施例】ディジタル情報信号が送信機から受信機に伝
送されるとき、情報信号は、アナログ信号に変換され、
この信号は所定の仕様に従って振幅変調信号または周波
数変調信号である。被変調アナログ信号は受信機の第１
の部分に送出され、中間周波数にダウンコンバートされ
る。ついでこの被変調信号はＡＤ変換システムによって
ディジタル信号に変換される。被変換ディジタル信号は
受信機の第２部分（ここでは図示せず）に送出されて、
さらに処理される。
送されるとき、情報信号は、アナログ信号に変換され、
この信号は所定の仕様に従って振幅変調信号または周波
数変調信号である。被変調アナログ信号は受信機の第１
の部分に送出され、中間周波数にダウンコンバートされ
る。ついでこの被変調信号はＡＤ変換システムによって
ディジタル信号に変換される。被変換ディジタル信号は
受信機の第２部分（ここでは図示せず）に送出されて、
さらに処理される。
【００１０】ここに記載するＡＤ変換システムはアナロ
グ信号を被フィルタ出力ディジタル信号にコヒーレント
に変換し、位相誤差がこの変換動作によって生じないよ
うにする。したがって、後の動作では、被伝送信号に位
相誤差の影響が出ない。またこのディジタル出力信号
は、ディジタル信号が伝送されるときの標本化周波数を
有する。この標本化周波数は、アナログ信号の中心周波
数の整数倍である。整数倍率を使用するので、つぎの処
理段階（ここでは図示せず）ではより高速のデータ処理
が可能である。
グ信号を被フィルタ出力ディジタル信号にコヒーレント
に変換し、位相誤差がこの変換動作によって生じないよ
うにする。したがって、後の動作では、被伝送信号に位
相誤差の影響が出ない。またこのディジタル出力信号
は、ディジタル信号が伝送されるときの標本化周波数を
有する。この標本化周波数は、アナログ信号の中心周波
数の整数倍である。整数倍率を使用するので、つぎの処
理段階（ここでは図示せず）ではより高速のデータ処理
が可能である。
【００１１】図１は、ＡＤ変換システム１０の一実施例
を図示したものである。このＡＤ変換システム１０は一
般に発振器１２，分周器１４，アナログ信号逓倍器１６
およびシグマデルタＡＤ変換器１８によって形成され
る。
を図示したものである。このＡＤ変換システム１０は一
般に発振器１２，分周器１４，アナログ信号逓倍器１６
およびシグマデルタＡＤ変換器１８によって形成され
る。
【００１２】発振器１２は、「Ｆclk 」と標識されるク
ロック信号を、分周器１４とシグマデルタＡＤ変換器１
８の両方のクロック入力に送出する。分周器１４は、
「Ｓref 」と標識される出力を、アナログ信号逓倍器１
６の基準周波数入力に送る。「Ｓin」と標識される信号
は、被伝送周波数入力をアナログ信号逓倍器１６に提供
する。アナログ信号逓倍器１６の出力は「Ｓint 」と標
識される信号である。Ｓint 信号は中間周波数信号を、
シグマデルタＡＤ変換器１８の入力に送出する。シグマ
デルタＡＤ変換器１８はついで、「情報」と標識される
信号を介して、中間周波数信号に相当するディジタルを
送出する。
ロック信号を、分周器１４とシグマデルタＡＤ変換器１
８の両方のクロック入力に送出する。分周器１４は、
「Ｓref 」と標識される出力を、アナログ信号逓倍器１
６の基準周波数入力に送る。「Ｓin」と標識される信号
は、被伝送周波数入力をアナログ信号逓倍器１６に提供
する。アナログ信号逓倍器１６の出力は「Ｓint 」と標
識される信号である。Ｓint 信号は中間周波数信号を、
シグマデルタＡＤ変換器１８の入力に送出する。シグマ
デルタＡＤ変換器１８はついで、「情報」と標識される
信号を介して、中間周波数信号に相当するディジタルを
送出する。
【００１３】発振器１２は、動作中、所定の周波数で、
分周器１４とＡＤ変換器１８の両方にＦclk 信号を送
る。この所定の周波数は一般に、業界標準の発振器数値
によって決定する。分周器１４はＦclk 信号の周波数を
整数値Ｎで割り、この結果をＳref 信号を介して出力す
る。そのため、Ｆclk 信号はＳref 信号のＮ倍になる。
ついでＳin信号とＳref 信号とがアナログ信号逓倍器１
６によって掛け合わされ、その結果、Ｓin信号を介して
伝送される情報は同じであるが、情報が伝送されるとき
の周波数が大幅に変化する。
分周器１４とＡＤ変換器１８の両方にＦclk 信号を送
る。この所定の周波数は一般に、業界標準の発振器数値
によって決定する。分周器１４はＦclk 信号の周波数を
整数値Ｎで割り、この結果をＳref 信号を介して出力す
る。そのため、Ｆclk 信号はＳref 信号のＮ倍になる。
ついでＳin信号とＳref 信号とがアナログ信号逓倍器１
６によって掛け合わされ、その結果、Ｓin信号を介して
伝送される情報は同じであるが、情報が伝送されるとき
の周波数が大幅に変化する。
【００１４】Ｓref 信号が基本周波数ωref の方形波で
あると仮定すると、Ｓref 信号は下記のように表すこと
ができる。
あると仮定すると、Ｓref 信号は下記のように表すこと
ができる。
【００１５】
【数１】 θn はｎ次の調波周波数の位相であるとする。続いて、
ＳinとＳref との周波数逓倍によって、下式に従って、
Ｓint 信号が生じる。
ＳinとＳref との周波数逓倍によって、下式に従って、
Ｓint 信号が生じる。
【００１６】
【数２】
【００１７】
【数３】 アナログ信号逓倍器１６は第３式の結果であるＳint 信
号を、シグマデルタＡＤ変換器１８の入力に送る。第３
式は２つの周波数の差および和、すなわちωin，ωref
を出して、第１および第２の情報信号を送出する。これ
らの信号はＳin信号と同一の情報を含むが、それぞれＳ
in信号より大幅に低い周波数および高い周波数で転送さ
れる。Ｓin信号は実際、Ｓin信号およびＳref 信号の周
波数の差に相当する周波数、またＳin信号およびＳref
信号の周波数の和に相当する周波数の両方で伝送され
る。
号を、シグマデルタＡＤ変換器１８の入力に送る。第３
式は２つの周波数の差および和、すなわちωin，ωref
を出して、第１および第２の情報信号を送出する。これ
らの信号はＳin信号と同一の情報を含むが、それぞれＳ
in信号より大幅に低い周波数および高い周波数で転送さ
れる。Ｓin信号は実際、Ｓin信号およびＳref 信号の周
波数の差に相当する周波数、またＳin信号およびＳref
信号の周波数の和に相当する周波数の両方で伝送され
る。
【００１８】ついでＳint 信号がシグマデルタＡＤ変換
器１８に入力される。シグマデルタＡＤ変換器１８はデ
ィジタル１０分の１除去フィルタ（図示せず）を含み、
これは、Ｓint 信号の所定の帯域幅の範囲内にないＳ
int 信号の複数の成分を除去する。たとえば、ωin信号
＋ωref 信号の和を含む第３式の成分は、結果として、
シグマデルタＡＤ変換器１８によって減衰されるほど充
分に高い周波数になる。ついで、シグマデルタ変換器１
８は、情報信号であるディジタル形式のＳint 信号を出
力する。
器１８に入力される。シグマデルタＡＤ変換器１８はデ
ィジタル１０分の１除去フィルタ（図示せず）を含み、
これは、Ｓint 信号の所定の帯域幅の範囲内にないＳ
int 信号の複数の成分を除去する。たとえば、ωin信号
＋ωref 信号の和を含む第３式の成分は、結果として、
シグマデルタＡＤ変換器１８によって減衰されるほど充
分に高い周波数になる。ついで、シグマデルタ変換器１
８は、情報信号であるディジタル形式のＳint 信号を出
力する。
【００１９】ＡＤ変換器１８が適正に動作するには、Ｓ
int 信号の周波数は、所定の周波数範囲内になければな
らない。所定の周波数範囲は、シグマデルタＡＤ変換器
１８の仕様によって決定され、製造者によって異なる。
たとえば、モトローラ社のＤＳＰ５６ＡＤＣ１６シグマ
デルタＡＤ変換器は、１００キロヘルツ未満の出力周波
数で情報信号を送出して、正確な結果を提供しなければ
ならない。例に挙げた形態では、所定の周波数範囲は１
００キロヘルツ未満である。
int 信号の周波数は、所定の周波数範囲内になければな
らない。所定の周波数範囲は、シグマデルタＡＤ変換器
１８の仕様によって決定され、製造者によって異なる。
たとえば、モトローラ社のＤＳＰ５６ＡＤＣ１６シグマ
デルタＡＤ変換器は、１００キロヘルツ未満の出力周波
数で情報信号を送出して、正確な結果を提供しなければ
ならない。例に挙げた形態では、所定の周波数範囲は１
００キロヘルツ未満である。
【００２０】Ｓin信号は一般に、振幅変調用の業界標準
周波数４５０キロヘルツのであるので、Ｓref 信号の周
波数は比較的狭い被選択周波数帯域内になければならな
い。そのため、分周器１４は整数値Ｎで割り、Ｓint 信
号が必ず所定の周波数範囲内にあるようにする。
周波数４５０キロヘルツのであるので、Ｓref 信号の周
波数は比較的狭い被選択周波数帯域内になければならな
い。そのため、分周器１４は整数値Ｎで割り、Ｓint 信
号が必ず所定の周波数範囲内にあるようにする。
【００２１】また整数値Ｎは、情報信号の周波数とＳ
int 信号の周波数とが整数比をとるように選択する。情
報信号とＳint 信号との周波数の比率が整数である場合
には、後で復調を行う後続の受信機回路（図示せず）
は、メモリ記憶テーブル（図示せず）から正弦値もしく
は余弦値を補間する必要はない。むしろ、ＡＤ変換器１
８の入力周波数と出力周波数とが整数比をとることによ
って、正弦値もしくは余弦値を反復可能な値にでき、こ
れはメモリ記憶テーブル内の複数の正弦値もしくは余弦
値との間で補間を行わなくとも決定できる。そのため、
情報信号の復調がより簡単に実行できる。
int 信号の周波数とが整数比をとるように選択する。情
報信号とＳint 信号との周波数の比率が整数である場合
には、後で復調を行う後続の受信機回路（図示せず）
は、メモリ記憶テーブル（図示せず）から正弦値もしく
は余弦値を補間する必要はない。むしろ、ＡＤ変換器１
８の入力周波数と出力周波数とが整数比をとることによ
って、正弦値もしくは余弦値を反復可能な値にでき、こ
れはメモリ記憶テーブル内の複数の正弦値もしくは余弦
値との間で補間を行わなくとも決定できる。そのため、
情報信号の復調がより簡単に実行できる。
【００２２】分周器１４は、アナログ信号逓倍器１６と
シグマデルタＡＤ変換器１８の両方で同じ発振器１２を
使用できるようにする。したがって、シグマデルタＡＤ
変換器１８が送出する情報信号は、Ｓin信号本来の位相
成分のみを反映し、受信機回路が生じる位相誤差は反映
しない。
シグマデルタＡＤ変換器１８の両方で同じ発振器１２を
使用できるようにする。したがって、シグマデルタＡＤ
変換器１８が送出する情報信号は、Ｓin信号本来の位相
成分のみを反映し、受信機回路が生じる位相誤差は反映
しない。
【００２３】発振器１２，分周器１４およびアナログ信
号逓倍器１６は、それぞれ従来型の発振器，分周器回路
およびアナログ信号逓倍器回路を使用して、簡単に実現
できることは言うまでもない。また１つの形態では、前
述ＤＳＰ５６ＡＤＣ１６変換のまたは他の市販の過標本
化（オーバーサンプリング）ＡＤ変換器を使用しても実
現できる。
号逓倍器１６は、それぞれ従来型の発振器，分周器回路
およびアナログ信号逓倍器回路を使用して、簡単に実現
できることは言うまでもない。また１つの形態では、前
述ＤＳＰ５６ＡＤＣ１６変換のまたは他の市販の過標本
化（オーバーサンプリング）ＡＤ変換器を使用しても実
現できる。
【００２４】図２は別の形態の本発明を図示したもので
ある。ＡＤ変換システム２０は一般に、発振器２２，分
周器２４，アナログ信号逓倍器２６およびナイキスト率
ＡＤ変換器２８によって形成される。ナイキスト率ＡＤ
変換器２８は一般に従来のフラッシュ型またはＳＡＲ型
のＡＤ変換器である。
ある。ＡＤ変換システム２０は一般に、発振器２２，分
周器２４，アナログ信号逓倍器２６およびナイキスト率
ＡＤ変換器２８によって形成される。ナイキスト率ＡＤ
変換器２８は一般に従来のフラッシュ型またはＳＡＲ型
のＡＤ変換器である。
【００２５】発振器２２は「Ｓref 」と標識されるクロ
ック信号を、分周器２４とアナログ信号逓倍器２６の両
方のクロック入力に送出する。分周器２４は、「Ｆ
clk 」と標識される出力を、ナイキスト率ＡＤ変換器２
８の基準周波数入力に提供する。「Ｓin」と標識される
信号は、被伝送周波数入力をアナログ信号逓倍器２６に
提供する。アナログ信号逓倍器２６の出力は「Ｓint 」
と標識される信号である。Ｓint 信号は中間周波数信号
を、ナイキスト率ＡＤ変換器２８の入力に提供する。ナ
イキスト率ＡＤ変換器２８はついで、「情報」と標識さ
れる入力情報信号に相当するディジタルを提供する。
ック信号を、分周器２４とアナログ信号逓倍器２６の両
方のクロック入力に送出する。分周器２４は、「Ｆ
clk 」と標識される出力を、ナイキスト率ＡＤ変換器２
８の基準周波数入力に提供する。「Ｓin」と標識される
信号は、被伝送周波数入力をアナログ信号逓倍器２６に
提供する。アナログ信号逓倍器２６の出力は「Ｓint 」
と標識される信号である。Ｓint 信号は中間周波数信号
を、ナイキスト率ＡＤ変換器２８の入力に提供する。ナ
イキスト率ＡＤ変換器２８はついで、「情報」と標識さ
れる入力情報信号に相当するディジタルを提供する。
【００２６】発振器２２は、動作中、所定の周波数で、
分周器２４とアナログ信号逓倍器２６の両方にＳref 信
号を送出する。分周器２４は、整数値ＭでＳref 信号の
周波数を割り、Ｆclk 信号を介してこの結果を出力す
る。そのため、Ｓref 信号はＦclk 信号のＭ倍である。
分周器２４とアナログ信号逓倍器２６の両方にＳref 信
号を送出する。分周器２４は、整数値ＭでＳref 信号の
周波数を割り、Ｆclk 信号を介してこの結果を出力す
る。そのため、Ｓref 信号はＦclk 信号のＭ倍である。
【００２７】Ｓin信号とＳref 信号とが、アナログ信号
逓倍器２６によって掛け合わされ、その結果、Ｓin信号
を介して転送される情報は同一のままであるが、情報が
転送されるときの周波数が大幅に変化する。
逓倍器２６によって掛け合わされ、その結果、Ｓin信号
を介して転送される情報は同一のままであるが、情報が
転送されるときの周波数が大幅に変化する。
【００２８】最初の例では、アナログ信号逓倍器２６は
Ｓint 信号として第３式のＳint 信号を、ナイキスト率
ＡＤ変換器２８の情報入力に送る。第３式は、２つの周
波数の差および和、すなわちωin、ωref を出し、第１
および第２の情報信号を提供し、これらの信号はＳin信
号と同一の情報を含むが、それぞれＳin信号より大幅に
低いおよび高い周波数で転送される。実際、Ｓint 信号
は、Ｓin信号とＳref信号の周波数の差に相当する周波
数、およびＳin信号とＳref 信号の周波数の和に相当す
る周波数で伝送される。
Ｓint 信号として第３式のＳint 信号を、ナイキスト率
ＡＤ変換器２８の情報入力に送る。第３式は、２つの周
波数の差および和、すなわちωin、ωref を出し、第１
および第２の情報信号を提供し、これらの信号はＳin信
号と同一の情報を含むが、それぞれＳin信号より大幅に
低いおよび高い周波数で転送される。実際、Ｓint 信号
は、Ｓin信号とＳref信号の周波数の差に相当する周波
数、およびＳin信号とＳref 信号の周波数の和に相当す
る周波数で伝送される。
【００２９】ついでＳint 信号はナイキスト率ＡＤ変換
器２８に入力される。ナイキスト率ＡＤ変換器２８に
は、折り返し防止フィルタ（図示せず）が含まれ、これ
は所定の信号帯域幅内にないＳint 信号の複数成分を除
去する。たとえば、ωin信号およびωref 信号の和を含
む第３式の成分は、結果としてナイキスト率ＡＤ変換器
２８によって減衰されるのに充分高い周波数を生じる。
ついで、ナイキスト率ＡＤ変換器２８はＳint 信号を標
本化し、当該信号をディジタル形式に変換する。この信
号は情報信号として出力される。
器２８に入力される。ナイキスト率ＡＤ変換器２８に
は、折り返し防止フィルタ（図示せず）が含まれ、これ
は所定の信号帯域幅内にないＳint 信号の複数成分を除
去する。たとえば、ωin信号およびωref 信号の和を含
む第３式の成分は、結果としてナイキスト率ＡＤ変換器
２８によって減衰されるのに充分高い周波数を生じる。
ついで、ナイキスト率ＡＤ変換器２８はＳint 信号を標
本化し、当該信号をディジタル形式に変換する。この信
号は情報信号として出力される。
【００３０】ナイキスト率ＡＤ変換器２８が適正に動作
するには、Ｓint 信号の周波数は、所定の周波数範囲内
になければならない。同様に、ＡＤ変換器２８が入力信
号を適正に標本化するには、Ｆclk 信号も、所定の周波
数範囲内になければならない。Ｓint 信号およびＦclk
信号の所定の周波数範囲はともに、ナイキスト率ＡＤ変
換器２８の仕様によって決定する。
するには、Ｓint 信号の周波数は、所定の周波数範囲内
になければならない。同様に、ＡＤ変換器２８が入力信
号を適正に標本化するには、Ｆclk 信号も、所定の周波
数範囲内になければならない。Ｓint 信号およびＦclk
信号の所定の周波数範囲はともに、ナイキスト率ＡＤ変
換器２８の仕様によって決定する。
【００３１】Ｓin信号は一般に４５０キロヘルツの業界
標準周波数であるので、Ｓref 信号の周波数は、相対的
に狭い被選択周波数帯域内になければならない。そのた
め発振器２２は、ナイキスト率ＡＤ変換器２８が必要と
する所定の周波数範囲内にあるＳint 信号を生じるよう
なＳref 信号を送出しなければならない。
標準周波数であるので、Ｓref 信号の周波数は、相対的
に狭い被選択周波数帯域内になければならない。そのた
め発振器２２は、ナイキスト率ＡＤ変換器２８が必要と
する所定の周波数範囲内にあるＳint 信号を生じるよう
なＳref 信号を送出しなければならない。
【００３２】また分周器２４は、Ｓref 信号をＭ値で割
らなければならず、これによって、Ｆclk 信号が必ずナ
イキスト率ＡＤ変換器２８に必要な所定の周波数範囲内
にあるようにする。
らなければならず、これによって、Ｆclk 信号が必ずナ
イキスト率ＡＤ変換器２８に必要な所定の周波数範囲内
にあるようにする。
【００３３】また発振器２２が送出するＳref クロック
信号の周波数は、出力情報信号の標本化周波数とＳint
信号の中心周波数とが必ず整数比をとるように選択す
る。情報信号標本化周波数とＳint 信号中心周波数とが
整数比をとる場合には、メモリ記憶テーブル（図示せ
ず）から正弦値もしくは余弦値を補間するのに、後の受
信機回路（図示せず）は不要となる。むしろ、ナイキス
ト率ＡＤ変換器２８の入力周波数と出力周波数とが整数
比をとることによって、正弦値または余弦値を反復可能
な値にできる。そのため、情報信号の復調がより簡単に
実行できる。
信号の周波数は、出力情報信号の標本化周波数とＳint
信号の中心周波数とが必ず整数比をとるように選択す
る。情報信号標本化周波数とＳint 信号中心周波数とが
整数比をとる場合には、メモリ記憶テーブル（図示せ
ず）から正弦値もしくは余弦値を補間するのに、後の受
信機回路（図示せず）は不要となる。むしろ、ナイキス
ト率ＡＤ変換器２８の入力周波数と出力周波数とが整数
比をとることによって、正弦値または余弦値を反復可能
な値にできる。そのため、情報信号の復調がより簡単に
実行できる。
【００３４】分周器２４によって、アナログ信号倍率貴
２６とナイキスト率ＡＤ変換器２８の両方で同一の発振
器２２を使用できる。そのため、ナイキスト率ＡＤ変換
器２８が送出する情報信号はＳin信号本来の位相成分の
みを反映し、受信機回路が送出する位相誤差によって変
化した信号を伝送しない。
２６とナイキスト率ＡＤ変換器２８の両方で同一の発振
器２２を使用できる。そのため、ナイキスト率ＡＤ変換
器２８が送出する情報信号はＳin信号本来の位相成分の
みを反映し、受信機回路が送出する位相誤差によって変
化した信号を伝送しない。
【００３５】被変調信号用周波数変換式コヒーレントＡ
Ｄ変換システムをここにとりあげてきた。図１では、発
振器１２が送出するクロック周波数は、分周器１４とシ
グマデルタＡＤ変換器１８の両方に対してクロック周波
数を生成する。クロック周波数は分周器１４によって分
割されるが、分割されたクロック周波数の位相は、シグ
マデルタＡＤ変換器１８に入力されるクロック信号の位
相と依然同じである。分割されたクロック信号がアナロ
グ信号逓倍器１６に入力されるとき、出力信号の位相
は、シグマデルタＡＤ変換器１８に入力されるクロック
信号の位相と同じである。そのため、アナログ信号逓倍
器１６の出力信号とシグマデルタＡＤ変換器１８の発振
器信号の間に、位相の違いが存在しない。アナログ信号
逓倍器１６出力信号の位相とシグマデルタＡＤ変換器１
８の発振器周波数の位相とに食い違いが存在しないの
で、位相誤差はシグマデルタＡＤ変換器１８のディジタ
ル出力に反映されない。
Ｄ変換システムをここにとりあげてきた。図１では、発
振器１２が送出するクロック周波数は、分周器１４とシ
グマデルタＡＤ変換器１８の両方に対してクロック周波
数を生成する。クロック周波数は分周器１４によって分
割されるが、分割されたクロック周波数の位相は、シグ
マデルタＡＤ変換器１８に入力されるクロック信号の位
相と依然同じである。分割されたクロック信号がアナロ
グ信号逓倍器１６に入力されるとき、出力信号の位相
は、シグマデルタＡＤ変換器１８に入力されるクロック
信号の位相と同じである。そのため、アナログ信号逓倍
器１６の出力信号とシグマデルタＡＤ変換器１８の発振
器信号の間に、位相の違いが存在しない。アナログ信号
逓倍器１６出力信号の位相とシグマデルタＡＤ変換器１
８の発振器周波数の位相とに食い違いが存在しないの
で、位相誤差はシグマデルタＡＤ変換器１８のディジタ
ル出力に反映されない。
【００３６】また、整数値Ｎを注意深く選択することに
よって、シグマデルタＡＤ変換器１８を適正に動作でき
るようにするいくつかの基準を満足できる。しかしなが
ら、重要なことは、分周器１４によって、情報信号の標
本化周波数が入力周波数の中心周波数に対して整数比を
とるように、ＡＤ変換システム１０の設計者は値Ｎを選
択できることである。この整数比は、被変調情報入力信
号の復調の間役立つ。ＡＤ変換器１８の入力周波数と出
力周波数とが整数比をとる結果、所定の数だけ正弦値も
しくは余弦値が反復され、これらの値にはメモリ記憶テ
ーブルを補間せずにアクセスでき、未知の正弦値および
余弦値を決定できる。
よって、シグマデルタＡＤ変換器１８を適正に動作でき
るようにするいくつかの基準を満足できる。しかしなが
ら、重要なことは、分周器１４によって、情報信号の標
本化周波数が入力周波数の中心周波数に対して整数比を
とるように、ＡＤ変換システム１０の設計者は値Ｎを選
択できることである。この整数比は、被変調情報入力信
号の復調の間役立つ。ＡＤ変換器１８の入力周波数と出
力周波数とが整数比をとる結果、所定の数だけ正弦値も
しくは余弦値が反復され、これらの値にはメモリ記憶テ
ーブルを補間せずにアクセスでき、未知の正弦値および
余弦値を決定できる。
【００３７】同様に、図２に示す被変調信号用周波数変
換式コヒーレントＡＤ変換システムも、ナイキスト率Ａ
Ｄ変換器２８により出力されるディジタル信号に位相誤
差を生じないようなＡＤ変換システム２０を提供する。
また、分周器２４によって、システム２０のユーザは、
ナイキスト率ＡＤ変換器２８の入力周波数と出力周波数
とが整数比をとるように値Ｍを選択できる。
換式コヒーレントＡＤ変換システムも、ナイキスト率Ａ
Ｄ変換器２８により出力されるディジタル信号に位相誤
差を生じないようなＡＤ変換システム２０を提供する。
また、分周器２４によって、システム２０のユーザは、
ナイキスト率ＡＤ変換器２８の入力周波数と出力周波数
とが整数比をとるように値Ｍを選択できる。
【００３８】言うまでもなく、ここに記載する被変調信
号用コヒーレントＡＤ変換システムは、信号を所定の周
波数にコヒーレントに変換し、位相誤差を入れずに当該
信号をディジタル信号に変換するのに、効果的でユニー
クな解決策を提供する。しかしながら、ここに示す本発
明の実現は例に過ぎない。ここに記載する機能を実行す
るには、他に多くの構成が存在する可能性がある。たと
えば、１４，２４などの分周器は、その除数が各シグマ
デルタＡＤ変換器１８またはナイキスト率変換器２８が
それぞれ適正に動作できるようにする基準周波数を提供
するような除数をとるよう選択すべきである。同様に、
分周器は、シグマデルタＡＤ変換器１８またはナイキス
ト率ＡＤ変換器２８の入力信号の周波数と出力信号の周
波数とが整数比をとるように選択しなければならない。
さらに、シグマデルタＡＤ変換器１８とナイキスト率Ａ
Ｄ変換器２８はともに、いずれの標準論理形式でも実現
できる。
号用コヒーレントＡＤ変換システムは、信号を所定の周
波数にコヒーレントに変換し、位相誤差を入れずに当該
信号をディジタル信号に変換するのに、効果的でユニー
クな解決策を提供する。しかしながら、ここに示す本発
明の実現は例に過ぎない。ここに記載する機能を実行す
るには、他に多くの構成が存在する可能性がある。たと
えば、１４，２４などの分周器は、その除数が各シグマ
デルタＡＤ変換器１８またはナイキスト率変換器２８が
それぞれ適正に動作できるようにする基準周波数を提供
するような除数をとるよう選択すべきである。同様に、
分周器は、シグマデルタＡＤ変換器１８またはナイキス
ト率ＡＤ変換器２８の入力信号の周波数と出力信号の周
波数とが整数比をとるように選択しなければならない。
さらに、シグマデルタＡＤ変換器１８とナイキスト率Ａ
Ｄ変換器２８はともに、いずれの標準論理形式でも実現
できる。
【００３９】本発明の原理を説明してきたが、当業者
は、この説明が例示目的だけのためで、本発明の範囲を
限定するものではないことを明確に把握している。した
がって、添付請求の範囲は、本発明の真正の意図および
範囲に属する本発明のすべての変形をカバーすることを
意図している。
は、この説明が例示目的だけのためで、本発明の範囲を
限定するものではないことを明確に把握している。した
がって、添付請求の範囲は、本発明の真正の意図および
範囲に属する本発明のすべての変形をカバーすることを
意図している。
【図１】本発明に基づく、被変調信号用ＡＤ変換システ
ムのブロック図を示す。
ムのブロック図を示す。
【図２】本発明に基づく、被変調信号用ＡＤ変換システ
ムの別の実施態様のブロック図を示す。
ムの別の実施態様のブロック図を示す。
１０ 被変調信号用周波数変換式コヒーレントＡＤ変換
システム １２ 発振器 １４ 分周期 １６ アナログ信号逓倍器 １８ シグマデルタＡＤ変換器 ２０ 被変調信号用周波数変換式コヒーレントＡＤ変換
システム ２２ 発振器 ２４ 分周器 ２６ アナログ信号逓倍器 ２８ エイリアシング防止フィルタ付きナイキスト率Ａ
Ｄ変換器
システム １２ 発振器 １４ 分周期 １６ アナログ信号逓倍器 １８ シグマデルタＡＤ変換器 ２０ 被変調信号用周波数変換式コヒーレントＡＤ変換
システム ２２ 発振器 ２４ 分周器 ２６ アナログ信号逓倍器 ２８ エイリアシング防止フィルタ付きナイキスト率Ａ
Ｄ変換器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャールス・ディー・ソンプトン アメリカ合衆国テキサス州オースチン、 チャック・ワゴン・トレイル7215 (56)参考文献 特開 平３−64127（ＪＰ，Ａ) 特開 平１−288016（ＪＰ，Ａ) 特開 平３−4621（ＪＰ，Ａ) 特開 平３−263924（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 3/00 H03M 1/00 H04B 1/00 H04B 14/00
Claims (2)
- 【請求項１】 被変調信号用周波数変換式コヒーレント
アナログーデジタル変換システム（２０）であって、前
記システムは： 被変調入力信号を受信する第１入力、基準クロック信号
を受信する第２入力、中間周波数信号を送出する出力を
有するアナログ信号逓倍器（２６）； 中間周波数を受信する第１入力、ダウンコンバージョン
基準周波数を受信する第２入力および所定の周波数でフ
ィルタをかけた出力被標本化信号を送出する出力を有す
るアナログーデジタル変換器（２８）； 基準クロック信号を送出するために、前記アナログ信号
逓倍器（２６）の第２入力に結合される基準クロック手
段（２２）； および前記基準クロック手段（２２）に結合された入力
を有し基準クロック信号入力を受信する分周器（２４）
であって、前記分周器は前記基準クロック信号を所定の
除数で割り、ダウンコンバージョン基準周波数信号を送
出するためにアナログーデジタル変換器（２８）に結合
された出力を有する分周器（２４）； によって構成されることを特徴とする前記ＡＤ変換シス
テム（２０）。 - 【請求項２】 被変調入力信号のコヒーレントアナログ
ーデジタル変換を行う方法であって、前記方法は： 被変調入力信号を受信する第１入力、、基準クロック信
号を受信する第２入力および中間周波数信号を送出する
出力を有するアナログ信号逓倍器（２６）を提供する段
階； 前記中間周波数信号を受信する第１入力、ダウンコンバ
ージョン基準周波数を受信する第２入力および所定の周
波数でフィルタされた出力サンプル信号を送出する出力
を有するアナログ−デジタル変換器（２８）を提供する
段階； 前記基準クロック信号を送出するために、基準クロック
手段（２２）を前記アナログ信号逓倍器（２６）の前記
第２入力に結合する段階；および 分周器（２４）の入力
を前記基準クロック信号に結合する段階であって、前記
分周器（２４）は、前記基準クロック信号を所定の除数
で割り、前記ダウンコンバージョン基準周波数信号を送
出するために、前記アナログーデジタル変換器（ ２８）
に結合された出力を有することを特徴とする前記結合段
階； によって構成されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US718891 | 1991-06-21 | ||
| US07/718,891 US5113189A (en) | 1991-06-21 | 1991-06-21 | Frequency translating coherent analog to digital conversion system for modulated signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218877A JPH05218877A (ja) | 1993-08-27 |
| JP2976706B2 true JP2976706B2 (ja) | 1999-11-10 |
Family
ID=24887975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4178894A Expired - Fee Related JP2976706B2 (ja) | 1991-06-21 | 1992-06-15 | 被変調信号用周波数変換式コヒーレントａｄ変換システム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5113189A (ja) |
| EP (1) | EP0525969B1 (ja) |
| JP (1) | JP2976706B2 (ja) |
| KR (1) | KR100218075B1 (ja) |
| DE (1) | DE69221971T2 (ja) |
| HK (1) | HK1002340A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387913A (en) * | 1993-11-09 | 1995-02-07 | Motorola, Inc. | Receiver with digital tuning and method therefor |
| US5457456A (en) * | 1993-12-16 | 1995-10-10 | At&T Ipm Corp. | Data converter with programmable decimation or interpolation factor |
| US5680133A (en) * | 1995-12-14 | 1997-10-21 | Sony Corporation | Analog-to-digital converter |
| US6121910A (en) * | 1998-07-17 | 2000-09-19 | The Trustees Of Columbia University In The City Of New York | Frequency translating sigma-delta modulator |
| IT1316852B1 (it) * | 2000-03-24 | 2003-05-12 | M B Internat S R L | Procedimento per convertire un segnale reale in un segnale complessointrinsecamente in quadratura |
| DE10024267A1 (de) * | 2000-05-17 | 2001-11-29 | Bosch Gmbh Robert | Rundfunkempfänger für den Empfang von digitalen Rundfunksignalen und Verfahren zum Empfang von digitalen Rundfunksignalen |
| US6580383B1 (en) * | 2000-11-01 | 2003-06-17 | Telasic Communications, Inc. | High resolution ADC based on an oversampled subranging ADC |
| US7971225B2 (en) * | 2002-02-08 | 2011-06-28 | Finisar Corporation | Bandpass component decimation and transmission of data in cable television digital return path |
| US7725036B2 (en) * | 2002-02-12 | 2010-05-25 | Finisar Corporation | Efficient transmission of digital return path data in cable television return path |
| US8156535B2 (en) * | 2002-02-12 | 2012-04-10 | Finsar Corporation | Data rate compression device for cable television return path using bandpass puncturing |
| US7751718B2 (en) * | 2002-02-12 | 2010-07-06 | Finisar Corporation | Efficient transmission of digital return path data in cable television return path |
| EP1526669A4 (en) * | 2003-06-16 | 2012-03-21 | Panasonic Corp | DIGITAL SIGNAL RECEIVER |
| US8032916B2 (en) * | 2004-05-12 | 2011-10-04 | Finisar Corporation | Single master clock control of Ethernet data transfer over both a cable TV return path and an Ethernet forward path |
| US7765576B2 (en) * | 2004-05-12 | 2010-07-27 | Finsiar Corporation | Changing communication mode in a CATV pathway using mute commands |
| US7084799B1 (en) * | 2005-05-09 | 2006-08-01 | Sls International, Inc. | Sigma-delta modulated amplifier |
| US7199739B2 (en) * | 2005-06-15 | 2007-04-03 | Sigmatel, Inc. | Programmable sample rate analog to digital converter and method for use therewith |
| US8130871B2 (en) * | 2006-01-09 | 2012-03-06 | Sigmatel, Inc. | Integrated circuit having radio receiver and methods for use therewith |
| CN102820899B (zh) * | 2012-07-19 | 2014-12-17 | 昆腾微电子股份有限公司 | 集成无线电广播接收机 |
| MX356850B (es) * | 2013-09-20 | 2018-06-15 | Proteus Digital Health Inc | Métodos, dispositivos y sistemas para recibir y decodificar una señal en presencia de ruido usando segmentos y deformaciones. |
| RU2665245C1 (ru) * | 2017-11-02 | 2018-08-28 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Российский университет транспорта (МИИТ)" РУТ (МИИТ) | Аналогово-цифровой преобразователь сигналов |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3706944A (en) * | 1970-12-02 | 1972-12-19 | Bell Telephone Labor Inc | Discrete adaptive delta modulator |
| JPS62140518A (ja) * | 1985-12-13 | 1987-06-24 | Advantest Corp | Ａｄ変換装置 |
| DE3803872A1 (de) * | 1988-02-09 | 1989-08-17 | Messerschmitt Boelkow Blohm | Einrichtung zur inertialen geschwindigkeits- oder beschleunigungsmessung und schaltungsanordnung zur signalaufbereitung und -verarbeitung hierfuer |
| JP2647136B2 (ja) * | 1988-05-13 | 1997-08-27 | 株式会社東芝 | アナログ−デジタル変換回路 |
| JPH034621A (ja) * | 1989-06-01 | 1991-01-10 | Gifu Univ | サンプリング方法およびその装置 |
| JPH03263924A (ja) * | 1990-03-14 | 1991-11-25 | Gifu Univ | 周期的信号のデジタル測定方法および装置 |
-
1991
- 1991-06-21 US US07/718,891 patent/US5113189A/en not_active Expired - Lifetime
-
1992
- 1992-05-18 KR KR1019920008330A patent/KR100218075B1/ko not_active IP Right Cessation
- 1992-06-15 JP JP4178894A patent/JP2976706B2/ja not_active Expired - Fee Related
- 1992-06-22 DE DE69221971T patent/DE69221971T2/de not_active Expired - Fee Related
- 1992-06-22 EP EP92305711A patent/EP0525969B1/en not_active Expired - Lifetime
-
1998
- 1998-02-20 HK HK98101331A patent/HK1002340A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0525969A3 (en) | 1993-08-25 |
| EP0525969A2 (en) | 1993-02-03 |
| EP0525969B1 (en) | 1997-09-03 |
| KR930001596A (ko) | 1993-01-16 |
| DE69221971T2 (de) | 1998-03-12 |
| JPH05218877A (ja) | 1993-08-27 |
| KR100218075B1 (ko) | 1999-09-01 |
| DE69221971D1 (de) | 1997-10-09 |
| US5113189A (en) | 1992-05-12 |
| HK1002340A1 (en) | 1998-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976706B2 (ja) | 被変調信号用周波数変換式コヒーレントａｄ変換システム | |
| US5621345A (en) | In-phase and quadrature sampling circuit | |
| EP0323675B1 (en) | An arrangement for generating an SSB signal | |
| AU681061B2 (en) | Demodulator, modulation and demodulation system, and demodulation method | |
| US4855894A (en) | Frequency converting apparatus | |
| US7139329B2 (en) | Receiver in a radio communication system | |
| EP0335037A1 (en) | Direct conversion radio | |
| JPS63503348A (ja) | デイジタル・ゼロｉｆ選局部分回路 | |
| JP4633902B2 (ja) | デジタルダウンコンバータ | |
| JPH10501673A (ja) | 直角位相信号変換装置 | |
| US5398002A (en) | Automatic frequency control system by quadrature-phase in frequency or phase demodulating system | |
| KR20020006044A (ko) | 프로그래머블 디지털 중간 주파수 송수신기 | |
| US6683905B1 (en) | Dual-mode receiver | |
| US5128966A (en) | System for demodulating frequency- or phase-modulated signals by quadrature-phase | |
| JP2575642B2 (ja) | アナログ−デジタル コンバ−タ | |
| JPH0427723B2 (ja) | ||
| EP1693954B1 (en) | Demodulation circuit for use in receiver using IF sampling scheme | |
| JP2918857B2 (ja) | デジタルセンターラインフィルタ | |
| US5410498A (en) | Decimation circuit and method for filtering quantized signals while providing a substantially uniform magnitude and a substantially linear phase response | |
| AU637262B2 (en) | Rate conversion apparatus | |
| KR100957321B1 (ko) | 소프트웨어 무선기 및 이를 이용한 신호처리 방법 | |
| JPH06216773A (ja) | ゼロオフセット用自動補償機能付きａ／ｄコーディング回路 | |
| JP2000338226A (ja) | レーダ装置 | |
| JPH04367130A (ja) | 中間周波信号のａ／ｄ変換回路装置付カーラジオ | |
| JPH08186447A (ja) | レーダ受信機用位相検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |