Nothing Special   »   [go: up one dir, main page]

JP3141312B2 - 表示素子 - Google Patents

表示素子

Info

Publication number
JP3141312B2
JP3141312B2 JP05303245A JP30324593A JP3141312B2 JP 3141312 B2 JP3141312 B2 JP 3141312B2 JP 05303245 A JP05303245 A JP 05303245A JP 30324593 A JP30324593 A JP 30324593A JP 3141312 B2 JP3141312 B2 JP 3141312B2
Authority
JP
Japan
Prior art keywords
information
line
pixel
scanning
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05303245A
Other languages
English (en)
Other versions
JPH06258614A (ja
Inventor
伸二郎 岡田
豊 稲葉
一典 片倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP05303245A priority Critical patent/JP3141312B2/ja
Priority to DE69313801T priority patent/DE69313801T2/de
Priority to EP93120152A priority patent/EP0603713B1/en
Publication of JPH06258614A publication Critical patent/JPH06258614A/ja
Priority to US08/541,625 priority patent/US5657037A/en
Application granted granted Critical
Publication of JP3141312B2 publication Critical patent/JP3141312B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G09G3/3637—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals with intermediate tones displayed by domain size control
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/065—Waveforms comprising zero voltage phase or pause
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/207—Display of intermediate tones by domain size control

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、コンピュータの端末，
テレビ受像機，ワードプロセッサ，タイプライタ等に用
いられる表示装置や、プロジェクターの光バルブ，ビデ
オカメラレコーダーのビューファインダー等に用いられ
る表示素子に関する。
【０００２】
【従来の技術】表示素子としては、エレクトロクローミ
ー素子、エレクトロルメネッセンス素子、電子放出素
子、ツイスティッドネマチック（ＴＮ）液晶を用いたも
の、ゲスト・ホスト型のもの、スメクチック（Ｓｍ）液
晶を用いたもの等が知られている。
【０００３】これらのうち液晶を用いたものは、一対の
基板間に配され、印加電圧に応じて光の透過率が変化す
る。
【０００４】同様に、他の素子も活性物質としてのエレ
クトロクローミー物質やエレクトロルミネッセンス物質
を一対の電極間に配し、電圧を印加することにより表示
を行う。
【０００５】液晶セルは、通常、ストライプ状の透明導
電膜パターンを有する２つの基板を、該ストライプが互
いに交差するように配した状態で、該基板間に液晶を封
入して構成されている。そして、一単位画素はストライ
プの交点で形成される。
【０００６】従って、表示画面が大きく且つ画素が微細
になるにつれて、ストライプの巾は狭く且つ長さは長い
ものとなっていく。そうすると、該ストライプを走査電
極あるいは情報電極として用いる際にそこに入力される
信号の遅延が問題になってくる。
【０００７】このような信号遅延を防止する為に、従来
は透明導電膜のストライプの端部に該透明導電膜より抵
抗の低い（導電率の高い）Ｃｒ，Ｍｏ等の金属ストライ
プパターンを設けて、電極自体の抵抗を低くしていた。
【０００８】このような電極構造の詳細は、コジマ等
（Ｋｏｊｉｍａ ｅｔ ａｌ．）に付与された米国特許
第５，２１２，５７５号、ミハラ（Ｍｉｈａｒａ）に付
与された米国特許第５，１８２，６６２号、ヨシオカ等
（Ｙｏｓｈｉｏｋａ ｅｔ ａｌ．）に付与された米国
特許第５，１２４，８２６号の各明細書に記載されてい
る。
【０００９】しかしながら、液晶素子の大画面化，高精
細化が進むにつれ、上述した電極の改良では、信号の遅
延を充分に防止出来なくなってきている。
【００１０】また、低抵抗な金属パターンとして金（Ａ
ｕ）を用いることも試みられたが、コストの問題や、画
面の開口率の問題を考慮すると根本的な解決手段とはな
り得ていない。
【００１１】勿論、このような課題は、ＸＹマトリクス
電極を用いるエレクトロクローミー素子やエレクトロル
ミネッセンス素子，電子放出素子においても共通の課題
である。
【００１２】
【発明が解決しようとする課題】本発明の目的は、上述
した技術課題を解決し、信号遅延による画素への悪影響
を防止した表示素子を提供することにある。
【００１３】本発明の別の目的は、液晶セルの製造コス
トを高めることなく、良好な画像表示を行える表示素子
を提供することにある。
【００１４】
【課題を解決するための手段及び作用】本発明は、複数
の走査線と複数の情報線がマトリクス構造を有し、該走
査線と該情報線との交点に画素が配置され、該走査線と
該情報線との間にカイラルスメクチック液晶が配置さ
れ、該走査線に走査信号を印加するための走査信号発生
回路に走査線の入力端が接続され、該情報線に情報信号
を印加するための情報信号発生回路に情報線の入力端が
接続され、該情報線上の任意の画素のカイラルスメクチ
ック液晶に印加される電圧信号のなまり量τを補償する
ために、情報線の入力端から該情報線上の任意の画素の
距離に応じて、該情報線に印加する情報信号を変化させ
る手段を有し、該なまり量τの補償が下記式（１）に基
づいてなされていることを特徴とする表示素子である。
【数２】 ［ａ，ｂは実験上決定される定数である。ａはなまりの
効果を正しくとらえるための補正項で、ｂはカイラルス
メクチック液晶のスイッチング閾値が実効値からずれる
分の補正項である。情報線の入力端での情報信号電圧を
Ｖ0、パルス巾をｔ0とする。情報信号電圧Ｖi（ｔ）
は、情報線の入力端から情報線上のｉ番目の画素の距離
に応じたなまり量τを有するｉ番目の画素に印加される
電圧である。］
【００１５】以下、図面を参照しながら本発明の好適な
実施態様について説明する。
【００１６】図１は、本発明の一実施態様による表示素
子を示す回路ブロック図である。
【００１７】表示パネル１０３は、走査線１４となる走
査電極の設けられた基板と情報線１５となる情報電極の
設けられた基板との間に、光学的な活性物質を封入して
構成したものであり、走査線１４と情報線１５とで構成
される多数の交点が単位画素ＰＸＬとなっている。
【００１８】１０４は走査線１４に選択的に走査信号を
供給する為の走査線駆動回路であり、１０５は情報線１
５に選択された走査線上の少なくとも１つの画素に、該
画素おいて表示すべき表示情報を、供給する為の情報線
駆動回路である。
【００１９】勿論、活性物質としてはエレクトロクロー
ミー物質やエレクトロルミネッセンス物質が用いられ得
る。
【００２０】本実施態様においては、情報線１５上の画
素の位置に応じて変調された情報信号を供給する。
【００２１】一例を挙げると、図１中の画素ＰＸＬＡ、
ＰＸＬＢ、ＰＸＬＣに供給される情報信号はそれぞれ、
その情報線１５上の位置が異なっている為にその波形又
は波高値或いはパルス巾の少なくともいずれか１つが互
いに相違している。
【００２２】このような情報信号の変調は、表示パネル
１０３の大きさ、情報線の抵抗、寄生容量等に応じてそ
の度合や変調方式が適宜選択されてなされる。
【００２３】そして、情報信号は１つの情報線上の一画
素毎に異なっていてもよいし、隣接するｎ個の画素を１
グループとしてグループ毎に異ならしめられていてもよ
く、また、その際のｎの値はグループ毎に一定でも異な
っていてもよい。それぞれ一長一短があるのでその特性
を考慮して適宜選択する。
【００２４】本発明に用いられる変調方式を理解し易い
ように図２を参照して説明する。
【００２５】情報信号電圧波形のなまり（波形のくず
れ）の書き込み階調レベルへの影響を図２によって具体
的に説明する。電圧波形がなまっていないときは、図２
の（ａ），（ｂ）に示すように、活性物質としての液晶
層に印加される電圧波形は走査信号ＶS と情報信号Ｖi
の差分であるので、図２の（ａ）に示すようにある画素
においては、波高値（ＶS−Ｖi），パルス巾△Ｔ、図２
の（ｂ）に示すように別の画素においては、波高値（Ｖ
S＋Ｖi），パルス巾△Ｔの電圧波形である。これに対
し、情報信号波形がなまった場合においては、図２の
（ｃ），（ｄ）に示すように、情報信号波形と走査信号
波形が同一極性の場合（ｃ）にはその差分である合成波
形を大きくする方向になまりの影響（図中Ａ）が出るの
に対し、逆極性の場合（ｄ）においては、合成波形を小
さくする方向になまりの影響がでる（図中Ｂ）。
【００２６】このことは液晶表示状態において、Ｉ0 と
Ｉ0N，Ｉ100 とＩ100Nを比較すればわかるように同じ情
報信号を入力しているにもかかわらず、（ａ）のような
画素に対して（ｃ）のような画素では相対的に多くスイ
ッチングし、（ｂ）のような画素に対して（ｄ）のよう
になまりの影響を受けた画素は少なくスイッチングす
る。
【００２７】しかるに、液晶パネルは前述の図１に示す
ようにパネルの大きさ、活性物質としての液晶層厚、信
号入力端子が予め決められているために、どこの画素で
どれだけの波形の伝播遅延が生じるかをあらかじめ知る
ことができる。
【００２８】したがって、図１中の画素の位置［Ａ］，
［Ｂ］，［Ｃ］に同じ情報内容を書き込む場合であって
も、波形のなまりを補償するように情報信号を変調する
ことにより、情報信号のなまりの画素への悪影響をなく
することができる。
【００２９】図３に、図１における各位置［Ａ］，
［Ｂ］，［Ｃ］のなまりに対応した情報信号波形を示
す。なまりの大きな場所への印加信号ほど、入力の波高
値を高くして、なまり分を補償する。図３のうちＶa，
Ｖb，Ｖcは、Ｖa＞Ｖb＞Ｖcとなり、なまりの大きさの
順になっている。図３の場合には、入力情報信号の波高
値によってなまりを補正したが、この補正はパルス巾に
よっても可能である。
【００３０】以上のように、あらかじめ知ることのでき
る波形なまりの程度を情報信号発生部にフィード・バッ
クすることによって、なまりの影響による階調レベルの
変動をおさえることができる。
【００３１】次に、本発明の液晶表示素子の基本的な駆
動方法を説明する。図４は本発明の表示装置の駆動制御
系のブロック構成図であり、図５は画像情報の通信タイ
ミングチャートである。
【００３２】グラフィックスコントローラ１０２は、走
査電極を指定する走査線アドレス情報とそのアドレス情
報により指定される走査線上の画像情報（ＰＤ０〜ＰＤ
３）を、液晶表示装置１０１の走査線駆動回路１０４と
情報線駆動回路１０５とによって構成される表示駆動回
路に転送する。本実施例では、走査線アドレス情報（Ａ
０〜Ａ１５）と表示情報（Ｄ０〜Ｄ１２７９）とを区別
しなければならない。この識別のための信号がＡＨ／Ｄ
Ｌであり、このＡＨ／ＤＬ信号がハイレベルのときは、
走査線アドレス情報であることを示し、ローレベルのと
きは、表示情報であることを示している。
【００３３】走査線アドレス情報は、液晶表示装置１０
１内の駆動制御回路１１１側で、画像情報ＰＤ０〜ＰＤ
３として転送されてくる走査線駆動回路１０４に出力さ
れる。この走査線アドレス情報は、走査線駆動回路１０
４内のデコーダ１０６に入力され、デコーダ１０６を介
して、表示パネル１０３の指定された走査電極が走査信
号発生回路１０７によって駆動される。一方、表示情報
は情報線駆動回路１０５内のシフトレジスタ１０８へ導
かれ、転送クロックにて４画素単位でシフトされる。シ
フトレジスタ１０８にて水平方向の一走査線分のシフト
が完了すると、１２８０画素分の表示情報は併設された
ラインメモり１０９に転送され、一水平走査期間の間に
亘って記憶され、情報信号発生回路１１０から各情報電
極に表示情報信号として出力される。
【００３４】また、本実施例では液晶表示装置１０１に
おける表示パネル１０３の駆動とグラフィックスコント
ローラ１０２における走査線アドレス情報及び表示情報
の発生とが非同期で行われているため、画像情報転送時
にグラフィックスコントローラ１０２と装置１０１との
間の同期をとる必要がある。この同期を司る信号がＳＹ
ＮＣであり、一水平走査期間ごとに液晶表示装置１０１
内の駆動制御回路１１１で発生する。グラフィックスコ
ントローラ１０２側は常にＳＹＮＣ信号を監視してお
り、ＳＹＮＣ信号がローレベルであれば画像情報の転送
を行い、逆にハイレベルのときには一水平走査線分の画
像情報の転送終了後は転送を行わない。すなわち、図４
において、グラフィックスコントローラ１０２側はＳＹ
ＮＣ信号がローレベルになったことを検知すると、直ち
にＡＨ／ＤＬ信号をハイレベルにし一水平走査線分の画
像情報転送を開始する。液晶表示装置１０１内の駆動制
御回路１１１は、ＳＹＮＣ信号を画像情報転送期間中に
ハイレベルにする。所定の一水平走査期間を経て表示パ
ネル１０３への書き込みが終了したのち駆動制御回路
（ＦＬＣＤコントローラ）１１１は、ＳＹＮＣ信号を再
びローレベルに戻し、次の走査線の画像情報を受け取る
ことができる。また、ここで１１３は変調回路、１１４
は電圧源である。
【００３５】本発明による駆動信号の変調（波形なまり
の補償）は、変調回路１１３によって行なわれる。
【００３６】図６は、本発明に用いられる変調回路１１
３の一例を示すブロック図である。
【００３７】図４の駆動制御回路１１１から出力された
表示情報と走査線アドレス情報は、デコーダ１０６とシ
フトレジスタ１０８とは別に記憶装置ＲＯＭ１、ＲＯＭ
２にもそれぞれ入力される。
【００３８】ＲＯＭ１は情報線の遅延量に基づく情報
（遅延情報τ）を内部のメモリセルに記憶させておく記
憶回路である。ここに走査線アドレス情報が入力される
と、アドレスされる走査線に対応した遅延情報τをメモ
リセルから読み出し、それを後段の演算回路に出力す
る。
【００３９】一方、ＲＯＭ２は、必要に応じて設けられ
る記憶回路であり、遅延量が温度等の他のパラメータの
影響を受ける場合に、その補正データを記憶させておく
為のものである。
【００４０】演算回路は、記憶装置ＲＯＭ１、ＲＯＭ２
からの情報を受けて演算処理を行い、情報信号の変調量
を算出する回路である。演算回路からの出力（変調量デ
ータ）は電源電圧決定回路に入力されて、情報信号発生
回路に供給する変調後の基準駆動電圧を決定する。
【００４１】電圧（波高値）変調の場合は、電圧源１１
４からの供給電圧Ｖを受けて図３のＶa，Ｖbという値を
もつ基準駆動電圧を供給する。
【００４２】パルス巾変調の場合は、この電源電圧決定
回路はパルス巾決定回路で置換され、情報信号発生回路
１１０内の情報信号供給ゲートの開閉タイミングを制御
して情報信号のパルス巾を決定する。
【００４３】また、ここでは電源電圧決定回路が電圧源
１１４からの直接電圧を変調したが、代わりに、変調情
報を電圧源にフィードバックして、電圧源１１４自体が
変調された供給電圧を発生させてもよい。勿論、供給電
圧Ｖは単一又は複数の電圧信号であり得るものとする。
【００４４】具体的には、図１のようなＸＹマトリクス
電極構造をもつ表示装置の場合、情報線の入力端から遠
い画素ＰＸＬＢの法が、画素ＰＸＬＣよりなまりが大き
く、更に遠い画素ＰＸＬＡの方が画素ＰＸＬＣよりなま
りが大きい。
【００４５】そこで、基準となる情報信号の波高値Ｖ0
に対する補正量ΔＶ0を走査線の位置に応じて、走査線
一本毎に変化させる。つまり、入力端に近い走査線上の
画素ではΔＶ0を小さくし、入力端より遠い走査線の画
素ではΔＶ0を大きくする。
【００４６】つまり、図６のＲＯＭ１に走査線に対応し
たパラメータを記憶させておき、該パラメータに基づい
て演算回路でΔＶ0を算出する。そして、算出されたΔ
Ｖ 0に基づいて情報信号電圧Ｖ0＋ΔＶ0を電源電圧決定
回路で発生させる。
【００４７】このようにして、なまり量が補償された情
報信号を用いるので、画素の位置によって表示状態がバ
ラツクことがない。
【００４８】この方式では、例えば、走査線が２００本
あれば、その一本毎にΔＶ0を決定するものであった
が、前述したように２０×１０の１０ブロックに分割し
てブロック毎にΔＶ0を変化させてもよい。
【００４９】或いは、入力端側のブロックの走査線数を
２０本とし、入力端から遠ざかるにつれて該ブロック内
の走査線の数を１８，１６，１４，・・・２，１となる
ように減少するようにブロック分割して、ブロック毎に
ΔＶ0を変化させることも好ましいものである。この場
合もＲＯＭ１に走査線の属するブロックの補正パラメー
タを記憶させておけば、図６と同じ制御方式で行える。
【００５０】本発明は、明・暗２つの情報（２値情報）
の表示を行う装置に用いられることは勿論のこと、好ま
しくは多値情報（特に階調表示を行う場合）に特に有効
である。また、本発明は、印加電圧の極性依存性をもた
ないネマチック液晶を用いた表示パネルに応用できるこ
とは勿論のこと、印加電圧の極性に応じて明・暗を制御
するエレクトロクローミー物質やスメクチック液晶を用
いた表示パネルに効果的に応用できる。
【００５１】以下、上述した階調表示及びスメクチック
液晶を用いた表示パネルへの応用例について説明する。
【００５２】クラーク（Ｃｌａｒｋ）とラガーウォル
（Ｌａｇｅｒｗａｌｌ）は、Ａｐｐｌｉｅｄ Ｐｈｙｓ
ｉｃｓ Ｌｅｔｔｅｒｓ 第３６巻，第１１号（１９８
０年６月１日発行）Ｐ．８９９〜９０１、特開昭５６−
１０７２１６号公報、米国特許第４，３６７，９２４号
明細書、米国特許第４，５６３，０５９号明細書等で、
表面安定化強誘電性液晶（Ｓｕｒｆａｃｅ−ｓｔａｂｉ
ｌｉｚｅｄ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｌｉｑｕｉ
ｄ ｃｒｙｓｔａｌ）による双安定性強誘電性液晶素子
を明らかにした。この双安定性強誘電性液晶素子は、バ
ルク状態のカイラルスメクチックＣ相（ＳｍＣ＊）、Ｈ
相（ＳｍＨ＊）等における液晶分子のらせん配列構造の
形成を抑制するのに十分に小さい間隔に設定した一対の
基板間に液晶を配置させ、かつ、複数の液晶分子で組織
された垂直分子層を一方向に配列させることによって実
現された。
【００５３】また、このような強誘電性液晶（ＦＬＣ）
を用いた表示素子に関しては、特開昭６１−９４０２３
号公報などにも示されているように、１〜３μｍ位のセ
ルギャップを保って２枚の内面に透明電極を形成し配向
処理を施したガラス基板を向かい合わせて構成した液晶
セルに、強誘電性液晶を注入したものが知られている。
【００５４】強誘電性液晶を用いた上記表示素子の特徴
は、強誘電性液晶が自発分極を持つことにより外部電界
と自発分極の結合力をスイッチングに使えることと、強
誘電性液晶分子の長軸方向が自発分極の分極方向と１対
１に対応しているため外部電界の極性によってスイッチ
ングできることである。すなわち、前記カイラルスメク
チック相の状態において、印加された電界に応答して第
１の光学的安定状態と第２の光学的安定状態とのいずれ
かをとり、かつ電界が印加されないときはその状態を維
持する性質、すなわち双安定性を有し、また電界の変化
に対する応答が速やかで、高速かつ記憶型の表示装置等
の分野における広い利用が期待されている。
【００５５】強誘電性液晶は、上述のように、一般にカ
イラル・スメクチック液晶（ＳｍＣ＊，ＳｍＨ＊）を用
いるので、バルク状態では液晶分子長軸がねじれた配向
を示すが、上述の１〜３μｍ位のセルギャップのセルに
いれることによって液晶分子長軸のねじれを解消するこ
とができる（Ｐ．２１３〜Ｐ．２３４ Ｎ．Ａ．Ｃｌａ
ｒｋ ｅｔ ａｌ，ＭＣＬＣ，１９８３，Ｖｏｌ ９
４）。
【００５６】かかる強誘電性液晶素子で形成した表示パ
ネルを備えた液晶表示装置は、例えば神辺らの米国特許
第４，６５５，５６１号明細書などに記載されたマルチ
プレクシング駆動方式を用いることによって大容量画素
の表示画面に画像を形成することができる。上述の液晶
表示装置は、ワード・プロセッサ、パーソナル・コンピ
ュータ、マイクロ・プリンタ、テレビジョンなどの表示
画面に利用することができる。
【００５７】強誘電性液晶素子は２つの安定状態を光透
過および遮断状態とし、主として２値（白・黒）の表示
素子として利用されているが、多値すなわち中間調表示
も可能である。中間調表示法の１つは画素内の双安定状
態の面積比を制御することにより中間的な光透過状態を
作るものである。以下、この方法（面積変調法）につい
て詳しく説明する。
【００５８】図７は強誘電性液晶素子のスイッチングパ
ルス振幅と透過率の関係を模式的に示した図で、はじめ
完全な光遮断（黒）状態にあったセル（素子）に一方極
性の単発パルスを印加した後の透過光量Ｉを単発パルス
の振幅Ｖの関数としてプロットしたグラフである。パル
ス振幅が閾値Ｖth以下（Ｖ＜Ｖth）のときは透過光量は
変化せず、パルス印加後の透過状態は図８（ｂ）に示す
ように印加前の状態を示す同図（ａ）と変わらない。パ
ルス振幅が閾値を超えると（Ｖth＜Ｖ＜Ｖsat）画素内
の一部分が他方の安定状態、すなわち同図（ｃ）に示す
光透過状態に遷移し全体として中間的な透過光量を示
す。さらにパルス振幅が大きくなり、飽和値Ｖsat以上
（Ｖsat＜Ｖ）になると同図（ｄ）に示すように画素全
部が光透過状態になるので光量は一定値に達する。すな
わち、面積変調法は電圧をパルス振幅ＶがＶth＜Ｖ＜Ｖ
satとなるように制御して中間調を表示するものであ
る。
【００５９】しかし、このような単純な駆動方式によれ
ば、図７の電圧と透過光量の関係がセル厚と温度にも依
存するため、表示パネル内にセル厚分布や温度分布があ
ると、同じ電圧振幅の印加パルスに対して異なった階調
レベルが表示されてしまうという問題がある。
【００６０】図８は、このことを説明するための図で、
図７と同じく電圧振幅Ｖと透過光量Ｉの関係を示したグ
ラフであるが、異なった温度すなわち高温および低温で
の関係をそれぞれ表わす曲線Ｈおよび曲線Ｌの２本の曲
線を示してある。すなわち、表示サイズの大きいディス
プレイ（表示素子）では同一パルス（表示部）内に温度
分布が生じてくることは珍しくなく、したがって、ある
電圧Ｖapで中間調を表示させようとしても、図９に示す
ようにＩ1からＩ2までの範囲にわたって中間調レベルが
ばらついてしまい、均一な表示が得られないのである。
【００６１】そこで考え出されたのが、「４パルス法」
である。この駆動方法は、米国出願Ｎｏ．６８１，９９
３（１９９１年４月８日米国出願）に記載されているも
ので、図１０および図１１に示すようにパルス内の同一
走査線上の低閾値部用と高閾値部用に複数のパルス（図
中、Ａ，Ｂ，Ｃ，Ｄ）を印加することにより、最終的に
は等しい反転面積を得るようにしたものである（図中
（Ｄ））。
【００６２】本発明者は、さらに米国出願Ｎｏ．９８
４，６９４（１９９２年１２月２日米国出願）におい
て、書き込み時間を「４パルス法」より短縮した「画素
シフト法」を提案している。
【００６３】画素シフト法は複数の走査信号線に、同時
に異なる走査信号を入力して、選択することにより、複
数の走査線にまたがった、電界強度の分布を作り階調表
示をする方式である。
【００６４】画素シフト法の概略を次に説明する。
【００６５】使用できる液晶セルは、図１２にその一例
を示してあるように、１画素内の閾値が分布を有するも
のである。図１２に示したセルでは、電極間のＦＬＣ層
５５の層厚が変化しているのでＦＬＣのスイッチングの
閾値も分布を持つことになる。このような画素への印加
電圧を増加していくとセル厚が薄い部分から順にスイッ
チングしていくことになる。
【００６６】この様子を図１３（ａ）に示した。図１３
（ａ）中、Ｔ1、Ｔ2、Ｔ3はパネル内の観察している部
分の温度を示している。ＦＬＣのスイッチングの閾値電
圧は、温度が高くなるにつれ低くなるが、上記３つの温
度における印加電圧と光透過率との関係を３本の曲線で
示している。
【００６７】なお、閾値変動の原因は温度変化以外にも
あるが、説明の便宜上主として温度の変化を用いて本発
明の態様を説明する。
【００６８】図１３（ａ）から分かるように、まず画素
全体を暗状態にリセットして温度Ｔ1でＶiの電圧を画素
に印加したときにはＸ％の透過率を得ることができる
が、温度がＴ2もしくはＴ3まで上昇すると、同じＶiの
電圧を画素に印加したときには透過率が１００％になっ
てしまい、階調表示が正しく行われなくなる。図１３
（ｃ）は、上記各温度における書き込み後の画素の反転
状態を示している。このような条件では、温度変動によ
って書き込んだ階調情報が失われるので、表示素子とし
ての用途範囲が極めて限られたものとなってしまう。
【００６９】そこで、図１３（ｄ）に示したように、１
画素の情報を２つの走査信号線Ｓ１、Ｓ２にまたがって
表示することにより、温度変動に対して安定した階調表
示が可能となる。
【００７０】以下、この駆動方式について詳しく説明す
る。
【００７１】画素内に連続的な閾値分布を持つ強誘電
性液晶セルを用意する：液晶セルの構成は、図１２に示
すような、画素内のセル厚が連続的に分布したものを用
いることができる。また、本出願人が米国特許第４，８
１５，８２３号明細書中で提案しているような画素内に
電位の勾配を有する構成、または容量勾配を持つ構成で
も良い。いずれにせよ、画素内の閾値を連続的に分布さ
せることにより、明状態に対応した領域（ドメイン）と
暗状態に対応した領域（ドメイン）を画素内に混在させ
ることができ、これらのドメインの面積比によって階調
表示を可能としている。
【００７２】この方法は光量をステップ的に変調する場
合（例えば１６階調など）でも使用できるがアナログ的
な階調表示のためには連続的な光量変化が必要である。
【００７３】２つの走査信号線を同時に選択する：こ
の操作について図１４を用いて説明する。図１４（ａ）
は、２つの走査信号線上の画素をひとまとめにしたとき
の透過率−印加電圧特性を示す。図１４（ａ）中では、
透過率０％〜１００％を走査線２上の画素Ｂの表示領域
とし、透過率１００％〜２００％を走査信号線１上の画
素Ａの表示領域として示している。すなわち、走査信号
線１本につき１つの画素を構成するので、２本同時に走
査した場合には、画素Ａ、画素Ｂの両方が全部光透過状
態になった時の透過率を２００％としている。ここで
は、１つの階調情報に対して同時に２つの走査信号線を
選択するのだが、１つの階調情報を表示するために１画
素分の面積を持つ領域を割り当てるようにしている。こ
れについて図１４（ｂ）を用いて説明する。
【００７４】温度Ｔ1では入力した階調情報は印加電圧
Ｖ 0% のとき０％、Ｖ 100% のとき１００％に対応する範囲
に書き込まれる。図から分かるように温度Ｔ1ではこの
範囲（画素領域）はすべて走査信号線２上にある（図１
４（ｂ）中、斜線部参照）。ところが、温度がＴ1から
Ｔ2に上昇すると、液晶の閾値電圧が下がっているた
め、同じ電圧を画素に印加した場合に画素内で、温度Ｔ
1のときよりも大きな領域が反転してしまう。
【００７５】これを補正するために、温度Ｔ2のときの
画素領域を走査信号線１と走査信号線２にまたがって設
定する（図１４（ｂ）の温度Ｔ2の場合を示した斜線
部）。
【００７６】次に、温度がさらに上昇してＴ3になった
ときには、印加電圧をＶ 0% 〜Ｖ 100% まで変化させて描画
される画素領域を、走査信号線１上のみに設定する（図
１４（ｂ）の温度Ｔ3の場合を示した斜線部）。
【００７７】以上のように温度によって階調表示をする
画素領域を、２つの走査信号線上でずらして設定するこ
とにより、Ｔ1からＴ3の温度範囲において正しい階調表
示を保つことができるようになる。
【００７８】同時に選択した２本の走査信号線に印加
する走査信号を互いに異なるものとする：上記で説明
したように、温度変化による液晶反転の閾値変動を、２
つの走査信号線を同時に選択することによって補償する
ためには、２つの選択された走査信号線に印加される走
査信号を互いに異なるものとしなければならない。この
点について図１３を用いて説明する。
【００７９】走査信号線１と走査信号線２に印加される
走査信号は、走査信号線２上の画素Ｂと走査信号線１上
の画素Ａの閾値が連続的に変化するように設定する。図
１３（ｂ）において、温度がＴ1のときの透過率−電圧
曲線は、透過率１００％までは走査信号線２上の領域で
表示されることを示し、その後２００％までが走査信号
線１上の領域で表示されることを示す。このように透過
率−電圧曲線が画素Ｂから画素Ａにかけて連続的、かつ
等しい勾配で設定する必要がある。
【００８０】したがって図１５に示すように走査信号線
１上の画素Ａと走査信号線２上の画素Ｂのセル形状（図
１５（ｂ）参照）を等しく設定しても、実質的に画素
Ａ、画素Ｂに連続的な閾値特性を与えた場合（図１３
（ｂ）のセル）と同様の表示が可能となる。
【００８１】上述したＦＬＣパネルにおいては、電極間
容量が大きいことや、高精細表示を要求されることから
の配線抵抗の増大による入力波形の伝播遅延が無視でき
ない。
【００８２】特に、情報信号を正負の極性で使おうとす
る場合には、液晶層に印加される合成電圧波形が走査信
号との差分になるため、目標値よりも大きい電圧値にな
ったり、小さい電圧値になったりして（走査信号との極
性が異なるか、同じかによって）、画素内の閾値分布の
一様性を保つことができない。
【００８３】このことは前述した階調駆動法にとってよ
り望ましくない為に、前述した変調方式を応用すること
が好ましいのである。
【００８４】
【実施例】第１の実施例として図１２に示したものと同
じ断面形状の液晶セルを作製した。図１２中、下基板の
のこぎり形状は、金型上に原型を作り、それを、アクリ
ル系ＵＶ硬化樹脂５２でガラス基板上へ転写して作っ
た。
【００８５】ＵＶ硬化樹脂５２ののこぎり形状の上に、
ストライプ電極５１としてＩＴＯ膜をスパッタ形成し、
さらにその上層に配向膜５４として日立化成社製の配向
膜ＬＱ−１８０２を、約３００Åに形成した。
【００８６】対向側のセル基板は、ストライプ電極５１
上に、同じ配向膜を形成したもので、凹凸形状はもたせ
ていない。
【００８７】上下基板のラビング方向は、平行方向に行
い、上基板のラビング方向に対して、下基板のラビング
方向を約６°右ネジ方向にずらしてセルを構成した。セ
ル厚のコントロールは、薄い部分が約１．０μｍ、厚い
部分が約１．４μｍになるようにした。また、のこぎり
形状の１辺を１画素になるように、下基板のストライプ
電極５１をストライプ状に、畝にそってパターニングし
た。
【００８８】ストライプ電極５１の巾を、３００μｍと
して、画素サイズを３００μｍ×２００μｍの長方形に
設定した。
【００８９】使用した液晶材料を表１に示す。
【００９０】
【表１】
【００９１】この液晶の閾値は１１．５ｖｏｌｔ／μｍ
（８０μＳのパルス、２５℃）であり、各画素の閾値は
１１．５〜１６．１ｖｏｌｔ（８０μＳのパルス、２５
℃）となった。
【００９２】こうして作製した液晶パネルは、走査線数
２４０本、情報信号線数４００本のマトリックス構造を
有し、走査電極（ＩＴＯ）の端部上にはＣｒ膜２０００
Åをパターニングして積層してあり、情報信号線上の電
圧波形のなまり、即ち、情報信号パルスの立ち上がりか
ら設定波高値の９０％の波高値に達するまでの時間は、
最大で２０μｓｅｃ．であった。
【００９３】図１６は、本実施例に用いられる駆動信号
としての走査信号（Ｓ１・・・Ｓ５）と情報信号（Ｉ）
と液晶に印加される合成信号（Ｓ２−Ｉ，Ｓ１−Ｉ）を
示すダイアグラムである。ここでは、前述した画素シフ
ト法による階調駆動方法を用いている為、隣接する２本
の走査線間では信号の極性が反転している。
【００９４】駆動波形は図１６に示した波形を用いた。
図１６において、ｄｔ1＝５０μｓ，ｄｔ2＝２０μｓ，
ｄｔ3＝３０μｓ，ｄｔ0＝２００μｓ，｜Ｖ1｜＝１
３．８ｖｏｌｔ，｜Ｖ2｜＝１３．８ｖｏｌｔとした。
そして｜Ｖi｜は階調情報を含む情報信号電圧であり、
後述する式によってその値を走査線に応じて変調した。
【００９５】図１６におけるＶiの値は、波形なまりの
全くないときは、−２．７５ｖｏｌｔで０％、２．７５
ｖｏｌｔで１００％、中間電圧では中間値を取る。しか
るに、なまりがある場合には階調レベルは変動し、変動
方向はなまりのない時（Ｖi＝０Ｖ）を境に階調レベル
がそれぞれ逆方向へ変動してしまう。
【００９６】なまりがτμｓあるときの補正の方式は以
下の通りである。情報信号Ｖi（ｔ），入力端でＶ0とす
ると、パルス巾をｔ0として
【００９７】
【数３】
【００９８】ここで、ａ，ｂは実験上決定される定数で
ある。ａはなまりの効果を正しくとらえるための補正項
で、ｂはＦＬＣのスイッチング閾値が実効値からずれる
分の補正項である。本実施例においては、ａ＝１．０
９，ｂ＝１．５である。したがって、情報線上のなまり
が２０μｓある画素への書き込みを行うときは情報信号
を（１）式によって定めるＶiに設定すればよいことに
なる。実際はＶ0とＶiの関係は階調レベルに依存する場
合（液晶、配向等により異なる）もあり、このようなと
きには、Ｖ0とＶiとの関係を記憶装置例えば図６のＲＯ
Ｍ２に書き込んでおいて、情報信号の決定に際して参考
にすることで対応できる。
【００９９】本例の場合における、０％、５０％、１０
０％それぞれにおけるＶ0とＶiの関係を次表に示してお
く。
【０１００】
【表２】
【０１０１】なお図１６に示した波形による書き込みに
おいて、第２回書き込み（図中Ａパルス）では、情報信
号のなまりの影響は元々生じないので良好な階調表示が
実現された。
【０１０２】そこで、本実施例では、図６の記憶装置Ｒ
ＯＭ１の走査線のパネル内での位置に対応したなまり情
報τを記憶させ、同様に階調レベルによる補正値を記憶
装置ＲＯＭ２に記憶させ、更に演算式（１）を実効する
ように演算回路に演算プログラムを記憶させておいた。
【０１０３】こうして、パネル内での走査線の位置が情
報信号の入力端から遠ざかるにつれて大きくなるなまり
量（τ）を補償するように、なまり量（τ）が増えるに
つれて情報信号を波高値 Ｖiを増加させた。また、階調
情報に応じてなまり量の補償量を補正した。
【０１０４】
【発明の効果】以上説明したように、本発明を用いるこ
とで、情報信号線上の波形の伝播遅延の影響を受けない
良好な階調表示を実現できた。
【図面の簡単な説明】
【図１】本発明の表示素子を示す模式図である。
【図２】波形のなまりを説明する為の模式図である。
【図３】本発明によるなまり補償の一例を説明する為の
模式図である。
【図４】本発明による表示装置の制御系ブロック図であ
る。
【図５】図４に示す表示装置のタイミングチャートであ
る。
【図６】本発明に用いられるなまり補償回路のブロック
図である。
【図７】従来の面積変調法における電圧と透過率の関係
を模式的に示した図である。
【図８】従来の面積変調法における電圧と画素の光透過
状態を示した図である。
【図９】図７の関係図に異なった温度での関係を示す図
である。
【図１０】従来の４パルス法の駆動方法の説明図であ
る。
【図１１】従来の４パルス法の駆動方法の説明図であ
る。
【図１２】本発明に適用可能な液晶セルの概略図であ
る。
【図１３】従来の画素シフト法の説明図である。
【図１４】従来の画素シフト法の説明図である。
【図１５】従来の画素シフト法の説明図である。
【図１６】実施例に係る駆動波形を示す図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−189621（ＪＰ，Ａ) 特開 平４−181213（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 560 G02F 1/133 545 G09G 3/36

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の走査線と複数の情報線がマトリク
    ス構造を有し、 該走査線と該情報線との交点に画素が配置され、 該走査線と該情報線との間にカイラルスメクチック液晶
    が配置され、 該走査線に走査信号を印加するための走査信号発生回路
    に走査線の入力端が接続され、 該情報線に情報信号を印加するための情報信号発生回路
    に情報線の入力端が接続され、 該情報線上の任意の画素のカイラルスメクチック液晶に
    印加される電圧信号のなまり量τを補償するために、情
    報線の入力端から該情報線上の任意の画素の距離に応じ
    て、該情報線に印加する情報信号を変化させる手段を有
    し、 該なまり量τの補償が下記式（１）に基づいてなされて
    いる ことを特徴とする表示素子。 【数１】 ［ａ，ｂは実験上決定される定数である。ａはなまりの
    効果を正しくとらえるための補正項で、ｂはカイラルス
    メクチック液晶のスイッチング閾値が実効値からずれる
    分の補正項である。情報線の入力端での情報信号電圧を
    Ｖ 0 、パルス巾をｔ 0 とする。情報信号電圧Ｖ i （ｔ）
    は、情報線の入力端から情報線上のｉ番目の画素の距離
    に応じたなまり量τを有するｉ番目の画素に印加される
    電圧である。］
JP05303245A 1992-12-21 1993-11-10 表示素子 Expired - Fee Related JP3141312B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP05303245A JP3141312B2 (ja) 1992-12-21 1993-11-10 表示素子
DE69313801T DE69313801T2 (de) 1992-12-21 1993-12-14 Matrixanzeigevorrichtung
EP93120152A EP0603713B1 (en) 1992-12-21 1993-12-14 Matrix display apparatus
US08/541,625 US5657037A (en) 1992-12-21 1995-10-10 Display apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-355394 1992-12-21
JP35539492 1992-12-21
JP05303245A JP3141312B2 (ja) 1992-12-21 1993-11-10 表示素子

Publications (2)

Publication Number Publication Date
JPH06258614A JPH06258614A (ja) 1994-09-16
JP3141312B2 true JP3141312B2 (ja) 2001-03-05

Family

ID=26563460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05303245A Expired - Fee Related JP3141312B2 (ja) 1992-12-21 1993-11-10 表示素子

Country Status (4)

Country Link
US (1) US5657037A (ja)
EP (1) EP0603713B1 (ja)
JP (1) JP3141312B2 (ja)
DE (1) DE69313801T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6295042B1 (en) * 1996-06-05 2001-09-25 Canon Kabushiki Kaisha Display apparatus
JPH1078592A (ja) * 1996-09-03 1998-03-24 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JP3305240B2 (ja) 1997-10-23 2002-07-22 キヤノン株式会社 液晶表示パネル駆動装置と駆動方法
JP3406508B2 (ja) * 1998-03-27 2003-05-12 シャープ株式会社 表示装置および表示方法
ES2143883T3 (es) 1998-04-17 2000-05-16 Barco Nv Conversion de una señal de video para accionar una pantalla de cristal liquido.
GB2336711B (en) * 1998-04-20 2002-01-09 Olivetti Telemedia Spa Cables
JP2000148088A (ja) * 1998-11-16 2000-05-26 Tdk Corp 有機ｅｌ表示装置の駆動装置
KR20020027958A (ko) * 2000-10-06 2002-04-15 구자홍 표시소자의 ｃｏｆ 구조
JP4537664B2 (ja) * 2002-04-17 2010-09-01 株式会社リコー 光路偏向素子、光路偏向装置、画像表示装置、光書込み装置、光インターコネクション装置、光学素子及びその製造方法
JP4704438B2 (ja) * 2005-11-04 2011-06-15 シャープ株式会社 表示装置
US7952545B2 (en) 2006-04-06 2011-05-31 Lockheed Martin Corporation Compensation for display device flicker
JP2012042611A (ja) 2010-08-17 2012-03-01 Canon Inc 画像表示装置及びその制御方法
JP2012088550A (ja) 2010-10-20 2012-05-10 Canon Inc 画像表示装置及びその制御方法
JP6004280B2 (ja) * 2012-02-08 2016-10-05 パナソニックＩｐマネジメント株式会社 ライトフィールド撮像装置および撮像素子
US11024252B2 (en) * 2012-06-29 2021-06-01 Novatek Microelectronics Corp. Power-saving driving circuit for display panel and power-saving driving method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4563059A (en) * 1983-01-10 1986-01-07 Clark Noel A Surface stabilized ferroelectric liquid crystal devices
US4367924A (en) * 1980-01-08 1983-01-11 Clark Noel A Chiral smectic C or H liquid crystal electro-optical device
DE3379612D1 (en) * 1982-09-21 1989-05-18 Fujitsu Ltd Method of driving a matrix type display
US4655561A (en) * 1983-04-19 1987-04-07 Canon Kabushiki Kaisha Method of driving optical modulation device using ferroelectric liquid crystal
JPS62239778A (ja) * 1986-04-11 1987-10-20 Mitsubishi Electric Corp 画像処理装置
US4906072A (en) * 1986-10-09 1990-03-06 Canon Kabushiki Kaisha Display apparatus and driving method for providing an uniform potential to the electrodes
JPS63148781A (ja) * 1986-12-12 1988-06-21 Nec Corp 液晶表示装置
JPH0827460B2 (ja) * 1987-01-29 1996-03-21 キヤノン株式会社 光学変調素子
US5000545A (en) * 1987-05-28 1991-03-19 Canon Kabushiki Kaisha Liquid crystal device with metal electrode partially overlying transparent electrode
JP2867515B2 (ja) * 1989-12-19 1999-03-08 セイコーエプソン株式会社 液晶装置およびその駆動方法
DE3856011T2 (de) * 1988-06-07 1998-03-12 Sharp Kk Verfahren und Einrichtung zum Steuern eines kapazitiven Anzeigegeräts
US5212575A (en) * 1988-08-30 1993-05-18 Canon Kabushiki Kaisha Functional substrate for controlling pixels
JPH02244024A (ja) * 1989-03-16 1990-09-28 Fujitsu Ltd 液晶表示装置の駆動方法
US5093654A (en) * 1989-05-17 1992-03-03 Eldec Corporation Thin-film electroluminescent display power supply system for providing regulated write voltages
EP0430299A3 (en) * 1989-12-01 1992-07-15 Canon Kabushiki Kaisha Liquid crystal device
US5172105A (en) * 1989-12-20 1992-12-15 Canon Kabushiki Kaisha Display apparatus
JP2941987B2 (ja) * 1990-04-09 1999-08-30 キヤノン株式会社 液晶表示装置およびその駆動方法
JP2991213B2 (ja) * 1990-09-18 1999-12-20 富士通株式会社 液晶パネルの駆動方法およびその装置
JPH04293014A (ja) * 1991-03-22 1992-10-16 Fujitsu Ltd マトリックス型液晶表示装置

Also Published As

Publication number Publication date
EP0603713A1 (en) 1994-06-29
EP0603713B1 (en) 1997-09-10
JPH06258614A (ja) 1994-09-16
US5657037A (en) 1997-08-12
DE69313801D1 (de) 1997-10-16
DE69313801T2 (de) 1998-02-19

Similar Documents

Publication Publication Date Title
US5815132A (en) Liquid crystal display apparatus
KR0167072B1 (ko) 액정 장치 구동 방법
EP0453856B1 (en) Liquid crystal display apparatus and driving method of such apparatus
US4818078A (en) Ferroelectric liquid crystal optical modulation device and driving method therefor for gray scale display
JP3141312B2 (ja) 表示素子
KR0148246B1 (ko) 액정 장치의 구동 방법
US5844536A (en) Display apparatus
US5471229A (en) Driving method for liquid crystal device
US5646755A (en) Method and apparatus for ferroelectric liquid crystal display having gradational display
US5379138A (en) Bi-stable liquid crystal device and driving method which allows for time variable threshold voltages
US5381254A (en) Method for driving optical modulation device
US5598229A (en) Method and apparatus for liquid crystal display to achieve smooth transitions between the jumping of scanning lines
US5973657A (en) Liquid crystal display apparatus
JP3101790B2 (ja) 液晶表示素子
JPH02116823A (ja) 表示装置の駆動法
JP3093511B2 (ja) 表示装置
JPH06235904A (ja) 強誘電性液晶表示素子
JPH075435A (ja) 液晶素子の駆動方法
JPS6391634A (ja) 光学変調素子の駆動法
JPH0434131B2 (ja)
JPH06294951A (ja) 液晶素子の駆動方法
JPH0743678A (ja) 液晶装置の駆動方法及び液晶装置
JPH06258613A (ja) 液晶表示素子
JPH0728023A (ja) 液晶表示装置
JPH07128643A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000411

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001114

LAPS Cancellation because of no payment of annual fees