JP2821194B2 - 電荷転送素子とその駆動方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はトンネルスイッチ膜を金属膜にて挟み込んで
なるMIM構造体を電荷蓄積の為の基本単位とした電荷転
送素子とその駆動方法に関する。

［従来の技術］ 電荷転送素子の代表的なものとしてCCD（電荷結合素
子）が知られている。このCCDは、基本的にはポテンシ
ャル井戸の深さを制御することにより、ポテンシャル井
戸に蓄積された電荷を次段のポテンシャル井戸に転送し
ていく作用を呈するものであり、従来より種々開発され
ている。

第20図は２相クロック駆動形CCDの概略構成を模式的
に示している。このCCDはp-Si基板１にボロン注入層２
を拡散形成して電位障壁を形成し、キャパシタ用のSiO₂
膜３を介してポテンシャル井戸形成用の電極４を形成し
た素子構造を有する。このような素子構造を持つCCD
は、上記電極４に所定の位相差をもって印加される２相
のクロックφ1,φ２を受けて上記基板１に対して横方向
に電荷を転送する作用を呈し、ほぼDRAM並み、或いはそ
れ以上の高密度化が可能な高密度メモリ素子として注目
されている。

一方、本発明者等は、例えば特願昭63-214169号にて
トンネルスイッチ膜と金属膜とを交互に積層構造化し、
各金属膜にそれぞれキャパシタを接続した素子構造の電
荷転送素子を提唱した。この電荷転送素子は、例えば第
21図にその概略構成を模式的に示すように、有機材料か
らなるトンネルスイッチ膜５と金属膜６とを交互に積層
してMIMなる複数層の基本構造体を形成し、その最上部
と最下部に金属電極７を設けると共に、上記各金属膜６
にキャパシタ８を接続した構造を有する。そして最上部
の金属電極７に所定の閾値V_th以上の入力電圧を与えて
１番目のキャパシタ８に電荷を蓄積する。その後、前記
各金属膜６にそれぞれ接続されたキャパシタ８を介して
所定の位相差を持たせて転送パルスφ1,φ2,φ３を上記
各MIM構造体に印加することにより、１番目のキャパシ
タ８に蓄積された電荷をその厚み（深さ）方向に順次転
送していくものである。

［発明が解決しようとする課題］ ところがこの種の素子構造を、例えば通常の半導体Si
基板やアモルファスSi基板上に実現する場合には、通
常、500℃以上の高温プロセスが必要である。この為、
その多層構造化には困難が伴い、一般的には２〜３層程
度の積層構造を得るのが限度である。

また電荷の転送についても、１つの情報電荷の蓄積・
転送に２〜３個の蓄積部を利用する、所謂２〜３相駆動
方式が採用されている。この電荷転送の方式によれば、
複数の情報電荷を同時転送することができると云う優れ
た利点を有するものの、上述したように１つの情報電荷
の蓄積・転送に２〜３個の蓄積部を利用するので、必然
的に多くの蓄積部が必要となり、必要な層数が増えるこ
とが否めない。これ故、情報電荷を高密度に蓄積する点
で非常に不利であった。

本発明はこのような事情を考慮してなされたもので、
その目的とするところは、低温プロセスにより簡易に製
造することができ、しかもその高密度化を容易に図るこ
とのできる実用性の高い素子構造の電荷転送素子と、こ
の電荷転送素子における高密度な情報電荷の蓄積・転送
を可能とする実用性の高い電荷転送素子の駆動方法を提
供することにある。

［課題を解決するための手段］ 本発明は、絶縁性を有する基板と、第１の金属膜、お
よび、第２の金属膜と、両金属膜にて挟持されたトンネ
ルスイッチ膜とからなり、前記基板上に横方向に並べて
設けられた複数のMIM構造体と、前記複数のMIM構造体の
第１の金属膜にそれぞれ接続された複数のキャパシタ
と、前記複数のMIM構造体の第１の金属膜と、このMIM構
造体に隣接する次段のMIM構造体の第２の金属膜とをそ
れぞれ電気的に接続する導電膜と、前記MIM構造体の第
１の金属膜に接続されたキャパシタに蓄積された電荷を
隣接するMIM構造体の第１の金属膜に接続されたキャパ
シタに対して横方向に転送する電荷転送手段とを備えた
ことを特徴とするものである。

また、このような電荷転送素子の駆動方法において、
電荷転送素子を構成する複数のMIM構造体の第１の金属
膜に接続されたキャパシタを介して前記複数のMIM構造
体のそれぞれに転送パルスを印加する工程と、前記転送
パルスに応じて前記MIM構造体の第２の金属膜に与えら
れる信号電荷を前記キャパシタに蓄積する工程と、前記
複数のMIM構造体のそれぞれに印加される転送パルスを
時間幅を制御する工程と、転送パルスの時間幅に応じて
選択され、転送パルスの印加されているMIM構造体間で
信号電荷を順次直列に転送する工程とを備えたことを特
徴とするものである。

［作用］ 本発明によれば、信号電荷の蓄積の単位となるMIM構
造体が絶縁性の基板上に横方向に並べられ、隣接MIM構
造体間で順次信号電荷を蓄積・転送していく１次元MIM
アレイが構成されるので、個々のMIM構造体自体ではそ
の厚み方向（深さ方向）に電荷を転送・蓄積するもの
の、その蓄積信号電荷を横方向に順次転送する素子構造
の電荷転送素子が実現される。従ってMIM構造体の数を
多くしてその電荷転送蓄積部の数を多くする場合であっ
ても、基本的にはその層数を増やすことなく、MIM構造
体の基本的な層数のままで多段に亘る電荷転送蓄積部を
備えた電荷転送素子を実現することができる。故に、高
温プロセスを駆使することなく低温プロセスにて容易に
その素子構造を実現することができる。

またその駆動に関しては、１次元アレイを構成する複
数のMIM構造体にそれぞれ印加する転送クロックの制御
により、その出力端側のMIM構造体から順に信号電荷を
転送・蓄積していき、信号電荷の読み出しについては出
力端側のMIM構造体に蓄積された信号電荷から順に読み
出し・転送するので、上記１次元アレイを構成する複数
のMIM構造体のそれぞれを有効に用いて信号電荷を高密
度に蓄積することが可能となる。

［実施例］ 以下、図面を参照して本発明の一実施例に係る電荷転
送素子とその駆動方法について説明する。

第１図は実施例に係る電荷転送素子の基本的な素子構
造を模式的に示す図であり、第２図はその平面構成を示
している。

この電荷転送素子は、絶縁性基板（或いは絶縁被膜を
施した基板）11上に第１の金属膜12を所定の間隔を隔て
て１列に配設形成した後、その上の、例えば右端領域に
それぞれトンネルスイッチ膜13としてのLB膜（グラミュ
ア・プロジェット法で作成された有機超薄膜）を積層形
成し、更にこのトンネルスイッチ膜13上から隣接する第
１の金属膜12の左端部に電気的に接続されるように第２
の金属膜14をパターニングしながら積層生成し、これに
よって上記第１および第２の金属膜12,14上にてトンネ
ルスイッチ膜13を挟み込んでなる複数のMIM構造体15a,1
5b,〜15nをそれぞれ横方向に並べ、且つこれらを電気的
に直列に接続して形成したことを特徴としている。

しかして上記複数のMIM構造体15a,15b,〜15nをそれぞ
れ構成する第１の金属膜12は、上記MIM構造体15a,15b,
〜15nの並び方向とは交差する方向にそれぞれ延ばされ
ており、そこに形成されたキャパシタ16a,16b,〜16nに
それぞれ接続されている。これらのキャパシタ16a,16b,
〜16nは、上記MIM構造体15a,15b,〜15nをなす第１の金
属膜12を下部電極17とし、その上に誘電体膜18を介して
上部電極19を積層形成することで実現される。

尚、上述したMIM構造体の基本構造については、例え
ば特開昭58-141495号公報等に開示される通りであり、
またそのトンネルスイッチ膜については、例えば特開昭
63-214169号等に開示される通りである。

つまり本発明に係る電荷転送素子は、第１および第２
の金属膜12,14にてトンネルスイッチ膜13を挟み込んで
構成されるMIM構造体15にキャパシタ16を接続してメモ
リとしての単位セルを構成し、これらの単位セルを絶縁
性基板11上に複数個並べて順次直列に接続して１次元MI
Mアレイを構成したことを特徴としている。

第３図はこのような素子構造を持つ電荷転送素子のブ
ロック構成を示す図で、20は上記各キャパシタ16a,16b,
〜16nを介してMIM構造体15a,15b,〜15nにそれぞれ転送
パルスを印加し、その入力端から与えられる信号電荷を
１次元配列されたMIM構造体15a,15b,〜15n間で順次直列
に転送する為の駆動回路（DRIVER）である。尚、出力端
側のMIM構造体15xは、上記MIM構造体15a,15b,〜15nから
なる１次元MIMアレイから信号電荷を読み出す為のスイ
ッチ素子として機能する。

しかしてこのように複数のMIM構造体15a,15b,〜15nを
絶縁性基板11上に横方向に並べて１次元MIMアレイを構
成してなる電荷転送素子は、各MIM構造体15a,15b,〜15n
においてはその深さ方向（基板の厚み方向）に電荷を転
送し、これをキャパシタ16a,16b,〜16nにそれぞれ蓄積
するものの、その蓄積電荷を隣接するMIM構造体15a,15
b,〜15nに横方向に順次転送する。

またその素子構造は、基本的には前述した単位セルを
構成する第１および第２の金属膜12,14、およびこれら
の金属膜12,14にて挟み込まれたトンネルスイッチ膜13
とからなる３層構造の素子として実現される。この結
果、高温プロセスによる多層化技術を駆使することな
く、従来一般的な低温プロセスによる多層化配線技術だ
けを用いて簡易に、且つ容易にその素子構造を実現し得
るようになっている。

次に上述した如く構成される電荷転送素子の駆動方法
について説明する。

第４図は上述した如く構成される電荷転送素子の電気
的な等価回路を示すもので、ここでは４段の単位セルを
直列接続した１次元MIMアレイを示している。

直列に接続された４つのMIM構造体15_-1,15_-2,15_-3,15
_-4は、これらの各MIM構造体15_-1,15_-2,15_-3,15_-4にそれ
ぞれ接続されたキャパシタ16_-1,16_-2,16_-3,16_-4とによ
りそれぞれ１つの記憶素子としての単位セルを構成し、
上記各キャパシタ16_-1,16_-2,16_-3,16_-4をそれぞれ介し
て印加される転送パルスを受けて駆動される。

この１次元MIMアレイへの信号電荷の入力は、左端のM
IM構造体15-1に接続された入力端子ａに負の電圧V₀を与
えることによりなされる。しかしてこの端子ａへの信号
電圧V₀の印加に同期して、前述キャパシタ16_-1,16_-2,16
_-3,16_-4の各端子b,c,d,eに第５図に示すように時間幅の
異なる転送パルス（正の電圧V₁）をそれぞれ印加するこ
とにより、上記入力電圧V₀に対応した電荷がキャパシタ
16_-1,16_-2,16_-3,16_-4に順次転送蓄積される。

即ち、先ず最初の信号電荷の入力期間Talには、端子
ａに信号電圧V₀の印加に同期して、その信号電圧V₀の印
加期間に亘ってキャパシタ16_-1,16_-2,16_-3,16_-4の各端
子b,c,d,eにそれぞれ転送パルス（正の電圧V₁）をそれ
ぞれ印加する（期間T1〜T2）。

するとこれらの電圧によって１段目のMIM構造体15_-1
のトンネルスイッチ膜に所定のバイアス電圧（V₀＋V₁）
が加わり、該トンネルスイッチ膜が導通する。この結
果、トンネルスイッチ膜の導通によってキャパシタ16_-1
に、上記入力信号電圧V₀に相当する負の電荷が蓄積され
る。尚、この期間（T1〜T2）には２段目乃至４段目のMI
M構造体15_-2,15_-3,15_-4には、その両端に同電位が加わ
るので、これらの各トンネルスイッチ膜は導通しない。

しかして次のタイミング（期間T2〜T3）には第５図に
示すように１段目のMIM構造体15_-1に対する転送パルス
が消滅し、２段目乃至４段目のMIM構造体15_-2,15_-3,15
_-4にだけ転送パルス（正の電圧V₁）が加わった状態とな
る。この結果、信号電荷が蓄積されたキャパシタ16_-1と
２段目のMIM構造体15_-2との間にバイアス電圧が加わる
ことになるので、その２段目のMIM構造体15_-2のトンネ
ルスイッチ膜が導通する。そしてこのトンネルスイッチ
膜の導通により、キャパシタ16_-1に蓄えられた負の電荷
が２段目のキャパシタ16_-2に転送される。

そしてその次のタイミング（期間T3〜T4）には２段目
のMIM構造体15_-2に対する転送パルスが消滅し、３段目
および４段目のMIM構造体15_-3,15_-4にだけ転送パルス
（正の電圧V₁）が加わった状態となり、信号電荷が蓄積
されているキャパシタ16_-2と３段目のMIM構造体15_-3と
の間にバイアス電圧が加わる。この結果、３段目のMIM
構造体15_-3のトンネルスイッチ膜が導通し、キャパシタ
16_-2に蓄えられた負の電荷が３段目のキャパシタ16_-3に
転送される。

その後、次のタイミング（期間T4〜T5）には３段目の
MIM構造体15_-3に対する転送パルスが消滅し、４段目のM
IM構造体15_-4にだけ転送パルス（正の電圧V₁）が加わっ
た状態となるので、４段目のMIM構造体15_-4のトンネル
スイッチ膜が導通して前記キャパシタ16_-3に蓄えられて
いる負の電荷が４段目のキャパシタ16_-4に転送される。
この結果、入力端ａに印加された電圧V₀に相当する信号
電荷が１段目のキャパシタ16_-1から順に転送されて最終
段のキャパシタ16_-4に蓄積される。

しかる後、次の信号電荷の入力期間Ta2にも、入力端
ａへの信号電圧V₀の印加に同期してキャパシタ16_-1,16
_-2,16_-3,16_-4の各端子b,c,d,eにそれぞれ転送パルス
（正の電圧V₁）をそれぞれ印加し（期間T1〜T2）、入力
電圧V₀に相当した負の電荷を１段目のキャパシタ16_-1に
蓄積する。その後、、同様にして１段目のMIM構造体15
_-1に印加する転送パルスから順に消滅させ、３段目のキ
ャパシタ16_-3までその信号電荷を順次転送し、この時点
で４段目のMIM構造体15_-4に加える転送パルスをも消滅
させる。この結果、３段目のキャパシタ16_-3に転送され
た負の信号電荷は４段目のキャパシタ16_-4に転送される
ことなくそのまま３段目のキャパシタ16_-3にて蓄積保持
される。

そして次の信号電荷の入力期間Ta3には、第５図に示
すように２段目のキャパシタ16_-2まで信号電荷の転送を
行った時点で３段目および４段目のMIM構造体15_-3,15_-4
に印加する転送パルスを消滅させることで、その信号電
荷を２段目のキャパシタ16_-2に蓄積保持する。

その後、更に次の信号電荷の入力期間Ta4には１段目
のキャパシタ16_-1に信号電荷が蓄積された時点で各MIM
構造体15_-1,15_-2,15_-3,15_-4にそれぞれ印加する転送パ
ルスを消滅させることにより、その信号電荷を１段目の
キャパシタ16_-1に蓄積保持する。

このような各MIM構造体15_-1,15_-2,15_-3,15_-4への転送
パルスの時間幅の制御により、第７図にその信号電荷の
転送蓄積の過程を模式的に示すように、端子ａから信号
電荷が入力される都度、その信号電荷を直列に接続され
た複数のMIM構造体間で順に転送制御してその最終段の
キャパシタから順に、ここでは右詰めに蓄積していく。

一方、このように各段のキャパシタ16_-1,16_-2,16_-3,1
6_-4にそれぞれ蓄積された信号電荷の読み出しは次のよ
うにして行われる。

この信号電荷の読み出しは、最終段のキャパシタ16_-4
に接続されたスイッチSWを切り替え制御し、そのキャパ
シタ16_-4に蓄積された信号電荷を電圧計Ｖにて計測する
ことにより行われる。またこのスイッチSWは、上記キャ
パシタ16_-4を接地してその信号電荷を消去するリセット
機能をも備えている。このようなスイッチSWの切り替え
制御と前述した転送パルスの制御により、前述した各段
のキャパシタにそれぞれ蓄積された信号電荷を最終段の
キャパシタ16-4に転送し、これを電圧計Ｖにて計測する
ことでその信号電荷の読み出しが行われる。

具体的には、第６図にその動作タイミングを示すよう
に、先ずキャパシタ16_-4に蓄積された信号電荷の読み出
しは、スイッチSWを電圧計Ｖに接続し、その信号電荷を
計測して行われる。その後、上記スイッチSWを接地側に
切り替え、キャパシタ16_-4に蓄積されている信号電荷を
消去する（期間Tb1）。

その後、キャパシタ16_-3に蓄積されている信号電荷の
読出し時には（期間Tb2）、先ずキャパシタ16_-4を介し
て４段目のMIM構造体15_-4に転送パルスを印加し、これ
によって４段目のMIM構造体15_-4に所定のバイアス電圧
を加えることでそのトンネルスイッチ膜を導通させる。
そして３段目のキャパシタ16_-3に蓄積されている信号電
荷を、先にリセットされた４段目のキャパシタ16_-4に転
送する。この状態で４段目のキャパシタ16_-4に転送蓄積
された信号電荷を前述したように電圧計Ｖにて計測する
ことで、その信号電荷の読み出しを行う。その後、同様
にしてキャパシタ16_-4をリセットし、次の信号電荷の読
出しに備える。

しかる後、キャパシタ16_-3に蓄積されている信号電荷
の読出し時には（期間Tb3）、第６図に示すように３段
目と４段目のMIM構造体15_-3,15_-4に転送パルスを印加
し、３段目のMIM構造体15_-3のトンネルスイッチ膜を導
通させて２段目のキャパシタ16_-2に蓄積されている信号
電荷を３段目のキャパシタ16_-3に転送する。そして次に
４段目のMIM構造体15_-4に転送パルスを印加し、当該４
段目のMIM構造体15_-4のトンネルスイッチ膜を導通させ
て３段目のキャパシタ16_-3に転送された信号電荷を更に
４段目のキャパシタ16_-4に転送する。そしてこの４段目
のキャパシタ16_-4に転送された信号電荷を前述したよう
に電圧計Ｖにて計測することで、その信号電荷の読み出
しを完了する。

同様にして１段目のキャパシタ16_-1に蓄積された信号
電荷については、これを上述したような転送パルスの制
御により４段目のキャパシタ16_-4まで転送して、これを
読み出す。

つまり第８図にその信号電荷の転送読み出しの過程を
模式的に示すように、複数のキャパシタ16_-1,16_-2,1
6_-3,16_-4にそれぞれ蓄積された信号電荷を順に読み出す
べく、その最終段のキャパシタ16_-4に蓄積された信号電
荷を読み出す都度、次の信号電荷を最終段のキャパシタ
16_-4に直列転送してその読み出しを行うことで、複数の
キャパシタ16_-1,16_-2,16_-3,16_-4にそれぞれ蓄積された
信号電荷を、その最終段側より順に読出すものとなって
いる。

次に上述した構成の電荷転送素子における電荷転送の
過程を実証する為に行われた実験例について説明する。

第９図は２つのMIM構造体A,Bと２つのキャパシタC_A,C
_Bとを用いて構成された２段メモリ構造の実験装置の概
略構成を示すもので、各キャパシタC_A,C_Bにそれぞれ高
インピーダンスの電圧計を接続し、その蓄積電荷量Q_A,A
_Bをそれぞれ電圧V_A,V_Bとしてモニタし得るように構成さ
れている。またSWはキャパシタC_Bをリセットする為のス
イッチである。尚、この実験回路は入力パルスの印加だ
けによって１段目のMIM構造体を導通させて１段目のキ
ャパシタに対する電荷の入力を行い、２段目のMIM構造
体に対しては転送パルスの印加により、その電荷を２段
目のキャパシタに転送するように構成されている。

しかしてこの実験回路は、等価的には第10図に示すよ
うに構成され、MIM構造体A,Bはそれぞれダイオードスイ
ッチと、これに並列に加わる寄生容量C₀₁,C₀₂により表
現される。尚、これらの寄生容量C₀₁,C₀₂はキャパシタ
の容量C_A,C_Bに比較して十分小さいものとする。

今、MIM構造体に生じる寄生電圧をＶ′とすると、電
圧計により計測されるキャパシタC_Aの電圧V_Aは VA＝Ｖ′＋（Q_A／C_A） で示され、寄生電圧Ｖ′が零として無視し得る場合に
はその蓄積電荷量Q_Aと検出電圧V_Aとは比較関係にあるこ
とが判る。このことはキャパシタC_Bにおける蓄積電荷量
Q_Bとその検出電圧V_Bについても同様である。

しかして１段目のMIM構造体に第11図に示すように入
力パルスとして所定の負の電圧パルスを印加すると、こ
れによってMIM構造体のトンネルスイッチ膜（ダイオー
ド）が順方向にバイアスされ、キャパシタC_Aの端子に負
の電位が生じる。その後、上記負の電圧パルスが消滅す
ると、キャパシタC_Aには一定の負の電圧が残る。このこ
とはキャパシタC_Aに負電荷が入力されたことを示してい
る。

しかる後、２段目のキャパシタC_Bを介して転送パルス
を第11図に示すように印加すると、この転送パルス電圧
が２段目のMIM構造体を介して１段目のキャパシタC_Aに
加わり、その電位V_Aが上昇する。そして上記転送パルス
の消滅に伴い前記１段目のキャパシタC_Aが零に戻る。そ
してこのとき、２段目のキャパシタC_Bの電位V_Bは転送パ
ルスの印加時にそのパルス電位まで上昇し、その後、負
の一定電圧に落ちつく。しかもこの負の電位V_Bは前述し
た１段目のキャパシタC_Aに電荷が蓄積されていたときの
電位V_Aに略等しい。

このことは入力パルス電位に相当した電荷が１段目の
キャパシタC_Aに負の電荷として蓄えられ、その後、転送
パルスの入力により２段目のキャパシタC_Bに転送・蓄積
されたことを意味する。そして入力パルスの印加時、お
よび転送パルスの印加時に各キャパシタC_A,C_Bの電位に
変化が生じていることは（電位変化に傾きがあること
は）電荷の転送が行われていることを意味している。

また入力パルスを印加しない状態で、つまりキャパシ
タC_Aの電位が零の状態で転送パルスだけを２段目のMIM
構造体に印加した場合には、第11図に電圧V_A′，V_B′と
してそれぞれ示すように、その転送パルスの印加に伴っ
て電位の変化が生じるものの、転送パルスの消滅後の電
位は略零となる。このことは、入力パルスによって電荷
の入力が行われなかった場合には、キャパシタC_Aへの電
荷の蓄積は行われず、またその電荷の転送も行われない
ことを意味している。

この実験結果は、直列に接続された複数のMIM構造体
に与える電位を制御することで、これらのMIM構造体を
選択的に導通させ、入力電荷を順に転送し得ることを示
している。

また第12図は３つのMIM構造体を直列接続し、これら
の各MIM構造体にそれぞれキャパシタC_A,C_B,C_Cを接続す
ると共に、これらのキャパシタC_A,C_B,C_Cをそれぞれ介し
て転送パルスを印加するように構成した実験回路例を示
している。そして各キャパシタC_A,C_B,C_Cの電位V_A,V_B,V_C
をそれぞれ電圧計にてモニタする如く構成されている。

このように構成された３段構成の実験回路において、
例えば第13図に示すように負の電圧パルスを印加した状
態で、これに同期して各MIM構造体に転送パルスをそれ
ぞれその時間は場を変えて印加すると、各キャパシタ
C_A,C_B,C_Cにおける電位V_A,V_B,V_Cはそれぞれ第13図に示す
ように変化する。

つまり１段目のキャパシタの電位V_Aは転送パルスの印
加に伴いそのバイアス電圧値まで上昇し、入力端からキ
ャパシタC_Aへの電荷の転送に伴い電圧降下する。そして
１段目のMIM構造体への転送パルスの消滅に伴い、その
電位が上記バイアス電圧に相当した分だけ減少する。

しかしてこの状態では第２のMIM構造体には未だに転
送パルスが印加されている状態にある。この結果、第１
のMIM構造体への転送パルスの消滅に伴って今度は２段
目のMIM構造体が導通状態となる。そして２段目のキャ
パシタC_Bに対する電荷の転送が始まり、１段目のキャパ
シタC_Aの電位が上昇して或る一定の電位に落ち着くと共
に、２段目のキャパシタC_Bの電位が徐々に下降する。そ
して２段目のMIM構造体への転送パルスの消滅に伴い、
その電位V_Bが上記バイアス電圧に相当した分だけ減少す
る。

そしてこの時には、３段目のMIM構造体に対する転送
パルスが印加されている状態にあることから、今度は３
段目のMIM構造体が導通する。この結果、２段目のキャ
パシタC_Bから３段目のキャパシタC_Cへの電荷の始まり、
その電位V_B,V_Cの変化に示されるようにその転送パルス
の消滅に伴って３段目のキャパシタC_Cに入力パルスに相
当した信号電荷が負の電位V_Cとして蓄積されることにな
る。

このようにして１段目乃至３段目のMIM構造体にそれ
ぞれ印加され、１段目側から順に消滅する時間幅の異な
る転送パルスにより、その入力端に与えられた信号電圧
に相当する電荷が１段目のキャパシタC_Aから２段目のキ
ャパシタC_B,3段目のキャパシタC_Cへと順に転送され、蓄
積される。

尚、入力パルスを与えることなくこれらのMIM構造体
に同様な転送パルスを印加した場合には、第14図に示す
ようにその電位V_A,V_B,V_Cが変化する。つまり転送パルス
の印加に伴って、その電位が上昇するが、転送パルスの
消滅に伴い、各電位V_A,V_B,V_Cはそれぞれ零に戻る。この
ことは入力パルスの印加に伴う電荷の入力がないことか
ら、各電位V_A,V_B,V_Cは転送パルスの印加のみに依存して
変化し、電荷の転送蓄積に伴う変位がないことを示して
いる。

このような実験結果から明らかなように本発明に係る
転送パルスの制御により、縦属に接続された複数のMIM
構造体間での電荷の転送を、これらの個々のMIM構造体
を単位として制御し得ることが示される。この結果、前
述した第７図および第８図に示すように１次元MIM構造
体を構成する複数のMIM構造体がキャパシタと共に構成
する単位セルに対し、入力電荷をその出力段側より順に
詰め込み蓄積し、且つこれらの蓄積電荷をその出力段側
より順に読出し得ることが裏付けられる。

そしてこのような信号電荷の転送・蓄積制御を行うこ
とで、１次元MIMアレイを構成する全てに対して信号電
荷の蓄積を行い、これを読出すことが可能となり、その
信号蓄積密度を十分高めることが可能となる。

ちなみに従来では、２相クロックCCDに代表されるよ
うに、隣接する単位セルをそれぞれ電荷転送の為の障壁
として利用しているので、実質的には単位セル数の半分
しか信号電荷の蓄積に利用することができなかった。こ
れに対して上述した電荷転送素子の駆動方法によれば、
複数の単位セルにそれぞれ蓄積された信号電荷を同時に
転送することはできないものの、これらの全てを利用し
た高密度な情報電荷の記録を行うことが可能となり、そ
の高密度化の点で実用上多大なる効果が奏せられる。

尚、このような駆動方法は、本発明者等が先に特願昭
63-214169号にて提唱した縦型構造のMIM電荷転送素子に
対しても適用可能である。

即ち、第15図に例示するように、金属膜６とトンネル
スイッチ膜５とを多層に亘って積層構造化し、金属膜６
にて挟まれたトンネルスイッチ膜５をそれぞれ１つの単
位セルとしてこれらの各金属膜６にそれぞれキャパシタ
８を接続する。そしてこれらの各キャパシタ８を介して
上記単位セルにそれぞれ印加する転送パルスを上述した
ようにしてその時間幅を制御して加えるようにする。こ
のようにして縦型構造の電荷転送素子を駆動しても、上
述した実施例と同様な作用効果が呈せられるので、その
高密度記録が可能となる。

ところで上述した電荷転送素子の駆動方法では、複数
のMIM構造体とそこにそれぞれ接続されたキャパシタと
によって構成される１次元MIMアレイに対して直列に信
号電荷の蓄積を行わせ、更にこれを直列に読み出すもの
とした。しかし前述したように本発明に係る電荷転送素
子においては、１次元MIMアレイを構成する単位セルの
それぞれに信号電荷を順次直列に蓄積することができる
ことから、例えば第16図に示すように各単位セルのキャ
パシタ16_-1,16_-2,16_-3,16_-4のそれぞれに独立なスイッ
チを設け、これらのスイッチの制御により上記各キャパ
シタ16_-1,16_-2,16_-3,16_-4にそれぞれ蓄積された信号電
荷を並列に読み出すようにすることも可能である。

即ち、その１次元MIMアレイに対して前述したように
右詰めに信号電荷を順次転送蓄積していく場合、その信
号入力に対して最終段のキャパシタから順にその信号電
荷の蓄積が行われることになるので、その信号電荷の読
み出し可能な期間は第17図に示すように定まる。従って
各キャパシタ16_-1,16_-2,16_-3,16_-4にそれぞれ接続され
た信号読み出し用のスイッチSWを第17図に示すタイミン
グでそれぞれ導通制御することで、１次元MIMアレイに
シリアルに入力されて蓄積された信号電荷をそれぞれ並
列に読み出すことが可能となる。この結果、この電荷転
送素子を用いてその信号電荷の直列・並列変換を容易に
行うことが可能となる。

以上本発明に係る電荷転送素子の基本的な素子構造と
その特徴ある駆動方法による電荷転送蓄積の作用につい
て説明したように、本発明ではトンネルスイッチ膜を金
属膜にて挟み込んで構成されるMIM構造体を複数個絶縁
性基板上に並べて形成すると共に、これらの各MIM構造
体にそれぞれキャパシタを接続してメモリとしての複数
の単位セルを形成し、更にこれらを横方向に順次直列接
続した素子構造を採用し、これらの複数の単位セル間で
信号電荷を横方向に転送し、各単位セル毎に信号電荷を
順次蓄積する１次元MIMアレイを構成している。またこ
の１次元MIMアレイの最終段の信号電荷の読み出しが行
われるキャパシタに対してその蓄積電荷を消去する為の
スイッチを設けることについても説明した。

しかしてこのような基本構造を持つ電荷転送素子によ
れば、基本的には高々３層構造の半導体メモリ素子とし
て実現することができ、その製造プロセスの大幅な簡易
化を図って容易に高密度な１次元MIMアレイ構造の電荷
転送素子を実現することができる。しかも１次元MIMア
レイを構成する複数の単位セル毎に順に信号電荷を詰め
込み蓄積する駆動方式を採用しているので、複数の単位
セルの全てにそれぞれ信号電荷を蓄積することができ、
その記録密度を十分高くすることができる等の効果が奏
せられる。

またこのような１次元MIMアレイを用いることで更に
高密度な電荷転送素子を実現することもできる。第18図
は上述した構成の１次元MIMアレイを複数個用い、これ
らを並列に並べて２次元MIMアレイを構築した電荷転送
素子の平面的な構成例を示す図である。

即ち、絶縁性基板上に複数の１次元MIMアレイ21a,21
b,〜21nをその電荷転送方向を同じくして並列に形成
し、これらの各１次元MIMアレイ21a,21b,〜21nの信号入
出力端にこれらの１次元MIMアレイ21a,12b,〜21nに対し
て信号電荷を分配供給する為の入力素子22、および上記
各MIMアレイ21a,21b,〜21nから読み出される信号電荷を
統合して出力する為の出力素子23をそれぞれ設ける。こ
れらの入力素子22および出力素子23は第18図（ａ）に示
すように、例えば信号電荷を直列・並列変換して入出力
するように構成された１次元MIMアレイ22a,23aや、第18
図（ｂ）に示すようにデマルチプレクサ22bとマルチプ
レクサ23bからなる。

尚、第18図において24は信号電荷入力用のインターフ
ェース部であり、25は信号電荷出力用のインターフェー
ス部である。また26は上記MIMアレイ21a,21b,〜21nの駆
動部であり、27は入力素子22に対する駆動部、そして28
は出力素子23に対する駆動部である。

しかしてこのように複数の１次元MIMアレイ21a,21b,
〜21nを平面配列して構成される電荷転送素子は、その
信号電荷入力用のインターフェース部24を介して入力さ
れる信号電荷を入力素子22（１次元MIMアレイ22aまたは
デマルチプレクサ22b）を介して複数の１次元MIMアレイ
21a,21b,〜21nにそれぞれ分配供給する。そして各１次
元MIMアレイ21a,21b,〜21nでは、そこに分配供給された
信号電荷を、それぞれ前述したようにその出力段側の単
位セルから順に詰め込んで蓄積するように信号電荷の転
送蓄積を制御する。

この結果、複数の１次元MIMアレイ21a,21b,〜21nのそ
れぞれを構成する単位セルのそれぞれに信号電荷を２次
元平面的に蓄積することが可能となり、その蓄積記録密
度を飛躍的に高めることが可能となる。

つまり１次元MIMアレイを横方向に拡張して２次元MIM
アレイを構築し、信号電荷を平面的に高密度記録するこ
とが可能となる。

尚、これらの各１次元MIMアレイ21a,21b,〜21nにそれ
ぞれ蓄積された信号電荷の読み出しに際しては、上記各
１次元MIMアレイ21a,21b,〜21nの最終段に蓄積された信
号電荷を出力素子23（１次元MIMアレイ23aまたはマルチ
プレクサ23b）にそれぞれ読み出し、これを転送制御し
て信号電荷出力用のインターフェース部25から直列に出
力する。その後、前記１次元MIMアレイ21a,21b,〜21nか
ら次の信号電荷を出力素子23に読み出して直列に転送出
力するようにし、以降、このような転送制御を繰り返し
実行するようにすれば良い。

また上述した如く１次元MIMアレイを横方向に並べて
平面化されて構築される２次元MIMアレイを、例えば第1
9図に模式的に示すようにその厚み方向に多層形成し、
３次元構造化することも可能である。このようにして１
次元MIMアレイを３次元構造化する場合には、その信号
入出力部としては、入力信号電荷を１方向に転送して並
列に分配出力する１次元MIMアレイ31、この１次元MIMア
レイ31による複数の分配出力をそれぞれ縦方向に転送し
て分配出力する複数の１次元MIMアレイ32a,32b,〜32nを
設け、これらの１次元MIMアレイ31,32a,32b,〜32nを介
して３次元的に配列された複数の１次元MIMアレイ33aa,
33ab,〜33nnにそれぞれ信号電荷を分配供給するように
すれば良い。そしてこれらの各１次元MIMアレイ33aa,33
ab,〜33nnにおける信号電荷の転送蓄積については、前
述した１次元MIMアレイの基本構造体にて説明したよう
に、その最終段の単位セルから順に、その信号電荷をそ
れぞれ詰め込み蓄積するようにする。

そしてこれらの１次元MIMアレイ33aa,33ab,〜33nnの
それぞれに蓄積された信号電荷の読み出しに際しては、
各１次元MIMアレイ33aa,33ab,〜33nnから読み出される
信号電荷をそれぞれ縦方向に転送する複数の１次元MIM
アレイ34a,34b,〜34nを介して１次元MIMアレイ35に与え
ることで、その信号電荷を時系列（直列）に出力するよ
うにすれば良い。

この第19図に模式的に示す素子構造から明らかなよう
に、複数の１次元MIMアレイを平面的に並べて２次元MIM
アレイを構築し、更に複数の２次元MIMアレイをその厚
み方向にも積み重ねて３次元構造化したMIMアレイを構
築すれば、その情報電荷の記録密度を飛躍的に増大させ
て非常に高密度な電荷転送素子を実現することが可能と
なる。

このように本発明によれば、絶縁性基板に対して横方
向にMIM構造体を配列して構成され、信号電荷を横方向
に転送蓄積する１次元MIMアレイを基本単位とすること
で高密度な信号電荷の記録を可能とする電荷転送素子を
容易に実現することができる。しかもその基本構造体で
ある１次元MIMアレイを実現する層構造が基本的に３層
で良いので、その製造が容易であり、また高密度化をも
容易に図り得る。従って信号電荷を転送蓄積するメモリ
素子として実用上多大なる効果が奏せられる。

尚、本発明は上述した実施例に限定されるものではな
い。例えば１次元MIMアレイを構成するMIM構造体の数
（単位セルの数）はその仕様に応じて定めれば良いもの
であり、その大きさも特に限定されない。またMIM構造
体の実現法やその構成素材については従来より種々提唱
されているものを適宜採用可能である。更にはその駆動
方法についても、転送パルスの電圧やその時間幅等はそ
の仕様に応じて定めれば良いものであり、タイミング制
御についても特に限定されない。また実施例ではディジ
タル的に信号電荷を転送蓄積する場合を例に説明した
が、アナログ電荷を転送蓄積する場合にも同様に適用す
ることができ、ディジタル方式であるかアナログ方式で
あるかについては全く問わない。その他、本発明はその
要旨を逸脱しない範囲で種々変形して実施することがで
きる。

［発明の効果］ 以上説明したように本発明によれば、複数のMIM構造
体を横方向に並べて形成し、これらの各MIM構造体にそ
れぞれキャパシタを接続してメモリとしての単位セルを
構成し、これらの単位セルを順次直列に接続して横方向
に電荷を転送して蓄積する１次元MIMアレイを構築する
ので、その素子構造の簡易化を図り、製造プロセスの容
易かを図って簡易に高密度な信号電荷を蓄積を行い得る
電荷転送素子を実現できる。しかも時間幅の異なる転送
パルスを用いて上記１次元アレイの最終段の単位セルか
ら順に信号電荷を蓄積するように詰め込み制御して駆動
するので、１次元MIMアレイを構成する複数の単位セル
の全てを用いた高密度な信号電荷の蓄積を可能とする等
の実用上多大なる効果が奏せられる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る電荷転送素子の基本的
な素子構造を模式的に示す図、第２図はその平面構成を
示す図、第３図は実施例素子のブロック的な構成を示す
図、第４図はその電気的な等価回路図である。 そして第５図は実施例素子における信号電荷の転送蓄積
を示す駆動タイミング図、第６図は実施例素子における
信号電荷の転送読み出しを示す駆動タイミング図、第７
図および第８図はそれぞれその電荷転送作用を模式的に
示す図である。 また第９図は実施例素子の動作を確認する為の２段型の
実験回路の構成例を示す図、第10図はその実験回路の電
気的な等価回路図、第11図は実験回路での電荷転送作用
を示す信号波形図、第12図は３段型の実験回路の構成例
を示す図、第13図および第14図はそれぞれの実験結果を
示す信号波形図である。 第15図は本発明の駆動方法が適用される垂直転送型のMI
Mアレイを示す図、第16図は１次元MIMアレイに直列・並
列変換作用を説明する為の図、第17図は直列・並列変換
の為の動作タイミングを示す図、第18図は１次元MIMア
レイを用いて構成される２次元MIMアレイの構成例を示
す図、第19図は１次元MIMアレイを用いて構成される３
次元MIMアレイの構成例を示す図である。 そして第20図は従来一般的なCCDの構造を模式的に示す
図で、第21図は本発明者等が先に提唱した多層構造のMI
Mアレイとその駆動方法を説明する為の図である。 11……絶縁性基板、12……第１の金属膜、13……トンネ
ルスイッチ膜、14……第２の金属膜、15……MIM構造
体、16……キャパシタ、17……下部電極、18……誘電
体、19……上部電極、20……駆動回路、21a,21b,〜21n
……１次元MIMアレイ、22……信号分配用の入力素子 23……信号合成用の出力素子 24,25……入出力用インターフェース、26,27,28……駆
動部。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】絶縁性を有する基板と、 第１の金属膜、および、第２の金属膜と、両金属膜にて
   挟持されたトンネルスイッチ膜とからなり、前記基板上
   に横方向に並べて設けられた複数のMIM構造体と、 前記複数のMIM構造体の第１の金属膜にそれぞれ接続さ
   れた複数のキャパシタと、 前記複数のMIM構造体の第１の金属膜と、このMIM構造体
   に隣接する次段のMIM構造体の第２の金属膜とをそれぞ
   れ電気的に接続する導電膜と、 前記MIM構造体の第１の金属膜に接続されたキャパシタ
   に蓄積された電荷を隣接するMIM構造体の第１の金属膜
   に接続されたキャパシタに対して横方向に転送する電荷
   転送手段とを備えたことを特徴とする電荷転送素子。
2. 【請求項２】請求項１記載の電荷転送素子の駆動方法に
   おいて、 電荷転送素子を構成する複数のMIM構造体の第１の金属
   膜に接続されたキャパシタを介して前記複数のMIM構造
   体のそれぞれに転送パルスを印加する工程と、 前記転送パルスに応じて前記MIM構造体の第２の金属膜
   に与えられる信号電荷を前記キャパシタに蓄積する工程
   と、 前記複数のMIM構造体のそれぞれに印加される転送パル
   スの時間幅を制御する工程と、 転送パルスの時間幅に応じて選択され、転送パルスの印
   加されているMIM構造体間で信号電荷を順次直列に転送
   する工程とを備えたことを特徴とする電荷転送素子の駆
   動方法。