JP2861298B2

JP2861298B2 - データ受信装置及び受信方法

Info

Publication number: JP2861298B2
Application number: JP17332590A
Authority: JP
Inventors: 真史内田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-06-29
Filing date: 1990-06-29
Publication date: 1999-02-24
Anticipated expiration: 2014-02-24
Also published as: JPH0461583A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ディジタルVTR等に適用され、ブロック
符号化されたデータを受信し、また、復号するための受
信装置及び受信方法に関する。

〔発明の概要〕

この発明は、ディジタル画像データをブロック符号化
して伝送されたデータを受信し、画像データを復号する
ようになされたデータ受信装置において、ブロック内の
全画素の復号値が同一となるブロックに関して、ブロッ
クの復号値とその周辺のブロックの復号値とに基づい
て、ブロックの復号値を平滑化するもので、復元画像が
全体的にボケることがなく、ブロック歪を目立たなくで
きる。

〔従来の技術〕ビデオ信号の符号化方法として、伝送帯域を狭くする
目的でもって、１画素当たりの平均ビット数又はサンプ
リング周波数を小さくするいくつかの高能率符号化方法
が知られている。

本願出願人は、特開昭61−144989号公報に記載されて
いるような、２次元ブロック内に含まれる複数画素の最
大値及び最小値により規定されるダイナミックレンジを
求め、このダイナミックレンジに適応した符号化を行う
高能率符号化装置を提案している。また、特開昭62−92
620号公報に記載されているように、複数フレームに夫
々含まれる領域の画素から形成された３次元ブロックに
関してダイナミックレンジに適応した符号化を行う高能
率符号化装置が提案されている。更に、特開昭62−1286
21号公報に記載されているように、量子化を行った時に
生じる最大歪が一定となるようなダイナミックレンジに
応じてビット数が変換する可変長符号化方法が提案され
ている。

先に提案されているダイナミックレンジに適応した符
号化方法（ADRCと称する）では、ダイナミックレンジDR
（最大値MAXと最小値MINの差）が例えば（８ライン×８
画素＝64画素）からなる２次元的なブロック毎に算出さ
れる。また、入力画素データからそのブロック内で最小
のレベル（最小値）が除去される。この最小値除去後の
画像データが代表レベルに変換される。この量子化は、
元の量子化ビット数より少ないビット数例えば２ビット
と対応する４個のレベル範囲に検出されたダイナミック
レンジDRを分割し、ブロック内の各画像データが属する
レベル範囲を検出し、このレベル範囲を示すコード信号
を発生する処理である。

上述のダイナミックレンジに適応したADRC符号化は、
伝送すべきデータ量を大幅に圧縮できるので、ディジタ
ルVTRに適用して好適である。特に、可変長ADRは、圧縮
率を高くすることができる。しかし、可変長ADRCは、伝
送データの量が画像の内容によって変動するため、所定
量のデータを１トラックとして記録するディジタルVTR
のような固定レートの伝送路を使用する時には、伝送デ
ータ量を制御するためのバッファリングの処理が必要と
される。

可変長ADRCのバッファリングの方式として、本願出願
人は、特願昭61−257586号明細書に記載されているよう
に、累積型のダイナミックレンジの度数分布を形成し、
この度数分布に対して、予め用意されている割り当てビ
ット数を定めるためのしきい値を適用し、所定期間例え
ば１フレーム期間の発生データ量を求め、発生データ量
が目標値を超えないように、制御するものを提案してい
る。

〔発明が解決しようとする課題〕

上述の可変長ADRCでは、ダイナミックレンジが小さい
ブロックの場合には、割り当てビット数が０（即ち、コ
ード信号が伝送されない）ブロックが生じる。受信側で
は、このブロックについての復号値として、ダイナミッ
クレンジDRの1/2の値に最小値MINを加算した値が使用さ
れる。この割り当てビット数が０のブロックの場合に
は、復元画像において、ブロックのパターンが見えるブ
ロック歪が生じやすい。更に、ダイナミックレンジが異
なる複数のブロックが隣接し、これらの複数のブロック
が０ビットの割り当てがされたものの時には、復元画像
において、よりブロック歪が目立つ。

ADRC以外のブロック符号化例えばDCT（Discrete cosi
ne transform）の場合では、直流成分のみのブロックに
関して、ADRCにおける０ビットのブロックと同様に、ブ
ロック歪が目立ち易い。

従来からブロック歪を目立たなくするために、ローパ
スフィルタを通す等の平滑化が行われている。この方式
は、復元画像の全体に対して、平滑化の処理がされるの
で、復元画像が全体的にボケる問題があった。

従って、この発明の目的は、ブロック歪が目立つ領域
でのみ平滑化を行い、復元画像がボケることが防止され
た受信装置及び受信方法を提供することにある。つま
り、この発明は、上述の０ビットのブロックまたは直流
成分のみからなるブロックの場合に、ブロック歪が目立
つことに着目してなされたものである。

〔課題を解決するための手段〕

この発明は、ディジタル画像データをブロック符号化
して伝送されたデータを受信し、画像データを復号する
ようになされたデータ受信装置において、ブロック内の全画素の復号値が同一となるブロックに
関して、ブロックの復号値とその周辺のブロックの復号
値とに基づいて、ブロックの復号値を平滑化するように
したデータ受信装置である。また、この発明は、上述の
ように画像データを復号するデータ受信方法である。

〔作用〕

ブロック歪が目立つブロック内の全画素の復号値が同
一となるブロックに関してのみ、周辺のブロックの復号
値に基づいて平滑化するので、復元画像が全体的にボケ
ることが防止できる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説
明する。この説明は、下記の順序に従ってなされる。

a.送信側の構成 b.バッファリング回路 c.受信側の構成 d.平滑化回路 e.変形例 a.送信側の構成第１図は、この一実施例の送信側の構成を示す。１で
示す入力端子から１サンプルが８ビットのディジタルビ
デオ信号が供給される。このディジタルビデオ信号がブ
ロック化回路２に供給される。ブロック化回路２では、
データの順序が走査線の順序からブロックの順序へ変換
される。１フレームの画像が例えば第２図に示すような
（４×４）の大きさのブロックに細分化される。ブロッ
ク内の16個の画像データに対して、伝送の順序と対応す
る１から16の番号を付加する。

ブロック化回路２の出力データが検出回路３及び遅延
回路４に供給される。検出回路３は、ブロックの最大値
MAX及び最小値MINを検出する。遅延回路４は、最大値MA
X及び最小値MINを検出する時間、データを遅延させる。
減算回路５により（MAX−MIN）の演算がされ、減算回路
５からブロックのダイナミックレンジDRが得られる。減
算回路６では、遅延回路４からのビデオデータから最小
値MINが減算され、減算回路６から最小値が除去された
ビデオデータが得られる。

ダイナミックレンジDRと減算回路６の出力データが遅
延回路７及び10を夫々介して量子化回路８に供給され
る。量子化回路８から元のビット数（８ビット）より少
ないｎビットのコード信号DTが得られる。量子化回路８
は、ダイナミックレンジDRに適応した量子化を行う。つ
まり、ダイナミックレンジDRを2ⁿ等分した量子化ステッ
プΔで、最小値が除去されたビデオデータが除算され、
商を切り捨てで整数化した値がコード信号DTとされる。
量子化回路８は、除算回路或いはROMで構成できる。

コード信号DTに割り当てられるビット数ｎは、所定期
間例えば１フレーム当りの発生データ量が目標値を超え
ないように決定されたものである。この例では、（ｎ＝
０、１、２、３又は４ビット）である。このバッファリ
ングのために、ダイナミックレンジDRが供給されるバッ
ファリング回路９が設けられている。バッファリング回
路９では、後述のように、しきい値の組（T1、T2、T3、
T4）が複数組例えば32組用意されており、これらのしき
い値の組がパラメータコードPi（ｉ＝0,1,2,・・,31）
により区別される。パラメータコードPiの番号ｉが大き
くなるに従って、発生データ量が単調に減少するように
設定されている。但し、発生データ量が減少するに従っ
て復元画像の画質が劣化する。

バッファリング回路９からのしきい値T1〜T4と遅延回
路10を介されたダイナミックレンジDRとがビット数決定
回路11に供給される。遅延回路10及び７は、バッファリ
ング回路９でしきい値T1〜T4が決定されるのに要する時
間、データを遅らせるために設けられている。ビット数
決定回路11では、ダイナミックレンジDRとバッファリン
グ回路９からのしきい値T1〜T4（T1＜T2＜T3＜T4）とが
供給される。ダイナミックレンジDRとしきい値T1〜T4と
の大きさの関係に基づいて、割り当てビット数ｎが決定
される。

ADRC符号化によりダイナミックレンジDR,最小値MIN、
コード信号DT及びパラメータコードPiが発生する。これ
らの符号化出力がフレーム回路12に供給され、出力端子
13には、伝送データが取り出される。フレーム回路12
は、上述の符号化出力がバイトシリアルに配列され、同
期信号が付加された伝送データを形成する。また、フレ
ーム化回路12では、エラー訂正符号の符号化がなされ
る。

b.バッファリング回路第３図は、バッファリング回路９の一例を示す。バッ
ファリング回路９には、度数分布表及び累積度数分布表
を作成するために、21で示すメモリ（RAM）が設けら
れ、このメモリ21に対してマルチプレクサ22を介してア
ドレスが供給される。マルチプレクサ22の一方の入力と
して入力端子23からダイナミックレンジDRが供給され、
その他方の入力としてアドレス発生回路30からのアドレ
スが供給される。メモリ21には、加算回路24の出力信号
が入力され、メモリ21の出力データとマルチプレクサ25
の出力とが加算回路24で加算される。

加算回路24の出力がレジスタ26に供給され、レジスタ
26の出力がマルチプレクサ25及び比較回路27に供給され
る。マルチプレクサ25には、レジスタ26の出力の他に０
及び＋１が供給されている。発生データ量の演算動作が
されると、レジスタ26の出力に例えば１フレーム期間に
発生するデータ量Aiが求められる。

比較回路27では、発生データ量Aiと端子28からの目標
値Ｑとが比較され、比較回路27の出力信号がパラメータ
コード発生回路29及びレジスタ31に供給される。パラメ
ータコード発生回路29からのパラメータコードPiがアド
レス発生回路30及びレジスタ31に供給される。レジスタ
31に取り込まれたパラメータコードPiが前述のようにフ
レーム化回路12に供給されると共に、ROM32に供給され
る。ROM32には、しきい値のテーブルが格納されてい
る。ROM32は、アドレスとして入力されたパラメータコ
ードPiと対応してしきい値の組（T1i、T2i、T3i、T4i）
を発生する。このしきい値は、比較回路27に供給され
る。

第４図は、バッファリング回路９の動作を示すフロー
チャートである。最初のステップ41で、メモリ21、レジ
スタ26、レジスタ31がゼロクリアされる。メモリ21のゼ
ロクリアのために、マルチプレクサ22がアドレス発生回
路30で発生したアドレスを選択し、加算回路24の出力が
常に０とされる。アドレスは、（0,1,2,・・・・,255）
と変化し、メモリ21の全てのアドレスに０データが書き
込まれる。

次のステップ42で、メモリ21にバッファリングのされ
る単位期間である１フレームのダイナミックレンジDRの
度数分布表が作成される。マルチプレクサ22は、端子23
からのダイナミックレンジDRを選択し、マルチプレクサ
25が＋１を選択する。従って、１フレーム期間が終了し
た時、ダイナミックレンジDRと対応するメモリ21の各ア
ドレスに、各DRの発生度数が記憶される。このメモリ21
の度数分布表は、第５図Ａに示すように、DRを横軸と
し、度数を縦軸とするものである。

次に、度数分布表が累積度数分布表に変換される（ス
テップ43）。累積度数分布表を作成する時には、マルチ
プレクサ22がアドレス発生回路30からのアドレスを選択
し、マルチプレクサ25がレジスタ26の出力を選択する。
アドレスが255から０に向かって順次ディクレメントす
る。メモリ21の読み出し出力が加算回路24に供給され、
加算回路24でレジスタ26の内容と加算される。加算回路
24の出力がメモリ21の読み出しアドレスと同一のアドレ
スに書き込まれると共に、レジスタ26の内容が加算回路
24の出力に更新される。メモリ21のアドレスが255とさ
れる初期状態では、レジスタ26がゼロクリアされてい
る。メモリ21の全アドレスに関して、度数が累積がされ
た時に、メモリ21には、第５図Ｂに示す累積度数分布表
が作成される。

この累積度数分布表に対してしきい値の組（T1i、T2
i、T3i、T4i）が適用された時の発生データ量Aiが演算
される（ステップ44）。発生データ量Aiの演算時には、
マルチプレクサ22がアドレス発生回路30の出力を選択
し、マルチプレクサ25がレジスタ26の出力を選択する。
パラメータコード発生回路29は、P0からP31に向かって
順次変化するパラメータコードを発生する。パラメータ
コードPiがアドレス発生回路30に供給され、（T1i、T2
i、T3i、T4i）の各しきい値と対応するアドレスが順次
発生する。各しきい値と対応するアドレスから読み出さ
れた値が加算回路24とレジスタ26とで累算される。この
累積値がパラメータコードPiで指定されるしきい値の組
が適用された時の発生データ量Aiと対応している。つま
り、第５図Ｂに示す累積度数分布表において、しきい値
T1、T2、T3,T4と夫々対応するアドレスから読み出され
た値A1、A2、A3、A4の合計値（A1＋A2＋A3＋A4）に対し
て、ブロック内の画素数（64）を乗じた値は、発生デー
タ量（ビット数）である。但し、画素数は、一定である
ため、第３図に示されるバッファリング回路９では、64
の乗算処理を省略している。

この発生データ量Aiが目標値Ｑと比較される（ステッ
プ45）。（Ai≦Ｑ）が成立する時に発生する比較回路27
の出力がパラメータコード発生回路29及びレジスタ31に
供給され、パラメータコードPiのインクリメントが停止
されると共に、そのパラメータコードPiがレジスタ31に
取り込まれる。レジスタ31からのパラメータコードPiと
ROM32で発生したしきい値の組とが出力される（ステッ
プ46）。

比較回路27における判定のステップ45で、（Ai≦Ｑ）
が成立しない時には、パラメータコードPiが次のものPi
＋１に変更され、Pi＋１に対応するアドレスがアドレス
発生回路30から発生する。上述と同様に発生データ量Ai
＋１が演算され、比較回路27で目標値Ｑと比較される。
（Ai≦Ｑ）が成立するまで、上述の動作が繰り返され
る。

なお、以上の説明では、コード信号DTとダイナミック
レンジDRと最小値MINとを送信している。しかし、付加
コードとしてダイナミックレンジDRの代わりに最大値MA
Xまたは量子化ステップ幅を伝送しても良い。

c.受信側の構成第６図は、受信（又は再生）側の構成を示す。入力端
子51からの受信データは、フレーム分解回路52に供給さ
れる。フレーム分解回路52により、コード信号DTと付加
コードDR、MIN、Piとが分離されると共に、エラー訂正
処理がなされる。

コード信号DTが復号化回路56に供給され、パラメータ
コードPiが送信側と同様のしきい値テーブルが格納され
たROM53にアドレスとして供給される。ROM53は、パラメ
ータコードPiで示されるしきい値の組T1〜T4を発生し、
しきい値の組が比較回路54に供給される。比較回路54に
は、ダイナミックレンジDRが供給され、比較回路54の出
力信号がビット数決定回路55に供給される。ビット数決
定回路55では、ダイナミックレンジDRとしきい値T1〜T4
との関係からブロックの割り当てビット数ｎを決定し、
ビット数ｎと対応するデータを発生する。また、ビット
数決定回路55は、ビット数ｎが０のブロックを検出し、
（ｎ＝０）のブロックと（ｎ≠０）のブロックとを識別
する１ビットのフラグＦを発生する。このフラグＦは、
（ｎ＝０）の時に“1"（倫理的なレベル）であり、（ｎ
≠０）の時に“0"である。

ビット数決定回路55からの割り当てビット数ｎとダイ
ナミックレンジDRが復号化回路56に供給される。また、
ダイナミックレンジDRが1/2倍回路57に供給される。復
号化回路56の復号データがスイッチング回路58の入力端
子ａに供給され、1/2倍回路57の出力が他方の入力端子
ｂに供給される。スイッチング回路58は、ビット数決定
回路55からのフラグＦで制御され、（ｎ≠０）のブロッ
クでは、入力端子ａが選択され、（ｎ＝０）のブロック
では、入力端子ｂが選択される。

スイッチング回路58の出力データと平均値MINが加算
回路59に供給される。加算回路59の出力信号、即ち、復
号データDT′が平滑化回路60を介してブロック分解回路
61に供給される。復号化回路56は、送信側の量子化回路
８の処理と逆の処理を行う。即ち、コード信号DTが複数
の代表レベルに復号され、このデータと８ビットの平均
値MINとが加算回路59により加算され、元の画像データ
と対応する復号レベルが形成される。（ｎ＝０）のブロ
ックの場合では、1/2倍回路57の出力と最小値MINとが加
算されることにより、復号レベルが形成される。

平滑化回路60は、後述のように、（ｎ＝０）の注目ブ
ロックと隣接する上下左右のブロックが（ｎ＝０）の場
合にのみ、平滑化の動作を行う。この平滑化回路60の出
力信号がブロック分解回路61に供給される。ブロック分
解回路61は、送信側のブロック化回路２と逆に、ブロッ
クの順番の復元データをテレビジョン信号の走査と同様
の順番に変換するための回路である。ブロック分解回路
61の出力端子62に復号されたビデオ信号が得られる。

d.平滑化回路第７図は、平滑化回路60の一例を示す。71で示す入力
端子に、加算回路59からの復号データDT′（８ビット）
が供給される。この入力端子71に対してブロック遅延回
路72と4H（ライン）遅延回路73とが接続される。4H遅延
回路73に対して、ブロック遅延回路74と4H遅延回路75が
接続される。4H遅延回路75にブロック遅延回路77が接続
される。これらの遅延回路は、注目ブロックの復号デー
タDT′とその上下左右のブロックの復号データDT′とを
同時に取り出すために設けられている。

第８図に示すように、注目ブロックにBsの参照符号を
付し、その上側のブロックにBuの参照符号を付し、その
下側のブロックにBdの参照符号を付し、その左側のブロ
ックにBlの参照符号を付し、その右側のブロックにBrの
参照符号を付す。ブロック遅延回路74の出力側に注目ブ
ロックBsの一つの画素の復号データが発生するタイミン
グでは、第７図に示すように、隣接するブロックの対応
する位置の画素の復号データが発生する。つまり、ブロ
ック遅延回路72の出力にブロックBdの復号データが現
れ、ブロック遅延回路77の出力にブロックBuの復号デー
タが現れ、4H遅延回路73の出力にブロックBrの復号デー
タが現れ、ブロック遅延回路76の出力にブロックBlの復
号データが現れる。

注目ブロックBsの復号データが演算回路90及びスイッ
チング回路95の入力端子ａに供給される。スイッチング
回路95の他方の入力端子ｂに演算回路90の平滑化された
データが供給される。周辺のブロックBd、Bl、Br、Buの
復号データがANDゲート91、92、93及び94に夫々供給さ
れる。このANDゲート91〜94を介された演算回路90の入
力データをＤ、Ｌ、Ｒ、Ｕ、Ｓとして表す。

ビット数決定回路55からのフラグＦ（１ビット）が供
給される入力端子81に対しても、復号データDT′の入力
端子71と同様に遅延回路が接続されている。つまり、ブ
ロック遅延回路72、74、76及び77の夫々と対応するブロ
ック遅延回路82、84、86及び87が設けられ、また、４ラ
イン遅延回路73及び75と夫々対応する４ライン遅延回路
83及び85が設けられている。従って、これらの遅延回路
からは、上述の復号データと同様の関係で周辺ブロック
のフラグＦが取り出される。

注目ブロックBsのフラグがスイッチング回路95を制御
する。つまり、注目ブロックBsのビット数ｎが１ビッ
ト、２ビット、３ビット又は４ビットの時に、スイッチ
ング回路95の入力端子ａに供給された復号データが選択
され、（ｎ＝０）の時にその入力端子ｂに供給された平
滑化データが選択される。

周辺ブロックBd、Bl、Br、Buの夫々のフラグが自分の
ブロックの復号データが供給されるANDゲート91〜94に
供給される。（ｎ＝０）のブロックのフラグＦが“1"で
あるので、周辺ブロックBd、Bl、Br、Buが（ｎ＝０）の
ブロックの時に、ANDゲート91〜94を通じて復号データ
が演算回路90に供給される。

演算回路90は、第８図において、×で示す各ブロック
の中心と平滑化される画素の位置との距離に応じて配分
で平滑化データを発生する。注目ブロックが第８図にお
いて破線で示すように、４等分され、各分割領域と夫々
近い二つの周辺ブロックの復号データを使用して下記の
演算がなされる。この演算は、水平方向の平滑化のため
の演算と垂直方向の平滑化のための演算とからなる。

画素番号１、２、５及び６の平滑化は、垂直方向の平
滑化のために、復号データＳ及び復号データＵが使用さ
れ、水平方向の平滑化のために、復号データＳ及びＬが
使用される。

例えば画素番号1:Bsの中心との垂直方向の距離が1.5
であり、Buの中心との距離が2.5である。また、Bsの中
心との水平方向の距離が1.5であり、Blの中心との距離
が2.5である。従って、平滑化の演算式は、画素番号３、４、７及び８の平滑化は、垂直方向の平
滑化のために、復号データＳ及び復号データＵが使用さ
れ、水平方向の平滑化のために、復号データＳ及びＲが
使用される。

例えば画素番号3:Bsの中心との垂直方向の距離が1.5
であり、Buの中心との距離が2.5である。また、Bsとの
水平方向の距離が0.5であり、Brの中心との距離が3.5で
ある。従って、平滑化の演算式は、画素番号９、10、13及び14の平滑化は、垂直方向の平
滑化のために、復号データＳ及び復号データＤが使用さ
れ、水平方向の平滑化のために、復号データＳ及びＬが
使用される。

例えば画素番号10:Bsの中心との垂直方向の距離が0.5で
あり、Bdの中心との距離が3.5である。また、Bsとの水
平方向の距離が0.5であり、Blの中心との距離が3.5であ
る。従って、平滑化の演算式は、画素番号11、12、15及び16の平滑化は、垂直方向の平
滑化のために、復号データＳ及び復号データＤが使用さ
れ、水平方向の平滑化のために、復号データＳ及びＲが
使用される。

例えば画素番号12:Bsの中心との垂直方向の距離が0.5で
あり、Bdの中心との距離が3.5である。また、Bsとの水
平方向の距離が1.5であり、Brの中心との距離が2.であ
る。従って、平滑化の演算式は、注目ブロックBsが（ｎ＝０）の時では、スイッチング
回路95が演算回路90の出力が供給される入力端子ｂを選
択する。周辺のブロックBd、Bl、Br、Buが全て（ｎ＝
０）であれば、上述の演算により注目ブロックの各画素
の平滑化された値が算出されるこれらの周辺ブロックが
（ｎ≠０）の時では、ANDゲート91〜94の中の対応する
ものの出力がゼロデータとなる。周辺ブロックの一つで
も（ｎ≠０）の時では、演算回路90でなされる演算式に
おいて、復号データＤ、Ｌ、Ｒ、Ｕに代えて、Ｓが代入
される。その結果、演算回路90の出力は、平滑化がなさ
れない復号データＳとされる。

e.変形例一実施例と異なり、注目ブロックが（ｎ＝０）の場合
に平滑化を行うようにしても良い。また、平滑化を行う
時に、そのブロックの周辺の画素のみを平滑化しても良
い。

また、この発明は、ADRCに限らず、DCT（Discrete co
sine transform）等のブロック符号化に適用できる。

〔発明の効果〕この発明は、ブロック歪が目立つ領域でのみ、平滑化
を行うので、画像の細かい部分がボケることを防止でき
る。また、この発明は、割り当てビット数等の情報から
平滑化を行うべきブロックを検出しているので、簡単な
構成及び処理により平滑化をなしうる。

【図面の簡単な説明】

第１図はこの発明を適用できる送信側のブロック図、第
２図はブロックの一例の略線図、第３図はバッファリン
グ回路の一例のブロック図、第４図はバッファリング回
路の動作説明に用いるフローチャート、第５図はバッフ
ァリング回路の説明に用いる略線図、第６図はこの発明
が適用された受信側の構成を示すブロック図、第７図は
平滑化回路の一例のブロック図、第８図は平滑化の説明
に用いる略線図である。図面における主要な符号の説明 8:量子化回路、9:バッファリング回路、55:ビット数決
定回路、56:復号化回路、60:平滑化回路、90:演算回
路。

Claims

(57)【特許請求の範囲】

【請求項１】ディジタル画像データをブロック符号化し
て伝送されたデータを受信し、上記画像データを復号す
るようになされたデータ受信装置において、ブロック内の全画素の復号値が同一となるブロックに関
して、上記ブロックの復号値とその周辺のブロックの復
号値とに基づいて、上記ブロックの復号値を平滑化する
ようにしたことを特徴とするデータ受信装置。
【請求項２】ディジタル画像データをブロック符号化し
て伝送されたデータを受信し、上記画像データを復号す
るようになされたデータ受信方法において、ブロック内の全画素の復号値が同一となるブロックに関
して、上記ブロックの復号値とその周辺のブロックの復
号値とに基づいて、上記ブロックの復号値を平滑化する
ようにしたことを特徴とするデータ受信方法。