JP2854025B2 - 薄膜トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は薄膜トランジスタ（以下TFTと略す）の製造
方法に関し、特に背面露光を利用した工程数の少ないTF
Tの製造方法に関する。

（ロ）従来の技術 第５図に一般的なTFTの断面図を示す。このTFT作製に
際しては、ゲート電極（Ａ）、ゲート絶縁膜（Ｂ）、半
導体膜（Ｃ）、表示電極（Ｄ）、ソース・ドレイン電極
（Ｅ）をそれぞれパターニングする。

この中でゲート絶縁膜はメタルマスク等で加工でき、
フォトマスクを必ずしも必要としない。

そこで、TFT製造には最低４回のマスク工程が必要で
ある。

一方、TFTは成膜工程、フォトリソ工程、エッチング
工程の３工程の繰り返しで製造される。

（ハ）発明が解決しようとする課題 TFTの製造時のスループットを決めるのは高精度位置
合わせを必要とするマスクアライナーを使用した露光工
程である。

従ってTFTの製造工程で使用するフォトマスク枚数を
減少する事は製造におけるスループット（歩留り）を増
加することにより、製造コストの低減となる。

現状の装置能力では例えば４枚のフォトマスクで製造
したTFTを３枚のフォトマクスで製造すると、スループ
ットは4/3倍となると言っても過言ではない。

（ニ）課題を解決するための手段 本発明の薄膜トランジスタの製造方法は、透明絶縁性
基板上に不透明な第１の金属を堆積し、第１のフォトマ
スクでゲート電極とゲート配線を作る第１工程、透明な
ゲート絶縁膜と半導体膜を堆積する第２工程、背面露光
により第１の金属とほぼ同形状のレジストを形成し、半
導体膜をエッチングする第３工程、透明導電膜を全面に
堆積し、背面露光により第１の金属とほぼ反転形状のレ
ジストを形成し、透明導電膜をエッチングする第４工
程、第２のフォトマスクを使用して透明導電膜と半導体
膜を連続的にエッチングし、透明導電膜によりソース・
ドレイン電極と表示電極を形成し、半導体膜によりトラ
ンジスタの能動層を形成する第５工程、第２の金属を堆
積し、第３のフォトマスクでドレイン配線を形成する第
６工程からなることをその要旨とする。

また、本発明の薄膜トランジスタの製造方法は、前記
第６工程で形成した第２の金属からなるドレイン配線が
半導体膜と接触することをその要旨とする。

（ホ）作用 本願発明の薄膜トランジスタの製造方法では、従来の
プロセスに比べ、フォトマスク工程を減少させることが
できる。

また、セルフアライメント工程を採用するので、高精
度位置決め機構の必要のない安価な露光装置で対応で
き、高精度パターンが形成できる。

（ヘ）実施例 第３図は本発明の製造方法により作成されたTFTの平
面図、第４図は第３図のＡ−Ａ′線上での断面図であ
る。

第１図、第２図はそれぞれ本発明の製造方法の工程順
の平面図と断面図である。

以下、第１図と第２図を用いて本発明の製造方法を詳
述する。

（実施例１） １）ガラス基板上に第１のフォトマスクにより第１の金
属（１）からなるゲート配線及びゲート電極を形成す
る。（第１図（ａ）、第２図（ａ）参照） ２）ゲート絶縁膜及び半導体膜を堆積し、背面露光によ
りゲート電極とほぼ同形状のレジスト（２）を形成す
る。このレジスト形成に際して、露光量−現像時間の条
件調整及びレジストベーキング条件調整等でゲート電極
より大きなパターンで形成することがより好ましい。
（第２図（ｂ）参照） ３）半導体膜（３）をエッチングする。（第１図
（ｂ）、第２図（ｃ）参照） ４）全面に透明導電膜を堆積し、背面露光によりゲート
電極と反転パターンのレジスト（２）を形成する。この
レジスト形成に際して、露光量−現像時間の条件調整及
びレジストベーキング条件調整等でゲート電極と一部重
なりあうことがより好ましい。（第２図（ｄ）参照） ５）透明導電膜（５）をエッチングする。（第１図
（ｃ）、第２図（ｅ）参照） ６）第２のフォトマスクによりレジスト（２）を形成し
（第１図（ｄ）参照）、該レジストをマスクに透明導電
膜と半導体膜を連続的にエッチングし、透明導電膜によ
りソース・ドレイン電極と表示電極を形成し、半導体膜
によりトランジスタの能動層を形成する。（第１図
（ｅ）、第２図（ｇ）参照） ７）第２の金属を堆積し、第３のフォトマスクでドレイ
ン配線（９）を形成する。（第１図（ｆ）、第２図
（ｈ）参照） 以上１）〜７）までの工程ではフォトマスクを使用す
る枚数として、Ｉ）ゲート電極（第１の金属）、II）半
導体膜、透明導電膜による表示電極、ドレイン・ソース
電極、III）ドレイン配線（第２の金属）の３枚でTFTが
形成できる。

また、本プロセスでは、ゲート電極（１）とドレイン
電極（６）及びソース電極（７）（透明電極膜）の重な
り領域をセルフアライメント（自己整合）で作るため、
重なり領域が非常に小さくでき、寄生容量の小さなTFT
をつくることができる。

（実施例２） 実施例１と同様なプロセスで透明導電膜でドレイン電
極（６）及びソース電極（７）を形成後、第１図
（ｇ）、第２図（ｉ）に示す様に第２の金属でドレイン
電極（６）及びソース電極（７）を２層にする。また、
第２の金属で補助容量電極（10）を形成する。

第２の金属によるドレイン電極（６）とソース電極
（７）の間隔は透明導電膜によるドレイン電極（６）と
ソース電極（７）の間隔より狭く、第２の金属も透明導
電膜と同様に半導体膜と接触するため、実施例１に比べ
て寄生容量は大きくなるが、半導体膜（３）とドレイン
電極（６）及びソース電極（７）とのコンタクト抵抗が
小さくなる。

また、半導体膜と透明導電膜のオーバーラップの困難
なプロセス条件でもTFTの製造が可能であり、実施例１
よりもプロセスマージンが大きい。

実施例２では半導体膜とのコンタクトは第２の金属で
行うため、ドレイン電極（６）には透明導電膜を必ず残
さなくてもよい。

また、上述の実施例１及び２によれば、半導体膜と透
明導電膜の微細加工に際し、従来フォトマスク工程が２
工程必要であったのに対し、フォトマスク工程が１工程
減少するので、従来工程より１枚少ない、３枚のフォト
マスク工程でTFTが作製でき、スループットの向上及び
製造コストの低減を図ることができる。

即ち、本実施例１及び２によれば、背面露光により
半導体膜を自己整合的にゲート電極と同形状のパターン
に形成する、背面露光により自己整合的にゲート電極
上から透明導電膜を除去する（ゲート電極と反転パター
ンの透明導電膜を形成する。）、フォトマスクを使用
して、透明導電膜と半導体膜に連続的に再度エッチング
を施し、所定のパターンを形成するので、半導体膜と透
明導電膜の微細加工に際し、従来フォトマスク工程が２
工程必要であったのに対し、フォトマスク工程が１工程
減少するので、従来工程より１枚少ない、３枚のフォト
マスク工程でTFTが作製でき、スループットの向上及び
製造コストの低減を図ることができる。

（ト）発明の効果 本発明の薄膜トランジスの製造方法によれば、従来工
程よりも少ないフォトマスク枚数でTFTを作製すること
ができ、スループットの向上及び製造コストの低減が図
れるのである。

【図面の簡単な説明】

第１図は本発明の製造方法によるTFTの製造工程順の平
面図、第２図は本発明の製造方法によるTFTの製造工程
順の断面図、第３図は本発明の製造方法により作成され
たTFTの平面図、第４図は第３図のＡ−Ａ′線上での断
面図、第５図は従来の製造方法により作成されたTFTの
断面図である。 （１）……第１の金属、（２）……レジスト、（３）…
…半導体膜、（４）……ゲート絶縁膜、（５）……透明
導電膜、（６）……ドレイン電極、（７）……ソース電
極、（８）……表示電極、（９）……第２の金属、（1
0）……補助容量電極、（Ａ）……ゲート電極、（Ｂ）
……ゲート絶縁膜、（Ｃ）……半導体膜、（Ｄ）……表
示電極、（Ｅ）……ソース・ドレイン電極。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】透明絶縁性基板上に不透明な第１の金属を
   堆積し、第１のフォトマスクでゲート電極とゲート配線
   を作る第１工程、透明なゲート絶縁膜と半導体膜を堆積
   する第２工程、背面露光により第１の金属とほぼ同形状
   のレジストを形成し、半導体膜をエッチングする第３工
   程、透明導電膜を全面に堆積し、背面露光により第１の
   金属とほぼ反転形状のレジストを形成し、透明導電膜を
   エッチングする第４工程、第２のフォトマスクを使用し
   て透明導電膜と半導体膜を連続的にエッチングし、透明
   導電膜によりソース・ドレイン電極と表示電極を形成
   し、半導体膜によりトランジスタの能動層を形成する第
   ５工程、第２の金属を堆積し、第３のフォトマスクでド
   レイン配線を形成する第６工程からなることを特徴とし
   た薄膜トランジスタの製造方法。
2. 【請求項２】第６工程で形成した第２の金属からなるド
   レイン配線が半導体膜と接触することを特徴とした特許
   請求の範囲第１項に記載の薄膜トランジスタの製造方
   法。