JP2854025B2 - Method for manufacturing thin film transistor - Google Patents
Method for manufacturing thin film transistorInfo
- Publication number
- JP2854025B2 JP2854025B2 JP19581589A JP19581589A JP2854025B2 JP 2854025 B2 JP2854025 B2 JP 2854025B2 JP 19581589 A JP19581589 A JP 19581589A JP 19581589 A JP19581589 A JP 19581589A JP 2854025 B2 JP2854025 B2 JP 2854025B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor film
- transparent conductive
- conductive film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は薄膜トランジスタ(以下TFTと略す)の製造
方法に関し、特に背面露光を利用した工程数の少ないTF
Tの製造方法に関する。The present invention relates to a method for manufacturing a thin film transistor (hereinafter abbreviated as TFT), and particularly relates to a TF having a small number of steps utilizing back exposure.
It relates to a method for manufacturing T.
(ロ)従来の技術 第5図に一般的なTFTの断面図を示す。このTFT作製に
際しては、ゲート電極(A)、ゲート絶縁膜(B)、半
導体膜(C)、表示電極(D)、ソース・ドレイン電極
(E)をそれぞれパターニングする。(B) Conventional technology FIG. 5 shows a cross-sectional view of a general TFT. In manufacturing the TFT, the gate electrode (A), the gate insulating film (B), the semiconductor film (C), the display electrode (D), and the source / drain electrodes (E) are respectively patterned.
この中でゲート絶縁膜はメタルマスク等で加工でき、
フォトマスクを必ずしも必要としない。Among them, the gate insulating film can be processed with a metal mask, etc.
A photomask is not necessarily required.
そこで、TFT製造には最低4回のマスク工程が必要で
ある。Therefore, at least four mask steps are required for TFT manufacturing.
一方、TFTは成膜工程、フォトリソ工程、エッチング
工程の3工程の繰り返しで製造される。On the other hand, a TFT is manufactured by repeating three steps of a film forming step, a photolithographic step, and an etching step.
(ハ)発明が解決しようとする課題 TFTの製造時のスループットを決めるのは高精度位置
合わせを必要とするマスクアライナーを使用した露光工
程である。(C) Problems to be Solved by the Invention It is the exposure process using a mask aligner that requires high-precision alignment that determines the throughput in manufacturing a TFT.
従ってTFTの製造工程で使用するフォトマスク枚数を
減少する事は製造におけるスループット(歩留り)を増
加することにより、製造コストの低減となる。Therefore, reducing the number of photomasks used in the TFT manufacturing process increases manufacturing throughput (yield), thereby reducing manufacturing costs.
現状の装置能力では例えば4枚のフォトマスクで製造
したTFTを3枚のフォトマクスで製造すると、スループ
ットは4/3倍となると言っても過言ではない。It is no exaggeration to say that with current equipment capabilities, for example, if a TFT manufactured with four photomasks is manufactured with three photomasks, the throughput will be 4/3 times as large.
(ニ)課題を解決するための手段 本発明の薄膜トランジスタの製造方法は、透明絶縁性
基板上に不透明な第1の金属を堆積し、第1のフォトマ
スクでゲート電極とゲート配線を作る第1工程、透明な
ゲート絶縁膜と半導体膜を堆積する第2工程、背面露光
により第1の金属とほぼ同形状のレジストを形成し、半
導体膜をエッチングする第3工程、透明導電膜を全面に
堆積し、背面露光により第1の金属とほぼ反転形状のレ
ジストを形成し、透明導電膜をエッチングする第4工
程、第2のフォトマスクを使用して透明導電膜と半導体
膜を連続的にエッチングし、透明導電膜によりソース・
ドレイン電極と表示電極を形成し、半導体膜によりトラ
ンジスタの能動層を形成する第5工程、第2の金属を堆
積し、第3のフォトマスクでドレイン配線を形成する第
6工程からなることをその要旨とする。(D) Means for Solving the Problems According to the method of manufacturing a thin film transistor of the present invention, an opaque first metal is deposited on a transparent insulating substrate, and a gate electrode and a gate wiring are formed using a first photomask. A second step of depositing a transparent gate insulating film and a semiconductor film, a third step of forming a resist having substantially the same shape as the first metal by back exposure, and a third step of etching the semiconductor film, and depositing a transparent conductive film over the entire surface A fourth step of forming a resist having a shape substantially inverted from that of the first metal by back exposure, etching the transparent conductive film, and continuously etching the transparent conductive film and the semiconductor film using a second photomask. , Transparent conductive film
A fifth step of forming a drain electrode and a display electrode, forming an active layer of a transistor with a semiconductor film, and a sixth step of depositing a second metal and forming a drain wiring with a third photomask are described. Make a summary.
また、本発明の薄膜トランジスタの製造方法は、前記
第6工程で形成した第2の金属からなるドレイン配線が
半導体膜と接触することをその要旨とする。Further, the gist of the method for manufacturing a thin film transistor of the present invention is that the drain wiring made of the second metal formed in the sixth step is in contact with the semiconductor film.
(ホ)作用 本願発明の薄膜トランジスタの製造方法では、従来の
プロセスに比べ、フォトマスク工程を減少させることが
できる。(E) Function In the method of manufacturing a thin film transistor according to the present invention, the number of photomask steps can be reduced as compared with the conventional process.
また、セルフアライメント工程を採用するので、高精
度位置決め機構の必要のない安価な露光装置で対応で
き、高精度パターンが形成できる。Further, since a self-alignment process is employed, an inexpensive exposure apparatus that does not require a high-precision positioning mechanism can be used, and a high-precision pattern can be formed.
(ヘ)実施例 第3図は本発明の製造方法により作成されたTFTの平
面図、第4図は第3図のA−A′線上での断面図であ
る。(F) Embodiment FIG. 3 is a plan view of a TFT formed by the manufacturing method of the present invention, and FIG. 4 is a cross-sectional view taken along line AA 'in FIG.
第1図、第2図はそれぞれ本発明の製造方法の工程順
の平面図と断面図である。FIG. 1 and FIG. 2 are a plan view and a sectional view, respectively, in the order of steps of the manufacturing method of the present invention.
以下、第1図と第2図を用いて本発明の製造方法を詳
述する。Hereinafter, the manufacturing method of the present invention will be described in detail with reference to FIG. 1 and FIG.
(実施例1) 1)ガラス基板上に第1のフォトマスクにより第1の金
属(1)からなるゲート配線及びゲート電極を形成す
る。(第1図(a)、第2図(a)参照) 2)ゲート絶縁膜及び半導体膜を堆積し、背面露光によ
りゲート電極とほぼ同形状のレジスト(2)を形成す
る。このレジスト形成に際して、露光量−現像時間の条
件調整及びレジストベーキング条件調整等でゲート電極
より大きなパターンで形成することがより好ましい。
(第2図(b)参照) 3)半導体膜(3)をエッチングする。(第1図
(b)、第2図(c)参照) 4)全面に透明導電膜を堆積し、背面露光によりゲート
電極と反転パターンのレジスト(2)を形成する。この
レジスト形成に際して、露光量−現像時間の条件調整及
びレジストベーキング条件調整等でゲート電極と一部重
なりあうことがより好ましい。(第2図(d)参照) 5)透明導電膜(5)をエッチングする。(第1図
(c)、第2図(e)参照) 6)第2のフォトマスクによりレジスト(2)を形成し
(第1図(d)参照)、該レジストをマスクに透明導電
膜と半導体膜を連続的にエッチングし、透明導電膜によ
りソース・ドレイン電極と表示電極を形成し、半導体膜
によりトランジスタの能動層を形成する。(第1図
(e)、第2図(g)参照) 7)第2の金属を堆積し、第3のフォトマスクでドレイ
ン配線(9)を形成する。(第1図(f)、第2図
(h)参照) 以上1)〜7)までの工程ではフォトマスクを使用す
る枚数として、I)ゲート電極(第1の金属)、II)半
導体膜、透明導電膜による表示電極、ドレイン・ソース
電極、III)ドレイン配線(第2の金属)の3枚でTFTが
形成できる。(Example 1) 1) A gate wiring and a gate electrode made of a first metal (1) are formed on a glass substrate using a first photomask. (See FIGS. 1A and 2A.) 2) A gate insulating film and a semiconductor film are deposited, and a resist (2) having substantially the same shape as the gate electrode is formed by back exposure. In the formation of the resist, it is more preferable to form the resist in a pattern larger than the gate electrode by adjusting the conditions of exposure dose-development time and adjusting the resist baking conditions.
(See FIG. 2 (b)) 3) Etch the semiconductor film (3). (See FIGS. 1B and 2C) 4) A transparent conductive film is deposited on the entire surface, and a gate electrode and a resist (2) having an inverted pattern are formed by back exposure. In the formation of the resist, it is more preferable that the resist partially overlaps with the gate electrode by adjusting the conditions of the exposure amount and the developing time, adjusting the conditions of the resist baking, and the like. (See FIG. 2 (d)) 5) Etch the transparent conductive film (5). (See FIGS. 1C and 2E.) 6) A resist (2) is formed using a second photomask (see FIG. 1D), and a transparent conductive film is formed using the resist as a mask. The semiconductor film is continuously etched, source / drain electrodes and display electrodes are formed using a transparent conductive film, and an active layer of a transistor is formed using the semiconductor film. (See FIGS. 1E and 2G.) 7) A second metal is deposited, and a drain wiring (9) is formed using a third photomask. (See FIG. 1 (f) and FIG. 2 (h)) In the above steps 1) to 7), the number of photomasks to be used is defined as I) gate electrode (first metal), II) semiconductor film, A TFT can be formed with three sheets of a display electrode made of a transparent conductive film, a drain / source electrode, and III) a drain wiring (second metal).
また、本プロセスでは、ゲート電極(1)とドレイン
電極(6)及びソース電極(7)(透明電極膜)の重な
り領域をセルフアライメント(自己整合)で作るため、
重なり領域が非常に小さくでき、寄生容量の小さなTFT
をつくることができる。In this process, the overlapping region of the gate electrode (1), the drain electrode (6), and the source electrode (7) (transparent electrode film) is formed by self-alignment (self-alignment).
TFT with very small overlapping area and small parasitic capacitance
Can be made.
(実施例2) 実施例1と同様なプロセスで透明導電膜でドレイン電
極(6)及びソース電極(7)を形成後、第1図
(g)、第2図(i)に示す様に第2の金属でドレイン
電極(6)及びソース電極(7)を2層にする。また、
第2の金属で補助容量電極(10)を形成する。(Example 2) After forming a drain electrode (6) and a source electrode (7) with a transparent conductive film in the same process as in Example 1, as shown in FIG. 1 (g) and FIG. 2 (i). The drain electrode (6) and the source electrode (7) are made into two layers with the metal 2. Also,
An auxiliary capacitance electrode (10) is formed of the second metal.
第2の金属によるドレイン電極(6)とソース電極
(7)の間隔は透明導電膜によるドレイン電極(6)と
ソース電極(7)の間隔より狭く、第2の金属も透明導
電膜と同様に半導体膜と接触するため、実施例1に比べ
て寄生容量は大きくなるが、半導体膜(3)とドレイン
電極(6)及びソース電極(7)とのコンタクト抵抗が
小さくなる。The distance between the drain electrode (6) and the source electrode (7) made of the second metal is smaller than the distance between the drain electrode (6) and the source electrode (7) made of the transparent conductive film, and the second metal is also similar to the transparent conductive film. Since the semiconductor film is in contact with the semiconductor film, the parasitic capacitance is larger than in the first embodiment, but the contact resistance between the semiconductor film (3) and the drain electrode (6) and the source electrode (7) is smaller.
また、半導体膜と透明導電膜のオーバーラップの困難
なプロセス条件でもTFTの製造が可能であり、実施例1
よりもプロセスマージンが大きい。Further, it is possible to manufacture a TFT even under a process condition in which a semiconductor film and a transparent conductive film are difficult to overlap with each other.
Process margin is larger than that.
実施例2では半導体膜とのコンタクトは第2の金属で
行うため、ドレイン電極(6)には透明導電膜を必ず残
さなくてもよい。In the second embodiment, since the contact with the semiconductor film is made of the second metal, it is not always necessary to leave the transparent conductive film on the drain electrode (6).
また、上述の実施例1及び2によれば、半導体膜と透
明導電膜の微細加工に際し、従来フォトマスク工程が2
工程必要であったのに対し、フォトマスク工程が1工程
減少するので、従来工程より1枚少ない、3枚のフォト
マスク工程でTFTが作製でき、スループットの向上及び
製造コストの低減を図ることができる。Further, according to the above-described first and second embodiments, when performing fine processing of the semiconductor film and the transparent conductive film, the conventional photomask process requires two steps.
Since the number of photomask processes is reduced by one in comparison with the number of processes required, TFTs can be manufactured with three photomask processes, one fewer than in the conventional process, thereby improving throughput and reducing manufacturing costs. it can.
即ち、本実施例1及び2によれば、背面露光により
半導体膜を自己整合的にゲート電極と同形状のパターン
に形成する、背面露光により自己整合的にゲート電極
上から透明導電膜を除去する(ゲート電極と反転パター
ンの透明導電膜を形成する。)、フォトマスクを使用
して、透明導電膜と半導体膜に連続的に再度エッチング
を施し、所定のパターンを形成するので、半導体膜と透
明導電膜の微細加工に際し、従来フォトマスク工程が2
工程必要であったのに対し、フォトマスク工程が1工程
減少するので、従来工程より1枚少ない、3枚のフォト
マスク工程でTFTが作製でき、スループットの向上及び
製造コストの低減を図ることができる。That is, according to the first and second embodiments, the semiconductor film is formed in a self-aligned pattern in the same shape as the gate electrode by back exposure, and the transparent conductive film is removed from the gate electrode in a self-aligned manner by back exposure. (A gate electrode and a transparent conductive film having an inverted pattern are formed.) Then, the transparent conductive film and the semiconductor film are successively etched again using a photomask to form a predetermined pattern. In the case of fine processing of a conductive film, a conventional photomask process requires two steps.
Since the number of photomask processes is reduced by one in comparison with the number of processes required, TFTs can be manufactured with three photomask processes, one fewer than in the conventional process, thereby improving throughput and reducing manufacturing costs. it can.
(ト)発明の効果 本発明の薄膜トランジスの製造方法によれば、従来工
程よりも少ないフォトマスク枚数でTFTを作製すること
ができ、スループットの向上及び製造コストの低減が図
れるのである。(G) Effects of the Invention According to the method for manufacturing a thin film transistor of the present invention, a TFT can be manufactured with a smaller number of photomasks than in the conventional process, thereby improving throughput and reducing manufacturing costs.
第1図は本発明の製造方法によるTFTの製造工程順の平
面図、第2図は本発明の製造方法によるTFTの製造工程
順の断面図、第3図は本発明の製造方法により作成され
たTFTの平面図、第4図は第3図のA−A′線上での断
面図、第5図は従来の製造方法により作成されたTFTの
断面図である。 (1)……第1の金属、(2)……レジスト、(3)…
…半導体膜、(4)……ゲート絶縁膜、(5)……透明
導電膜、(6)……ドレイン電極、(7)……ソース電
極、(8)……表示電極、(9)……第2の金属、(1
0)……補助容量電極、(A)……ゲート電極、(B)
……ゲート絶縁膜、(C)……半導体膜、(D)……表
示電極、(E)……ソース・ドレイン電極。FIG. 1 is a plan view of a TFT according to a manufacturing method of the present invention in the order of manufacturing steps, FIG. 2 is a sectional view of a TFT according to a manufacturing method of the present invention in the order of manufacturing steps, and FIG. FIG. 4 is a cross-sectional view taken along line AA 'of FIG. 3, and FIG. 5 is a cross-sectional view of a TFT manufactured by a conventional manufacturing method. (1) ... first metal, (2) ... resist, (3) ...
... Semiconductor film, (4) ... Gate insulating film, (5) ... Transparent conductive film, (6) ... Drain electrode, (7) ... Source electrode, (8) ... Display electrode, (9) ... ... second metal, (1
0) Auxiliary capacitance electrode, (A) Gate electrode, (B)
... Gate insulating film, (C) semiconductor film, (D) display electrode, (E) source / drain electrode.
Claims (2)
堆積し、第1のフォトマスクでゲート電極とゲート配線
を作る第1工程、透明なゲート絶縁膜と半導体膜を堆積
する第2工程、背面露光により第1の金属とほぼ同形状
のレジストを形成し、半導体膜をエッチングする第3工
程、透明導電膜を全面に堆積し、背面露光により第1の
金属とほぼ反転形状のレジストを形成し、透明導電膜を
エッチングする第4工程、第2のフォトマスクを使用し
て透明導電膜と半導体膜を連続的にエッチングし、透明
導電膜によりソース・ドレイン電極と表示電極を形成
し、半導体膜によりトランジスタの能動層を形成する第
5工程、第2の金属を堆積し、第3のフォトマスクでド
レイン配線を形成する第6工程からなることを特徴とし
た薄膜トランジスタの製造方法。A first step of depositing an opaque first metal on a transparent insulating substrate and forming a gate electrode and a gate wiring with a first photomask; and depositing a transparent gate insulating film and a semiconductor film. Two steps, a resist having substantially the same shape as the first metal is formed by back exposure, a third step of etching the semiconductor film, a transparent conductive film is deposited on the entire surface, and a substantially reverse shape of the first metal is formed by back exposure. A fourth step of forming a resist and etching the transparent conductive film. The transparent conductive film and the semiconductor film are continuously etched using the second photomask, and the source / drain electrode and the display electrode are formed by the transparent conductive film. A fifth step of forming an active layer of the transistor by using a semiconductor film; and a sixth step of depositing a second metal and forming a drain wiring with a third photomask. Manufacturing method.
レイン配線が半導体膜と接触することを特徴とした特許
請求の範囲第1項に記載の薄膜トランジスタの製造方
法。2. The method according to claim 1, wherein the drain wiring made of the second metal formed in the sixth step is in contact with the semiconductor film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19581589A JP2854025B2 (en) | 1989-07-27 | 1989-07-27 | Method for manufacturing thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19581589A JP2854025B2 (en) | 1989-07-27 | 1989-07-27 | Method for manufacturing thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0360042A JPH0360042A (en) | 1991-03-15 |
JP2854025B2 true JP2854025B2 (en) | 1999-02-03 |
Family
ID=16347453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19581589A Expired - Fee Related JP2854025B2 (en) | 1989-07-27 | 1989-07-27 | Method for manufacturing thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2854025B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5545576A (en) * | 1994-04-28 | 1996-08-13 | Casio Computer Co., Ltd. | Method for manufacturing a thin film transistor panel |
CN101253611B (en) | 2005-09-30 | 2013-06-19 | 夏普株式会社 | Thin film transistor array substrate fabrication method and thin film transistor array substrate |
EP2386832B1 (en) | 2010-05-10 | 2017-04-12 | Mitutoyo Corporation | Photoelectric encoder |
-
1989
- 1989-07-27 JP JP19581589A patent/JP2854025B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0360042A (en) | 1991-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
US4778773A (en) | Method of manufacturing a thin film transistor | |
KR100420547B1 (en) | Method of forming fully self-aligned tft with improved process window | |
EP0449404A1 (en) | Method of manufacturing a thin-film semiconductor device on a transparent insulative substrate | |
GB2314209A (en) | Method of forming a thin film transistor electrode with a tapered edge | |
US7122831B2 (en) | Method of forming a reflective electrode and a liquid crystal display device | |
US6391499B1 (en) | Light exposure mask and method of manufacturing the same | |
JP3484168B2 (en) | Method for forming a thin film transistor | |
US20050148123A1 (en) | Method for fabricating self-aligned thin-film transistor | |
JP2854025B2 (en) | Method for manufacturing thin film transistor | |
JP2877363B2 (en) | Method for manufacturing thin film transistor | |
JPS61224359A (en) | Manufacture of thin film transistor array | |
KR100601174B1 (en) | Photomask Manufacturing Method for Thin Film Transistor Substrate | |
JPH04326769A (en) | Thin film transistor and manufacture thereof | |
JP2931395B2 (en) | Method for manufacturing thin film transistor array | |
JP2931394B2 (en) | Method for manufacturing thin film transistor array | |
JP2931396B2 (en) | Method for manufacturing thin film transistor array | |
JPH0562996A (en) | Manufacture of thin film transistor | |
US7015508B2 (en) | Thin film transistor structure | |
JP2527579B2 (en) | Method for manufacturing thin film transistor | |
KR20020057032A (en) | Method for manufacturing thin film transistor liquid crystal display device | |
JPH03154353A (en) | Manufacture of thin film transistor | |
JP2008047932A (en) | Thin film transistor manufacturing method | |
JPS6236868A (en) | Manufacturing method of semiconductor device | |
JPS62124740A (en) | Manufacture of thin-film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |