Nothing Special   »   [go: up one dir, main page]

JP2717199B2 - Method of forming bump on film carrier - Google Patents

Method of forming bump on film carrier

Info

Publication number
JP2717199B2
JP2717199B2 JP1168392A JP16839289A JP2717199B2 JP 2717199 B2 JP2717199 B2 JP 2717199B2 JP 1168392 A JP1168392 A JP 1168392A JP 16839289 A JP16839289 A JP 16839289A JP 2717199 B2 JP2717199 B2 JP 2717199B2
Authority
JP
Japan
Prior art keywords
inner lead
film carrier
bump
tip
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1168392A
Other languages
Japanese (ja)
Other versions
JPH0334340A (en
Inventor
芳廣 南川
由紀夫 神谷
俊雄 西脇
利民 香村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP1168392A priority Critical patent/JP2717199B2/en
Publication of JPH0334340A publication Critical patent/JPH0334340A/en
Application granted granted Critical
Publication of JP2717199B2 publication Critical patent/JP2717199B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、フィルムキャリアのインナーリードと、こ
のフィルムキャリアに搭載される電子部品とを一括接続
するためのバンプを、フィルムキャリアのインナーリー
ド先端に形成する方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a method for forming a bump for connecting an inner lead of a film carrier and an electronic component mounted on the film carrier collectively to a tip of the inner lead of the film carrier. To a method for forming the same.

(従来の技術) 従来、フィルムキャリアとこのフィルムキャリアに搭
載されるICチップ等の電子部品とは、第7図に示すよう
にフィルムキャリア(30)の多数のインナーリード(3
1)と電子部品(20)に形成した多数のバンプ(21)と
を一対一で突き合わせ、加熱炉内等でバンプ(21)を溶
融させることにより一括接続されるようになっていた。
しかしながら、電子部品(20)にバンプ(21)を形成す
るのは非常に面倒であり、電子部品(20)の生産性を著
しく低下させ、電子部品(20)がコスト高となる要因と
なっていた。
(Prior Art) Conventionally, a film carrier and an electronic component such as an IC chip mounted on the film carrier are composed of a number of inner leads (3) of a film carrier (30) as shown in FIG.
1) and a large number of bumps (21) formed on the electronic component (20) are abutted one-on-one, and the bumps (21) are melted in a heating furnace or the like, so as to be connected collectively.
However, forming the bumps (21) on the electronic component (20) is very troublesome, which significantly reduces the productivity of the electronic component (20) and increases the cost of the electronic component (20). Was.

そこで従来、電子部品にバンプを形成しなくてよいよ
う、メッキ法、転写法、或いはエッチング法によってイ
ンナーリードにバンプを形成したフィルムキャリアが知
られている。バンプをフィルムキャリアに形成すること
により、電子部品にバンプを形成する場合に比し、相対
的にコストの低減を図ることが可能となった。
Therefore, conventionally, a film carrier in which a bump is formed on an inner lead by a plating method, a transfer method, or an etching method so that a bump is not formed on an electronic component is known. By forming the bumps on the film carrier, the cost can be relatively reduced as compared with the case where the bumps are formed on the electronic component.

(発明が解決しようとする課題) しかしながら、フィルムキャリアのインナーリードに
バンプを形成する従来の方法にあっては、以下のような
課題があった。
(Problems to be solved by the invention) However, the conventional method of forming bumps on the inner leads of the film carrier has the following problems.

メッキ法によってバンプを形成する場合、インナーリ
ード先端の電子部品搭載面のみにメッキを施すのである
が、このようなメッキを行なうためのメッキレジストの
形成が困難であり、具体的には露光時の目合わせが困難
であった。従って、特にファイン化が進んでインナーリ
ードが微細なものとなった場合には、インナーリードに
バンプを形成することができなかった。また、インナー
リードと形成したバンプの密着性が不十分であるという
問題があった。
When bumps are formed by a plating method, plating is performed only on the electronic component mounting surface at the tip of the inner lead, but it is difficult to form a plating resist for performing such plating, and specifically, during exposure, It was difficult to match. Therefore, particularly when the fineness of the inner lead is reduced due to the progress of finer design, bumps cannot be formed on the inner lead. There is also a problem that the adhesion between the inner lead and the formed bump is insufficient.

転写法によってバンプを形成する場合、インナーリー
ド先端の電子部品搭載面にバンプを転写するのである
が、位置精度が悪いため、特にファイン化が進んでイン
ナーリードが微細なものとなった場合には、インナーリ
ードにバンプを形成することができなかった。
When bumps are formed by the transfer method, the bumps are transferred to the electronic component mounting surface at the tip of the inner lead.However, due to poor positioning accuracy, especially when the fineness advances and the inner lead becomes finer, In addition, no bump could be formed on the inner lead.

エッチング法によってバンプを形成する場合、厚い金
属箔を用いてハーフエッチングすることによりバンプを
形成しているが、ファインピッチの場合、金属箔が厚い
と線間・線幅を確保することが非常に難しく、またエッ
チング中にインナーリード部が折れ曲がってしまい、イ
ンナーリードにバンプを形成することができなかった。
When bumps are formed by the etching method, bumps are formed by half-etching using a thick metal foil.However, in the case of fine pitch, if the metal foil is thick, it is very difficult to secure the line spacing and line width. It was difficult, and the inner leads were bent during the etching, so that bumps could not be formed on the inner leads.

本発明は以上のような実状に鑑みてなされたものであ
り、その目的は、ファイン化が進んだフィルムキャリア
の微細なインナーリードに対しても簡単かつ確実にバン
プを形成することができる方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method capable of easily and reliably forming bumps even on fine inner leads of a film carrier having been refined. To provide.

(課題を解決するための手段及び作用) 以上のような課題を解決するための本発明の採った手
段は、第1図〜第6図に示すように、 『インナーリード(11)先端にハンダ(12)を厚付けし
た後、インナーリード(11)の電子部品搭載面(13)を
下に向け、厚付けしたハンダ(12)にフュージングをか
けることを特徴とするフィルムキャリア(10)における
バンプ(14)の形成方法』 である。
(Means and Actions for Solving the Problems) Means adopted by the present invention for solving the above-mentioned problems include, as shown in FIG. 1 to FIG. 6, “Soldering at the tip of the inner lead (11)”. The bump on the film carrier (10), characterized in that after the (12) is thickened, the electronic component mounting surface (13) of the inner lead (11) faces downward and the thick solder (12) is fused. (14) Forming method ”.

本発明に係るフィルムキャリア(10)におけるバンプ
(14)の形成方法にあっては、まず第2図に示すように
インナーリード(11)先端にハンダ(12)を厚付けする
ようになっている。この工程により、インナーリード
(11)先端にバンプ(14)となるハンダ(12)が被着さ
れるようになっている。この際、バンプ(14)が必要と
されるインナーリード(11)先端の電子部品搭載面(1
3)のみに選択的にハンダ(12)を厚付けするのではな
く、インナーリード(11)先端の全面がハンダ(12)で
覆われるようハンダ(12)を単に厚付けすればよく、例
えば第1図に示すようにインナーリード(11)先端のみ
が露出するようマスク(15)を施し、インナーリード
(11)を溶融ハンダに浸漬するか、ハンダメッキを施せ
ばよいようになっている。尚、インナーリード(11)先
端に厚付けするハンダ(12)の量は、少なすぎるとバン
プ(14)を形成することができず、逆に多すぎるとフュ
ージングをかけた際に垂れ落てしまうため、フュージン
グをかけることによって確実にバンプ(14)とすること
ができるよう、インナーリード(11)の幅等によって適
宜変更する必要がある。
In the method for forming the bumps (14) in the film carrier (10) according to the present invention, first, as shown in FIG. 2, solder (12) is thickened at the tip of the inner lead (11). . By this step, the solder (12) to be the bump (14) is attached to the tip of the inner lead (11). At this time, the electronic component mounting surface (1) at the tip of the inner lead (11) that requires the bump (14)
Instead of selectively thickening the solder (12) only on 3), the solder (12) may be simply thickened so that the entire surface of the tip of the inner lead (11) is covered with the solder (12). As shown in FIG. 1, a mask (15) is provided so that only the tip of the inner lead (11) is exposed, and the inner lead (11) may be immersed in molten solder or subjected to solder plating. If the amount of the solder (12) to be thickened at the tip of the inner lead (11) is too small, the bump (14) cannot be formed. Therefore, it is necessary to appropriately change the width of the inner lead (11) and the like so that the bump (14) can be reliably formed by fusing.

次に本発明にあっては、第3図に示すようにインナー
リード(11)の電子部品搭載面(13)を下に向け、厚付
けしたハンダ(12)にフュージングをかけるようになっ
ている。この工程により、ハンダ(12)が溶融され、溶
融されたハンダ(12)が電子部品搭載面(13)側に自重
によって垂れ下がり、第4図に示すようにバンプ(14)
が形成されるようになっている。
Next, in the present invention, as shown in FIG. 3, the electronic component mounting surface (13) of the inner lead (11) faces downward, and the thick solder (12) is fused. . By this step, the solder (12) is melted, and the melted solder (12) hangs down on the electronic component mounting surface (13) side by its own weight, and as shown in FIG.
Is formed.

すなわち、本発明に係るフィルムキャリア(10)にお
けるバンプ(14)の形成方法にあっては、インナーリー
ド(11)先端に対して厳密な位置合わせが不要であり、
ファイン化が進んだフィルムキャリア(10)の微細なイ
ンナーリード(11)に対してもバンプ(14)を形成する
ことができるようになっている。また、この方法によっ
て形成されるバンプ(14)は、第4図及び第6図に示す
ようにインナーリード(11)先端の全面を覆うように形
成されており、インナーリード(11)との密着性も優れ
ている。
That is, in the method of forming the bump (14) in the film carrier (10) according to the present invention, strict alignment with the tip of the inner lead (11) is not required,
The bumps (14) can be formed even on the fine inner leads (11) of the film carrier (10) which has been refined. The bump (14) formed by this method is formed so as to cover the entire surface of the tip of the inner lead (11) as shown in FIGS. The nature is also excellent.

(実施例) 以下、図面に示す実施例に従って本発明を詳細に説明
する。
(Examples) Hereinafter, the present invention will be described in detail according to examples shown in the drawings.

まず、第1図に示すようにフィルムキャリア(10)の
リード部(16)にインナーリード(11)の先端のみが露
出するようマスク(15)を施した。
First, as shown in FIG. 1, a mask (15) was applied to the lead portion (16) of the film carrier (10) so that only the tip of the inner lead (11) was exposed.

次に、フィルムキャリア(10)を溶融ハンダに浸漬
し、第2図に示すようにインナーリード(11)の先端の
みに厚さ10〜15μmのハンダ(12)を厚付けした。
Next, the film carrier (10) was immersed in molten solder, and a solder (12) having a thickness of 10 to 15 μm was applied only to the tip of the inner lead (11) as shown in FIG.

次に、第3図に示すようにリード部(16)全体に厚さ
1μmのハンダメッキ(17)を施した。尚、このハンダ
メッキ(17)はリード部(16)のアウターリード(18)
において必要とされるものであり、バンプ(14)の形成
には特に必要な工程ではない。
Next, as shown in FIG. 3, a 1 μm thick solder plating (17) was applied to the entire lead portion (16). In addition, this solder plating (17) is the outer lead (18) of the lead part (16).
This is not a necessary step for forming the bump (14).

最後に、インナーリード(11)の電子部品搭載面(1
3)を下に向け、ハンダ(12)が厚付けされたインナー
リード(11)先端にフュージングをかけ、第4図に示す
ようにバンプ(14)を形成した。
Finally, the electronic component mounting surface of the inner lead (11) (1
With the 3) facing down, the tip of the inner lead (11) on which the solder (12) was thickened was fused to form a bump (14) as shown in FIG.

(発明の効果) 以上のように本発明に係るフィルムキャリアにおける
バンプの形成方法によれば、インナーリード先端に対す
る位置合わせ等が全く不要となり、ファイン化が進んだ
微細なインナーリードに対しても簡単かつ確実にバンプ
を形成することができる。また、この方法によれば、バ
ンプがインナーリード先端の全面を覆うように形成さ
れ、インナーリードとの密着性に優れたバンプを形成す
ることができる。
(Effects of the Invention) As described above, according to the method for forming bumps on a film carrier according to the present invention, there is no need to perform positioning or the like with respect to the tip of the inner lead, and even a fine inner lead with a finer structure can be easily formed. And bumps can be formed reliably. Further, according to this method, the bump is formed so as to cover the entire surface of the tip of the inner lead, and a bump having excellent adhesion to the inner lead can be formed.

【図面の簡単な説明】 第1図〜第4図は本発明に係るフィルムキャリアにおけ
るバンプの形成方法を順を追って示す断面図、第5図は
フュージング前のインナーリード先端を示す断面図、第
6図はフュージング後のインナーリード先端を示す断面
図、第7図は従来のフィルムキャリアを示す断面図であ
る。 符号の説明 10……フィルムキャリア、11……インナーリード、12…
…ハンダ、13……電子部品搭載面、14……バンプ。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 to FIG. 4 are cross-sectional views sequentially showing a method of forming a bump in a film carrier according to the present invention, FIG. 5 is a cross-sectional view showing a tip of an inner lead before fusing, FIG. FIG. 6 is a sectional view showing the tip of the inner lead after fusing, and FIG. 7 is a sectional view showing a conventional film carrier. Explanation of reference numerals 10 …… Film carrier, 11 …… Inner lead, 12…
... Solder, 13 ... Electronic component mounting surface, 14 ... Bump.

フロントページの続き (72)発明者 香村 利民 岐阜県大垣市青柳町300番地 イビデン 株式会社青柳工場内 (56)参考文献 特開 昭62−140447(JP,A)Continuation of front page (72) Inventor Tominori Kamura 300 Aoyagi-cho, Ogaki-shi, Gifu IBIDEN Inside Aoyagi Plant (56) References JP-A-62-140447 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】インナーリード先端にハンダを厚付けした
後、インナーリードの電子部品搭載面を下に向け、厚付
けしたハンダにフュージングをかけることを特徴とする
フィルムキャリアにおけるバンプの形成方法。
1. A method for forming a bump on a film carrier, comprising: after thickening solder at the tip of an inner lead, fusing the thick solder with the electronic component mounting surface of the inner lead facing downward.
JP1168392A 1989-06-29 1989-06-29 Method of forming bump on film carrier Expired - Lifetime JP2717199B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1168392A JP2717199B2 (en) 1989-06-29 1989-06-29 Method of forming bump on film carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1168392A JP2717199B2 (en) 1989-06-29 1989-06-29 Method of forming bump on film carrier

Publications (2)

Publication Number Publication Date
JPH0334340A JPH0334340A (en) 1991-02-14
JP2717199B2 true JP2717199B2 (en) 1998-02-18

Family

ID=15867265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1168392A Expired - Lifetime JP2717199B2 (en) 1989-06-29 1989-06-29 Method of forming bump on film carrier

Country Status (1)

Country Link
JP (1) JP2717199B2 (en)

Also Published As

Publication number Publication date
JPH0334340A (en) 1991-02-14

Similar Documents

Publication Publication Date Title
JPH065760A (en) Package lead for surface mountint type semiconductor device
JP2000509203A (en) Method of forming solder bumps
JP2717199B2 (en) Method of forming bump on film carrier
JP2671851B2 (en) Manufacturing method of printed wiring board
JP2811741B2 (en) Method for manufacturing semiconductor device
JP2681738B2 (en) Continuous solder circuit formation method
JPH0137876B2 (en)
JPS61120492A (en) Plated through-hole printed circuit substrate and productionmethod thereof
JP3468876B2 (en) Printed wiring board and method of manufacturing the same
JPH11135533A (en) Electrode structure, silicon semiconductor element provided with the electrode, its manufacture, circuit board mounting the element and its manufacture
JPH06120230A (en) Formation of bump electrode in semiconductor component and semiconductor having bump electrode
JP2655129B2 (en) Manufacturing method of printed wiring board
JPH0629648A (en) Printed wiring board and its manufacture
JPH0729669Y2 (en) Printed circuit board protection frame
JPH06181380A (en) Surface mounting substrate and manufacture thereof
JP3062704B2 (en) Solder coating method
JP3051132B2 (en) Electronic component mounting method
JP2886945B2 (en) Wiring board
JPH04297091A (en) Solder coating printed circuit board and manufacture thereof
JPH0555729A (en) Coating method for pad with solder
JPH03184353A (en) Film carrier with bump and manufacture thereof
JPH09232734A (en) Bump-formed flexible printed circuit board and manufacturing method thereof
JPH0669635A (en) Manufacture of printed wiring board
JPS59155993A (en) Film circuit board
EP1077482A2 (en) Semiconductor contacting device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 12