JP2796348B2 - 出力回路 - Google Patents
出力回路Info
- Publication number
- JP2796348B2 JP2796348B2 JP1100029A JP10002989A JP2796348B2 JP 2796348 B2 JP2796348 B2 JP 2796348B2 JP 1100029 A JP1100029 A JP 1100029A JP 10002989 A JP10002989 A JP 10002989A JP 2796348 B2 JP2796348 B2 JP 2796348B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- transistor
- output
- peaking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビ,ディスプレイのビデオ出力回路に係
り、特に大振幅広帯域化に適したピーキング回路、クラ
ンプレベルの安定したピーククランプ回路、高速動作が
可能なブランキング回路に関する。
り、特に大振幅広帯域化に適したピーキング回路、クラ
ンプレベルの安定したピーククランプ回路、高速動作が
可能なブランキング回路に関する。
従来の広帯域増幅回路にはエミッタピーキングが多用
されている。例えば、第2図に示した特公昭50−26899
の「増巾回路」では入力信号源10の電流Iinを増幅して
端子59と501から出力しているが、差動増幅回路のトラ
ンジスタ3と38、或は4と48のエミッタ間にはエミッタ
ピーキング用にコンデンサ35或は45が付加されている。
されている。例えば、第2図に示した特公昭50−26899
の「増巾回路」では入力信号源10の電流Iinを増幅して
端子59と501から出力しているが、差動増幅回路のトラ
ンジスタ3と38、或は4と48のエミッタ間にはエミッタ
ピーキング用にコンデンサ35或は45が付加されている。
エミッタピーキングにおいては、エミッタと交流地点
間のインピーダンスが信号周波数の上昇につれて低下す
ることを利用して、高域の増幅度を低域に対して増加さ
せている。但し、第2図の回路においては、増幅可能周
波数を2倍化する事を目的として、トランジスタ3と3
8,4と48から成る2組の差動増幅回路の接続を工夫して
いる。つまり、差動増幅回路の出力は同相に並列接続さ
れて出力の2倍化が図られると共に、入力は直列接続さ
れて入力インピーダンスも2倍化する。
間のインピーダンスが信号周波数の上昇につれて低下す
ることを利用して、高域の増幅度を低域に対して増加さ
せている。但し、第2図の回路においては、増幅可能周
波数を2倍化する事を目的として、トランジスタ3と3
8,4と48から成る2組の差動増幅回路の接続を工夫して
いる。つまり、差動増幅回路の出力は同相に並列接続さ
れて出力の2倍化が図られると共に、入力は直列接続さ
れて入力インピーダンスも2倍化する。
次に、特開昭61−220566に開示されている大出力広帯
域ビデオ回路に適したクランプ回路を第9図に示す。第
9図において、ビデオ信号源1の信号は、トランジスタ
3により増幅されてCRT9に加えられる。第9図は、CTR9
のカソード端子91をクランプ用可変電圧源73とほぼ等し
い電圧にクランプするタイミングが、クランプパルス信
号源75により制御される同期式クランプ回路である。抵
抗81は電源投入時等にCRT9の輝度の異常増加を抑える保
護抵抗である。クランプ時にクランプコンデンサ8に流
れる放電電流76は、抵抗53には流れずにクランプトラン
ジスタ7のエミッタとコレクタを介した閉路電流となる
ため、クランプレベルの安定化が図れるうえに、抵抗53
の抵抗値を上げて消費電力を低減することもできる。
域ビデオ回路に適したクランプ回路を第9図に示す。第
9図において、ビデオ信号源1の信号は、トランジスタ
3により増幅されてCRT9に加えられる。第9図は、CTR9
のカソード端子91をクランプ用可変電圧源73とほぼ等し
い電圧にクランプするタイミングが、クランプパルス信
号源75により制御される同期式クランプ回路である。抵
抗81は電源投入時等にCRT9の輝度の異常増加を抑える保
護抵抗である。クランプ時にクランプコンデンサ8に流
れる放電電流76は、抵抗53には流れずにクランプトラン
ジスタ7のエミッタとコレクタを介した閉路電流となる
ため、クランプレベルの安定化が図れるうえに、抵抗53
の抵抗値を上げて消費電力を低減することもできる。
また、第9図の同期式クランプ回路を、信号のピーク
時に自動的にクランプするピーク・クランプ回路に改良
した場合の例を、第10図に示す。第10図においては、消
費電力低減の為に電圧源52と82の間に接続された可変抵
抗79とコンデンサ78により、第9図のクランプ用可変電
圧源73を実現している。従って、信号ピーク時のみクラ
ンプダイオード77とクランプトランジスタ7が導通し
て、クランプ動作が行なわれる。また、第10図は、クラ
ンプトランジスタ7の保護用ダイオード72と、高周波に
おけるコンデンサ8のインピーダンス上昇を補償するコ
ンデンサ83を付帯した、実用回路に近い構成となってい
る。
時に自動的にクランプするピーク・クランプ回路に改良
した場合の例を、第10図に示す。第10図においては、消
費電力低減の為に電圧源52と82の間に接続された可変抵
抗79とコンデンサ78により、第9図のクランプ用可変電
圧源73を実現している。従って、信号ピーク時のみクラ
ンプダイオード77とクランプトランジスタ7が導通し
て、クランプ動作が行なわれる。また、第10図は、クラ
ンプトランジスタ7の保護用ダイオード72と、高周波に
おけるコンデンサ8のインピーダンス上昇を補償するコ
ンデンサ83を付帯した、実用回路に近い構成となってい
る。
次に、高速化が可能なブランキング回路を、第4図の
トランジスタ5と6の構成により示す。第4図におい
て、トランジスタ5はビデオ信号増幅用にカスコード接
続されたベース接地回路として用いられる。また、トラ
ンジスタ5とエミッタ同志を相互に接続したトランジス
タ6は、そのベースに入力されるブランキングパルスHI
レベル時に、トランジスタ5を遮断することによりブラ
ンキング動作を行なう。その際、トランジスタ5と6を
非飽和の差動対をすることができるので、ブランキング
時のスイッチングを極めて高速化できる。また、差動対
の相互コンダクタンスが高いことより、ブランキングパ
ルスの振幅を小さく抑えられることによっても(常温時
に最低約0.2Vpp),高速性が向上している。
トランジスタ5と6の構成により示す。第4図におい
て、トランジスタ5はビデオ信号増幅用にカスコード接
続されたベース接地回路として用いられる。また、トラ
ンジスタ5とエミッタ同志を相互に接続したトランジス
タ6は、そのベースに入力されるブランキングパルスHI
レベル時に、トランジスタ5を遮断することによりブラ
ンキング動作を行なう。その際、トランジスタ5と6を
非飽和の差動対をすることができるので、ブランキング
時のスイッチングを極めて高速化できる。また、差動対
の相互コンダクタンスが高いことより、ブランキングパ
ルスの振幅を小さく抑えられることによっても(常温時
に最低約0.2Vpp),高速性が向上している。
第2図に示す回路に代表される従来エミッタピーキン
グには、信号振幅が大きくなるに従い、また、トランジ
スタのバイアス電流が減少するに従って、周波数帯域の
拡大範囲が狭まるという問題がある。この事を、第2図
中の差動増幅回路を示した第3図により説明する。例え
ば、トランジスタ3のベースに信号源14から立上りパル
スが印加された場合、ピーキング用コンデンサ35を介し
て、パルス振幅に比例した信号電流302が流れる。この
信号電流302は、303と304の電流に分流する(インピー
ダンス比から考えて電流304は無視できる場合が多
い)。その際、電流303がトランジスタ38にパルス立上
り以前に流れていたバイアス電流以上の大きさになる
と、トランジスタ38は遮断して、回路のリニアリティが
損なわれる。
グには、信号振幅が大きくなるに従い、また、トランジ
スタのバイアス電流が減少するに従って、周波数帯域の
拡大範囲が狭まるという問題がある。この事を、第2図
中の差動増幅回路を示した第3図により説明する。例え
ば、トランジスタ3のベースに信号源14から立上りパル
スが印加された場合、ピーキング用コンデンサ35を介し
て、パルス振幅に比例した信号電流302が流れる。この
信号電流302は、303と304の電流に分流する(インピー
ダンス比から考えて電流304は無視できる場合が多
い)。その際、電流303がトランジスタ38にパルス立上
り以前に流れていたバイアス電流以上の大きさになる
と、トランジスタ38は遮断して、回路のリニアリティが
損なわれる。
以上の現象は、第4図の従来例中のトランジスタ3と
抵抗32と33、コンデンサ31のみの構成に代表される、エ
ミッタピーキングの施された一般のエミッタ接地回路に
立下りパルスを入力した場合にも、トランジスタ3が同
様にして遮断する形で発生する。
抵抗32と33、コンデンサ31のみの構成に代表される、エ
ミッタピーキングの施された一般のエミッタ接地回路に
立下りパルスを入力した場合にも、トランジスタ3が同
様にして遮断する形で発生する。
本発明の第1の目的は、上記エミッタピーキングの大
出力広帯域化に対する制約を緩和することである。
出力広帯域化に対する制約を緩和することである。
次に、第10図に示した従来クランプ回路の場合、クラ
ンプレベルの安定性に問題がある。同時において、非ク
ランプ期間の特にビデオ信号レベルの小さい時に、ダイ
オード72と77が導通状態でなくなる為、トランジスタ7
のベースラインのインピーダンスは高くなる。このトラ
ンジスタ7のベースラインに調整の為手やシャーシ等の
金属を近づけた場合、或はプリント基板にホコリが積っ
た場合等には、第10図の浮遊容量703や抵抗704により外
部雑音源706が接続された事と等価になり誘導や漏れ電
流の影響で、トランジスタ7が導通してしまう。その場
合、コンデンサ8の放電によりCRT9が光ってしまい、あ
たかもクランプレベルが変動したような状態となる。
ンプレベルの安定性に問題がある。同時において、非ク
ランプ期間の特にビデオ信号レベルの小さい時に、ダイ
オード72と77が導通状態でなくなる為、トランジスタ7
のベースラインのインピーダンスは高くなる。このトラ
ンジスタ7のベースラインに調整の為手やシャーシ等の
金属を近づけた場合、或はプリント基板にホコリが積っ
た場合等には、第10図の浮遊容量703や抵抗704により外
部雑音源706が接続された事と等価になり誘導や漏れ電
流の影響で、トランジスタ7が導通してしまう。その場
合、コンデンサ8の放電によりCRT9が光ってしまい、あ
たかもクランプレベルが変動したような状態となる。
また、トランジスタ7のベースラインのインピーダン
スを低減する目的を兼ねて保護抵抗81を第10図に示すよ
うに接続した場合、クランプ時に流れる電流701が増大
して、ビデオ信号やクランプ期間(ピーク・クランプ回
路なのでブランキング期間に相当)の変化の影響でクラ
ンプレベルが変動するようになる。
スを低減する目的を兼ねて保護抵抗81を第10図に示すよ
うに接続した場合、クランプ時に流れる電流701が増大
して、ビデオ信号やクランプ期間(ピーク・クランプ回
路なのでブランキング期間に相当)の変化の影響でクラ
ンプレベルが変動するようになる。
本発明の第2の目的は、クランプトランジスタのベー
スラインのインピーダンスが高いことによる、上記のク
ランプレベルの不安定性を除去することである。
スラインのインピーダンスが高いことによる、上記のク
ランプレベルの不安定性を除去することである。
次に、第4図に示すようなブランキング回路の場合、
トランジスタ5には高周波用のパワートランジスタが用
いられることが多く、そのエミッタ入力容量は極めて大
きい(例えば約0.22μF)。従って、ビデオ信号や輝度
調整レベルが小さくなり、非ブランキング時にトランジ
スタ5に流れる電流が低下した場合に、5が遮断状態か
ら能動状態への回復に要する期間が増大することがあ
る。(例えば数100nsec以上)。この回復時間はブラン
キングOFF時の遅延時間となり、高精細ディスプレイ等
の信号における、短い部ランキング期間(例えば4μse
c程度)の実現に支障をきたすことも多い。
トランジスタ5には高周波用のパワートランジスタが用
いられることが多く、そのエミッタ入力容量は極めて大
きい(例えば約0.22μF)。従って、ビデオ信号や輝度
調整レベルが小さくなり、非ブランキング時にトランジ
スタ5に流れる電流が低下した場合に、5が遮断状態か
ら能動状態への回復に要する期間が増大することがあ
る。(例えば数100nsec以上)。この回復時間はブラン
キングOFF時の遅延時間となり、高精細ディスプレイ等
の信号における、短い部ランキング期間(例えば4μse
c程度)の実現に支障をきたすことも多い。
本発明の第3の目的は、上記のブランキングOFF時の
遅延時間を削減することである。
遅延時間を削減することである。
上記第1の目的を達成するためには、位相反転した信
号電圧源を所望のインピーダンス回路を介して、ベース
(ゲート)接地回路の入力端子に接続し、このベース
(ゲート)接地回路の出力端子を増幅器の出力端子に接
続する。
号電圧源を所望のインピーダンス回路を介して、ベース
(ゲート)接地回路の入力端子に接続し、このベース
(ゲート)接地回路の出力端子を増幅器の出力端子に接
続する。
上記第2の目的を達成するためには、上記のクランプ
コンデンサとクランプトランジスタのエミッタをダイオ
ードを介して接続し、クランプトランジスタのベースを
クランプ用電圧源に接続する。
コンデンサとクランプトランジスタのエミッタをダイオ
ードを介して接続し、クランプトランジスタのベースを
クランプ用電圧源に接続する。
上記第3の目的を達成するためには、ブランキング時
に遮断されるトランジスタのエミッタにもうひとつの電
流経路を設ける。或は、ブランキング時に電流を制御さ
れるベース接地トランジスタのエミッタと、ブランキン
グパルスがベースに入力されるトランジスタのエミッタ
とを抵抗を介して接続することによっても、上記第3の
目的は達成される。
に遮断されるトランジスタのエミッタにもうひとつの電
流経路を設ける。或は、ブランキング時に電流を制御さ
れるベース接地トランジスタのエミッタと、ブランキン
グパルスがベースに入力されるトランジスタのエミッタ
とを抵抗を介して接続することによっても、上記第3の
目的は達成される。
上記第1の目的を達成するための手段において、位相
反転した信号電圧源に接続されたインピーダンスは、位
相反転信号電圧をピーキングを施した信号電流に変換す
る作用を有する。また、上記インピーダンスに接続され
た上記ベース(ゲート)接地回路は、位相反転信号電圧
から得られた信号電流を、非反転信号電圧から得られる
従来の信号電流に同位相で加算する作用を有する。従っ
て、従来のピーキングのみを用いた場合には歪がちな信
号電流を、位相反転信号電圧から得られる信号電流を併
用する事により線形化でき、上記の大出力広帯域化が可
能となる。
反転した信号電圧源に接続されたインピーダンスは、位
相反転信号電圧をピーキングを施した信号電流に変換す
る作用を有する。また、上記インピーダンスに接続され
た上記ベース(ゲート)接地回路は、位相反転信号電圧
から得られた信号電流を、非反転信号電圧から得られる
従来の信号電流に同位相で加算する作用を有する。従っ
て、従来のピーキングのみを用いた場合には歪がちな信
号電流を、位相反転信号電圧から得られる信号電流を併
用する事により線形化でき、上記の大出力広帯域化が可
能となる。
上記第2の目的を達成するための手段において、クラ
ンプコンデンサとクランプトランジスタのエミッタとの
間に接続されるダイオードは、信号のピーク時にのみ導
通するクランプスイッチの作用を有する。従って、クラ
ンプトランジスタのベースラインはクランプ用電圧源に
常時接続されて低インピーダンス化されるため、上記の
クランプレベルの不安定性は除去される。
ンプコンデンサとクランプトランジスタのエミッタとの
間に接続されるダイオードは、信号のピーク時にのみ導
通するクランプスイッチの作用を有する。従って、クラ
ンプトランジスタのベースラインはクランプ用電圧源に
常時接続されて低インピーダンス化されるため、上記の
クランプレベルの不安定性は除去される。
上記第3の目的を達成するための手段において、ブラ
ンキング時に遮断されるトランジスタのエミッタに設け
られるもうひとつの電流経路は、ブランキングOFF時に
このトランジスタに流れる電流の最低値を制限する作用
を有する。また、ブランキング時に電流を制限されるト
ランジスタのエミッタと、ブランキングパルスがベース
に入力されるトランジスタのエミッタとの間に接続され
る抵抗は、ブランキング時の電流制御されるトランジス
タの電流値を設定する作用を有する。従って、ブランキ
ング時に遮断されるか、或は電流制限を受けるトランジ
スタのブランキングOFF時の状態への回復時間の増大を
抑えることができ、上記のブランキングOFF時の遅延時
間を削減することができる。
ンキング時に遮断されるトランジスタのエミッタに設け
られるもうひとつの電流経路は、ブランキングOFF時に
このトランジスタに流れる電流の最低値を制限する作用
を有する。また、ブランキング時に電流を制限されるト
ランジスタのエミッタと、ブランキングパルスがベース
に入力されるトランジスタのエミッタとの間に接続され
る抵抗は、ブランキング時の電流制御されるトランジス
タの電流値を設定する作用を有する。従って、ブランキ
ング時に遮断されるか、或は電流制限を受けるトランジ
スタのブランキングOFF時の状態への回復時間の増大を
抑えることができ、上記のブランキングOFF時の遅延時
間を削減することができる。
以下、本発明の一実施例を第1図により説明する。第
1図において、信号源1の信号電圧は、差動出力の増幅
回路2とトランジスタ3と4から成る差動増幅回路、ト
ランジスタ5のベース接地回路により増幅され、クラン
プコンデンサ8を介してCRT9に加えられる。第1図の破
線枠30と一点破線枠40内は本発明のピーキング用インピ
ーダン回路の一例を示し、コイル54と55と抵抗56は従来
から用いられている直列のピーキング回路を構成してい
る。また、トランジスタ6はベースにブランキングパル
スが信号源61より入力され、トランジスタ5の電流を制
御しているが、抵抗63により新たに設けられた電流経路
により、トランジスタ5の最低電流は制限されている。
さらに、ダイオード71を介してコンデンサ8に接続され
たトランジスタ7のベースは、常にクランプ用可変電圧
源73に接続されているため、CRTのカソード端子91に現
れる信号には安定したクランプレベルが確保されてい
る。
1図において、信号源1の信号電圧は、差動出力の増幅
回路2とトランジスタ3と4から成る差動増幅回路、ト
ランジスタ5のベース接地回路により増幅され、クラン
プコンデンサ8を介してCRT9に加えられる。第1図の破
線枠30と一点破線枠40内は本発明のピーキング用インピ
ーダン回路の一例を示し、コイル54と55と抵抗56は従来
から用いられている直列のピーキング回路を構成してい
る。また、トランジスタ6はベースにブランキングパル
スが信号源61より入力され、トランジスタ5の電流を制
御しているが、抵抗63により新たに設けられた電流経路
により、トランジスタ5の最低電流は制限されている。
さらに、ダイオード71を介してコンデンサ8に接続され
たトランジスタ7のベースは、常にクランプ用可変電圧
源73に接続されているため、CRTのカソード端子91に現
れる信号には安定したクランプレベルが確保されてい
る。
ここでは、まず本発明によるピーキングの一実施例に
ついて説明する。第1図のトランジスタ3と4のエミッ
タ間を接続する抵抗34には、従来のようにキーピングコ
ンデンサを並列付加する必要はない。従って、ピーキン
グ用インピーダンス回路30と40により設定されるピーキ
ングの強さを、それぞれトランジスタ3と4のみの遮断
が生じないレベルまでの範囲内で増強できる。というの
は、インピーダンス30によりピーキングを施された信号
電流の大部分はトランジスタ3を流れて、トランジスタ
4にはほとんど流れず、同様にインピーダンス40もトラ
ンジスタ4のみに作用してトランジスタ3に与える影響
が小さいからである。そして、本発明においては、上記
インピーダンス30と40を流れる信号電流が増幅回路の出
力において加算されるため、周波数帯域とその上限にお
ける最大出力振幅の積を、従来回路の2倍程度のレベル
まで増強できる。その際、両信号電流に若干の歪みが生
じても交互のタイミングで補助的に加算される。そのた
め、出力信号の波形歪は信号の増減方向において対称波
形となり、偶数調波は抑圧される。また、第1図のイン
ピーダンス30と40は、抵抗とコンデンサ構成による双一
次形になっているが、それらがコイルを含む一般受動素
子構成であろうとも(従って、直流電流が流れても構わ
ない)、トランジスタ等の能動素子を含む構成であろう
とも、流入・流出電流の一致しない(但し、両者の電流
に依存性は必要)2端子以上の構成であろうとも、本発
明の効果は失われない。さらに、第1図においては、増
幅回路2の差動出力をトランジスタ3と4(同極性であ
れば“PNP形トランジスタも、或は他の能動素子も可)
から成る差動増幅回路により増幅しているが、抵抗34を
用いないで、独立の2増幅回路による増幅形式とするこ
ともできる。その場合には、トランジスタ3と4の極性
は異なっていても構わない。この事から、第1図の抵抗
34は、ピーキング用に強調された信号電流を貫通させる
ものでない限り、上記インピーダンスと30と40と同様に
(但し、流入・流出電流の依存性も不要)、一般的なイ
ンピーダンス回路であっても構わない。
ついて説明する。第1図のトランジスタ3と4のエミッ
タ間を接続する抵抗34には、従来のようにキーピングコ
ンデンサを並列付加する必要はない。従って、ピーキン
グ用インピーダンス回路30と40により設定されるピーキ
ングの強さを、それぞれトランジスタ3と4のみの遮断
が生じないレベルまでの範囲内で増強できる。というの
は、インピーダンス30によりピーキングを施された信号
電流の大部分はトランジスタ3を流れて、トランジスタ
4にはほとんど流れず、同様にインピーダンス40もトラ
ンジスタ4のみに作用してトランジスタ3に与える影響
が小さいからである。そして、本発明においては、上記
インピーダンス30と40を流れる信号電流が増幅回路の出
力において加算されるため、周波数帯域とその上限にお
ける最大出力振幅の積を、従来回路の2倍程度のレベル
まで増強できる。その際、両信号電流に若干の歪みが生
じても交互のタイミングで補助的に加算される。そのた
め、出力信号の波形歪は信号の増減方向において対称波
形となり、偶数調波は抑圧される。また、第1図のイン
ピーダンス30と40は、抵抗とコンデンサ構成による双一
次形になっているが、それらがコイルを含む一般受動素
子構成であろうとも(従って、直流電流が流れても構わ
ない)、トランジスタ等の能動素子を含む構成であろう
とも、流入・流出電流の一致しない(但し、両者の電流
に依存性は必要)2端子以上の構成であろうとも、本発
明の効果は失われない。さらに、第1図においては、増
幅回路2の差動出力をトランジスタ3と4(同極性であ
れば“PNP形トランジスタも、或は他の能動素子も可)
から成る差動増幅回路により増幅しているが、抵抗34を
用いないで、独立の2増幅回路による増幅形式とするこ
ともできる。その場合には、トランジスタ3と4の極性
は異なっていても構わない。この事から、第1図の抵抗
34は、ピーキング用に強調された信号電流を貫通させる
ものでない限り、上記インピーダンスと30と40と同様に
(但し、流入・流出電流の依存性も不要)、一般的なイ
ンピーダンス回路であっても構わない。
次に、本発明のピーキングによる第2の実施例を第5
図に示す。第5図においては、信号源1の信号電圧を、
差動出力の増幅回路を用いずに、トランジスタ3と反転
(増幅)回路20に直接入力することにより、回路規模を
縮小できる。第5図の反転(増幅)回路20には、PNP形
トランジスタ22によるエミッタ接地回路を用いている
が、NPN形トランジスタのエミッタ接地回路であっても
構わない。また、ピーキング方法として、エミッタ抵抗
24にコンデンサを並列接続したり、コレクタ抵抗23にコ
イルを直列挿入する従来の多くの方式が適用できる。な
お、ベース(入力)抵抗11や21は回路の安定化用のもの
で、以後は図示せずとも全能動素子で使用可能である。
図に示す。第5図においては、信号源1の信号電圧を、
差動出力の増幅回路を用いずに、トランジスタ3と反転
(増幅)回路20に直接入力することにより、回路規模を
縮小できる。第5図の反転(増幅)回路20には、PNP形
トランジスタ22によるエミッタ接地回路を用いている
が、NPN形トランジスタのエミッタ接地回路であっても
構わない。また、ピーキング方法として、エミッタ抵抗
24にコンデンサを並列接続したり、コレクタ抵抗23にコ
イルを直列挿入する従来の多くの方式が適用できる。な
お、ベース(入力)抵抗11や21は回路の安定化用のもの
で、以後は図示せずとも全能動素子で使用可能である。
次に、本発明のピーキングによる第3の実施例を第6
図に示す。第6図においては、増幅回路2の差動出力の
うち何れか一方の出力をピーキングのみに用いる場合
に、消費電力を削減した例を示す。第6図のバッファ回
路401は、カップリングコンデンサ403によりAC結合され
ており、信号ダイナミックレンジを確保した上でバイア
ス電圧源402の電圧を下げることにより、トランジスタ
4や抵抗43で消費される電力を削減できる。また、増幅
回路2が電力供給能力を充分に備えている場合には、バ
ッファ401そのものが不要になることは言及するまでも
ないが、その場合でも、上記のように2の差動出力のう
ち何れか一方の出力をピーキングのみに用いることによ
って、増幅回路2内部の消費電力を削減できる。さら
に、第6図においては、トランジスタ3のみを直流増幅
に用いているが、バッファ401を直流増幅に用いてトラ
ンジスタ3をピーキングのみに用いることによっても消
費電力を削減できる。
図に示す。第6図においては、増幅回路2の差動出力の
うち何れか一方の出力をピーキングのみに用いる場合
に、消費電力を削減した例を示す。第6図のバッファ回
路401は、カップリングコンデンサ403によりAC結合され
ており、信号ダイナミックレンジを確保した上でバイア
ス電圧源402の電圧を下げることにより、トランジスタ
4や抵抗43で消費される電力を削減できる。また、増幅
回路2が電力供給能力を充分に備えている場合には、バ
ッファ401そのものが不要になることは言及するまでも
ないが、その場合でも、上記のように2の差動出力のう
ち何れか一方の出力をピーキングのみに用いることによ
って、増幅回路2内部の消費電力を削減できる。さら
に、第6図においては、トランジスタ3のみを直流増幅
に用いているが、バッファ401を直流増幅に用いてトラ
ンジスタ3をピーキングのみに用いることによっても消
費電力を削減できる。
次に、本発明を3チャンネル分のビデオ出力回路に用
いた場合の実施例を第7図に示す。第7図は、同一構成
となる3チャンネル(R:赤,G:緑,B:青)分のビデオ出力
回路を、Rチャンネルのみを詳細図にして示している。
第7図においては、1チャンネルのビデオ出力回路2を
2組の差動増幅回路(例えば、Rチャンネルではトラン
ジスタ3と4,305と409の2組から成る回路)を用いて構
成することにより、以下に挙げるような効果を得てい
る。
いた場合の実施例を第7図に示す。第7図は、同一構成
となる3チャンネル(R:赤,G:緑,B:青)分のビデオ出力
回路を、Rチャンネルのみを詳細図にして示している。
第7図においては、1チャンネルのビデオ出力回路2を
2組の差動増幅回路(例えば、Rチャンネルではトラン
ジスタ3と4,305と409の2組から成る回路)を用いて構
成することにより、以下に挙げるような効果を得てい
る。
1.差動増幅回路を構成するトランジスタ(上記の3と4,
305と409)に低電力広帯域の素子が使用できるため、ビ
デオ出力回路の広帯域化及び低価格化が可能となる。
305と409)に低電力広帯域の素子が使用できるため、ビ
デオ出力回路の広帯域化及び低価格化が可能となる。
2.第7図では2組であるが、1チャンネルにつき複数組
の差動回路の出力を並列に使用することにより、ビデオ
出力回路を大出力化できる。
の差動回路の出力を並列に使用することにより、ビデオ
出力回路を大出力化できる。
3.1チャンネルに用いる複数組の差動回路のそれぞれの
ピーキング周波数(周波数特性)を適当に設定すること
により、ビデオ出力回路の総合周波数帯域をさらに拡大
できる。或いは、ビデオ出力回路で多重の周波数特性が
実現できる。
ピーキング周波数(周波数特性)を適当に設定すること
により、ビデオ出力回路の総合周波数帯域をさらに拡大
できる。或いは、ビデオ出力回路で多重の周波数特性が
実現できる。
また、第7図の差動増幅回路には、従来例における問
題点発生の要因となったピーキングコンデンサ406,412
等が図示されているが、これらのピーキングはスミアや
ストリーキング等(トランジスタの小形化による熱容量
減少で顕著に現れる場合がある)の低周波数特性の補正
用に極めて弱いレベルで施されており、問題とはならな
い。弱いレベルであれば、従来のピーキングが併用でき
ることは言うまでもない。
題点発生の要因となったピーキングコンデンサ406,412
等が図示されているが、これらのピーキングはスミアや
ストリーキング等(トランジスタの小形化による熱容量
減少で顕著に現れる場合がある)の低周波数特性の補正
用に極めて弱いレベルで施されており、問題とはならな
い。弱いレベルであれば、従来のピーキングが併用でき
ることは言うまでもない。
次に、本発明のピーキングをさらに強力化できる実施
例を第8図に示す。第8図においては、以下に挙げる要
因により、ピーキングを強化できる。
例を第8図に示す。第8図においては、以下に挙げる要
因により、ピーキングを強化できる。
1.ベース接地トランジスタ514にPNP形を用いてプッシュ
プル出力形式(トランジスタ3と514により構成)とな
るため、上記のトランジスタの遮断が回避でき、バイア
ス電流増加による電力条件が許す限り、ピーキング用信
号電流をさらに大きくできる。
プル出力形式(トランジスタ3と514により構成)とな
るため、上記のトランジスタの遮断が回避でき、バイア
ス電流増加による電力条件が許す限り、ピーキング用信
号電流をさらに大きくできる。
2.ベース接地トランジスタ514を反転信号電流用にのみ
用いているため、非反転信号電流(トランジスタ3を流
れる)による干渉がなくなり、最大限にピーキングを増
強できる。(ベース接地トランジスタ共用時は、非反転
信号電流の影響で、ベース接地トランジスタの入力抵抗
が実効的に高くなる。) 但し、第8図のトランジスタ3のコレクタと514のコ
レクタとの間には、NPN形トランジスタのベース接地回
路を挿入してカスケード接続とすることも可能であるこ
とは言及するまでもない。
用いているため、非反転信号電流(トランジスタ3を流
れる)による干渉がなくなり、最大限にピーキングを増
強できる。(ベース接地トランジスタ共用時は、非反転
信号電流の影響で、ベース接地トランジスタの入力抵抗
が実効的に高くなる。) 但し、第8図のトランジスタ3のコレクタと514のコ
レクタとの間には、NPN形トランジスタのベース接地回
路を挿入してカスケード接続とすることも可能であるこ
とは言及するまでもない。
続いて、上記のクランプレベルの不安定性を除去した
一実施例を第11図に示す。第11図においては、信号ピー
ク時にのみクランプ動作を行なうためのクランプスイッ
チの働きを、クランプトランジスタ7のエミッタとクラ
ンプコンデンサ8の間に接続されたダイオード707が行
なっている。そのため、クランプトランジスタ7のベー
スを常にクランプ用可変電圧源(コンデンサ78と可変抵
抗79により構成されている)に接続することが可能とな
る。従って、クランプトランジスタ7のベースラインを
低インピーダンス化することができるため、上記のクラ
ンプレベルの不安定性は除去される。
一実施例を第11図に示す。第11図においては、信号ピー
ク時にのみクランプ動作を行なうためのクランプスイッ
チの働きを、クランプトランジスタ7のエミッタとクラ
ンプコンデンサ8の間に接続されたダイオード707が行
なっている。そのため、クランプトランジスタ7のベー
スを常にクランプ用可変電圧源(コンデンサ78と可変抵
抗79により構成されている)に接続することが可能とな
る。従って、クランプトランジスタ7のベースラインを
低インピーダンス化することができるため、上記のクラ
ンプレベルの不安定性は除去される。
次に、信号ラインに寄生する容量を削減することによ
り、広帯域ビデオ回路に好適となったクランプ回路の一
実施例を第12図に示す。第11図に示した回路において
は、クランプコンデンサ8を介して設けられた信号ライ
ンに寄生容量として、トランジスタ7のベース・コレク
タ間容量とクランプスイッチ用ダイオード707の接合容
量及び端子間容量が作用する。信号ラインへの上記の寄
生容量は、ビデオ回路の周波数帯域の制約条件として直
接作用し、結果的に回路の消費電力を増大させる。第12
図においては、上記の寄生容量を削減するため、信号ラ
インとクランプ回路の間に分離用インピーダンス回路70
9と711を挿入する。これら分離用インピーダンス回路70
9,711に抵抗710,712を用いた場合、それらの抵抗値は、
直列接続となる上記のそれぞれの寄生容量の信号周波数
の高域におけるインピーダンスに対して充分に高くする
と共に、それぞれクランプトランジスタ7を飽和させな
い程度とクランプレベルに変動を来たさない程度に低く
する。また、分離用インピーダンス回路709と711は、上
記のインピーダンス条件を満足する範囲であれば、コイ
ル等の一般受動回路を含む構成を用いて、伝送回路の一
部としての多種の応用に用いることも可能である。さら
に、上記寄生容量の削減為、第1図のトランジスタ7の
コレクタをトランジスタ5または3のエミッタに接続す
る事も可能である。
り、広帯域ビデオ回路に好適となったクランプ回路の一
実施例を第12図に示す。第11図に示した回路において
は、クランプコンデンサ8を介して設けられた信号ライ
ンに寄生容量として、トランジスタ7のベース・コレク
タ間容量とクランプスイッチ用ダイオード707の接合容
量及び端子間容量が作用する。信号ラインへの上記の寄
生容量は、ビデオ回路の周波数帯域の制約条件として直
接作用し、結果的に回路の消費電力を増大させる。第12
図においては、上記の寄生容量を削減するため、信号ラ
インとクランプ回路の間に分離用インピーダンス回路70
9と711を挿入する。これら分離用インピーダンス回路70
9,711に抵抗710,712を用いた場合、それらの抵抗値は、
直列接続となる上記のそれぞれの寄生容量の信号周波数
の高域におけるインピーダンスに対して充分に高くする
と共に、それぞれクランプトランジスタ7を飽和させな
い程度とクランプレベルに変動を来たさない程度に低く
する。また、分離用インピーダンス回路709と711は、上
記のインピーダンス条件を満足する範囲であれば、コイ
ル等の一般受動回路を含む構成を用いて、伝送回路の一
部としての多種の応用に用いることも可能である。さら
に、上記寄生容量の削減為、第1図のトランジスタ7の
コレクタをトランジスタ5または3のエミッタに接続す
る事も可能である。
最後に、上記のブランキングOFF時の遅延時間を削減
したブランキング回路の一実施例を第13図に示す。第13
図において、ブランキングパルス信号源61から入力され
たブランキングパルスは、トランジスタ602と604、611
により増幅及び波形処理された後に、ブランキング用ト
ランジスタ6等を含む各チャンネル(R,G,B)のビデオ
出力回路68と615,613に入力される。第13図に示す回路
を用いて、上記のブランキングOFF時の遅延時間を削減
する具体的方法を以下に挙げる。なお、本発明において
端子62は、トランジスタ6が飽和しない電圧範囲に保た
れれば、電圧源に接続せず、出力端子等として使える。
したブランキング回路の一実施例を第13図に示す。第13
図において、ブランキングパルス信号源61から入力され
たブランキングパルスは、トランジスタ602と604、611
により増幅及び波形処理された後に、ブランキング用ト
ランジスタ6等を含む各チャンネル(R,G,B)のビデオ
出力回路68と615,613に入力される。第13図に示す回路
を用いて、上記のブランキングOFF時の遅延時間を削減
する具体的方法を以下に挙げる。なお、本発明において
端子62は、トランジスタ6が飽和しない電圧範囲に保た
れれば、電圧源に接続せず、出力端子等として使える。
1.抵抗63を用いる。(但し、抵抗616,617は0Ω)抵抗6
3は、ブランキング時に遮断されるトランジスタ5に、
ブランキングOFF時に流れ電流の最低値を制限する。こ
の条件を満足すれば、抵抗63は一般のインピーダンス回
路と置換できる。この電流の最低値を、トランジスタ5
のブランキングOFF時の状態への回復時間が増大しない
大きさまで確保することにより、上記のブランキングOF
F時の遅延時間を削減できる。
3は、ブランキング時に遮断されるトランジスタ5に、
ブランキングOFF時に流れ電流の最低値を制限する。こ
の条件を満足すれば、抵抗63は一般のインピーダンス回
路と置換できる。この電流の最低値を、トランジスタ5
のブランキングOFF時の状態への回復時間が増大しない
大きさまで確保することにより、上記のブランキングOF
F時の遅延時間を削減できる。
2.抵抗63のかわりに、低電流回路等の電流経路となる回
路を、トランジスタ5のエミッタに接続する。(但し、
抵抗616,617は0Ω)上記1.と同様の原理により、上記
のブランキングOFF時の遅延時間を削減できる。但し、
上記の制御電流の温度ドリフトを除去できる等の各種応
用が可能となる。
路を、トランジスタ5のエミッタに接続する。(但し、
抵抗616,617は0Ω)上記1.と同様の原理により、上記
のブランキングOFF時の遅延時間を削減できる。但し、
上記の制御電流の温度ドリフトを除去できる等の各種応
用が可能となる。
3.抵抗617を用いる。(但し、抵抗63は開放,616は0
Ω)ブランキグ時にブランキング用トランジスタ6のエ
ミッタ電位はある一定値に設定可能であり、トランジス
タ5のエミッタ電位もある一定値に固定されている。従
って、抵抗617の抵抗値を適当に設定することにより、
ブランク時にトランジスタ5に流れる電流を設定するこ
とができる。ブランキング時の上記電流設定が可能でれ
ば、抵抗617は一般のインピーダンス回路に置換でき
る。この電流値を、トランジスタ5のブランキングOFF
時の状態への回復時間が増加しない大きさまで確保する
ことにより、上記のブランキングOFF時の遅延時間を削
減できる。また、トランジスタ3のコレクタ損失を低減
して、3に小型広帯域素子を用いることができる。
Ω)ブランキグ時にブランキング用トランジスタ6のエ
ミッタ電位はある一定値に設定可能であり、トランジス
タ5のエミッタ電位もある一定値に固定されている。従
って、抵抗617の抵抗値を適当に設定することにより、
ブランク時にトランジスタ5に流れる電流を設定するこ
とができる。ブランキング時の上記電流設定が可能でれ
ば、抵抗617は一般のインピーダンス回路に置換でき
る。この電流値を、トランジスタ5のブランキングOFF
時の状態への回復時間が増加しない大きさまで確保する
ことにより、上記のブランキングOFF時の遅延時間を削
減できる。また、トランジスタ3のコレクタ損失を低減
して、3に小型広帯域素子を用いることができる。
4.抵抗616を用いる。(但し、抵抗63は開放617は0Ω)
上記3.と同様の原理により、上記ブランキングOFF時の
遅延時間を削減できる。但し、抵抗617を用いた場合に
トランジスタ3のコレクタに発生する信号電圧の影響に
よるミラー効果の除去して、回路を広帯域化できる。ま
た、上記4.と同様にして抵抗616を一般のインピーダン
ス回路に置換できる。
上記3.と同様の原理により、上記ブランキングOFF時の
遅延時間を削減できる。但し、抵抗617を用いた場合に
トランジスタ3のコレクタに発生する信号電圧の影響に
よるミラー効果の除去して、回路を広帯域化できる。ま
た、上記4.と同様にして抵抗616を一般のインピーダン
ス回路に置換できる。
5.上記1〜4のうちの複数の方法の組合せ。
ここで第13図に示すブランキングパルスの増幅及び波
形処理の過程を説明する。トランジスタ602と604から成
る差動回路は、入力ブランキングパルスが0.2Vpp以上の
振幅であれば増幅し、なおかつ上記トランジスタの飽和
を回避できるため、極めて高速なスイッチング回路とな
る。抵抗610は、増幅されたブランキングパルスの上限
電位を制御して、ブランキング時にトランジスタ5のベ
ース・エミッタ間接合に加わる逆方向電圧を耐圧以内に
抑える作用を有する。トランジスタ611は、上記の電圧
増幅及び波形処理されたブランキングパルスを各チャン
ネルに分配する際のインピーダンス変換を行なう。その
際、ブランキングパルスの立上り直後にトランジスタ61
1のベースからは逆方向ベース電流が流出して、上記の
ブランキングパルスの上限電位を上昇させる場合があ
る。上記の方向ベース電流を吸収するため、コンデンサ
609は付加されている。
形処理の過程を説明する。トランジスタ602と604から成
る差動回路は、入力ブランキングパルスが0.2Vpp以上の
振幅であれば増幅し、なおかつ上記トランジスタの飽和
を回避できるため、極めて高速なスイッチング回路とな
る。抵抗610は、増幅されたブランキングパルスの上限
電位を制御して、ブランキング時にトランジスタ5のベ
ース・エミッタ間接合に加わる逆方向電圧を耐圧以内に
抑える作用を有する。トランジスタ611は、上記の電圧
増幅及び波形処理されたブランキングパルスを各チャン
ネルに分配する際のインピーダンス変換を行なう。その
際、ブランキングパルスの立上り直後にトランジスタ61
1のベースからは逆方向ベース電流が流出して、上記の
ブランキングパルスの上限電位を上昇させる場合があ
る。上記の方向ベース電流を吸収するため、コンデンサ
609は付加されている。
以上に述べたクランプ回路を除く全実施例は、いずれ
も、電源と能動素子の極性は反転できることは言うまで
もない。クランプ回路の実施例についても、CRTのカソ
ードやグリッドに接続される以外の場合であれば、上記
の極性反転が可能である。また、本発明の実施例におけ
るトランジスタは、FET化合物半導体、電子管等の一般
式能動素子と置換えられることは言うまでもない。
も、電源と能動素子の極性は反転できることは言うまで
もない。クランプ回路の実施例についても、CRTのカソ
ードやグリッドに接続される以外の場合であれば、上記
の極性反転が可能である。また、本発明の実施例におけ
るトランジスタは、FET化合物半導体、電子管等の一般
式能動素子と置換えられることは言うまでもない。
以上説明したように本発明を用いることにより、以下
に挙げるような効果が得られる。
に挙げるような効果が得られる。
1.ピーキング回路の振幅及び周波数帯域に関する限界条
件を、従来回路の約2倍に或はそれ以上に拡大すること
ができ、増幅回路の大出力広帯域化が可能となる。
件を、従来回路の約2倍に或はそれ以上に拡大すること
ができ、増幅回路の大出力広帯域化が可能となる。
2.クランプレベルが静電気誘導や漏れ電流によっても変
動しない安定ピーク・クランプ回路が得られる。
動しない安定ピーク・クランプ回路が得られる。
3.高速な、特にブランキングOFF時の遅延時間の極めて
短い(例えば約35nsec)ブランキング回路が得られるの
で、超高精細ディスプレイ等のブランキング時間の短い
(例えば約40μsec)信号を扱うシステムを実現でき
る。
短い(例えば約35nsec)ブランキング回路が得られるの
で、超高精細ディスプレイ等のブランキング時間の短い
(例えば約40μsec)信号を扱うシステムを実現でき
る。
第1図は本発明の一実施例の回路図、第2図から第4図
は従来例を示す回路図とその説明図、第5図から第8図
は本発明の他の実施例を示す回路図、第9図と第10図は
従来例を示す回路図、第11図及び第12図は本発明の実施
例を示す回路図、第13図は本発明の実施例を示す回路図
である。 1……入力信号源 2……差動出力を有する増幅回路 5,514……ベース接地トランジスタ 9……CRT 30,40,709,711……インピータンス回路
は従来例を示す回路図とその説明図、第5図から第8図
は本発明の他の実施例を示す回路図、第9図と第10図は
従来例を示す回路図、第11図及び第12図は本発明の実施
例を示す回路図、第13図は本発明の実施例を示す回路図
である。 1……入力信号源 2……差動出力を有する増幅回路 5,514……ベース接地トランジスタ 9……CRT 30,40,709,711……インピータンス回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木藤 浩二 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (58)調査した分野(Int.Cl.6,DB名) H03F 1/00 - 3/72
Claims (2)
- 【請求項1】ピーキングされた出力を得る出力回路にお
いて、 第1の信号を発生する第1の信号源(1)と、該第1の
信号を増幅するトランジスタ(3)と、該トランジスタ
のエミッタ側に接続され抵抗とコンデンサを有して成り
インピーダンス値が周波数増大につれて減少する周波数
特性を有する第1のインピーダンス回路(30)と、を有
して成る第1のピーキング回路と、 上記第1の信号に基づき該第1の信号と増減状態が反転
した第2の信号を形成する第2の信号源(20)と、抵抗
とコンデンサを有して成りインピーダンス値が周波数増
大につれて減少する周波数特性を有し上記第2の信号を
該周波数特性に対応した電流信号に変えて出力する第2
のインピーダンス回路(40)と、を有して成る第2のピ
ーキング回路と、 を備え、 上記第1、第2のピーキング回路の出力を合わせ1つの
ピーキング出力信号を出力部(5)で形成して出力する
ようにした構成を特徴とする出力回路。 - 【請求項2】信号源(1)と、該信号源からの信号を増
幅する差動増幅器(2)と、該差動増幅器の正相端子か
ら出力される第1の信号を増幅するトランジスタ(3)
と、該トランジスタのエミッタ側に接続され抵抗とコン
デンサを有して成りインピーダンス値が周波数増大につ
れて減少する周波数特性を有する第1のインピーダンス
回路(30)と、抵抗とコンデンサを有して成りインピー
ダンス値が周波数増大につれ減少する周波数特性を有し
上記差動増幅器の負相端子から出力される第2の信号を
該周波数特性に対応した電流信号に変える第2のインピ
ーダンス回路(40)と、該電流信号と上記トランジスタ
(3)の出力信号とを合わせ1つのピーキング出力信号
として出力する出力手段(5)とを備えた構成を特徴と
する出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1100029A JP2796348B2 (ja) | 1989-04-21 | 1989-04-21 | 出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1100029A JP2796348B2 (ja) | 1989-04-21 | 1989-04-21 | 出力回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10073712A Division JP2848390B2 (ja) | 1998-03-23 | 1998-03-23 | 出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02280407A JPH02280407A (ja) | 1990-11-16 |
JP2796348B2 true JP2796348B2 (ja) | 1998-09-10 |
Family
ID=14263110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1100029A Expired - Fee Related JP2796348B2 (ja) | 1989-04-21 | 1989-04-21 | 出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2796348B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6211737B1 (en) * | 1999-07-16 | 2001-04-03 | Philips Electronics North America Corporation | Variable gain amplifier with improved linearity |
JP5501043B2 (ja) * | 2010-03-16 | 2014-05-21 | 株式会社ミツトヨ | 容量変化型変位計 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5115953A (en) * | 1970-09-16 | 1976-02-07 | Tektronix Inc | Kotaiikizofukuki |
JPS5229141A (en) * | 1975-08-30 | 1977-03-04 | Toshiba Corp | Amplifier |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6457809A (en) * | 1987-08-28 | 1989-03-06 | Olympus Optical Co | Amplifier circuit |
-
1989
- 1989-04-21 JP JP1100029A patent/JP2796348B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5115953A (en) * | 1970-09-16 | 1976-02-07 | Tektronix Inc | Kotaiikizofukuki |
JPS5229141A (en) * | 1975-08-30 | 1977-03-04 | Toshiba Corp | Amplifier |
Also Published As
Publication number | Publication date |
---|---|
JPH02280407A (ja) | 1990-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4118731A (en) | Video amplifier with suppressed radio frequency radiation | |
US4096517A (en) | Video amplifier | |
JP3161721B2 (ja) | 増幅回路及びディスプレイ装置 | |
US4185301A (en) | Scanning velocity modulation system | |
US4511857A (en) | Output following intermediate cascode circuit | |
JP2796348B2 (ja) | 出力回路 | |
JP2848390B2 (ja) | 出力回路 | |
US6958650B1 (en) | Push-pull buffer/amplifier | |
JP3129704B2 (ja) | 広帯域増幅回路 | |
EP1046282B1 (en) | Display driver apparatus | |
JP3129531B2 (ja) | 広帯域増幅回路 | |
JPH0450700Y2 (ja) | ||
JP4221131B2 (ja) | 可変利得増幅回路 | |
US4829265A (en) | Operational amplifier | |
US20050127999A1 (en) | Low distortion and high slew rate output stage for voltage feedback amplifier | |
JPH07118618B2 (ja) | 負帰還増幅器 | |
JPH0121643B2 (ja) | ||
JPH0227807A (ja) | 電子回路 | |
US6424324B1 (en) | Display driver apparatus | |
US6175275B1 (en) | Preamplifier with an adjustable bandwidth | |
JPH05251970A (ja) | クランプ回路 | |
JP2558965B2 (ja) | 広帯域直流増幅器 | |
JPS63263904A (ja) | 広帯域直流増幅器 | |
JP3058900B2 (ja) | 走査速度変調回路 | |
JPS6019407Y2 (ja) | 走査速度変調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |