JP2746100B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2746100B2 JP2746100B2 JP6035472A JP3547294A JP2746100B2 JP 2746100 B2 JP2746100 B2 JP 2746100B2 JP 6035472 A JP6035472 A JP 6035472A JP 3547294 A JP3547294 A JP 3547294A JP 2746100 B2 JP2746100 B2 JP 2746100B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- channel
- heat treatment
- channel diffusion
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、Ｐチャネル拡散領域上とＮチャネル拡散
領域上で均一な膜厚を有するシリサイド形成を行なうた
めの工程を有する半導体装置の製造方法に関する。
に関し、特に、Ｐチャネル拡散領域上とＮチャネル拡散
領域上で均一な膜厚を有するシリサイド形成を行なうた
めの工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】ＣＭＯＳ型半導体装置が高集積化されて
くると、それにつれて接合深さも浅くなり、不純物拡散
層抵抗が増加し、高速性を有する半導体装置の製造の妨
げになっている。そこで、拡散層上や多結晶シリコンの
ゲート電極上に高融点金属シリサイド膜を自己整合的に
形成するサリサイド技術が用いられている。サリサイド
技術における高融点金属シリサイド膜を形成する方法と
しては、図４（ａ）に示すように、通常のＣＭＯＳ半導
体装置製造プロセスに従って、ゲート酸化膜（４）とポ
リシリコン（５）からなるゲート電極とＬＤＤ構造を形
成する。次に、図４（ｂ）に示すように、Ｐチャネル領
域をマスクで覆った後、Ｎチャネル領域（８）にポリシ
リコン（５）をマスクとしてＮ型不純物、例えばヒ素を
注入する。
くると、それにつれて接合深さも浅くなり、不純物拡散
層抵抗が増加し、高速性を有する半導体装置の製造の妨
げになっている。そこで、拡散層上や多結晶シリコンの
ゲート電極上に高融点金属シリサイド膜を自己整合的に
形成するサリサイド技術が用いられている。サリサイド
技術における高融点金属シリサイド膜を形成する方法と
しては、図４（ａ）に示すように、通常のＣＭＯＳ半導
体装置製造プロセスに従って、ゲート酸化膜（４）とポ
リシリコン（５）からなるゲート電極とＬＤＤ構造を形
成する。次に、図４（ｂ）に示すように、Ｐチャネル領
域をマスクで覆った後、Ｎチャネル領域（８）にポリシ
リコン（５）をマスクとしてＮ型不純物、例えばヒ素を
注入する。
【０００３】次に、図４（ｃ）に示すように、Ｎチャネ
ル領域をマスクで覆った後、Ｐチャネル領域（９）にポ
リシリコン（５）をマスクとしてＰ型不純物、例えばフ
ッ化ボロンを注入する。その後、図５（ｄ）に示すよう
に、全面に高融点金属としてのチタン膜（１０）をスパ
ッタリング法にて形成した後、窒素雰囲気中で第１熱処
理を施しＮチャネル拡散領域（８）上、Ｐチャネル拡散
領域（９）上で同時にシリサイド反応を起こす。その
後、余剰Ｔｉエッチ後第２熱処理を施し、Ｎチャネル拡
散領域（８）上、Ｐチャネル拡散領域（９）上、ポリシ
リコン（５）上にチタンシリサイド膜（１１）を形成す
る（図５（ｅ））。この方法を基本として、より良いＣ
ＭＯＳ半導体装置の製造のために、種々のシリサイド形
成方法が提案されている。
ル領域をマスクで覆った後、Ｐチャネル領域（９）にポ
リシリコン（５）をマスクとしてＰ型不純物、例えばフ
ッ化ボロンを注入する。その後、図５（ｄ）に示すよう
に、全面に高融点金属としてのチタン膜（１０）をスパ
ッタリング法にて形成した後、窒素雰囲気中で第１熱処
理を施しＮチャネル拡散領域（８）上、Ｐチャネル拡散
領域（９）上で同時にシリサイド反応を起こす。その
後、余剰Ｔｉエッチ後第２熱処理を施し、Ｎチャネル拡
散領域（８）上、Ｐチャネル拡散領域（９）上、ポリシ
リコン（５）上にチタンシリサイド膜（１１）を形成す
る（図５（ｅ））。この方法を基本として、より良いＣ
ＭＯＳ半導体装置の製造のために、種々のシリサイド形
成方法が提案されている。
【０００４】特開平３−２１０１５では、リーク電流の
発生といった接合特性劣化の防止、最適な接合深さの形
成、横方向へのシリサイド形成防止のために、スパッタ
リングされた高融点金属膜とシリコン基板界面にアルゴ
ン又はシリコンイオンをイオン注入して界面を混合する
方法を提供している。即ち、図６（ａ）が示すように通
常のＣＭＯＳ半導体装置製造プロセスに従って、Ｐチャ
ネル領域とＮチャネル領域を有するＬＤＤ構造を持った
ＭＯＳ構造を形成する。Ｐチャネル拡散領域（９）、Ｎ
チャネル拡散領域（８）を形成する際には、各々異なっ
た条件の熱処理を施す。次に、図６（ｂ）に示すように
全面に高融点金属膜としてのチタン膜（１０）をスパッ
タリング法にて形成した後、全面にアルゴンを飛程がチ
タン膜（１０）とシリコン基板（１）の界面となるよう
にチタン膜（１０）を通してイオン注入を行なう。
発生といった接合特性劣化の防止、最適な接合深さの形
成、横方向へのシリサイド形成防止のために、スパッタ
リングされた高融点金属膜とシリコン基板界面にアルゴ
ン又はシリコンイオンをイオン注入して界面を混合する
方法を提供している。即ち、図６（ａ）が示すように通
常のＣＭＯＳ半導体装置製造プロセスに従って、Ｐチャ
ネル領域とＮチャネル領域を有するＬＤＤ構造を持った
ＭＯＳ構造を形成する。Ｐチャネル拡散領域（９）、Ｎ
チャネル拡散領域（８）を形成する際には、各々異なっ
た条件の熱処理を施す。次に、図６（ｂ）に示すように
全面に高融点金属膜としてのチタン膜（１０）をスパッ
タリング法にて形成した後、全面にアルゴンを飛程がチ
タン膜（１０）とシリコン基板（１）の界面となるよう
にチタン膜（１０）を通してイオン注入を行なう。
【０００５】その後、図６（ｃ）に示すようにチタンシ
リサイド膜を形成するために、ランプアニール法にて６
００〜６５０℃で第１熱処理を施し、未反応チタン膜除
去後７００〜８００℃で第２熱処理を行ない、Ｐチャネ
ル拡散領域（９）、Ｎチャネル拡散領域（８）ならびに
ポリシリコン（５）上にチタンシリサイド膜（１１）を
形成する。その後、従来のプロセスに従って、層間絶縁
膜を形成し、コンタクトホールを開孔し、メタル配線、
保護膜を形成する。
リサイド膜を形成するために、ランプアニール法にて６
００〜６５０℃で第１熱処理を施し、未反応チタン膜除
去後７００〜８００℃で第２熱処理を行ない、Ｐチャネ
ル拡散領域（９）、Ｎチャネル拡散領域（８）ならびに
ポリシリコン（５）上にチタンシリサイド膜（１１）を
形成する。その後、従来のプロセスに従って、層間絶縁
膜を形成し、コンタクトホールを開孔し、メタル配線、
保護膜を形成する。
【０００６】
【発明が解決しようとする課題】従来の方法では、同一
条件で熱処理を行なった場合、Ｐチャネル拡散層とＮチ
ャネル拡散層上で形成されるチタンシリサイド膜厚が異
なるといった欠点がある。すなわち、Ｎチャネル拡散層
では通常高濃度のヒ素がドープされており、その結果シ
リサイド反応が抑制され薄膜のチタンシリサイド膜が形
成される。一方、Ｐチャネル拡散層にドープされている
ボロンのシリサイド反応に及ぼす影響は小さく、厚膜の
チタンシリサイドが形成される。このように両チャネル
拡散層上で異なった膜厚のチタンシリサイドが形成され
ることは、ＣＭＯＳ半導体装置の性能に種々の悪影響を
及ぼす。
条件で熱処理を行なった場合、Ｐチャネル拡散層とＮチ
ャネル拡散層上で形成されるチタンシリサイド膜厚が異
なるといった欠点がある。すなわち、Ｎチャネル拡散層
では通常高濃度のヒ素がドープされており、その結果シ
リサイド反応が抑制され薄膜のチタンシリサイド膜が形
成される。一方、Ｐチャネル拡散層にドープされている
ボロンのシリサイド反応に及ぼす影響は小さく、厚膜の
チタンシリサイドが形成される。このように両チャネル
拡散層上で異なった膜厚のチタンシリサイドが形成され
ることは、ＣＭＯＳ半導体装置の性能に種々の悪影響を
及ぼす。
【０００７】例えば、薄膜のチタンシリサイドが形成さ
れているＮチャネル拡散層上では、層間絶縁膜リフロー
プロセスにおいて、チタンシリサイド自身の凝集が発生
し、拡散層抵抗の上昇を引き起こす。厚膜のチタンシリ
サイド形成されているＰチャネル拡散層では、接触抵抗
の増大によるオン電流の低下が生じる。一方、特開平３
−２１０１５では、Ｐチャネル拡散領域形成とＮチャネ
ル拡散領域形成で別の条件で熱処理を施しており、不純
物分布の制御を困難にしていると同時にプロセス工程の
増大を引き起こしている。また、形成されたチタンシリ
サイド膜厚が均一に形成されているかどうかは言及され
ていない。そこで本発明では、同一条件で熱処理を行な
った場合、両チャネル拡散層上で均一な膜厚を有するチ
タンシリサイド膜を形成し、上記問題を解決する方法を
提供することにある。
れているＮチャネル拡散層上では、層間絶縁膜リフロー
プロセスにおいて、チタンシリサイド自身の凝集が発生
し、拡散層抵抗の上昇を引き起こす。厚膜のチタンシリ
サイド形成されているＰチャネル拡散層では、接触抵抗
の増大によるオン電流の低下が生じる。一方、特開平３
−２１０１５では、Ｐチャネル拡散領域形成とＮチャネ
ル拡散領域形成で別の条件で熱処理を施しており、不純
物分布の制御を困難にしていると同時にプロセス工程の
増大を引き起こしている。また、形成されたチタンシリ
サイド膜厚が均一に形成されているかどうかは言及され
ていない。そこで本発明では、同一条件で熱処理を行な
った場合、両チャネル拡散層上で均一な膜厚を有するチ
タンシリサイド膜を形成し、上記問題を解決する方法を
提供することにある。
【０００８】
【課題を解決するための手段】本発明は、シリコン基板
上の拡散領域に不純物を導入する工程とＮチャネル拡散
領域のみにシリコンイオンを注入する工程と窒素雰囲気
中又は酸化性雰囲気で熱処理を施す工程と高融点金属膜
を全面に形成する工程と高融点金属シリサイドを形成す
るための熱処理工程を含むことを特徴とする半導体装置
の製造方法である。また、シリコン基板上の拡散領域に
不純物を導入した後に酸化性雰囲気で熱処理を施す工程
と高融点金属膜を全面に形成する工程と高融点金属シリ
サイドを形成するための熱処理工程を含むことを特徴と
する半導体装置の製造方法である。さらに、Ｎチャネル
領域にＮ型不純物としてヒ素を注入してＮチャネル拡散
領域を形成することを特徴とする半導体装置の製造方法
である。
上の拡散領域に不純物を導入する工程とＮチャネル拡散
領域のみにシリコンイオンを注入する工程と窒素雰囲気
中又は酸化性雰囲気で熱処理を施す工程と高融点金属膜
を全面に形成する工程と高融点金属シリサイドを形成す
るための熱処理工程を含むことを特徴とする半導体装置
の製造方法である。また、シリコン基板上の拡散領域に
不純物を導入した後に酸化性雰囲気で熱処理を施す工程
と高融点金属膜を全面に形成する工程と高融点金属シリ
サイドを形成するための熱処理工程を含むことを特徴と
する半導体装置の製造方法である。さらに、Ｎチャネル
領域にＮ型不純物としてヒ素を注入してＮチャネル拡散
領域を形成することを特徴とする半導体装置の製造方法
である。
【０００９】
【作用】本発明においては、拡散領域にシリコンイオン
を注入し、酸化性雰囲気または窒素雰囲気中で熱処理す
ることにより、過剰なシリコン原子がＮチャネル拡散領
域に注入されているため、熱処理時に原子空孔を埋める
ことによって、複合欠陥の形成を抑制することができ
る。そのため、Ｎチャネル拡散領域上のチタンシリサイ
ド反応抑制が緩和され、通常の方法よりも膜厚のチタン
シリサイドを形成することができるものである。また、
シリコンイオンの注入は、Ｎチャネル領域において、熱
処理時に原子空孔を埋めることによって、複合欠陥の形
成を抑制することができるもので、同一条件で熱処理を
行った場合、両チャネル拡散層上で均一な膜厚を有する
チタンシリサイド膜を形成できるものである。なお、Ｐ
チャネル領域においてはＰチャネル拡散層にドープされ
ているボロンのシリサイド反応に及ぼす影響は小さく、
厚膜のチタンシリサイドが形成されるもので、シリコン
イオンが注入されても影響はないものである。さらに、
本発明においては、酸化性雰囲気で熱処理することによ
り、２Ｓｉ＋Ｏ2＝ＳｉＯ2＋ＳｉIの反応により格子間
シリコンが供給される。そのため格子間シリコンが原子
空孔を埋めることによって、複合欠陥の形成を抑制する
ことができる。この場合シリコンは、拡散領域にシリコ
ンイオンを注入して良いし、また基板を構成しているシ
リコンからのものでも良い。これによって、両チャネル
拡散層上で均一な膜厚を有するチタンシリサイド膜を形
成できるものである。
を注入し、酸化性雰囲気または窒素雰囲気中で熱処理す
ることにより、過剰なシリコン原子がＮチャネル拡散領
域に注入されているため、熱処理時に原子空孔を埋める
ことによって、複合欠陥の形成を抑制することができ
る。そのため、Ｎチャネル拡散領域上のチタンシリサイ
ド反応抑制が緩和され、通常の方法よりも膜厚のチタン
シリサイドを形成することができるものである。また、
シリコンイオンの注入は、Ｎチャネル領域において、熱
処理時に原子空孔を埋めることによって、複合欠陥の形
成を抑制することができるもので、同一条件で熱処理を
行った場合、両チャネル拡散層上で均一な膜厚を有する
チタンシリサイド膜を形成できるものである。なお、Ｐ
チャネル領域においてはＰチャネル拡散層にドープされ
ているボロンのシリサイド反応に及ぼす影響は小さく、
厚膜のチタンシリサイドが形成されるもので、シリコン
イオンが注入されても影響はないものである。さらに、
本発明においては、酸化性雰囲気で熱処理することによ
り、２Ｓｉ＋Ｏ2＝ＳｉＯ2＋ＳｉIの反応により格子間
シリコンが供給される。そのため格子間シリコンが原子
空孔を埋めることによって、複合欠陥の形成を抑制する
ことができる。この場合シリコンは、拡散領域にシリコ
ンイオンを注入して良いし、また基板を構成しているシ
リコンからのものでも良い。これによって、両チャネル
拡散層上で均一な膜厚を有するチタンシリサイド膜を形
成できるものである。
【００１０】
【実施例】第１ 次に本発明の実施例について図面を参
照にして詳細に説明する。 〔実施例１〕本発明の第１の実施例について図１及び図
２で説明する。図１（ａ）は従来の方法によってシリコ
ン基板上にゲート電極までが形成された状態を表してい
る。Ｐ型シリコン基板（１）に、Ｎ型ウェル（２）が形
成され、素子分離のためにフィールド酸化膜（３）が形
成されている。その後、ゲート酸化膜（４）が形成さ
れ、その上にポリシリコン（５）が形成されてゲート電
極とするためにゲート酸化膜（４）とポリシリコン
（５）がパターン化されている。
照にして詳細に説明する。 〔実施例１〕本発明の第１の実施例について図１及び図
２で説明する。図１（ａ）は従来の方法によってシリコ
ン基板上にゲート電極までが形成された状態を表してい
る。Ｐ型シリコン基板（１）に、Ｎ型ウェル（２）が形
成され、素子分離のためにフィールド酸化膜（３）が形
成されている。その後、ゲート酸化膜（４）が形成さ
れ、その上にポリシリコン（５）が形成されてゲート電
極とするためにゲート酸化膜（４）とポリシリコン
（５）がパターン化されている。
【００１１】次に図１（ｂ）に示すように、Ｎチャネル
ＭＯＳトランジスタをＬＤＤ構造とするために、Ｎチャ
ネル領域にポリシリコン（５）をマスクとしてＮ型不純
物、例えばリンを低濃度注入し、低濃度拡散領域（６）
を形成する。その後、ゲート電極側面に酸化膜（７）を
形成し、Ｎチャネル領域にＮ型不純物であるヒ素を高濃
度に注入してＮチャネル拡散領域（８）を形成する。そ
の後、Ｎチャネル拡散領域（８）を過剰なシリコン原子
状態にするために、シリコンイオンを注入する。同様
に、Ｎ型ウェル（２）上にＰチャネルＭＯＳトランジス
タを形成する。すなわち、ポリシリコン（５）をマスク
にしてＰチャネル領域にＰ型不純物であるフッ化ボロン
を高濃度に注入してＰチャネル拡散領域（９）を形成す
る。
ＭＯＳトランジスタをＬＤＤ構造とするために、Ｎチャ
ネル領域にポリシリコン（５）をマスクとしてＮ型不純
物、例えばリンを低濃度注入し、低濃度拡散領域（６）
を形成する。その後、ゲート電極側面に酸化膜（７）を
形成し、Ｎチャネル領域にＮ型不純物であるヒ素を高濃
度に注入してＮチャネル拡散領域（８）を形成する。そ
の後、Ｎチャネル拡散領域（８）を過剰なシリコン原子
状態にするために、シリコンイオンを注入する。同様
に、Ｎ型ウェル（２）上にＰチャネルＭＯＳトランジス
タを形成する。すなわち、ポリシリコン（５）をマスク
にしてＰチャネル領域にＰ型不純物であるフッ化ボロン
を高濃度に注入してＰチャネル拡散領域（９）を形成す
る。
【００１２】その後、両チャネル拡散領域の不純物を活
性化するために９００℃３０分程度の熱処理を窒素雰囲
気中で行なう。この際、通常ではＮチャネル拡散領域で
は、高濃度のヒ素が偏析してヒ素クラスターと原子空孔
からなる複合欠陥が形成されやすい。しかし本発明で
は、過剰なシリコン原子がＮチャネル拡散領域（８）に
注入されているため、熱処理時に原子空孔を埋めること
によって複合欠陥の形成を抑制することができる。次
に、図２（ｃ）に示すように、全面に高融点金属膜とし
てチタン膜（１０）をスパッタリング方法によって５０
０Å程度形成する。その後、拡散領域（８），（９）上
とポリシリコン（５）上にチタンシリサイド膜を形成す
るために、窒素雰囲気中でランプアニール法により６５
０℃付近で３０秒程度の第１熱処理を施す。この際、通
常の方法ではＮチャネル拡散領域（８）には、ヒ素クラ
スターと原子空孔からなる複合欠陥が存在するためにチ
タンシリサイド反応が抑制される。その結果Ｎチャネル
拡散領域（８）上では、Ｐチャネル拡散領域（９）上と
比べて薄いチタンシリサイド膜が形成されてしまう。
性化するために９００℃３０分程度の熱処理を窒素雰囲
気中で行なう。この際、通常ではＮチャネル拡散領域で
は、高濃度のヒ素が偏析してヒ素クラスターと原子空孔
からなる複合欠陥が形成されやすい。しかし本発明で
は、過剰なシリコン原子がＮチャネル拡散領域（８）に
注入されているため、熱処理時に原子空孔を埋めること
によって複合欠陥の形成を抑制することができる。次
に、図２（ｃ）に示すように、全面に高融点金属膜とし
てチタン膜（１０）をスパッタリング方法によって５０
０Å程度形成する。その後、拡散領域（８），（９）上
とポリシリコン（５）上にチタンシリサイド膜を形成す
るために、窒素雰囲気中でランプアニール法により６５
０℃付近で３０秒程度の第１熱処理を施す。この際、通
常の方法ではＮチャネル拡散領域（８）には、ヒ素クラ
スターと原子空孔からなる複合欠陥が存在するためにチ
タンシリサイド反応が抑制される。その結果Ｎチャネル
拡散領域（８）上では、Ｐチャネル拡散領域（９）上と
比べて薄いチタンシリサイド膜が形成されてしまう。
【００１３】しかし、本発明によってヒ素クラスターと
原子空孔からなる複合欠陥の形成を抑制しておくと、Ｎ
チャネル拡散領域（８）上のチタンシリサイド反応抑制
が緩和され、通常の方法よりも１．４倍の厚膜のチタン
シリサイドを形成することができた。次に、チタンシリ
サイド上に存在する未反応のチタンならびにチタンナイ
トライドを、アンモニア過酸化水素水を用いて除去す
る。次に、８５０℃付近で１０秒程度で第２熱処理を施
すことによって、図２（ｄ）に示すように、Ｃ５４構造
を持つ均一な膜厚のチタンシリサイド膜が両チャネル拡
散領域（８），（９）上ならびにポリシリコン（５）上
に選択的に形成された状態となる。その後は、通常のプ
ロセスにしたがって、層間絶縁膜を形成し、コンタクト
ホールを開孔し、メタル配線を形成し、保護膜を形成す
る。
原子空孔からなる複合欠陥の形成を抑制しておくと、Ｎ
チャネル拡散領域（８）上のチタンシリサイド反応抑制
が緩和され、通常の方法よりも１．４倍の厚膜のチタン
シリサイドを形成することができた。次に、チタンシリ
サイド上に存在する未反応のチタンならびにチタンナイ
トライドを、アンモニア過酸化水素水を用いて除去す
る。次に、８５０℃付近で１０秒程度で第２熱処理を施
すことによって、図２（ｄ）に示すように、Ｃ５４構造
を持つ均一な膜厚のチタンシリサイド膜が両チャネル拡
散領域（８），（９）上ならびにポリシリコン（５）上
に選択的に形成された状態となる。その後は、通常のプ
ロセスにしたがって、層間絶縁膜を形成し、コンタクト
ホールを開孔し、メタル配線を形成し、保護膜を形成す
る。
【００１４】〔実施例２〕本発明の第２の実施例につい
て図３を用いて説明する。図３（ａ）に示すように、Ｎ
型ウェル（２）を形成し、フィールド酸化膜（３）を形
成し、ゲート電極を形成し、Ｎチャネル拡散領域（８）
にヒ素を、Ｐチャネル拡散領域（９）にフッ化ボロンを
注入するまでは実施例１と同様である。その後、両チャ
ネル拡散領域の不純物を活性化するために９００℃、３
０分程度の熱処理を酸化性雰囲気中で行なう。この際、
実施例１で述べたように、通常の方法ではＮチャネル拡
散領域（８）では、ヒ素クラスターと原子空孔からなる
複合欠陥が形成されやすい。しかし本発明では、酸化性
雰囲気中で熱処理が施されているため２Ｓｉ＋Ｏ2＝Ｓ
ｉＯ2＋ＳｉIの反応により格子間シリコンが供給され
る。そのため格子間シリコンが原子空孔を埋めることに
よって、複合欠陥の形成を抑制することができる。
て図３を用いて説明する。図３（ａ）に示すように、Ｎ
型ウェル（２）を形成し、フィールド酸化膜（３）を形
成し、ゲート電極を形成し、Ｎチャネル拡散領域（８）
にヒ素を、Ｐチャネル拡散領域（９）にフッ化ボロンを
注入するまでは実施例１と同様である。その後、両チャ
ネル拡散領域の不純物を活性化するために９００℃、３
０分程度の熱処理を酸化性雰囲気中で行なう。この際、
実施例１で述べたように、通常の方法ではＮチャネル拡
散領域（８）では、ヒ素クラスターと原子空孔からなる
複合欠陥が形成されやすい。しかし本発明では、酸化性
雰囲気中で熱処理が施されているため２Ｓｉ＋Ｏ2＝Ｓ
ｉＯ2＋ＳｉIの反応により格子間シリコンが供給され
る。そのため格子間シリコンが原子空孔を埋めることに
よって、複合欠陥の形成を抑制することができる。
【００１５】次に図３（ｂ）に示すように、全面に高融
点金属膜としてチタン膜（１０）をスパッタリング方法
によって５００Å程度形成する。その後、拡散領域
（８）、（９）上とポリシリコン（５）上にチタンシリ
サイド膜を形成するために、窒素雰囲気中でランプアニ
ール法により６５０℃付近で３０秒程度の第１熱処理を
施す。この際、通常の方法ではＮチャネル拡散領域
（８）には、ヒ素クラスターと原子空孔からなる複合欠
陥が存在するためにチタンシリサイド反応が抑制され
る。その結果、Ｎチャネル拡散領域（８）上では、Ｐチ
ャネル拡散領域（９）上と比べて薄いチタンシリサイド
膜が形成されてしまう。
点金属膜としてチタン膜（１０）をスパッタリング方法
によって５００Å程度形成する。その後、拡散領域
（８）、（９）上とポリシリコン（５）上にチタンシリ
サイド膜を形成するために、窒素雰囲気中でランプアニ
ール法により６５０℃付近で３０秒程度の第１熱処理を
施す。この際、通常の方法ではＮチャネル拡散領域
（８）には、ヒ素クラスターと原子空孔からなる複合欠
陥が存在するためにチタンシリサイド反応が抑制され
る。その結果、Ｎチャネル拡散領域（８）上では、Ｐチ
ャネル拡散領域（９）上と比べて薄いチタンシリサイド
膜が形成されてしまう。
【００１６】しかし、本発明によってヒ素クラスターと
原子空孔からなる複合欠陥の形成を抑制しておくと、Ｎ
チャネル拡散領域（８）上のチタンシリサイド反応抑制
が緩和され、通常の方法よりも１．２倍の厚膜のチタン
シリサイドを形成することができた。ＣＭＯＳトランジ
スタを製造するための、未反応チタンならびにチタンナ
イトライドの除去工程以降は実施例１で示したのと同様
である。
原子空孔からなる複合欠陥の形成を抑制しておくと、Ｎ
チャネル拡散領域（８）上のチタンシリサイド反応抑制
が緩和され、通常の方法よりも１．２倍の厚膜のチタン
シリサイドを形成することができた。ＣＭＯＳトランジ
スタを製造するための、未反応チタンならびにチタンナ
イトライドの除去工程以降は実施例１で示したのと同様
である。
【００１７】
【発明の効果】以上説明したように本発明によれば、Ｎ
チャネル拡散領域でヒ素クラスターと原子空孔からなる
複合欠陥の形成を抑制することができ、Ｎチャネル拡散
領域でのチタンシリサイド反応抑制を緩和することに効
果を発揮する。その結果、同一条件でシリサイド反応熱
処理を行なった場合、両チャネル拡散領域上で均一な膜
厚を有するチタンシリサイド膜を形成することが可能と
なる。そして、Ｎチャネル拡散領域でチタンシリサイド
の凝集が抑止され、Ｐチャネル拡散領域で接触抵抗の上
昇によるオン電流の低下が抑止される。
チャネル拡散領域でヒ素クラスターと原子空孔からなる
複合欠陥の形成を抑制することができ、Ｎチャネル拡散
領域でのチタンシリサイド反応抑制を緩和することに効
果を発揮する。その結果、同一条件でシリサイド反応熱
処理を行なった場合、両チャネル拡散領域上で均一な膜
厚を有するチタンシリサイド膜を形成することが可能と
なる。そして、Ｎチャネル拡散領域でチタンシリサイド
の凝集が抑止され、Ｐチャネル拡散領域で接触抵抗の上
昇によるオン電流の低下が抑止される。
【図１】本発明の第１の実施例を説明するための半導体
製造装置の工程（ａ）、（ｂ）断面図。
製造装置の工程（ａ）、（ｂ）断面図。
【図２】本発明の第１の実施例を説明するための半導体
製造装置の図１に続く工程（ｃ）、（ｄ）断面図。
製造装置の図１に続く工程（ｃ）、（ｄ）断面図。
【図３】本発明の第２の実施例を説明するための半導体
製造装置の工程断面図。
製造装置の工程断面図。
【図４】従来の半導体製造装置の製造方法を説明するた
めの工程（ａ）〜（ｃ）断面図。
めの工程（ａ）〜（ｃ）断面図。
【図５】従来の半導体製造装置の製造方法を説明するた
めの図４に続く工程（ｄ）、（ｅ）断面図。
めの図４に続く工程（ｄ）、（ｅ）断面図。
【図６】従来の半導体製造装置の製造方法を説明するた
めの工程断面図
めの工程断面図
１ Ｐ型シリコン基板 ２ Ｎ型ウェル ３ フィールド酸化膜 ４ ゲート酸化膜 ５ ポリシリコン ６ 低濃度拡散領域 ７ 酸化膜 ８ Ｎチャネル拡散領域 ９ Ｐチャネル拡散領域 １０ チタン膜 １１ チタンシリサイド膜
Claims (3)
- 【請求項１】 シリコン基板上の拡散領域に不純物を導
入する工程とＮチャネル拡散領域のみにシリコンイオン
を注入する工程と窒素雰囲気中又は酸化性雰囲気で熱処
理を施す工程と高融点金属膜を全面に形成する工程と高
融点金属シリサイドを形成するための熱処理工程を含む
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 シリコン基板上の拡散領域に不純物を導
入した後に酸化性雰囲気で熱処理を施す工程と高融点金
属膜を全面に形成する工程と高融点金属シリサイドを形
成するための熱処理工程を含むことを特徴とする半導体
装置の製造方法。 - 【請求項３】 Ｎチャネル領域にＮ型不純物としてヒ素
を注入してＮチャネル拡散領域を形成することを特徴と
する請求項１または２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6035472A JP2746100B2 (ja) | 1994-02-08 | 1994-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6035472A JP2746100B2 (ja) | 1994-02-08 | 1994-02-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07221044A JPH07221044A (ja) | 1995-08-18 |
| JP2746100B2 true JP2746100B2 (ja) | 1998-04-28 |
Family
ID=12442726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6035472A Expired - Lifetime JP2746100B2 (ja) | 1994-02-08 | 1994-02-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2746100B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100341588B1 (ko) * | 1999-12-28 | 2002-06-22 | 박종섭 | 실리사이드층의 저항 및 누설전류 감소를 위한 반도체소자 제조 방법 |
| KR100368310B1 (ko) * | 2000-12-29 | 2003-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100401500B1 (ko) * | 2001-01-02 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5683935A (en) * | 1979-12-12 | 1981-07-08 | Sony Corp | Formation of metal layer |
| JPH05343424A (ja) * | 1992-06-11 | 1993-12-24 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP3234002B2 (ja) * | 1992-09-25 | 2001-12-04 | 株式会社東芝 | 半導体装置の製造方法 |
-
1994
- 1994-02-08 JP JP6035472A patent/JP2746100B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07221044A (ja) | 1995-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6436747B1 (en) | Method of fabricating semiconductor device | |
| JP2891092B2 (ja) | 半導体装置の製造方法 | |
| JP3523151B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH11297852A (ja) | 半導体装置およびその製造方法 | |
| KR0183490B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH1012744A (ja) | 半導体装置の製造方法 | |
| JP3014030B2 (ja) | 半導体装置の製造方法 | |
| US20030170958A1 (en) | Method of manufacturing semiconductor device | |
| JP2930042B2 (ja) | 半導体装置の製造方法 | |
| JP2790157B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2746100B2 (ja) | 半導体装置の製造方法 | |
| US6524904B1 (en) | Method of fabricating semiconductor device | |
| JPH0982812A (ja) | 半導体装置の製造方法 | |
| JP3371875B2 (ja) | 半導体装置の製造方法 | |
| JP2850813B2 (ja) | 半導体装置の製造方法 | |
| JPH08330441A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3371631B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0831949A (ja) | デュアルゲート構造ｃｍｏｓ半導体装置とその製造方法 | |
| JPH0878358A (ja) | 半導体装置の製造方法 | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05190566A (ja) | 半導体装置の製造方法 | |
| JP3640079B2 (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPH08130305A (ja) | 半導体装置の製造方法 | |
| JPH08148424A (ja) | 半導体装置の製造方法 | |
| JP3176796B2 (ja) | 半導体装置の製造方法 |