JP2630492B2

JP2630492B2 - 固体撮像装置

Info

Publication number: JP2630492B2
Application number: JP2237251A
Authority: JP
Inventors: 浩谷川; 秀樹武藤; 哲夫笘; 和廣川尻
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1990-09-10
Filing date: 1990-09-10
Publication date: 1997-07-16
Anticipated expiration: 2012-07-16
Also published as: JPH04119077A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電荷結合型固体撮像装置（CCD）に関し、
特に電子シャッター機能を有すると共に、垂直走査方向
の解像度を向上し、更に、該解像度の向上を実現するた
めの新規な走査読出しを行うためのシフトレジスタを備
えた電荷結合型固体撮像装置に関する。

〔従来の技術〕

従来、電荷結合型固体撮像装置として、アコーデオン
転送方式による走査読出しを適用したフレーム転送型の
固体撮像装置（FT−CCD）が知られている（PHILIPS TEC
HNICAL REVIEW VOL.43,No.1/2,1986,The accordion ima
ger,a new solid−state image sensor,A.J.P.Theuwiss
en and C.H.L.Weijtens）。

この固体撮像装置の概略を第16図〜第21図と共に説明
すると、まず、全体構成は、第16図に示すように、光電
変換機能と電荷転送機能とを有するｍ本の垂直転送路L₁
〜L_mから成る受光部Ａと、これらの垂直転送路L₁〜L_mに
連設され且つ表面に遮光膜が積層された電荷転送路から
成る蓄積部Ｂと、蓄積部Ｂの各電荷転送路の終端に接続
すると共に表面が遮光膜で覆われた水平電荷転送路Ｃを
具備している。

垂直電荷転送路L₁〜L_mの上面には、転送ゲート電極
が、各画素毎に１本ずつ対応するようにして、電荷転送
方向Ｙに沿って並設され、これらのゲート電極にアコー
デオン転送方式に準じた所定タイミングのゲート信号を
印加することにより、露光時には画素に相当するポテン
シャル井戸とポテンシャル障壁を垂直転送路L₁〜L_mに発
生させ、転送時にはポテンシャル井戸とポテンシャル障
壁を所定タイミングで変化させることにより、Ｙ方向に
電荷転送する。

図中の符号Ｄで示すシフトレジスタが、スタートパル
スIMを２相のクロック信号φ₁,φ_２に同期して転送動作
することにより、上記のゲート信号を発生させる。

又、蓄積部Ｂの電荷転送路も同様のゲート電極が設け
られ、シフトレジスタＥが２相のクロック信号φ₁,φ_２
に同期してスタートパルスSTを転送動作することにより
形成したゲート信号により、Ｙの方向に電荷転送する。

そして、受光部Ａで発生した画素信号を、垂直電荷転
送路L₁〜L_m及び蓄積部Ｂの電荷転送路が同期をとりなが
ら蓄積部Ｂまで転送して一旦保持した後、蓄積部Ｂの画
素信号を一行ずつ水平電荷転送路Ｃへ転送し、一行転送
される毎に水平電荷転送路Ｃが所定タイミングのゲート
信号に同期して水平電荷転送することにより、全画素信
号を時系列的に読み出す。

更に、この走査読出しのための各信号のタイミングを
第17図に示す。同図（ａ）に示すように、各スタートパ
ルスIMとSTを所定のタイミングでシフトレジスタＤとＥ
に供給し、２相のクロック信号φ₁,φ_２に同期してこれ
らを転送すると、同図（ｂ）に示すように、受光部Ａの
垂直電荷転送路L₁〜L_mの各ゲート電極にシフトレジスタ
Ｄの各ビット出力接点からのゲート信号A_I,B_I,C_I,D_I,…
…が順番に供給され、同様に、同図（ｃ）に示すよう
に、蓄積部Ｂの電荷転送路のゲート電極にシフトレジス
タＥの各ビット出力接点からのゲート信号A_S,B_S,C_S,D_S,
……が順番に供給される。尚、説明の都合上、夫々８本
のゲート電極に対応するゲート信号だけを示す。

これらのゲート信号A_I,B_I,C_I,D_I,……,A_S,B_S,C_S,D_S,
……の電圧変化によると、第18図に示すように、受光部
Ａと蓄積部Ｂの各ゲート電極（偶数番目のゲート電極を
Ev、奇数番目のゲート電極をOdで示す）下の転送路に、
水平電荷転送路Ｃ側の画素信号q_aから順番に転送するよ
うにポテンシャル井戸及びポテンシャル障壁が変化す
る。

したがって、ある垂直電荷転送路及びそれに接続する
蓄積部Ｂの電荷転送路の電荷転送を代表して示せば、第
19図のようになる。即ち、ある時点t₀で露光を行うもの
とすると、受光部Ａの垂直電荷転送路にはゲート電極の
配列に従ってポテンシャル井戸（図中の■印の部分）と
ポテンシャル障壁（図中の□印の部分）が交互に発生
し、ポテンシャル井戸を各画素として画素信号q_a,q_b,
q_c,q_d……が発生する。そして、これらの画素信号は、
最も蓄積部Ｂに近い側の画素信号q_aから順番に蓄積部Ｂ
へ転送されていく。この転送時のポテンシャル井戸とポ
テンシャル障壁の発生の様子が、楽器のアコーデオンの
蛇腹部を次第に拡げてから再び閉じていくときの様子に
類似していることからアコーデオン転送方式と呼ばれて
いる。

そして、蓄積部Ｂに全画素信号を一旦保持した後、同
様に蓄積部ＢがシフトレジスタＥからのゲート信号A_S,B
_S,C_S,D_S,……に同期してアコーデオン転送を行いつつ水
平電荷転送路Ｃを介して画素信号を時系列的に読み出
す。

この走査読出し方式の電荷結合型固体撮像装置は、転
送ゲート電極数が少なくて済むという効果があり、高密
度化に優れている。

〔発明が解決しようとする課題〕

しかしながら、このような従来のアコーデオン転送方
式の固体撮像装置にあっては、受光部中の垂直電荷転送
路に画素としての光電変換機能を合わせて持たせる所謂
フレーム転送（FT）方式の構造となっているので、スメ
アが多く、又、Ｐ型基板に垂直電荷転送路を構成してい
るので、縦型オーバーフロードレインや所謂基板抜き電
子シャッターの機能を発揮させることができず、このこ
とが、カメラ一体型ビデオテープレコーダ（VTR）や、
電子スチルカメラ、その他の撮像機器への適用を困難に
していた。

そこで、こう言った機能を有するＰウェル構造にした
場合、アコーデオン転送方式の電荷転送を実現するため
のゲート信号を形成するシフトレジスタとしては、第20
図に示すような回路構成のものを適用するのが一般的で
あったが、次に述べるような問題点があった。

即ち、まず回路構成を第20図に基づいて説明すると、
シフトレジスタの各ビットは点線内の各回路で示すよう
なセル構造から成り、このセル構造の回路を適宜の数だ
け従属接続することにより、シフトレジスタを実現して
いる。第１段目のセルの回路を代表して述べると、３個
のNMOSトランジスタu₁₁,u₁₂,u₁₃がソース・ドレイン路
を直列として第２のクロック信号φ_２の信号線とアース
接点間に接続すると共に、トランジスタu₁₁のゲート接
点とそのソース接点間にゲート酸化膜層の容量を用いた
コンデンサC₁₁が接続し、トランジスタu₁₂のゲート接点
とそのドレイン接点が短絡し、他のNMOSトランジスタu
₁₄のソース・ドレイン路がトランジスタu₁₁のソース接
点とアース接点間に接続すると共に、そのゲート接点が
第１のクロック信号φ_１の信号線に接続している。更
に、NMOSトランジスタu₁₅,u₁₆,u₁₇,u₁₈及びコンデンサC
₁₂から成る同様の回路を有し、第１番目の回路のトラン
ジスタu₁₃のドレイン接点が第２番目の回路のトランジ
スタu₁₅のゲート接点に接続している。

そして、トランジスタu₁₁のゲート接点が入力接点、
トランジスタu₁₇のドレイン接点が出力接点、トランジ
スタu₁₃とu₁₇のゲート接点がリセット接点であり、この
ようなセル構造を有する回路を、夫々の入力接点と出力
接点が従属に接続するようにして配線すると共に、スタ
ートパルス信号IM（又はST）を、第１のクロック信号φ
_１に同期してオン・オフ動作するNMOSトランジスタu₀₀
を介して第１段目のセルのトランジスタu₁₁のゲート接
点に供給するように配線している。

更に、相互に従属関係に接続されたセルの組み合わせ
において、例えばセルSE₁とSE₂に示すように、前のセル
SE₁の第１番目の回路のトランジスタu₁₃のゲート接点が
後のセルSE₂の第１番目の回路のトランジスタu₁₁のソー
ス接点に接続すると共に、前のセルSE₁の第２番目の回
路のトランジスタu₁₇のゲート接点が後のセルSE₂の第２
番目の回路のトランジスタu₁₅のソース接点に接続して
いる。

又、最終段のセルは、図示するような終端回路が設け
られている。

そして、各セル中の各トランジスタu₁₅のソース接点
に発生する信号を各ビット出力A_I,B_I,C_I,D_I……又はA_S,
B_S,C_S,D_S……として受光部Ａと蓄積部Ｂの転送ゲート電
極へ印加する。

これらのビット出力信号とクロック信号φ₁,φ_２及び
スタートパルス信号とのタイミングは第21図に示すよう
になる。

このような従来のシフトレジスタにあっては、第21図
の時点t₀,t₁,t₂のように、クロック信号φ_１又はφ_２の
２周期毎に各ビット出力A_I,B_I,C_I,D_I……又はA_S,B_S,C_S,
D_S……が出力するので、クロック信号φ_１又はφ_２の周
波数に対して1/2の転送速度しか得られない。このこと
は、電荷の垂直方向への転送周波数に対して２倍の周波
数のクロック信号φ₁,φ_２が必要となるので、高画素の
固体撮像装置を実現するためには、高周波数の発振回路
が必要となり、技術的な困難を招来する。

又、最初のスタートパルス信号が最終団のセルに到達
しなければシフトレジスタの全体がリセットされないの
で、何らかの外部制御によって適宜のタイミングでシフ
トレジスタをリセットする等の制御を行うことができな
い。このため、制御性が悪い等の問題があった、本発明は、このような従来の問題点に鑑みてなされた
ものであり、電子シャッター機能を有し且つ、高垂直解
像度化を実現するための新規な走査読み出しを行うため
のゲート信号を発生するシフトレジスタを備える固体撮
像装置を提供することを目的とする。

〔課題を解決するための手段〕

このような目的を達成するために本発明は、画素に相
当する複数の光電変換素子を行方向及び列方向にマトリ
クス状に配列形成すると共に、列方向に配列する各光電
変換素子群に隣接して垂直電荷転送路を形成し、画素に
発生した画素信号を垂直電荷転送路へ転送した後、シフ
トレジスタから出力される所定タイミングのゲート信号
を該垂直電荷転送路の転送ゲート電極に供給することに
より画素信号を各行毎に垂直転送すると共に、水平電荷
転送路によって各行毎の画素信号を走査読出しする電荷
結合型固体撮像装置を対象とする。

このような電荷結合型固体撮像装置において、前記シ
フトレジスタは、第１のタイミング信号と所定電圧線と
の間に各ソース・ドレイン路を介して相互に直列に接続
する第1,第2,第３のトランジスタと、第１のトランジス
タのゲート・ソース間に接続するブートストラップ用コ
ンデンサと、ゲート接点に第２のタイミング信号が印加
され且つそのドレイン接点が上記第２のトランジスタの
ゲート・ドレイン両接点に接続すると共にそのソース接
点が上記電圧線に接続する第４のトランジスタと、第２
のタイミング信号と所定電圧線との間に各ソース・ドレ
イン路を介して相互に直列に接続する第5,第6,第７のト
ランジスタと、第５のトランジスタのゲート・ソース間
に接続するブートストラップ用コンデンサと、ゲート接
点に第１のタイミング信号が印加され且つそのドレイン
接点が上記第６のトランジスタのゲート・ドレイン両接
点に接続すると共にそのソース接点が上記電圧線に接続
する第８のトランジスタを備え、上記第２と第３のトラ
ンジスタの接続接点と第５のトランジスタのゲート接点
が接続し、第１のトランジスタのゲート接点を入力接
点、第６と第７のトランジスタの接続接点を出力接点と
するセル構造の複数のビット回路を夫々入力接点と出力
接点が従属に接続するように配線し、最下位に位置する
ビット回路の入力接点に上記第２のタイミング信号に同
期してオン・オフとなるスイッチング素子を介してスタ
ートパルス信号を印加し、各ビット回路の第３と第７の
トランジスタのゲート接点にリセット信号が印加され、
各ビット回路の出力接点に生じるビット信号を前記夫々
の転送ゲート電極に供給する回路構成とした。

〔作用〕

このような回路構成のシフトレジスタを有する本発明
の固体撮像装置によれば、上記タイミング信号に同期し
て、最初のビット出力信号だけが“H"レベル、他の上位
ビット出力は全て“L"レベルとなり、次の周期では下位
２ビットのビット出力信号が“H"レベルで他の上位ビッ
ト出力は全て“L"レベルとなり、更に次の周期では下位
３ビットのビット出力信号が“H"レベルで他の上位ビッ
ト出力は全て“L"レベルとなるというように、ビット出
力信号の“H"出力レベルが下位ビットから順次に上位ビ
ットへ拡がるように変化する。

そして、上記タイミング信号の周波数に同期して各ビ
ット出力が変化し、更に、リセット信号によって適宜の
時点でリセットをかけることができる。

〔実施例〕

以下、本発明による電荷結合型固体撮像装置の一実施
例を図面と共に説明する。尚、静止画を撮像するための
電子スチルカメラに適用した場合を説明する。

まず、電子スチルカメラの全体構造を第１図と共に説
明すると、第１図において、１は撮像レンズ等から成る
撮像光学系、２は機械式の絞り機構、３は本発明を適用
した電荷結合型固体撮像装置であり、夫々が撮像光学系
１の光軸に合わせて順番に配列されると共に、被写体光
学像を電荷結合型固体撮像装置３の受光領域に入射する
構成となっている。

更に、４は信号処理回路、５は記録機構であり、電荷
結合型固体撮像装置３から出力される画素信号を信号処
理回路４で色分離やγ補正や白バランス調整等を行うと
共に輝度信号と色差信号を形成し、記録機構５において
これらの輝度信号と色差信号に対して記録可能な変調処
理を行ってから磁気記録媒体等に記録する。

そして、同期制御回路６が、絞り機構２、電荷結合型
固体撮像装置３の読出しタイミング、信号処理回路４及
び記録機構５の動作を同期制御することにより、撮像か
ら記録までの一連の動作を処理する。

電荷結合型固体撮像装置３は第２図に示す構成となっ
ており、同一の半導体チップ内に一体に形成されてい
る。

即ち、被写体光学像を受光するための受光領域７は、
列方向Ｙ及び行方向Ｘに沿ってマトリクス状に配列形成
される画素に相当する複数のフォトダイオード（図中、
Ｐで示す部分）と、列方向Ｙに配列される各フォトダイ
オード群に隣接して形成される垂直電荷転送路L₁〜L_mが
設けられている。

これらの垂直電荷転送路L₁〜L_mの夫々の終端部に水平
電荷転送路８が形成され、水平電荷転送路８の終端部に
出力アンプ９が形成されている。

更に、垂直電荷転送路L₁〜L_mには、後述するように所
定配置のゲート電極が設けられ、更にそれらの上面には
光の入射を阻止するための遮光層が積層されている。

これらのゲート電極には、垂直電荷転送路L₁〜L_mに所
定タイミングに同期して電荷転送動作を行わせるための
信号が第1,第2,第３の駆動回路10,11,12から供給され
る。尚、夫々の駆動回路10,11,12に供給されるタイミン
グ信号φ_H,φ_L,φ_G,φ_FS,V_S,φ₁,φ₂,φ₃,φ₄,φ_A,φ_Ｂ
とスタートパルス信号φ_Ｓは同期制御回路６が発生す
る。

又、水平電荷転送路８は、垂直電荷転送路L₁〜L_mから
転送されてくる信号電荷を受信し、更に出力アンプ９側
へ水平転送するためのゲート電極が設けられており、こ
れらの動作を行うためにゲート電極に印加するゲート信
号α₁,α₂,α₃,α_４が同期制御回路６から供給される。

次に、受光領域７の構造及びそれに接続する駆動回路
10,11,12の回路構成を第３図、第４図、第５図及び第６
図と共に詳述する。尚、第３図は受光領域７の要部の構
造を受光面側から見た場合、第４図は第３図中のｘ−ｘ
線矢視縦断面図、第５図は第３図のｙ−ｙ線矢視縦断面
図、第６図は駆動回路12に該当するシフトレジスタの回
路を示す。

まず、第３図〜第５図において、ｎ形半導体基板13の
表面側に、受光領域７を形成するためのｐウェル層14
と、第１の駆動回路10を形成するためのｐウェル層15、
及び第2,第３の駆動回路11,12を形成するためのｐウェ
ル層16が埋設され、これらのｐウェル層14,15,16内に夫
々後述する所定の回路を形成している。

まず、受光領域７は、ｐウェル層14内にn⁺形不純物か
らなる複数の不純物層17を列方向Ｙ及び行方向Ｘに沿っ
てマトリクス状に配列形成することにより、第２図中の
Ｐで示すフォトダイオードが形成されている。更に、列
方向Ｙに配列される各不純物層17に隣接してｎ形の不純
物層（第５図中の点線で示す部分）18を形成することに
より、第２図の垂直電荷転送路L₁〜L_mが形成されてい
る。そして、第３図のTgで示す（１カ所だけ代表して示
す）トランスファゲートとなる部分とフォトダイオード
の部分及び垂直電荷転送路の部分を除く周囲にp₊形の不
純物層19を形成することで、チャンネルストッパ領域
（第３図の点線で囲む斜線部分）を形成している。

尚、第３図では、第２図中のフォトダイオードＰを各
行毎にP₁,P₂,P₃,P₄……で示している。更に、第３図に
おいて、垂直電荷転送路L₁〜L_mの上面には、各行毎に配
列されたフォトダイオードP₁,P₂,P₃,P₄……に隣接する
領域に、夫々図示するように、２本ずつの別個のポリシ
リコン層から成るゲート電極G₁₁〜G₄₁,G₁₂〜G₄₂,G₁₃〜G
₄₃,……G_1n〜G_4nが積層されている。更に、ゲート電極G
₁₁を第１番目のゲート電極とすると、第３図及び第４図
に示すように、奇数番目のゲート電極G₁₁,G₃₁,G₁₂,G₃₂,
G₁₃,G₃₃,……の幅W1を狭くし、偶数番目のゲート電極G
₂₁,G₄₁,G₂₂,G₄₂,G₂₃,G₄₃,……の幅W2を広く形成してあ
る。

そして、夫々のゲート電極に、後述する所定タイミン
グのゲート信号φ₁₁,φ₂₁,φ₃₁,φ₄₁,φ₁₂,φ₂₂,φ₃₂,
φ₄₂,……を印加することにより、各ゲート電極下の垂
直電荷転送路に電荷転送のためのポテンシャル井戸（以
下、転送ピクセルという）とポテンシャル障壁を発生さ
せる。又、偶数番目のゲート電極G₂₁,G₄₁,G₂₂,G₄₂,G₂₃,
G₄₃,……に所定の高電圧の信号を印加すると、トランス
ファゲートTgが導通状態となって、各フォトダイオード
P₁,P₂,P₃,P₄……と夫々に隣接する偶数番目のゲート電
極G₂₁,G₄₁,G₂₂,G₄₂,G₂₃,G₄₃,……の下に発生する転送ピ
クセルが導通状態となり、フォトダイオードから転送ピ
クセルへ信号電荷を転送させることができる構造となっ
ている。

更に、第３図に示すように、垂直電荷転送路L₁〜L_mの
終端部分に水平電荷転送路８が形成され、４相駆動方式
又は２相駆動方式に準じたタイミング信号電荷を水平方
向へ転送するためのゲート電極が設けられている。

次に、第１の駆動回路10の回路構成を第３図及び第５
図と共に説明する。水平電荷転送路８に最も近いゲート
電極G₁₁を第１番目のゲート電極とすると、奇数番目の
ゲート電極G₁₁,G₃₁,G₁₂,G₃₂,G₁₃,G₃₃,……の各先端部が
NMOSトランジスタM₁₁,M₃₁,M₁₂,M₃₂,M₁₃,M₃₃,……を介し
て、信号V_Lの信号線に接続し、偶数番目のゲート電極G
₂₁,G₄₁,G₂₂,G₄₂,G₂₃,G₄₃,……の各先端部がNMOSトラン
ジスタM₂₁,M₄₁,M₂₂,M₄₂,M₂₃,M₄₃,……を介して、駆動信
号φ_Ｈの信号線に接続している。又、これらのトランジ
スタのゲート接点には、駆動信号φ_Ｇが供給される。

更に、偶数番目のゲート電極G₂₁,G₄₁,G₂₂,G₄₂,G₂₃,G
₄₃,……の各先端部には、npnトランジスタQ₂₁,Q₄₁,Q₂₂,
Q₄₂,Q₂₃,Q₄₃,……の各エミッタ接点が接続し、各npnト
ランジスタのベース接点にはタイミング信号φ_FS、コレ
クタ接点には電圧V_Sが印加される。

そして、これらのNMOSトランジスタは、第５図のＰウ
ェル層15内の構造に示すように、一対のn⁺形不純物層2
0,21と、表面部分にゲート電極を積層した構造から成
り、ドレイン接点となるn⁺形不純物層20に駆動信号φ_Ｈ
が印加され、ソース接点となるn⁺形不純物層21が垂直電
荷転送路上のゲート電極に接続している。又、信号V_Lは
ｐウェル層15に埋設されたp⁺形不純物層22に印加され
る。又、npnトランジスタは、ｐウェル層15に埋設され
たp⁺形不純物層23とn⁺形不純物層24及びｎ形の半導体基
板13から成り、エミッタ接点となるn⁺形不純物層24が各
ゲート電極に接続し、ベース接点となるｐウェル層15及
びp⁺形不純物層23にタイミング信号φ_FSが印加され、コ
レクタ接点となるｎ形の半導体基板13には基板用バイア
ス電圧V_Sが印加される。

次に、第２の駆動回路11は、同期制御回路６から供給
されるタイミング信号φ_１〜φ_４を第３の駆動回路12か
らの駆動信号S₁,S₂,S₃,S₄,……S_nに同期して切換え動作
するNMOSトランジスタm₁₁,m₂₁,m₃₁,m₄₁……から成り、
４個ずつのNMOSトランジスタを１組として、それらのゲ
ート接点に順番に第３の駆動回路12の駆動信号S₁,S₂,
S₃,S₄……が印加され、各組の第１番目のNMOSトランジ
スタm₁₁,m₁₂,m₁₃,m₁₄……のドレイン接点にタイミング
信号φ_１、第２番目のNMOSトランジスタm₂₁,m₂₂,m₂₃,m
₂₄……のドレイン接点にタイミング信号φ_２、第３番目
のNMOSトランジスタm₃₁,m₃₂,m₃₃,m₃₄……のドレイン接
点にタイミング信号φ_３、第４番目のNMOSトランジスタ
m₄₁,m₄₂,m₄₃,m₄₄……のドレイン接点にタイミング信号
φ_４が供給されている。尚、第３図中、NMOSトランジス
タm₁₁,m₂₁,m₃₁,m₄₁……の各ソース接点側の信号φ₁₁,φ
₂₁,φ₃₁,φ₄₁……がタイミング信号φ₁,φ₂,φ₃,φ_４に
対応した信号である。

そして、図示するように、最も水平電荷転送路８に近
いゲート電極G₁₁から順番に各NOMSトランジスタのソー
ス接点が接続している。

次に、第３の駆動回路12を第６図〜第８図と共に説明
する。駆動回路12は、スタートパルス信号φ_Ｓを位相の
ずれた２相のタイミング信号φ_Ａとφ_Ｂに同期して転送
することにより、下位ビット出力から上位ビット出力へ
順次に論理値“H"の駆動信号を発生させるシフトレジス
タである。即ち、第７図に示すように、最初に駆動信号
S₁だけが“H"レベル、他の上位ビット出力は全て“L"レ
ベルとなり、次の周期では下位２ビットの駆動信号S₁と
S₂が“H"レベルで他の上位ビット出力は全て“L"レベル
となり、更に次の周期では下位３ビットの駆動信号S₁と
S₂及びS₃が“H"レベルで他の上位ビット出力は全て“L"
レベルとなるというように、駆動信号の“H"出力レベル
が下位ビットから順次に上位ビットへ拡がるように変化
する。

第６図において、各ビットはセル構造を有しているの
で、第１ビット目の回路を代表して回路を説明すると、
３個のMOSトランジスタu₁₁,u₁₂,u₁₃がソース・ドレイン
路を直列として電圧V_Lの信号線とタイミング信号φ_Ｂの
信号線間に接続し、トランジスタu₁₃のゲート接点には
リセット信号φ_RSの信号線が接続する。トランジスタu
₁₁のゲート接点とソース接点間にはブートストラップ用
コンデンサε₁₁が接続し、トランジスタu₁₂のゲート接
点とドレイン接点が共通に接続すると共に、他のMOSト
ランジスタu₁₄のドレイン接点に接続し、トランジスタu
₁₄のソース接点が電圧V_Lの信号線、ゲート接点がタイミ
ング信号φ_Ａの信号線に夫々接続している。

更に、MOSトランジスタu₁₁,u₁₂,u₁₃,u₁₄で構成される
回路と同一構成の回路がMOSトランジスタu₂₁,u₂₂,u₂₃,u
₂₄及びブートストラップ用コンデンサε₂₁で形成され、
トランジスタu₁₂のソース接点（出力点）とトランジス
タu₂₁のゲート接点（入力点）が接続している。但し、
タイミング信号φ_Ａとφ_Ｂの接続が逆となる。

そして、この入力がトランジスタu₁₁のゲート接点に
相当し、出力がトランジスタu₂₂のソース接点に相当す
る。そして、これらのビットセルの入力と出力を従属接
続することによりｎビット出力のシフトレジスタを構成
し、最下位ビットセルへのスタートパルス信号φ_Ｓの入
力は、タイミング信号φ_Ａに同期して導通状態となるア
ナログスイッチu₀₀を介して行うようになっている。

上述したように、このような構成のシフトレジスタ
は、例えば第７図に示すように、ある期間t₀〜t_nにおい
てスタートパルス信号φ_Ｓを“H"レベルとすると、タイ
ミング信号φ_Ａに同期して、下位ビットのビット出力S₁
から最上位ビットの出力S_nに向けて順番に“H"レベルと
なる。又、適宜のタイミングでリセット信号φ_RSを“H"
レベルにすると、それに同期して全てのビット出力S₁〜
S_nを“L"レベルにリセットすることができる。

尚、第６図の各ビットを形成する内部回路の各接点i₁
〜i₉等に発生する信号は、第８図に示すような波形とな
り、特にブートストラップコンデンサε₁₁,ε₂₁,……に
よってトランジスタu₁₁,u₂₁,……のゲート接点i₁,i₃,
i₇,i₉,……の電圧が図示するように高くなるので、十分
な振幅で整形された矩形のビット出力信号S₁〜S_nを得る
ことができる。

次に、かかる構造を有する電荷結合型固体撮像装置の
作動を静止画を撮影する電子スチルカメラに適用した場
合について説明する。

まず、静止画を撮影するための概略動作を第９図と共
に説明する。図中の期間T_VBがNTSC等の標準テレビジョ
ン方式の垂直ブランキング期間に相当するものとする
と、期間T_VB中の所定時点で画素から垂直電荷転送路へ
移す所謂フィールドシフト動作を行う。そして、このフ
ィールドシフト動作の時点をシャッターの閉じる時点
（即ち、露光完了時点）に対応させれば、電子シャッタ
ー機能が得られる。したがって、この時点から先の時点
で露光動作が開始しそしてフィールドシフト動作の開始
時点までが露光期間となるように制御する。

更に、垂直電荷転送路L₁〜L_m及び水平電荷転送路８中
のスメア成分や暗電流成分となるような不要電荷は、フ
ィールドシフト動作の開始前に電荷転送動作によって掃
き出される。更に、露光開始直前までに、フォトダイオ
ード中の不要電荷を縦型オーバーフロードレイン構造に
よる基板側への廃棄で完了させる。

次に、NTSC等の標準テレビジョン方式の垂直ブランキ
ング期間に相当する期間T_VBにおいて、全フォトダイオ
ードの画素信号を同時に垂直電荷転送路L₁〜L_mの転送ピ
クセルへ転送し、次の水平ブランキング期間に相当する
期間T_HBにおいて、最も水平電荷転送路８に近い側の転
送ピクセルの画素信号を水平電荷転送路８へ転送し、次
に、水平走査期間（所謂、1H期間）に相当する期間T_1H
において、水平電荷転送路８が１行分の画素信号を水平
転送することによって第１行目の画素信号を読み出す。

そして、次の水平ブランキング期間に相当する期間T
_HBにおいて、垂直電荷転送路L₁〜L_mが次の行の画素信号
を水平電荷転送路８へ転送し、更に、次の水平走査期間
に相当する期間T_1Hにおいて水平電荷転送路８が水平転
送することによって、２行目の画素信号を読み出す。

更に、次の水平ブランキング期間と水平走査期間に相
当する各期間T_HBとT_1Hにおいて第３行目の画素信号を読
出す。そて、残りの行の画素信号も同様の処理を繰り返
すことによって順番に読出し、最終的に１フレーム画に
対応する全画素信号を読み出す。

次に、第10図に示す各駆動信号及びタイミング信号に
ついてのタイミングチャートに基づいて走査読出し動作
を詳述する。尚、第10図中の期間T_VBが垂直ブランキン
グ期間、期間T_HBが水平ブランキング期間、期間T_1Hが水
平走査期間に対応している。又、図中の符号“H"は12ボ
ルト、“M"は０ボルト、“L"は−８ボルト、“HH"は基
板の電圧と等しい約15〜25ボルトの電圧レベルを示す。

まず、垂直ブランキング期間に対応する期間T_VBで
は、タイミング信号φ_Ｈ及びφ_Ｇは所定の時点t₂で“H"
レベルとなる外は“M"レベルとなり、タイミング信号φ
_FSはタイミング信号φ_Ｈが“H"レベルとなるのに同期し
て“H"レベルとなる外は“L"レベルとなり、第３の駆動
回路（シフトレジスタ）12から出力される全ての駆動信
号S₁〜S_nは常に“L"レベルとなる。

したがって、この期間T_VBでは、“H"と“M"レベルの
タイミング信号φ_Ｇによって、第１の駆動回路10の全て
のNMOSトランジスタが導通状態となり、一方、第３の駆
動回路12の全ての駆動信号S₁,S₂,S₃……S_nが“L"レベル
となるので、第２の駆動回路11中の全てのNMOSトランジ
スタは非導通状態となり、全てのゲート電極G₁₁,G₂₁,G
₃₁,G₄₁〜G_1n,G_2n,G_3n,G_4nは第１の駆動回路10によって
制御される。

即ち、タイミング信号φ_Ｈとφ_FSが“H"レベルとなら
ないときは、奇数番目のゲート電極G₁₁,G₃₁,G₁₂,G₃₂〜G
_1n,G_3nに印加されるゲート信号φ₁₁,φ₃₁,φ₁₂,φ₃₂〜
φ_1n,φ_3nは、“L"レベルの信号V_L（この信号は常に−
８ボルトに設定されている）と等しくなり、これらのゲ
ート電極下の垂直電荷転送路L₁〜L_mにはポテンシャル障
壁が発生する。

一方、偶数番目のゲート電極G₂₁,G₄₁,G₂₂,G₄₂〜G_2n,G
_4nに印加されるゲート信号φ₂₁,φ₄₁,φ₂₂,φ₄₂〜φ_2n,
φ_4nは、“M"レベルの信号φ_Ｈと等しくなり、これらの
ゲート電極下の垂直電荷転送路L₁〜L_mには転送ピクセル
が発生する。

したがって、トラスンファゲートTgに隣接する部分
（第３図参照）が全て転送ピクセルとなり、これらの転
送ピクセル間はポテンシャル障壁で分離された状態とな
る。

このような状態で、所定時点t₂において、タイミング
信号φ_Ｈとφ_FSが“H"レベルとなると、全てのnpnトラ
ンジスタQ₂₁,Q₄₁,Q₆₁……が導通状態となり、偶数番目
のゲート電極G₂₁,G₄₁,G₂₂,G₄₂〜G_2n,G_4nだけに約12ボル
トの“H"レベルの電圧がかかるので、全てのトランスフ
ァゲートTgが導通状態となり、全てのフォトダイオード
の画素信号は夫々隣りの転送ピクセルへ転送される。

尚、第９図のタイミングで説明したように、時点t₂の
直前で露光が完了し、又、不要電荷の廃棄処理も完了し
ている。

このように、期間T_VBでは、所謂フィールドシフト動
作が行われ、第14図中の時点t₁に示すように、各画素信
号（黒印の部分が各画素信号を示す）が垂直転送路へ移
される。尚、第14図は、或る１つの垂直電荷転送路の電
荷転送動作を示している。

次に、最初の水平ブランキング期間に相当する期間T
_HBでは、タイミング信号φ_Ｇが常時“L"レベルと成るの
で、第１の駆動回路10中の全てのNMOSトランジスタが非
導通状態となり、全てのゲート電極から分離される。

一方、第３の駆動回路12の最初の出力端子の駆動信号
S₁だけが“M"レベル、他の駆動信号S₂〜S_nは“L"レベル
となることにより、第２の駆動回路11中の駆動信号S₁に
関わる第１組目のNMOSトランジスタm₁₁,m₂₁,m₃₁,m₄₁だ
けが導通状態となる。

そして、駆動信号S₁だけが“M"レベルとなる期間中
に、垂直電荷転送を行うための４相のタイミング信号φ
₁,φ₂,φ₃,φ_４が第２の駆動回路11に入力するので、第
１〜第４番目の最初の組のゲート信号φ₁₁,φ₂₁,φ₃₁,
φ₄₁だけがタイミング信号φ₁,φ₂,φ₃,φ_４と等しくな
り、最初の組の第１〜第４番目のゲート電極G₁₁,G₂₁,G
₃₁,G₄₁で電荷転送動作を行うこととなる。尚、この期間
T_HB（時点t₃〜t₄までの期間）の各信号波形を第11図に
拡大して示す。

この結果、信号電荷は、第11図のゲート信号φ₁₁,φ
₂₁,φ₃₁,φ₄₁のタイミング（符号の1,2,3,4,5,6,7で示
す）に合わせて第14図に示す第１回目の転送のように水
平電荷転送路８側へ移され、最も水平電荷転送路８に近
い第１行目の画素信号q_1jが水平電荷転送路８へ転送さ
れると共に、２行目の画素信号q_2jが第１行目の位置ま
で移動する。

次に、第１回目の水平走査期間T_1H（時点t₄〜t₅の期
間）では、ゲート電極への信号の変化が停止し、一方、
水平電荷転送路８が４相駆動方式又は２相駆動方式に準
じた所定タイミングのゲート信号α_１〜α_４に同期して
水平転送を行うことにより、最初の１行分の画素信号を
読み出す。

次に、時点t₅〜t₇の期間において、時点t₃〜t₅と同様
の動作を繰り返すことにより、次の行の画素信号の読出
しを行う。但し、時点t₃〜t₄の水平ブランキング期間T
_HBでは、第３の駆動回路12の駆動信号S₁とS₂が同時に
“M"レベル、残りの駆動信号S₃〜S_nが“L"レベルとな
る。尚、この期間T_HBでの各ゲート信号の波形を第12図
に拡大して示す。

この結果、第１〜第４番目の第１組のゲート電極G₁₁
〜G₄₁と、第５〜第８番目の第２組のゲート電極G₁₂〜G
₄₂が、タイミング信号φ_１〜φ_４に等しいゲート信号φ
₁₁〜φ₄₁とφ₁₂〜φ₄₂によって駆動されることとなり、
これらのゲート電極下の画素信号が垂直転送される。

即ち、第12図に示すタイミングによると、第14図の第
２番目の垂直走査で示すように、第２行目の画素信号q
_2jが水平電荷転送路８へ移り、第３行目のq_3jが２行
分、第４行目のq_4jが１行分、夫々水平電荷転送路８側
へ転送される。

そして、時点t₆〜t₇の水平走査期間T_1Hにおいて、水
平電荷転送路８が第２行目の画素信号q_2jを読み出す。

次に、時点t₇から第３回目の走査読出しを開始する
と、第３の駆動回路12の駆動信号S₁、S₂とS₃が“M"レベ
ルとなり、残りの駆動信号S₄〜S_nが“L"レベルとなるの
で、第１〜第３組の第１番目〜第12番目のゲート電極G
₁₁〜G₄₁、G₁₂〜G₄₂、G₁₃〜G₄₃によって垂直電荷転送が
行われる。したがって、第14図の第３番目の転送のよう
に第３行目の画素信号q_3jが水平電荷転送路８へ転送さ
れると共に、第４〜第７行目の画素信号q_4j,q_5j,q_6j,q
_7jが夫々１行分ずつ水平電荷転送路８側へ転送される。

そして、水平電荷転送路８によって第３行目の画素信
号q_3jが読み出される。

以後は、各行の画素信号を読み出す毎に、第３の駆動
回路12の駆動信号S₄〜S_nが順番に“M"レベルに反転して
行くことにより、駆動されるゲート電極下の転送ピクセ
ルが４個ずつを組として順次に拡大していき、最後の水
平ブランキング期間T_HB（時点t₉〜t₁₀）では、第13図に
示すように、全てのゲート信号φ₁₁〜φ_4nがタイミング
信号φ_１〜φ_４に等しい波形となり、最後の走査読出し
で最終行の画素信号を読み出すことができる。

第15図は、任意の順番、即ち第ｋ番目と第ｋ＋１番目
の垂直電荷転送動作をポテンシャルプロフィールで示し
ているが、図示するように、水平電荷転送路８側の転送
ピクセルから順番に拡大あるいは空状態の転送ピクセル
の間隔が増えていくことにより、水平電荷転送路８に近
い側の画素信号から順に読出していくこととなる。

このようにこの実施例によれば、１フレーム画に相当
する画素信号を１回のフレーム走査読出しで読み出すこ
とができる。

又、この実施例では、奇数番目のゲート電極幅より偶
数番目のゲート電極幅を広くしたので、トランスファゲ
ートに隣接する転送ピクセルの電荷保持容量を大きくす
ることができ、又、垂直電荷転送時にも必ず偶数番目の
ゲート電極下の転送ピクセルで電荷転送を行うので、転
送効率が向上する。

又、第３の駆動回路に該当するシフトレジスタが、各
ビット出力信号をタイミング信号の周波数と同一の周波
数で発生するので、タイミング周波数を従来のように高
くする必要がなく、又、リセットの制御も適宜のタイミ
ングで行うことができる。

尚、この実施例では、各水平ブランキング期間に相当
する期間T_HBでは、４相のタイミング信号φ_１〜φ_４に
同期して電荷転送を行うようにしたが、４相以上の適宜
の数のタイミング信号で、相数に応じたゲート電極を駆
動するように構成してもよい。

〔発明の効果〕

以上説明したように、本発明の電荷結合型固体撮像装
置によれば、シフトレジスタが、各ビット出力信号をタ
イミング信号の周波数と同一の周波数で発生するので、
タイミング周波数を従来のように高くする必要がなく、
又、リセットの制御も適宜のタイミングで行うことがで
き、制御性が向上する。

【図面の簡単な説明】

第１図は本発明の一実施例の電荷結合型固体撮像装置を
適用した電子スチルカメラの概略構成図、第２図は実施例の電荷結合型固体撮像装置の概略構成
図、第３図は実施例における受光領域の要部構造及び周辺回
路構成を示す説明図、第４図は第３図中のｘ−ｘ線矢視縦断面図、第５図は第３図中のｙ−ｙ線矢視縦断面図、第６図はシフトレジスタの回路構成を示す図、第７図と第８図はシフトレジスタの動作を示すタイミン
グチャート、第９図は実施例の走査読出し動作を概略的に示す説明
図、第10図は実施例の走査読出し動作を詳細に示したタイミ
ングチャート、第11図、第12図及び第13図は第10図中の要部タイミング
を拡大して示したタイミングチャート、第14図は走査読出し時の電荷転送動作を概念的に示した
図、第15図は走査読出し時の電荷転送動作をポテンシャルプ
ロフィールで示した図、第16図は従来の電荷結合型固体撮像装置の要部構造を示
した構造説明図、第17図は従来の電荷結合型固体撮像装置の動作タイミン
グを説明する説明図、第18図は従来の電荷結合型固体撮像装置の動作をポテン
シャルプロフィールで説明するための説明図、第19図は従来の電荷結合型固体撮像装置の動作を説明す
る説明図、第20図は従来のシフトレジスタの回路図、第21図は従来のシフトレジスタの動作タイミングを説明
するタイミングチャートである。図中の符号； 1;撮像光学系 2;機械式の絞り機構 3;電荷結合型固体撮像装置 4;信号処理回路 5;記録機構 6;同期制御回路 7;受光領域 8;水平電荷転送路 9;出力アンプ 10;第１の駆動回路 11;第２の駆動回路 12;第３の駆動回路（シフトレジスタ） L₁〜L_m;垂直電荷転送路 M₁₁,M₂₁,M₃₁,M₄₁〜;NMOSトランジスタ m₁₁,m₂₁,m₃₁,m₄₁〜;NMOSトランジスタ G₁₁,G₂₁,G₃₁,G₄₁〜；ゲート電極 u₀₀〜u₂₃;NMOSトランジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者川尻和廣神奈川県足柄上郡開成町宮台798番地富士写真フイルム株式会社内 (56)参考文献特開昭61−214871（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】画素に相当する複数の光電変換素子を行方
向及び列方向にマトリクス状に配列形成すると共に、列
方向に配列する各光電変換素子群に隣接して垂直電荷転
送路を形成し、画素に発生した画素信号を垂直電荷転送
路へ転送した後、シフトレジスタから出力される所定タ
イミングのゲート信号を該垂直電荷転送路の転送ゲート
電極に供給することにより画素信号を各行毎に垂直転送
すると共に、水平電荷転送路によって各行毎の画素信号
を走査読出しする電荷結合型固体撮像装置において、前記シフトレジスタは、第１のタイミング信号（φ_Ｂ）と所定電圧線との間に各
ソース・ドレイン路を介して相互に直列に接続する第1,
第2,第３のトランジスタ（u₁₁,u₁₂,u₁₃）と、第１のトランジスタ（u₁₁）のゲート・ソース間に接続
するブートストラップ用コンデンサ（ε₁₁）と、ゲート接点に第２のタイミング信号（φ_Ａ）が印加され
且つそのドレイン接点が上記第２のトランジスタ
（u₁₂）のゲート・ドレイン両接点に接続すると共にそ
のソース接点が上記電圧線に接続する第４のトランジス
タ（u₁₄）と、第２のタイミング信号（φ_Ａ）と所定電圧線との間に各
ソース・ドレイン路を介して相互に直列に接続する第5,
第6,第７のトランジスタ（u₂₁,u₂₂,u₂₃）と、第５のトランジスタ（u₂₁）のゲート・ソース間に接続
するブートストラップ用コンデンサ（ε₂₁）と、ゲート接点に第１のタイミング信号（φ_Ｂ）が印加され
且つそのドレイン接点が上記第６のトランジスタ
（u₂₂）のゲート・ドレイン両接点に接続すると共にそ
のソース接点が上記電圧線に接続する第８のトランジス
タ（u₂₄）を備え、上記第２と第３のトランジスタ（u₁₂,u₁₃）の接続接点
と第５のトランジスタ（u₂₁）のゲート接点が接続し、
第１のトランジスタ（u₁₁）のゲート接点を入力接点、
第６と第７のトランジスタ（u₂₂,u₂₃）の接続接点を出
力接点とするセル構造の複数のビット回路を夫々入力接
点と出力接点が従属に接続するように配線し、最下位に位置するビット回路の入力接点に上記第２のタ
イミング信号（φ_Ａ）に同期してオン・オフとなるスイ
ッチング素子を介してスタートパルス信号を印加し、各
ビット回路の第３と第７のトランジスタ（u₁₃,u₂₃）の
ゲート接点にリセット信号が印加され、各ビット回路の
出力接点に生じるビット信号を前記夫々の転送ゲート電
極に供給する回路構成から成ることを特徴とする電荷結
合型固体撮像装置。