JP2616622B2 - フレーム相関装置 - Google Patents
フレーム相関装置Info
- Publication number
- JP2616622B2 JP2616622B2 JP3342646A JP34264691A JP2616622B2 JP 2616622 B2 JP2616622 B2 JP 2616622B2 JP 3342646 A JP3342646 A JP 3342646A JP 34264691 A JP34264691 A JP 34264691A JP 2616622 B2 JP2616622 B2 JP 2616622B2
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- signal
- frame
- correlated
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明は、ディジタル通信方式で
使用する通信装置の受信部において用いるフレーム相関
装置に関するものである。
使用する通信装置の受信部において用いるフレーム相関
装置に関するものである。
【0002】
【従来の技術】近年、通信分野で特に陸上移動通信にお
いては、時分割多重ディジタル通信方式が採用され、送
信側と受信側で、時分割された信号群の単位であるスロ
ットの検出をフレーム相関方法によって行う場合があ
る。
いては、時分割多重ディジタル通信方式が採用され、送
信側と受信側で、時分割された信号群の単位であるスロ
ットの検出をフレーム相関方法によって行う場合があ
る。
【0003】図2は従来のフレーム相関装置を実現する
ための構成を示すブロック図である。図2において、1
01は入力される被相関信号と、他方の入力である相関
信号との相関をとって相関出力信号を生成する相関部で
あり、論理積回路で構成されている。また、102は相
関部101からの相関出力信号及び被相関信号に同期し
たクロック信号により、相関部101の他方の入力とす
る相関信号を生成するシフトレジスタ部であり、1フレ
ーム分のデータが格納できる段数(例えばN段)を有す
る。
ための構成を示すブロック図である。図2において、1
01は入力される被相関信号と、他方の入力である相関
信号との相関をとって相関出力信号を生成する相関部で
あり、論理積回路で構成されている。また、102は相
関部101からの相関出力信号及び被相関信号に同期し
たクロック信号により、相関部101の他方の入力とす
る相関信号を生成するシフトレジスタ部であり、1フレ
ーム分のデータが格納できる段数(例えばN段)を有す
る。
【0004】次に、上記従来例の動作について説明す
る。まず、シフトレジスタ部102は初期化され、各段
のレジスタ(図示せず)には、全てデータ「1」が格納
される。1フレームの被相関信号Aが相関部101に入
力されると、その被相関信号Aとシフトレジスタ部10
2の出力、すなわち全て「1」の相関信号Bとの論理積
がとられ、被相関信号と同一の相関出力信号Yがシフト
レジスタ部102に入力される。次のフレームで被相関
信号Aが入力されると、1フレーム前の相関信号B(=
A)との相関がとられ、相関出力信号Y(B・A)が得
られる。すなわち、A=1,B=1の場合に相関部10
1の出力Yが「1」となり、相関がとれたことになる。
る。まず、シフトレジスタ部102は初期化され、各段
のレジスタ(図示せず)には、全てデータ「1」が格納
される。1フレームの被相関信号Aが相関部101に入
力されると、その被相関信号Aとシフトレジスタ部10
2の出力、すなわち全て「1」の相関信号Bとの論理積
がとられ、被相関信号と同一の相関出力信号Yがシフト
レジスタ部102に入力される。次のフレームで被相関
信号Aが入力されると、1フレーム前の相関信号B(=
A)との相関がとられ、相関出力信号Y(B・A)が得
られる。すなわち、A=1,B=1の場合に相関部10
1の出力Yが「1」となり、相関がとれたことになる。
【0005】このように、常に1フレーム前の信号との
相関がとられることになる。シフトレジスタ部102
は、被相関信号に同期したクロック信号であるシフトク
ロックによってシフトされ、かつ、シフトレジスタ部1
02の段数は1フレームのデータ数と一致しているの
で、シフトレジスタ部102の出力すなわち相関信号と
被相関信号とは、フレーム内の相対的位置が等しくなる
ので、フレーム相関を求めることができる。
相関がとられることになる。シフトレジスタ部102
は、被相関信号に同期したクロック信号であるシフトク
ロックによってシフトされ、かつ、シフトレジスタ部1
02の段数は1フレームのデータ数と一致しているの
で、シフトレジスタ部102の出力すなわち相関信号と
被相関信号とは、フレーム内の相対的位置が等しくなる
ので、フレーム相関を求めることができる。
【0006】
【発明が解決しようとする課題】しかしながら上記従来
例によるフレーム相関装置においては、シフトクロック
に被相関信号に同期したクロック信号を用いているの
で、フレーム相関が実現できるが、被相関信号に同期し
たシフトクロックを用いることができない場合は、フレ
ーム相関を求めることができないという問題があった。
特に、時分割多重の場合には間欠受信を行うため、変調
方式によってはジッタ等の影響により被相関信号に同期
したクロック信号の再生が困難な場合がある。
例によるフレーム相関装置においては、シフトクロック
に被相関信号に同期したクロック信号を用いているの
で、フレーム相関が実現できるが、被相関信号に同期し
たシフトクロックを用いることができない場合は、フレ
ーム相関を求めることができないという問題があった。
特に、時分割多重の場合には間欠受信を行うため、変調
方式によってはジッタ等の影響により被相関信号に同期
したクロック信号の再生が困難な場合がある。
【0007】本発明は上記問題を解決するものであり、
シフトクロックに被相関信号に同期したクロック信号を
用いない場合でも、フレーム相関を求めることのできる
優れたフレーム相関装置を提供することを目的とする。
シフトクロックに被相関信号に同期したクロック信号を
用いない場合でも、フレーム相関を求めることのできる
優れたフレーム相関装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は上記目的を達成
するために、1フレームを信号形式の単位とする被相関
信号にオーバーサンプリングを施すサンプリング手段
と、オーバーサンプリングされた被相関信号と相関信号
との相関を行って相関出力信号を生成する相関手段と、
シフトクロックにより相関出力信号をシフトして1フレ
ーム分を超える相関信号を生成しその最終段から数えて
複数番目までの各端子から相関信号を出力する相関信号
生成手段と、この複数の相関信号の論理和を相関手段へ
入力する相関信号として出力するタイミング調整手段と
を備えた構成となっている。
するために、1フレームを信号形式の単位とする被相関
信号にオーバーサンプリングを施すサンプリング手段
と、オーバーサンプリングされた被相関信号と相関信号
との相関を行って相関出力信号を生成する相関手段と、
シフトクロックにより相関出力信号をシフトして1フレ
ーム分を超える相関信号を生成しその最終段から数えて
複数番目までの各端子から相関信号を出力する相関信号
生成手段と、この複数の相関信号の論理和を相関手段へ
入力する相関信号として出力するタイミング調整手段と
を備えた構成となっている。
【0009】
【作用】本発明は上記構成により、被相関信号をオーバ
ーサンプリングして、1フレームを超える相関信号を生
成し、相関信号生成手段の最終段から数えて複数番目ま
での各端子から相関信号を出力し、その複数のデータの
時間幅の中で相関の有無を判断するので、シフトクロッ
クが被相関信号に同期していない場合でも、フレーム相
関を求めることのできる効果がある。
ーサンプリングして、1フレームを超える相関信号を生
成し、相関信号生成手段の最終段から数えて複数番目ま
での各端子から相関信号を出力し、その複数のデータの
時間幅の中で相関の有無を判断するので、シフトクロッ
クが被相関信号に同期していない場合でも、フレーム相
関を求めることのできる効果がある。
【0010】
【実施例】以下、本発明の実施例を図1を参照して説明
する。図1は本発明のフレーム相関方法を実現するため
の構成を示すもので、1は入力される被相関信号に高速
のオーバーサンプリングを施すオーバーサンプリング部
(サンプリング手段)であり、2はオーバーサンプリン
グ部1から得られる被相関信号と、他方から入力される
相関信号との相関をとり、相関出力信号を生成する相関
部(相関手段)である。3は相関部2からの相関出力信
号をシフトクロックによりシフトして、相関信号を生成
するシフトレジスタ部(相関信号生成手段)であり、複
数(2α+1)の出力端子を有している(αについては
後述)。また、4はシフトレジスタ部3からのデータの
論理和をとってタイミングを調整するタイミング調整部
(タイミング調整手段)である。
する。図1は本発明のフレーム相関方法を実現するため
の構成を示すもので、1は入力される被相関信号に高速
のオーバーサンプリングを施すオーバーサンプリング部
(サンプリング手段)であり、2はオーバーサンプリン
グ部1から得られる被相関信号と、他方から入力される
相関信号との相関をとり、相関出力信号を生成する相関
部(相関手段)である。3は相関部2からの相関出力信
号をシフトクロックによりシフトして、相関信号を生成
するシフトレジスタ部(相関信号生成手段)であり、複
数(2α+1)の出力端子を有している(αについては
後述)。また、4はシフトレジスタ部3からのデータの
論理和をとってタイミングを調整するタイミング調整部
(タイミング調整手段)である。
【0011】次に、上記実施例の構成の動作について説
明する。まず、オーバーサンプリング部1に入力された
被相関信号Aは、この信号の予想される最大のデータ速
度より速い速度でオーバーサンプリングされ被相関信号
Cが生成される。このオーバーサンプリングは、サンプ
リング周波数のずれによるデータの欠落を防止するため
になされる。
明する。まず、オーバーサンプリング部1に入力された
被相関信号Aは、この信号の予想される最大のデータ速
度より速い速度でオーバーサンプリングされ被相関信号
Cが生成される。このオーバーサンプリングは、サンプ
リング周波数のずれによるデータの欠落を防止するため
になされる。
【0012】この被相関信号Cは、相関部2を経て相関
された後、相関信号Zとしてシフトレジスタ部3に入力
されるが、シフトレジスタ3の段数は、速度のずれによ
り生じる振れを吸収するため、1フレームのデータ数
(N)よりもαだけ多く設けられている。したがってシ
フトレジスタの段数はN+αとなる。そしてシフトレジ
スタ部3は、最終段から数えて2α+1個番目までの各
端子から、データがパラレルデータとしてタイミング調
整部4に出力される。この2α+1個のデータは、タイ
ミング調整部4に入力されて論理和がとられ、1個でも
「1」すなわち相関のとれたデータがあると、「1」の
相関信号Dのデータがタイミング調整部4から相関部2
に供給される。
された後、相関信号Zとしてシフトレジスタ部3に入力
されるが、シフトレジスタ3の段数は、速度のずれによ
り生じる振れを吸収するため、1フレームのデータ数
(N)よりもαだけ多く設けられている。したがってシ
フトレジスタの段数はN+αとなる。そしてシフトレジ
スタ部3は、最終段から数えて2α+1個番目までの各
端子から、データがパラレルデータとしてタイミング調
整部4に出力される。この2α+1個のデータは、タイ
ミング調整部4に入力されて論理和がとられ、1個でも
「1」すなわち相関のとれたデータがあると、「1」の
相関信号Dのデータがタイミング調整部4から相関部2
に供給される。
【0013】このように、2α+1のデータの時間幅の
中で相関の有無を判断するので、ジッタ等により被相関
信号と相関信号とのタイミングがずれた場合でも、この
ずれによる相関の誤検出を防止することができる。
中で相関の有無を判断するので、ジッタ等により被相関
信号と相関信号とのタイミングがずれた場合でも、この
ずれによる相関の誤検出を防止することができる。
【0014】なお、αの値は、被相関信号のデータ速度
に対するフレーム相関方法のクロック信号の速度の最大
偏差によって決まる。例えば、速度の差が1%ある場合
は、シフトレジスタ部3の全時間長を、被相関信号のデ
ータ速度とフレーム相関方法のクロック信号速度が同期
がとれている場合の時間長より1%以上長くすれば良
い。
に対するフレーム相関方法のクロック信号の速度の最大
偏差によって決まる。例えば、速度の差が1%ある場合
は、シフトレジスタ部3の全時間長を、被相関信号のデ
ータ速度とフレーム相関方法のクロック信号速度が同期
がとれている場合の時間長より1%以上長くすれば良
い。
【0015】
【発明の効果】以上のように、本発明によるフレーム相
関方法によれば、入力される被相関信号にオーバーサン
プリングを施すサンプリング手段と、相関信号生成手段
であるシフトレジスタ部の出力を補正するタイミング調
整手段を設けることにより、複数のデータの時間幅の中
で相関の有無を判断するので、シフトレジスタ部のタイ
ミングずれを補正し、被相関信号に同期したクロック信
号が得られない場合でも、正常にフレーム相関を検出す
ることができるという効果を有する。
関方法によれば、入力される被相関信号にオーバーサン
プリングを施すサンプリング手段と、相関信号生成手段
であるシフトレジスタ部の出力を補正するタイミング調
整手段を設けることにより、複数のデータの時間幅の中
で相関の有無を判断するので、シフトレジスタ部のタイ
ミングずれを補正し、被相関信号に同期したクロック信
号が得られない場合でも、正常にフレーム相関を検出す
ることができるという効果を有する。
【図1】本発明によるフレーム相関方法を実現する実施
例の構成のブロック図
例の構成のブロック図
【図2】従来のフレーム相関方法を実現する構成のブロ
ック図
ック図
1 オーバーサンプリング部 2 相関部 3 シフトレジスタ部 4 タイミング調整部
Claims (3)
- 【請求項1】 1フレームを信号形式の単位とする被相
関信号にオーバーサンプリングを施すサンプリング手段
と、オーバーサンプリングされた前記被相関信号と相関
信号との相関を行って相関出力信号を生成する相関手段
と、シフトクロックにより前記相関出力信号をシフトし
て1フレーム分を超える相関信号を生成し、その最終段
から数えて複数番目までの各端子から相関信号を出力す
る相関信号生成手段と、前記複数の相関信号の論理和を
出力するタイミング調整手段とを備え、 前記タイミング調整手段の出力を前記相関手段に相関信
号として入力することを特徴とするフレーム相関装置。 - 【請求項2】 前記相関信号生成手段の1フレーム分を
超える相関信号の数は、前記被相関信号のデータ速度に
対する前記シフトクロックの速度の最大偏差によって決
定されることを特徴とする請求項1記載のフレーム相関
装置。 - 【請求項3】 前記相関信号生成手段から出力される相
関信号の数は、前記1フレーム分を超える相関信号の数
の2倍に1を加えた数であることを特徴とする請求項1
記載のフレーム相関装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3342646A JP2616622B2 (ja) | 1991-12-25 | 1991-12-25 | フレーム相関装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3342646A JP2616622B2 (ja) | 1991-12-25 | 1991-12-25 | フレーム相関装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05175952A JPH05175952A (ja) | 1993-07-13 |
JP2616622B2 true JP2616622B2 (ja) | 1997-06-04 |
Family
ID=18355391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3342646A Expired - Fee Related JP2616622B2 (ja) | 1991-12-25 | 1991-12-25 | フレーム相関装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2616622B2 (ja) |
-
1991
- 1991-12-25 JP JP3342646A patent/JP2616622B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05175952A (ja) | 1993-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5228055A (en) | Spread spectrum communication device | |
EP0542894A1 (en) | Novel spread spectrum codec apparatus and method | |
US5442636A (en) | Circuit and method for alignment of digital information packets | |
JP2955576B1 (ja) | ディジタル通信システムとその送信装置および受信装置、ならびにフレーム同期検出回路 | |
JP2616622B2 (ja) | フレーム相関装置 | |
US6847692B2 (en) | Data transmission system | |
US4916717A (en) | Clock resynchronization mechanism | |
US5285458A (en) | System for suppressing spread of error generated in differential coding | |
JP2693758B2 (ja) | フレームパルス発生方式 | |
KR970000066B1 (ko) | 대기시간 지터 감소용 회로를 가진 디멀티플렉서 | |
US5737372A (en) | Apparatus for synchronizing multipoint-to-point communications systems | |
US4910755A (en) | Regenerator/synchronizer method and apparatus for missing-clock timing messages | |
JP2710525B2 (ja) | ジッタ抑制回路 | |
JP2692476B2 (ja) | フレーム同期システム | |
JP3422403B2 (ja) | パス監視システム | |
KR100204062B1 (ko) | 저속 데이타 프레임 위상 정렬기 | |
JP2000332741A (ja) | 通信装置 | |
JPH0425743B2 (ja) | ||
JP3092314B2 (ja) | データ中継装置 | |
JP3268335B2 (ja) | 付加情報多重化装置および方法 | |
JP3437660B2 (ja) | クロック生成装置 | |
KR100199186B1 (ko) | 디지탈 초고주파 전송장치의 블럭 동기회로 | |
JPS6310833A (ja) | 時分割多重分離装置 | |
JPH05344115A (ja) | 受信同期回路 | |
JP2806151B2 (ja) | フレーム相関装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |