JP2600410B2 - 映像処理回路 - Google Patents
映像処理回路Info
- Publication number
- JP2600410B2 JP2600410B2 JP1507268A JP50726889A JP2600410B2 JP 2600410 B2 JP2600410 B2 JP 2600410B2 JP 1507268 A JP1507268 A JP 1507268A JP 50726889 A JP50726889 A JP 50726889A JP 2600410 B2 JP2600410 B2 JP 2600410B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- vertical
- storage unit
- vertical address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 ［技術分野］ この発明は映像を垂直方向に拡大及び縮小する映像処
理回路に関し、特に映像メモリに書き込み或いは読み出
す際の垂直方向のアドレス制御に関する。
理回路に関し、特に映像メモリに書き込み或いは読み出
す際の垂直方向のアドレス制御に関する。
［背景技術］ 第４図は映像を拡大又は縮小する従来の映像処理回路
のブロック構成図である。図において、（31）は水平同
期信号HSを分周する分周器、（32）は垂直アドレスカウ
ンタであり、（33）は映像記憶部である。
のブロック構成図である。図において、（31）は水平同
期信号HSを分周する分周器、（32）は垂直アドレスカウ
ンタであり、（33）は映像記憶部である。
映像記憶部（33）は一つの画像を形成する水平同期信
号HSを垂直アドレスにより特定し、各水平同期信号HSの
所定のドット数、例えば960ドットでアナログデジタル
変換した各ドットを水平方向のアドレスにより特定して
いる。
号HSを垂直アドレスにより特定し、各水平同期信号HSの
所定のドット数、例えば960ドットでアナログデジタル
変換した各ドットを水平方向のアドレスにより特定して
いる。
映像記憶部（33）に記憶されている輝度信号に対応す
る画像を拡大又は圧縮して表示する場合には、分周器
（31）は水平同期信号HSを1/2Nに分周して、分周した信
号をカウントアップ信号として、映像記憶部（33）の垂
直方向のアドレスを管理している垂直アドレスカウンタ
（32）に出力する。垂直アドレスカウンタ（32）は、分
周信号によりカウントアップされ、そのカウント値を垂
直方向のアドレスとしている。
る画像を拡大又は圧縮して表示する場合には、分周器
（31）は水平同期信号HSを1/2Nに分周して、分周した信
号をカウントアップ信号として、映像記憶部（33）の垂
直方向のアドレスを管理している垂直アドレスカウンタ
（32）に出力する。垂直アドレスカウンタ（32）は、分
周信号によりカウントアップされ、そのカウント値を垂
直方向のアドレスとしている。
従来の映像処理回路は、垂直アドレスカウンタ（32）
により特定される映像記憶部（33）の垂直方向のアドレ
スに輝度信号を書き込む場合には、1/2Nの間引きのみの
縮小であり、読み込みの場合にも1/2Nの間引きのみの縮
小であり、任意の拡大及び縮小が全く不可能であるとい
う問題点があった。
により特定される映像記憶部（33）の垂直方向のアドレ
スに輝度信号を書き込む場合には、1/2Nの間引きのみの
縮小であり、読み込みの場合にも1/2Nの間引きのみの縮
小であり、任意の拡大及び縮小が全く不可能であるとい
う問題点があった。
［発明の開示］ この発明は、上記の問題点を解決するためになされた
もので、映像の拡大及び縮小を任意に、かつ容易に行え
る映像処理回路を提供することを目的とする。
もので、映像の拡大及び縮小を任意に、かつ容易に行え
る映像処理回路を提供することを目的とする。
この発明の一つの態様に係る映像処理装置は、映像信
号の垂直同期信号が一方の位相比較入力に入力されるフ
ェーズ・ロック・ループ（以下PLL回路という）と、PLL
回路のVCO信号出力端子が入力端子に接続され、出力端
子はPLL回路の他方の位相比較入力端子に接続され、任
意の分周比率Ｎを設定可能に構成され、VCO信号を1/N分
周する分周器と、PLL回路のVCO信号を計数する垂直アド
レスカウンタと、垂直アドレスカウンタの計数値を水平
同期信号の入力に同期して記憶する垂直アドレス記憶部
とを備え、垂直アドレス記憶部に記憶された計数値を垂
直方向のアドレスとして映像記憶手段の読み出し又は書
き込みをさせることにより、垂直アドレスカウンタの更
新周期と垂直アドレス記憶部の更新周期との違いに応じ
て垂直方向の拡大又は縮小を行う。また、分周比率Ｎを
記憶する記憶部は分周器に設けられ、その記憶部は外部
の情報処理機器により書き込める構造にしてある。
号の垂直同期信号が一方の位相比較入力に入力されるフ
ェーズ・ロック・ループ（以下PLL回路という）と、PLL
回路のVCO信号出力端子が入力端子に接続され、出力端
子はPLL回路の他方の位相比較入力端子に接続され、任
意の分周比率Ｎを設定可能に構成され、VCO信号を1/N分
周する分周器と、PLL回路のVCO信号を計数する垂直アド
レスカウンタと、垂直アドレスカウンタの計数値を水平
同期信号の入力に同期して記憶する垂直アドレス記憶部
とを備え、垂直アドレス記憶部に記憶された計数値を垂
直方向のアドレスとして映像記憶手段の読み出し又は書
き込みをさせることにより、垂直アドレスカウンタの更
新周期と垂直アドレス記憶部の更新周期との違いに応じ
て垂直方向の拡大又は縮小を行う。また、分周比率Ｎを
記憶する記憶部は分周器に設けられ、その記憶部は外部
の情報処理機器により書き込める構造にしてある。
この発明の他の態様に係る映像処理装置は、ディジタ
ル映像信号を記憶する映像記憶手段と、映像信号に含ま
れる垂直同期信号と位相が合い、且つ垂直同期信号の任
意に設定された整数倍の信号を生成する手段と、この整
数倍の信号を計数する垂直アドレスカウンタと、垂直ア
ドレスカウンタの計数値を映像信号に含まれる水平同期
信号に同期して記憶する手段とを備え、この記憶された
計数値を垂直方向のアドレスとして、映像記憶手段に映
像信号を書込むことにより、画像の拡大又は縮小を行
う。
ル映像信号を記憶する映像記憶手段と、映像信号に含ま
れる垂直同期信号と位相が合い、且つ垂直同期信号の任
意に設定された整数倍の信号を生成する手段と、この整
数倍の信号を計数する垂直アドレスカウンタと、垂直ア
ドレスカウンタの計数値を映像信号に含まれる水平同期
信号に同期して記憶する手段とを備え、この記憶された
計数値を垂直方向のアドレスとして、映像記憶手段に映
像信号を書込むことにより、画像の拡大又は縮小を行
う。
この発明の更に他の態様に係る映像処理装置は、ディ
ジタル映像信号を記憶する映像記憶手段と、映像信号に
含まれる垂直同期信号と位相が合い、且つ垂直同期信号
の任意に設定された整数倍の信号を生成する手段と、こ
の整数倍の信号を計数する垂直アドレスカウンタと、垂
直アドレスカウンタの計数値を映像信号に含まれる水平
同期信号に同期して記憶する手段とを備え、この記憶さ
れた計数値を垂直方向のアドレスとして、映像記憶手段
から映像信号を読み出すことにより、画像の拡大又は縮
小を行う。
ジタル映像信号を記憶する映像記憶手段と、映像信号に
含まれる垂直同期信号と位相が合い、且つ垂直同期信号
の任意に設定された整数倍の信号を生成する手段と、こ
の整数倍の信号を計数する垂直アドレスカウンタと、垂
直アドレスカウンタの計数値を映像信号に含まれる水平
同期信号に同期して記憶する手段とを備え、この記憶さ
れた計数値を垂直方向のアドレスとして、映像記憶手段
から映像信号を読み出すことにより、画像の拡大又は縮
小を行う。
従って、この発明によれば、映像記憶部のクロック周
波数をPLL回路又はそれに相当する回路を用いて調整す
るようにしたので、非常に安価で安定した特性が得ら
れ、また、複合映像信号の周波数に影響されることがな
いため、多種類の複合映像信号にも対応できる。
波数をPLL回路又はそれに相当する回路を用いて調整す
るようにしたので、非常に安価で安定した特性が得ら
れ、また、複合映像信号の周波数に影響されることがな
いため、多種類の複合映像信号にも対応できる。
更に、映像の拡大及び縮小が外部CPU、パソコン等で
調整が容易にできるため、今後のデジタル映像分野では
極めて有用である。
調整が容易にできるため、今後のデジタル映像分野では
極めて有用である。
また、映像記憶部を書き込み用としての映像デジタイ
ズ、読み込み用としての映像表示等、容易に実用できる
ものであり今後、普及される映像パソコン、インテリジ
ェント端末等の映像処理回路に必要不可欠な発明であ
る。
ズ、読み込み用としての映像表示等、容易に実用できる
ものであり今後、普及される映像パソコン、インテリジ
ェント端末等の映像処理回路に必要不可欠な発明であ
る。
［図面の簡単な説明］ 第１図は本発明の映像処理回路のブロック図、第２図
は第１図に示した映像処理回路の動作を示すタイミング
チャート、第３図（ａ）（ｂ）は映像記憶部と映像との
関係を示した説明図、第４図は従来の映像処理回路のブ
ロック図である。
は第１図に示した映像処理回路の動作を示すタイミング
チャート、第３図（ａ）（ｂ）は映像記憶部と映像との
関係を示した説明図、第４図は従来の映像処理回路のブ
ロック図である。
［発明を実施するための最良の形態］ この発明の実施例を添付図面を参照して詳細に説明す
る。
る。
第１図は本発明の一実施例に係る映像処理回路のブロ
ック図である。図において、（11）は複合映像信号CSか
ら垂直同期信号VSと水平同期信号HSとを分離する同期信
号分離器である。（12）はPLL回路であり、位相比較器
（13）、ローパスフィルタ（14）及びVCO（15）を内蔵
している。（16）は分周器、（17）は記憶部である。
（18）は垂直アドレスカウンタ、（19）は垂直アドレス
記憶部であり、（20）は映像記憶部である。（21）は外
部CPU又はパソコン（以下単にCPUという）であり、（2
2）はCPUバスである。
ック図である。図において、（11）は複合映像信号CSか
ら垂直同期信号VSと水平同期信号HSとを分離する同期信
号分離器である。（12）はPLL回路であり、位相比較器
（13）、ローパスフィルタ（14）及びVCO（15）を内蔵
している。（16）は分周器、（17）は記憶部である。
（18）は垂直アドレスカウンタ、（19）は垂直アドレス
記憶部であり、（20）は映像記憶部である。（21）は外
部CPU又はパソコン（以下単にCPUという）であり、（2
2）はCPUバスである。
次に、以上のように構成された映像処理回路の動作を
説明する。ここでは、CPU（21）からCPUバス（22）を介
して記憶部（17）に或る値、例えばＡ値を記憶した場合
の例を説明する。
説明する。ここでは、CPU（21）からCPUバス（22）を介
して記憶部（17）に或る値、例えばＡ値を記憶した場合
の例を説明する。
まず、複合映像信号CSが同期信号分離器（11）に入力
し、ここで同期分離された垂直同期信号VSがPLL回路（1
2）の位相比較入力Ａに入る。また、このとき、垂直同
期信号VSが映像記憶部（20）の垂直アドレスカウンタ
（18）及び垂直アドレス記憶部（19）をリセットさせ、
更に記憶部（17）に記憶されたＡ値を分周器（16）に読
み込ませる。
し、ここで同期分離された垂直同期信号VSがPLL回路（1
2）の位相比較入力Ａに入る。また、このとき、垂直同
期信号VSが映像記憶部（20）の垂直アドレスカウンタ
（18）及び垂直アドレス記憶部（19）をリセットさせ、
更に記憶部（17）に記憶されたＡ値を分周器（16）に読
み込ませる。
次に、PLL回路（12）に内蔵されているVCO（15）から
出力されるクロック信号CKは、同期信号分離器（11）で
周期分離された水平同期信号HSに関係なく、垂直アドレ
スカウンタ（18）をカウントアップさせる。また、分周
器（16）では、クロック信号CKが入力する度に、読込ま
れたＡ値をカウントアップしていく。分周器（16）がＡ
値までカウントアップすると、分周器（16）からキャリ
ア信号が発生し、PLL回路（12）の位相比較入力Ｂへ送
られる。
出力されるクロック信号CKは、同期信号分離器（11）で
周期分離された水平同期信号HSに関係なく、垂直アドレ
スカウンタ（18）をカウントアップさせる。また、分周
器（16）では、クロック信号CKが入力する度に、読込ま
れたＡ値をカウントアップしていく。分周器（16）がＡ
値までカウントアップすると、分周器（16）からキャリ
ア信号が発生し、PLL回路（12）の位相比較入力Ｂへ送
られる。
そこで、位相比較器（13）は位相比較入力Ａと位相比
較入力Ｂとの位相差を求め、その位相差がローパスフィ
ルタ（14）に送られて、電圧変換される。VCO（15）で
はその変換された電圧に応じてクロック周波数が変わ
り、位相比較入力Ａと位相比較入力Ｂとの位相差が極小
となる、一般的にロック状態となるまで繰り返される。
較入力Ｂとの位相差を求め、その位相差がローパスフィ
ルタ（14）に送られて、電圧変換される。VCO（15）で
はその変換された電圧に応じてクロック周波数が変わ
り、位相比較入力Ａと位相比較入力Ｂとの位相差が極小
となる、一般的にロック状態となるまで繰り返される。
そして、このロック状態で得られた垂直同期期間中
に、記憶部（17）に記憶されたＡ値、即ち垂直解像度分
の情報に従って映像記憶部（20）からの読み出し、又映
像記憶部（20）への書き込みがなされる。
に、記憶部（17）に記憶されたＡ値、即ち垂直解像度分
の情報に従って映像記憶部（20）からの読み出し、又映
像記憶部（20）への書き込みがなされる。
また、分周器（16）を単なるアップカウンタとして、
記憶部（17）からの値と比較させて一致したら得られる
信号を分周器（16）から出力されるキャリア信号として
用いることも可能である。
記憶部（17）からの値と比較させて一致したら得られる
信号を分周器（16）から出力されるキャリア信号として
用いることも可能である。
第２図はPLL回路（12）がロック状態となってから映
像記憶部（20）をアクセスするときの動作を示すタイム
チャートであり、以下このタイムチャートに基づいてそ
の動作説明をする。
像記憶部（20）をアクセスするときの動作を示すタイム
チャートであり、以下このタイムチャートに基づいてそ
の動作説明をする。
まず、垂直同期信号VSの立下りにより分周器（16）及
び垂直アドレスカウンタ（18）がリセットされ、垂直同
期信号VSがその立上りのタイミングでPLL回路（12）の
位相比較入力Ａに入力される。また、VCO（15）から送
られるVCO信号を分周器（16）により分周させた位相比
較信号PCがPLL部（12）の位相比較入力Ｂに送られる。
垂直同期信号VSの立上りと位相比較信号PCの立上りとが
入力されている状態は、PLL回路（12）のロック状態が
行われていることを示す。
び垂直アドレスカウンタ（18）がリセットされ、垂直同
期信号VSがその立上りのタイミングでPLL回路（12）の
位相比較入力Ａに入力される。また、VCO（15）から送
られるVCO信号を分周器（16）により分周させた位相比
較信号PCがPLL部（12）の位相比較入力Ｂに送られる。
垂直同期信号VSの立上りと位相比較信号PCの立上りとが
入力されている状態は、PLL回路（12）のロック状態が
行われていることを示す。
そこで、VCO信号の立上りにより垂直アドレスカウン
タ（18）が水平同期信号HSに非同期にカウントアップさ
れる。しかし、この状態では垂直アドレスカウンタ（1
8）はカウントアップのみであり、水平同期信号HSの立
下りによって垂直アドレスカウンタ（18）のカウント値
が垂直アドレス記憶部（19）に記憶され、その垂直アド
レスに基づいて映像記憶部（20）のデータ部に対して映
像データの書き込み、又は映像データの読み出しが行な
われる。
タ（18）が水平同期信号HSに非同期にカウントアップさ
れる。しかし、この状態では垂直アドレスカウンタ（1
8）はカウントアップのみであり、水平同期信号HSの立
下りによって垂直アドレスカウンタ（18）のカウント値
が垂直アドレス記憶部（19）に記憶され、その垂直アド
レスに基づいて映像記憶部（20）のデータ部に対して映
像データの書き込み、又は映像データの読み出しが行な
われる。
なお、第２図の各信号の立上り及び立下りのタイミン
グは一例にすぎず、この例に限定されるものではなく、
適用される素子の特性に応じて適宜異なったものになる
ことはいうまでもない。
グは一例にすぎず、この例に限定されるものではなく、
適用される素子の特性に応じて適宜異なったものになる
ことはいうまでもない。
ところで、この記憶部（17）のＡ値を変えることによ
りPLL回路（12）の出力周波数、即ちVCO信号の周波数が
変わり、従って垂直アドレスカウンタ（18）のカウント
値も変わるので、映像記憶部（20）をアクセスする際の
垂直方向の間引きの間隔が任意に調整できる。このた
め、映像信号を垂直方向に任意に拡大又は縮小すること
ができる。
りPLL回路（12）の出力周波数、即ちVCO信号の周波数が
変わり、従って垂直アドレスカウンタ（18）のカウント
値も変わるので、映像記憶部（20）をアクセスする際の
垂直方向の間引きの間隔が任意に調整できる。このた
め、映像信号を垂直方向に任意に拡大又は縮小すること
ができる。
第３図はその説明図であり、ここで同図（ａ）は映像
記憶部（20）の映像データの内容を示しているものとす
る。例えば、VCO信号の周波数が水平同期信号HSの２倍
になるように設定すると、同図（ａ）の映像記憶部（2
0）の垂直方向の映像データを１つおきに読み出すこと
になる。このため、同図（ｂ）に示すように、垂直方向
に１ラインずつ間引きされた映像データが得られ、これ
により垂直方向に1/2に縮小された映像が得られる。
記憶部（20）の映像データの内容を示しているものとす
る。例えば、VCO信号の周波数が水平同期信号HSの２倍
になるように設定すると、同図（ａ）の映像記憶部（2
0）の垂直方向の映像データを１つおきに読み出すこと
になる。このため、同図（ｂ）に示すように、垂直方向
に１ラインずつ間引きされた映像データが得られ、これ
により垂直方向に1/2に縮小された映像が得られる。
また、２倍に拡大された映像を得るには、VCO信号の
周波数が水平同期信号HSの1/2になるように設定する
と、垂直方向に隣接して同一の映像データが得られ、こ
れにより垂直方向に２倍に拡大された映像が得られる。
この場合は上記とは反対に、第３図（ｂ）が映像記憶部
（20）の映像データの内容で、同図（ａ）が読み出され
た映像となる。
周波数が水平同期信号HSの1/2になるように設定する
と、垂直方向に隣接して同一の映像データが得られ、こ
れにより垂直方向に２倍に拡大された映像が得られる。
この場合は上記とは反対に、第３図（ｂ）が映像記憶部
（20）の映像データの内容で、同図（ａ）が読み出され
た映像となる。
また、第３図（ｂ）が映像信号の内容を示した場合で
あって、映像を垂直方向に1/2に縮小して映像記憶部（2
0）に書き込む場合には、VCO信号の周波数を水平同期信
号HSの２倍になるように設定する。映像信号を垂直アド
レスの１つおきに読み出すことにより、垂直方向の映像
データが間引かれて、垂直方向に1/2倍に縮小され、同
図（ａ）に示されるような映像データが映像記憶部（2
0）に書き込まれることになる。
あって、映像を垂直方向に1/2に縮小して映像記憶部（2
0）に書き込む場合には、VCO信号の周波数を水平同期信
号HSの２倍になるように設定する。映像信号を垂直アド
レスの１つおきに読み出すことにより、垂直方向の映像
データが間引かれて、垂直方向に1/2倍に縮小され、同
図（ａ）に示されるような映像データが映像記憶部（2
0）に書き込まれることになる。
なお、映像の垂直方向の解像度を規定するVCO信号の
周波数は、記憶部（17）に記憶するＡ値により任意に設
定することができ、このため、映像の垂直方向の任意の
拡大、縮小が自由にできる。
周波数は、記憶部（17）に記憶するＡ値により任意に設
定することができ、このため、映像の垂直方向の任意の
拡大、縮小が自由にできる。
［産業上の利用可能性］ この発明は映像記憶部を書き込み用としての映像デジ
タイズ、読み込み用としての映像表示等に適用できるも
のであり、今後、普及される映像パソコン、インテリジ
ェント端末等の映像処理回路に必要不可欠なものであ
る。
タイズ、読み込み用としての映像表示等に適用できるも
のであり、今後、普及される映像パソコン、インテリジ
ェント端末等の映像処理回路に必要不可欠なものであ
る。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 3/223 Ｈ０４Ｎ 3/223 5/04 5/04 Ｚ
Claims (5)
- 【請求項１】映像信号の垂直同期信号が一方の位相比較
入力に入力されるPLL回路と、 該PLL回路のVCO信号出力端子が入力端子に接続され、出
力端子は該PLL回路の他方の位相比較入力端子に接続さ
れ、任意の分周比率Ｎを設定可能に構成され、VCO信号
を1/N分周する分周器と、 前記PLL回路のVCO信号を計数する垂直アドレスカウンタ
と、 前記垂直アドレスカウンタの計数値を水平同期信号の入
力に同期して記憶する垂直アドレス記憶部とを備え、 該垂直アドレス記憶部に記憶された計数値を垂直方向の
アドレスとして映像記憶手段の読み出し又は書き込みを
させることにより、該垂直アドレスカウンタの更新周期
と該垂直アドレス記憶部の更新周期との違いに応じて垂
直方向の拡大又は縮小を行うことを特徴とする映像処理
装置。 - 【請求項２】前記分周比率Ｎを記憶する記憶部が前記分
周器に設けられていることを特徴とする請求の範囲第１
項記載の映像処理回路。 - 【請求項３】前記分周比率Ｎの記憶部は、外部の情報処
理機器により書き込める構造を有することを特徴とする
請求の範囲第２項記載の映像処理回路。 - 【請求項４】ディジタル映像信号を記憶する映像記憶手
段と、 前記映像信号に含まれる垂直同期信号と位相が合い、且
つ前記垂直同期信号の任意に設定された整数倍の信号を
生成する手段と、 該整数倍の信号を計数する垂直アドレスカウンタと、 該垂直アドレスカウンタの計数値を前記映像信号に含ま
れる水平同期信号に同期して記憶する手段とを備え、 この記憶された計数値を垂直方向のアドレスとして、前
記映像記憶手段に前記映像信号を書込むことにより、画
像の拡大又は縮小を行うことを特徴とする映像処理装
置。 - 【請求項５】ディジタル映像信号を記憶する映像記憶手
段と、 前記映像信号に含まれる垂直同期信号と位相が合い、且
つ前記垂直同期信号の任意に設定された整数倍の信号を
生成する手段と、 該整数倍の信号を計数する垂直アドレスカウンタと、 該垂直アドレスカウンタの計数値を前記映像信号に含ま
れる水平同期信号に同期して記憶する手段とを備え、 この記憶された計数値を垂直方向のアドレスとして、前
記映像記憶手段から前記映像信号を読み出すことによ
り、画像の拡大又は縮小を行うことを特徴とする映像処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1507268A JP2600410B2 (ja) | 1988-07-14 | 1989-07-03 | 映像処理回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-176037 | 1988-07-14 | ||
| JP17603788 | 1988-07-14 | ||
| JP1507268A JP2600410B2 (ja) | 1988-07-14 | 1989-07-03 | 映像処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2600410B2 true JP2600410B2 (ja) | 1997-04-16 |
Family
ID=26497114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1507268A Expired - Lifetime JP2600410B2 (ja) | 1988-07-14 | 1989-07-03 | 映像処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600410B2 (ja) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768979A (en) * | 1980-10-16 | 1982-04-27 | Toshiba Corp | Liquid crystl television disolay device |
| JPS57185082A (en) * | 1981-05-09 | 1982-11-15 | Sanyo Electric Co | Magnified display method for video display unit |
| JPS598076A (ja) * | 1982-07-06 | 1984-01-17 | Ricoh Co Ltd | 画像縮小拡大装置 |
| JPS59186892U (ja) * | 1983-05-28 | 1984-12-11 | 日本電気株式会社 | パラメ−タ方式デイスプレイ回路 |
| JPS60206283A (ja) * | 1984-03-30 | 1985-10-17 | Pioneer Electronic Corp | ビデオフオ−マツトデ−タ同期回路 |
| JPS60254078A (ja) * | 1984-05-30 | 1985-12-14 | 三菱電機株式会社 | 画像表示装置 |
| JPS61130989A (ja) * | 1984-11-30 | 1986-06-18 | 株式会社東芝 | Ｘ線画像処理装置 |
| JPS61248082A (ja) * | 1985-04-25 | 1986-11-05 | 株式会社ピーエフユー | デイスプレイ制御方式 |
-
1989
- 1989-07-03 JP JP1507268A patent/JP2600410B2/ja not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768979A (en) * | 1980-10-16 | 1982-04-27 | Toshiba Corp | Liquid crystl television disolay device |
| JPS57185082A (en) * | 1981-05-09 | 1982-11-15 | Sanyo Electric Co | Magnified display method for video display unit |
| JPS598076A (ja) * | 1982-07-06 | 1984-01-17 | Ricoh Co Ltd | 画像縮小拡大装置 |
| JPS59186892U (ja) * | 1983-05-28 | 1984-12-11 | 日本電気株式会社 | パラメ−タ方式デイスプレイ回路 |
| JPS60206283A (ja) * | 1984-03-30 | 1985-10-17 | Pioneer Electronic Corp | ビデオフオ−マツトデ−タ同期回路 |
| JPS60254078A (ja) * | 1984-05-30 | 1985-12-14 | 三菱電機株式会社 | 画像表示装置 |
| JPS61130989A (ja) * | 1984-11-30 | 1986-06-18 | 株式会社東芝 | Ｘ線画像処理装置 |
| JPS61248082A (ja) * | 1985-04-25 | 1986-11-05 | 株式会社ピーエフユー | デイスプレイ制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10153989A (ja) | ドットクロック回路 | |
| US5068731A (en) | Video image enlargement and reduction system and method | |
| US5602565A (en) | Method and apparatus for displaying video image | |
| JP2600410B2 (ja) | 映像処理回路 | |
| JPH0723330A (ja) | ビデオ信号の時間スケーリング装置 | |
| JPS6323189A (ja) | 記号発生回路 | |
| US20030112371A1 (en) | Apparatus and method for generating clock signal | |
| JPH0546134A (ja) | 映像表示装置 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JP2861901B2 (ja) | クロック位相同期回路 | |
| KR930005811B1 (ko) | 표시제어장치 및 이를 집적화한 반도체 집적회로장치 | |
| JPS62198287A (ja) | 映像信号の変換回路 | |
| JPH07118007B2 (ja) | 画像処理装置 | |
| JPH0214618A (ja) | デジタルｐｌｌ回路 | |
| JPH0580736A (ja) | キヤラクタジエネレータ | |
| JPS5961879A (ja) | フイ−ルドメモリ読み出し制御回路 | |
| JP3049716B2 (ja) | 時間軸補正回路 | |
| JPS585785A (ja) | 表示制御回路 | |
| JPH0693762B2 (ja) | 走査周波数変換装置 | |
| JPS61124982A (ja) | パタ−ン拡大方法 | |
| JPH0771243B2 (ja) | アドレス信号発生回路 | |
| JP2002341851A (ja) | 表示デバイス制御装置 | |
| JPH05236434A (ja) | ビデオ走査周波数変換装置 | |
| JPH01230094A (ja) | 映像信号の判別回路 | |
| JPH01137345A (ja) | ラスターアドレス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 13 |