Nothing Special   »   [go: up one dir, main page]

JP2688100B2 - Semiconductor mounting substrate and manufacturing method thereof - Google Patents

Semiconductor mounting substrate and manufacturing method thereof

Info

Publication number
JP2688100B2
JP2688100B2 JP2012712A JP1271290A JP2688100B2 JP 2688100 B2 JP2688100 B2 JP 2688100B2 JP 2012712 A JP2012712 A JP 2012712A JP 1271290 A JP1271290 A JP 1271290A JP 2688100 B2 JP2688100 B2 JP 2688100B2
Authority
JP
Japan
Prior art keywords
lead frame
adhesive layer
conductor circuit
conductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2012712A
Other languages
Japanese (ja)
Other versions
JPH03218659A (en
Inventor
亮 榎本
元雄 浅井
芳和 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2012712A priority Critical patent/JP2688100B2/en
Priority to US07/663,933 priority patent/US5175060A/en
Priority to PCT/JP1990/000851 priority patent/WO1993017457A1/en
Publication of JPH03218659A publication Critical patent/JPH03218659A/en
Application granted granted Critical
Publication of JP2688100B2 publication Critical patent/JP2688100B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体搭載用基板に関し、特に高密度、多
端子パッケージを安価に提供するために利用される半導
体搭載用基板に関するものである。
Description: TECHNICAL FIELD The present invention relates to a semiconductor mounting substrate, and more particularly to a semiconductor mounting substrate used to provide a high-density, multi-terminal package at low cost.

〔従来技術〕(Prior art)

近年、電子工業の進歩に伴い、電子機器に対する要望
は、より小型化および、より高速化へと向かっている。
こうした傾向に伴い、核半導体部品は出入力端子数が大
幅に増加しているのが実情である。従って、最近ではこ
の半導体部品はプリント配線板との接続は重要な課題と
なっている。
In recent years, with the progress of the electronic industry, the demand for electronic devices has been toward smaller size and higher speed.
Along with this trend, the number of input / output terminals of nuclear semiconductor components has increased significantly. Therefore, recently, connection of this semiconductor component to a printed wiring board has become an important issue.

従来、出入力端子数が多い半導体部品とプリント配線
板との接続は、パッケージを介して行っている。このよ
うなパッケージは、半導体部品を1つだけ搭載するシン
グルチップタイプのパッケージが代表的である。
Conventionally, a semiconductor component having a large number of input / output terminals and a printed wiring board are connected via a package. A typical such package is a single chip type package in which only one semiconductor component is mounted.

例えば、PGA(Pin Grid Array)タイプは、半導体部
品を、所定の配列にて配置した多数の導体ピンと、基板
に形成した導体回路とを使って接続する形式のものであ
り、TAB(Tape Automated Bonding)タイプは、基板上
に形成した導体回路の一部として形成されるフィンガー
リードと、電子回路部品とを熱圧着により接続し、そし
て樹脂にてポッティングして封止する形式のものであ
り、そしてQFP(Quater Flat Package)タイプは、リー
ドフレームと半導体部品とをワイヤーボンディングによ
り接続し、トランスファーモールドを施してなる形式の
ものである。
For example, the PGA (Pin Grid Array) type is a type in which semiconductor parts are connected by using a large number of conductor pins arranged in a predetermined array and conductor circuits formed on a substrate, and TAB (Tape Automated Bonding) ) Type is a form in which a finger lead formed as a part of a conductor circuit formed on a substrate and an electronic circuit component are connected by thermocompression bonding, and potted with a resin for sealing. The QFP (Quater Flat Package) type is a type in which a lead frame and a semiconductor component are connected by wire bonding and transfer molding is performed.

しかしながら、前記PGAパッケージは、導体ピンの間
隔に下限があるため、高密度化に限界があった。また、
前記TABタイプのパッケージは、フィンガーリードと半
導体部品を熱圧着する際に特別な実装機が必要であり、
生産コストが上がってしまう。さらに一般的な前記QFP
タイプのパッケージは、微細なパターンを構成すること
が困難であり、高密度化に対して限界があった。
However, in the PGA package, there is a lower limit to the distance between the conductor pins, and thus there is a limit to the increase in density. Also,
The TAB type package requires a special mounting machine when thermocompression bonding the finger leads and semiconductor components,
The production cost will increase. More general said QFP
It is difficult for the type package to form a fine pattern, and there is a limit to high density.

すなわち、出・入力端子数の多い部品を搭載すると
き、一般に、リードフレームには微細なパターンを構成
しなければならない。ところが、リードフレームは、あ
る程度の強度が必要であり、通常150μm程度の厚みを
有している。従って、これをエッチングして微細パター
ンとするのは極めて困難であった。
That is, when mounting a component having a large number of output / input terminals, it is generally necessary to form a fine pattern on the lead frame. However, the lead frame needs to have some strength, and usually has a thickness of about 150 μm. Therefore, it was extremely difficult to etch this into a fine pattern.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

このような実情に鑑み、従来、上記QFPを改良する幾
つかの技術が提案されてる。すなわち、半導体部品とリ
ードフレームとを、微細な導体回路が形成された基板に
て接続してなるパッケージの改良として、 導体回路が形成された基板とリードフレームとを、ワ
イヤーボンディングにより電気的に接続し、さらに導体
回路と半導体部品とをワイヤーボンディングにより接続
し、その後トランスファーモールドを施してなるもの、 導体回路が形成された基板とリードフレームとを、ス
ルーホールにより電気的に接続し、導体回路と半導体部
品とをワイヤーボンディングにより接続し、その後トラ
ンスファーモールドを施してなるもの、 などが提案されている。
In view of such a situation, conventionally, some techniques for improving the above QFP have been proposed. That is, as an improvement of a package in which a semiconductor component and a lead frame are connected by a substrate on which a fine conductor circuit is formed, a substrate on which a conductor circuit is formed and a lead frame are electrically connected by wire bonding. Then, the conductor circuit and the semiconductor component are connected by wire bonding, and then transfer molding is performed.The substrate on which the conductor circuit is formed and the lead frame are electrically connected through a through hole to form a conductor circuit. Proposals have been made such as those in which semiconductor components are connected by wire bonding and then transfer molding is performed.

しかしながら、前者のパッケージは、リードフレー
ムと基板上の回路の接続をワイヤーボンディングにより
行っているため、接続信頼性に欠けるなどの問題点があ
った。一方、後者のパッケージは、リードフレームと
基板上の回路の接続をスルーホールにより行うため、高
い接続信頼性が得られるが、製造工程が非常に複雑であ
るという問題点があった。さらに、これらの改良による
各パッケージは、いずれも基板とリードフレームとを組
み合わせて製造されることから、コストが高くなるとい
う欠点もあった。
However, the former package has problems such as lack of connection reliability because the lead frame and the circuit on the substrate are connected by wire bonding. On the other hand, in the latter package, since the lead frame and the circuit on the substrate are connected by through holes, high connection reliability can be obtained, but there is a problem that the manufacturing process is very complicated. Further, each of the packages obtained by these improvements has a drawback that the cost is high because each package is manufactured by combining the substrate and the lead frame.

本発明の目的は、多端子半導体部品をプリント配線板
に実装する場合に、高い信頼性のもとに、高密度に実装
するためのパッケージを構成する半導体搭載用基板を提
供すること、およびその半導体搭載用基板を安価に供給
できる技術を確立することにある。
An object of the present invention is to provide a semiconductor mounting substrate that constitutes a package for high-density mounting with high reliability when mounting a multi-terminal semiconductor component on a printed wiring board, and The purpose is to establish a technology that enables inexpensive supply of semiconductor mounting substrates.

〔課題を解決するための手段〕[Means for Solving the Problems]

上記目的を実現するべく鋭意研究した結果、本発明者
らは、ダイパッドを具えるリードフームに着目し、この
リードフレームにアディティブ法により導体回路を形成
し、この導体回路と該リードフレームのリードとを、め
っき導体により接続すれば、上述の課題が解決できるこ
とを知見し、ここに本発明を完成した。
As a result of earnest research to realize the above object, the present inventors focused their attention on a lead frame provided with a die pad, formed a conductor circuit on this lead frame by an additive method, and formed this conductor circuit and the lead of the lead frame. It was found that the above problems can be solved by connecting with a plated conductor, and the present invention has been completed here.

すなわち本発明は、リードフレームのリードとダイパ
ッドとの間の隙間,各リード間の隙間およびこのリード
フレームの表面上のうちのいずれか少なくとも一ケ所
に、絶縁材を配置し、この絶縁材を配置した状態にある
リードフレームの少なくとも一部に接着剤層を設け、そ
の接着剤層を介して、アディティブ法により形成される
導体回路を設け、かつその導体回路と前記リードとを、
めっき導体にて接続したことを特徴とする半導体搭載用
基板を提案する。
That is, according to the present invention, an insulating material is arranged in at least one of the gap between the lead of the lead frame and the die pad, the gap between the leads and the surface of the lead frame, and the insulating material is arranged. An adhesive layer is provided on at least a part of the lead frame in the above state, a conductor circuit formed by an additive method is provided through the adhesive layer, and the conductor circuit and the lead are provided,
We propose a semiconductor mounting substrate that is connected by a plated conductor.

そして少なくともリードフレームと導体回路とを設け
てなる半導体搭載用基板を製造するに当っては、少なく
とも、下記の3工程:すなわち、 (a)リードフレームのリードとダイパッドの間の隙
間,各リード間の隙間および該リードフレーム表面のう
ちのいずれか少なくとも1ケ所に絶縁材を充填または形
成する工程、 (b)絶縁材を配置した状態にあるリードフレームの少
なくとも一部に接着剤層を形成する工程、 (c)上記接着剤層を介してアディティブ法により、め
っき導体回路を形成し、かつその導体回路とリードフレ
ームのリードとを連続的に一体形成するか、別に接続導
体を介して接続する工程、 を経て製造することを特徴とする半導体搭載用基板の製
造方法について提案する。
In manufacturing a semiconductor mounting substrate having at least a lead frame and a conductor circuit, at least the following three steps are performed: (a) a gap between the lead frame lead and die pad, and a space between the leads. Filling or forming an insulating material in at least one of the gap and the surface of the lead frame, and (b) forming an adhesive layer on at least a part of the lead frame in which the insulating material is arranged. (C) a step of forming a plated conductor circuit by the additive method via the adhesive layer and continuously forming the conductor circuit and the lead of the lead frame integrally or separately connecting via a connecting conductor We propose a method for manufacturing a semiconductor mounting substrate, which is characterized by being manufactured through the following steps.

なお、本発明においてリードフレームとは、リードと
ダイパッドからなるものいう。かかるダイパッドは、そ
の上に半導体部品を直接あるいは間接に搭載する部分を
言う。このダイパッドは、直接搭載する場合には放熱体
として働き、また間接的に搭載する場合には補強材とし
ての役割を持つものである。
In the present invention, the lead frame means a lead and a die pad. The die pad is a portion on which a semiconductor component is directly or indirectly mounted. The die pad functions as a heat radiator when directly mounted, and has a role as a reinforcing material when indirectly mounted.

前記導体回路については、リードとの接続に当って
は、めっき導体として一体に形成されることが望まし
い。
It is preferable that the conductor circuit is integrally formed as a plated conductor when connecting to the lead.

前記絶縁材層および接着剤層は、少なくともそのいず
れか一方が、スクリーン印刷により、形成されることが
望ましい。
At least one of the insulating material layer and the adhesive layer is preferably formed by screen printing.

また、前記接着剤層は、酸化剤に対して可溶性の耐熱
性微粉末が、酸化材に対して難溶性の耐熱性樹脂中に分
散されてなるものであって、めっき導体回路が形成され
た面は、酸化剤による粗化処理によって粗化面となって
いることが好適である。
Further, the adhesive layer is made of a heat-resistant fine powder soluble in an oxidant dispersed in a heat-resistant resin that is hardly soluble in an oxidant, and a plated conductor circuit is formed. The surface is preferably a roughened surface by roughening treatment with an oxidizing agent.

〔作用〕[Action]

本発明の半導体搭載用基板は、リードフレームのリー
ドとダイパッドとの間の隙間、各リード間の隙間および
該リードフレームの表面上のうちの少なくとも一ケ所以
上に、絶縁材を充填もしくはリードフレーム表面の少な
くとも一部を覆うように形成する。このようにリードフ
レームの所定個所に絶縁材を設ける理由は、各リードと
ダイパッドを一体化して、基板を補強することととも
に、各リード間およびリードとダイパッド間を確実に絶
縁するためである。
The semiconductor mounting substrate of the present invention is filled with an insulating material in at least one or more of the gap between the lead of the lead frame and the die pad, the gap between the leads and the surface of the lead frame or the surface of the lead frame. Is formed so as to cover at least a part thereof. The reason why the insulating material is provided at a predetermined portion of the lead frame is to integrate the leads and the die pad to reinforce the substrate and to reliably insulate the leads and the leads and the die pad from each other.

絶縁材層としては、ビスフェノールA型エポキシ樹
脂、フェノールノボラックエポキシ樹脂、クレゾールノ
ボラックエポキシ樹脂などの熱硬化性耐熱性樹脂が好適
である。
As the insulating material layer, a thermosetting heat resistant resin such as a bisphenol A type epoxy resin, a phenol novolac epoxy resin, or a cresol novolac epoxy resin is suitable.

この発明の特徴の1つは、前記絶縁材を配置した状態
にあるリードフレームの少なくとも一部に接着剤層を形
成し、この接着剤層を介してアディティブ法によって導
体回路を形成し、かつ、かかる導体回路と前記リードと
を、めっき法により連続した一体化のものとして、もし
くは別の、やはりめっきにより形成される接続導体を介
して接続されるようにした点にある。
One of the features of the present invention is that an adhesive layer is formed on at least a part of the lead frame in which the insulating material is arranged, and a conductor circuit is formed by an additive method through the adhesive layer, and The point is that the conductor circuit and the lead are connected integrally by a plating method or via another connecting conductor which is also formed by plating.

なお、上記の絶縁材を配置した状態にあるリードフレ
ームとは、リード,ダイパッドおよび絶縁材からなるも
ののことである。従って、前記絶縁材を配置した状態に
あるリードフレームの少なくとも一部の中には、絶縁材
層のみからなる部分、つまり絶縁材の表面の他、該絶縁
材の内部をも含み、例えばバイアホールやスルーホール
を介して内層回路を形成するような場合も含まれる。
The lead frame in which the above-mentioned insulating material is arranged is composed of the lead, the die pad and the insulating material. Therefore, in at least a part of the lead frame in which the insulating material is arranged, not only the part consisting of the insulating material layer, that is, the surface of the insulating material, but also the inside of the insulating material is included. It also includes a case where the inner layer circuit is formed through the through hole.

また、アディティブ法により、接着剤層を介して導体
回路を形成することとした理由は、第1に、このような
方法によれば、ファインパターンの導体回路を形成し易
いからである。第2に、前記接着剤層に対して形成され
た導体回路とリードフレームのリードとの接続が、めっ
きによって形成された導体回路で接続されるため、極め
て高い信頼性を得ることができるからである。
The reason for forming the conductor circuit via the adhesive layer by the additive method is firstly that such a method facilitates formation of a fine-patterned conductor circuit. Secondly, since the conductor circuit formed on the adhesive layer and the lead of the lead frame are connected by the conductor circuit formed by plating, extremely high reliability can be obtained. is there.

なお、本発明においては、前記接着剤を介して形成さ
れた導体回路と、その接着剤層とリードフレームとの間
にかけて形成されている導体回路とが、めっき導体とし
て一体に形成されていることが望ましい。それは工程が
より簡単になり、接続信頼性がより一層向上するからで
ある。
In the present invention, the conductor circuit formed via the adhesive and the conductor circuit formed between the adhesive layer and the lead frame are integrally formed as a plated conductor. Is desirable. This is because the process is simpler and the connection reliability is further improved.

したがって、予め接着剤層を介して形成した導体回路
に対し、この導体回路とリードフレームとを繋ぐ接続回
路の如きを、その後に、例えばめっき方法によって形成
して接続する態様も本発明の一実施態様であると言え
る。
Therefore, a mode in which a conductor circuit such as a connecting circuit that connects the conductor circuit and the lead frame is subsequently formed by a plating method and connected to a conductor circuit previously formed via an adhesive layer is also an embodiment of the present invention. It can be said that it is an aspect.

前記めっき導体とは、めっきにより形成される導体層
あるいは、導体被膜のことである。
The plated conductor is a conductor layer or a conductor film formed by plating.

なお、このような半導体搭載用基板は、シングルチッ
プ、マルチチップ型いずれの形態にも適用することがで
き、また前記リードフレームは、差し込み型(DIP用)
であっても表面実装型(FP用)であってもよい。
Such a semiconductor mounting substrate can be applied to either a single chip type or a multi-chip type, and the lead frame is a plug type (for DIP).
Or surface mount type (for FP).

なお、本発明において、前記絶縁材層は、前記接着材
に代えて用いてもよい。この場合、リードフレームのリ
ードとダイパッドとの間の隙間や各リード間の隙間には
接着剤層が形成されることになる。もっともこの形式の
方が構造が簡単になるため、より好適である。
In the present invention, the insulating material layer may be used instead of the adhesive material. In this case, an adhesive layer is formed in the gap between the lead of the lead frame and the die pad or the gap between the leads. However, this type is more preferable because it has a simpler structure.

さて、本発明において、アディティブ法によって導体
回路を形成するに当たって用いる前記接着剤層は、酸化
剤に対して可溶性の耐熱性微粉末が、酸化剤に対して難
溶性の耐熱性樹脂中に分散された状態のものであって、
少なくともめっき導体回路が形成された面は、酸化剤に
よる粗化処理によって粗化面となっているものであるこ
とが好ましい。
Now, in the present invention, the adhesive layer used in forming a conductor circuit by the additive method is a heat-resistant fine powder soluble in an oxidizing agent, dispersed in a heat-resistant resin hardly soluble in the oxidizing agent. In the
At least the surface on which the plated conductor circuit is formed is preferably a surface roughened by a roughening treatment with an oxidizing agent.

この接着剤層を構成する接着剤は、酸化剤に対して難
溶性の耐熱性樹脂中に、 (イ)平均粒径2〜10μmの耐熱性樹脂粒子と平均粒径
2μm以下の耐熱性樹脂微粉末との混合物、 (ロ)平均粒径2〜10μm以下の耐熱性樹脂粒子の表面
に平均粒径2μm以下の耐熱性樹脂微粉末を付着させて
なる擬似粒子、または(ハ)平均粒径2μm以下の耐熱
性樹脂微粉末を凝集させて平均粒径2〜10μmの大きさ
とした凝集粒子、 のうちから選ばれるいずれか少なくとも1種の耐熱性粒
子を、 分散したものが好適である。
The adhesive constituting this adhesive layer is composed of (a) heat-resistant resin particles having an average particle diameter of 2 to 10 μm and heat-resistant resin fine particles having an average particle diameter of 2 μm or less Mixture with powder, (b) pseudo particles obtained by adhering heat-resistant resin fine powder having an average particle size of 2 μm or less on the surface of heat-resistant resin particles having an average particle size of 2 to 10 μm, or (c) average particle size 2 μm It is preferable to disperse at least one kind of heat resistant particles selected from the following: agglomerated particles of the heat resistant resin fine powder obtained by aggregating to have an average particle size of 2 to 10 μm.

このような接着剤層を用いる理由は、接着剤層表面を
均一に粗面化するのに好都合だからである。すなわち、
この発明で用いる接着剤の場合、前記耐熱性粒子とマト
リックスを形成する耐熱性樹脂とは、酸化剤に対する溶
解性に大きな差異が生ずるようになっているため、酸化
剤で処理したとき、接着剤層の表面部分に分散している
耐熱性粒子のみが優先的に溶解除去されるものである。
それ故に、酸化剤で処理したあとの接着剤層の表面は、
除去された耐熱性粒子のために均一に粗化されており、
あとでその表面に形成する導体回路に対する効果的なア
ンカーとして作用する。従って、アディティブ法によっ
て形成するめっき導体回路は、高い密着強度を有し、か
つ信頼性を確保することとなる。
The reason for using such an adhesive layer is that it is convenient for uniformly roughening the surface of the adhesive layer. That is,
In the case of the adhesive used in the present invention, the heat-resistant particles and the heat-resistant resin forming the matrix have a large difference in solubility in an oxidizing agent. Only the heat resistant particles dispersed in the surface portion of the layer are preferentially dissolved and removed.
Therefore, the surface of the adhesive layer after treatment with the oxidant is
Has been uniformly roughened due to the heat-resistant particles removed,
It acts as an effective anchor for the conductor circuit that will be formed on the surface later. Therefore, the plated conductor circuit formed by the additive method has high adhesion strength and ensures reliability.

また、この接着剤層は、リードフレームのダイパッド
とめっき導体回路との絶縁の機能をも有する。好ましい
この接着剤層の厚さは、5〜30μmである。
The adhesive layer also has a function of insulating the die pad of the lead frame from the plated conductor circuit. The preferable thickness of this adhesive layer is 5 to 30 μm.

なお、接着剤中の前記耐熱性粒子は、耐熱性と電気絶
縁性に優れ、酸化剤以外の薬品に対して安定な性質を示
す樹脂を用いる。そして、この樹脂は硬化処理すること
により、耐熱性樹脂液あるいは溶剤に対しては難溶性と
なるが、酸化剤に対しては可溶性となる樹脂を使用す
る。
As the heat-resistant particles in the adhesive, a resin having excellent heat resistance and electrical insulation and having stable properties against chemicals other than the oxidizing agent is used. When this resin is hardened, it becomes sparingly soluble in the heat-resistant resin liquid or solvent, but soluble in the oxidizing agent.

このような耐熱性粒子構成する樹脂としては、例え
ば、エポキシ樹脂、ポリエステル樹脂、ビスマレイミド
ートリアジン樹脂の中から選ばれる何れか少なくとも1
種があり、特にエポキシ樹脂が好適である。
As the resin constituting such heat-resistant particles, for example, at least one selected from an epoxy resin, a polyester resin, and a bismaleimide-triazine resin
There are several species, and epoxy resin is particularly preferable.

上記酸化処理に当たって用いる前記酸化剤としては、
クロム酸、クロム酸塩、過マンガン酸塩、オゾンなどが
使用される。
As the oxidizing agent used in the oxidation treatment,
Chromic acid, chromate, permanganate, ozone, etc. are used.

また、前記接着剤層上および前記リードフレーム上
に、アディティブ法によるめっき導体回路の形成に際し
ては、なるべく段差の少ない形状にすることが好まし
い。許容される段差の厚みとしては、50μm以下が好適
である。どうしても段差の大きい場合にはテーパーを形
成することが望ましい。
Further, when forming a plated conductor circuit on the adhesive layer and the lead frame by the additive method, it is preferable to make the shape as small as possible. The allowable step thickness is preferably 50 μm or less. If the step is unavoidably large, it is desirable to form a taper.

本発明において採用するアディティブ法とは、第1
に、核が付与された接着剤層上に、めっきレジストを形
成した後に、無電解めっきを施すか、その無電解めっき
を行った後にさらに電解めっきを施してから、導体回路
を形成するフルアディティブ法のことである。第2に、
核が付与された接着剤層上の全面に、無電解めっきを施
したのち、もしくは無電解めっきを施した後にさらに電
解めっきを施したのち、エッチングレジストを形成して
からエッチングを行うことによりパターンを形成するセ
ミアディティブ法もこの発明に適用される。
The additive method adopted in the present invention is the first
On the adhesive layer to which nuclei are formed, a plating resist is formed, and then electroless plating is performed, or after the electroless plating is performed, further electrolytic plating is performed, and then a full additive that forms a conductor circuit is formed. It is the law. Second,
By applying electroless plating to the entire surface of the adhesive layer to which nuclei are applied, or after performing electroless plating and further electrolytic plating, a pattern is formed by forming an etching resist and then performing etching. The semi-additive method of forming is also applied to this invention.

なお、本発明においては、リードフレームに対し、前
記接着剤層とは別に、さらに絶縁層を設けて内層回路を
形成し、前記導体回路を多層化することもできる。
In the present invention, an insulating layer may be further provided on the lead frame in addition to the adhesive layer to form an inner layer circuit, and the conductor circuit may be multilayered.

また、前記導体回路をビルドアップ法にて製造して、
内層回路間をバイアホールで接続することもできる。
In addition, the conductor circuit is manufactured by a build-up method,
It is also possible to connect the inner layer circuits with via holes.

前記無電解めっきや電解めっきに用いる金属として
は、金、銀、銅、ニッケルなどから選ばれる少なくとも
1種およびそれらの合金であることが望ましい。とくに
半導体部品と導体回路を金線を用いてワイヤーボンディ
ングによって接続する場合、金線の接続信頼性を向上さ
せるためには、導体回路に銅を用い、その表面にニッケ
ルめっきを施し、さらにその表面に金めっきを施すこと
が望ましい。また、半導体搭載部分には、金めっきを施
しておくことが有利である。
The metal used for the electroless plating or electrolytic plating is preferably at least one selected from gold, silver, copper, nickel and the alloys thereof. In particular, when connecting semiconductor components and conductor circuits by wire bonding using gold wires, in order to improve the connection reliability of gold wires, copper is used for the conductor circuits, the surface of which is nickel-plated, and the surface It is desirable to apply gold plating to the. Further, it is advantageous to apply gold plating to the semiconductor mounting portion.

さて、本発明の半導体搭載用基板は、半導体部品を搭
載した後、ポッティング法もしくはトランスファーモー
ルド法にて封止用樹脂を使って導体回路部分を封止する
ことが望ましい。このために用いる封止用樹脂として
は、シリコン樹脂、エポキシ樹脂などを用いることがで
きる。
Now, in the semiconductor mounting substrate of the present invention, after mounting the semiconductor component, it is desirable to seal the conductor circuit portion using a sealing resin by a potting method or a transfer molding method. Silicon resin, epoxy resin, or the like can be used as the sealing resin used for this purpose.

次に、本発明の前記半導体搭載用基板を製造する方法
について説明する。
Next, a method of manufacturing the semiconductor mounting substrate of the present invention will be described.

本発明の半導体搭載用基板の製造方法は、次のような
特徴のある工程を採用したところに新規性がある。即
ち、 (a)ダイパッドを含むリードフレームの少なくとも一
部に、即ち、ダイパッドとリードとの隙間内、もしくは
各リード間の隙間内、またはこのリードフレームの表面
上の少なくとも一部に、絶縁材を充填もしくは被覆して
形成する工程、 (b)前記工程(a)でリードフレーム中に配置した絶
縁材の少なくともその一部に、接着剤層を形成する工
程、 (c)上記接着剤層を介してアディティブ法により、め
っき導体回路を付着形成し、かつその導体回路とリード
フレームのリードとを連続的に一体成形するか、別に接
続導体を形成して、めっき法により接続する工程、 である。
The semiconductor mounting substrate manufacturing method of the present invention is novel in that it employs the following characteristic steps. That is, (a) an insulating material is applied to at least a part of the lead frame including the die pad, that is, in a gap between the die pad and the leads, in a gap between the leads, or at least a part of the surface of the lead frame. A step of forming by filling or coating, (b) a step of forming an adhesive layer on at least a part of the insulating material arranged in the lead frame in the step (a), (c) via the adhesive layer And a plating conductor circuit is adhered and formed by the additive method, and the conductor circuit and the lead of the lead frame are continuously integrally molded, or a separate connection conductor is formed and connected by the plating method.

本発明の半導体搭載用基板の製造において使用するリ
ードフレームは、あらかじめエッチングや打抜きなどの
方法により、所定の形状に加工したリードフレーム、ま
たはリードフレームに加工する前の金属板あるいは、一
部加工したものを直接使用する形式のものでもよい。た
だし、リードフレームに加工する前の金属板あるいは一
部加工したものを使用する場合、該金属板上に接着剤層
を形成し、引続きアディティブ法によりめっき導体回路
を形成した後で、エッチングなどにより所定の形状に加
工する必要がある。
The lead frame used in the production of the semiconductor mounting substrate of the present invention is a lead frame that is processed into a predetermined shape by a method such as etching or punching in advance, or a metal plate before being processed into the lead frame, or a partly processed It may be of a type that directly uses things. However, when using a metal plate before being processed into a lead frame or a partially processed one, an adhesive layer is formed on the metal plate, and a plated conductor circuit is subsequently formed by an additive method, followed by etching or the like. It is necessary to process it into a predetermined shape.

前記リードフレームを所定の形状に加工する方法とし
ては、金属板にエッチングレジストを形成した後、エッ
チング処理する方法によることが望ましい。
As a method of processing the lead frame into a predetermined shape, it is preferable to use a method of forming an etching resist on a metal plate and then performing an etching treatment.

なお、本発明の上述した製造方法において、接着剤層
を形成した前記リードフレームについては、その表面
を、例えば接着剤層表面については黒化処理を施し、ま
たリード部分については黒化還元処理を施すことによ
り、粗化することが望ましい。この粗化処理は、接着剤
とめっき導体との密着性(アンカー効果)を向上させる
ためと、リードとめっき導体との密着性を改善させるた
めに行う。
In the above-described manufacturing method of the present invention, the surface of the lead frame having the adhesive layer formed thereon is subjected to blackening treatment for the adhesive layer surface, and blackening reduction treatment is performed for the lead portion. It is desirable to roughen by applying. This roughening treatment is performed to improve the adhesiveness (anchor effect) between the adhesive and the plated conductor and to improve the adhesiveness between the lead and the plated conductor.

なお、この発明の製造方法において、前記絶縁材層を
形成した部分について、その部分を接着剤を使っても本
発明の効果は害されないし、この実施形態も本発明製造
方法である。この方法にあっては、絶縁材層の形成と接
着剤層の形成とを同時に行うことができるから、工程を
簡略にできる利点がある。
In addition, in the manufacturing method of the present invention, the effect of the present invention is not impaired even if an adhesive is used for the portion where the insulating material layer is formed, and this embodiment is also the manufacturing method of the present invention. In this method, the insulating material layer and the adhesive layer can be formed at the same time, which has the advantage of simplifying the process.

本発明において、各リード間やリードとダイパッドと
の間の隙間あるいはリードフレーム表面上に絶縁材層、
あるいは接着剤層を形成する方法としては、スクリーン
印刷による方法が望ましい。
In the present invention, a gap between each lead or a gap between the lead and the die pad or an insulating material layer on the lead frame surface,
Alternatively, as a method for forming the adhesive layer, a method by screen printing is desirable.

また、本発明において、絶縁材の一部に代替品として
使用する接着剤層は、未硬化の接着剤樹脂溶液を塗布あ
るいはスクリーン印刷するか、半硬化状態の接着剤樹脂
フィルムを貼り付けることにより形成する。そして、前
記接着剤層の粗化は、あらかじめ表面部分を例えば微粉
研磨材を用いるポリシングや液体ホーミングなどの手段
によって、前処理をして軽く除去してから行う方が有利
である。
In the present invention, the adhesive layer used as a substitute for a part of the insulating material is formed by applying an uncured adhesive resin solution or screen-printing it, or by attaching a semi-cured adhesive resin film. Form. Then, it is advantageous to roughen the adhesive layer after preliminarily pre-treating the surface portion by means such as polishing using a fine-powder abrasive or liquid homing, and then lightly removing it.

本発明で使用されるめっきレジストは、液状レジスト
を印刷し乾燥硬化させてもよく、感光性ドライフィルム
を感光、現像して形成してもよい。
The plating resist used in the present invention may be formed by printing a liquid resist and drying and curing it, or by exposing and developing a photosensitive dry film.

〔実施例〕〔Example〕

次に、本発明を実施例によって説明する。 Next, the present invention will be described with reference to examples.

実施例1 (1)打抜き法により作製した金属シートをもとに、第
1図(a)に示すようなリードフレーム3に対し、それ
のリード3aとダイパッド3bの間に、第1図(b)に示す
ように封止用樹脂、すなわち絶縁材11を埋め込み、硬化
させた。
Example 1 (1) Based on a metal sheet manufactured by a punching method, a lead frame 3 as shown in FIG. 1 (a) was formed between a lead 3a and a die pad 3b of FIG. 1 (b). ), The sealing resin, that is, the insulating material 11 was embedded and cured.

(2)次に、フェノールノボラック型エポキシ樹脂60重
量部、ビスフェノールA型エポキシ樹脂40重量部、イミ
ダゾール硬化剤4重量部、そして粒径の大きいエポキシ
樹脂粉末(粒径3.9μm)10重量部、及び粒径の小さい
エポキシ樹脂粉末(粒径0.5μm)25重量部からなるも
のにブチルカルビトールを加え、ホモディスパー分散機
で粘度を250cpsに調整して、次いで3本ローラーで混練
し、接着剤溶液を準備した。
(2) Next, 60 parts by weight of phenol novolac type epoxy resin, 40 parts by weight of bisphenol A type epoxy resin, 4 parts by weight of imidazole curing agent, and 10 parts by weight of epoxy resin powder (particle size 3.9 μm) having a large particle size, and Butyl carbitol was added to 25 parts by weight of epoxy resin powder with a small particle size (particle size 0.5 μm), the viscosity was adjusted to 250 cps with a homodispers disperser, and then kneaded with 3 rollers to obtain an adhesive solution. Prepared.

この溶液を、前記封止用樹脂すなわち絶縁材11が充填
された部分にのみ塗布し、100℃で1時間150℃で5時間
乾燥硬化させることにより、第1図(c)に示すよう
に、接着剤層4を形成した。
This solution is applied only to the portion where the sealing resin, that is, the insulating material 11 is filled, and dried and cured at 100 ° C. for 1 hour and 150 ° C. for 5 hours to give a solution as shown in FIG. 1 (c). The adhesive layer 4 was formed.

(3)次いで、前工程の処理を終えたリードフレーム
を、800g/lのクロム酸溶液(70℃)中に10分間浸漬し、
第1図(d)のように接着剤層4の表面を粗化した後、
中和して洗浄した。
(3) Next, the lead frame that has undergone the treatment in the previous step is dipped in a 800 g / l chromic acid solution (70 ° C.) for 10 minutes,
After roughening the surface of the adhesive layer 4 as shown in FIG. 1 (d),
Neutralized and washed.

(4)次に、リードフレーム3の前記接着剤層4上に触
媒を付与した。
(4) Next, a catalyst was applied onto the adhesive layer 4 of the lead frame 3.

(5)次に、所定の導体回路を形成するため、感光性の
液状レジストを用い、第1図(e)に示すようにめっき
レジスト6を形成した。
(5) Next, in order to form a predetermined conductor circuit, a photosensitive liquid resist was used to form a plating resist 6 as shown in FIG. 1 (e).

(6)次に、前工程(5)の処理を経たリードフレーム
3の表面に無電解銅めっきを施し、第1図(f)のよう
にめっき導体回路7を形成し、さらにその後前記めっき
レジスト6を剥離することにより、第1図(g)に示す
ような半導体搭載用基板を製造した。
(6) Next, electroless copper plating is applied to the surface of the lead frame 3 that has been subjected to the treatment of the previous step (5) to form a plated conductor circuit 7 as shown in FIG. 1 (f), and then the plating resist. By peeling off 6, the semiconductor mounting substrate as shown in FIG. 1 (g) was manufactured.

実施例2 本実施例は、基本的には、実施例1と同様であるが、
接着剤溶液を、絶縁材11上のみにかぎらずリードフレー
ム上の一部にもかかるように塗布することにより、第2
図(f)に示すような半導体搭載用基板を製造した。
Example 2 This example is basically the same as Example 1, but
By applying the adhesive solution not only on the insulating material 11 but also on a part of the lead frame, the second
A semiconductor mounting substrate as shown in FIG.

実施例3 (1)実施例1の第(2)工程で得たと同様にして接着
剤溶液を製造した。
Example 3 (1) An adhesive solution was produced in the same manner as in the step (2) of Example 1.

(2)打抜き法により作製された第3図に示す形のリー
ドフレーム3のリード3aとダイパッド3bの間の隙間に、
絶縁材11を埋め込み、硬化させて第3図(b)のような
リードフレームとした。
(2) In the gap between the lead 3a and the die pad 3b of the lead frame 3 having the shape shown in FIG.
The insulating material 11 was embedded and cured to obtain a lead frame as shown in FIG. 3 (b).

(3)前工程(2)の処理をした絶縁材を充填したリー
ドフレーム3上に、前記工程(1)の接着剤溶液を塗布
し、100℃で1時間、150℃で5時間乾燥硬化させて、接
着剤層4を形成させた。
(3) Apply the adhesive solution of the above step (1) on the lead frame 3 filled with the insulating material treated in the previous step (2), and dry and cure at 100 ° C. for 1 hour and 150 ° C. for 5 hours. Then, the adhesive layer 4 was formed.

(4)次に、前記工程(3)の処理を経たリードフレー
ム3を800g/lのクロム酸溶液(70℃)中に10分間浸漬
し、前記接着剤層4の表面を粗化した後、中和して洗浄
し、第3図(c)の如きリードフレームを得た。
(4) Next, after dipping the lead frame 3 subjected to the treatment in the step (3) in 800 g / l chromic acid solution (70 ° C.) for 10 minutes to roughen the surface of the adhesive layer 4, After neutralization and washing, a lead frame as shown in FIG. 3 (c) was obtained.

(5)つぎに、リードフレーム3上の前記接着剤層4上
の所定位置に、常法により触媒を付与した。
(5) Next, a catalyst was applied to a predetermined position on the adhesive layer 4 on the lead frame 3 by a conventional method.

(6)次に、所定の導体回路を形成するため、感光性の
液状レジストを、リードフレーム3の表面と接着剤層4
のパターン(導体回路)を形成しない部分に塗布し、め
っきレジスト6を形成した。
(6) Next, in order to form a predetermined conductor circuit, a photosensitive liquid resist is applied to the surface of the lead frame 3 and the adhesive layer 4.
Was applied to a portion where the pattern (conductor circuit) was not formed to form a plating resist 6.

(7)前記工程(6)の処理を経たリードフレーム3dに
ついて、無電解銅めっきを施し、接着剤層4上にのみ、
導体回路を形成した。
(7) Electroless copper plating is applied to the lead frame 3d that has undergone the process of the step (6), and only on the adhesive layer 4,
A conductor circuit was formed.

(8)次に、リードフレーム3上のめっきレジスト6を
一部剥離した後、剥離した部分6′にのみ、核を付与
し、無電解銅めっきを施し、ついで電解めっきでパター
ンめっき7′を行い、リードと導体回路を電気的に接続
して、第3図に示す半導体搭載用基板を製造した。
(8) Next, after the plating resist 6 on the lead frame 3 is partially peeled off, nuclei are applied only to the peeled portion 6 ', electroless copper plating is performed, and then pattern plating 7'is formed by electrolytic plating. Then, the leads and the conductor circuit were electrically connected to each other to manufacture the semiconductor mounting substrate shown in FIG.

実施例4 前記実施例3により得られたリードとダイパッドとか
らなる半導体搭載用基板3上に、さらにニッケルめっき
を施し、ついで金めっきを行い、ニッケル−金めっき層
10を形成し、ICチップ12を搭載し、このICチップ12と前
記合金めっき導体回路10との接続を、金線9を使ってワ
イヤーボンディングにより行ったものを第4図として示
す。
Example 4 On the semiconductor mounting substrate 3 including the leads and the die pad obtained in Example 3, nickel plating was further applied, and then gold plating was performed to form a nickel-gold plating layer.
FIG. 4 shows that the IC chip 12 is mounted and the IC chip 12 and the alloy plated conductor circuit 10 are connected by wire bonding using the gold wire 9.

なお、本発明において、前記半導体搭載用基板は、い
ずれも回路を形成した部分にエポキシ樹脂を使用してト
ランスファーモールドにて樹脂封止が施してあり、これ
らの基板はいずれも極めて信頼性に優れていることが確
認された。
In addition, in the present invention, all of the semiconductor mounting substrates are resin-molded by transfer molding using epoxy resin in a portion where a circuit is formed, and all of these substrates are extremely reliable. Was confirmed.

〔発明の効果〕〔The invention's effect〕

以上述べたように、本発明の半導体搭載用基板は、高
密度、多端子の半導体部品を高い信頼性の下に搭載する
ことができる。しかも本発明にあっては、高精度多端子
パッケージを安価に供給することができる。
As described above, the semiconductor mounting substrate of the present invention can mount high-density, multi-terminal semiconductor components with high reliability. Moreover, according to the present invention, a high-precision multi-terminal package can be supplied at low cost.

【図面の簡単な説明】 第1図は、実施例1の半導体搭載用基板の製造プロセス
を示す図、 第2図は実施例2の半導体搭載用基板の製造プロセスを
示す図、 第3図は、実施例3の半導体搭載用基板の製造プロセス
を示す図、 第4図は、実施例3で得られた半導体搭載用基板を使用
して製造されたパッケージの断面図(a)と平面図
(b)、 第5図は、本発明に使用するリードフレームの平面図を
示す。 3…リードフレーム、3a…リード、3b…ダイパッド、4
…接着剤層、5…ポリエステルフィルム、6…めっきレ
ジスト、6′…剥離部めっきレジスト、7,7′…導体回
路およびめっき導体層、9…金線、10…ニッケル−金め
っき層、11…絶縁材、12…ICチップ
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram showing a manufacturing process of a semiconductor mounting substrate of Example 1, FIG. 2 is a diagram showing a manufacturing process of a semiconductor mounting substrate of Example 2, and FIG. FIG. 4 is a diagram showing a manufacturing process of the semiconductor mounting substrate of Example 3, and FIG. 4 is a sectional view (a) and a plan view (a) of a package manufactured using the semiconductor mounting substrate obtained in Example 3. b), FIG. 5 shows a plan view of the lead frame used in the present invention. 3 ... Lead frame, 3a ... Lead, 3b ... Die pad, 4
... Adhesive layer, 5 ... Polyester film, 6 ... Plating resist, 6 '... Exfoliated part plating resist, 7, 7' ... Conductor circuit and plated conductor layer, 9 ... Gold wire, 10 ... Nickel-gold plating layer, 11 ... Insulation, 12 ... IC chip

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】リードフレームのリードとダイパッドとの
間の隙間,各リード間の隙間およびこのリードフレーム
の表面上のうちのいずれか少なくとも一ケ所に、絶縁材
を配置し、この絶縁材を配置した状態にあるリードフレ
ームの少なくとも一部に接着剤層を設け、その接着剤層
を介して、アディティブ法により形成される導体回路を
設け、かつその導体回路と前記リードとを、めっき導体
にて接続したことを特徴とする半導体搭載用基板。
1. An insulating material is arranged in at least one of a gap between a lead of a lead frame and a die pad, a gap between the leads and a surface of the lead frame, and the insulating material is arranged. An adhesive layer is provided on at least a part of the lead frame in the above state, a conductor circuit formed by an additive method is provided through the adhesive layer, and the conductor circuit and the lead are formed by a plated conductor. A semiconductor mounting board characterized by being connected.
【請求項2】前記導体回路の全体が、めっき法により一
体的に形成されたものである請求項1に記載の半導体搭
載用基板。
2. The semiconductor mounting substrate according to claim 1, wherein the entire conductor circuit is integrally formed by a plating method.
【請求項3】前記接着剤層は、酸化剤に対して難溶性の
耐熱性樹脂中に、酸化剤に対して可溶性の耐熱性微粉末
が分散した状態の層であって、少なくともそれの導体回
路形成面が酸化剤による粗化処理によって粗化面として
形成されていることを特徴とする請求項1あるいは2に
記載の半導体搭載用基板。
3. The adhesive layer is a layer in which heat-resistant fine powder soluble in an oxidant is dispersed in a heat-resistant resin which is hardly soluble in the oxidant, and at least a conductor thereof. 3. The semiconductor mounting substrate according to claim 1, wherein the circuit formation surface is formed as a roughened surface by a roughening treatment with an oxidizing agent.
【請求項4】リードフレームと導体回路とを設けてなる
半導体搭載用基板を製造するに当り、少なくとも下記の
工程; (a)リードフレームのリードとダイパッドの間の隙
間,各リード間の隙間および該リードフレーム表面のう
ちのいずれか少なくとも1ケ所に絶縁材を充填または形
成する工程、 (b)絶縁材を配置した状態にあるリードフレームの少
なくとも一部に接着剤層を形成する工程、 (c)上記接着剤層を介してアディティブ法により、め
っき導体回路を形成し、かつその導体回路とリードフレ
ームのリードとを連続的に一体形成するか、別に接続導
体を介して接続する工程、 を経て製造することを特徴とする半導体搭載用基板の製
造方法。
4. When manufacturing a semiconductor mounting substrate having a lead frame and a conductor circuit, at least the following steps: (a) a gap between the lead of the lead frame and a die pad, a gap between the leads, and A step of filling or forming an insulating material on at least one of the lead frame surfaces, (b) a step of forming an adhesive layer on at least a part of the lead frame in which the insulating material is arranged, (c) ) A step of forming a plated conductor circuit by the additive method via the adhesive layer and continuously forming the conductor circuit and the lead of the lead frame integrally or separately connecting via a connecting conductor. A method for manufacturing a semiconductor mounting substrate, which comprises manufacturing.
【請求項5】前記絶縁材層および接着剤層は、少なくと
もそのいずれか一方が、スクリーン印刷により形成され
たものである請求項4に記載の製造方法。
5. The manufacturing method according to claim 4, wherein at least one of the insulating material layer and the adhesive layer is formed by screen printing.
【請求項6】前記接着剤層は、酸化剤に対して難溶性の
耐熱性樹脂中に、酸化剤に対して可溶性の耐熱性微粉末
が分散した状態の層であって、少なくともそれの導体回
路形成面が酸化剤による粗化処理によって粗化面として
形成されていることを特徴とする請求項4に記載の半導
体搭載用基板の製造方法。
6. The adhesive layer is a layer in which heat-resistant fine powder soluble in an oxidant is dispersed in a heat-resistant resin which is hardly soluble in the oxidant, and at least a conductor thereof. The method for manufacturing a semiconductor mounting substrate according to claim 4, wherein the circuit formation surface is formed as a roughened surface by a roughening treatment with an oxidizing agent.
JP2012712A 1989-07-01 1990-01-24 Semiconductor mounting substrate and manufacturing method thereof Expired - Lifetime JP2688100B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012712A JP2688100B2 (en) 1990-01-24 1990-01-24 Semiconductor mounting substrate and manufacturing method thereof
US07/663,933 US5175060A (en) 1989-07-01 1990-06-29 Leadframe semiconductor-mounting substrate having a roughened adhesive conductor circuit substrate and method of producing the same
PCT/JP1990/000851 WO1993017457A1 (en) 1989-07-01 1990-06-29 Substrate for mounting semiconductor and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012712A JP2688100B2 (en) 1990-01-24 1990-01-24 Semiconductor mounting substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH03218659A JPH03218659A (en) 1991-09-26
JP2688100B2 true JP2688100B2 (en) 1997-12-08

Family

ID=11813038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012712A Expired - Lifetime JP2688100B2 (en) 1989-07-01 1990-01-24 Semiconductor mounting substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2688100B2 (en)

Also Published As

Publication number Publication date
JPH03218659A (en) 1991-09-26

Similar Documents

Publication Publication Date Title
US5175060A (en) Leadframe semiconductor-mounting substrate having a roughened adhesive conductor circuit substrate and method of producing the same
KR100232414B1 (en) Multilayer circuit board and manufacture method thereof
JP3297879B2 (en) Integrated circuit package formed continuously
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
JP2000133683A (en) Semiconductor device, semiconductor wafer, semiconductor module, and manufacture of semiconductor device
JP2001156457A (en) Manufacturing method for electronic circuit device
JP4137389B2 (en) Method for manufacturing multilayer printed wiring board incorporating semiconductor element
US20020020909A1 (en) Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package
JP3475569B2 (en) Package and manufacturing method thereof
JP3879135B2 (en) Transfer wiring support member and semiconductor package manufacturing method using the same
JP4243922B2 (en) Multilayer printed wiring board
JP4196606B2 (en) Wiring board manufacturing method
JP2004071946A (en) Wiring substrate, substrate for semiconductor package, semiconductor package, and their manufacturing method
JP2688100B2 (en) Semiconductor mounting substrate and manufacturing method thereof
TWI228785B (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
JP2688099B2 (en) Semiconductor mounting substrate and manufacturing method thereof
JPH07302859A (en) Manufacture of multilayer wiring board for mounting semiconductor chip, and manufacture of semiconductor mounter
KR100374075B1 (en) Film carrier tape for mounting electronic parts and method for manufacturing the same
JP4458716B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP3582111B2 (en) Manufacturing method of printed wiring board
JP2842631B2 (en) Manufacturing method of printed wiring board
KR101119306B1 (en) Method of manufacturing a circuit board
JP3402416B2 (en) Manufacturing method of semiconductor package
JP2676107B2 (en) Substrate for mounting electronic components
JPH11176976A (en) Manufacture for electronic components package

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070822

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 13