JP2659608B2 - Ｄａコンバータ - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明はDAコンバータに係わり、特に離散的なデジタ
ルデータ間を滑らかに補間するアナログ信号を発生する
DAコンバータに関する。

＜従来技術＞ 従来のディジタルフィルタを用いたDAコンバータの変
換理論は、サンプリング時間ΔＴ間隔の離散的なデジタ
ルデータをそれぞれ所定の関数に置き換え、各デジタル
データの関数値を時間軸上で加え合わせて補間するもの
である。尚、デジタル値Ｄに応じた関数は、単位データ
（＝１）に対する関数（単位補間関数という）を定めて
おき、該単位補間関数とＤとの積として得られる。又、
実際には、フルスケール（FS）を１としてデータ値によ
り圧縮し、しかる後時間軸上の関数値を加え合わせて各
デジタルデータ間が補間される。

第16図乃至第18図は単位データに対する単位補間関数
の例であり、第16図は補間関数を２次関数で表現した
例、第17図は補間関数を３次関数で表現した例、第18図
は補間関数をsin（π・fs・ｔ）／π・fs・ｔで表現し
た例である。尚、第17図の３次関数Ｆは次式 Ｆ（ｔ）＝０ −1.5≦ｔ＜１ Ｆ（ｔ）＝−２（ｔ＋１）^３＋３（ｔ＋１）^２ −１≦
ｔ＜０ Ｆ（ｔ）＝2t³−3t²＋１ ０≦ｔ＜１ Ｆ（ｔ）＝０ １≦ｔ＜1.5 で表現される。

第19図は、単位補間関数を第16図の２次関数波形とし
た時のデジタルデータＤ（１）,D（０）,D（−１）,D
（−２）の関数IF（１）,IF（０）,1F（−１）,IF（−
２）と、各関数値を時間軸上で加算して得られるアナロ
グ信号ASの関係図である。

ところで、２次関数の和は２次関数、３次関数の和は
３次関数、正弦波の和は正弦波であることから、従来方
式で作り出される補間出力（アナログ信号）は、使用し
た補間関数の固有の性質を受け継ぎ、単一で固有の再生
空間を作り出す。しかし、これは、色々の空間で記録さ
れたデータを単一の固有な空間に変調してしまうことで
あり、音楽のように芸術的で色々の個性を持つ音場空間
で録音されたデータから原音音場の再生ができないこと
を意味している。

又、20KHzの正弦波を44.1KHzでサンプリングして得ら
れたデジタルデータを、従来方式（単位補間関数を第17
図の３次関数とする）でアナログ信号に変換すると、第
20図において○印Ｃで示すように、データ群からみて不
自然な波形を発生する。これは、全てのデジタルデータ
間を３次関数だけで補間しているから生じるのであり、
補間関数の持つ固有の性質が表面化したものである。

更に、値が直線的に変化するデジタルデータ群を従来
方式（単位補間関数を第17図の３次関数とする）でアナ
ログ信号に変換すると、第21図に示すように直線で結ば
れるところがサンプリング時間Ts毎に３次関数でうねっ
てしまい、正確なアナログ信号が得られない。

尚、これら第20図、第21図の問題点は単位補間関数を
第16図の２次関数としても同様に生じる。

一方、単位補間関数を第18図の正弦波形とすると、デ
ータが連続正弦波的に変化する場合には正確に原アナロ
グ信号を再現することができる。しかし、データがイン
パルス的に変化する場合には不要振動が生じる。このた
め、例えばデータ値が途中で折り返すように直線的に変
化するデジタルデータ群を、従来方式（単位補間関数を
第18図の正弦波とする）でアナログ信号に変換すると、
第22図に示すように、変換で結ばれるところがサンプリ
ング時間Ts毎に正弦波でうねってしまい、正確なアナロ
グ信号が得られない。

以上から、本願出願人は、直接補間方式のDAコンバー
タを提案している（特許出願日：平成２年６月11日，名
称:DAコンバータ）。

第23図はかかる提案済みのDAコンバータの構成図であ
り、11はサンプリング時刻Ts毎の離散的なデータＤ（Ｎ
＋１）,D（Ｎ），・・Ｄ（０）・・Ｄ（１−Ｍ）,D（−
Ｍ）を発生するデジタルデータ出力部、12は着目してい
るデジタルデータＤ（０）と１サンプリング時間前のデ
ジタルデータＤ（−１）間を補間する補間関数の着目デ
ータ位置における傾きＧ（０）を演算する傾き演算部、
13は着目しているデジタルデータＤ（０）及びその前後
のデジタルデータ並びに前記傾きＧ（０）を考慮してデ
ジタルデータＤ（０）と１サンプリング時間後のデジタ
ルデータＤ（１）間を補間する補間関数F01（ｔ）を決
定する補間関数発生部である。

デジタルデータ出力部11は、デジタルデータを１サン
プリング時間（Ts）遅延させる多数の遅延回路Ｚ（Ｎ＋
１）,Z（Ｎ），・・Ｚ（０）・・Ｚ（１−Ｍ）,Z（−
Ｍ）を有し、これらを直列に接続して構成されている。
遅延回路Ｚ（Ｎ＋１）には図示しないデジタルデータ発
生部から、サンプリング時間Ts毎にデジタルデータが順
次入力され、また各遅延回路に記憶されたデータは１サ
ンプリング時間毎に右方向にシフトとする。したがっ
て、着目するデジタルデータをＤ（０）とすれば、該デ
ジタルデータより前に発生した幾つかのデジタルデータ
Ｄ（−１）〜Ｄ（−Ｍ）と、デジタルデータＤ（０）よ
り後に発生する幾つかのデジタルデータＤ（１）〜Ｄ
（Ｎ＋１）が各遅延回路から出力される。

補間関数発生部13は、着目しているデジタルデータＤ
（０）とその前後のデジタルデータと傾きＧ（０）を考
慮して、そのデジタルデータＤ（０）と１サンプリング
時間後のデジタルデータＤ（１）間を補間する補間関数
を決定する関数決定部13aと、決定された関数における
各次数の係数を決定する係数演算部13bと、演算された
係数を用いて前記決定された補間関数を発生する関数発
生部13cを有している。尚、１サンプリング時間毎に現
着目デジタルデータの次のデジタルデータが新たな着目
デジタルデータとなり、補間関数発生部13から１サンプ
リング時間毎に新たな補間関数が発生し、これら補間関
数を接続してなるアナログ信号が出力される。

この直接補間方式のDAコンバータによれば、着目して
いるデジタルデータと１サンプリング時間前のデジタル
データ間を補間する補間関数の、着目データ位置におけ
る傾きを演算し、該傾きと着目データとその前後のデジ
タルデータとを考慮して、着目データと１サンプリング
時間後のデジタルデータ間を補間する補間関数を決定
し、各デジタルデータ間の補間関数を接続してアナログ
信号を発生する。この結果、データの変化に応じてデー
タ間の補間関数を変更でき、データの変化に対応した再
生空間を作り出すことができる。又、各デジタルデータ
間を滑らかに、しかも不要振動を生じないように補間で
きる。

＜発明が解決しようとする課題＞ しかし、直接補間方式のDAコンバータでは、デジタル
演算処理を行ってサンプリングデータ間の補間出力F₀₁
（ｔ）を得ているため、得られた補間出力は所定時間毎
のデジタル・コードであり、見掛け上のオーバ・サンプ
リング数Ａをどんなに大きくしても、いわゆる階段状の
出力波形となり、真のアナログを得るにはローパスフィ
ルタが不可欠である。このローパスフィルタの存在は、
高周波における位相歪の原因となり、多大の音質劣化を
招来する。又、ローパスフィルタの存在は、パルス状信
号の立上りを緩慢にすると共に、立下りで振動を生じ、
インパルス的変化の多い音楽信号が入力されると音質を
変化させてしまう。

以上から、本発明の目的はローパスフィルタが不要な
直接補間方式のDAコンバータを提供することである。

＜課題を解決するための手段＞ 上記課題は本発明においては、着目しているデジタル
データより前に発生した幾つかのデジタルデータと、着
目しているデジタルデータより後に発生する幾つかのデ
ジタルデータを出力するデジタルデータ出力部と、着目
しているデジタルデータと１サンプリング時間前のデジ
タルデータ間を補間する補間関数の着目データ位置にお
ける傾きを演算する傾き演算部と、着目しているデジタ
ルデータ及びその前後のデジタルデータ並びに傾きに基
づいて着目しているデジタルデータと１サンプリング時
間後のデジタルデータ間を補間する補間関数（時間を変
数とする）の各次数t¹,t²,・・・・の係数を決定する補
間関数決定部と、各係数と次数を乗算する乗算型DAコン
バータと、各乗算型DAコンバータ出力を加算する加算器
とにより達成される。

＜作用＞ 着目しているデジタルデータと１サンプリング時間前
のデジタルデータ間を補間する補間関数の着目データ位
置における傾きを演算し、該傾きと着目しているデジタ
ルデータとその前後のデジタルデータとに基づいて、着
目しているデジタルデータと１サンプリング時間後のデ
ジタルデータ間を補間する補間関数（時間を変数とす
る）の各次数t¹,t₂,・・の係数を決定し、乗算型DAコン
バータにおいて各係数と次数t¹,t²,・・を乗算し、各乗
算型DAコンバータ出力を加算することによりデジタルデ
ータをアナログに変換する。これにより、ローパスフィ
ルタが不要になる。

＜実施例＞ 本発明のDAコンバータの全体的構成 第１図は本発明に係わるDAコンバータの構成図であ
る。

図中、21はサンプリング時刻Ts毎の離散的なデータＤ
（Ｎ＋１）,D（Ｎ），・・Ｄ（０）・・Ｄ（１−Ｍ）,D
（−Ｍ）を発生するデジタルデータ出力部である。この
デジタルデータ出力部21は、デジタルデータを１サンプ
リング時間（Ts）遅延させる多数の遅延回路Ｚ（Ｎ＋
１）,Z（Ｎ），・・Ｚ（０）・・Ｚ（１−Ｍ）,Z（−
Ｍ）を有し、これらを直列に接続して構成されている。
各遅延回路は、入力データがパラレルデータの場合には
LCK1をサンプリング毎のラッチクロックとするラッチ回
路で構成され、シリアルデータの場合にはWBCKをデータ
送り出し用のビットクロックとするシフトレジスタで構
成される。遅延回路Ｚ（Ｎ＋１）には図示しないデジタ
ルデータ発生部から、サンプリング時間Ts（サンプリン
グ周波数をfs）とする毎にデジタルデータが順次入力さ
れ、また各遅延回路に記憶されたデータは１サンプリン
グ時間毎に次段にシフトとする。したがって、着目する
デジタルデータをＤ（０）とすれば、該デジタルデータ
より前に発生した幾つかのデジタルデータＤ（−１）〜
Ｄ（−Ｍ）と、デジタルデータＤ（０）より後に発生す
る幾つかのデジタルデータＤ（１）〜Ｄ（Ｎ＋１）が各
遅延回路から出力される。

22は補間関数決定部であり、着目しているデジタルデ
ータＤ（０）及びその前後のデジタルデータ並びに１サ
ンプリング時間前の補間関数の傾きＧ（０）に基づい
て、予め定義してある関数の中から、デジタルデータＤ
（０）と１サンプリング時間後のデジタルデータＤ
（１）間を補間する補間関数 F₀₁（ｔ）＝K_(K+2)t^(N+2)＋K_(N+1)t^(N+1) ＋K_Nt^N＋・・・・＋K₁t＋Ｄ（０） （Ａ−１） を選定し、かつ各次数t¹,t²,・・の係数算出法を出力す
る。尚、選定された補間関数及び係数算出法はラッチク
ロックLCK1によりTs毎にリセットされる。

23は係数演算部であり、指示された係数算出法に基づ
いて、着目しているデジタルデータＤ（０）とその前後
のデジタルデータと傾きＧ（０）を用いて、補間関数F
₀₁（ｔ）の各次数t¹,t²,・・t^(N+2)の係数K₁,K₂,・・K
_(N+2)を決定する。尚、決定された係数算出法はラッチ
クロックLCK1によりTs毎にリセットされる。

24はラッチ部であり、係数演算部で演算された係数
K₁,K₂,・・K_(N+2)と補間関数の定数Ｄ（０）をラッチク
ロックLCK2によりTs間記憶するラッチ回路ＬD（０）,LK
₁,LK₂,・・ＬK_(N+2)を有している。ラッチクロックLCK2
の周期はラッチクロックLCK1と同様にTsであり、補間関
数決定部22の演算時間と係数演算部23の演算時間と余裕
時間を加算した時間Tdだけ、ラッチクロックLCK1から遅
れて発生する。

25は傾き演算部であり、着目しているデジタルデータ
Ｄ（０）と１サンプリング時間前のデジタルデータＤ
（−１）間を補間する補間関数の着目データ位置におけ
る傾きＧ（０）を次式 Ｇ（０）＝｛dF₀₁（ｔ）/dt｝＝（Ｎ＋２）・K_(N+2) ＋（Ｎ＋１）・K_(N+1)＋Ｎ・K_N＋・・・＋K₁（Ａ−２） により演算する。

26はデジタルデータとアナログ信号を乗算する乗算部
であり、各係数K₁,K₂,・・・・K_(N+2)と対応する次数
t¹,t²,・・t^(N+2)とを乗算する乗算型DAコンバータML
_(N+2),ML_(N+1),MLK_N,・・・ML₁を有している。尚、乗算
に際しては、係数と次数の一方がアナログに変換され
る。また、乗算出力はラッチクロックLCK2によりリセッ
トされる。

27は補間関数F₀₁（ｔ）の定数Ｄ（０）をアナログVdo
に変換するアナログ変換器、28は各乗算型DAコンバータ
ML_(N+2),ML_(N+1),MLK_N,・・・ML₁の出力とアナログ変換
器27の出力Vdoを加算する加算器、29はラッチクロックL
CK1を所定時間Td遅延する遅延回路である。

乗算部26の各乗算型DAコンバータに入力されるデジタ
ルデータ出力をVdi,アナログ電圧をVaiとすれば、加算
器28の出力は となり、デジタルデータに対する真のアナログ出力とい
える。尚、１サンプリング時間毎に現着目デジタルデー
タの次のデジタルデータが新たな着目デジタルデータと
なり、加算器28から１サンプリング時間毎に新たな補間
関数に応じたアナログ出力が得られる。

以下、補間関数決定部22、係数演算部23、乗算型DAコ
ンバータの構成について説明する。

（ａ）補間関数決定部 （ａ−１）関数決定法 デジタルデータＤ（Ｎ＋１）〜Ｄ（−Ｍ）を用いて、
着目している現デジタルデータＤ（０）と１サンプリン
グ時間後のデジタルデータＤ（１）間を補間する補間関
数F₀₁（ｔ）を以下の選定基準１）〜12）に従って決定
する。

１） Ｄ（１）＝Ｄ（０）＝Ｄ（−１）の場合（第２図
（ａ）参照）、 F₀₁（ｔ）＝Ｄ（０） （０≦ｔ＜１） ・・（１） ２） Ｄ（１）≠Ｄ（０）＝Ｄ（−１）＝Ｄ（−２）,D
（４）＝Ｄ（３）＝Ｄ（２）の場合（第２図（ｂ）参
照） F₀₁（ｔ）は３次多項式とし、又ｔ＝0,t＝１での傾き
は０とする。

F₀₁（ｔ）＝２｛Ｄ（０）−Ｄ（１）｝t³ ＋３｛Ｄ（１）−Ｄ（０）｝t² ＋Ｄ（０） （０≦ｔ＜１） ・・（２） ３） Ｄ（０）≠Ｄ（１）＝Ｄ（３）＝Ｄ（２）＝Ｄ
（−１）＝Ｄ（−２）の場合（第２図（ｃ）参照） F₀₁（ｔ）は３次多項式とし、又ｔ＝0,t＝１での傾き
は０とする。

F₀₁（ｔ）＝２｛Ｄ（０）−Ｄ（１）｝t³ ＋３｛Ｄ（１）−Ｄ（０）｝t² ＋Ｄ（０） （０≦ｔ＜１） ・・（２） ４） Ｄ（３）＝Ｄ（２）＝Ｄ（１）≠Ｄ（０）＝Ｄ
（−１）＝Ｄ（−２）の場合（第２図（ｄ）参照） F₀₁は３次多項式とし、又ｔ＝0,t＝１での傾きは０と
する。

F₀₁（ｔ）＝２｛Ｄ（０）−Ｄ（１）｝t³ ＋３｛Ｄ（１）−Ｄ（０）｝t² ＋Ｄ（０） （０≦ｔ＜１） ・・（２） ５） ｛Ｄ（２）−Ｄ（１）｝＝｛Ｄ（１）−Ｄ
（０）｝,D（０）＝Ｄ（−１）＝Ｄ（−２）の場合（第
２図（ｅ）参照） F₀₁（ｔ）は１次多項式とし、 F₀₁（ｔ）＝｛Ｄ（１）−Ｄ（０）｝ｔ ＋Ｄ（０） （０≦ｔ＜１） ・・（３） ６） Ｄ（３）＝Ｄ（２）＝Ｄ（１），｛Ｄ（１）−Ｄ
（０）｝＝Ｇ（０）の場合（第２図（ｆ）参照）。ただ
し、Ｇ（０）は現時刻から１サンプリング時間前のデー
タと現データ間を補間する関数F_-10（ｔ）の着目データ
位置での傾きである。尚、１サンプリング時間前では、
F_-10（ｔ）はF₀₁（ｔ）であり、従って傾きＧ（０）はF
_-10（ｔ）のｔ＝１での傾きである。

F₀₁（ｔ）は１次多項式とし、 F₀₁（ｔ）＝｛Ｄ（１）−Ｄ（０）｝ｔ ＋Ｄ（０） （０≦ｔ＜１） ・・（３） ７） １サンプリング時間Ts前の関数F_-01（ｔ）が選定
され、ｔ＝１での傾きＧ（０）（＝F_-01′（１））が決
定され、Ｄ（３）＝Ｄ（２）＝Ｄ（１）の場合（第２図
（ｇ）参照） F₀₁（ｔ）は３次多項式とし、ｔ＝１での傾きは０と
する。

F₀₁（ｔ）＝K3・t³＋K2・t² ＋Ｇ（０）・ｔ＋Ｄ（０）（０≦ｔ＜１） ・・（４） 但し、 K3＝２｛Ｄ（０）−Ｄ（１）｝＋Ｇ（０） K2＝３｛Ｄ（１）−Ｄ（０）｝−2G（０） ８） Ｇ（０）が決定され、Ｄ（１）＝±FS（フルスケ
ール）の場合（第２図（ｈ）参照） F₀₁（ｔ）は３次多項式とし、ｔ＝１での傾きは０と
する。

F₀₁（ｔ）＝K3・t³＋K2・t² ＋Ｇ（０）・ｔ＋Ｄ（０）（０≦ｔ＜１） ・・（４） 但し、 K3＝２｛Ｄ（０）−Ｄ（１）｝＋Ｇ（０） K2＝３｛Ｄ（１）−Ｄ（０）｝−2G（０） ９） Ｄ（０）＝±FS（フルスケール）の場合 Ｇ（０）＝０とする。

10） Ｇ（０）が決定され、Ｄ（Ｎ）＝±FSでＤ（Ｎ−
１）〜Ｄ（１）が±FSでない場合（第２図（ｉ）参照） F₀₁（ｔ）は（Ｎ＋２）次多項式とし、ｔ＝Ｎでの傾
きは０とする。Ｎ＝２の場合のF₀₁（ｔ）を求めると F₀₁（ｔ）＝K4・t⁴＋K3・t³＋K2・t²＋Ｇ（０）・ｔ ＋Ｄ（０）（０≦ｔ＜１） ・・（５） 但し、 K4＝｛−２・Ｄ（２）＋４・Ｄ（１） −２・Ｄ（０）−Ｇ（０）｝/4 K3＝｛７・Ｄ（２）−16・Ｄ（１） ＋９・Ｄ（０）＋５・Ｇ（０）｝/4 K2＝｛−５・Ｄ（２）＋16・Ｄ（１） −11・Ｄ（０）−８・Ｇ（０）｝/4 となる。また、１サンプリング時間Ts後の関数F
₁₂（ｔ）、換言すれば１サンプリング時間経過した後の
関数F₀₁（ｔ）（第２図（ｊ）参照）は、８）の条件に
より定められ、 F₀₁（ｔ）＝K3・t³＋K2・t² ＋Ｇ（０）・ｔ＋Ｄ（０）（０≦ｔ＜１） ・・（４） 但し、 K3＝２｛Ｄ（０）−Ｄ（１）｝＋Ｇ（０） K2＝３｛Ｄ（１）−Ｄ（０）｝−2G（０） となる。

尚、Ｎ＝３の場合には、F₀₁（ｔ）は５次の多項式と
なり、次式 F₀₁（ｔ）＝K5・t⁵＋K4・t⁴＋K3・t³＋K2・t² ＋Ｇ（０）・tD（０） （０≦ｔ＜１）・・（６）とな
る。但し、 K5＝｛−13・Ｄ（３）＋27・Ｄ（２）−27・Ｄ（１） ＋13・Ｄ（０）＋６・Ｇ（０）｝/108 K4＝｛28・Ｄ（３）−63・Ｄ（２）＋72・Ｄ（１） −37・Ｄ（０）−18・Ｇ（０）｝/36 K3＝｛−161・Ｄ（３）＋405・Ｄ（２）−567・Ｄ
（１） ＋323・Ｄ（０）＋174・Ｇ（０）｝/108 K2＝｛10・Ｄ（３）−27・Ｄ（２）＋54・Ｄ（１） −37・Ｄ（０）−26・Ｇ（０）｝/12 11） Ｇ（０）が決定され、Ｄ（Ｎ）〜Ｄ（１）が±FS
でない場合（第２図（ｋ）参照） F₀₁（ｔ）は（Ｎ＋１）次多項式とし、Ｎ＝３の場合
には F₀₁（ｔ）＝K4・t⁴＋K3・t³＋K2・t² ＋Ｇ（０）・ｔ＋Ｄ（０））（０≦ｔ＜１）・・（７） となる。但し、 K4＝｛２・Ｄ（３）−９・Ｄ（２）＋18・Ｄ（１） −11・Ｄ（０）−６・Ｇ（０）｝/36 K3＝｛−Ｄ（３）＋６・Ｄ（２）−15・Ｄ（１） ＋10・Ｄ（０）＋６・Ｇ（０）｝/6 K2＝｛４・Ｄ（３）−27・Ｄ（２）＋108・Ｄ（１） −85・Ｄ（０）−66・Ｇ（０）｝/36 12） 以上の関数F₀₁（ｔ）の場合、入力データ群によ
っては、｛F₀₁（ｔ）｝maxの絶対値がフルスケールを越
え、オーバフローを生じる場合がある。かかるオーバフ
ローを防止するためには、入力データ、もしくは求めら
れた係数全てに安全係数Ａ≦FS/｛F₀₁（ｔ）｝maxを掛
けるとよい。

（ａ−２）補間関数決定部の構成 第３図は関数決定部22の構成図であり、SBCは減算
器、LGは減算結果が０（零）の時、ハイレベル（“1"）
の信号を、その他の場合にはローレベル（“0"）の信号
を出力する論理回路、AGはアンドゲート、ORGオアゲー
トである。図中 出力ａがハイレベルの時は、１）の条件を満足し、
（１）式に示す補間関数（F₁₀（ｔ）＝Ｄ（０））を選
定する、 出力ｂがハイレベルの時は、５）または６）の条件を
満足し、（３）式に示す１次の補間関数 F₀₁（ｔ）＝｛Ｄ（１）−Ｄ（０）｝ｔ＋Ｄ（０） を選定する、 出力ｃがハイレベルの時は、２）,3）,4）,7）,8）の
いずれかの条件を満足し、（２）式に示す３次の補間関
数を選定する、 出力ｄがハイレベルの時は、10）の条件（但し、Ｎ＝
２）を満足し、（５）式に示す４次の補間関数を選定す
る、 出力ｅがハイレベルの時は、10）の条件（但し、Ｎ＝
３）を満足し、（６）式に示す５次の補間関数を選定
し、 出力a,b,c,d,eが全てローレベルの時は、11）の条件
が満足し（７）式に示す４次の関数を選定する。

（ｂ）係数演算部 第４図乃至第８図は、補間関数決定部22で決定された
関数の各次数t¹,t²,・・における係数を決定する係数演
算部の構成図であり、補間関数の最大次数毎に係数演算
部が設けられ、後述する係数選択部で所定の係数が選択
されるようになっている。

（ｂ−１）１次関数（（３）式）の係数演算部 １次関数の係数演算部は第４図に示すように、±１乗
算器MLPと、各乗算器出力を加算して１次係数K11（＝
｛Ｄ（１）−Ｄ（０）｝）を出力する加算器ADDと、ａ
がローレベルで、ｂがハイレベルの時演算された１次係
数K11を出力するゲート回路GTCで構成される。

（ｂ−２）３次関数（（２）又は（４）式）の係数演算
部 ３次関数の係数演算部は第５図に示すように、1,±2,
±３を入力信号に乗算する６個の乗算器MLPと、乗算器
出力を加算して３次係数K32（＝２｛Ｄ（０）−Ｄ
（１）｝＋Ｇ（０））を出力する加算器ADD1と、乗算器
出力を加算して２次係数K22（＝３｛Ｄ（１）−Ｄ
（０）｝−2G（０））を出力する加算器ADD2と、a,bが
ローレベルで、ｃがハイレベルの時演算された３次及び
２次の係数K32,K22を出力するゲート回路GTC1,GTC2で構
成される。

（ｂ−３）４次関数（（５）式）の係数演算部 ４次関数（（５）式）の係数演算部は第６図に示すよ
うに、入力信号に所定値を乗算する12個の乗算器MLP
と、乗算器出力を加算して４次係数 K43＝｛−２・Ｄ（２）＋４・Ｄ（１） −２・Ｄ（０）−Ｇ（０）｝/4 を出力する加算器ADD1と、乗算器出力を加算して３次係
数 K33＝｛７・Ｄ（２）−16・Ｄ（１） ＋９・Ｄ（０）＋５・Ｇ（０）｝/4 を出力する加算器ADD2と、乗算器出力を加算して２次係
数 K23＝｛−５・Ｄ（２）＋16・Ｄ（１） −11・Ｄ（０）−８・Ｇ（０）｝/4 を出力する加算器ADD3と、a,b,cがローレベルで、ｄが
ハイレベルの時演算された４次,3次及び２次の係数K43,
K33,K23をそれぞれ出力するゲート回路GTC1,GTC2,GTC3
で構成される。

（ｂ−４）４次関数（（７）式）の係数演算部 ４次関数（（７）式）の係数演算部は第７図に示すよ
うに、入力信号に所定値を乗算する15個の乗算器MLP
と、乗算器出力を加算して４次係数 K44＝｛２・Ｄ（３）−９・Ｄ（２）＋18・Ｄ（１） −11・Ｄ（０）−６・Ｇ（０）｝/36 を出力する加算器ADD1と、乗算器出力を加算して３次係
数 K34＝｛−Ｄ（３）＋６・Ｄ（２）−15・Ｄ（１） ＋10・Ｄ（０）＋６・Ｇ（０）｝/6 を出力する加算器ADD3と、乗算器出力を加算して２次係
数 K24＝｛４・Ｄ（３）−27・Ｄ（２）＋108・Ｄ（１） −85・Ｄ（０）−66・Ｇ（０）｝/36 を出力する加算器ADD3と、a,b,c,d,eが全てローレベル
の時、演算された４次,3次及び２次の係数K44,K34,K24
をそれぞれ出力するゲート回路GTC1,GTC2,GTC3で構成さ
れる。

（ｂ−５）５次関数（（６）式）の係数演算部 ５次関数（（６）式）の係数演算部は第８図に示すよ
うに、入力信号に所定値を乗算する20個の乗算器MLP
と、乗算器出力を加算して５次係数 K55＝｛−13・Ｄ（３）＋27・Ｄ（２）−27・Ｄ（１） ＋13・Ｄ（０）＋６・Ｇ（０）｝/108 を出力する加算器ADD1と、乗算器出力を加算して４次係
数 K45＝｛28・Ｄ（３）−63・Ｄ（２）＋72・Ｄ（１） −37・Ｄ（０）−18・Ｇ（０）｝/36 を出力する加算器ADD2と、乗算器出力を加算して３次係
数 K35＝｛−161・Ｄ（３）＋405・Ｄ（２）−567・Ｄ
（１） ＋323・Ｄ（０）＋174・Ｇ（０）｝/108 を出力する加算器ADD3と、乗算器出力を加算して２次係
数 K25＝｛10・Ｄ（３）−27・Ｄ（２）＋54・Ｄ（１） −37・Ｄ（０）−26・Ｇ（０）｝/12 を出力する加算器ADD4と、a,b,c,dがローレベルで、ｅ
がハイレベルの時、演算された５次,4次,3次及び２次の
係数K55〜K25をそれぞれ出力するゲート回路GTC1,GTC2,
GTC3,GTC4で構成される。

（ｂ−６）係数選択部 係数選択部23aは第９図に示すように各次数毎に係数
選択回路23a−1,23a−2,・・23a−５を有し、ａ〜ｅの
論理値に基づいて補間関数決定部22で決定した補間関数
の１次、２次、３次、４次、５次係数を選択して次段の
ラッチ部24に出力する。

（ｃ）乗算部 （ｃ−１）乗算部の実施例 第10図は乗算部26の構成図であり、26aは各次数t
^(N+2),t^(N+1),t^N,・・・・ｔの１サンプリング期間にお
けるアナログ信号を周期的に発生するアナログ次数信号
発生部、26bはデジタルデータとアナログ信号を乗算す
る乗算型DAコンバータ部で、デジタルの各係数K_(N+2),K
_(N+1),K_N,・・・・K₁と対応する次数t^(N+2),t^(N+1),t^N,
・・・・ｔとを乗算する乗算型DAコンバータM_(N+2),M
_(N+1),M_N,・・・M₁を有している。尚、24′は各次数t
^(N+2),t^(N+1),t^N,・・・・ｔの係数K_(N+2),K_(N+1),K_N,
・・・・K₁（デジタル）を保持するラッチ部である。

各乗算型DAコンバータM_(N+2),M_(N+1),M_(N),・・・M
₍₁₎は、デジタル入力端子とリファレンス入力端子を有
し、デジタル入力により発生する出力をリファレンス入
力信号Vrfでコントロールし、その出力Vmは、Vrf＝１の
時に発生する出力をVdとすると、次式 Vm＝Vrf・Vd （Ｂ−１） で与えられる。

デジタル係数K_(N+2),K_(N+1),K_N,・・・K₁は各々対応
する乗算型DAコンバータのデジタル入力端子に加えら
れ、Vrf＝１の時にＶK_(N+2),VK_(N+1),VK_N,・・・ＶK_１
を出力する。

アナログ次数信号発生部26aから出力される次数t
^(N+2),t^(N+1),t^N,・・・・ｔのアナログ信号Vt^(N+2),Vt
^(N+1),Vt^N,・・・・Vtはリファレンス入力端子に加えら
れ、各乗算型DA変換器M_(N+2),M_(N+1),M_(N),・・・M₍₁₎
から ＶK_(N+2)・Vt^(N+2),VK_(N+1)・Vt^(N+1),VK_Ｎ・Vt^N,・・・ＶK_１・V_t （Ｂ−２） が出力される。

（Ｃ−２）アナログ次数信号発生部の一実施例 第11図は次数t^Nのアナログ次数信号発生部の一実施例で
あり、次数t^Nのアナログ信号をサンプリング周期Ts毎に
周期的に発生するようになっている。尚、次数t^(N+2),t
^(N+1),・・・・ｔについても同一の構成でアナログ信号
を発生できる。

カウンタ31はサンプリング周期で発生するランチクロ
ックLCK2により計数値をクリアされると共に、周波数ａ
・fs（fsはサンプリング周波数）のビットクロック信号
BCKを計数し、ROM32のアドレス信号Asを発生する。

ROM32には時間1/（ａ・fs）の間隔でデジタル化した
次数t^Nのデジタル値がａ個、アドレス順に連続して記憶
されているからカウンタ31から出力されるアドレス信号
Asが指示する記憶域から順次デジタルデータを読み取っ
て出力すれば次数t^Nのアナログ信号波形が得られる。

ROM32から出力されるデジタルデータは全出力が安定
するまで、遅延回路33で遅延されたビットクロックBC
K′によりラッチ回路34にラッチされる。しかる後、ラ
ッチされたデータはDA変換器35に入力されて階段状の電
圧波形に変換され、ついでローパスフィルタ36で滑らか
な連続アナログ信号とされ、最後に送り出し用のバッフ
ァアンプ37を介して出力される。尚、アナログ次数信号
は結果として必要とされる波形となればよいので、ロー
パスフィルタ36の位相歪は問題ではない。換言すれば、
ローパスフィルタ36で波形が“なまる”分ROM32に記憶
するデジタルデータを補正すればよい。

（ｃ−３）アナログ次数信号発生部の他の実施例 第12図は次数t^(N+2),t^(N+1),t^N,・・・・ｔのアナロ
グ信号を発生するアナログ次数信号発生部26aの他の実
施例であり、（Ｎ＋２）段の積分・増幅回路IA（Ｎ＋
２），・・,IA2,IA1で構成され、各段の積分・増幅回路
から次数t^(N+2),t^(N+1),t^N,・・・・ｔのアナログ信号V
t^(N+2),Vt^(N+1),Vt^N,・・・・Vtが出力されるようにな
っている。各積分・増幅回路は積分回路INTと増幅回路A
MPで構成され、積分回路INTは、オペアンプOPAmpと抵抗
R₁とコンデンサＣとラッチクロックLCK2発生毎にコンデ
ンサを放電するスイッチＳで構成され、増幅回路AMPは
オペアンプOPAmpと抵抗R₂と出力調整用抵抗R₃〜R_(N+4)
で構成されている。尚、Vcは直流電源である。

（ｃ−４）乗算部の他の実施例 第13図は乗算部26の別の構成図であり、26cは各次数t
^(N+2),t^(N+1),t^N,・・・・ｔの１サンプリング期間にお
けるデジタル値Dt^(N+2),Dt^(N+1),Dt^N,・・・・Dtを周期
的に発生するデジタル次数データ発生部、26dは各次数t
^(N+2),t^(N+1),t^N,・・・・ｔのデジタル係数データK
_(N+2),K_(N+1),K_N,・・・・K₁をアナログ変換するDA変換
部、26eは乗算型DAコンバータ部で、次数データD
t^(N+2),Dt^(N+1),Dt^N,・・・・Dtと対応するアナログ係
数信号を乗算する乗算型DAコンバータM_(N+2),M_(N+1),M
_(N),・・・M₍₁₎を有している。尚、24′は各次数の係数
K_(N+2),K_(N+1),K_N,・・・・K₁を保持するラッチ部であ
る。

次数データDt^(N+2),Dt^(N+1),Dt^N,・・・・Dtは、対応
する乗算型DAコンバータM_(N+2)、M_(N+1)、M_(N)1・・・
・M₍₁₎のデジタル入力端子に加えられ、Vrf＝１の時に
それぞれVt^(N+2),Vt^(N+1),Vt^N,・・・・Vtを出力する。

係数K_(N+2),K_(N+1),K_N,・・・K₁のDA変換器出力ＶK
_(N+2),VK_(N+1),VK_N,・・・ＶK_１はリファレンス入力端
子に加えられ、各乗算型DAコンバータから ＶK_(N+2)・Vt^(N+2),VK_(N+1)・Vt^(N+1),VK_Ｎ・Vt^N,・・・ＶK_１・Vt が出力される。

（ｃ−５）デジタル次数データ発生部の構成 第14図はt^Nのデジタル次数データ発生部の実施例であ
り、次数t^Nのデジタルデータをサンプリング周期Ts毎に
周期的に発生するようになっている。このデジタル次数
データ発生部の構成は、第11図に示すアナログ次数信号
発生部のDA変換部35以降を除いた構成となっている。
尚、次数t^(N+2),t^(N+1),・・・・ｔについても同一構成
でデジタルデータを発生できる。

（ｃ−６）乗算型DAコンバータの別の実施例 第15図は乗算型DAコンバータの更に別の実施例であ
り、24′は各次数t^(N+2),t^(N+1),t^N,・・・・ｔのデジ
タル係数データK_(N+2),K_(N+1),K_N,・・・・K₁を記憶す
るラッチ部、41はデジタル係数データK_(N+2),K_(N+1),
K_N,・・・・K₁をアナログに変換するDA変換部、42は各D
A変換出力を積分する積分部、43はレベル調整が可能な
出力バッファである。

デジタル係数データK_(N+2),K_(N+1),K_N,・・・・K₁のD
A変換器41_(N+2),41_(N+1),41_N,・・・・41₁の出力には、
それぞれ（Ｎ＋２）段、（Ｎ＋１）段、Ｎ段、・・・・
１段の積分回路INTが接続され、対応する出力バッファ4
3_(N+2),43_(N+1),43_N,・・・・43₁から ＶK_(N+2)・Vt^(N+2),VK_(N+1)・Vt^(N+1),VK_Ｎ・Vt^N,・・・ＶK_１・Vt が出力される。尚、積分回路INTは、オペアンプOPAmpと
抵抗R₁とコンデンサＣとラッチクロックLCK2発生毎にコ
ンデンサを放電するスイッチＳで構成されている。

尚、出力バッファ43は43₁〜43_(N+2)の内、奇数の43は
反転バッファ、偶数の43は非反転バッファである。

＜発明の効果＞ 以上本発明によれば、着目しているデジタルデータと
１サンプリング時間前のデジタルデータ間を補間する補
間関数の着目データ位置における傾きを演算し、該傾き
と着目しているデジタルデータとその前後のデジタルデ
ータとに基づいて、着目しているデジタルデータと１サ
ンプリング時間後のデジタルデータ間を補間する補間関
数（時間を変数とする）の各次数t¹,t²,・・の係数を決
定し、乗算型DAコンバータにおいて各係数と次数t¹,t²,
・・を乗算し、各乗算型DAコンバータ出力を加算するこ
とによりデジタルデータをアナログに変換するように構
成したから、ローパスフィルタが不要になり、位相歪の
ない、換言すれば音質劣化のない直接補間方式のDAコン
バータを提供できる。

【図面の簡単な説明】

第１図は本発明に係わるDAコンバータの構成図、 第２図（ａ）〜（ｋ）は補間関数決定法の説明図、 第３図は関数決定部の構成図、 第４図乃至第８図は係数演算部の構成図、 第９図は係数選択部の構成図、 第10図は乗算型DAコンバータの一実施例、 第11図はアナログ次数信号発生部の一実施例、 第12図はアナログ次数信号発生部の別の実施例、 第13図は乗算型DAコンバータの別の実施例、 第14図はデジタル次数データ発生部の実施例、 第15図は乗算型DAコンバータの更に別の実施例、 第16図乃至第18図は従来方式における補間関数を示す波
形図、 第19図は従来方式説明用の波形図、 第20図乃至第22図は従来方式の欠点説明図、 第23図は提案されている直接補間方式のDAコンバータの
構成図である。 21……デジタルデータ出力部 22……補間関数決定部 23……係数演算部、24……ラッチ部 25……傾き検算部 26……乗算型DAコンバータ構成の乗算部 28……加算器

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】所定のサンプリング時間間隔で発生するデ
   ジタルデータ間を補間関数で補間してデジタルデータを
   アナログ信号に変換するDAコンバータにおいて、 所定のサンプリング時間間隔で発生するデジタルデータ
   を順次記憶すると共に、１つのデジタルデータを着目デ
   ジタルデータとし、該着目デジタルデータ、着目デジタ
   ルデータより前に発生した幾つかのデジタルデータ、着
   目デジタルデータより後に発生した幾つかのデジタルデ
   ータを出力するデジタルデータ出力部と、 前記デジタルデータ出力部に記憶されている着目デジタ
   ルデータと１サンプリング時間後のデジタルデータ間を
   補間する時間ｔを変数とする高次の補間関数を決定し、
   かつ、１サンプリング時間毎に現着目デジタルデータの
   次のデジタルデータを新たな着目デジタルデータとして
   補間関数を順次決定する補間関数決定部と、 １サンプリング毎に補間関数決定部から出力される補間
   関数の各次数t¹,t²,・・の係数と対応する次数t¹,t²,・
   ・を乗算する複数の乗算型DAコンバータと、 各乗算型DAコンバータ出力と前記補間関数の定数をアナ
   ログに変換したものを加算して出力する加算器と、 補間関数の着目デジタルデータ位置における傾きを演算
   する傾き演算部を備え、 前記傾き演算部は、１サンプリング時間前に前記補間関
   数決定部で決定された補間関数の現着目デジタルデータ
   位置における傾きを演算し、 前記補間関数決定部は、現着目デジタルデータとその前
   後のデジタルデータと前記演算された傾きとに基づい
   て、現着目デジタルデータと１サンプリング時間後のデ
   ジタルデータ間を補間する補間関数を決定し、 １サンプリング時間毎に現着目デジタルデータの次のデ
   ジタルデータを新たな着目デジタルデータとして、傾き
   演算部は傾きを演算すると共に補間関数決定部は補間関
   数を決定し、 各乗算型DAコンバータは１サンプリング毎に補間関数決
   定部から出力される補間関数の各次数t¹,t²,・・の係数
   と対応する次数t¹,t²,・・を乗算し、加算器は各乗算型
   DAコンバータ出力と補間関数の定数をアナログに変換し
   たものを加算して出力することを特徴とするDAコンバー
   タ。
2. 【請求項２】DAコンバータは各次数t¹,t²,・・の１サン
   プリング期間におけるアナログ信号を発生するアナログ
   次数信号発生部を有し、前記各乗算型DAコンバータはデ
   ジタルの係数とアナログ次数信号を乗算することを特徴
   とする特許請求の範囲第１項記載のDAコンバータ。
3. 【請求項３】DAコンバータは各係数をアナログに変換す
   るアナログ変換部と、各次数t¹,t²,・・の１サンプリン
   グ期間における値をデジタルでｎ個発生するデジタル次
   数発生部を有し、前記各乗算型DAコンバータはアナログ
   の係数とデジタルの次数を乗算することを特徴とする特
   許請求の範囲第１項記載のDAコンバータ。