JP2024152270A - 表示装置 - Google Patents

Abstract

【課題】表示品位を向上させる、表示装置を提供する。【解決手段】アレイ基板は、第１方向に間隔をおいて並ぶ複数の信号線と、第２方向に間隔をおいて並ぶ複数の走査線と、走査線と信号線とに接続されたスイッチング素子と、を有し、スペーサは、スイッチング素子に対向する位置にそれぞれ配置され、対向基板とアレイ基板とを密着する密着層を備える。【選択図】図１９

Description

本開示は、表示装置に関する。

特許文献１には、第１透光性基板と、第１透光性基板と対向して配置される第２透光性基板と、第１透光性基板と第２透光性基板との間に封入される高分子分散型液晶を有する液晶層と、第１透光性基板及び第２透光性基板の少なくとも１つの側面に対向して配置される少なくとも１つの発光部とを備える表示装置が記載されている。

特開２０１８－０２１９７４号公報

特許文献１の表示装置は、表示パネルの画面の点押しや落下衝撃などを繰り返すことで、液晶層のポリマーネットワークが不可逆的に移動するため、液晶分子の配向が乱れ、表示品位が劣化する可能性がある。

本発明の目的は、アレイ基板と対向基板との横方向に対する位置ずれを抑制し、表示パネルの表示品位の劣化を抑制する表示装置を提供することにある。

一態様に係る表示装置は、アレイ基板と、対向基板と、前記アレイ基板と前記対向基板との間の液晶層と、前記対向基板から前記アレイ基板に向けて突出する、複数のスペーサと、を含む表示パネルと、記表示パネルに貼り合された透光性のガラス基材と、前記アレイ基板の側面、前記対向基板の側面又は前記ガラス基材の側面に沿って、設けられた導光体と、前記導光体に対向するように並べられた複数の発光部を有する、光源と、を備え、前記アレイ基板は、第１方向に間隔をおいて並ぶ複数の信号線と、第２方向に間隔をおいて並ぶ複数の走査線と、前記走査線と前記信号線とに接続されたスイッチング素子と、を有し、前記スペーサは、前記スイッチング素子に対向する位置にそれぞれ配置され、前記対向基板と前記アレイ基板とを密着する密着層を備える。

図１は、本実施形態に係る表示パネルの一例を表す斜視図である。 図２は、実施形態１の表示装置を表すブロック図である。 図３は、実施形態１のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。 図４は、画素電極への印加電圧と画素の散乱状態との関係を示す説明図である。 図５は、表示装置の断面の一例を示す断面図である。 図６は、図１の表示装置の平面を示す平面図である。 図７は、図５の液晶層部分を拡大した拡大断面図である。 図８は、液晶層において非散乱状態を説明するための断面図である。 図９は、液晶層において散乱状態を説明するための断面図である。 図１０は、画素において、走査線、信号線及びスイッチング素子を示す平面図である。 図１１は、画素において、保持容量層を示す平面図である。 図１２は、画素において、スイッチング素子配置領域を示す平面図である。 図１３は、画素において、画素電極を示す平面図である。 図１４は、画素において、遮光層を示す平面図である。 図１５は、図１２のＸＶ－ＸＶ’の断面図である。 図１６は、図１４のＸＶＩ－ＸＶＩ’の断面図である。 図１７は、図１４のＸＶＩＩ－ＸＶＩＩ’の断面図である。 図１８は、図１４におけるスペーサの形状及び位置を説明するための平面図である。 図１９は、実施形態１の平面視におけるスペーサの形状及び位置を説明するための平面図である。 図２０は、図１９のＸＸ－ＸＸ’断面図である。 図２１は、比較例１の平面視におけるスペーサの形状及び位置を説明するための平面図である。 図２２は、図２１のＸＸＩＩ－ＸＸＩＩ’断面図である。 図２３は、実施形態１に係る表示装置を形成する流れの一例を示すフローチャートである。 図２４は、実施形態１に係る表示装置を形成する方法の一例を説明するための図である。 図２５は、実施形態１に係る表示装置を形成する方法の一例を説明するための図である。 図２６は、実施形態１に係る表示装置を形成する方法の一例を説明するための図である。 図２７は、実施形態１に係る表示装置を形成する方法の一例を説明するための図である。 図２８は、実施形態１に係る表示装置を形成する方法の一例を説明するための図である。 図２９は、実施形態１に係る表示装置を形成する流れの一例を示すフローチャートである。 図３０は、実施形態１に係る表示装置を形成する方法の一例を説明するための図である。 図３１は、実施形態２の平面視におけるスペーサの形状及び位置を説明するための平面図である。 図３２は、図３１のＸＸＸＩＩ－ＸＸＸＩＩ’断面図である。 図３３は、実施形態３の平面視におけるスペーサの形状及び位置を説明するための平面図である。 図３４は、図３３のＸＸＸＩＶ－ＸＸＸＩＶ’断面図である。 図３５は、実施形態４の平面視におけるスペーサの形状及び位置を説明する。 図３６は、図３５のＸＸＸＶＩ－ＸＸＸＶＩ’断面図である。

本開示を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（実施形態１）
図１は、本実施形態に係る表示パネルの一例を表す斜視図である。図２は、実施形態１の表示装置を表すブロック図である。図３は、フィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。

図１に示すように、表示装置１は、表示パネル２と、光源３（図５参照）と、駆動回路４とを有する。アレイ基板１０は、対向基板２０よりもＰＸ－ＰＹ平面の面積が大きく、対向基板２０から露出したアレイ基板１０の張り出し部分に、駆動回路４が設けられる。駆動回路４は、後述するゲート駆動回路４３及びソース駆動回路４４を少なくとも含む。ここで、表示パネル２の平面の一方向がＰＸ方向とされ、ＰＸ方向と直交する方向が第２方向ＰＹとされ、ＰＸ－ＰＹ平面に直交する方向が第３方向ＰＺとされている。

表示パネル２は、アレイ基板１０と、対向基板２０と、液晶層５０（図５参照）とを備えている。アレイ基板１０は、第１透光性基板であり、対向基板２０は、第２透光性基板である。対向基板２０は、アレイ基板１０の表面に垂直な方向（図１に示すＰＺ方向）に対向する。液晶層５０（図５参照）は、アレイ基板１０と、対向基板２０と、封止部１８とで、後述する高分子分散型液晶ＬＣが封止されている。

図１に示すように、表示パネル２において、画像を表示可能なアクティブ領域ＡＡと、アクティブ領域ＡＡの外側の周辺領域ＦＲと、がある。アクティブ領域ＡＡには、複数の画素Ｐｉｘがマトリクス状に配置されている。なお、本開示において、行とは、一方向に配列されるｍ個の画素Ｐｉｘを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるｎ個の画素Ｐｉｘを有する画素列をいう。そして、ｍとｎとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。また、複数の走査線ＧＬが行毎に配線され、複数の信号線ＳＬが列毎に配線されている。

図２に示すように、光源３は、複数の発光部３１を備えている。光源制御部３２は、配線基板９３（図５参照）上に、設けられる。配線基板９３は、フレキシブルプリント基板又はＰＣＢ基板である。光源制御部３２には、外部の上位制御部９の画像出力部９１から光源制御信号ＬＣＳＡが送出される。光源制御信号ＬＣＳＡは、例えば、画素Ｐｉｘへの入力階調値に応じて設定される発光部３１の光量の情報を含む信号である。

図１に示すように、駆動回路４は、アレイ基板１０の表面に固定されている。図２に示すように、駆動回路４は、信号処理回路４１、画素制御回路４２、ゲート駆動回路４３、ソース駆動回路４４及び共通電位駆動回路４５を備えている。アレイ基板１０は、対向基板２０よりもＰＸ－ＰＹ平面の面積が大きく、対向基板２０から露出したアレイ基板１０の張り出し部分に、駆動回路４が設けられる。

信号処理回路４１には、外部の上位制御部９の画像出力部９１から、フレキシブルプリント基板９２を介して、入力信号（ＲＧＢ信号など）ＶＳが入力される。

信号処理回路４１は、入力信号解析部４１１と、信号調整部４１３とを備える。入力信号解析部４１１は、外部から入力された第１入力信号ＶＳに基づいて第２入力信号ＶＣＳを生成する。

第２入力信号ＶＣＳは、第１入力信号ＶＳに基づいて、表示パネル２の各画素Ｐｉｘにどのような階調値を与えるかを定める信号である。言い換えると、第２入力信号ＶＣＳは、各画素Ｐｉｘの階調値に関する階調情報を含む信号である。

信号調整部４１３は、第２入力信号ＶＣＳから第３入力信号ＶＣＳＡを生成する。信号調整部４１３は、第３入力信号ＶＣＳＡを画素制御回路４２へ送出する。

そして、画素制御回路４２は、第３入力信号ＶＣＳＡに基づいて水平駆動信号ＨＤＳと垂直駆動信号ＶＤＳとを生成する。本実施形態では、フィールドシーケンシャル方式で駆動されるので、水平駆動信号ＨＤＳと垂直駆動信号ＶＤＳとが発光部３１が発光可能な色毎に生成される。

ゲート駆動回路４３は水平駆動信号ＨＤＳに基づいて１垂直走査期間内に表示パネル２の走査線ＧＬを順次選択する。走査線ＧＬの選択の順番は任意である。ゲート駆動回路４３と、走査線ＧＬとは、アクティブ領域ＡＡの外側の周辺領域ＦＲ（図１参照）に配置された第２配線ＧＰＬで電気的に接続されている。

ソース駆動回路４４は垂直駆動信号ＶＤＳに基づいて１水平走査期間内に表示パネル２の各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号を供給する。

本実施形態において、表示パネル２はアクティブマトリクス型パネルである。このため、平面視で第２方向ＰＹに延在する信号（ソース）線ＳＬ及び第１方向ＰＸに延在する走査（ゲート）線ＧＬがあり、信号線ＳＬと走査線ＧＬとの交差部には、スイッチング素子Ｔｒがある。

スイッチング素子Ｔｒとして薄膜トランジスタが用いられる。薄膜トランジスタの例としては、ボトムゲート型トランジスタ又はトップゲート型トランジスタを用いてもよい。スイッチング素子Ｔｒとして、シングルゲート薄膜トランジスタを例示するが、ダブルゲートトランジスタでもよい。スイッチング素子Ｔｒのソース電極及びドレイン電極のうち一方は信号線ＳＬに接続され、ゲート電極は走査線ＧＬに接続され、ソース電極及びドレイン電極のうち他方は、後述する高分子分散型液晶ＬＣの容量の一端に接続されている。高分子分散型液晶ＬＣの容量は、一端がスイッチング素子Ｔｒに画素電極ＰＥを介して接続され、他端が共通電極ＣＥを介してコモン電位配線ＣＯＭＬに接続されている。また、画素電極ＰＥと、コモン電位配線ＣＯＭＬに電気的に接続されている保持容量電極ＩＯとの間には、保持容量ＨＣが生じる。なお、コモン電位配線ＣＯＭＬは、共通電位駆動回路４５より供給される。

発光部３１は、第１色（例えば、赤色）の発光体３３Ｒと、第２色（例えば、緑色）の発光体３３Ｇと、第３色（例えば、青色）の発光体３３Ｂを備えている。光源制御部３２は、光源制御信号ＬＣＳＡに基づいて、第１色の発光体３３Ｒ、第２色の発光体３３Ｇ及び第３色の発光体３３Ｂのそれぞれを時分割で発光するように制御する。このように、第１色の発光体３３Ｒ、第２色の発光体３３Ｇ及び第３色の発光体３３Ｂは、フィールドシーケンシャル方式で駆動される。

図３に示すように、第１サブフレーム（第１所定時間）ＲＦにおいて、第１色の発光期間ＲＯＮで第１色の発光体３３Ｒが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第１色の発光期間ＲＯＮにおいて第１色のみ点灯している。

次に、第２サブフレーム（第２所定時間）ＧＦにおいて、第２色の発光期間ＧＯＮで第２色の発光体３３Ｇが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第２色の発光期間ＧＯＮにおいて第２色のみ点灯している。

さらに、第３サブフレーム（第３所定時間）ＢＦにおいて、第３色の発光期間ＢＯＮで第３色の発光体３３Ｂが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第３色の発光期間ＢＯＮにおいて第３色のみ点灯している。

人間の眼には、時間的な分解能の制限があり、残像が発生するので、１フレーム（１Ｆ）の期間に３色の合成された画像が認識される。フィールドシーケンシャル方式では、カラーフィルタを不要とすることができ、カラーフィルタでの吸収ロスが低減するので、高い透過率が実現できる。カラーフィルタ方式では、第１色、第２色、第３色毎に画素Ｐｉｘを分割したサブピクセルで一画素を作るのに対し、フィールドシーケンシャル方式では、このようなサブピクセル分割をしなくてもよい。なお、第４サブフレームをさらに有し、第１色、第２色及び第３色とは異なる第４色を発光するようにしてもよい。

図４は、画素電極への印加電圧と画素の散乱状態との関係を示す説明図である。図５は、図１の表示装置の断面の一例を示す断面図である。図５は、表示装置の断面の一例を示す断面図である。図６は、図１の表示装置の平面を示す平面図である。図７は、図５の液晶層部分を拡大した拡大断面図である。図８は、液晶層において非散乱状態を説明するための断面図である。図９は、液晶層において散乱状態を説明するための断面図である。

１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、階調信号に応じて画素電極ＰＥへの印加電圧が変わる。画素電極ＰＥへの印加電圧が変わると、画素電極ＰＥと、共通電極ＣＥとの間の電圧が変化する。そして、図４に示すように、画素電極ＰＥへの印加電圧に応じて、画素Ｐｉｘ毎の液晶層５０の散乱状態が制御され、画素Ｐｉｘ内の散乱割合が変化する。

図４に示すように、画素電極ＰＥへの印加電圧が飽和電圧Ｖｓａｔ以上となると、画素Ｐｉｘ内の散乱割合の変化が小さくなる。そこで、駆動回路４は、飽和電圧Ｖｓａｔよりも低い電圧範囲Ｖｄｒにおいて、垂直駆動信号ＶＤＳに応じた画素電極ＰＥへの印加電圧を変化させる。

図５に示すように、表示装置１は、透光性の第１基材２５と、表示パネル２と、透光性の第２基材２７と、を備える。保護層７５は、透光性の第１基材２５の一面に設けられている。保護層７６は、透光性の第２基材２７の一面に設けられている。

表示パネル２は、アレイ基板１０と、対向基板２０と、液晶層５０とを備えている。対向基板２０は、アレイ基板１０の表面に垂直な方向（図１に示すＰＺ方向）に対向する。液晶層５０は、アレイ基板１０と、対向基板２０と、封止部１８とで、後述する高分子分散型の液晶が封止されている。

図５及び図６に示すように、アレイ基板１０は、第１主面１０Ａ、第２主面１０Ｂ、第１側面１０Ｃ、第２側面１０Ｄ、第３側面１０Ｅ及び第４側面１０Ｆを備える。第１主面１０Ａと第２主面１０Ｂとは、平行な平面である。また、第１側面１０Ｃと第２側面１０Ｄとは、平行な平面である。第３側面１０Ｅと第４側面１０Ｆとは、平行な平面である。

図５及び図６に示すように、対向基板２０は、第１主面２０Ａ、第２主面２０Ｂ、第１側面２０Ｃ、第２側面２０Ｄ、第３側面２０Ｅ及び第４側面２０Ｆを備える。第１主面２０Ａと第２主面２０Ｂとは、平行な平面である。第１側面２０Ｃと第２側面２０Ｄとは、平行な平面である。第３側面２０Ｅと第４側面２０Ｆとは、平行な平面である。

図５及び図６に示すように、第１基材２５は、第１主面２５Ａ、第２主面２５Ｂ、第１側面２５Ｃ、第２側面２５Ｄ、第３側面２５Ｅ及び第４側面２５Ｆを備える。第１主面２５Ａと第２主面２５Ｂとは、平行な平面である。第１側面２５Ｃと第２側面２５Ｄとは、平行な平面である。第３側面２５Ｅと第４側面２５Ｆとは、平行な平面である。

第１基材２５は、対向基板２０の第１主面２０Ａに光学樹脂２３を介して、貼り合わされている。第１基材２５は、対向基板２０の保護基板であり、例えばガラスもしくは透光性の樹脂により形成される。第１基材２５がガラス基材で形成される場合、カバーガラスとも呼ばれる。また第１基材２５が透光性の樹脂で形成される場合は、可撓性を有していてもよい。

図５及び図６に示すように、第２基材２７は、第１主面２７Ａ、第２主面２７Ｂ、第１側面２７Ｃ、第２側面２７Ｄ、第３側面２７Ｅ及び第４側面２７Ｆを備える。第１主面２７Ａと第２主面２７Ｂとは、平行な平面である。第１側面２７Ｃと第２側面２７Ｄとは、平行な平面である。第３側面２７Ｅと第４側面２７Ｆとは、平行な平面である。

第２基材２７は、アレイ基板１０の第２主面１０Ｂに光学樹脂２６を介して、貼り合わされている。第２基材２７は、アレイ基板１０の保護基板であり、例えばガラスもしくは透光性の樹脂により形成される。第２基材２７がガラス基材で形成される場合、カバーガラスとも呼ばれる。また第２基材２７が透光性の樹脂で形成される場合は、可撓性を有していてもよい。

図５及び図６に示すように、光源３は、第１基材２５の第２側面２５Ｄに対向する。光源３は、サイド光源と呼ばれることもある。図５に示すように、光源３は、第１基材２５の第２側面２５Ｄへ光源光を照射する。光源３と対向する第１基材２５の第２側面２５Ｄは、光入射面となる。また、光源３と対向する光入射面は、対向基板２０の第２側面２０Ｄ、第２基材２７の第２側面２７Ｄであってもよい。

光源３は、発光部３１と、導光体３３Ｌとを備えている。発光部３１は、第１色（例えば、赤色）の発光体３３Ｒと、第２色（例えば、緑色）の発光体３３Ｇと、第３色（例えば、青色）の発光体３３Ｂと、を含む。導光体３３Ｌは、第１色の発光体３３Ｒ、第２色の発光体３３Ｇ、及び第３色の発光体３３Ｂで発光した光を第１基材２５の第２側面２５Ｄに照射する。導光体３３Ｌは、複数の発光部３１の光を同時に受光し、内部で拡散させて、表示パネル２へ放出する。その結果、第１基材２５の第２側面２５Ｄに照射される、単位面積当たりの光の分布は、均一化される。

また、導光体３３Ｌは第３側面２５Ｅから第４側面２５Ｆにかけて一体的に形成される単一の導光体３３Ｌである。導光体３３Ｌは、第３側面２５Ｅから第４側面２５Ｆにかけて、分割された複数の導光体を並べて構成してもよい。導光体３３Ｌは、第３側面２５Ｅから第４側面２５Ｆにかけて、分割された複数の導光体を並べて、隣り合う導光体同士を連結させる構成であってもよい。

発光部３１及び導光体３３Ｌは、接着材などで固定され、支持体３３Ｍに組み付けられ、光源モジュールとなっている。支持体３３Ｍは、第１基材２５の第１主面２５Ａに重なるように搭載され、第１基材２５に接着材などで固定されている。

配線基板９３（フレキシブルプリント基板又はＰＣＢ基板）は、光源制御部３２の集積回路を搭載しており、光源制御部３２は、配線基板９３（フレキシブルプリント基板又はＰＣＢ基板）を介して、光源３に接続されている。配線基板９３は、支持体３３Ｍに接着材などで固定されている。

図５に示すように、光源３から照射された光源光は、第１基材２５、アレイ基板１０、対向基板２０又は第２基材２７のいずれかで反射しながら、第２側面２０Ｄから遠ざかる方向（第２方向ＰＹ）に伝播する。

図５に示すように、第１基材２５、アレイ基板１０、対向基板２０又は第２基材２７のいずれかの内部を伝播した光源光は、散乱状態となっている液晶がある画素Ｐｉｘで散乱され、散乱光の入射角が臨界角よりも小さな角度となって、放射光６８、６８Ａがそれぞれ対向基板２０の第１主面２０Ａ（第１基材２５の第１主面２５Ａ）、アレイ基板１０の第１主面１０Ａから外部に放射される。対向基板２０の第１主面２０Ａ、アレイ基板１０の第１主面１０Ａからそれぞれ外部に放射された放射光６８、６８Ａは、観察者に観察される。

このため、図６に示すように、複数の発光部３１が、アクティブ領域ＡＡの第２方向ＰＹに対応する領域に、所定のピッチで並べられている。

図６に示すように、上述した駆動回路４は、ゲート駆動回路４３の複数の集積回路、ソース駆動回路４４の複数の集積回路を備えている。

以下、図７から図９を用いて、散乱状態となっている高分子分散型液晶と、非散乱状態の高分子分散型液晶とについて説明する。

図７に示すように、アレイ基板１０には、第１配向膜ＡＬ１が設けられている。対向基板２０には、第２配向膜ＡＬ２が設けられている。配向膜が配向処理される場合、例えば第１配向膜ＡＬ１の配向方向は第１方向ＰＸの一方側であり、第２配向膜ＡＬ２の配向方向は第１方向ＰＸの他方側に配向処理される。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、例えば、垂直配向膜であっても良く、複数の発光部３１が配置される第１方向ＰＸに配向処理された配向膜であっても良い。配向処理はラビング処理もしくは光配向処理によって行われる。

図８に示す液晶層５０の高分子分散型液晶ＬＣは、アレイ基板１０と対向基板２０との間に封入されている。次に、モノマー及び液晶を第１配向膜ＡＬ１及び第２配向膜ＡＬ２によって配向させた状態で、紫外線又は熱によってモノマーを重合させ、３次元の網目状のポリマーネットワーク５１を形成する。これにより、網目状に形成された３次元の網目状のポリマーネットワーク５１の隙間に液晶分子５２が分散されたリバースモードの高分子分散型液晶ＬＣを有する液晶層５０が形成される。

このように、高分子分散型液晶ＬＣは、３次元の網目状のポリマーネットワーク５１と、液晶分子５２と、を有する。

液晶分子５２の配向は、画素電極ＰＥと共通電極ＣＥとの間の電圧差によって制御される。画素電極ＰＥへの印加電圧により、液晶分子５２の配向が変化する。液晶分子５２の配向が変化することにより、画素Ｐｉｘを通過する光の散乱の度合いが変化する。

例えば、図８に示すように、画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されていない状態では、ポリマーネットワーク５１の光軸Ａｘ１と液晶分子５２の光軸Ａｘ２の向きは互いに概ね等しい。液晶分子５２の光軸Ａｘ２は、液晶層５０のＰＸ方向（図６）と平行である。またポリマーネットワーク５１の光軸Ａｘ１は、電圧の有無に関わらず、液晶層５０のＰＸ方向と平行である。

ポリマーネットワーク５１と液晶分子５２の常光屈折率は互いに等しい。画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されていない状態では、あらゆる方向においてポリマーネットワーク５１と液晶分子５２との間の屈折率差がほぼゼロになる。液晶層５０は、光源光を散乱しない非散乱状態となる。光源光は、光源３（発光部３１）から遠ざかる方向に伝播する。液晶層５０が光源光を散乱しない非散乱状態であると、アレイ基板１０の第１主面１０Ａから対向基板２０の第１主面２０Ａ側の背景が視認され、対向基板２０の第１主面２０Ａからアレイ基板１０の第１主面１０Ａ側の背景が視認される。

図９に示すように、電圧が印加された画素電極ＰＥと共通電極ＣＥとの間では、液晶分子５２の光軸Ａｘ２は、画素電極ＰＥと共通電極ＣＥとの間に発生する電界によって傾くことになる。ポリマーネットワーク５１の光軸Ａｘ１は、電界によって変化しないため、ポリマーネットワーク５１の光軸Ａｘ１と液晶分子５２の光軸Ａｘ２の向きは互いに異なる。電圧が印加された画素電極ＰＥがある画素Ｐｉｘにおいて、光源光が散乱される。上述したように散乱された光源光の一部がアレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａから外部に放射された光は、観察者に観察される。

電圧が印加されていない画素電極ＰＥがある画素Ｐｉｘでは、アレイ基板１０の第１主面１０Ａから対向基板２０の第１主面２０Ａ側の背景が視認され、対向基板２０の第１主面２０Ａからアレイ基板１０の第１主面１０Ａ側の背景が視認される。そして、本実施形態の表示装置１は、画像出力部９１から第１入力信号ＶＳが入力されると、画像が表示される画素Ｐｉｘの画素電極ＰＥに電圧が印加され、第３入力信号ＶＣＳＡに基づく画像が背景とともに視認される。このように、高分子分散型液晶ＬＣが散乱状態にあるとき、表示領域において画像が表示される。

電圧が印加された画素電極ＰＥがある画素Ｐｉｘにおいて光源光が散乱されて外部に放射された光によって表示された画像は、背景に重なり、表示されることになる。換言すると、本実施形態の表示装置１は、放射光６８又は放射光６８Ａと、背景との組み合わせにより、画像を背景に重ね合わせて表示することができる。

図３に示す１垂直走査期間ＧａｔｅＳｃａｎにおいて、書き込まれた各画素電極ＰＥ（図７参照）の電位が、各１垂直走査期間ＧａｔｅＳｃａｎの後にある第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮの少なくとも１つに保持されている必要がある。書き込まれた各画素電極ＰＥ（図７参照）の電位が、各１垂直走査期間ＧａｔｅＳｃａｎの後にある第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮの少なくとも１つで保持できないと、いわゆるフリッカーなどが生じやすい。言い換えると、走査線の選択時間である１垂直走査期間ＧａｔｅＳｃａｎを短くし、いわゆるフィールドシーケンシャル方式で駆動における視認性を高めるためには、第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮのそれぞれで、書き込まれた各画素電極ＰＥ（図７参照）の電位を保持しやすくする要望がある。

図１０は、画素において、走査線、信号線及びスイッチング素子を示す平面図である。図１１は、画素において、保持容量層を示す平面図である。図１２は、画素において、スイッチング素子配置領域を示す平面図である。図１３は、画素において、画素電極を示す平面図である。図１４は、画素において、遮光層を示す平面図である。図１５は、図１２のＸＶ－ＸＶ’の断面図である。図１６は、図１４のＸＶI－ＸＶI’の断面図である。図１７は、図１４のＸＶＩＩ－ＸＶＩＩ’の断面図である。図１、図２及び図１０に示すように、アレイ基板１０には、複数の信号線ＳＬと複数の走査線ＧＬとが平面視において格子状に設けられている。言い換えると、アレイ基板１０の一方の面には、第１方向ＰＸに間隔をおいて並ぶ複数の信号線ＳＬと、第２方向ＰＹに間隔をおいて並ぶ複数の走査線ＧＬと、を備える。

図１０に示すように、隣り合う走査線ＧＬと隣り合う信号線ＳＬとで囲まれる領域が、画素Ｐｉｘである。画素Ｐｉｘには、画素電極ＰＥとスイッチング素子Ｔｒ（図２参照）のスイッチング素子配置領域ＳＷとが設けられている。

図１０に示すように、走査線ＧＬは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属、これらの積層体又はこれらの合金の配線である。信号線ＳＬは、アルミニウム等の金属又は合金の配線である。

図１２に示すように、光源３（図５参照）から照射された光源光Ｌは、第２方向ＰＹを入射方向として、入射してくる。入射方向とは、光源３（図５参照）に最も近い第２側面２０Ｄから、第２側面２０Ｄの対向面である第１側面２０Ｃへ向かう方向である。光源光Ｌの入射方向が第２方向ＰＹである場合、スイッチング素子配置領域ＳＷの第２方向ＰＹの長さが、スイッチング素子配置領域ＳＷの第１方向ＰＸの長さよりも小さい。これにより、光源光Ｌの入射方向に交差する方向のスイッチング素子配置領域ＳＷの長さが小さくなり、光リークの影響が低減する。

本実施形態において、スイッチング素子Ｔｒは、ボトムゲート型の薄膜トランジスタである。スイッチング素子Ｔｒは、走査線ＧＬと電気的に接続されているゲート電極ＧＥと平面視において重畳する半導体ＳＣを有する。図１２に示すように、半導体ＳＣは、平面視において、ゲート電極ＧＥからはみ出さないように設けられている。これにより、ゲート電極ＧＥ側から半導体ＳＣに向かう光源光Ｌが反射され、半導体ＳＣに光リークが生じにくくなる。

図１２に示すように、スイッチング素子Ｔｒは、半導体ＳＣと、走査線ＧＬと一体のゲート電極ＧＥと、信号線ＳＬと一体のソース電極ＳＥと、ドレイン電極ＤＥと、補助ゲート電極ＡＧと、を備えている。ソース電極ＳＥ及びドレイン電極ＤＥは、それぞれ第２方向ＰＹに沿って延出し、間隔をおいて第１方向ＰＸに沿って並んでいる。ソース電極ＳＥは、スイッチング素子Ｔｒに半導体ＳＣの各々の一端側に接している。ドレイン電極ＤＥは、半導体ＳＣの各々の他端側に接している。ドレイン電極ＤＥは、中途で屈曲し、画素Ｐｉｘの内側へ延出している。ドレイン電極ＤＥは、中途で屈曲し、コンタクト電極ＤＥＡまで延出している。

半導体ＳＣは、例えば、酸化物半導体である。半導体ＳＣは、多結晶シリコンや非晶質シリコンであってもよい。半導体ＳＣは、第２方向ＰＹに間隔をおいて複数配置されている。例えば、３個の半導体ＳＣは、ゲート電極ＧＥに重畳し、間隔をおいて第２方向ＰＹに沿って並んでいる。

補助ゲート電極ＡＧは、ゲート電極ＧＥ及び半導体ＳＣに重畳している。半導体ＳＣは、ゲート電極ＧＥと補助ゲート電極ＡＧとの間に位置している。補助ゲート電極ＡＧは、さらに、走査線ＧＬに重畳している。なお、ゲート電極ＧＥがあれば、補助ゲート電極ＡＧは、なくてもよい。

走査線ＧＬと補助ゲート電極ＡＧとの間には、接続電極ＣＮ２が介在し、電気的に接続している。具体的には、走査線ＧＬと接続電極ＣＮ２との間に介在する絶縁膜にはコンタクトホールＣＨ２１が形成されている。接続電極ＣＮ２は、コンタクトホールＣＨ２１において、走査線ＧＬに接している。接続電極ＣＮ２と補助ゲート電極ＡＧの間に介在する絶縁膜にはコンタクトホールＣＨ２２が形成されている。補助ゲート電極ＡＧは、コンタクトホールＣＨ２２において、接続電極ＣＮ２に接している。これにより、補助ゲート電極ＡＧは、ゲート電極ＧＥと同様に、走査線ＧＬと電気的に接続される。その結果、ゲート電極ＧＥ及び補助ゲート電極ＡＧは、走査線ＧＬと同電位である。

ドレイン電極ＤＥの一端部のコンタクト電極ＤＥＡは、画素Ｐｉｘの開口部ＡＰ（図１５参照）の内側に位置し、接続電極ＣＮ３に重畳している。ドレイン電極ＤＥと接続電極ＣＮ３との間に介在する絶縁膜にはコンタクトホールＣＨ３が形成されている。ドレイン電極ＤＥは、コンタクトホールＣＨ３において、接続電極ＣＮ３に接している。

接続電極ＣＮ１は、接続電極ＣＮ３に接している。これにより、接続電極ＣＮ１は、スイッチング素子Ｔｒと電気的に接続され、コンタクトホールＣＨ１において、図１３に示した画素電極ＰＥと電気的に接続される。なお、接続電極ＣＮ１は保持容量電極ＩＯと同一材料によって形成された透光性の電極であり、また、ドレイン電極ＤＥ及び接続電極ＣＮ３は金属材料によって形成されている。

平面視において、コンタクトホールＣＨ１は、ドレイン電極ＤＥ及び接続電極ＣＮ３に重畳しない位置に形成されている。コンタクトホールＣＨ３及びコンタクトホールＣＨ１は、第１方向ＰＸに並んでいる。また、ドレイン電極ＤＥ及びコンタクトホールＣＨ１、あるいは、接続電極ＣＮ３及びコンタクトホールＣＨ１は、第１方向ＰＸに並んでいる。コンタクトホールＣＨ３、ドレイン電極ＤＥ、及び、接続電極ＣＮ３は、第１方向ＰＸにおいて、保持容量電極ＩＯとコンタクトホールＣＨ１との間に位置している。

図１２に示すように、遮光層ＬＳは、平面視において、ドレイン電極ＤＥ、接続電極ＣＮ３、及び、コンタクトホールＣＨ３に重畳し、コンタクトホールＣＨ１には重畳しない。コンタクトホールＣＨ１は、遮光層ＬＳの開口部ＡＰに位置している。接続電極ＣＮ１のうち、金属材料によって形成されたドレイン電極ＤＥ及び接続電極ＣＮ３と重畳する部分については、遮光層ＬＳに重畳しており、接続電極ＣＮ１のその他の部分については、遮光層ＬＳの開口部ＡＰに重畳している。

図１４に示すように、遮光層ＬＳは、複数の信号線ＳＬ及び複数の走査線ＧＬに重なるように、平面視において格子状に設けられている。遮光層ＬＳの開口部ＡＰは、走査線ＧＬ及び信号線ＳＬに囲まれる開口部よりも小さい範囲となる。

図１５に示すように、アレイ基板１０は、例えばガラスで形成された第１透光性基材１９を有している。第１透光性基材１９は、透光性を有していれば、ポリエチレンテレフタレートなどの樹脂でもよい。

図１５に示すように、第１透光性基材１９上には、走査線ＧＬ（図１０参照）及びゲート電極ＧＥが設けられる。

図１５に示すように、また、走査線ＧＬ及びゲート電極ＧＥを覆って第１絶縁層１１が設けられている。第１絶縁層１１は、例えば、窒化シリコンなどの透明な無機絶縁材料によって形成されている。

第１絶縁層１１上には、半導体ＳＣが積層されている。

第１絶縁層１１上には、半導体ＳＣの一部を覆うソース電極ＳＥ及び信号線ＳＬと、半導体ＳＣの一部を覆うドレイン電極ＤＥとが設けられている。ドレイン電極ＤＥは、信号線ＳＬと同じ材料で形成されている。半導体ＳＣ、信号線ＳＬ及びドレイン電極ＤＥ上には、第２絶縁層１２が設けられている。第２絶縁層１２は、例えば、第１絶縁層と同様に、窒化シリコンなどの透明な無機絶縁材料によって形成される。

第２絶縁層１２上には、第２絶縁層１２の一部を覆う第３絶縁層１３が形成されている。第３絶縁層１３は、例えばアクリル樹脂などの透光性を有する有機絶縁材料により形成されている有機絶縁層である。第３絶縁層１３は、無機系材料によって形成された他の絶縁膜と比べて厚い膜厚を有している。

図１５、図１６及び図１７に示すように、第３絶縁層１３がある領域と、第３絶縁層１３がない領域とがある。図１６及び図１７に示すように、第３絶縁層１３がある領域は、走査線ＧＬの上方及び信号線ＳＬの上方である。第３絶縁層１３は、走査線ＧＬ及び信号線ＳＬに沿って走査線ＧＬ及び信号線ＳＬの上方を覆う格子状になる。また、図１５に示すように、第３絶縁層１３がある領域は、半導体ＳＣの上方、つまりスイッチング素子Ｔｒの上方である。このため、スイッチング素子Ｔｒ、走査線ＧＬ、信号線ＳＬは保持容量電極ＩＴＯから比較的距離をおいて離れることで、保持容量電極ＩＴＯからのコモン電位の影響を受けにくくなる。さらに、アレイ基板１０において、走査線ＧＬと信号線ＳＬとに囲まれた領域には第３絶縁層１３がない領域ができるので、平面視で信号線ＳＬ及び走査線ＧＬに重なる絶縁層の厚さよりも絶縁層の厚さが小さい領域ができる。走査線ＧＬと信号線ＳＬとに囲まれた領域では、走査線ＧＬの上方及び信号線ＳＬの上方よりも相対的に、光の透過率が向上し、透光性が向上する。

図１５に示すように、第３絶縁層１３上には、保持容量電極ＩＯが設けられている。保持容量電極ＩＯは、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの透光性導電材料によって形成されている。保持容量電極ＩＯは、第３透光性電極ともいう。図１１に示すように、保持容量電極ＩＯは、走査線ＧＬと信号線ＳＬとに囲まれた領域に透光性導電材料がない領域ＩＯＸを有する。保持容量電極ＩＯは、隣り合う画素Ｐｉｘに跨がって、複数の画素Ｐｉｘに渡って設けられている。保持容量電極ＩＯは、透光性導電材料がある領域が走査線ＧＬ又は信号線ＳＬに重なり、隣の画素Ｐｉｘに延びている。

接続電極ＣＮ１は、保持容量電極ＩＯから離間し、第３絶縁層１３の開口部、あるいは、保持容量電極ＩＯの開口部ＯＰＣにおいて、第２絶縁層１２の上に配置されている。保持容量電極ＩＯ及び接続電極ＣＮ１は、実質的に同一層に位置しており、同一材料で形成される。接続電極ＣＮ１は、接続電極ＣＮ３の上に配置され、接続電極ＣＮ３に接している。

図１５に示すように、第３絶縁層１３上及び保持容量電極ＩＯ上には、金属層ＴＭが設けられている。導電性の金属層ＴＭは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属、これらの積層体又はこれらの合金の配線である。金属層ＴＭは、保持容量電極ＩＯよりも低抵抗であるので、画素Ｐｉｘごとの保持容量のばらつきが小さくなる。図１０に示すように、金属層ＴＭは、平面視において、信号線ＳＬ、走査線ＧＬ及びスイッチング素子Ｔｒに重なる領域に設けられている。これにより、金属層ＴＭは、格子状となり、金属層ＴＭで囲まれた開口部ができる。このように、金属層ＴＭは、保持容量の電位を給電する給電線となる。

保持容量電極ＩＯは、走査線ＧＬ及び信号線ＳＬに沿って走査線ＧＬ及び信号線ＳＬの上方を覆う格子状である。これにより、透光性導電材料がない領域ＩＯＸと、画素電極ＰＥとの間の保持容量ＨＣが減少するので、透光性導電材料がない領域ＩＯＸの大きさにより保持容量ＨＣが調整される。

図１２に示すように、走査線ＧＬと信号線ＳＬとに接続されたスイッチング素子Ｔｒが設けられ、少なくともスイッチング素子Ｔｒは、有機絶縁層である第３絶縁層１３で覆われている。図１０に示すように、第３絶縁層１３の上方にはスイッチング素子Ｔｒよりも大きな面積の金属層ＴＭがある。これにより、スイッチング素子Ｔｒの光リークを抑制することができる。

より具体的には、アレイ基板１０には、少なくともスイッチング素子Ｔｒを覆う有機絶縁層である第３絶縁層１３と、第３絶縁層１３の上方に重畳して設けられ、スイッチング素子Ｔｒよりも大きな面積の金属層ＴＭとがある。走査線ＧＬと信号線ＳＬとに囲まれた領域には、平面視で走査線ＧＬ及び信号線ＳＬに重なる第３絶縁層１３の厚さよりも厚さが小さい領域がある。このため、平面視でスイッチング素子Ｔｒよりも光源３に近い側にある第３絶縁層１３の厚みが変化する斜面ができる。

図１３、図１５、図１６及び図１７に示すように、第３絶縁層１３の厚みが変化する斜面には、画素電極ＰＥの一部が重なる。これにより、隣り合う画素Ｐｉｘの間の液晶分子の挙動が安定する。

図１６に示すように、平面視で、信号線ＳＬに重なる金属層ＴＭの幅は、信号線ＳＬの幅よりも大きい。これにより、信号線ＳＬのエッジで反射する反射光を表示パネル２より放出することを抑制する。ここで、金属層ＴＭの幅及び信号線ＳＬの幅は、信号線ＳＬの延在する方向に交差する方向の長さである。

また、図１７に示すように、走査線ＧＬに重なる金属層ＴＭの幅は、走査線ＧＬの幅よりも大きい。ここで、金属層ＴＭの幅及び走査線ＧＬの幅は、走査線ＧＬの延在する方向に交差する方向の長さである。

図１５に示すように、保持容量電極ＩＯ及び金属層ＴＭの上には、第４絶縁層１４が設けられている。第４絶縁層１４は、例えば、窒化シリコンなどの透明な無機絶縁材料によって形成されている無機絶縁層である。

図１５に示すように、第４絶縁層１４上には、画素電極ＰＥが設けられている。画素電極ＰＥは、ＩＴＯなどの透光性導電材料によって形成されている。画素電極ＰＥは、第４絶縁層１４及び第２絶縁層１２に設けられたコンタクトホールＣＨ１、コンタクトホールＣＨ３を介してコンタクト電極ＤＥＡと電気的に接続されている。図１３に示すように、画素電極ＰＥは、画素Ｐｉｘ毎に区画されている。画素電極ＰＥの上には、第１配向膜ＡＬ１が設けられている。

図１２及び図１６に示すように、実施形態１の表示装置では、走査線ＧＬと同層の遮光層ＧＳが、信号線ＳＬに沿って延在し、かつ信号線ＳＬの一部と重なる位置に設けられている。遮光層ＧＳは、走査線ＧＬと同じ材料で形成されている。遮光層ＧＳは、走査線ＧＬと信号線ＳＬとが平面視において交差する部分には設けられていない。

図１０に示すように、遮光層ＧＳと、信号線ＳＬとは、コンタクトホールＣＨＧで電気的に接続されている。これにより、信号線ＳＬのみの配線抵抗に比べて、遮光層ＧＳ及び信号線ＳＬで構成する配線抵抗が下がる。その結果、信号線ＳＬに供給された階調信号の遅延が抑制される。なお、コンタクトホールＣＨＧがなく、遮光層ＧＳと、信号線ＳＬとが接続されていなくてもよい。

図１６に示すように、遮光層ＧＳは、信号線ＳＬに対して金属層ＴＭとは反対側に設けられている。遮光層ＧＳの幅は、信号線ＳＬの幅よりも大きく、金属層ＴＭの幅より小さい。遮光層ＧＳの幅、金属層ＴＭの幅及び信号線ＳＬの幅は、信号線ＳＬの延在する方向に交差する方向の長さである。このように、遮光層ＧＳは、信号線ＳＬよりも幅が広くなっているので、信号線ＳＬのエッジで反射する反射光を表示パネル２より放出することを抑制する。その結果、表示装置１において、画像の視認性が向上する。

対向基板２０は、例えばガラスで形成された第２透光性基材２９を有している。第２透光性基材２９は、透光性を有していれば、ポリエチレンテレフタレートなどの樹脂でもよい。第２透光性基材２９の第２主面２０Ｂには、共通電極ＣＥが設けられている。共通電極ＣＥは、ＩＴＯなどの透光性導電材料によって形成されている。

図１４及び図１５に示すように、対向基板２０には、第２透光性基材２９と共通電極ＣＥとの間に遮光層ＬＳが設けられている。遮光層ＬＳは、平面視において、信号線ＳＬ、走査線ＧＬ及びスイッチング素子Ｔｒに重なる領域に設けられている。遮光層ＬＳは黒色の樹脂又は金属材料で形成されている。

図１４、図１５、図１６及び図１７に示すように、遮光層ＬＳは、金属層ＴＭよりも大きい幅を有している。これにより、信号線ＳＬ、走査線ＧＬ及び金属層ＴＭのエッジで反射する反射光を表示パネル２より放出することを抑制する。その結果、表示装置１において、画像の視認性が向上する。

図１８は、図１４におけるスペーサの形状及び位置を説明するための平面図である。図１９は、実施形態１の平面視におけるスペーサの形状及び位置を説明するための平面図である。図２０は、図１９のＸＸ－ＸＸ’断面図である。

また、図２０に示すように、スペーサＰＳは、対向基板２０上にスペーサＰＳが形成され、第２配向膜ＡＬ２覆われている。スペーサＰＳの厚みは、第３絶縁層１３の厚みの分小さくできるので、１μｍ以上４μｍ以下にできる。その結果、第３絶縁層１３の頂部と、対向基板２０との距離が小さくなる。スペーサＰＳは、アクリル系樹脂やエチレン系樹脂などの有機絶縁体で形成されている。これにより、スペーサＰＳは、透光性を有するので、光を遮光しにくい。アレイ基板１０と対向基板２０との間には、スペーサＳＰが配置されているので、アレイ基板１０と対向基板２０との間の距離の均一性を向上する。なお、スペーサＰＳは、アレイ基板１０上に形成され、配向膜ＡＬ１上に覆われてもよい。

図２０に示すように、スペーサＰＳの形状は、円柱である。スイッチング素子に対向する位置にそれぞれ１個ずつ配置されている。なお、スペーサＰＳの形状は、多角柱であってもよい。

また、図１８に示すように、密着層２００は、スペーサＰＳの全部に設けている。また、図２０に示すように、密着層２００は、スペーサＰＳの先端に設けられている。なお、密着層２００は、スペーサＰＳの一部だけに設けてもよい。

また、スペーサＰＳのアレイ基板１０に対向する面は、表面全体に配向膜ＡＬ２を介して密着層２００を有している。密着層２００は、密着性を有する。なお、密着層２００は、粘着性を有してもよい。密着層２００は、例えば、アクリル樹脂が用いられる。なお、これに熱硬化剤を含ませてもよい。熱硬化剤としては、例えば、イミダゾール系熱硬化剤、アミン系熱硬化剤、フェノール系熱硬化剤、ポリチオール系熱硬化剤、酸無水物および熱カチオン開始剤等を用いることができる。熱硬化剤は、１種のみが用いられてもよく、２種以上が併用されてもよい。

以上説明したように、実施形態１の表示装置１は、アレイ基板１０と、アレイ基板１０に対向する対向基板と、対向基板２０からアレイ基板１０に向けて突出するスペーサＰＳと、スペーサＰＳとアレイ基板１０とを密着する密着層２００と、を含む。

図２１は、比較例１の平面視におけるスペーサの形状及び位置を説明するための平面図である。図２２は、図２１のＸＸＩＩ－ＸＸＩＩ’断面図である。図２１に示す比較例１の表示装置では、実施形態１と同様に、アレイ基板１０と、対向基板２０と、液晶層ＬＣとを含む。実施形態１と比較して、配向膜ＡＬ１を介してスペーサＰＳのアレイ基板１０に対向する面に、密着層２００が設けられていない構造である。

比較例１の表示装置では、アレイ基板１０または対向基板２０の厚さ方向に応力を加えた場合、アレイ基板１０と対向基板２０とが固定されていないため、アレイ基板１０と対向基板２０との横方向に対する位置ずれが生じてしまう。

これに対して、実施形態１の表示装置１は、アレイ基板１０または対向基板２０の厚さ方向に応力を加えても、密着層２００が、アレイ基板１０と対向基板２０との横方向に対する位置がずれても復元することができる。

また、液晶分子ＬＣの配向の乱れやポリマー組織構造が破壊されることなく、表示パネルの透明状態を維持し、白濁などの劣化を抑制することができる。

図２３から図２８を用いて、実施形態１の表示装置１を真空注入方式により生成する流れについて説明する。図２３は、実施形態１に係る表示装置を形成する流れの一例を示すフローチャートである。図２４から図２８は、実施形態１に係る表示装置を形成する方法の一例を説明するための図である。

ステップＳ１０１において、図２４に示すように、対向基板２０上にスペーサＰＳとなるレジスト層を塗布する。所定のパターンを有するフォトマスクを用いて、レジスト層を露光・現像し、スペーサＰＳとなるレジストを所定のパターンとして対向基板２０上に形成する。

ステップＳ１０２において、図２５に示すように、対向基板２０のアレイ基板１０に対向する面に配向膜ＡＬ２を形成する。

ステップＳ１０３において、図２６に示すように、スペーサＰＳの上面全体に密着するように、密着層２００を塗布する。塗布する方法としては、例えば、インクジェット、印刷（グラビア、フレクソ、オフセット）などが好ましい。

ステップＳ１０４において、図２７に示すように、アレイ基板１０を対向基板２０に対向して貼り合せる。貼り合せる方法としては、例えば、加熱や紫外線光などが好ましい。紫外線や熱により、密着層２００の粘着性が高まるためである。

ステップＳ１０５において、図２８に示すように、アレイ基板１０と対向基板２０との間に、高分子分散型液晶ＬＣを真空注入して、液体状の高分子分散型液晶ＬＣを硬化する。

図２９及び図３０を用いて、実施形態１の表示パネルを滴下(ＯＤＦ：Ｏｎe Ｄｒоｐ Ｆｉｌｌ）方式により生成する流れについて説明する。図２９は、実施形態１に係る表示装置を形成する流れの一例を示すフローチャートである。図３０は、実施形態１に係る表示装置を形成する方法の一例を説明するための図である。

ステップＳ２０１からＳ２０３は、真空注入方式と同様の工程であるため、省略する。

ステップＳ２０４において、図３０に示すように、対向基板２０の上に高分子分散型液晶ＬＣを滴下する。滴下する方法は、例えば、インクジェットを用いるのが好ましい。

ステップＳ２０５において、図２８に示すように、アレイ基板１０を対向基板２０に対向して貼り合せる。貼り合せる方法としては、例えば、加熱や紫外線光などが好ましい。紫外線や熱により、密着層２００の粘着性が高まるためである。

（実施形態２）
図３１は、実施形態２の平面視におけるスペーサの形状及び位置を説明するための平面図である。図３２は、図３１のＸＸＸＩＩ－ＸＸＸＩＩ’断面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。

図３１及び図３２に示すように、実施形態２に係る表示装置は、対向基板２０上に、アレイ基板１０と、スペーサＰＳと、密着層２００とを含む。図３２に示すように、スペーサＰＳは、内部に空間を有する収納部２１０を有する。

図３２に示すように、スペーサＰＳの形状は、円筒である。スイッチング素子に対向する位置に配置されている。なお、スペーサＰＳの形状は、多角柱であってもよい。

実施形態１では、アレイ基板１０または対向基板２０の厚さ方向に対して、ストーク量０．４ｍｍ以上若しくは応力５７Ｎ以上で押下した場合、液晶分子５２の配向が乱れたり、密着層２００が走査線及び信号線に沿って、隣接する画素の開口まで染み出したりしてしまう可能性がある。

これに対して、実施形態２に係る表示装置は、アレイ基板１０または対向基板２０の厚さ方向に対して応力を加えても、実施形態１に係る表示装置よりも、密着層２００が収納部２１０内で固定され、液晶分子５２の配向が乱れや密着層２００がスペーサＰＳの隣接する画素の開口まで染み出すのを抑制することができる。

（実施形態３）
図３３は、実施形態３の平面視におけるスペーサの形状及び位置を説明するための平面図である。図３４は、図３３のＸＸＸＩＶ－ＸＸＸＩＶ’断面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。

図３３及び図３４に示すように、実施形態３に係る表示装置は、対向基板２０上に、アレイ基板１０と、スペーサＰＳと、密着層２００と、枠体２２０とを有する。図３４に示すように、枠体２２０は、対向基板２０からアレイ基板１０に向けて突出し、スペーサＰＳの四方を囲っている。枠体２２０は、例えば、樹脂材料が用いられる。枠体２２０の高さは、スペーサＰＳの高さと同等である。枠体２２０とスペーサＰＳとの間には、高分子分散型液晶ＬＣが封止されている。

図３３に示すように、枠体２２０の形状は、直方体である。ゲート電極ＧＥの内側であって、枠体２２０は、ゲート電極ＧＥの外周に囲まれている。

これにより、アレイ基板１０または対向基板２０の厚さ方向に対して応力を加えても、密着層２００が、仮にスペーサＰＳから漏れても、液晶分子ＬＣの配向乱れやスペーサＰＳの隣接する画素の開口まで染み出すのを抑制することができる。

（実施形態４）
図３５は、実施形態４の平面視におけるスペーサの形状及び位置を説明するための平面図である。図３６は、図３５のＸＸＸＶＩ－ＸＸＸＶＩ’断面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。

図３５及び図３６に示すように、実施形態４に係る表示装置は、対向基板２０上に、アレイ基板１０と、スペーサＰＳと、密着層２００と、枠体２２０と、ビーズ２３０とを有する。図３６に示すように、ビーズ２３０の形状は、球体形である。ビーズ２３０は、例えば、樹脂材料が用いられる。図３６に示すように、収納部２１０の内部に、２個のビーズ２３０が収納されている。また、ビーズ２３０は、３個以上含んでもよい。

これにより、スペーサＰＳの剛性を高くし、アレイ基板１０と対向基板２０を厚み方向に応力を加えたとき、スペーサＰＳが撓まないように、スペーサＰＳの形状を維持し、スペーサＰＳの変形を抑制することができる。

以上、好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。

例えば、本開示について、スイッチング素子Ｔｒがボトムゲート型であるとして説明を行ったが、上述しているようにスイッチング素子Ｔｒは、ボトムゲート構造に限らずトップゲート型であってもよい。スイッチング素子Ｔｒがトップゲート型であれば、図１５の絶縁膜積層構造を参考に説明すると、半導体ＳＣは第１透光性基材１９と第１絶縁層その間に配置され、ゲート電極ＧＥは第１絶縁層１１と第２絶縁層１２との間に配置され、ソース電極ＳＥ及びコンタクト電極ＤＥＡは第２絶縁層１２と第３絶縁層１３との間に形成される構造となる。

さらに、コモン電位については、直流電圧が供給される、つまり一定のコモン電位であってもよく、また交流電圧が共有される、つまり上限値と下限値の２つを有するコモン電位であってもよい。コモン電位が直流であっても交流であっても保持容量電極ＩＯ及び共通電極ＣＥには共通の電位が供給される。

また、格子状の有機絶縁膜である第３絶縁層１３については、格子状の内側の第３絶縁層１３が完全に除去され下層の第２絶縁層１２や保持容量電極ＩＯを露出する構造を開示しているが、これに限られない。例えば、複数の信号線ＳＬと複数の走査線ＧＬとで囲まれる格子状領域の内側については、ハーフトーン露光で第３絶縁層１３の膜厚の一部を薄く残す構造であってもよい。これにより、第３絶縁層１３は、複数の信号線ＳＬと複数の走査線ＧＬとで囲まれる格子状領域よりも、格子状領域の内側の膜厚が薄くなる。

１ 表示装置
２ 表示パネル
３ 光源
１０ アレイ基板
２０ 対向基板
３１ 発光部
３３Ｌ 導光体
５０ 液晶層
２００ 密着層
２１０ 収納部
２２０ 枠体
２３０ ビーズ
ＰＳ スペーサ
ＰＸ 第１方向
ＰＹ 第２方向
ＰＺ 第３方向
ＳＬ 信号線
ＧＬ 走査線
Ｔｒ スイッチング素子

Claims (6)

1. アレイ基板と、対向基板と、前記アレイ基板と前記対向基板との間の液晶層と、前記対向基板から前記アレイ基板に向けて突出する、複数のスペーサと、を含む表示パネルと、
   記表示パネルに貼り合された透光性のガラス基材と、
   前記アレイ基板の側面、前記対向基板の側面又は前記ガラス基材の側面に沿って、設けられた導光体と、前記導光体に対向するように並べられた複数の発光部を有する、光源と、を備え、
   前記アレイ基板は、
   第１方向に間隔をおいて並ぶ複数の信号線と、
   第２方向に間隔をおいて並ぶ複数の走査線と、
   前記走査線と前記信号線とに接続されたスイッチング素子と、を有し、
   前記スペーサは、前記スイッチング素子に対向する位置にそれぞれ配置され、
   前記対向基板と前記アレイ基板とを密着する密着層を備える、
   表示装置。
2. 前記密着層は、全部または一部の前記スペーサの先端に設けられている、
   請求項１に記載の表示装置。
3. 前記スペーサは、内部に空間を有する収納部を有し、
   前記密着層は、全部または一部の前記収納部に充填される、
   請求項１に記載の表示装置。
4. 前記スペーサの形状は、円筒状である、
   請求項１または３に記載の表示装置。
5. 前記スペーサの四方を囲む枠体をさらに備え、
   前記枠体は、前記対向基板から前記アレイ基板に向けて突出する、
   請求項４に記載の表示装置。
6. 前記スペーサは、内部に空間を有する収納部を有し、
   前記収納部は、内部に複数のビーズを有する、
   請求項５に記載の表示装置。

Images