JP7432350B2 - 表示装置 - Google Patents

Description

本開示は、表示装置に関する。

特許文献１には、第１透光性基板と、第１透光性基板と対向して配置される第２透光性基板と、第１透光性基板と第２透光性基板との間に封入される高分子分散型液晶を有する液晶層と、第１透光性基板及び第２透光性基板の少なくとも１つの側面に対向して配置される少なくとも１つの発光部とを備える表示装置が記載されている。

特開２０１８－０２１９７４号公報

特許文献１に記載されている表示装置では、表示パネルの一方の面から、反対側の他方の面側の背景を視認可能である。光源が第１透光性基板及び第２透光性基板の少なくとも１つの側面に対向して配置されるため、光源によるスイッチング素子の光リークを低減する必要がある。

本発明の目的は、光源を用いて表示した画像が表示パネルの一方の面から、反対側の他方の面側の背景とともに視認可能であり、スイッチング素子の光リークを低減できる、表示装置を提供することにある。

一態様に係る表示装置は、アレイ基板と、対向基板と、前記アレイ基板と前記対向基板との間の液晶層と、前記アレイ基板の側面又は前記対向基板の側面に光が入るように配置される光源と、を備え、前記アレイ基板は、第１方向に間隔をおいて並ぶ複数の信号線と、第２方向に間隔をおいて並ぶ複数の走査線と、前記走査線と前記信号線とに接続されたスイッチング素子と、を有し、前記スイッチング素子は、画素電極とコンタクトホールを介して接続されるドレイン電極と、ソース電極と、前記走査線と電気的に接続されたゲート電極と、を有し、前記ソース電極は、前記第２方向に延びる第１直線部と、前記第１方向に間隔をおいて並び、前記第２方向に延びる第２直線部と、前記第１直線部の一端と前記第２直線部の一端とを接続する接続部とを有し、前記第１直線部の他端と、前記信号線とを接続する迂回部を有する。

図１は、本実施形態に係る表示装置の一例を表す斜視図である。 図２は、実施形態１の表示装置を表すブロック図である。 図３は、実施形態１のフィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。 図４は、画素電極への印加電圧と画素の散乱状態との関係を示す説明図である。 図５は、図１の表示装置の断面の一例を示す断面図である。 図６は、図１の表示装置の平面を示す平面図である。 図７は、図５の液晶層部分を拡大した拡大断面図である。 図８は、液晶層において非散乱状態を説明するための断面図である。 図９は、液晶層において散乱状態を説明するための断面図である。 図１０は、画素において、走査線、信号線及びスイッチング素子を示す平面図である。 図１１は、画素において、保持容量層を示す平面図である。 図１２は、画素において、補助金属層及び開口領域を示す平面図である。 図１３は、画素において、画素電極を示す平面図である。 図１４は、画素において、遮光層を示す平面図である。 図１５は、図１４のＸＶ－ＸＶ’の断面図である。 図１６は、図１４のＸＶＩ－ＸＶＩ’の断面図である。 図１７は、図１４のＸＶＩＩ－ＸＶＩＩ’の断面図である。 図１８は、周辺領域の断面図である。 図１９は、実施形態１のスイッチング素子を拡大して示す平面図である。 図２０は、比較例のスイッチング素子を拡大して示す平面図である。 図２１は、実施形態２のスイッチング素子を拡大して示す平面図である。 図２２は、実施形態３のスイッチング素子を拡大して示す平面図である。

本開示を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（実施形態１）
図１は、本実施形態に係る表示装置の一例を表す斜視図である。図２は、図１の表示装置を表すブロック図である。図３は、フィールドシーケンシャル方式において、光源が発光するタイミングを説明するタイミングチャートである。

図１に示すように、表示装置１は、表示パネル２と、光源３と、駆動回路４とを有する。ここで、表示パネル２の平面の一方向がＰＸ方向とされ、ＰＸ方向と直交する方向が第２方向ＰＹとされ、ＰＸ－ＰＹ平面に直交する方向が第３方向ＰＺとされている。

表示パネル２は、アレイ基板１０と、対向基板２０と、液晶層５０（図５参照）とを備えている。対向基板２０は、アレイ基板１０の表面に垂直な方向（図１に示すＰＺ方向）に対向する。液晶層５０（図５参照）は、アレイ基板１０と、対向基板２０と、封止部１８とで、後述する高分子分散型液晶ＬＣが封止されている。

図１に示すように、表示パネル２において、画像を表示可能な表示領域ＡＡと、表示領域ＡＡの外側の周辺領域ＦＲと、がある。表示領域ＡＡには、複数の画素Ｐｉｘがマトリクス状に配置されている。なお、本開示において、行とは、一方向に配列されるｍ個の画素Ｐｉｘを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるｎ個の画素Ｐｉｘを有する画素列をいう。そして、ｍとｎとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。また、複数の走査線ＧＬが行毎に配線され、複数の信号線ＳＬが列毎に配線されている。

光源３は、複数の発光部３１を備えている。図２に示すように、光源制御部３２は、駆動回路４に含まれる。なお、光源制御部３２は、駆動回路４の回路とは別の回路にしてもよい。発光部３１と、光源制御部３２とは、アレイ基板１０内の配線で電気的に接続されている。

図１に示すように、駆動回路４は、アレイ基板１０の表面に固定されている。図２に示すように、駆動回路４は、信号処理回路４１、画素制御回路４２、ゲート駆動回路４３、ソース駆動回路４４及び共通電位駆動回路４５を備えている。アレイ基板１０は、対向基板２０よりもＸＹ平面の面積が大きく、対向基板２０から露出したアレイ基板１０の張り出し部分に、駆動回路４が設けられる。

信号処理回路４１には、外部の上位制御部９の画像出力部９１から、フレキシブル基板９２を介して、入力信号（ＲＧＢ信号など）ＶＳが入力される。

信号処理回路４１は、入力信号解析部４１１と、記憶部４１２と、信号調整部４１３とを備える。入力信号解析部４１１は、外部から入力された第１入力信号ＶＳに基づいて第２入力信号ＶＣＳを生成する。

第２入力信号ＶＣＳは、第１入力信号ＶＳに基づいて、表示パネル２の各画素Ｐｉｘにどのような階調値を与えるかを定める信号である。言い換えると、第２入力信号ＶＣＳは、各画素Ｐｉｘの階調値に関する階調情報を含む信号である。

信号調整部４１３は、第２入力信号ＶＣＳから第３入力信号ＶＣＳＡを生成する。信号調整部４１３は、第３入力信号ＶＣＳＡを画素制御回路４２へ送出し、光源制御信号ＬＣＳＡを光源制御部３２へ送出する。光源制御信号ＬＣＳＡは、例えば、画素Ｐｉｘへの入力階調値に応じて設定される発光部３１の光量の情報を含む信号である。例えば、暗い画像が表示される場合、発光部３１の光量は小さく設定される。明るい画像が表示される場合、発光部３１の光量は大きく設定される。

そして、画素制御回路４２は、第３入力信号ＶＣＳＡに基づいて水平駆動信号ＨＤＳと垂直駆動信号ＶＤＳとを生成する。本実施形態では、フィールドシーケンシャル方式で駆動されるので、水平駆動信号ＨＤＳと垂直駆動信号ＶＤＳとが発光部３１が発光可能な色毎に生成される。

ゲート駆動回路４３は水平駆動信号ＨＤＳに基づいて１垂直走査期間内に表示パネル２の走査線ＧＬを順次選択する。走査線ＧＬの選択の順番は任意である。

ソース駆動回路４４は垂直駆動信号ＶＤＳに基づいて１水平走査期間内に表示パネル２の各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号を供給する。

本実施形態において、表示パネル２はアクティブマトリクス型パネルである。このため、平面視で第２方向ＰＹに延在する信号（ソース）線ＳＬ及び第１方向ＰＸに延在する走査（ゲート）線ＧＬがあり、信号線ＳＬと走査線ＧＬとの交差部には、スイッチング素子Ｔｒがある。

スイッチング素子Ｔｒとして薄膜トランジスタが用いられる。薄膜トランジスタの例としては、ボトムゲート型トランジスタ又はトップゲート型トランジスタを用いてもよい。スイッチング素子Ｔｒとして、シングルゲート薄膜トランジスタを例示するが、ダブルゲートトランジスタでもよい。スイッチング素子Ｔｒのソース電極及びドレイン電極のうち一方は信号線ＳＬに接続され、ゲート電極は走査線ＧＬに接続され、ソース電極及びドレイン電極のうち他方は、後述する高分子分散型液晶ＬＣの容量の一端に接続されている。高分子分散型液晶ＬＣの容量は、一端がスイッチング素子Ｔｒに画素電極ＰＥを介して接続され、他端が共通電極ＣＥを介してコモン電位配線ＣＯＭＬに接続されている。また、画素電極ＰＥと、コモン電位配線ＣＯＭＬに電気的に接続されている保持容量電極ＩＯとの間には、保持容量ＨＣが生じる。なお、コモン電位配線ＣＯＭＬは、共通電位駆動回路４５より供給される。

発光部３１は、第１色（例えば、赤色）の発光体３３Ｒと、第２色（例えば、緑色）の発光体３３Ｇと、第３色（例えば、青色）の発光体３３Ｂを備えている。光源制御部３２は、光源制御信号ＬＣＳＡに基づいて、第１色の発光体３３Ｒ、第２色の発光体３３Ｇ及び第３色の発光体３３Ｂのそれぞれを時分割で発光するように制御する。このように、第１色の発光体３３Ｒ、第２色の発光体３３Ｇ及び第３色の発光体３３Ｂは、フィールドシーケンシャル方式で駆動される。

図３に示すように、第１サブフレーム（第１所定時間）ＲＦにおいて、第１色の発光期間ＲＯＮで第１色の発光体３３Ｒが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第１色の発光期間ＲＯＮにおいて第１色のみ点灯している。

次に、第２サブフレーム（第２所定時間）ＧＦにおいて、第２色の発光期間ＧＯＮで第２色の発光体３３Ｇが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第２色の発光期間ＧＯＮにおいて第２色のみ点灯している。

さらに、第３サブフレーム（第３所定時間）ＢＦにおいて、第３色の発光期間ＢＯＮで第３色の発光体３３Ｂが発光するとともに、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘが光を散乱させて表示する。表示パネル２全体では、１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、第３色の発光期間ＢＯＮにおいて第３色のみ点灯している。

人間の眼には、時間的な分解能の制限があり、残像が発生するので、１フレーム（１Ｆ）の期間に３色の合成された画像が認識される。フィールドシーケンシャル方式では、カラーフィルタを不要とすることができ、カラーフィルタでの吸収ロスが低減するので、高い透過率が実現できる。カラーフィルタ方式では、第１色、第２色、第３色毎に画素Ｐｉｘを分割したサブピクセルで一画素を作るのに対し、フィールドシーケンシャル方式では、このようなサブピクセル分割をしなくてもよい。なお、第４サブフレームをさらに有し、第１色、第２色及び第３色とは異なる第４色を発光するようにしてもよい。

図４は、画素電極への印加電圧と画素の散乱状態との関係を示す説明図である。図５は、図１の表示装置の断面の一例を示す断面図である。図６は、図１の表示装置の平面を示す平面図である。図５は、図６のＶ－Ｖ’断面である。図７は、図５の液晶層部分を拡大した拡大断面図である。図８は、液晶層において非散乱状態を説明するための断面図である。図９は、液晶層において散乱状態を説明するための断面図である。

１垂直走査期間ＧａｔｅＳｃａｎ内に選択された画素Ｐｉｘに、上述した各信号線ＳＬに各画素Ｐｉｘの出力階調値に応じた階調信号が供給されていれば、階調信号に応じて画素電極ＰＥへの印加電圧が変わる。画素電極ＰＥへの印加電圧が変わると、画素電極ＰＥと、共通電極ＣＥとの間の電圧が変化する。そして、図４に示すように、画素電極ＰＥへの印加電圧に応じて、画素Ｐｉｘ毎の液晶層５０の散乱状態が制御され、画素Ｐｉｘ内の散乱割合が変化する。

図４に示すように、画素電極ＰＥへの印加電圧が飽和電圧Ｖｓａｔ以上となると、画素Ｐｉｘ内の散乱割合の変化が小さくなる。そこで、駆動回路４は、飽和電圧Ｖｓａｔよりも低い電圧範囲Ｖｄｒにおいて、垂直駆動信号ＶＤＳに応じた画素電極ＰＥへの印加電圧を変化させる。

図５及び図６に示すように、アレイ基板１０は、第１主面１０Ａ、第２主面１０Ｂ、第１側面１０Ｃ、第２側面１０Ｄ、第３側面１０Ｅ及び第４側面１０Ｆを備える。第１主面１０Ａと第２主面１０Ｂとは、平行な平面である。また、第１側面１０Ｃと第２側面１０Ｄとは、平行な平面である。第３側面１０Ｅと第４側面１０Ｆとは、平行な平面である。

図５及び図６に示すように、対向基板２０は、第１主面２０Ａ、第２主面２０Ｂ、第１側面２０Ｃ、第２側面２０Ｄ、第３側面２０Ｅ及び第４側面２０Ｆを備える。第１主面２０Ａと第２主面２０Ｂとは、平行な平面である。第１側面２０Ｃと第２側面２０Ｄとは、平行な平面である。第３側面２０Ｅと第４側面２０Ｆとは、平行な平面である。

図５及び図６に示すように、光源３は、対向基板２０の第２側面２０Ｄに対向する。光源３は、サイド光源と呼ばれることもある。図５に示すように、光源３は、対向基板２０の第２側面２０Ｄへ光源光Ｌを照射する。光源３と対向する対向基板２０の第２側面２０Ｄは、光入射面となる。

図５に示すように、光源３から照射された光源光Ｌは、アレイ基板１０の第１主面１０Ａ及び対向基板２０の第１主面２０Ａで反射しながら、第２側面２０Ｄから遠ざかる方向（第２方向ＰＹ）に伝播する。アレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａから外部へ光源光Ｌが向かうと、屈折率の大きな媒質から屈折率の小さな媒質へ進むことになるので、光源光Ｌがアレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａへ入射する入射角が臨界角よりも大きければ、光源光Ｌがアレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａで全反射する。

図５に示すように、アレイ基板１０及び対向基板２０の内部を伝播した光源光Ｌは、散乱状態となっている液晶がある画素Ｐｉｘで散乱され、散乱光の入射角が臨界角よりも小さな角度となって、放射光６８、６８Ａがそれぞれ対向基板２０の第１主面２０Ａ、アレイ基板１０の第１主面１０Ａから外部に放射される。対向基板２０の第１主面２０Ａ、アレイ基板１０の第１主面１０Ａからそれぞれ外部に放射された放射光６８、６８Ａは、観察者に観察される。以下、図７から図９を用いて、散乱状態となっている高分子分散型液晶と、非散乱状態の高分子分散型液晶とについて説明する。

図７に示すように、アレイ基板１０には、第１配向膜ＡＬ１が設けられている。対向基板２０には、第２配向膜ＡＬ２が設けられている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、例えば、垂直配向膜である。

液晶とモノマーを含む溶液がアレイ基板１０と対向基板２０との間に封入されている。次に、モノマー及び液晶を第１配向膜ＡＬ１及び第２配向膜ＡＬ２によって配向させた状態で、紫外線又は熱によってモノマーを重合させ、バルク５１を形成する。これにより、網目状に形成された高分子のネットワークの隙間に液晶が分散されたリバースモードの高分子分散型液晶ＬＣを有する液晶層５０が形成される。

このように、高分子分散型液晶ＬＣは、高分子によって形成されたバルク５１と、バルク５１内に分散された複数の微粒子５２と、を有する。微粒子５２は、液晶によって形成されている。バルク５１及び微粒子５２は、それぞれ光学異方性を有している。

微粒子５２に含まれる液晶の配向は、画素電極ＰＥと共通電極ＣＥとの間の電圧差によって制御される。画素電極ＰＥへの印加電圧により、液晶の配向が変化する。液晶の配向が変化することにより、画素Ｐｉｘを通過する光の散乱の度合いが変化する。

例えば、図８に示すように、画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されていない状態では、バルク５１の光軸Ａｘ１と微粒子５２の光軸Ａｘ２の向きは互いに等しい。微粒子５２の光軸Ａｘ２は、液晶層５０のＰＺ方向と平行である。バルク５１の光軸Ａｘ１は、電圧の有無に関わらず、液晶層５０のＰＺ方向と平行である。

バルク５１と微粒子５２の常光屈折率は互いに等しい。画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されていない状態では、あらゆる方向においてバルク５１と微粒子５２との間の屈折率差がゼロになる。液晶層５０は、光源光Ｌを散乱しない非散乱状態となる。光源光Ｌは、アレイ基板１０の第１主面１０Ａ及び対向基板２０の第１主面２０Ａで反射しながら、光源３（発光部３１）から遠ざかる方向に伝播する。液晶層５０が光源光Ｌを散乱しない非散乱状態であると、アレイ基板１０の第１主面１０Ａから対向基板２０の第１主面２０Ａ側の背景が視認され、対向基板２０の第１主面２０Ａからアレイ基板１０の第１主面１０Ａ側の背景が視認される。

図９に示すように、電圧が印加された画素電極ＰＥと共通電極ＣＥとの間では、微粒子５２の光軸Ａｘ２は、画素電極ＰＥと共通電極ＣＥとの間に発生する電界によって傾くことになる。バルク５１の光軸Ａｘ１は、電界によって変化しないため、バルク５１の光軸Ａｘ１と微粒子５２の光軸Ａｘ２の向きは互いに異なる。電圧が印加された画素電極ＰＥがある画素Ｐｉｘにおいて、光源光Ｌが散乱される。上述したように散乱された光源光Ｌの一部がアレイ基板１０の第１主面１０Ａ又は対向基板２０の第１主面２０Ａから外部に放射された光は、観察者に観察される。

電圧が印加されていない画素電極ＰＥがある画素Ｐｉｘでは、アレイ基板１０の第１主面１０Ａから対向基板２０の第１主面２０Ａ側の背景が視認され、対向基板２０の第１主面２０Ａからアレイ基板１０の第１主面１０Ａ側の背景が視認される。そして、本実施形態の表示装置１は、画像出力部９１から第１入力信号ＶＳが入力されると、画像が表示される画素Ｐｉｘの画素電極ＰＥに電圧が印加され、第３入力信号ＶＣＳＡに基づく画像が背景とともに視認される。このように、高分子分散型液晶が散乱状態にあるとき、表示領域において画像が表示される。

電圧が印加された画素電極ＰＥがある画素Ｐｉｘにおいて光源光Ｌが散乱されて外部に放射された光によって表示された画像は、背景に重なり、表示されることになる。換言すると、本実施形態の表示装置１は、放射光６８又は放射光６８Ａと、背景との組み合わせにより、画像を背景に重ね合わせて表示する。

図３に示す１垂直走査期間ＧａｔｅＳｃａｎにおいて、書き込まれた各画素電極ＰＥ（図７参照）の電位が、各１垂直走査期間ＧａｔｅＳｃａｎの後にある第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮの少なくとも１つに保持されている必要がある。書き込まれた各画素電極ＰＥ（図７参照）の電位が、各１垂直走査期間ＧａｔｅＳｃａｎの後にある第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮの少なくとも１つで保持できないと、いわゆるフリッカーなどが生じやすい。言い換えると、走査線の選択時間である１垂直走査期間ＧａｔｅＳｃａｎを短くし、いわゆるフィールドシーケンシャル方式で駆動における視認性を高めるためには、第１色の発光期間ＲＯＮ、第２色の発光期間ＧＯＮ及び第３色の発光期間ＢＯＮのそれぞれで、書き込まれた各画素電極ＰＥ（図７参照）の電位を保持しやすくする要望がある。

図１０は、画素において、走査線、信号線及びスイッチング素子を示す平面図である。図１１は、画素において、保持容量層を示す平面図である。図１２は、画素において、補助金属層及び開口領域を示す平面図である。図１３は、画素において、画素電極を示す平面図である。図１４は、画素において、遮光層を示す平面図である。図１５は、図１４のＸＶ－ＸＶ’の断面図である。図１６は、図１４のＸＶI－ＸＶI’の断面図である。図１７は、図１４のＸＶＩＩ－ＸＶＩＩ’の断面図である。図１８は、周辺領域の断面図である。図１、図２及び図１０に示すように、アレイ基板１０には、複数の信号線ＳＬと複数の走査線ＧＬとが平面視において格子状に設けられている。言い換えると、アレイ基板１０の一方の面には、第１方向ＰＸに間隔をおいて並ぶ複数の信号線と、第２方向ＰＹに間隔をおいて並ぶ複数の走査線と、を備える。

図１０に示すように、隣り合う走査線ＧＬと隣り合う信号線ＳＬとで囲まれる領域が、画素Ｐｉｘである。画素Ｐｉｘには、画素電極ＰＥとスイッチング素子Ｔｒとが設けられている。本実施形態において、スイッチング素子Ｔｒは、ボトムゲート型の薄膜トランジスタである。スイッチング素子Ｔｒは、走査線ＧＬと電気的に接続されているゲート電極ＧＥと平面視において重畳する半導体層ＳＣを有する。

図１０に示すように、走査線ＧＬは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属、これらの積層体又はこれらの合金の配線である。信号線ＳＬは、アルミニウム等の金属又は合金の配線である。

図１０に示すように、半導体層ＳＣは、平面視において、ゲート電極ＧＥからはみ出さないように設けられている。これにより、ゲート電極ＧＥ側から半導体層ＳＣに向かう光源光Ｌが反射され、半導体層ＳＣに光リークが生じにくくなる。

図５及び図１０に示すように、光源３から照射された光源光Ｌは、第２方向ＰＹを入射方向として、入射してくる。光源光Ｌの入射方向が第２方向ＰＹである場合、半導体層ＳＣの第１方向の長さが、半導体層ＳＣの第１方向ＰＸの長さよりも小さい。これにより、光源光Ｌの入射方向に交差する方向の長さが小さくなり、光リークの影響が低減する。

図１０に示すように、ソース電極ＳＥは、信号線ＳＬと同じ２つの導電体が、信号線ＳＬと同層でかつ信号線と交差する方向に信号線ＳＬから伸びている。これにより、信号線ＳＬと電気的に接続するソース電極ＳＥは、平面視において、半導体層ＳＣの一端部と重畳している。

図１０に示すように、平面視において、隣り合うソース電極ＳＥの導電体の間の位置には、ドレイン電極ＤＥが設けられている。ドレイン電極ＤＥは、平面視において、半導体層ＳＣと重畳している。ソース電極ＳＥ及びドレイン電極ＤＥと重畳しない部分は、スイッチング素子Ｔｒのチャネルとして機能する。図１３に示すように、ドレイン電極ＤＥと電気的に接続されるコンタクト電極ＤＥＡは、コンタクトホールＣＨで画素電極ＰＥと電気的に接続されている。

図１５に示すように、アレイ基板１０は、例えばガラスで形成された第１透光性基材１９を有している。第１透光性基材１９は、透光性を有していれば、ポリエチレンテレフタレートなどの樹脂でもよい。

図１５に示すように、第１透光性基材１９上には、走査線ＧＬ（図１０参照）及びゲート電極ＧＥが設けられる。

図１５に示すように、また、走査線ＧＬ及びゲート電極ＧＥを覆って第１絶縁層１１が設けられている。第１絶縁層１１は、例えば、窒化シリコンなどの透明な無機絶縁材料によって形成されている。

第１絶縁層１１上には、半導体層ＳＣが積層されている。半導体層ＳＣは、例えば、アモルファスシリコンによって形成されているが、ポリシリコン又は酸化物半導体によって形成されていてもよい。同じ断面でみたときに、半導体層ＳＣの長さＬｓｃは、半導体層ＳＣに重畳するゲート電極ＧＥの長さＬｇｅよりも小さい。これにより、ゲート電極ＧＥが第１透光性基材１９の中を伝搬してくる光Ｌｄ１を遮光できる。その結果、実施形態１のスイッチング素子Ｔｒは、光リークが低減する。

第１絶縁層１１上には、半導体層ＳＣの一部を覆うソース電極ＳＥ及び信号線ＳＬと、半導体層ＳＣの一部を覆うドレイン電極ＤＥとが設けられている。ドレイン電極ＤＥは、信号線ＳＬと同じ材料で形成されている。半導体層ＳＣ、信号線ＳＬ及びドレイン電極ＤＥ上には、第２絶縁層１２が設けられている。第２絶縁層１２は、例えば、第１絶縁層と同様に、窒化シリコンなどの透明な無機絶縁材料によって形成される。

第２絶縁層１２上には、第２絶縁層１２の一部を覆う第３絶縁層が形成されている。第３絶縁層１３は、例えばアクリル樹脂などの透光性を有する有機絶縁材料により形成されている。第３絶縁層１３は、無機系材料によって形成された他の絶縁膜と比べて厚い膜厚を有している。

図１５、図１６及び図１７に示すように、第３絶縁層１３がある領域と、第３絶縁層１３がない領域とがある。図１６及び図１７に示すように、第３絶縁層１３がある領域は、走査線ＧＬの上方及び信号線ＳＬの上方である。第３絶縁層１３は、走査線ＧＬ及び信号線ＳＬに沿って走査線ＧＬ及び信号線ＳＬの上方を覆う格子状になる。また、図１５に示すように、第３絶縁層１３がある領域は、半導体層ＳＣの上方、つまりスイッチング素子Ｔｒの上方にもある。このため、スイッチング素子Ｔｒ、走査線ＧＬ、信号線ＳＬは保持容量電極ＩＴＯから比較的距離をおいて離れることで、保持容量電極ＩＴＯからのコモン電位の影響を受けにくくなる。さらに、アレイ基板１０において、走査線ＧＬと信号線ＳＬとに囲まれた領域には第３絶縁層１３がない領域ができるので、平面視で信号線ＳＬ及び走査線ＧＬに重なる絶縁層の厚さよりも絶縁層の厚さが小さい領域ができる。走査線ＧＬと信号線ＳＬとに囲まれた領域では、走査線ＧＬの上方及び信号線ＳＬの上方よりも相対的に、光の透過率が向上し、透光性が向上する。

図１５に示すように、第３絶縁層１３上には、金属層ＴＭが設けられている。導電性の金属層ＴＭは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属、これらの積層体又はこれらの合金の配線である。図１２に示すように、金属層ＴＭは、平面視において、信号線ＳＬ、走査線ＧＬ及びスイッチング素子Ｔｒに重なる領域に設けられている。これにより、金属層ＴＭは、格子状となり、金属層ＴＭで囲まれた開口部ＡＰができる。

図１５に示すように、第３絶縁層１３上及び金属層ＴＭ上には、保持容量電極ＩＯが設けられている。保持容量電極ＩＯは、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの透光性導電材料によって形成されている。保持容量電極ＩＯは、第３透光性電極ともいう。図１１に示すように、保持容量電極ＩＯは、走査線ＧＬと信号線ＳＬとに囲まれた領域に透光性導電材料がない領域ＩＯＸを有する。保持容量電極ＩＯは、隣り合う画素Ｐｉｘに跨がって、複数の画素Ｐｉｘに渡って設けられている。保持容量電極ＩＯは、透光性導電材料がある領域が走査線ＧＬ又は信号線ＳＬに重なり、隣の画素Ｐｉｘに延びている。

保持容量電極ＩＯは、走査線ＧＬ及び信号線ＳＬに沿って走査線ＧＬ及び信号線ＳＬの上方を覆う格子状である。これにより、透光性導電材料がない領域ＩＯＸと、画素電極ＰＥとの間の保持容量ＨＣが減少するので、透光性導電材料がない領域ＩＯＸの大きさにより保持容量ＨＣが調整される。

図１２に示すように、走査線ＧＬと信号線ＳＬとに接続されたスイッチング素子Ｔｒが設けられ、少なくともスイッチング素子Ｔｒは、有機絶縁層である第３絶縁層１３で覆われており、第３絶縁層１３の上方にはスイッチング素子Ｔｒよりも大きな面積の金属層ＴＭがある。これにより、スイッチング素子Ｔｒの光リークを抑制することができる。

金属層ＴＭは、保持容量電極ＩＯの上にあってもよく、保持容量電極ＩＯと積層されていればよい。金属層ＴＭは、保持容量電極ＩＯよりも電気抵抗が小さい。このため、表示領域ＡＡのうち画素Ｐｉｘがある位置による保持容量電極ＩＯの電位のばらつきが抑制される。

図１２に示すように、平面視で、信号線ＳＬに重なる金属層ＴＭの幅は、信号線ＳＬの幅よりも大きい。これにより、信号線ＳＬのエッジで反射する反射光を表示パネル２より放出することを抑制する。ここで、金属層ＴＭの幅及び信号線ＳＬの幅は、信号線ＳＬの延在する方向に交差する方向の長さである。また、走査線ＧＬに重なる金属層ＴＭの幅は、走査線ＧＬの幅よりも大きい。ここで、金属層ＴＭの幅及び走査線ＧＬの幅は、走査線ＧＬの延在する方向に交差する方向の長さである。

図１５に示すように、保持容量電極ＩＯ及び金属層ＴＭの上には、第４絶縁層１４が設けられている。第４絶縁層１４は、例えば、窒化シリコンなどの透明な無機絶縁材料によって形成されている無機絶縁層である。

図１５に示すように、第４絶縁層１４上には、画素電極ＰＥが設けられている。画素電極ＰＥは、ＩＴＯなどの透光性導電材料によって形成されている。画素電極ＰＥは、第４絶縁層１４及び第３絶縁層１３及び第２絶縁層１２に設けられたコンタクトホールＣＨを介してコンタクト電極ＤＥＡと電気的に接続されている。図１３に示すように、画素電極ＰＥは、画素Ｐｉｘ毎に区画されている。画素電極ＰＥの上には、第１配向膜ＡＬ１が設けられている。

図１５に示すように、対向基板２０は、例えばガラスで形成された第２透光性基材２９を有している。第２透光性基材２９は、透光性を有していれば、ポリエチレンテレフタレートなどの樹脂でもよい。第２透光性基材２９には、共通電極ＣＥが設けられている。共通電極ＣＥは、ＩＴＯなどの透光性導電材料によって形成されている。共通電極ＣＥの表面には、第２配向膜ＡＬ２が設けられている。また、対向基板２０は、第２透光性基材２９と共通電極ＣＥとの間に遮光層ＬＳを有する。遮光層ＬＳは黒色の樹脂又は金属材料で形成されている。また、アレイ基板１０と対向基板２０との間にスペーサＰＳが形成され、スペーサＰＳは共通電極ＣＥと第２配向膜ＡＬ２との間にある。

図１２及び図１６に示すように、実施形態１の表示装置では、走査線ＧＬと同層の遮光層ＧＳが、信号線ＳＬに沿って延在し、かつ信号線ＳＬの一部と重なる位置に設けられている。遮光層ＧＳは、走査線ＧＬと同じ材料で形成されている。遮光層ＧＳは、走査線ＧＬと信号線ＳＬとが平面視において交差する部分には設けられていない。

図１２に示すように、遮光層ＧＳと、信号線ＳＬとは、コンタクトホールＣＨＧで電気的に接続されている。これにより、信号線ＳＬのみの配線抵抗に比べて、遮光層ＧＳ及び信号線ＳＬで構成する配線抵抗が下がる。その結果、信号線ＳＬに供給された階調信号の遅延が抑制される。なお、コンタクトホールＣＨＧがなく、遮光層ＧＳと、信号線ＳＬとが接続されていなくてもよい。

図１６に示すように、遮光層ＧＳは、信号線ＳＬに対して金属層ＴＭとは反対側に設けられている。遮光層ＧＳの幅は、信号線ＳＬの幅よりも大きく、金属層ＴＭの幅より小さい。遮光層ＧＳの幅、金属層ＴＭの幅及び信号線ＳＬの幅は、信号線ＳＬの延在する方向に交差する方向の長さである。このように、遮光層ＧＳは、信号線ＳＬよりも幅が広くなっているので、信号線ＳＬのエッジで反射する反射光を表示パネル２より放出することを抑制する。その結果、表示装置１において、画像の視認性が向上する。

図１４及び図１５に示すように、対向基板２０には、遮光層ＬＳが設けられている。遮光層ＬＳは、平面視において、信号線ＳＬ、走査線ＧＬ及びスイッチング素子Ｔｒに重なる領域に格子状に設けられている。

図１４、図１５、図１６及び図１７に示すように、遮光層ＬＳは、金属層ＴＭよりも大きい幅を有している。これにより、信号線ＳＬ、走査線ＧＬ及び金属層ＴＭのエッジで反射する反射光を表示パネル２より放出することを抑制する。その結果、表示装置１において、画像の視認性が向上する。

コンタクトホールＣＨ及びコンタクトホールＣＨＧは、光源光Ｌが当たると乱反射しやすい。このため、遮光層ＬＳは、平面視において、コンタクトホールＣＨ及びコンタクトホールＣＨＧに重なる領域に設けられている。

また、遮光層ＬＳが対向基板に形成されることで表示装置１の透明度は多少なりとも下がることになるが、コントラスト及び画像の視認性については向上する。ただし遮光層ＬＳについては表示装置１の高い透明度を重視するため対向基板２０から無くすことも可能である。

図１５に示すように、アレイ基板１０と対向基板２０との間には、スペーサＳＰが配置され、アレイ基板１０と対向基板２０との間の距離の均一性を向上する。

図１８に示すように、周辺領域ＦＲでは、コモン電位配線ＣＯＭＬが引き回されている。コモン電位配線ＣＯＭＬは、例えば第１コモン電位配線ＣＯＭＬ１と、第２コモン電位配線ＣＯＭＬ２とを備える。第１コモン電位配線ＣＯＭＬ１は、導電性の導電部材ＣＰを介して、対向基板２０の共通電極ＣＥに電気的に接続している。導電部材ＣＰは導電注（ピラー）でもよく、またＡｕ粒子などの導電粒子が含有されたシール材であってもよい。

図１８に示すように、周辺領域ＦＲでは、保持容量電極ＩＯが第２コモン電位配線ＣＯＭＬ２と電気的に接続している。金属層ＴＭは、表示領域ＡＡに配置されている。

図１９は、実施形態１のスイッチング素子を拡大して示す平面図である。図２０は、比較例のスイッチング素子を拡大して示す平面図である。図１９及び図２０に示すように、ソース電極ＳＥは、第１直線部ＳＥａ、第２直線部ＳＥｂ及び接続部ＳＥｃを有している。第１直線部ＳＥａは、第２方向に延びている。第２直線部ＳＥｂは、第１直線部ＳＥａとは第１方向に異なる位置に配置され、第２方向に延びている。第１直線部ＳＥａの一端と、第２直線部ＳＥｂの一端とは、接続部ＳＥｃで電気的に接続されている。これにより、ソース電極ＳＥは、Ｕ字状である。ソース電極ＳＥは、馬蹄状ともいう。

図２０に示すように、比較例のスイッチング素子Ｔｒにおいて、第１直線部ＳＥａの他端から第２直線部ＳＥｂの他端までには、第２方向ＰＹに距離の差がない。画素電極ＰＥと電気的に接続されているドレイン電極ＤＥのコンタクトホールＣＨは、半導体層ＳＣの第２方向ＰＹに並ぶ位置に配置されると、画素Ｐｉｘの開口率が大きくなる。しかしながら、上述したように、光源光Ｌの入射方向が第２方向ＰＹである場合、半導体層ＳＣの第１方向ＰＸの長さが、半導体層ＳＣの第２方向ＰＹの長さよりも小さい。このため、第１直線部ＳＥａの他端と、ドレイン電極ＤＥのコンタクトホールＣＨとの距離が近くなる。その結果、信号線ＳＬが接続される第１直線部ＳＥａの他端近傍に、スイッチングオフ時のリーク電流が大きくなるホットスポットＨＰが生じやすくなる。ホットスポットＨＰは、信号線ＳＬ（ソース線）と半導体層ＳＣ（アモルファスシリコン）が直交する個所にゲート電極ＧＥが下層にあることにより、電界強度が最も強くなる領域であり、このホットスポットＨＰでのリーク電流が画素電極ＰＥに流れやすくなってしまう。

これに対して、図１９に示すように、実施形態１のスイッチング素子Ｔｒにおいても、画素電極ＰＥと電気的に接続されているドレイン電極ＤＥのコンタクトホールＣＨは、半導体層ＳＣの第２方向ＰＹに並ぶ位置に配置される。第１直線部ＳＥａの他端と、信号線ＳＬとは、迂回部ＳＬｄを介して接続されている。実施形態１の迂回部ＳＬｄは、平面視で、半導体層ＳＣから離れる第１方向へ信号線ＳＬから一度離れるように延びてから、第１直線部ＳＥａの他端へ近づいている。その結果、第１直線部ＳＥａの他端から第２直線部ＳＥｂの他端までには、第２方向に距離Ｄ１の差があり、第２直線部ＳＥｂが第１直線部ＳＥａよりも長くなる。これにより、迂回部ＳＬｄが接続される第１直線部ＳＥａの他端近傍に、リーク電流が大きくなるホットスポットＨＰが生じても、スイッチングオフ時のリーク電流が小さくなる。図１９に示す実施形態１のスイッチング素子Ｔｒは、図２０に示す比較例のスイッチング素子Ｔｒに比べ、スイッチングオフ時のリーク電流が小さくなる。

以上説明したように、表示装置１は、アレイ基板１０と、対向基板２０と、液晶層５０と、光源３を備える。アレイ基板１０は、画素Ｐｉｘ毎に配置された第１透光性電極である複数の画素電極ＰＥを有する。アレイ基板１０には、第１方向ＰＸに間隔をおいて並ぶ複数の信号線ＳＬと、第２方向ＰＹに間隔をおいて並ぶ複数の走査線ＧＬと、が設けられている。対向基板２０は、平面視で、画素電極ＰＥと重畳する位置に第２透光性電極である共通電極ＣＥを有する。液晶層５０は、アレイ基板１０と対向基板２０との間に封入される高分子分散型液晶ＬＣを有する。光源３の発光部３１は、対向基板２０の側面に対し、第２方向ＰＹに光を発光する。アレイ基板１０及び対向基板２０を伝播する光の入射方向は、第２方向である。なお、発光部３１は、アレイ基板１０の側面に向かって、アレイ基板１０及び対向基板２０を伝播する光を発光するようにしてもよい。

スイッチング素子は、画素電極ＰＥとコンタクトホールＣＨを介して接続されるドレイン電極ＤＥと、ソース電極ＳＥと、走査線ＧＬと電気的に接続されたゲート電極ＧＥとを有している。ソース電極ＳＥは、第２方向ＰＹに延びる第１直線部ＳＥａと、第１方向ＰＸに間隔をおいて並び、第２方向ＰＹに延びる第２直線部ＳＥｂと、第１直線部ＳＥａの一端と第２直線部ＳＥｂの一端とを接続する接続部ＳＥｃとを有している。そして、ソース電極ＳＥには、第１直線部ＳＥａの他端と、信号線ＳＬとを接続する迂回部ＳＬｄがある。第１直線部ＳＥａの他端から第２直線部ＳＥｂの他端までには、第２方向ＰＹに距離Ｄ１の差ができるため、第１直線部ＳＥａは、第２直線部ＳＥｂよりも短い。これにより、迂回部ＳＬｄが接続される第１直線部ＳＥａの他端近傍に、リーク電流が大きくなるホットスポットＨＰが生じても、スイッチングオフ時のリーク電流が小さくなる。

アレイ基板１０には、少なくともスイッチング素子Ｔｒを覆う有機絶縁層である第３絶縁層１３と、第３絶縁層１３の上方に重畳して設けられ、スイッチング素子Ｔｒよりも大きな面積の金属層ＴＭとがある。走査線ＧＬと信号線ＳＬとに囲まれた領域には、平面視で走査線ＧＬ及び信号線ＳＬに重なる第３絶縁層１３の厚さよりも厚さが小さい領域がある。このため、平面視でスイッチング素子Ｔｒよりも光源３に近い側にある第３絶縁層１３の厚みが変化する斜面ができる。図５及び図２０に示すように、光源３から照射された光源光Ｌは、第２方向ＰＹを入射方向として、入射してくる。上述した斜面は、図１５に示すように、光源光Ｌのうち光Ｌｕが入射する側の第３絶縁層１３の第１斜面１３Ｆと、光Ｌｕが入射する側とは反対側の第３絶縁層１３の第２斜面１３Ｒとを含む。図１５に示すように、光Ｌｕが入射する側の第３絶縁層１３の第１斜面１３Ｆは、金属層ＴＭｔで覆われている。ここで、金属層ＴＭｔは、金属層ＴＭと同じ材料で形成され、金属層ＴＭが延在して形成されたテーパー状の部分である。

図１５に示すように、入射方向には、光Ｌｕが到達する。光Ｌｕは、スイッチング素子Ｔｒよりも光源３に近い側から到達する光源光Ｌの一部の光である。ここで、金属層ＴＭｔは、光Ｌｕを遮光するので、光リークが低減される。

第２斜面１３Ｒが金属層ＴＭに覆われ、アレイ基板１０から対向基板２０の背景が視認される場合、観察者が見る光Ｌｄ２が第２斜面１３Ｒを覆う金属層ＴＭに反射し、反射光が観察者に視認されてしまう可能性がある。実施形態１において、第２斜面１３Ｒを覆う金属層ＴＭがない。このため、実施形態１の表示装置では、観察者の視認を妨げる反射光が低減される。

（実施形態２）
図２１は、実施形態２のスイッチング素子を拡大して示す平面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。

図２１に示すように、実施形態２のスイッチング素子Ｔｒにおいても、画素電極ＰＥと電気的に接続されているドレイン電極ＤＥのコンタクトホールＣＨは、半導体層ＳＣの第２方向ＰＹに並ぶ位置に配置される。第１直線部ＳＥａの他端と、信号線ＳＬとは、迂回部ＳＬｄを介して接続されている。

実施形態２の迂回部ＳＬｄは、第１導電配線ＳＬｄ１と、第２導電配線ＳＬｄ２と、第３導電配線ＳＬｄ３とが電気的に接続されている。第３導電配線ＳＬｄ３は、平面視で、信号線ＳＬと電気的に接続され、半導体層ＳＣから離れる第１方向へ延びている。より具体的には第３導電配線ＳＬｄ３は第１方向ＰＸまたは第２方向ＰＹから斜めの方向へ半導体ＳＣから離れるように伸びている。第２導電配線ＳＬｄ２は、第３導電配線ＳＬｄ３と電気的に接続し、第３導電配線ＳＬｄ３から第２方向ＰＹに延びる。第１導電配線ＳＬｄ１は、第２導電配線ＳＬｄ２と電気的に接続し、第２導電配線ＳＬｄ２から第１直線部ＳＥａの他端へ近づくように延びている。より具体的には第１導電配線ＳＬｄ１は第1方向ＰＸ及び第２方向ＰＹから斜めの方向へ第1直線部ＳＥaの他端へ近づくように伸びている。なお、第２導電配線ＳＬｄ２がなくてもよく、第１導電配線ＳＬｄ１は、第３導電配線ＳＬｄ３と電気的に接続し、第３導電配線ＳＬｄ３から第１直線部ＳＥａの他端へ近づくように延びるようにしてもよい。この場合平面視において第１導電配線ＳＬｄ１と第３導電配線ＳＬｄ３でＶ字形状を成す。第１直線部ＳＥａの他端から第２直線部ＳＥｂの他端までには、第２方向ＰＹに距離Ｄ１の差があり、第２直線部ＳＥｂが第１直線部ＳＥａよりも長くなる。これにより、迂回部ＳＬｄが接続される第１直線部ＳＥａの他端近傍に、リーク電流が大きくなるホットスポットＨＰが生じても、スイッチングオフ時のリーク電流が小さくなる。図２１に示す実施形態２のスイッチング素子Ｔｒは、図２０に示す比較例のスイッチング素子Ｔｒに比べ、スイッチングオフ時のリーク電流が小さくなる。

第１導電配線ＳＬｄ１は、第２方向ＰＹとなす第１角度α１を有するように延びている。第１角度α１は、例えば４５°である。光源光Ｌは、図１５に示す金属層ＴＭｔ及び金属層ＴＭで遮光されず、第１導電配線ＳＬｄ１にあたり、反射光が生じやすい。第１導電配線ＳＬｄ１が、第２方向ＰＹに対して斜めに延びていると、第１導電配線ＳＬｄ１のエッジで光源光Ｌが第２方向ＰＹとは異なる方向に反射され目立ちにくい。第１角度α１は、鋭角であり、望ましくは、３０°以上８５°以下であると、光源光Ｌが迂回部ＳＬｄで反射する反射光が目立ちにくい。第１角度α１は、４５°以上６０°以下であると、光源光Ｌが迂回部ＳＬｄで反射する反射光がより目立ちにくい。また迂回部ＳＬｄは上述のような形状に限らず、円弧形状であってもよい。

（実施形態３）
図２２は、実施形態３のスイッチング素子を拡大して示す平面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。

図２２に示すように、第１導電配線ＳＬｄ１の第１辺が第２方向ＰＹと第１角度α１をなし、第１導電配線ＳＬｄ１の第２辺が第２方向ＰＹと第２角度α２をなしている。第１導電配線ＳＬｄ１の第１辺が光源３に近い側にある。第１導電配線ＳＬｄ１の第２辺が光源３から遠い側にある。第１導電配線ＳＬｄ１の第１辺の延びる方向は、第２方向ＰＹに対して斜めに延びている。光源光Ｌは、図１５に示す金属層ＴＭｔ及び金属層ＴＭで遮光されず、第１導電配線ＳＬｄ１の第１辺にあたり、反射光が生じやすい。第１導電配線ＳＬｄ１の第１辺が第２方向ＰＹと第１角度α１をなしていると、第１導電配線ＳＬｄ１の第１辺で光源光Ｌが第２方向ＰＹとは異なる方向に反射され目立ちにくい。第１角度α１は、鋭角であり、望ましくは、３０°以上８５°以下であると、光源光Ｌが迂回部ＳＬｄで反射する反射光が目立ちにくい。第１角度α１は、４５°以上６０°以下であると、光源光Ｌが迂回部ＳＬｄで反射する反射光がより目立ちにくい。

第２角度α２は、第１角度α１よりも大きい。これにより、第１導電配線ＳＬｄ１の幅が、第１直線部ＳＥａに近づくにつれて大きくなり、迂回部ＳＬｄの配線抵抗が低減される。

実施形態３においても第１直線部ＳＥａの他端から第２直線部ＳＥｂの他端までには、第２方向ＰＹに距離Ｄ１の差があり、第２直線部ＳＥｂが第１直線部ＳＥａよりも長くなる。これにより、迂回部ＳＬｄが接続される第１直線部ＳＥａの他端近傍に、リーク電流が大きくなるホットスポットＨＰが生じても、スイッチングオフ時のリーク電流が小さくなる。

（変形例）
実施形態１から３について、スイッチング素子Ｔｒがボトムゲート型であるとして説明を行ったが、上述しているようにスイッチング素子Ｔｒは、ボトムゲート構造に限らずトップゲート型であってもよい。スイッチング素子Ｔｒがトップゲート型であれば、図１５の絶縁膜積層構造を参考に説明すると、半導体層ＳＣは第１透光性基材１９と第１絶縁層その間に配置され、ゲート電極ＧＥは第１絶縁層１１と第２絶縁層１２との間に配置され、ソース電極ＳＥ及びコンタクト電極ＤＥＡは第２絶縁層１２と第３絶縁層１３との間に形成される構造となる。

さらに、コモン電位については、直流電圧が供給される、つまり一定のコモン電位であってもよく、また交流電圧が共有される、つまり上限値と下限値の２つを有するコモン電位であってもよい。コモン電位が直流であっても交流であっても保持容量電極ＩＯ及び共通電極ＣＥには共通の電位が供給される。

また、格子状の有機絶縁膜である第３絶縁層１３については、格子状の内側の第３絶縁層１３が完全に除去され下層の第２絶縁層１２や保持容量電極ＩＯを露出する構造を開示しているが、これに限られない。例えば、複数の信号線ＳＬと複数の走査線ＧＬとで囲まれる格子状領域の内側については、ハーフトーン露光で第３絶縁層１３の膜厚の一部を薄く残す構造であってもよい。これにより、第３絶縁層１３は、複数の信号線ＳＬと複数の走査線ＧＬとで囲まれる格子状領域よりも、格子状領域の内側の膜厚が薄くなる。

以上、好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。

１ 表示装置
２ 表示パネル
３ 光源
４ 駆動回路
９ 上位制御部
１０ アレイ基板
１３Ｆ 第１斜面
１３Ｒ 第２斜面
１８ 封止部
２０ 対向基板
ＡＡ 表示領域
ＡＰ 開口部
ＣＥ 共通電極
ＣＨ コンタクトホール
ＣＰ 導電部材
Ｄ１ 距離
ＤＥ ドレイン電極
ＤＥＡ コンタクト電極
ＦＲ 周辺領域
ＧＥ ゲート電極
ＧＬ 走査線
ＧＳ 遮光層
ＨＣ 保持容量
ＨＰ ホットスポット
ＩＯ 保持容量電極
ＩＴＯ 保持容量電極
Ｌ 光源光
ＬＣ 高分子分散型液晶
ＬＳ 遮光層
Ｌｄ１、Ｌｄ２、Ｌｕ 光
ＰＥ 画素電極
ＰＸ 第１方向
ＰＹ 第２方向
ＰＺ 第３方向
ＳＣ 半導体層
ＳＥ ソース電極
ＳＥａ 第１直線部
ＳＥｂ 第２直線部
ＳＥｃ 接続部
ＳＬ 信号線
ＳＬｄ 迂回部
ＳＬｄ１ 第１導電配線
ＳＬｄ２ 第２導電配線
ＳＬｄ３ 第３導電配線
ＴＭ、ＴＭｔ 金属層
Ｔｒ スイッチング素子
α１ 第１角度
α２ 第２角度

Claims (9)

1. アレイ基板と、
   対向基板と、
   前記アレイ基板と前記対向基板との間の液晶層と、
   前記アレイ基板の側面又は前記対向基板の側面に光が入るように配置される光源と、を備え、
   前記アレイ基板は、
   第１方向に間隔をおいて並ぶ複数の信号線と、
   第２方向に間隔をおいて並ぶ複数の走査線と、
   前記走査線と前記信号線とに接続されたスイッチング素子と、を有し、
   前記スイッチング素子は、
   画素電極とコンタクトホールを介して接続されるドレイン電極と、
   ソース電極と、
   前記走査線と電気的に接続されたゲート電極と、
   前記ゲート電極と平面視において重畳する半導体層と、を有し、
   前記ソース電極は、
   前記第２方向に延びる第１直線部と、
   前記第１直線部に対して前記第１方向に間隔をおいて並び、前記第２方向に延びる第２直線部と、
   前記第１直線部の一端と前記第２直線部の一端とを接続する接続部とを有し、
   前記第１直線部の他端と、前記信号線とを接続する迂回部を有し、
   平面視において前記ドレイン電極が前記第１直線部と前記第２直線部との間に配置され、
   前記迂回部は、
   前記第１直線部の他端へ近づくように延び、前記第１直線部の他端近傍と接続される第１導電配線と、前記第２方向に延びて前記第１導電配線に接続する第２導電配線と、を有し、
   前記第１導電配線が、前記第２導電配線に接続する位置から、前記第１直線部の他端へ近づくように延びる方向のうち、前記第１方向の成分が前記半導体に近づく方向であり、
   平面視において前記第１導電配線を前記半導体層の縁が横切り、
   前記第１導電配線の前記光源に近い側にある第１辺は、前記第２方向に対して斜めに延びており、
   前記第１辺と、前記第２方向とがなす第１角度は、鋭角であり、
   前記第１導電配線の前記光源から遠い側にある第２辺と、前記第２方向とがなす第２角度は、前記第１角度よりも大きい、
   表示装置。
2. アレイ基板と、
   対向基板と、
   前記アレイ基板と前記対向基板との間の液晶層と、
   前記アレイ基板と前記対向基板との間において、前記対向基板の一方の側面から他方の側面に向かって光が伝播するように発光する光源と、を備え、
   前記アレイ基板は、
   第１方向に間隔をおいて並ぶ複数の信号線と、
   第２方向に間隔をおいて並ぶ複数の走査線と、
   前記走査線と前記信号線とに接続されたスイッチング素子と、を有し、
   前記スイッチング素子は、
   画素電極とコンタクトホールを介して接続されるドレイン電極と、
   ソース電極と、
   前記走査線と電気的に接続されたゲート電極と、
   前記ゲート電極と平面視において重畳する半導体層と、を有し、
   前記ソース電極は、
   前記第２方向に延びる第１直線部と、
   前記第１直線部に対して前記第１方向に間隔をおいて並び、前記第２方向に延びる第２直線部と、
   前記第１直線部の一端と前記第２直線部の一端とを接続する接続部とを有し、
   前記第１直線部の他端と、前記信号線とを接続する迂回部を有し、
   平面視において前記ドレイン電極が前記第１直線部と前記第２直線部との間に配置され、
   前記迂回部は、
   前記第１直線部の他端へ近づくように延び、前記第１直線部の他端近傍と接続される第１導電配線と、前記第２方向に延びて前記第１導電配線に接続する第２導電配線と、を有し、
   前記第１導電配線が、前記第２導電配線に接続する位置から、前記第１直線部の他端へ近づくように延びる方向のうち、前記第１方向の成分が前記半導体に近づく方向であり、
   平面視において前記第１導電配線を前記半導体層の縁が横切り、
   前記第１導電配線の前記光源に近い側にある第１辺は、前記第２方向に対して斜めに延びており、
   前記第１辺と、前記第２方向とがなす第１角度は、鋭角であり、
   前記第１導電配線の前記光源から遠い側にある第２辺と、前記第２方向とがなす第２角度は、前記第１角度よりも大きい、
   表示装置。
3. アレイ基板と、
   対向基板と、
   前記アレイ基板と前記対向基板との間の液晶層と、
   前記アレイ基板の側面又は前記対向基板の側面に光が入るように配置される光源と、を備え、
   前記アレイ基板は、
   第１方向に間隔をおいて並ぶ複数の信号線と、
   第２方向に間隔をおいて並ぶ複数の走査線と、
   前記走査線と前記信号線とに接続されたスイッチング素子と、
   少なくとも前記スイッチング素子を覆う有機絶縁層と、
   前記有機絶縁層の上方に重畳して設けられた金属層と、を有し、
   前記スイッチング素子は、
   画素電極とコンタクトホールを介して接続されるドレイン電極と、
   ソース電極と、
   前記走査線と電気的に接続されたゲート電極と、
   前記ゲート電極と平面視において重畳する半導体層と、を有し、
   前記ソース電極は、
   前記第２方向に延びる第１直線部と、
   前記第１直線部に対して前記第１方向に間隔をおいて並び、前記第２方向に延びる第２直線部と、
   前記第１直線部の一端と前記第２直線部の一端とを接続する接続部とを有し、
   前記第１直線部の他端と、前記信号線とを接続する迂回部を有し、
   平面視において前記ドレイン電極が前記第１直線部と前記第２直線部との間に配置され、
   前記迂回部は、
   前記第１直線部の他端へ近づくように延び、前記第１直線部の他端近傍と接続される第１導電配線と、前記第２方向に延びて前記第１導電配線に接続する第２導電配線と、を有し、
   前記第１導電配線が、前記第２導電配線に接続する位置から、前記第１直線部の他端へ近づくように延びる方向のうち、前記第１方向の成分が前記半導体に近づく方向であり、
   平面視において前記第１導電配線を前記半導体層の縁が横切り、
   前記走査線と前記信号線とに囲まれた領域には、平面視で前記走査線及び前記信号線に重なる前記有機絶縁層の厚さよりも前記有機絶縁層の厚さが小さい領域があり、
   前記スイッチング素子よりも前記光源に近い側にある前記有機絶縁層の第１斜面が前記金属層で覆われている、表示装置。
4. アレイ基板と、
   対向基板と、
   前記アレイ基板と前記対向基板との間の液晶層と、
   前記アレイ基板と前記対向基板との間において、前記対向基板の一方の側面から他方の側面に向かって光が伝播するように発光する光源と、を備え、
   前記アレイ基板は、
   第１方向に間隔をおいて並ぶ複数の信号線と、
   第２方向に間隔をおいて並ぶ複数の走査線と、
   前記走査線と前記信号線とに接続されたスイッチング素子と、
   少なくとも前記スイッチング素子を覆う有機絶縁層と、
   前記有機絶縁層の上方に重畳して設けられた金属層と、を有し、
   前記スイッチング素子は、
   画素電極とコンタクトホールを介して接続されるドレイン電極と、
   ソース電極と、
   前記走査線と電気的に接続されたゲート電極と、
   前記ゲート電極と平面視において重畳する半導体層と、を有し、
   前記ソース電極は、
   前記第２方向に延びる第１直線部と、
   前記第１直線部に対して前記第１方向に間隔をおいて並び、前記第２方向に延びる第２直線部と、
   前記第１直線部の一端と前記第２直線部の一端とを接続する接続部とを有し、
   前記第１直線部の他端と、前記信号線とを接続する迂回部を有し、
   平面視において前記ドレイン電極が前記第１直線部と前記第２直線部との間に配置され、
   前記迂回部は、
   前記第１直線部の他端へ近づくように延び、前記第１直線部の他端近傍と接続される第１導電配線と、前記第２方向に延びて前記第１導電配線に接続する第２導電配線と、を有し、
   前記第１導電配線が、前記第２導電配線に接続する位置から、前記第１直線部の他端へ近づくように延びる方向のうち、前記第１方向の成分が前記半導体に近づく方向であり、
   平面視において前記第１導電配線を前記半導体層の縁が横切り、
   前記走査線と前記信号線とに囲まれた領域には、平面視で前記走査線及び前記信号線に重なる前記有機絶縁層の厚さよりも前記有機絶縁層の厚さが小さい領域があり、
   前記スイッチング素子よりも前記光源に近い側にある前記有機絶縁層の第１斜面が前記金属層で覆われている、表示装置。
5. 前記スイッチング素子よりも前記光源から遠い側にある前記有機絶縁層の第２斜面が前記金属層で覆われていない、請求項３又は４に記載の表示装置。
6. 前記第１導電配線の延びる方向は、前記第２方向に対して斜めに延びている、請求項３から５のいずれか１項に記載の表示装置。
7. 前記第１導電配線の延びる方向と、前記第２方向とがなす角度は、鋭角である、請求項６に記載の表示装置。
8. 前記第１直線部は、前記第２直線部よりも短い、請求項１から７のいずれか１項に記載の表示装置。
9. 前記液晶層は、高分子分散型液晶であり、
   前記アレイ基板から前記対向基板の背景が視認され、前記対向基板から前記アレイ基板の背景が視認される、請求項１から８のいずれか１項に記載の表示装置。

Images