Nothing Special   »   [go: up one dir, main page]

JP2023503716A - 半導体デバイスのための電気的相互接続構造体及びそれを使用したアセンブリ - Google Patents

半導体デバイスのための電気的相互接続構造体及びそれを使用したアセンブリ Download PDF

Info

Publication number
JP2023503716A
JP2023503716A JP2022545771A JP2022545771A JP2023503716A JP 2023503716 A JP2023503716 A JP 2023503716A JP 2022545771 A JP2022545771 A JP 2022545771A JP 2022545771 A JP2022545771 A JP 2022545771A JP 2023503716 A JP2023503716 A JP 2023503716A
Authority
JP
Japan
Prior art keywords
trace
leg
semiconductor
interconnect structure
solder material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022545771A
Other languages
English (en)
Inventor
カイル ケイ． カービー
Original Assignee
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2023503716A publication Critical patent/JP2023503716A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8136—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/81365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

半導体デバイスのための相互接続構造体が本明細書で提供される。相互接続構造は、一般的に、半導体ダイ上に位置付けられた導電性コンタクトに電気的に結合された導電性ピラーと、ピラーの遠位端上のトレースレシーバとを含む。トレースレシーバは、本体、第１の脚部、及び第２の脚部が一緒になって空洞を形成するように、遠位端に電気的に結合された本体を有し、遠位端から離れる方向に本体の第１の側から突出する第１の脚部と、遠位端から離れる方向に本体の第２の側から突出する第２の脚部とを含み得る。半導体デバイスの組み立て中、空洞は、絶縁された基板内に位置付けられた半導体トレースの一部分を少なくとも部分的に取り囲むように構成される。電気的接続を形成するために、はんだ材料は、トレースレシーバとトレースの間に配置され得る。

Description

本開示は、一般的に、半導体デバイスに向けられ、幾つかの実施形態では、より具体的には、ダイツー基板（ｄｉｅ ｔｏ ｓｕｂｓｔｒａｔｅ）のための相互接続構造体及び／又は３次元集積相互接続部に向けられている。
メモリデバイス、マイクロプロセッサ、及び発光ダイオード等のマイクロエレクトロニクスデバイスは、通常、基板に搭載され、保護カバーに入れられた１つ以上の半導体ダイを含む。半導体ダイは、メモリセル、プロセッサ回路、相互接続回路等の機能的機構を含む。半導体ダイ製造者は、もたらされるカプセル化されたアセンブリの容量及び／又は速度を向上させつつ、半導体ダイが占める体積を削減するという圧力の増加の下にある。これらの要求を満たすために、半導体ダイ製造者は、半導体ダイが搭載された回路基板又はその他の素子上の限定された体積内でマイクロエレクトロニクスデバイスの容量又は性能を向上させるために複数の半導体ダイを相互に垂直方向にしばしば積み重ねる。垂直方向に積み重ねられた半導体ダイの場合、シリコン貫通ビア（ＴＳＶ）がしばしば使用される。隣接する半導体ダイ上のこうしたＴＳＶは、通常、一方のダイのボンドパッドが他方のボンドパッドに直接接着する直接的物理的結合を使用して相互に電気的に接続される。
個々の又は積み重ねられた半導体ダイは、通常、ダイ上の金属ボンドパッドを通じて、又はボンドパッド上に形成されたピラーによって電気的に接続される。ダイが基板に電気的に接続された場合、パッド又はピラーは、通常、金属パッド又はピラーに取り付けられたはんだバンプを使用して、基板内の露出したトレースへの接続を形成する。組み立て中、はんだバンプは、ダイツー基板（Ｄ２Ｓ）からの接続を形成するためにリフローされる。従来の組み立て方法は、通常、金属ピラーの先端と基板内のトレースの上面とにはんだ接続が制限されることをもたらす。しばしば、はんだバンプを形成するためにスタックプロセス中にはんだがリフローされる場合に、隣接するピラーを電気的に接続し、半導体デバイスを短絡するために、隣接する金属ピラー間にはんだが電気的な“ブリッジ”を形成し得るように、各半導体ダイのボンドパッドは、相互に近接して離隔される。
相互接続部を通じて電気的接続を形成する前に、本技術の実施形態に従って構成されたトレースレシーバを含む相互接続構造体を有する半導体デバイスを示す拡大断面図である。 相互接続部を通じて電気的接続を形成した後の図１Ａの半導体デバイスを示す拡大断面図である。 本技術の実施形態に従って構成された様々なトレースレシーバを有する相互接続構造体の断面詳細図である。 本技術の実施形態に従って構成された様々なトレースレシーバを有する相互接続構造体の断面詳細図である。 本技術の実施形態に従って構成された様々なトレースレシーバを有する相互接続構造体の断面詳細図である。 本技術の実施形態に従って構成された様々なトレースレシーバを有する相互接続構造体の断面詳細図である。 相互接続部を通じて電気的接続を形成する前に、本技術の実施形態に従って構成されたトレースレシーバを含む相互接続構造体を有する半導体デバイスを示す斜視図である。 本技術の実施形態に従って構成された半導体デバイスを含むシステムの概略図である。
本明細書に開示する技術は、半導体デバイス、半導体デバイスを備えたシステム、及び半導体デバイスを製造するための関連する方法に関する。用語“半導体デバイス”は、一般的に、１つ以上の半導体材料を含む固体デバイスを指す。半導体デバイスの例は、とりわけ、論理デバイス、メモリデバイス、及びダイオードを含む。更に、用語“半導体デバイス”は、完成したデバイス、又は完成したデバイスになる前の処理の様々な段階におけるアセンブリ又はその他の構造体を指し得る。
使用される文脈に依存して、用語“基板”は、ウェーハレベルの基板、単一化されたダイレベルの基板、又はダイスタック用途のための別のダイ等、電子コンポーネント（例えば、ダイ）をサポートする構造体を指し得る。本明細書に説明する方法の適切なステップが、ウェーハレベル又はダイレベルで実施され得ることを当業者は認識するであろう。更に、文脈が別のことを指し示さない限り、本明細書に開示する構造体は、従来の半導体製造技術を使用して形成され得る。材料は、例えば、化学蒸着、物理蒸着、原子層堆積、スピンコーティング、めっき、及び／又はその他の適切な技術を使用して堆積し得る。同様に、材料は、例えば、プラズマエッチング、ウェットエッチング、化学機械平坦化、又はその他の適切な技術を使用して除去され得る。
幾つかの実施形態では、半導体ダイは、表面に露出した少なくとも１つのコンタクト（例えば、ボンドパッド又はダイを通って拡張するＴＳＶの一部分）を含む。これらの実施形態では、相互接続構造体は、半導体デバイスの他のコンポーネントとの電気的接続を形成するためにコンタクトに電気的に結合される。幾つかの実施形態では、相互接続構造体は、基板（例えば、ダイスタック用途における別のダイ、プリント回路基板、ダイレベル又はウェーハレベルの基板等）内に露出したトレースに電気的に結合するように構成されたダイのボンドパッド上に導電性金属ピラーを含む。上記のように、こうした接続は、通常、Ｄ２Ｓ接続と称される。
幾つかの従来の相互接続構造体では、ピラーは、ダイのボンドパッド上に形成される。ピラーは、ピラーの先端ではんだ材料をリフロー又は改質することによって、基板内のトレースに電気的に結合される。はんだ材料は、電気的接続を形成するために、ピラー上の表面とトレースの表面上とに接触する。これらの構成では、はんだ材料と接合するピラー及びトレースの限定された表面積は、構造的な接続を比較的弱くさせる。Ｄ２Ｓ相互接続方法は、とりわけ、ミスアライメント、はんだブリッジ、はんだスランプ、不完全な濡れ、ダイの反り、エッジ又はコーナーの接続、熱膨張係数の不一致、機械的強度の低さ等を含む、組み立て中の様々な信頼性の問題に対して脆弱である。アレイ構成の密度が高くなると、各ダイのボンドパッドのピッチは大きくなり得、このことは、上記の困難性に遭遇する傾向を高める。
本明細書に説明する幾つかの実施形態では、追加の導電性構造体が、ダイの反対側のピラーの端部に形成される。追加の構造体には、はんだ材料を保持するように構成されたトレースレシーバを含む。以下でより詳細に説明するように、そうしたトレースレシーバは、少なくとも１つの開口部を有する１つ以上のボイド又は空洞を備えて形成され、幾つかの実施形態では、ボイド又は空洞は、基板内のトレースの形状に相補的な形状を有する（例えば、トレースレシーバの空洞は、一般的に、トレースの表面のサイズ、形状、ピッチ、深さ等に対応する）。例えば、レシーバは、空洞がトレースに向かってピラーから離れる方向に面するＣ字形の開口部を有するように、基板内に露出した３つの実質的に直線的な側面を有する概して細長いバーであり得る。これらの実施形態では、トレースレシーバ内の空洞のサイズ及び形状は、ダイが基板に対して組み立てられる位置に配置された場合に、トレースレシーバとトレースとの間にはんだ材料の間隙を可能にするように構成され得る。他の実施形態では、ボイド又は空洞の形状は、基板内のトレース（例えば、湾曲した内面）に接合するのに適した任意の形状である。
従来の技術に対する利点の中でもとりわけ、本明細書に説明するトレースレシーバの構成は、（ａ）ピラーのトレースとの位置合わせを支援し、（ｂ）より優れた機械的安定性を提供し、（ｃ）マルチダイスタックを組み立てる場合にはんだ材料の複数のリフローに耐え得、（ｄ）より高度なダイ反りに適応し得、（ｅ）はんだブリッジを低減し、（ｆ）よりタイトなピッチの相互接続と基板設計とを可能にし、（ｇ）非導電性フィルム処理（ＮＣＦ）を支援し、（ｈ）よりタイトなボンド線制御を可能する。本技術の構成は、ＴＳＶ及び／又は３次元集積（３ＤＩ）に言及して本明細書に説明され得るが、本技術は、とりわけ、フリップチップボンディング（ＦＣ）、ダイレクトチップアタッチメント（ＤＣＡ）、及びＤ２Ｓを含むその他の相互接続タイプにも適用される。具体的な構成に関連する本技術の説明は、本技術の用途を限定するものとして解釈されるべきではない。
本明細書におけるトレースレシーバ及びトレースの形状の説明及び図解は例示的であり、本開示の範囲を限定するものとして解釈されるべきではない。これに関して、幾つかの実施形態では、基板内のトレースの形状は、電気接続を可能にする導電性材料を露出するための適切な製造プロセスによって創出される任意の形状であり、そうした形状は、基板間、同じ基板上のトレース間、及び／又は隣接するトレース間で変化し得る。同様に、他の実施形態では、トレースレシーバ内の空洞の形状は、トレースとの電気的接続を可能にするように構成された任意の適切な形状であり、トレースの形状に相補的な形状であるとは限らないことがある（例えば、トレースレシーバ内の弧状の空洞は、実質的に直線的なトレース等と互換性がある）。これらの実施形態では、トレースレシーバは、トレースに電気的に接続し、従来の技術と比較して機械的強度が増加した接着を形成するようなサイズ及び形状である。更に、トレースレシーバ内の空洞は、はんだ間の短絡及び電気的ブリッジが防止されるように、はんだ材料を空洞に実質的に制限するように構成される。
本明細書で使用するとき、用語“垂直方向”、“横方向”、“上部”、及び“下部”は、図に示す向きを考慮した半導体デバイス内の機構の相対的な方向又は位置を指し得る。例えば、“上部”又は“最上部”は、別の機能よりもページの最上部の近くに位置に位置付けられた機構を指し得る。これらの用語は、しかしながら、最上部／底部、上方（ｏｖｅｒ）／下方（ｕｎｄｅｒ）、上方（ａｂｏｖｅ）／下方（ｂｅｌｏｗ）、上／下、左／右、及び遠位／近位が向きに依存して相互に交換され得る場合の反転又は傾斜した向き等、他の向きを有する半導体デバイスを含むと解釈されるべきである。更に、参照を容易にするために、この開示全体を通して同様の又は類似のコンポーネント又は機構を識別するために同一の参照番号が使用されるが、同じ参照番号の使用は、機構が同一であると解釈されるべきであることを意味しない。実際、本明細書に説明する多くの例では、同一の番号が付された機構は、構造及び／又は機能が相互に異なる複数の実施形態を有する。更に、組成的に同様であり得る断面内の材料を指し示すために同じ陰影が使用され得るが、同じ陰影の使用は、本明細書に特に記載がない限り、材料が同一であると解釈されるべきであることを意味しない。
本開示はまた、量及び数に言及し得る。特に明記されていない限り、そうした量及び数は制限的であるとみなすべきではないが、新たな技術と関連付けられた可能性のある量又は数の例である。また、この点に関して、本開示は、量又は数に言及するために用語“複数”を使用し得る。この点に関して、用語“複数”は、１つより多い任意の数、例えば、２、３、４、５等であることを意味する。本開示の目的のために、句“Ａ、Ｂ、Ｃの内の少なくとも１つ”は、例えば、３つよりも多い要素が列挙された場合に更に可能な全ての順列を含む、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ、Ｂ、及びＣ）を意味する。
図１Ａ及び図１Ｂは、本技術の実施形態に従った半導体デバイス１００の断面図を示す。図１Ａは、コンポーネントを電気的に接続する前の位置にある半導体デバイス１００を示し、図２Ｂは、コンポーネントを電気的に接続した後の半導体デバイス１００を示す。半導体デバイス１００（例えば、半導体ダイアセンブリ）は、一般的に、基板１２０と、相互接続アセンブリ１３０によって基板１２０に電気的に結合可能な半導体ダイ１１０とを含む。本明細書に説明するように、半導体ダイ１１０は、１つ以上の集積回路を有する個々のダイであり得、又は半導体ダイ１１０は、複数の電気的に接続された半導体ダイのスタックであり得る。
本技術の幾つかの実施形態では、基板１２０は、誘電体材料１２４（例えば、パッシベーション材料、ポリイミド材料、はんだレジスト／マスク、及び／又は半導体デバイスの上面を覆うために使用されるその他の材料）と、外周面１２８及び遠位面１３２を有する導電性トレース１２２とを含む。絶縁材料１２４は、基板１２０の表面を少なくとも部分的に覆い、導電性トレース１２２を少なくとも部分的に露出するように開放領域１２６を形成するために局所的に除去される。絶縁材料１２４は、トレース１２２の外周面１２８を露出する深さまで除去され得る。
半導体ダイ１１０は、一般的に、半導体ダイ１１０の集積回路に電気的に結合され、ダイスタックの別の半導体ダイ又は別のタイプの基板（たとえば、プリント回路基板）に電気的に結合されるように構成された、半導体ダイ１１０の表面において露出した複数の導電性コンタクト１１２を含む。幾つかの実施形態では、コンタクト１１２はボンドパッドであるが、他の実施形態では、コンタクト１１２は、半導体ダイ１１０を通って部分的又は完全に拡張するビア（例えば、ＴＳＶ）の一部分であり得る。半導体ダイ１１０の集積回路は、メモリ回路（例えば、ダイナミックランダムメモリ（ＤＲＡＭ））、コントローラ回路（例えば、ＤＲＡＭコントローラ）、論理回路、及び／又はその他の回路若しくは回路の組み合わせを含み得る。
幾つかの実施形態では、相互接続アセンブリ１３０は、半導体ダイ１１０上のコンタクト１１２から突出し、半導体ダイ１１０に概して垂直な方向に拡張する導電性（例えば、金属）ピラー１１４を含む。しかしながら、他の実施形態では、ピラー１１４は、半導体ダイ１１０から８５°～９０°の間の角度で拡張する。更なる実施形態では、ピラー１１４は、半導体ダイ１１０から８８°～９０°の間の角度で拡張する。ピラー１１４は、半導体デバイス１００が組み立てられる場合に半導体ダイ１１０と基板１２０との間に所望の間隔を提供するように構成された長さを有し得る。
従来の半導体デバイスでは、ピラーは、一般的に、露出したはんだ材料を使用してトレースに電気的に接続される（例えば、はんだ材料は、如何なる構造体によっても保持されない）。対照的に、本技術の実施形態は、ある量のはんだ材料１４２を保持するように構成されたピラー１１４の端部にトレースレシーバ１４０を含む。トレースレシーバ１４０は、基板１２０内の露出したトレース１２２の長さよりも短い、トレース１２２の長手方向軸に対応する方向の長さを有し得る（例えば、図３を参照）。これらの実施形態では、個々のトレースレシーバ１４０は、露出したトレース１２２の一部分のみとの電気的接続を創出する。トレースレシーバ１４０は、トレース１２２の露出した長さと実質的に同じサイズ又は該長さより長い、トレース１２２の長手方向軸に対応する方向の長さを有し得る。
図１Ａ及び図１Ｂに示すように、個々のトレースレシーバ１４０は、はんだ材料１４２を保持するように構成された空洞１４４を創出するように、本体１４５と、本体１４５の一方の側から離れる方向に突出する第１の脚部１４７ａと、本体１４５の反対側から離れる方向に突出する第２の脚部１４７ｂとを有し得る。幾つかの実施形態では、空洞１４４は、基板１２０の対応するトレース１２２の形状に概して相補的な形状を有する。トレースレシーバ１４０は、トレース１２２の表面のサイズ、形状、ピッチ、深さ等に対応する３つの実質的に直線的な内面（例えば、図２Ａおよび２Ｂを参照）を有する空洞１４４を備えて対応するピラー１１４上に形成され得る。例えば、トレースレシーバの空洞１４４は、空洞１４４の開口部がトレース１２２に向かってピラー１１４から離れる方向に面する“Ｃ字形”を有し得る。
個々のトレースレシーバ１４０の空洞１４４は、半導体デバイス１００の組み立て時にトレース１２２との電気的接続を形成するために、はんだ材料１４２で少なくとも部分的に充填され得る。はんだ材料１４２は、トレース１２２の形状に概して対応するように空洞１４４の形状に適合し（例えば、図２Ａ）、又ははんだ材料１４２は、平坦構成（例えば、図２Ｂ）等のその他の構成で空洞１４４を充填し得る。一般的に、トレースレシーバ１４０内の空洞１４４のサイズ及び形状は、半導体ダイ１１０が基板に対して組み立てられる位置に配置された場合に、トレースレシーバ１４０とトレース１２２との間にはんだ材料１４２の間隙を可能にするように構成され得る。これらの実施形態では、はんだ材料１４２の体積、並びに空洞１４４のサイズ及び形状は、はんだ短絡を防止するためにはんだの流出が最小限になるように指定される。また、トレースレシーバ１４０とトレース１２２との間にはんだ材料１４２が流れる間隙は、半導体ダイ１１０が歪む場合、隣接するピラー１１４が異なる長さのものである場合等に、トレースレシーバ１４０とトレース１２２との間に電気的接続が形成されることを依然として可能にするように指定された許容誤差で構成され得る。組み立てられる位置において、トレースレシーバ１４０の最遠位端は、はんだブリッジを更に阻害するために、基板１２０（図１Ｂ）の表面に接触し得る。
図２Ｃ及び図２Ｄは、異なる形状の空洞を備えたトレースレシーバの実施形態を示す。図２Ｃは、より具体的に、はんだ材料１４２を保持するように構成された弧状の空洞２４４を有するトレースレシーバ２４０を示す。この実施形態では、弧状の空洞２４４は、実質的に直線的なトレース１２２の形状と一致しなくてもよいが、こうした弧状の空洞２４４は、本技術の範囲内の様々なトレース形状と互換性がある。図２Ｄは、角形の空洞３４４を有するトレースレシーバ３４０を示し、これは、本技術の範囲内の様々なトレース形状と互換性があり得る。トレースレシーバ１４０、２４０、及び３４０は、はんだ材料１４２が間隙を充填し、電気的接続を創出するときに、組み立てられた位置にある幾つかのポイントでトレース１２２に接触し得る。他の実施形態では、各トレースレシーバ内の空洞の形状は、製造能力、製造プロセス、コスト、信頼性、接着強度、トレース形状、基板のばらつき、設計者の好み等の内の１つ以上の結果として形成される。
相互接続アセンブリ１３０のコンポーネントは、一般的に、銅、ニッケル、金等の導電性材料、及びそれらの組み合わせから形成される。幾つかの実施形態では、ピラー１１４及びトレースレシーバ１４０は、トレースレシーバ１４０がめっきされ得るピットを形成するために、フォトマスクを用いたサブトラクティブ処理を使用する等、任意の適切なパターニング方法を使用して形成され得る。
図３は、トレース１２２に結合されているトレースレシーバ１４０を示す。半導体デバイス１００の組み立て中、半導体ダイ１１０は、トレースレシーバ１４０が空洞１４４内でトレース１２２の一部分を受け取るためにトレース１２２と整列されるように、位置付けられる。幾つかの実施形態では、空洞１４４内のはんだ材料１４２は、半導体ダイ１１０のトレースレシーバ１４０がトレース１２２に近接するようになる前にはんだの流れを可能にするために予熱される。半導体デバイス１００は、組み立てられる場合にトレースレシーバ１４０とトレース１２２との間に実質的に均一な間隙を有する。空洞１４４は、はんだリフローの前に、はんだ材料１４２がトレース１２２の遠位面１３２の少なくとも一部分及び外周面１２８の少なくとも一部分を取り囲むように、予め形成された形状を有するはんだ材料１４２で部分的にのみ充填され得る。他の実施形態では、はんだ材料１４２は、予熱されないが、ギャングリフロー中にはんだ材料１４２が他の相互接続アセンブリ１３０と共に加熱され得るように、トレース１２２の１つ以上の表面と接触して位置付けられる。トレースレシーバ１４０及びトレース１２２の構成は、はんだブリッジのリスクを低減するはんだ材料１４２の複数のリフローを可能にする。はんだ材料１４２が予熱されない実施形態では、音波エネルギーを使用してギャングリフローが実施され得、それによって、材料間の摩擦は、はんだ材料１４２をリフローするための熱を創出する。
図４は、本技術の実施形態に従った半導体デバイスを組み込んだシステムを説明するブロック図である。図１Ａ～図４３を参照して上に説明した機構を有する半導体デバイスの内の何れか１つは、無数のより大きな及び／又はより複雑なシステムの内の何れかに組み込まれ得、その代表的な例が図４に概略的に示したシステム４００である。システム４００は、プロセッサ４０２、メモリ４０４（例えば、ＳＲＡＭ、ＤＲＡＭ、フラッシュ、及び／又はその他のメモリデバイス）、入力／出力デバイス４０６、及び／又はその他のサブシステム若しくはコンポーネント４０８を含み得る。図１Ａ～図３を参照して上に説明した半導体アセンブリ、デバイス、及びデバイスパッケージは、図５に示した要素の内の何れかに含まれ得る。もたらされるシステム４００は、多種多様な適切なコンピューティング、処理、ストレージ、センシング、イメージング、及び／又はその他の機能の内の何れかを実施するように構成され得る。したがって、システム４００の代表的な例は、非限定的に、デスクトップコンピュータ、ラップトップコンピュータ、インターネットアプライアンス、携帯デバイス（例えば、パームトップコンピュータ、ウェアラブルコンピュータ、セルラー又はモバイル電話、携帯情報端末、音楽プレーヤー等）、タブレット、マルチプロセッサシステム、プロセッサベース又はプログラム可能家電製品、ネットワークコンピュータ、及びミニコンピュータ等のコンピュータ及び／又はその他のデータプロセッサを含む。システム４００の追加の代表的な例は、ライト、カメラ、車両等を含む。これらの及びその他の例では、システム４００は、単一のユニットに収容され得、又は、例えば、通信ネットワークを通じて複数の相互接続されたユニットに分散し得る。システム４００のコンポーネントは、したがって、ローカル及び／又はリモートメモリストレージデバイス、並びに多種多様な適切なコンピュータ可読媒体の内の何れかを含み得る。
前述のことから、新たな技術の具体的な実施形態が例示の目的で本明細書に説明されているが、本開示から逸脱することなく様々な修正がなされ得ることは理解されよう。したがって、発明は、添付の特許請求の範囲による場合を除いて限定されない。更に、特定の実施形態の文脈で説明した新たな技術の幾つかの態様はまた、他の実施形態において組み合わされ得、又は排除され得る。更に、新たな技術の幾つかの実施形態に関連する利点は、それらの実施形態の文脈で説明されているが、他の実施形態もそうした利点を示し得、本開示の範囲内にあるために全ての実施形態がそうした利点を示す必要は必ずしもない。したがって、本開示及び関連する技術は、本明細書に明示的に示されない、又は説明されないその他の実施形態を包含し得る。

Claims (27)

  1. 半導体デバイスのための相互接続構造体であって、
    半導体ダイ上に位置付けられた導電性コンタクトに電気的に結合された導電性ピラーであって、前記導電性コンタクトの反対側に遠位端を有する前記導電性ピラーと、
    前記ピラーの前記遠位端に電気的に結合された本体と、
    前記遠位端から離れる方向に前記本体の第１の側から突出する第１の脚部と、
    前記遠位端から離れる方向に前記本体の第２の側から突出する第２の脚部であって、前記本体、前記第１の脚部、及び前記第２の脚部は一緒になって、半導体トレースの一部分をその中に受け取るように構成された空洞を形成する、前記第２の脚部と
    有するトレースレシーバと
    を含む、相互接続構造体。
  2. 前記第１の脚部及び前記第２の脚部は、前記半導体デバイスが組み立てられる位置にある場合に、前記半導体トレースの外周面に沿って少なくとも部分的に拡張する、請求項１に記載の相互接続構造体。
  3. 前記空洞の少なくとも一部分内に配置されたはんだ材料を更に含む、請求項１に記載の相互接続構造体。
  4. 前記はんだ材料は、組み立てられる位置において前記半導体トレースの遠位面と、前記半導体トレースの側面に沿った少なくとも１つの外周面とに接触する、請求項３に記載の相互接続構造体。
  5. 前記トレースレシーバは、前記半導体デバイスの組み立て中に前記はんだ材料が加熱された場合に、前記トレースレシーバ内の前記はんだ材料が前記半導体トレースの露出面を少なくとも部分的に取り囲むように流れるように、組み立てられる位置において前記トレースレシーバと前記半導体トレースとの間に間隙を形成するように構成される、請求項３に記載の相互接続構造体。
  6. 前記第１及び第２の脚部は、前記空洞が３つの直線的な内面を有するように、前記本体から離れる方向に垂直に突出するプレートを形成する、請求項１に記載の相互接続構造体。
  7. 前記第１及び第２の脚部は、前記空洞が弧状の内面を有するように前記本体から離れる方向に先細になる、請求項１に記載の相互接続構造体。
  8. 前記第１及び第２の脚部は、前記空洞がそれらの間に角度を有する２つの内面を有するように、前記本体から離れる方向に先細になる、請求項１に記載の相互接続構造体。
  9. 前記半導体トレースは、絶縁材料を有する半導体基板上に位置付けられる、請求項１に記載の相互接続構造体。
  10. 前記半導体トレースは、前記絶縁材料内の開口部によって露出する、請求項９に記載の相互接続構造体。
  11. 基板の表面に露出したトレースを有する前記基板と、
    導電性コンタクトを有する半導体ダイと、
    前記トレースと前記導電性コンタクトとを電気的に結合する相互接続構造体であって、
    前記導電性コンタクトに電気的に結合された導電性ピラーと、
    前記導電性コンタクトの反対側の前記ピラーの遠位端に電気的に結合された本体と、前記遠位端から離れる方向に前記本体の第１の側から突出する第１の脚部と、前記遠位端から離れる方向に前記本体の第２の側から突出する第２の脚部であって、前記本体、前記第１の脚部、及び前記第２の脚部は一緒になって、前記トレースの一部分をその中に受け取るように構成された空洞を形成する、前記第２の脚部とを有するトレースレシーバと
    を有する前記相互接続構造体と
    を含む、半導体アセンブリ。
  12. 前記トレースレシーバの前記第１の脚部及び前記第２の脚部は、前記トレースの外周面に沿って少なくとも部分的に拡張する、請求項１１に記載の半導体アセンブリ。
  13. 前記トレースレシーバは、前記トレースレシーバと前記トレースとの間に配置されたはんだ材料を用いて前記トレースに電気的に結合される、請求項１１に記載の半導体アセンブリ。
  14. 前記はんだ材料は、前記トレースの遠位面と、前記トレースの側面に沿った少なくとも１つの外周面とに接触する、請求項１３に記載の半導体アセンブリ。
  15. 前記第１及び第２の脚部は、前記空洞が３つの直線的な内面を有するように、前記本体から離れる方向に垂直に突出するプレートを形成する、請求項１１に記載の半導体アセンブリ。
  16. 前記第１及び第２の脚部は、前記空洞が弧状の内面を有するように前記本体から離れる方向に先細になる、請求項１１に記載の半導体アセンブリ。
  17. 前記第１及び第２の脚部は、前記空洞がそれらの間に角度を有する２つの内面を有するように、前記本体から離れる方向に先細になる、請求項１１に記載の半導体アセンブリ。
  18. 前記トレースは、前記基板上の絶縁材料内の開口部によって露出する、請求項１１に記載の半導体アセンブリ。
  19. 基板の表面に露出した第１のトレース及び第２のトレースを有する前記基板と、
    第１の導電性コンタクト及び第２の導電性コンタクトを有する半導体ダイと、
    前記第１のトレースと前記第１の導電性コンタクトとを電気的に結合する第１の相互接続構造体と、
    前記第２のトレースと前記第２の導電性コンタクトとを電気的に結合する第２の相互接続構造体と
    を含み、
    前記第１及び第２の相互接続構造体の各々は、
    対応する導電性コンタクトに電気的に結合された導電性ピラーと、
    前記導電性コンタクトの反対側の前記ピラーの遠位端に電気的に結合された本体と、前記遠位端から離れる方向に前記本体の第１の側から突出する第１の脚部と、前記遠位端から離れる方向に前記本体の第２の側から突出する第２の脚部であって、前記本体、前記第１の脚部、及び前記第２の脚部は一緒になって、対応するトレースの一部分をその中に受け取るように構成された空洞を形成する、前記第２の脚部とを有するトレースレシーバと
    を有し、
    前記第１の相互接続構造体の前記第１の脚部は、前記第１の相互接続構造体の前記トレースレシーバ内に配置されたはんだ材料が前記第２のトレースへの電気ブリッジを形成できないように、前記第１及び第２のトレースの対向する外周面の間に位置付けられる、
    半導体アセンブリ。
  20. 前記第２の相互接続構造体の前記第２の脚部は、前記第１の相互接続構造体の前記第１の脚部と前記第２のトレースの前記外周面との間に位置付けられる、請求項１９に記載の半導体アセンブリ。
  21. 前記第１の相互接続構造体の前記第１の脚部及び前記第２の脚部は、前記第１のトレースの外周面に沿って少なくとも部分的に拡張する、請求項１９に記載の半導体アセンブリ。
  22. 前記第１の相互接続構造体は、前記第１の相互接続構造体の前記トレースレシーバと前記第１のトレースとの間に配置されたはんだ材料によって前記第１のトレースに電気的に結合され、
    前記第２の相互接続構造体は、前記第２の相互接続構造体の前記トレースレシーバと前記第２のトレースとの間に配置された前記はんだ材料によって前記第２のトレースに電気的に結合される、
    請求項１９に記載の半導体アセンブリ。
  23. 前記はんだ材料は、前記第１及び第２のトレースの遠位面と、前記第１及び第２のトレースの各々の側面に沿った少なくとも１つの外周面とに接触する、請求項２２に記載の半導体アセンブリ。
  24. 前記第１及び第２の相互接続構造体の各々の前記第１及び第２の脚部は、前記第１及び第２の相互接続構造体の前記空洞が３つの直線的な内面を有するように、前記本体から離れる方向に垂直に突出するプレートを形成する、請求項１９に記載の半導体アセンブリ。
  25. 前記第１及び第２の相互接続構造体の各々の前記第１及び第２の脚部は、前記第１及び第２の相互接続構造体の前記空洞が弧状の内面を有するように、前記本体から離れる方向に先細になる、請求項１９に記載の半導体アセンブリ。
  26. 前記第１及び第２の相互接続構造体の各々の前記第１及び第２の脚部は、前記第１及び第２の相互接続構造体の前記空洞がそれらの間に角度を有する２つの内面を有するように、前記本体から離れる方向に先細になる、請求項１９に記載の半導体アセンブリ。
  27. 前記第１及び第２のトレースは、前記基板上の絶縁材料内の開口部によって露出する、請求項１９に記載の半導体アセンブリ。
JP2022545771A 2020-02-04 2021-01-12 半導体デバイスのための電気的相互接続構造体及びそれを使用したアセンブリ Pending JP2023503716A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/781,603 2020-02-04
US16/781,603 US20210242154A1 (en) 2020-02-04 2020-02-04 Interconnect structures and associated systems and methods
PCT/US2021/013114 WO2021158339A1 (en) 2020-02-04 2021-01-12 Electrical interconnect structure for a semiconductor device and an assembly using the same

Publications (1)

Publication Number Publication Date
JP2023503716A true JP2023503716A (ja) 2023-01-31

Family

ID=74572850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022545771A Pending JP2023503716A (ja) 2020-02-04 2021-01-12 半導体デバイスのための電気的相互接続構造体及びそれを使用したアセンブリ

Country Status (7)

Country Link
US (1) US20210242154A1 (ja)
JP (1) JP2023503716A (ja)
KR (1) KR20220127350A (ja)
CN (1) CN115398622A (ja)
DE (1) DE112021000841T5 (ja)
TW (1) TWI769679B (ja)
WO (1) WO2021158339A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308123A (ja) * 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012190999A (ja) * 2011-03-10 2012-10-04 Renesas Electronics Corp 半導体装置
JP2016058422A (ja) * 2014-09-05 2016-04-21 マイクロン テクノロジー， インク． 回路基板及びこれを備える半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468990A (en) * 1993-07-22 1995-11-21 National Semiconductor Corp. Structures for preventing reverse engineering of integrated circuits
US6592019B2 (en) * 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US8405199B2 (en) * 2010-07-08 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar for semiconductor substrate and method of manufacture
US8241963B2 (en) * 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
US9252094B2 (en) * 2011-04-30 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with conductive material recessed within conductive ring over surface of conductive pillar
JP2013115214A (ja) * 2011-11-28 2013-06-10 Shinko Electric Ind Co Ltd 半導体装置、半導体素子、及び半導体装置の製造方法
US9583451B2 (en) * 2015-06-19 2017-02-28 International Business Machines Corporation Conductive pillar shaped for solder confinement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308123A (ja) * 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012190999A (ja) * 2011-03-10 2012-10-04 Renesas Electronics Corp 半導体装置
JP2016058422A (ja) * 2014-09-05 2016-04-21 マイクロン テクノロジー， インク． 回路基板及びこれを備える半導体装置

Also Published As

Publication number Publication date
WO2021158339A1 (en) 2021-08-12
US20210242154A1 (en) 2021-08-05
CN115398622A (zh) 2022-11-25
KR20220127350A (ko) 2022-09-19
TWI769679B (zh) 2022-07-01
TW202135259A (zh) 2021-09-16
DE112021000841T5 (de) 2022-11-17

Similar Documents

Publication Publication Date Title
US9484223B2 (en) Coreless packaging substrate and method of fabricating the same
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
KR100772604B1 (ko) 집적화된 전자 칩 및 상호접속 디바이스와 그 제조프로세스
TWI556324B (zh) 堆疊式半導體封裝、包含該堆疊式半導體封裝的半導體裝置以及該堆疊式半導體封裝的製造方法
US11315902B2 (en) High bandwidth multichip module
TWI596680B (zh) 具有打線接合互連的低熱膨脹係數部件
TW201709474A (zh) 內建散熱座之散熱增益型面朝面半導體組體及製作方法
TWI532134B (zh) 基板及具有用於增加的柱高之介電質移除之基板的總成
US20130256872A1 (en) Thermal management of stacked semiconductor chips with electrically non-functional interconnects
US20130161814A1 (en) Semiconductor chip with offset pads
TW201631701A (zh) 以聚合物部件爲主的互連體
TW201417235A (zh) 封裝結構及其製法
US20160247696A1 (en) Interposer and method for producing the same
US9263376B2 (en) Chip interposer, semiconductor device, and method for manufacturing a semiconductor device
TW202201567A (zh) 分離式基板中介層
US8988893B2 (en) Method for electrical connection between elements of a three-dimensional integrated structure and corresponding device
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
TWI769679B (zh) 互連結構及相關聯系統及方法
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
CN113192946A (zh) 一种三维堆叠芯片封装结构及封装方法
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
US10290612B1 (en) Systems and methods for flash stacking
TWI657555B (zh) 三維整合之半導體組體及其製作方法
US20130256895A1 (en) Stacked semiconductor components with universal interconnect footprint
US12148726B2 (en) Semiconductor substrate structure, semiconductor structure and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220727

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230926