Nothing Special   »   [go: up one dir, main page]

JP2021158349A - 端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス - Google Patents

端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス Download PDF

Info

Publication number
JP2021158349A
JP2021158349A JP2021034974A JP2021034974A JP2021158349A JP 2021158349 A JP2021158349 A JP 2021158349A JP 2021034974 A JP2021034974 A JP 2021034974A JP 2021034974 A JP2021034974 A JP 2021034974A JP 2021158349 A JP2021158349 A JP 2021158349A
Authority
JP
Japan
Prior art keywords
radio frequency
package
metallization
implementing
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021034974A
Other languages
English (en)
Other versions
JP7275177B2 (ja
Inventor
ウィルソン リチャード
Richard Willson
ウィルソン リチャード
ジャン ヘドン
Haedong Jang
ジャン ヘドン
ウォード サイモン
Ward Simon
ウォード サイモン
チドゥララ マドゥ
Chidurala Madhu
チドゥララ マドゥ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2021158349A publication Critical patent/JP2021158349A/ja
Application granted granted Critical
Publication of JP7275177B2 publication Critical patent/JP7275177B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】無線周波数（ＲＦ）パッケージ並びに不要なインダクタンスおよび抵抗を低減するＲＦパッケージを実装するためのプロセスを提供する。【解決手段】ＲＦパッケージは、半導体ダイ取付け領域を有する支持体１０２と、下側が支持体１０２に取り付けられ、上側が支持体１０２の反対側にある電気絶縁部材５０２を含むウィンドウフレーム５００と、を含む。ウィンドウフレームは、半導体ダイ取付け領域に少なくとも部分的に見当合わせされた開口部５０６を有し、電気絶縁部材５０２の上側にある上部メタライゼーション５０８、５１０と、下部メタライゼーション５１４、５１６と、上部メタライゼーションを下部メタライゼーションに接続する電気接続５４０、５２０を含む。【選択図】図２

Description

本開示は、ウィンドウフレームを実装する無線周波数パッケージに関する。本開示はさらに、端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージに関する。
本開示はさらに、ウィンドウフレームを有する無線周波数パッケージを実装するためのプロセスに関する。本開示はさらに、端部めっきを備えたウィンドウフレームを有する無線周波数パッケージを実装するためのプロセスに関する。
本開示はさらに、ウィンドウフレームを有する無線周波数パッケージを製造するプロセスに関する。本開示はさらに、端部めっきを備えたウィンドウフレームを有する無線周波数パッケージを製造するプロセスに関する。
パワー増幅器等の無線周波数（ＲＦ）パワーパッケージは無線通信システムの基地局等の様々な用途で使用されている。ＲＦパワー増幅器により増幅される信号はしばしば４００メガヘルツ（ＭＨｚ）から６０ギガヘルツ（ＧＨｚ）の範囲の周波数を有する高周波変調された搬送波を有する信号を含む。搬送波を変調するベースバンド信号は通常比較的低い周波数であり、用途に応じて３００ＭＨｚ以上になる場合がある。
ＲＦパワーパッケージのコストの大部分はパッケージのコストおよびパッケージングプロセスのコストである。これに関して、ＲＦパワーパッケージは通常、金属フランジ、プリント回路基板（ＰＣＢ）ベースのウィンドウフレームおよび／または蓋等を含む。図９Ａおよび図９Ｂを参照すると、これらの典型的なＲＦパワーパッケージ１はビアホール３を有するウィンドウフレームを含む。ビアホール３は電気的接地接続のために上部金属４を下部金属５に電気的に接続する。
ウィンドウフレーム２上のビアホール３に関する一つの問題は、それがピッキングツールを利用することができる位置を制限することである。これに関して、ピッキングツールはウィンドウフレーム２を保持および移動するために真空を使用する。しかしながら、ビアホール３が設置されている位置でピッキングツールを使用すると、ピッキングツールが真空を失い、ピッキングおよび移動に失敗し、ならびに／または場合によってはウィンドウフレーム２を落下させる。さらに、ピッキングツールはビアホール３を介して材料を吸引する。例えば、ピッキングツールはウィンドウフレーム２をフランジに取り付ける接着剤を吸引することができる。この問題を解決する従来技術のプロセスには、ビアホールを塞ぐか、またはホールを覆うためのはんだマスクを使用することが含まれる。しかしながら、非常に薄い基板材料を使用すると処理能力が制限されるため、ビアホールを塞ぐのが難しい場合がある。さらに、はんだマスクは非導電性であるため、構成要素を上部金属表面に電気的に接続する必要がある場合は、はんだマスクを使用することによりビアホールを覆うことも制限される。これらのプロセスは上記のように制限されるだけでなく、コストもかかる。さらに、ビアホールの構築により寄生接地インダクタンスおよび抵抗が発生する可能性がある。その上、ビアホールの構築は、本明細書で定義されるように、より高周波のアプリケーション、よりハイパワーのアプリケーション、高周波のアプリケーション、および／またはハイパワーのアプリケーションにおいて実質的な寄生接地インダクタンスおよび抵抗を生成する可能性がある。
したがって、必要とされるのは、ＲＦパッケージおよびＲＦパッケージを実装するためのプロセスであり、その結果コストが削減される。さらに、必要とされるのは、ＲＦパッケージならびに不要なインダクタンスおよび抵抗を低減するＲＦパッケージを実装するためのプロセスである。
上記のように、例えばウィンドウフレームにビアホールを実装する無線周波数パッケージはいくつかの製造上の問題および／または性能の問題を提示する。これらの製造上の問題に対処する試みによりコストが増加するが、それでも製造上の問題または性能の問題に完全に対処することはできない。本開示は、ウィンドウフレームの輪郭の利用可能な空洞または側壁を使用して、端部めっきを介して上部金属部分と下部金属部分との間に接続が形成され得るように構成された無線周波数パッケージを実装することにより製造上の問題に対処する。端部めっきはプリント回路基板（ＰＣＢ）の製造中に実装される典型的なプロセスの一つであるため、端部めっきは容易に実装され得る。典型的な上部金属部分および下部金属部分はウィンドウフレームの基板端部から引き戻すかまたは外して構造化される。しかしながら、上部金属部分および下部金属部分ならびに誘電体材料の開示された方法および設計は基板端部と同一平面になるように構成され得る。そして、めっき工程において、上部金属部分および下部金属部分を、端部めっきを介して電気的に接続する。最終的なルーティングによりめっきまたは切断されていない空洞または側壁が作成される。さらに、端部めっきを実装する開示された構成および方法は寄生接地インダクタンスおよび抵抗を低下させ得る。特に、端部めっきを実装する開示された構成および方法は、本明細書で定義されるように、より高周波のアプリケーション、よりハイパワーのアプリケーション、高周波のアプリケーションおよび／またはハイパワーのアプリケーションにおいて寄生接地インダクタンスおよび抵抗を低下させ得る。その上、幅広の端部めっきを実装する開示された構成および方法は、寄生接地インダクタンスおよび抵抗を低下させ得る。特に、幅広の端部めっきを実装する開示された構成および方法は、本明細書で定義されるように、より高周波のアプリケーション、よりハイパワーのアプリケーション、高周波のアプリケーションおよび／またはハイパワーのアプリケーションにおいて寄生接地インダクタンスおよび抵抗を低下させ得る。
一態様は、半導体ダイ取付け領域を有する支持体、下側が支持体に取り付けられ、上側が支持体の反対側にある電気絶縁部を含むフレーム、半導体ダイ取付け領域に少なくとも部分的に見当合わせされた開口部を含むフレーム、電気絶縁部材の上側にある上部メタライゼーションおよび電気絶縁部材の下側にある下部メタライゼーションを含むフレーム、ならびに上部メタライゼーションを下部メタライゼーションに接続する導電性端部を含むフレームを含む無線周波数（ＲＦ）パッケージを含む。
一態様は、半導体ダイ取付け領域を有する支持体を構成すること、下側が支持体に取り付けられ、上側が支持体の反対側にある電気絶縁部材を含むフレームを構成すること、フレームを半導体ダイ取付け領域に少なくとも部分的に見当合わせされた開口部を有するように構成すること、電気絶縁部材の上側にある上部メタライゼーションおよび電気絶縁部材の下側にある下部メタライゼーションを備えるフレームを構成すること、ならびに上部メタライゼーションを下部メタライゼーションに接続する導電性端部接続を備えるフレームを構成することを含む無線周波数（ＲＦ）パッケージを実装するためのプロセスを含む。
本開示のさらなる特徴、利点、および態様は、以下の詳細な説明、図面、および特許請求の範囲の検討から説明され得るか、または明らかであり得る。さらに、本開示の前述の概要および以下の詳細な説明の両方が例示的なものであり、特許が請求される開示の範囲を限定することなくさらなる説明を提供することを意図していることを理解されたい。
本開示のさらなる理解を提供するために含まれる添付図面は、本明細書に組み入れられてその一部を構成し、本開示の態様を例示し、詳細な説明と共に本開示の原理を説明するのに役立つ。本開示の基本的な理解およびそれが実施され得る様々な方法に必要とされる以上に本開示の構造上の詳細を示す試みはなされていない。
本開示によるパッケージの斜視図を示している。 Ａは、図１の一つの態様によるパッケージの断面図を示し、Ｂは、図１の別の態様によるパッケージの断面図を示している。 図１によるパッケージの内部上面図を示している。 Ａは、図１によるパッケージの部分上面図を示し、Ｂは、図１によるパッケージの部分断面図を示している。 図１によるパッケージの部分断面図を示している。 図１によるパッケージの部分断面図を示している。 本開示によるパッケージの内部上面図を示している。 本開示によるパッケージを作成するプロセスを示している。 Ａは、先行技術のウィンドウフレームの上面図を示し、Ｂは、先行技術のウィンドウフレームの断面図を示している。
本開示の態様ならびにその様々な特徴および有利な詳細は、添付図面に記載および／または示され、以下の説明に詳述される非限定的な態様および例を参照してより完全に説明される。図示されている特徴は必ずしも一定の縮尺で描かれているわけではなく、当業者が認識するように、本明細書に明示的に記載されていなくても、一つの態様の特徴を他の態様と共に利用することができることに留意されたい。本開示の態様を不必要に不明瞭にしないために、周知の構成要素および処理技術の説明は省略され得る。本明細書で使用される例は、単に本開示が実施され得る方法の理解を容易にし、当業者が本開示の態様を実施することをさらに可能にすることを意図している。したがって、本明細書の例および態様は本開示の範囲を限定するものとして解釈されるべきでなく、添付の特許請求の範囲および適用される法律によってのみ定義される。さらに、図面のいくつかの図を通して、また開示される異なる実施形態において、同様の参照番号は同様の部分を表すことに留意されたい。
様々な要素を説明するために本明細書において第一、第二等の用語が使用されるが、これらの要素はこれらの用語により限定されるべきでないことを理解されたい。これらの用語はある要素を別の要素と区別するためにのみ使用される。本開示の範囲から逸脱することなく、例えば、第一の要素を第二の要素と呼んでもよく、同様に、第二の要素を第一の要素と呼んでもよい。本明細書で使用される場合、「および／または」という用語は関連する列挙された項目の一または二以上のありとあらゆる組合せを含む。
層、領域、または基板等の要素が別の要素の「上（ｏｎ）」にあるかまたは「上に（ｏｎｔｏ）」延在していると呼ばれる場合、それは別の要素の上に直接あるかもしくはその上に直接延在することができ、または介在する要素が存在してもよい。対照的に、要素が別の要素の「上に直接（ｄｉｒｅｃｔｌｙ ｏｎ）」あるかまたは「上に直接（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延在すると呼ばれる場合、介在する要素は存在しない。同様に、層、領域、または基板等の要素が別の要素の「上（ｏｖｅｒ）」にあるかまたは「上に（ｏｖｅｒ）」延在していると呼ばれる場合、それは別の要素の上に直接あるかもしくはその上に直接延在することができ、または介在する要素が存在してもよい。対照的に、要素が別の要素の「上に直接（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」あるかまたは「上に直接（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」延在していると呼ばれる場合、介在する要素は存在しない。要素が別の要素に「接続されている（ｃｏｎｎｅｃｔｅｄ）」かまたは「結合されている（ｃｏｕｐｌｅｄ）」と呼ばれる場合、それは別の要素に直接接続もしくは結合されてもよく、または介在する要素が存在してもよい。対照的に、要素が別の要素に「直接接続されている（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」または「直接結合されている（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」と呼ばれる場合、介在する要素は存在しない。
「下に（ｂｅｌｏｗ）」または「上に（ａｂｏｖｅ）」または「上の（ｕｐｐｅｒ）」または「下の（ｌｏｗｅｒ）」または「水平（ｈｏｒｉｚｏｎｔａｌ）」または「垂直（ｖｅｒｔｉｃａｌ）」等の相対的な用語は、本明細書において、図に示されるようにある要素、層、または領域と別の要素、層または領域との関係を説明するために使用され得る。これらの用語および上記で論じた用語は、図において描写されている方向に加えてデバイスの異なる方向を包含することを意図していることを理解されたい。
本明細書で使用される用語は特定の態様のみを説明することを目的としており、本開示を限定することを意図するものではない。本明細書で使用される場合、単数形の「ａ」、「ａｎ」および「ｔｈｅ」は文脈が明確にそうでないことを示さない限り、複数形をも含むことを意図している。本明細書で使用される場合、「備える（ｃｏｍｐｒｉｓｅ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、記載された特徴、整数、ステップ、操作、要素、および／または構成要素の存在を指定するが、一または二以上の他の特徴、整数、ステップ、操作、要素、構成要素、および／またはそれらのグループの存在または追加を排除するものではないことをさらに理解されたい。
別段の定義がない限り、本明細書で使用される全ての用語（技術用語および科学用語を含む）は本開示の属する技術分野の当業者により理解されるのと同じ意味を有する。本明細書で使用される用語は本明細書および関連技術の文脈におけるそれらの用語と一致する意味を有するように解釈されるべきであり、本明細書で明示的に定義されない限り、理想化された、または過度に形式的な意味で解釈されないことをさらに理解されたい。
図１は、本開示によるパッケージの斜視図を示している。
図２は、図１の一態様によるパッケージの断面図を例示する図２Ａを含む。図２はさらに、図１の別の態様によるパッケージの断面図を示す図２Ｂを含む。
図３は、図１によるパッケージの内部上面図を示している。
特に、図１、図２Ａ、図２Ｂおよび図３は、本明細書に記載される特徴、構成要素、配置等のうち任意の一または二以上を含み得るパッケージ１００の例示的な実装を示している。特に、本明細書に記載されるように、パッケージ１００はＲＦパッケージ、ＲＦ増幅器パッケージ、ＲＦパワー増幅器パッケージ、ＲＦパワートランジスタパッケージ、ＲＦパワー増幅器トランジスタパッケージ等として実装され得る。
図２Ａおよび図２Ｂを参照すると、パッケージ１００は一または二以上の半導体デバイス４００、少なくとも一つのデバイス２００、少なくとも一つの二次デバイス３００、ウィンドウフレーム５００、および支持体１０２を含み得る。
少なくとも一つのデバイス２００および／または少なくとも一つの二次デバイス３００はＲＦデバイスとして実装され得る。少なくとも一つのデバイス２００および／または少なくとも一つの二次デバイス３００は、一または二以上の半導体デバイス４００、パッケージ１００等への入力、出力、および／または中間機能としての様々な機能技術をサポートするための抵抗器、インダクタ、キャパシタ、金属酸化物シリコン（ＭＯＳ）キャパシタ、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、高調波フィルタ、高調波終端、カプラー、バラン、電力結合器、電力分配器、無線周波数（ＲＦ）回路、基本周波数整合回路、ベースバンド終端回路、第二高調波終端回路、集積受動デバイス（ＩＰＤ）、整合ネットワーク等のうち一または二以上を実装し得る。一態様では、少なくとも一つのデバイス２００および／または少なくとも一つの二次デバイス３００は一または二以上のインダクタを実装してもよく、単一のダイ、モノリシックマイクロ波集積回路（ＭＭＩＣ）、マルチステージおよびマルチパス（例えば、ドハティ）トランジスタパッケージ等として一または二以上の半導体デバイス４００を実装するパッケージ１００において利用してもよい。
一または二以上の半導体デバイス４００は、ワイドバンドギャップ半導体デバイス、超高帯域デバイス、ＧａＮベースのデバイス、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）、ジャンクション電界効果トランジスタ（ＪＦＥＴ）、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）トランジスタ、バイポーラジャンクショントランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、ワイドバンドギャップ（ＷＢＧ）半導体、汎用ブロードバンド部品、テレコム部品、Ｌ帯域部品、Ｓ帯域部品、Ｘ帯域部品、Ｃ帯域部品、Ｋｕ帯域部品、衛星通信部品、ドハティ構成等の部品のうち一または二以上を含み得る。一態様では、ドハティ構成は複数の増幅器を含み得るドハティ増幅器を実装し得る。複数の増幅器は複数の段および／または複数の経路上にキャリアパワー増幅器およびピーキング増幅器を含み得る。
パッケージ１００は一または二以上の半導体デバイス４００、ウィンドウフレーム５００、少なくとも一つのデバイス２００、および少なくとも一つの二次デバイス３００、ならびに／または本開示のパッケージ１００の他の構成要素と共に使用するのに好適なオープンキャビティ構成を含むように実装され得る。特に、オープンキャビティ構成はオープンキャビティパッケージ設計を利用し得る。いくつかの態様では、オープンキャビティ構成は、相互接続、回路構成要素、少なくとも一つのデバイス２００、少なくとも一つの二次デバイス３００、一または二以上の半導体デバイス４００、ウィンドウフレーム５００等を保護するための蓋１０８または他の筐体を含み得る。パッケージ１００はセラミック体を含んでもよく、および／または蓋１０８はセラミック材料から作成されてもよい。一態様では、セラミック材料は酸化アルミニウム（Ａｌ2Ｏ3）を含み得る。一態様では、蓋１０８は接着剤でウィンドウフレーム５００に取り付けられ得る。一態様では、接着剤はエポキシベースであり得る。パッケージ１００は端子として構成され得る一または二以上の金属接点１１０を含み得る。
パッケージ１００の内部で、一または二以上の半導体デバイス４００はダイ取付け材料を介して支持体１０２に取り付けられ得る。一または二以上のボンディングワイヤ１１２は一または二以上の半導体デバイス４００をウィンドウフレーム５００および／または一または二以上の金属接点１１０のうち少なくとも一つに結合し得る。さらに、一または二以上のボンディングワイヤ１１２は一または二以上の半導体デバイス４００を少なくとも一つのデバイス２００、および／または少なくとも一つの二次デバイス３００に結合し得る。
さらに、パッケージ１００の内部で、少なくとも一つのデバイス２００および少なくとも一つの二次デバイス３００は支持体１０２に配置され得る。さらに、パッケージ１００の内部で、例示的な構成に示される一または二以上の相互接続１０４は、一または二以上の金属接点１１０、ウィンドウフレーム５００、少なくとも一つのデバイス２００、少なくとも一つの二次デバイス３００、および／または一または二以上の半導体デバイス４００間を接続し得る。少なくとも一つのデバイス２００および少なくとも一つの二次デバイス３００はダイ取付け材料を介して支持体１０２に取り付けられ得る。
ウィンドウフレーム５００は一または二以上の半導体デバイス４００のソース、ゲート、およびドレインを絶縁するように構成され得る。ウィンドウフレーム５００は、より費用効果が高く、支持体１０２と一致するより良い熱膨張係数（ＣＴＥ）を提供し、ストレートリードおよび表面実装構成の両方のリード構成において高い柔軟性を可能にするように構成され得る。ウィンドウフレーム５００はまた硬く、したがってより安定しており、曲がりにくいように構成され得る。
支持体１０２は、銅（Ｃｕ）、銅−モリブデン、銅積層構造、銅−タングステン（ＣｕＷ）等の導電性材料で作成されてもよく、ウィンドウフレーム５００のＣＴＥに厳密に一致するＣＴＥを有してもよい。本明細書に記載のように、一または二以上の半導体デバイス４００のソース側は、接着剤、はんだ付け、焼結、共晶接合、熱圧着接合、超音波接合／溶接等により支持体１０２の内側ダイ取付け領域に取り付けられ得る。特に、一または二以上の半導体デバイス４００のソース側は支持体１０２に電気的に接続され得る。
ウィンドウフレーム５００は、電気絶縁部材５０２に積層、埋め込み、および／または他の方法で取り付けられた銅シートからエッチングされた導電性経路、トラックまたは信号トレースを含み得る。ウィンドウフレーム５００は支持体１０２の外周領域１１６に取り付けられ得る。ウィンドウフレーム５００の電気絶縁部材５０２は、支持体１０２の内側取付け領域に取り付けられ得る一または二以上の半導体デバイス４００、少なくとも一つのデバイス２００、少なくとも一つの二次デバイス３００等を受けるための開口部５０６を有し得る。電気絶縁部材５０２は、電気絶縁部材５０２の反対側に埋め込まれるかまたは積層された上部および下部メタライゼーションの支持を提供するために、支持体１０２の横方向側壁１１４を超えて外向きに延在し得る。
パッケージ１００は第二のメタライゼーション５０８および第一のメタライゼーション５１２に取り付けられたディスクリートデバイス８００をさらに含み得る。ディスクリートデバイス８００は、表面実装デバイス（ＳＭＤ）部品、表面実装デバイス（ＳＭＤ）キャパシタ、セラミックキャパシタ、表面実装デバイス（ＳＭＤ）セラミックキャパシタ、インダクタ、表面実装デバイス（ＳＭＤ）インダクタ、抵抗、表面実装デバイス（ＳＭＤ）抵抗、パワー分割器、表面実装デバイス（ＳＭＤ）パワー分割器、増幅器、平衡増幅器、表面実装デバイス（ＳＭＤ）増幅器、表面実装デバイス（ＳＭＤ）平衡増幅器、コンバイナ、表面実装デバイス（ＳＭＤ）コンバイナ等のうち一または二以上であり得る。ディスクリートデバイス８００は、無線周波数デバイス、無線周波数回路デバイス、無線周波数部品デバイス等として実装され得る。
これに関して、ディスクリートデバイス８００は底面に配置された端子を含み得る。例えば、表面実装デバイス（ＳＭＤ）セラミックキャパシタ等の表面実装デバイス（ＳＭＤ）部品として実装されるディスクリートデバイス８００は、第二のメタライゼーション５０８および第一のメタライゼーション５１２と接続し得るディスクリートデバイス８００の底面に配置された一または二以上の端子を含み得る。
より詳細には、第二のメタライゼーション５０８は支持体１０２と反対側を向いている電気絶縁部材５０２の上面に埋め込まれるかまたは積層されてもよく、支持体１０２と反対側を向いている一または二以上の半導体デバイス４００の上面において一または二以上の半導体デバイス４００と電気的に接続されてもよい。一実施形態では、第二のメタライゼーション５０８はパッケージ１００の出力端子を形成し、出力端子は一または二以上の半導体デバイス４００に電気的に接続され得る。
図３を参照すると、電気絶縁部材５０２の上面は第二のメタライゼーション５０８から離隔された第一のメタライゼーション５１２を有してもよく、第二のメタライゼーション５０８は一または二以上の半導体デバイス４００への接続を提供する。第一のメタライゼーション５１２はディスクリートデバイス８００を介して第二のメタライゼーション５０８に接続するように構成され得る。
電気絶縁部材５０２の上面に配置された第三のメタライゼーション５１０もまた第二のメタライゼーション５０８および第一のメタライゼーション５１２から離隔され得る。第三のメタライゼーション５１０は、少なくとも一つのデバイス２００、一または二以上の半導体デバイス４００、および／またはウィンドウフレーム５００に電気的に接続されるパッケージ１００の入力端子を形成する。
ウィンドウフレーム５００の電気絶縁部材５０２は支持体１０２の外周領域１１６に取り付けら得る底面を有し得る。一態様では、ウィンドウフレーム５００は導電性接着剤を利用して外周領域１１６に取り付けられ得る底面を有し得る。一態様では、図２Ｂに示されるように、ウィンドウフレーム５００は介在するセラミック構造５７８を利用して外周領域１１６に取り付けられ得る底面を有し得る。一態様では、介在するセラミック構造５７８は酸化アルミニウム（Ａｌ2Ｏ3）等のセラミック材料を含み得る。一態様では、介在するセラミック構造５７８は銅、金等、およびそれらの組合せを含む一または二以上の金属でめっきされ得る。追加の下側メタライゼーションは電気絶縁部材５０２の底面に設けられ得る。下部メタライゼーションの各々は、電気絶縁部材５０２の上面に配置されたメタライゼーションのうち一つに対応し得る。例えば、図４に示されるように、第三の下部メタライゼーションは上面上の第三のメタライゼーション５１０に対応してもよく、第二の下部メタライゼーション５１４は上面上の第二のメタライゼーション５０８に対応してもよく、第一の下部メタライゼーション５７０は上面上の第一のメタライゼーション５１２に対応し得る。
図４は、図１によるパッケージの部分上面図を示す図４Ａを含む。図４は、図１によるパッケージの部分断面図を示す図４Ｂを含む。
上記のように、上部および下部メタライゼーションの対応するものは互いに電気的に接続され得る。図４Ａに示されるように、電気接続５３０は第一のメタライゼーション５１２を第一の下部メタライゼーション５７０に接続し得る。特に、電気接続５３０は少なくともｙ軸に沿ってウィンドウフレーム５００の電気絶縁部材５０２に端部めっきとして実装され得る。一態様では、電気接続５３０はウィンドウフレーム５００のキャビティホール５６０内の電気絶縁部材５０２に端部めっきとして実装され得る。一態様では、電気接続５３０はウィンドウフレーム５００の電気絶縁部材５０２に端部めっきとして実装され得る。第一のメタライゼーション５１２は電気絶縁部材５０２の端部５３２までずっと延在し得る。また第一の下部メタライゼーション５７０は電気絶縁部材５０２の端部５３４までずっと延在し得る。換言すると、第一のメタライゼーション５１２および第一の下部メタライゼーション５７０は電気絶縁部材５０２の基板端部と同一平面になるように構成され得る。さらに、電気接続５３０は第一のメタライゼーション５１２の端部５３２から第一の下部メタライゼーション５７０の端部５３４まで延在し得る。したがって、電気接続５３０は第一のメタライゼーション５１２を第一の下部メタライゼーション５７０に電気的に接続し得る。図４は電気接続５３０の特定の位置を示しているが、電気接続５３０は第一のメタライゼーション５１２を第一の下部メタライゼーション５７０に接続するためにウィンドウフレーム５００の任意の場所に位置し得る。特に、いくつかの態様では、電気接続５３０はウィンドウフレーム５００の外縁に位置し得る。および／または、いくつかの態様では、電気接続５３０はウィンドウフレーム５００の開口部５０６内のウィンドウフレーム５００の内縁に位置し得る。
したがって、電気接続５３０は第一のメタライゼーション５１２を第一の下部メタライゼーション５７０に電気的に接続するためのビアの使用を回避するように構成および実装される。したがって、電気接続５３０は、ビアの実装を回避すること、および／またはビアの使用を低減することにより、パッケージおよびパケット処理のコストを低減する。特に、いくつかの態様では、ウィンドウフレーム５００は設計、用途等に基づいて、依然としていくつかのビアを実装し得る。さらに、電気接続５３０は寄生接地インダクタンスおよび抵抗を低下させ得る。特に、端部めっきを実装する電気接続５３０は、本明細書で定義されるように、高周波のアプリケーションおよび／またはハイパワーのアプリケーションで寄生接地インダクタンスおよび抵抗を低下させ得る。さらに、幅広の端部めっきを実装する電気接続５３０は寄生接地インダクタンスおよび抵抗を低下させ得る。特に、幅広の端部めっきを実装する電気接続５３０は高周波およびハイパワーのアプリケーションで寄生接地インダクタンスおよび抵抗を低下させ得る。これに関して、幅広の端部めっきは、電気絶縁部材５０２の特定の領域の６０％から１００％、電気絶縁部材５０２の特定の領域の６０％から７０％、電気絶縁部材５０２の特定の領域の７０％から８０％、電気絶縁部材５０２の特定の領域の８０％から９０％、または電気絶縁部材５０２の特定の領域の９０％から１００％を覆うめっきとして定義され得る。
端部めっきは、銅、金、ニッケル、パラジウム、銀等の金属材料およびこれらの組合せを含み得る。一または二以上の態様では、端部めっきは、ルーティングプロセス、めっきされたコンステレーション構成、ロングホール構成、キャスタレーションめっき等を含み得る。
図５は、図１によるパッケージの部分断面図を示している。
上記のように、上部および下部メタライゼーションの対応するものは互いに電気的に接続され得る。図５に示されるように、電気接続５２０は第三の下部メタライゼーション５１６を第三のメタライゼーション５１０に接続し得る。特に、電気接続５２０はウィンドウフレーム５００の電気絶縁部材５０２上の端部めっきとして実装され得る。一態様では、電気接続５２０はウィンドウフレーム５００の電気絶縁部材５０２上の幅広の端部めっきとして実装され得る。これに関して、第三のメタライゼーション５１０は電気絶縁部材５０２の端部５２２までずっと延在し得る。また、第三の下部メタライゼーション５１６は電気絶縁部材５０２の端部５２４までずっと延在し得る。換言すると、第三のメタライゼーション５１０および第三の下部メタライゼーション５１６は電気絶縁部材５０２の基板端部と同一平面になるように構成され得る。さらに、電気接続５２０は第三のメタライゼーション５１０の端部５２２から第三の下部メタライゼーション５１６の端部５２４まで延在し得る。したがって、電気接続５２０は第三のメタライゼーション５１０を第三の下部メタライゼーション５１６に電気的に接続し得る。図５は電気接続５２０の特定の位置を示しているが、電気接続５２０は第三のメタライゼーション５１０を第三の下部メタライゼーション５１６に接続するためにウィンドウフレーム５００の任意の場所に位置し得る。特に、いくつかの態様では、電気接続５２０はウィンドウフレーム５００の外縁に位置し得る。および／または、いくつかの態様では、電気接続５２０はウィンドウフレーム５００の開口部５０６内のウィンドウフレーム５００の内縁に位置し得る。
したがって、電気接続５２０は第三のメタライゼーション５１０を第三の下部メタライゼーション５１６に電気的に接続するためのビアの使用を回避するように構成および実装され得る。したがって、電気接続５２０はビアの実装を回避すること、および／またはビアの使用を低減することにより、パッケージおよびパケット処理のコストを低減する。特に、いくつかの態様では、ウィンドウフレーム５００は設計、用途等に基づいて、依然としていくつかのビアを実装し得る。さらに、電気接続５２０は寄生接地インダクタンスおよび抵抗を低下させ得る。特に、本明細書で定義されるように、電気接続５２０は高周波のアプリケーションおよび／またはハイパワーのアプリケーションで寄生接地インダクタンスおよび抵抗を低下させ得る。さらに、幅広の端部めっきを実装する電気接続５２０は寄生接地インダクタンスおよび抵抗を低下させ得る。特に、本明細書で定義するように、幅広の端部めっきを実装する電気接続５２０は高周波のアプリケーションおよび／またはハイパワーのアプリケーションで寄生接地インダクタンスおよび抵抗を低下させ得る。
図６は、図１によるパッケージの部分断面図を示している。
上記のように、上部および下部メタライゼーションの対応するものは互いに電気的に接続され得る。図６に示されるように、電気接続５４０は第二の下部メタライゼーション５１４を第二のメタライゼーション５０８に接続し得る。特に、電気接続５４０はウィンドウフレーム５００の電気絶縁部材５０２上の端部めっきとして実装され得る。一態様では、電気接続５４０はウィンドウフレーム５００の電気絶縁部材５０２上の幅広の端部めっきとして実装され得る。これに関して、第二のメタライゼーション５０８は電気絶縁部材５０２の端部５４２までずっと延在し得る。また、第二の下部メタライゼーション５１４は電気絶縁部材５０２の端部５４４までずっと延在し得る。換言すると、第二のメタライゼーション５０８および第二の下部メタライゼーション５１４は電気絶縁部材５０２の基板端部と同一平面になるように構成され得る。さらに、電気接続５４０は第二のメタライゼーション５０８の端部５４２から第二の下部メタライゼーション５１４の端部５４４までずっと延在し得る。したがって、電気接続５４０は第二のメタライゼーション５０８を第二の下部メタライゼーション５１４に電気的に接続し得る。図６は電気接続５４０の特定の位置を示しているが、電気接続５４０は第二のメタライゼーション５０８を第二の下部メタライゼーション５１４に接続するためにウィンドウフレーム５００の任意の場所に位置し得る。特に、いくつかの態様では、電気接続５４０はウィンドウフレーム５００の外縁に位置し得る。および／または、いくつかの態様では、電気接続５４０はウィンドウフレーム５００の開口部５０６内のウィンドウフレーム５００の内縁に位置し得る。
したがって、電気接続５４０は第二のメタライゼーション５０８を第二の下部メタライゼーション５１４に電気的に接続するためのビアの使用を回避するように構成および実装される。したがって、電気接続５４０はビアの実装を回避すること、および／またはビアの使用を低減することにより、パッケージおよびパケット処理のコストを低減する。特に、いくつかの態様では、ウィンドウフレーム５００は設計、用途等に基づいて、依然としていくつかのビアを実装し得る。さらに、電気接続５４０は寄生接地インダクタンスおよび抵抗を低下させ得る。特に、本明細書で定義されるように、端部めっきを実装する電気接続５４０は高周波のアプリケーションおよび／またはハイパワーのアプリケーションで寄生接地インダクタンスおよび抵抗を低下させ得る。さらに、幅広の端部めっきを実装する電気接続５４０は寄生接地インダクタンスおよび抵抗を低下させ得る。特に、本明細書で定義するように、幅広の端部めっきを実装する電気接続５４０は高周波のアプリケーションおよび／またはハイパワーのアプリケーションで寄生接地インダクタンスおよび抵抗を低下させ得る。
図２に戻ると、本明細書に記載されるように、ウィンドウフレーム５００は、例えば接着剤、はんだ付け、焼結、共晶接合、熱圧着接合、超音波接合／溶接等を使用して支持体１０２の外周領域１１６に取り付けられ得る。軟質はんだまたは共晶はんだの場合、支持体１０２の外周領域１１６に取り付けるウィンドウフレーム５００にオプションの銅リングを設けることもできる。オプションの銅リングはＲＦアプリケーションにＲＦ接地を提供するために使用することができ、支持体１０２および一または二以上の半導体デバイス４００のソース側（端子）と同じ電位としてもよく、電気絶縁部材５０２が支持体１０２の外周領域１１６に取り付けられる前に一または二以上の半導体デバイス４００のソース側（端子）を支持体１０２の内側ダイ取付け領域に取り付けることができる。あるいは、電気絶縁部材５０２は一または二以上の半導体デバイス４００が支持体１０２の内側ダイ取付け領域に取り付けられる前に支持体１０２の外周領域１１６に取り付けられ得る。
いずれの場合も、ウィンドウフレーム５００の電気絶縁部材５０２は一または二以上の半導体デバイス４００、少なくとも一つのデバイス２００、少なくとも一つの二次デバイス３００、および／または支持体１０２に取り付けられた任意の他の部品を受けるための開口部５０６を有する。電気絶縁部材５０２は、電気絶縁部材５０２の反対側に設けられる上部および下部メタライゼーションの支持を提供するために支持体１０２の横方向側壁１１４を超えて外向きに延在する。
支持体１０２は、一または二以上の半導体デバイス４００、少なくとも一つのデバイス２００、少なくとも一つの二次デバイス３００により生成された熱を放散し、同時に外部環境から一または二以上の半導体デバイス４００、少なくとも一つのデバイス２００、および少なくとも一つの二次デバイス３００を分離し、保護する。
支持体１０２は金属サブマウントとして実装してもよく、支持体、表面、パッケージ支持体、パッケージ表面、パッケージ支持体表面、フランジ、金属フランジ、ヒートシンク、共通ソース支持体、共通ソース表面、共通ソースパッケージ支持体、共通ソースパッケージ表面、共通ソースパッケージ支持体表面、共通ソースフランジ、共通ソースヒートシンク、リードフレーム、金属リードフレーム等として実装してもよい。支持体１０２は絶縁材料、誘電体材料等を含み得る。
さらに、図２に示されるように、一または二以上の半導体デバイス４００は支持体に直接または間接的に取り付けられた一または二以上のトランジスタダイを有する一または二以上のトランジスタを含み得る。一または二以上のトランジスタダイを有する一または二以上のトランジスタは、一または二以上の横拡散金属酸化物半導体（ＬＤＭＯＳ）トランジスタ、ＧａＮベーストランジスタ、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）、ジャンクション電界効果トランジスタ（ＪＦＥＴ）、バイポーラジャンクショントランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、ワイドバンドギャップ（ＷＢＧ）トランジスタ等を含み得る。
パッケージ１００の他の実装はオーバーモールド構成を含み得る。オーバーモールド構成は支持体１０２に取り付けられた一または二以上の半導体デバイス４００を実質的に囲み得る。オーバーモールド構成は、支持体１０２、一または二以上の半導体デバイス４００、少なくとも一つのデバイス２００、少なくとも一つの二次デバイス３００の周りに射出成形することができるプラスチックまたはプラスチックポリマ化合物で形成することができ、それにより外部環境からの保護を提供する。
一態様では、オーバーモールド構成は一または二以上の半導体デバイス４００、少なくとも一つのデバイス２００、および少なくとも一つの二次デバイス３００を実質的に囲み得る。オーバーモールド構成はプラスチック、モールド化合物、プラスチック化合物、ポリマ、ポリマ化合物、プラスチックポリマ化合物等から形成され得る。オーバーモールド構成は一または二以上の半導体デバイス４００、少なくとも一つのデバイス２００、および少なくとも一つの二次デバイス３００の周りに射出成形または圧縮成形することができ、それにより少なくとも一つのデバイス２００、少なくとも一つの二次デバイス３００、一または二以上の半導体デバイス４００、およびパッケージ１００の他の構成要素に外部環境からの保護を提供する。
図は少なくとも一つのデバイス２００のうち単一のものを示しているが、パッケージ１００は複数の少なくとも一つのデバイス２００を実装し得る。同様に、図は少なくとも一つの二次デバイス３００のうち単一のものを示しているが、パッケージ１００は複数の少なくとも一つの二次デバイス３００を実装し得る。
図２および図３は、少なくとも一つのデバイス２００が一または二以上の相互接続１０４により少なくとも一つの二次デバイス３００に接続し得ることをさらに示している。より具体的には、少なくとも一つのデバイス２００は相互接続パッドを含み得る。また少なくとも一つの二次デバイス３００は相互接続パッドを含み得る。一または二以上の相互接続１０４は相互接続パッドに接続し得る。
一または二以上のボンディングワイヤ１１２は一または二以上のワイヤ、リード、回路トレース、トラック、クリップ等として実装され得る。一態様では、一または二以上のボンディングワイヤ１１２は同じタイプの接続を使用し得る。一態様では、一または二以上のボンディングワイヤ１１２は異なるタイプの接続を使用し得る。少なくとも一つのデバイス２００、少なくとも一つの二次デバイス３００、および／または一または二以上の半導体デバイス４００のための他のタイプの接続もまた企図される。一または二以上のボンディングワイヤ１１２はボールボンディング、ウェッジボンディング、コンプライアントボンディング、リボンボンディング、金属チップ取付け等を利用し得る。一または二以上のボンディングワイヤ１１２はアルミニウム、銅、銀、金等のうち一または二以上を含む様々な金属材料を含み得る。一態様では、ボンディングワイヤ１１２は同じタイプの金属を利用し得る。一態様では、一または二以上のボンディングワイヤ１１２は異なるタイプの金属を利用し得る。
一または二以上のボンディングワイヤ１１２は、本明細書に記載の接着剤、はんだ付け、焼結、共晶接合、熱圧着接合、超音波接合／溶接、クリップ部品等により相互接続パッドに接続し得る。一態様では、接続は同じタイプの接続を利用し得る。一態様では、接続は異なるタイプの接続を利用し得る。
一または二以上の相互接続１０４は一または二以上のワイヤ、リード、回路トレース、トラック、クリップ等として実装され得る。一態様では、一または二以上の相互接続１０４は同じタイプの接続を利用し得る。一態様では、一または二以上の相互接続１０４は異なるタイプの接続を利用し得る。少なくとも一つのデバイス２００および／または少なくとも一つの二次デバイス３００のための他のタイプの接続もまた企図される。一または二以上の相互接続１０４はボールボンディング、ウェッジボンディング、コンプライアントボンディング、リボンボンディング、金属チップ取付け等を利用し得る。一または二以上の相互接続１０４はアルミニウム、銅、銀、金等のうち一または二以上を含む様々な金属材料を含み得る。一態様では、一または二以上の相互接続１０４は同じタイプの接続を利用し得る。一態様では、一または二以上の相互接続１０４は異なるタイプの接続を利用し得る。
本明細書に記載されるように、一または二以上の相互接続１０４は接着剤、はんだ付け、焼結、共晶接合、熱圧着接合、超音波接合／溶接、クリップ部品等により相互接続パッドに接続し得る。一態様では、接続は同じタイプの接続を利用し得る。一態様では、接続は異なるタイプの接続を利用し得る。
ウィンドウフレーム５００はプリント回路基板（ＰＣＢ）部品、セラミック部品、ガラス部品、低温同時焼成セラミック（ＬＴＣＣ）部品、高温同時焼成セラミック（ＨＴＣＣ）部品等であり得る。一または二以上の態様では、ウィンドウフレーム５００はテフロン（登録商標）および／または炭化水素材料を含み得る。一または二以上の態様では、ウィンドウフレーム５００はセラミックフィラーと混合されたテフロン(登録商標)および／または炭化水素材料を含み得る。一または二以上の態様では、ウィンドウフレーム５００は無線周波数（ＲＦ）材料として実装されたセラミックフィラーと混合されたテフロン(登録商標)および／または炭化水素材料を含み得る。
パッケージ１００はＲＦパッケージとして実装することができ、一または二以上の二次デバイス３００は送信機、送信機機能、受信機、受信機機能、トランシーバ、トランシーバ機能、整合ネットワーク機能、高調波終端回路、集積受動デバイス（ＩＰＤ）等を含み、接続し、支持する等し得る無線周波数デバイスとして実装され得る。無線周波数デバイスとして実装される少なくとも一つの二次デバイス３００は電波を送信し、許容可能な送信パワー出力、高調波、および／またはバンド端要件を備えたデータを搬送するために波を変調するように構成されてもよく、またサポートしてもよい。無線周波数デバイスとして実装される少なくとも一つの二次デバイス３００は電波を受信し、電波を復調するように構成されてもよく、またサポートしてもよい。
パッケージ１００はＲＦパッケージとして実装することができ、少なくとも一つのデバイス２００は送信機、送信機機能、受信機、受信機機能、トランシーバ、トランシーバ機能、整合ネットワーク機能、高調波終端回路、集積受動デバイス（ＩＰＤ）等を含み、接続し、指示する等し得る無線周波数デバイスとして実装され得る。少なくとも一つのデバイス２００は電波を送信し、許容可能な送信パワー出力、高調波、および／またはバンド端要件を備えたデータを搬送するために波を変調するように構成されてもよく、またサポートしてもよい。無線周波数デバイスとして実装される少なくとも一つのデバイス２００は電波を受信し、電波を復調するように構成されてもよく、またサポートしてもよい。
本明細書に記載されるように、少なくとも一つのデバイス２００は接着剤、はんだ付け、焼結、共晶接合、超音波溶接等により支持体１０２の上面に取り付けられ得る。一態様では、少なくとも一つのデバイス２００は支持体１０２の上面に直接取り付けられ得る。
一態様では、少なくとも一つのデバイス２００は介在する構造、構成要素等を用いて支持体１０２の上面に取り付けられ得る。図２に示されるように、少なくとも一つのデバイス２００はｙ軸に沿って支持体１０２の上方に垂直に配置され得る。少なくとも一つのデバイス２００は、接着剤、はんだ付け、焼結、共晶接合、超音波溶接等により、本明細書に記載されるように支持体１０２に取り付けられ得る。
少なくとも一つの二次デバイス３００は支持体１０２の上面に取り付けられ得る。少なくとも一つの二次デバイス３００は接着剤、はんだ付け、焼結、共晶接合、超音波溶接等により支持体１０２の上面に取り付けられ得る。一態様では、少なくとも一つの二次デバイス３００は支持体１０２の上面に直接取り付けられ得る。
一態様では、少なくとも一つの二次デバイス３００は介在する構造、構成要素等を用いて支持体１０２の上面に取り付けられ得る。図２に示されるように、少なくとも一つの二次デバイス３００はｙ軸に沿って支持体１０２の上方に垂直に配置され得る。少なくとも一つの二次デバイス３００は接着剤、はんだ付け、焼結、共晶接合、超音波溶接等により、本明細書に記載されるように支持体１０２に取り付けられ得る。
図７は、本開示によるパッケージの内部上面図を示している。
特に、図７は本明細書に記載されるような特徴、構成要素、配置等のうち任意の一または二以上を含み得るパッケージ１００の例示的な実装を示している。特に、図７に示されているパッケージ１００は、本明細書に記載されるように、ＲＦパッケージ、ＲＦ増幅器パッケージ、ＲＦパワー増幅器パッケージ、ＲＦパワートランジスタパッケージ等として実装され得る。
図７をさらに参照すると、パッケージ１００は複数の開口部５０６、複数の一または二以上の金属接点１１０等を備えて構成され得る。図７は二つの構成要素を示しているが、パッケージ１００は任意の数の構成要素を含み得る。
パッケージ１００は任意の数の異なるアプリケーションで実装され得る。これに関して、パッケージ１００は、高ビデオ帯域パワー増幅器トランジスタ、シングルパス無線周波数パワートランジスタ、シングルステージ無線周波数パワートランジスタ、マルチパス無線周波数パワートランジスタ、ドハティ構成マルチステージ無線周波数パワートランジスタ、ＧａＮベース無線周波数パワー増幅器モジュール、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）デバイス、ＬＤＭＯＳ無線周波数パワー増幅器モジュール、無線周波数パワーデバイス、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）、ジャンクション電界効果トランジスタ（ＪＦＥＴ）、バイポーラジャンクショントランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、ワイドバンドギャップ（ＷＢＧ）半導体、パワーモジュール、ゲートドライバ、汎用ブロードバンド部品、テレコム部品、Ｌ帯域部品、Ｓ帯域部品、Ｘ帯域部品、Ｃ帯域部品、Ｋｕ帯域部品、衛星通信部品等を実装するアプリケーションにおいて実装され得る。パッケージ１００はパワーパッケージとして実装され得る。パッケージ１００はパワーパッケージとして実装されてもよく、本明細書に記載されるようなアプリケーションおよび構成要素を実装してもよい。
パッケージ１００は無線周波数パッケージとして実装され得る。パッケージ１００は無線周波数パッケージとして実装されてもよく、本明細書に記載されるようなアプリケーションおよび構成要素を実装してもよい。パッケージ１００は無線周波数パッケージとして実装されるパッケージ１００は送信機、送信機機能、受信機、受信機機能、トランシーバ、トランシーバ機能等を含み、接続し、支持する等し得る。無線周波数パッケージとして実装されるパッケージ１００は電波を送信し、許容可能な送信パワー出力、高調波、および／またはバンド端要件を備えたデータを搬送するために波を変調するように構成されてもよく、またサポートしてもよい。無線周波数パッケージとして実装されるパッケージ１００は電波を受信し、電波を復調するように構成されてもよく、またサポートしてもよい。無線周波数パッケージとして実装されるパッケージ１００は電波を送信し、許容可能な送信パワー出力、高調波、および／またはバンド端要件を備えたデータを搬送するために波を変調するように構成されてもよく、またサポートしてもよく、また、電波を受信し、電波を復調するように構成されてもよく、またサポートしてもよい。
少なくとも一つの二次デバイス３００は能動デバイス、受動デバイス、集積受動デバイス（ＩＰＤ）、トランジスタデバイス等であり得る。少なくとも一つの二次デバイス３００は任意のアプリケーションのための任意の電気部品を含み得る。無線周波数デバイス、無線周波数回路、無線周波数部品等として実装される少なくとも一つの二次デバイス３００は、送信機、送信機機能、受信機、受信機機能、トランシーバ、トランシーバ機能等を含み、接続し、サポートする等し得る。無線周波数デバイス、無線周波数回路、無線周波数部品等として実装される少なくとも一つの二次デバイス３００は電波を送信し、許容可能な送信パワー出力、高調波、および／またはバンド端要件を備えるデータを搬送するために波を変調するように構成されてもよく、またサポートしてもよい。無線周波数デバイスとして実装される少なくとも一つの二次デバイス３００は電波を受信し、電波を復調するように構成されてもよく、またサポートしてもよい。無線周波数デバイスとして実装される少なくとも一つの二次デバイス３００は電波を送信し、許容可能な送信パワー出力、高調波、および／またはバンド端要件を備えたデータを搬送するために波を変調するように構成されてもよく、またサポートしてもよく、また、電波を受信し、電波を復調するように構成されてもよく、またサポートしてもよい。
メタライゼーション層は、はんだペーストの印刷スクリーニングまたは分配、エポキシの印刷スクリーニングまたは分配、シルクスクリーン印刷プロセス、写真製版プロセス、透明フィルムへの印刷プロセス、フォトマスクプロセス、光増感基板プロセス、レーザレジストアブレーションプロセス、ミリングプロセス、レーザエッチングプロセス、等のプロセスを含む一または二以上の製造技術を利用して製造され得る。
図８は、本開示によるパッケージを作成するプロセスを示している。
特に、図８は、本明細書に記載のパッケージ１００に関連するパッケージを形成するプロセス９００を示している。パッケージを形成するプロセス９００の態様は本明細書に記載の態様と矛盾しない異なる順序で実行され得ることに留意されたい。さらに、パッケージを形成するプロセス９００は本明細書に開示される様々な態様と矛盾しないより多くの、またはより少ないプロセスを有するように修正され得る。
最初に、パッケージを形成するプロセス９００は支持体を形成するプロセス９０２を含み得る。より具体的には、支持体１０２は本明細書に記載されるように構築、構成、および／または配置され得る。一態様では、支持体を形成するプロセス９０２は、支持体１０２を支持体、表面、パッケージ支持体、パッケージ表面、パッケージ支持体表面、フランジ、ヒートシンク、共通ソースヒートシンク等として形成することを含み得る。
これに関して、支持体の形成９０２は支持体１０２を金属サブマウントとして実装することを含んでもよく、また支持体１０２を支持体、表面、パッケージ支持体、パッケージ表面、パッケージ支持体表面、フランジ、金属フランジ、ヒートシンク、共通ソース支持体、共通ソース表面、共通ソースパッケージ支持体、共通ソースパッケージ表面、共通ソースパッケージ支持体表面、共通ソースフランジ、共通ソースヒートシンク、リードフレーム、金属リードフレーム等として実装することを含んでもよい。支持体１０２は絶縁材料、誘電体材料等を含み得る。
パッケージを形成するプロセス９００は少なくとも一つのデバイスを形成するプロセス９０４を含み得る。より具体的には、少なくとも一つのデバイス２００は本明細書に記載されるように構築、構成、および／または配置され得る。さらに、パッケージを形成するプロセス９００は少なくとも一つのデバイス２００を支持体１０２に実装し、接続するプロセスを含み得る。少なくとも一つのデバイスを形成するプロセス９０４は少なくとも一つの二次デバイス３００を形成するプロセスを含み得る。より具体的には、少なくとも一つの二次デバイス３００は本明細書に記載されるように構築、構成、および／または配置され得る。さらに、少なくとも一つのデバイスを形成するプロセス９０４は少なくとも一つの二次デバイス３００を支持体１０２に取り付け、接続するプロセスを含み得る。
パッケージを形成するプロセス９００は一または二以上の半導体デバイスを形成するプロセス９０６を含み得る。より具体的には、一または二以上の半導体デバイス４００は本明細書に記載されるように構築、構成、および／または配置され得る。
パッケージを形成するプロセス９００はウィンドウフレームを形成するプロセス９０８を含み得る。より具体的には、ウィンドウフレームを形成するプロセス９０８は本明細書に記載されるように構築、構成、および／または配置され得るウィンドウフレーム５００を形成することを含み得る。より具体的には、ウィンドウフレームを形成するプロセス９０８はウィンドウフレーム５００を形成すためにプリント回路基板（ＰＣＢ）製造を利用することを含み得る。
ウィンドウフレームを形成するプロセス９０８はパネルからウィンドウフレーム５００を分離するためにウェハ、ＰＣＢ、またはパッケージ切断装置等の切断装置を利用してパネルを切断することを含み得る。
さらに、ウィンドウフレームを形成するプロセス９０８はメタライゼーション層を形成することを含み得る。より具体的には、メタライゼーション層はウィンドウフレーム５００の少なくとも一部に本明細書に記載されるように構築、構成、および／または配置され得る。特に、ウィンドウフレームの形成９０８は第二の下部メタライゼーション５１４、第二のメタライゼーション５０８、第一の下部メタライゼーション５７０、第一のメタライゼーション５１２、第三の下部メタライゼーション５１６および／または第三のメタライゼーション５１０を形成することを含み得る。
さらに、ウィンドウフレームを形成するプロセス９０８は端部めっきを形成することを含み得る。より具体的には、端部めっきはウィンドウフレーム５００の少なくとも一部に本明細書に記載されるように構築、構成、および／または配置され得る。特に、ウィンドウフレームを形成するプロセス９０８は端部めっきを形成することを含んでもよく、第三のメタライゼーション５１０の端部５２２から第三の下部メタライゼーション５１６の端部５２４まで延在するために電気接続５２０を形成することを含んでもよい。図５は電気接続５２０の特定の位置を示しているが、電気接続５２０は第三のメタライゼーション５１０を第三の下部メタライゼーション５１６に接続するためにウィンドウフレーム５００の任意の場所に位置し得る。特に、いくつかの態様では、電気接続５２０はウィンドウフレーム５００の外縁に位置し得る。および／またはいくつかの態様では、電気接続５２０はウィンドウフレーム５００の開口部５０６内のウィンドウフレーム５００の内縁に位置し得る。
さらに、ウィンドウフレームを形成するプロセス９０８は端部めっきを形成するプロセスを含んでもよく、第一のメタライゼーション５１２の端部５３２から第一の下部メタライゼーション５７０の端部５３４まで延在するために電気接続５３０を形成することを含んでもよい。図４は電気接続５３０の特定の位置を示しているが、電気接続５３０は第一のメタライゼーション５１２を第一の下部メタライゼーション５７０に接続するためにウィンドウフレーム５００内の任意の場所に位置し得る。特に、いくつかの態様では、電気接続５３０はウィンドウフレーム５００の外縁に位置し得る。および／または、いくつかの態様では、電気接続５３０はウィンドウフレーム５００の開口部５０６内のウィンドウフレーム５００の内縁に位置し得る。
さらに、ウィンドウフレームを形成するプロセス９０８は端部めっきを形成することを含んでもよく、第二のメタライゼーション５０８の端部５４２から第二の下部メタライゼーション５１４の端部５４４まで延在するために電気接続５４０を形成することを含んでもよい。図６は電気接続５４０の特定の位置を示しているが、電気接続５４０は第二のメタライゼーション５０８を第二の下部メタライゼーション５１４に接続するためにウィンドウフレーム５００の任意の場所に位置し得る。特に、いくつかの態様では、電気接続５４０はウィンドウフレーム５００の外縁に位置し得る。および／または、いくつかの態様では、電気接続５４０はウィンドウフレーム５００の開口部５０６内のウィンドウフレーム５００の内縁に位置し得る。
ウィンドウフレームを形成するプロセス９０８は、エッチングプロセス、光増感基板プロセス、レーザレジストアブレーションプロセス、ルーティングプロセス、ミリングプロセス、レーザエッチングプロセス、直接金属印刷プロセス等のプロセスと組合せて、はんだペーストの印刷スクリーニング、エポキシの印刷スクリーニング、シルクスクリーン印刷プロセス、写真製版プロセス、透明フィルムへの印刷プロセス、フォトマスクプロセスを含む一または二以上の製造技術を利用することを含み得る。
ウィンドウフレームを形成するプロセス９０８はディスクリートデバイスを形成するプロセスを含み得る。より具体的には、ディスクリートデバイス８００は本明細書に記載されるように構築、構成、および／または配置され得る。さらに、ウィンドウフレームを形成するプロセス９０８はディスクリートデバイス８００を第二のメタライゼーション５０８および第一のメタライゼーション５１２に取り付け、接続することを含み得るディスクリートデバイス８００を形成するプロセスを含み得る。ウィンドウフレームを形成するプロセス９０８はウィンドウフレーム５００を支持体１０２に配置するためのピックアンドプレースアセンブリ、ピッキングツール等を実装することを含み得る。その後、ウィンドウフレームを形成するプロセス９０８はウィンドウフレーム５００を支持体１０２に取り付けることをさらに含み得る。これに関して、ウィンドウフレーム５００は本明細書に記載されるように接着剤等により支持体１０２の上面に取り付けられ得る。
パッケージを形成するプロセス９００は一または二以上のボンディングワイヤを形成するプロセス９１０を含み得る。より具体的には、一または二以上のボンディングワイヤ１１２は本明細書に記載されるように構築、構成、および／または配置され得る。
一または二以上のボンディングワイヤを形成するプロセス９１０は一または二以上のボンディングワイヤ１１２を一または二以上の半導体デバイス４００、ウィンドウフレーム５００、一または二以上の金属接点１１０、少なくとも一つのデバイス２００、および／または一または二以上の二次デバイス３００に結合することを含み得る。
一態様では、一または二以上のボンディングワイヤを形成するプロセス９１０は一または二以上のワイヤ、リード等を形成することにより一または二以上のボンディングワイヤ１１２を形成することを含み得る。一態様では、一または二以上のボンディングワイヤ１１２を形成するプロセスは本明細書に記載されるように接着剤、はんだ付け、焼結、共晶接合、超音波溶接、クリップ部品等により一または二以上のボンディングワイヤ１１２を接続することを含み得る。
パッケージを形成するプロセス９００は一または二以上の相互接続を形成するプロセス９１２を含み得る。より具体的には、一または二以上の相互接続１０４は本明細書に記載されるように構築、構成、および／または配置され得る。
一または二以上の相互接続を形成するプロセス９１２は一または二以上の相互接続１０４を一または二以上の半導体デバイス４００、ウィンドウフレーム５００、一または二以上の金属接点１１０のうち少なくとも一つ、少なくとも一つのデバイス２００、および／または少なくとも一つの二次デバイス３００に結合することを含み得る。
一態様では、一または二以上の相互接続を形成するプロセス９１２は一または二以上のワイヤ、リード等を形成することにより一または二以上の相互接続１０４を形成することを含み得る。一態様では、一または二以上の相互接続１０４を形成するプロセスは本明細書に記載されるように接着剤、はんだ付け、焼結、共晶接合、超音波溶接、クリップ部品等により一または二以上の相互接続１０４を接続することを含み得る。
一態様では、一または二以上の相互接続を形成するプロセス９１２は一または二以上のワイヤ、リード等により一または二以上の相互接続１０４を形成することを含み得る。一態様では、一または二以上の相互接続１０４を形成するプロセスは本明細書に記載されるように接着剤、はんだ付け、焼結、共晶接合、超音波溶接、クリップ部品等により一または二以上の相互接続１０４を接続することを含み得る。
パッケージを形成するプロセス９００はパッケージを囲むプロセス９１４を含み得る。より具体的には、パッケージ１００は本明細書に記載されるように構築、構成、および／または配置され得る。一態様では、パッケージを形成するプロセス９００はオープンキャビティ構成、オーバーモールド構成等を形成することを含み得る。
したがって、本開示は製造コストの低減をもたらすデバイスおよびプロセスを開示している。さらに、本開示はパッケージコストを低減し、パッケージ製造コストを低減し、製造の複雑さを低減し、歩留まり損失を低減する等のための様々な部品構成を改善することのできるデバイスおよびプロセスを開示している。さらに、本開示は多くの製造上の問題および／または性能の問題に対処するデバイスおよびプロセスを開示している。その上、端部めっきを実装する開示された構成および方法は寄生接地インダクタンスおよび抵抗を低下させ得る。さらに、端部めっきを実装する開示された構成および方法は、本明細書で定義されるように、より高周波のアプリケーション、よりハイパワーのアプリケーション、高周波のアプリケーションおよび／またはハイパワーのアプリケーションで寄生接地インダクタンスおよび抵抗を低下させ得る。その上、幅広の端部めっきを実装する開示された構成および方法は寄生接地インダクタンスおよび抵抗を低下させ得る。特に、幅広の端部めっきを実装する開示された構成および方法は、本明細書で定義されるように、より高周波のアプリケーション、よりハイパワーのアプリケーション、高周波のアプリケーションおよび／またはハイパワーのアプリケーションで寄生接地インダクタンスおよび抵抗を低下させ得る。
特定の態様では、本開示のパッケージ１００は無線デバイスに接続する無線基地局等で利用され得る。さらなる態様では、本開示のパッケージ１００は無線デバイスに接続する無線基地局により実装される増幅器において利用され得る。さらなる態様では、本開示のパッケージ１００は無線デバイスにおいて利用され得る。さらなる態様では、本開示のパッケージ１００は無線デバイスに実装される増幅器において利用され得る。
本開示において、無線デバイスへの言及は、携帯電話、タブレットコンピュータ、ゲーミングシステム、ＭＰ３プレイヤー、パーソナルコンピュータ、ＰＤＡ、ユーザ機器（ＵＥ）等の電子デバイスを包含することを理解されたい。「無線デバイス」は、携帯電話（ｍｏｂｉｌｅ ｐｈｏｎｅｓ）、モバイル機器、モバイルステーション、ユーザ機器、携帯電話（ｃｅｌｌｕｌａｒ ｐｈｏｎｅｓ）、スマートフォン、ヘッドセット、無線ドングル、リモートアラートデバイス、ＩｏＴベースの無線デバイス、または無線ネットワークによりサポートされ得る他のモバイルコンピューティングデバイス等の無線通信ネットワークに接続することのできる任意の互換性のあるモバイル技術コンピューティングデバイスを包含することを意図している。無線デバイスは、ＧＳＭ、ＣＤＭＡ、無線ローカルループ、Ｗｉ−Ｆｉ、ＷｉＭＡＸ、他の高域ネットワーク（ＷＡＮ）技術、３Ｇ技術、４Ｇ技術、５Ｇ技術、ＬＴＥ技術等の無線通信技術を利用し得る。
本開示において、無線基地局への言及は、無線デバイスとネットワークとの間の無線通信を容易にする基地局（ＢＴＳ）、ノードＢデバイス、基地局（ＢＳ）、進化したノードＢデバイス等を包含することを意図していることを理解されたい。無線基地局および／またはネットワークは、ＧＳＭ、ＣＤＭＡ、無線ローカルループ、Ｗｉ−Ｆｉ、ＷｉＭＡＸ、他の広域（ＷＡＮ）技術、３Ｇ技術、４Ｇ技術、５Ｇ技術、ＬＴＥ技術等の無線通信技術を利用し得る。
本明細書で説明されるように、ハイパワーは、１０Ｗ−２ｋＷのピーク電力、１００Ｗ−５００Ｗのピーク電力、５００Ｗ−１ｋＷのピーク電力、１ｋＷ−１．５ｋＷのピーク電力、もしくは１．５ｋＷ−２ｋＷのピーク電力として定義され、および／または１０Ｗを超えるピーク電力、５００Ｗを超えるピーク電力、１ｋＷを超えるピーク電力、１．５ｋＷを超えるピーク電力、もしくは２ｋＷを超えるピーク電力として定義される。
本明細書で説明されるように、高周波は、０．４ＧＨｚ−６ＧＨｚの周波数、１．４ＧＨｚ−１．６ＧＨｚの周波数、１．８ＧＨｚ−２．７ＧＨｚの周波数、１ＧＨｚ−２ＧＨｚの周波数、２ＧＨｚ−３ＧＨｚの周波数、３ＧＨｚ−４ＧＨｚの周波数、４ＧＨｚ−５ＧＨｚの周波数、もしくは５ＧＨＺ−６ＧＨｚの周波数として定義され、および／または１．４ＧＨｚを超える周波数、１．８ＧＨｚを超える周波数、２ＧＨｚを超える周波数、３ＧＨｚを超える周波数、４ＧＨｚを超える周波数、５ＧＨｚを超える周波数、もしくは６ＧＨｚを超える周波数、として定義される。
本開示の接着剤は接続される表面を接続するために中間層に塗布することを含み得る接着剤接合プロセスにおいて利用され得る。接着剤は有機または無機であり得る。また、接着剤は接続される表面の一方または両方の表面に堆積され得る。接着剤は、特定の接合温度で、工具圧力を加えることを含み得る環境における特定の処理時間の間、特定のコーティング厚さで接着剤材料を塗布することを含み得る接着剤接合プロセスにおいて利用され得る。一態様では、接着剤は導電性接着剤、エポキシベース接着剤、導電性エポキシベース接着剤等であり得る。
本開示のはんだは、はんだを含み、および／またははんだから形成され得るはんだ界面を形成するために利用され得る。はんだは接続される表面間に接合を形成するために使用され得る任意の可融金属合金であり得る。はんだは、鉛フリーはんだ、鉛はんだ、共晶はんだ等であり得る。鉛フリーはんだは、スズ、銅、銀、ビスマス、インジウム、亜鉛、アンチモン、微量の他の金属等を含み得る。鉛はんだは、鉛、スズ、銀等の他の金属を含み得る。はんだは必要に応じてフラックスをさらに含み得る。
本開示の焼結は、熱および／または圧力により材料の固体塊を圧縮および形成するプロセスを利用し得る。焼結プロセスは材料を液化点まで融解させることなく稼働し得る。焼結プロセスは金属粉末の焼結を含み得る。焼結プロセスは真空中での焼結を含み得る。焼結プロセスは保護ガスを使用した焼結を含み得る。
本開示の共晶接合は、共晶系を形成し得る中間金属層との接合プロセスを利用し得る。共晶系は接続される表面間で使用され得る。共晶接合は二相平衡を経ることなく特定の組成および温度で固体から液体状態に、または液体から固体状態に変化する合金であり得る共晶金属を利用し得る。共晶合金は、スパッタリング、デュアルソース蒸着、電気めっき等により堆積され得る。
本開示の超音波溶接は、高周波超音波音響振動が圧力下で一緒に保持されている構成要素に局所的に印加されるプロセスを利用し得る。超音波溶接は接続される表面間に固体溶接を作成し得る。一態様では、超音波溶接は超音波処理された力を加えることを含み得る。
本開示は例示的な態様に関して説明してきたが、当業者は添付の特許請求の範囲の精神および範囲を修正して本開示を実施することができることを認識されるであろう。上記のこれらの例は単なる例示であり、本開示の全ての可能な設計、態様、用途または修正の網羅的なリストであることを意味するものではない。

Claims (24)

  1. 無線周波数（ＲＦ）パッケージであって、
    半導体ダイ取付け領域を有する支持体と、
    下側が前記支持体に取り付けられ、上側が前記支持体の反対側にある電気絶縁部材を備えるフレームと、
    前記半導体ダイ取付け領域に少なくとも部分的に見当合わせされた開口部を備える前記フレームと、
    前記電気絶縁部材の前記上側にある上部メタライゼーションおよび前記電気絶縁部材の前記下側にある下部メタライゼーションを備える前記フレームと、
    前記上部メタライゼーションを前記下部メタライゼーションに接続する導電性端部接続を備える前記フレームと、
    を備える、無線周波数（ＲＦ）パッケージ。
  2. 前記上部メタライゼーションおよび前記下部メタライゼーションは前記フレームの前記開口部内の前記電気絶縁部材の領域において前記導電性端部接続により電気的に接続される、請求項１に記載の無線周波数（ＲＦ）パッケージ。
  3. 前記導電性端部接続は端部めっきを備える、請求項１に記載の無線周波数（ＲＦ）パッケージ。
  4. 前記開口部を囲む前記フレーム上の蓋をさらに備える、請求項１に記載の無線周波数（ＲＦ）パッケージ。
  5. 前記フレームは前記蓋と支持体との間から突出する、請求項４に記載の無線周波数（ＲＦ）パッケージ。
  6. 少なくとも一つの半導体ダイをさらに備え、
    前記少なくとも一つの半導体ダイはＧａＮベースの高電子移動度トランジスタ（ＨＥＭＴ）である、
    請求項１に記載の無線周波数（ＲＦ）パッケージ。
  7. 前記開口部内に二次デバイスをさらに備える、請求項１に記載の無線周波数（ＲＦ）パッケージ。
  8. 前記二次デバイスは、抵抗器、インダクタ、およびキャパシタのうち一または二以上を備える、請求項７に記載の無線周波数（ＲＦ）パッケージ。
  9. 前記二次デバイスは、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、高調波フィルタ、高調波終端、カプラー、バラン、電力結合器、電力分配器、無線周波数（ＲＦ）回路、ラジアルスタブ回路、伝送線路回路、基本周波数整合回路、ベースバンド終端回路、第二高調波終端回路、整合ネットワーク、および集積受動デバイス（ＩＰＤ）のうち一または二以上を実装する、請求項７に記載の無線周波数（ＲＦ）パッケージ。
  10. マルチパスを実装する少なくとも一つのマルチステージダイをさらに備える、請求項１に記載の無線周波数（ＲＦ）パッケージ。
  11. ドハティ増幅器として構成される、請求項１に記載の無線周波数（ＲＦ）パッケージ。
  12. 前記フレームは、
    前記電気絶縁部材の前記上側にあり、前記上部メタライゼーションから離隔された第二のメタライゼーションと、
    前記電気絶縁部材の前記下側にあり、前記下部メタライゼーションから離隔された第二の下部メタライゼーションと、
    前記第二のメタライゼーションを前記第二の下部メタライゼーションに接続する第二の導電性端部めっきと、
    をさらに備え、
    前記第二の下部メタライゼーションおよび前記第二の下部メタライゼーションは前記第二の導電性端部めっきにより電気的に接続される、
    請求項１に記載の無線周波数（ＲＦ）パッケージ。
  13. 無線周波数（ＲＦ）パッケージを実装するためのプロセスであって、
    半導体ダイ取付け領域を有する支持体を構成することと、
    下側が前記支持体に取り付けられ、上側が前記支持体の反対側にある電気絶縁部材を備えるフレームを構成することと、
    前記フレームを前記半導体ダイ取付け領域に少なくとも部分的に見当合わせされた開口部を有するように構成することと、
    前記電気絶縁部材の前記上側にある上部メタライゼーションおよび前記電気絶縁部材の前記下側にある下部メタライゼーションを備える前記フレームを構成することと、
    前記上部メタライゼーションを前記下部メタライゼーションに接続する導電性端部接続を備える前記フレームを構成することと、
    を含む、無線周波数（ＲＦ）パッケージを実装するためのプロセス。
  14. 前記フレームの前記開口部内の前記電気絶縁部材の領域において前記導電性端部接続により前記上部メタライゼーションと前記下部メタライゼーションを接続することをさらに含む、請求項１３に記載の無線周波数（ＲＦ）パッケージを実装するためのプロセス。
  15. 前記導電性端部接続は端部めっきを備える、請求項１３に記載の無線周波数（ＲＦ）パッケージを実装するためのプロセス。
  16. 前記開口部を囲む前記フレーム上に蓋を配置することをさらに含む、請求項１３に記載の無線周波数（ＲＦ）パッケージを実装するためのプロセス。
  17. 前記フレームは前記蓋と支持体との間から突出する、請求項１６に記載の無線周波数（ＲＦ）パッケージを実装するためのプロセス。
  18. 少なくとも一つの半導体ダイを設けることをさらに含み、
    前記少なくとも一つの半導体ダイはＧａＮベースの高電子移動度トランジスタ（ＨＥＭＴ）である、
    請求項１３に記載の無線周波数（ＲＦ）パッケージを実装するためのプロセス。
  19. 二次デバイスを前記開口部内に配置することをさらに含む、請求項１３に記載の無線周波数（ＲＦ）パッケージを実装するためのプロセス。
  20. 前記二次デバイスを、抵抗器、インダクタ、およびキャパシタのうち一または二以上を含むように構成することをさらに含む、請求項１９に記載の無線周波数（ＲＦ）パッケージを実装するためのプロセス。
  21. 前記二次デバイスを、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、高調波フィルタ、高調波終端、カプラー、バラン、電力結合器、電力分配器、無線周波数（ＲＦ）回路、ラジアルスタブ回路、伝送線路回路、基本周波数整合回路、ベースバンド終端回路、第二高調波終端回路、整合ネットワーク、および集積受動デバイス（ＩＰＤ）のうち一または二以上として実装することをさらに含む、請求項１９に記載の無線周波数（ＲＦ）パッケージを実装するためのプロセス。
  22. マルチパスを実装するマルチステージダイを設けることをさらに含む、請求項１３に記載の無線周波数（ＲＦ）パッケージを実装するためのプロセス。
  23. 前記無線周波数（ＲＦ）パッケージをドハティ増幅器として構成することをさらに含む、請求項１３に記載の無線周波数（ＲＦ）パッケージを実装するためのプロセス。
  24. 前記電気絶縁部材の前記上側にあり、前記上部メタライゼーションから離隔された第二のメタライゼーションを構成することと、
    前記電気絶縁部材の前記下側にあり、前記下部メタライゼーションから離隔された第二の下部メタライゼーションを構成することと、
    前記第二のメタライゼーションを前記第二の下部メタライゼーションに接続する第二の導電性端部めっきを構成することと、
    をさらに含み、
    前記第二の下部メタライゼーションおよび前記第二の下部メタライゼーションは前記第二の導電性端部めっきにより電気的に接続される、請求項１３に記載の無線周波数（ＲＦ）パッケージを実装するためのプロセス。
JP2021034974A 2020-03-06 2021-03-05 端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス Active JP7275177B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/811,161 2020-03-06
US16/811,161 US20210280478A1 (en) 2020-03-06 2020-03-06 Radio Frequency Package Implementing a Window Frame with Edge Plating and Processes of Implementing the Same

Publications (2)

Publication Number Publication Date
JP2021158349A true JP2021158349A (ja) 2021-10-07
JP7275177B2 JP7275177B2 (ja) 2023-05-17

Family

ID=77555983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021034974A Active JP7275177B2 (ja) 2020-03-06 2021-03-05 端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス

Country Status (2)

Country Link
US (1) US20210280478A1 (ja)
JP (1) JP7275177B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230402360A1 (en) * 2022-06-10 2023-12-14 Wolfspeed, Inc. Power package having connected components and processes implementing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140070365A1 (en) * 2012-09-12 2014-03-13 Lakshminarayan Viswanathan Semiconductor devices with impedance matching-circuits, and methods of manufacture thereof
JP2017200124A (ja) * 2016-04-28 2017-11-02 Ｎｇｋエレクトロデバイス株式会社 電子部品収納用パッケージおよびそれを用いた電子装置
JP2018107387A (ja) * 2016-12-28 2018-07-05 住友電工デバイス・イノベーション株式会社 半導体装置
CN111279469A (zh) * 2017-09-20 2020-06-12 克利公司 具有偏置带的rf放大器封装

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4163200B2 (ja) * 2005-07-21 2008-10-08 日本特殊陶業株式会社 セラミックパッケージ及びその製造方法、多数個取り用セラミックパッケージ及びその製造方法
US10332847B2 (en) * 2017-06-01 2019-06-25 Infineon Technologies Ag Semiconductor package with integrated harmonic termination feature

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140070365A1 (en) * 2012-09-12 2014-03-13 Lakshminarayan Viswanathan Semiconductor devices with impedance matching-circuits, and methods of manufacture thereof
JP2014057304A (ja) * 2012-09-12 2014-03-27 Freescale Semiconductor Inc インピーダンス整合回路を有する半導体デバイス、およびその製造方法
JP2017200124A (ja) * 2016-04-28 2017-11-02 Ｎｇｋエレクトロデバイス株式会社 電子部品収納用パッケージおよびそれを用いた電子装置
JP2018107387A (ja) * 2016-12-28 2018-07-05 住友電工デバイス・イノベーション株式会社 半導体装置
CN111279469A (zh) * 2017-09-20 2020-06-12 克利公司 具有偏置带的rf放大器封装
JP2020535701A (ja) * 2017-09-20 2020-12-03 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． バイアスストリップを有するｒｆ増幅器パッケージ

Also Published As

Publication number Publication date
JP7275177B2 (ja) 2023-05-17
US20210280478A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
JP7565365B2 (ja) 配線用に構成されたデバイスキャリア、配線を有するデバイスキャリアを実装するパッケージ、およびその製作方法
JP7275177B2 (ja) 端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス
US8288845B2 (en) Package including proximately-positioned lead frame
US11552597B2 (en) Radio frequency amplifier implementing an input baseband enhancement circuit and a process of implementing the same
JP2023524975A (ja) チャンネル形成ダイアタッチ材料を用いたパッケージトランジスタおよびその実装プロセス
US20230197698A1 (en) Multi-typed integrated passive device (ipd) components and devices and processes implementing the same
US20240213184A1 (en) Integrated passive devices (ipd) having a baseband damping resistor for radiofrequency power devices and devices and processes implementing the same
US20230420439A1 (en) Silicon carbide based integrated passive devices for impedence matching of radio frequency power devices and process of implementing the same
US11935879B2 (en) Integrated passive device (IPD) components and a package and processes implementing the same
US20240105570A1 (en) Transistor package and process of implementing the transistor package
WO2022209731A1 (ja) 高周波モジュール及び通信装置
JP2024547004A (ja) ＳｉＣ基板を有するＩＰＤ構成要素、及びこれを実施するデバイス及びプロセス
JP2024085244A (ja) 高周波モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230502

R150 Certificate of patent or registration of utility model

Ref document number: 7275177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150